CN1237791A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1237791A
CN1237791A CN99103387A CN99103387A CN1237791A CN 1237791 A CN1237791 A CN 1237791A CN 99103387 A CN99103387 A CN 99103387A CN 99103387 A CN99103387 A CN 99103387A CN 1237791 A CN1237791 A CN 1237791A
Authority
CN
China
Prior art keywords
electrode
insulated substrate
chip
semiconductor device
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99103387A
Other languages
English (en)
Other versions
CN1162904C (zh
Inventor
国清辰也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1237791A publication Critical patent/CN1237791A/zh
Application granted granted Critical
Publication of CN1162904C publication Critical patent/CN1162904C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

利用应力缓冲膜把半导体芯片叠置在绝缘基板上，同时(a)在由于热膨胀产生的应力密度最高区域的芯片周围部分连接应力缓冲膜，在绝缘基板的周围部分设置遮蔽用电极，则减少了芯片和信号用电极的分担应力；(b)在芯片周围连接遮蔽层应力缓冲膜。或对于绝缘基板上的每个信号用电极，设置同轴状筒形遮蔽层阵列。(c)制造装配散热片的封壳。(d)绝缘基板，密封材料，封壳等构件任何一个构件，由包含重氢的树脂构成。

Description

半导体器件
本发明涉及安装在主板上的半导体器件，特别涉及封装尺寸和半导体芯片(下面写作芯片)尺寸大致相同的球形栅阵列构造树脂密封形的半导体器件。
球形栅格阵列(下面把Ball Grid Array写作BGA)在装载芯片的绝缘性基板的主面配置矩阵状焊锡突起，适合小形芯片尺寸封装(下面把Chip SizePakage写作CSP)的构成。下面把BGA构造和CSP构成的组合方式写作BGA/CSP方式。BGA/CSP方式，近年来多用于携带电话用的LSI和个人计算机用的DRAM的高密度安装。
对于体积膨胀率为3～4×10-6/℃的芯片，形成电连接芯片和它的半导体元件或半导体器件和电容器、电阻等它的电子零件的安装电路的玻璃环氧树脂基材主板的体积膨胀率是20～60×10-6/℃。
因为这样的芯片和主板的热膨胀率差大，在BGA/CSP方式的情况，对于成为安装的外部电极的电极突起的连接部存在应力缓和等的问题，例如(1)日本专利公开平5-129366,(2)日本专利公开平7-321157,(3)日本专利公开平8-102473等公报所示。
上述公报(1)的聚酰亚胺TAB(Tape,Automated Bonding)带，在芯片对面设置多个第1突起，在主板对面排列成为安装用外部电极的BGA结构的多个第2突起，在带的两面用叠层片下面的铜箔布线层连接这两个突起的间隔。倒装第1突起的芯片电极，通过TAB带的铜箔布线层和第2突起电连接主板的电极端。对于该例，利用TAB带的柔软性，突起接合操作的低温化，树脂不密封等的作用，既缓和了芯片和主板之间的应力，又使芯片的大致投影面积内的主板的电极端小型化。但是由于树脂不密封，存在机械强度和耐气候性问题。
上述公报(2)中的绝缘膜，在芯片对侧布线层直接连接芯片电极，利用密封树脂粘接其相对各面的带，通过绝缘膜的主板对侧的安装用的外部电极，电连接主板的电极端。为了提高绝缘膜的柔软性谋求电极突起应力平缓，即使用树脂密封芯片外周，成型品也大致成为芯片尺寸。
还有，表示在比绝缘膜的主板对侧芯片尺寸大的周围部分也形成上述第2突起和布线层的例子，以及表示希望能直接安装散热片、，在芯片背面不密封树脂的例子。但是，如果这样，存在不符合CSP方式的大形化问题。
还有，公报(3)，在比公报(2)所述的芯片大的区域，为了包围芯片电极和绝缘膜的信号电极突起，设置噪声遮蔽层和接地或电源突起，通过连接该噪声遮蔽层、接地或电源突起和芯片电极的接地或电源电极，谋求降低噪声。但是。即使在比芯片大的区域设置噪声遮蔽层，当然照样存在所谓遮蔽作用弱的问题。如上所述，如果按照BGA方式配置，使安装电极突起小型化除了缓和电极突起的应力外，还存在几个问题。
首先，连接阵列栅格中央附近的电极突起和对应的芯片电极的布线长必然地变长。还有，如果为了制造多引线而增加电极突起数目，则间距变小，为此使布线变细。为了兼容多插引线和小面积安装，要使布线长变成细长，总之存在所谓容易选择噪声的问题。
其次，不限于携带电话和个人计算机，频率数为几百MHZ到GHZ范围的微波用芯片，不但必须降低外来噪声，还要抑制信号用电极突起之间的串音，变为安装高密度的问题。
还有，不但不能无视通常使用芯片的自然环境，而且不能无视α射线和中子射线辐射的宇宙空间和人工环境，要提高实际防止成为芯片某时误动作原因的软误差的必要性，高密度安装成为大问题。
还有，要提高有效地向外散发高集成化芯片运作时发热的必要性，高密度小形地安装成为大问题。
因为本发明为了解决上述问题，所以第1个目的是提供以BGA/CSP方式为前提，谋求缓和电极突起应力，同时难于接收噪声的安装用的半导体器件。
本发明的第2个目的是提供以BGA/CSP方式为前提，谋求缓和电极突起应力，难于接收噪声以及同时难于引起和外部信号串音的安装用的半导体器件。
本发明的第3个目的是提供以BGA/CSP方式为前提，谋求缓和电极突起应力，难于接收噪声以及同时难于引起和外部信号串音以及难于引起各电极突起之间串音的安装用的半导体器件。
本发明的第4个目的是提供以BGA/CSP方式为前提，谋求缓和电极突起应力，难于接收噪声、难于引起和外部信号串音、难于引起各电极突起之间串音以及同时散热能力高的安装用的半导体器件。
本发明的第5个目的是提供以BGA/CSP方式为前提，谋求缓和电极突起应力，难于接收噪声、难于引起和外部信号串音、难于引起各电极突起之间串音以及同时提高阻止射来中子通过能力的安装用的半导体器件。
按照本发明权利要求1的半导体器件，其特特征是具有，在主面上形成电路元件的半导体芯片，具有和在主板上安装该半导体芯片的所述的半导体芯片大致相同面积的绝缘极板，在该绝缘基板的主面上以引线栅格阵列结构的信号电极，遮蔽所述信号用电极的遮蔽用电极，包围设置在上述绝缘基板主面周围的所述的信号用电极同时接地或电源电位，缓和在所述的半导体芯片产生应力的应力缓和膜，连接在所述半导体芯片的主面和所述的绝缘基板背面各自至少周围部分，其密封装在所述半导体芯片的主面和所述绝缘基板背面的间隙的树脂密封材料，收纳具有和所述的半导体芯片大致相同面积树脂密封的所述的半导体芯片、所述的应力缓和膜、所述的绝缘基板的树脂封壳，在主板电极连接所述的绝缘基板主面的信号用电极和遮蔽用电极。
还有，按照本发明权利要求2的半导体器件，其特征是，所述的应力缓和膜在内部具有遮蔽层，通过连接在所述的遮蔽层遮蔽电极，遮蔽连接地或电源电位的所述的半导体芯片主面上的芯片电极和所述的绝缘基板的内部电路。
还有，按照本发明权利要求3的半导体器件，其特征是，所述绝缘基板在背面具有载体膜，所述的载体膜包括切换电连接所述的芯片电极和所述的信号用电极或所述的遮蔽用电极方法的内部电路。
还有，按照本发明权利要求4的半导体器件，其特征是，所述绝缘基板在内部具有遮蔽构件，所述的遮蔽构件对于每个电极用同轴状包围在所述的绝缘基板主面上以引线栅格阵列形状设置的所述的信号用电极和所述遮蔽用电极的各电极。
还有，按照本发明权利要求5的半导体器件，其特征是，所述绝缘基板用由从所述的绝缘基板主面突出的焊锡突起构成在所述的绝缘基板主面设置的信号用电极和所述的遮蔽用电极。
还有，按照本发明权利要求6的半导体器件，其特征是，所述绝缘基板用由从所述的绝缘基板主面不突出的焊锡突起构成在所述的绝缘基板主面设置的信号用电极和所述的遮蔽用电极。
还有，按照本发明权利要求7的半导体器件，其特征是，所述的树脂封壳具有散热片。
还有，按照本发明权利要求8的半导体器件，其特征是，所述绝缘基板，所述的载体薄膜，所述的密封材料，所述的封壳及所述的半导体芯片背面粘贴的薄膜的至少之一由包含重氢的树脂材料构成。
还有，按照本发明权利要求9的半导体器件，其特征是，在所述的半导体芯片至少周围部分连接的所述的应力缓和膜形状包括中空的矩形，环形，或+字形。
下面，参照附图说明本发明的实施例。还有，图中同一符号表示各同一或相应的部分。
图1是表示本发明实施例1的半导体器件的横截面图和下面图。
图2是说明本发明实施例1的半导体器件结构和和工序的立体图。
图3是说明本发明实施例1的半导体器件结构和和工序的立体图。
图4是表示本发明实施例2的半导体器件的横截面图和下面图。
图5是表示包含本发明实施例2的半导体器件遮蔽层的应力缓冲膜的横截面图和下面图。
图6是表示本发明实施例3的半导体器件的平面图和横截面图。
图7是说明包含本发明实施例3的筒型遮蔽层阵列的绝缘基板的形成工序的横截面图。
图8是说明包含本发明实施例3的方形焊接电极形成工序的横截面图。
图9是表示本发明实施例4的半导体器件的横截面图。
图10是说明包含本发明实施例4的半导体器件重氢的树脂材料的说明图。
图11是关于包含本发明实施例4的半导体器件重氢的树脂材料的中子散射的说明图。
实施例1
图1(a)表示按照本发明实施例1的安装用的半导体器件，图1(a)是剖面图，图1(b)位于图1(a)的下面，还有，图1(a)表示沿图1(b)点划线A-A’切断的剖面图。
还有，图2是说明该半导体器件的立体图，图2(a)是表示除了半导体芯片所见到半导体器件的立体图。图2(b)是表示叠层半导体芯片的立体图。还有，图3是表示用于说明半导体器件的上下相反情况的立体图，图3(a)表示绝缘基板突起形成前的立体图，图3(b)表示形成突起后的立体图。
首先，参照图1(a)，说明安装入主板的半导体器件。在图1(a)，2表示由硅基板构成的芯片，3表示由热可塑性弹性树脂构成的应力缓和膜，6表示由聚酰亚胺树脂构成的载体膜，8表示由聚酰亚胺树脂构成的绝缘基板，11表示密封材料，12表示封壳，由这些构件构成半导体器件。
还有，5a,5b表示由环氧树脂构成的粘接材料，5c表示部分连接材料，5d表示粘接原先载体膜6和绝缘基板8的预备粘接材料。
还有，2a表示芯片2的多个芯片电极的代表例，7a表示载体膜6的膜上电极，9表示绝缘基板8主面信号用的焊锡突起，10表示绝缘基板8的主面遮蔽用焊锡突起。
还有，90a表示主板的信号用电极，90b表示主板的遮蔽电极。
图1b表示半导体器件1的下面图，在绝缘基板8的主面8a具有多个焊锡突起9,10表示按照栅格状配置的相对于主板90的外部电极。还有，7e是用破折线表示的埋置在绝缘基板8内部的多个内部引线。
图2a表示除半导体芯片2从半导体器件1看的立体图。图2(a)，以中空环状形成应力缓冲膜3，表示由该中空部分见到载体膜6的状态。5c表示在载体膜6上面，使部分面积膜厚和载体膜6大致相同约1mm的形成粘接材料(附图上的黑色方形部分)。
7a表示在载体膜6上形成的薄膜电极(灰色方形部分)，7b是表示在载体膜6下面与薄膜上电极7a不同位置形成的多个薄膜下电极的代表例(由于看不见所以用破折线表示)。而且，7c表示使连接薄膜上电极7a和薄膜下电极7b之间在载体膜6内部形成多个薄膜内部引线。
图2(b)表示利用图2(a)应力缓和膜3上的粘接剂5a，压接半导体芯片2的状态。
如图1～图2所示，使设置多个半导体芯片电极2a的主面向下，利用在环状的或中空的矩形应力缓冲3上面涂布的粘接材料5a压住粘接固定芯片2。
应力缓冲膜3，由于具有膜厚约1mm以及和芯片2大致相同的面积，对于芯片2的体积膨胀率(约3.1×10-6/℃)，变成与此相同程度的约2.7×10-6/℃的热可塑性弹性树脂，在常温呈橡胶弹性，在高温具有可塑性特性，所以在后述的安装工序和使用开始后的热循环，能大致恒定的吸收在芯片2所加的热应力。
还有，应力缓冲膜3采用外径和芯片2大致相同的中空矩形的形状，粘接面对应每单位面积应力分布密度最大的芯片外周的周围部分，能够分担高应力，同时，能够在图2(a)的X-X方向，Y-Y方向均匀的缓和加在芯片2上的应力。
载体膜6和绝缘基板8都具有芯片2大致相同的面积，在原先的载体膜6的下面，利用预备的粘接材料5d，粘接在绝缘基板8的上面。载体膜6，膜厚约1mm，由和绝缘基板8类似的聚酰亚胺树脂构成。
如图2所示，在载体膜6上面，设置粘接材料5c，通过压住粘接固定芯片2。还有薄膜电极7a分别直接连接多个芯片2。
在载体膜6下面，设置与薄膜上电极7a的不同位置上设置多个薄膜下电极7b，还有，在载体膜6的内部，埋置连接薄膜上电极7a和薄膜下电极7b之间的多个薄膜内引线7c。
芯片2和应力缓冲膜3的上面，通过连接材料5a连接固定，应力缓冲膜3下面和载体膜6的上面，通过粘接材料5b连接固定。还有，在芯片2和载体膜6上面，通过粘接材料5c压接固定，多个芯片电极2a分别和多个薄膜上电极7a直接连接。这些机械的压接或连接，以及电连接总的同时进行。
其次，参照图2(a)和图1，总的说明从芯片电极2a到绝缘基板8的电连接。首先，在芯片2下面形成多个电极突起成为芯片电极2a，直接连接载体膜6上面的薄膜上电极7a，通过载体膜6内部埋置内部引线7c，到达载体膜6下面的薄膜下电极7b。
从薄膜下电极7b经过绝缘基板8上面的多个基板上电极7d，经过埋置在绝缘基板8内部的多个内引线7e，连接设置在绝缘基板8的主面的信号用焊锡突起9和遮蔽用焊锡突起10。
图3(a)是表示上下相对的如图2(b)所示的半导体器件1上下相反时的上面立体图。参照图3，说明成为与主板90相对的半导体器件1的外部电极的信号用焊锡突起9和遮蔽用焊锡突起10的形成方法和电连接。在已经完成的粘接装配和内部布线的半导体器件1，以栅格状设置多个形成焊锡突起9和焊锡突起10的半球状穴51。在的半球状穴51，利用例如由Pb-Sn构成的焊锡引线，由引线焊接方法形成球状焊锡，在半球状穴51上焊接球状焊锡后，只残留焊锡突起9和10，切断引线。
绝缘基板8的内部引线7e，已经到达半球状穴51的表面，形成焊锡突起9和10，从内部引线7e经由所述的电连接路径，分别连接多个芯片电极2a。根据绝缘基板8的内部引线7e和载体膜6的内部引线7c的设置方法，为了能适应主板90的各种要求，能够变换芯片电极2a和信号用焊锡突起9的连接。
在图3(b)用白圆圈表示信号用的焊接突起9，排列在绝缘基板8靠近中央的区域。另一方面，为了包围多个信号用的焊接突起9组的周围，把用斜阴影线表示的遮蔽用的焊锡突起10设置在绝缘基板8的周围区域。即对应芯片2的周围部分的区域，换言之，设置在对应连接应力缓冲膜3中空矩形连接面的每单位面积应力分布密度最大的芯片外周部分的区域，因此遮蔽用焊锡突起10的应力负担大，同时信号用焊锡突起9的应力负担小。
返回到图1(a)，把完成电连接的半导体器件1装入密封用的金属模，注入成型由环氧树脂构成的密封材料11。密封材料11粘接固定芯片2的下面和应力缓冲膜3的上面，即应力缓冲膜3的中空部分(参照图2(a))等叠层装配构成部件的间隙，同时进行密封，由此使芯片2和外部环境隔绝。然后，用环氧树脂构成的封壳12覆盖由密封材料11固定的半导体器件1，其特征是，不但封壳12的尺寸和芯片2的尺寸大致相同，而且在芯片2和焊锡突起9,10之间具有由应力缓冲膜3形成的应力缓和构件。
最后，信号用焊锡突起9是输入芯片2和主板90之间信号的半导体器件1的外部电极，涂覆焊锡连接主板90信号用电极90a，还有，涂覆焊锡连接遮蔽用焊锡突起10到主板90接地电位的遮蔽电极90b，完成对半导体器件1的主板90的安装。
这里，由于利用焊锡机械地固定多个焊锡突起9和10到主板90的多个电极90a和90b，所以起到把加在绝缘基板8的应力分散到主板90上。特别是，由于在对应力分布密度最大的芯片2的周围部分，设置多个遮蔽用的焊接突起10，所以大幅度的降低每个信号用的焊接突起9的分担应力，从而提高关于主板90的弯曲载荷和温度循环的连接可靠性。
接着，通过接地电位的遮蔽用的焊锡突起10包围周围的信号用的焊接突起9，通过遮蔽用的焊接突起10电气地遮蔽芯片2和主板90以外的外部信号。从而减少外来的噪声，实现防止外来信号和信号用的焊接突起9的串音的CSP封装的器件1。
其次，说明实施例1的变形例。
(1)以上说明了应力缓冲膜3的形状为中空矩形的情况，但这只不过1个事例，只要使用和每单位面积应力密度分布最大的芯片2的周围部分连接面积大的环形，就能利用方形～8角形以上的多角形或椭圆形。
(2)还有，如果和芯片2周围部分的粘接面积比所定值大，具有对称形状，应力缓冲膜3可以为非环形形状。例如，和芯片2相同外径为+字形和X形，或关于芯片2的4角或4边对称。这种情况，例如由于在+字形以外的位置设置芯片电极2a，向非环形应力缓冲膜3芯片2的间隙注入密封材料11的电导性大，构成可靠性高的半导体器件1。
(3)关于形成焊锡突起的方法，虽以经叙述了用焊锡引线焊接方法的情况，但是不限定这种情况的实施例3，也可以利用后面所述的电镀方法。
(4)虽以经说明对应绝缘基板8的周围部分的焊锡突起，全部用作遮蔽焊锡突起10，但是不限于此，可以设置包围多个信号用的焊锡突起9周围的多个遮蔽用的焊锡突起10。换句话说，例如，在[田字形]的4个区域形成芯片电极2a，以+字形形成应力缓冲膜3，同样，在4个区域形成焊锡突起的情况，在每个区域遮蔽信号用焊锡突起9用的焊锡突起10可以作为包围的配置图形。
(5)而且根据适用电路的必要性，可以设置连接电源电位的遮蔽用焊锡突起代替连接接地电位的遮蔽用焊锡突起10。
按照上述本发明实施例1的半导体器件1，在具有和芯片2大致相同面积的绝缘基板8的背面8b(图1(a)上面)粘接原先的载体膜6，利用连接载体膜6上部分面积的材料5c至少连接芯片2和绝缘基板8周围部分的应力缓冲膜3两面的材料5b，压接芯片2，应力缓冲膜3和绝缘基板8，同时，直接连接芯片电极2a和薄膜上电极7a，形成叠层。
此后，在绝缘基板的主面8a上，以栅格状排列关于芯片2和主板90的输入输出的多个信号用的焊锡突起9，在至少绝缘基板主面8a的周围区域，设置多个遮蔽用的焊锡突起10，包围焊锡突起9，同时遮蔽接地或电源电位的多个信号用的焊锡突起9。其特征是，其后，用密封材料11进行密封，封入大体上芯片大小封壳。
实施例2
图4(a)是表示本发明实施例2的安装半导体器件的横截面图。图4(b)是表示该半导体器件的下面图。还有，图5(a)是表示包含遮蔽层的应力缓冲膜的平面图，图5(b)和图5(c)是表示其横截面图。还有，和实施例1的图1～图3中相同的或相应的部分符号，省略说明。只说明和实施例2有关的部分。
参照图4(a)说明半导体器件1a的叠层结构。图4表示和实施例1不同的第1点在于把由埋置在内部的遮蔽层4和遮蔽层电极4a的复合膜构成的应力缓冲膜13连接在芯片2和载体膜6上。
下面说明包含遮蔽层4的复合应力缓冲膜13的结构。图5(b)表示沿图5 (a)平面图的点划线B-B′切开的横截面图，图5(c)表示沿图5(a)平面图的点划线C-C′切开的横截面图。遮蔽层4作为0.1～0.5mm膜厚的例如铝，铜，金等导电膜埋入内部，不露出由热可塑性弹性料树脂构成的应力缓冲膜3。还有，由和遮蔽层4相同的导电膜构成的遮蔽电极4a，例如，在图5中有4个，每个位于在应力缓冲膜的4角并且和遮蔽层4连接，通过薄膜上电极7a，和连接接地电位的遮蔽用焊锡突起10电连接。
其中，如果在所述的图2(a)工序利用包括遮蔽层4的复合应力缓冲膜13，由于从最近距离包围没有图示遮蔽层4芯片2和载体膜6的薄膜内引线7c和绝缘基板8没有图示内部引线7e的全部的这样设置，所以应力缓冲膜13，不但具有和应力缓冲膜3相同的面积，而且具有优良的抑制噪声的性能。
如图4(b)所示，半导体器件1a特征的第2点是这样设置，在绝缘基板8的主面8a交替地设置信号用的焊接突起9和遮蔽用的焊接突起10，每个信号用的焊接突起9周围被4个遮蔽用的焊接突起10包围。还有，如图4(a)所示，在绝缘基板8的4角设置的4个遮蔽用的焊接突起10，通过绝缘基板8的通孔内部的引线7f，连接在4角设置的4个遮蔽层电极4a。实施例1的半导体器件1，能防止外部信号和信号用的焊接突起9的串音，而且增加这个的实施例2的半导体器件1a，包围信号用的焊接突起9的4个遮蔽用的焊接突起10的每个突起和遮蔽层4以及相同电位的焊接突起10，连接在接地电位的芯片电极2a或接地电位的内引线7e等，所以能防止信号用焊接突起之间的串音。
还有，通过主板90的电极90a把遮蔽层4和同电位遮蔽用的焊接突起10电连接地电位，电遮蔽信号用的焊接突起9，也能防止信号用的焊接突起9之间的串音。
接着说明实施例2的变形例。
(1)遮蔽层4的形状已经叙述了中空矩形平板的情况，但是这只不过1个事例，也能以例如栅格状设置有多个中空穴的平板。这种情况能更有效地防止信号用焊接突起9之间的串音。
(2)遮蔽层电极4a，设置在应力缓冲膜13的4角中的各角。但是不限于4角，也可以这样构成，例如，把连接遮蔽层4全周形成浅筒形，即把遮蔽层4和遮蔽层电极4a作为连接层形成中空矩形皿状。
(3)对于遮蔽层4和遮蔽层电极4a虽以叙述了金属膜的情况，也可以是导电的树脂膜，这种情况，由于和由热可塑弹性树脂构成的应力缓冲膜3的体积膨胀率近似，所以不能损坏应力缓冲膜3的本来性能。
(4)在信号用的焊锡突起9的各突起周围设置包围的4个遮蔽用的焊锡突起10，而且不限于此，例如，能这样设置，输入输出辅助信号的相互邻接的2个信号用焊锡突起9由6个遮蔽用的焊锡突起10包围。在这种情况，不但绝缘基板8不但具有相同的面积还比图4所示的多。
(5)已经叙述了以接地电位方式连接遮蔽用的焊锡突起10的情况，而且不只限于这种情况，可以包含连接电源电位的至少1个遮蔽用的焊锡突起10。
如上所述，按照本发明实施例2的半导体器件1a，由内部埋置遮蔽层4和遮蔽层电极4a复合膜构成的应力缓冲膜13连接在芯片2和载体膜6上，由于以最近距离包围芯片电极2a和薄膜内部引线7c以及绝缘基板8内部引线8内引线7e的全周，所以应力缓冲膜13不但具有和应力缓冲膜3相同的面积，而且具有优良的抑制噪声的性能。
还有，其特征是，不但防止外部信号和信号用焊锡突起9的串音，而且把包围信号用焊锡突起9的多个遮蔽用焊锡突起10的各突起和同电位的遮蔽用焊锡突起10，连接在接地电位的芯片电极2a或接地电位的内引线7e或主板90的电极90a，通过接地电位的遮蔽用焊锡突起10遮蔽信号用焊锡突起9，防止信号用焊锡突起9之间的串音。
实施例3
图6是表示本发明实施例3的安装用的半导体器件的横截面图和下面图，图7是说明形成包含筒形遮蔽层阵列的绝缘基板步骤的横截面图，图8是说明形成包含方形焊接电极的绝缘基板步骤的横截面图。还有，省略说明和所述的图1～图5相同或相应部分的符号，只说明和实施例3相关的部分。
参照图6，半导体器件1b和所述的实施例1,2不同的第1点，是在绝缘基板18的内部包含遮蔽层阵列14，图7和图8表示包含遮蔽层阵列14的绝缘基板18的形成步骤。
第2点其构成是，在绝缘基板的主面18a上，使成为半导体器件1b的外部电极形成栅格状信号用方形电极19，并且不突出绝缘基板18的主面18a。图8表示信号用和遮蔽用的方形电极19和20的形成步骤。
第3点是，在绝缘基板18的内部形成筒形遮蔽层，以同轴形包围每个方形信号用电极19的各周围，以矩阵形状埋设该筒形遮蔽层阵列14，图7表示筒形遮蔽层阵列14的形成步骤。
第4点是，筒形遮蔽层阵列14的一端电连接在载体膜6的薄膜内引线7c，另一方面，连接接地电位的遮蔽用电极20，通过绝缘基板18的基板通孔63的内引线7f电连接在薄膜的内引线7c，然后通过薄膜上电极把薄膜内引线7c连接到芯片电极2a。还有，在图6只在下面图的4角的每个角设置遮蔽用电极，此外全部设置信号用电极19。
并且，第5点是，利用安装撒热片的封壳。
其次参照图7说明包含筒形遮蔽层阵列14绝缘基板18的形成步骤。图7(a)是表示向铸型注入聚酰亚胺树脂成型的绝缘基板18的成型体60的横截面图，图中的筒形穴61是沟宽约1mm的四边形沟，该沟宽为筒形遮蔽层阵列14的膜厚。筒形遮蔽层阵列14的导电材料14a和所述的应力缓冲膜13内的遮蔽层4相同，此处如(b)图所示蒸发金。此后，以聚酰亚胺树脂作为停止层，通过化学机械研磨除掉涂覆在成型体60两面的金，形成埋置在成型体60的(c)图所示的筒形遮蔽层阵列14。
接着参照图7(c)(d)和图8，说明包含信号用和遮蔽用方形电极19,20的绝缘基板18的形成步骤。
在形成筒形遮蔽层阵列14后，关于图7(c)的上下图，利用布图用的掩模64，腐蚀成型体60，形成如图7(d)那样的方形电极用的方形开口62，贯穿方形开口62的底部基底的通孔63。
参照图8(a)，用和所述的实施例1不同的方法，构成形成方形电极用方形开口62和基板通孔63的图7(d)的绝缘基板18，载体膜6，应力缓冲膜3和芯片2。
参照图8(b)，接着利用电解电镀方法在方形开口62埋置方形电极用的焊锡材料，例如，由Pb-Sn构成的焊锡，处于比绝缘基板18突出的状态。这时由于在表面不露出筒形遮蔽层阵列14，所以不用担心信号用方形电极19和筒形遮蔽层阵列14短路。
图8(c)表示利用研磨盘65均匀地研磨方形电极19和绝缘基板18。在研磨工序研磨了绝缘基板18，注意不露出筒形遮蔽层阵列14，还要调整图8(d)所示的绝缘基板18的埋入量，即残存板厚度最低在1mm以上，完成研磨使方形电极19的焊接金属处于不突出绝缘基板18的主面18a。也就是使电极不是突出突起，成为不突出的突起。
均匀地研磨信号用方形焊锡突起19和绝缘基板18后，注入如图6a所示环氧树脂密封材料11用加热成型的金属模进行膜制，最后完成安装具有散热片封壳23和图6所示的半导体器件1b。
然后，把以同轴形状遮蔽每个信号用方形电极19的遮蔽层阵列14连接在连接地电位的电极20上，即使通过芯片电极2a或主板90电极90a把信号用方形电极19连接在地电位，也能防止信号用方形电极19之间的串音，和所述的半导体器件1a相同。
接着说明实施例3的变形例。
(1)如果利用包含遮蔽层的应力缓冲膜13代替图6所示的应力缓冲膜3，则更能抑制信号用方形电极19之间的串音。
(2)不但可以用方形沟形成筒形遮蔽层阵列14，还可以用例如6角形或8角形的沟或圆筒形的沟形成阵列，在这种情况为了不变成阴影部，用电解电镀法能提高电镀膜的均匀性。
(3)已经叙述了不突出绝缘基板18主面18a构成形成外部电极19的情况，在适合主板90电极的装配要求的情况，可以利用所述的信号用焊锡突起9。
(4)还有为了代替信号用方形电极19，在方形开口62代替的底部用所述的图3所示的焊锡引线，利用引线焊接方法在半球形圆柱穴中埋入球状焊锡突起后，通过研磨作为信号用的圆柱状电极。
(5)装配散热片的封壳23(图6)由于比芯片尺寸大，在要求封壳小形化优先的情况，可以取消图6左右所示的散热片。
如上所示述，本发明实施例3的半导体器件1b的特征是，由于具有利用面积高的方形外部电极19,20，和高效率散发芯片2产生热量的具有散热片的封壳23，所以比所述的半导体器件1,1a适合于高密度和小型化，同时还具有包含遮蔽层阵列的绝缘基板18，由于用各筒形遮蔽层14同轴状地遮蔽信号用方形电极19，并且，构成不突出绝缘基板主面18的电极突起，所以即使在30GHZ微波频段，也能保持芯片尺寸，同时确实地抑制信号用电极19之间的串音。
实施例4
图9是表示本发明实施例4安装用的半导体器件1c的横截面图，图10是表示包含重氢树脂材料的说明图，图11是根据包含重氢树脂材料表示中子散射的说明图。还有，和所述的图1～图8相同的或相应的部分省略说明，只说明和实施例4相关的部分。
认为通常屡次使用的半导体器件的制造工艺和材料，在质量数为11的B11中，在包含该同位素具有质量数为10的B10的情况下，如果中子射线射在例如硼磷硅玻璃BPSG等中，则中子射线和B10反应产生α射线，产生的α射线射入芯片2的硅基板，由于产生大量的电荷，引起软误差。
现在，即使完全不用BSTG等，一旦包含中子射线的宇宙射线穿透芯片2，则在硅板上产生电子空穴对，由于这些电荷使硅基板上的电场和电势变化大，成为芯片2暂时产生误动作的原因。
实施例4的半导体器件1c，即使在不能忽视中子射线射来的宇宙空间和人工环境使用的情况，也能提供阻止中子穿透的半导体器件。
图9所示的半导体器件1c的横截面图，和所述的实施例1～3不同的第1点是，用包含重氢的聚酰亚胺树脂32，形成绝缘基板38和载体膜的一个或两个。第2点是，树脂密封材料31和树脂封壳32的一个或2个是由包含重氢的树脂构成。第3点是，在芯片2的背面2c，粘贴包含重氢的聚酰亚胺树脂膜35。可以按照所述的第1～3点的全部内容进行装配，也可以只按照所述的之一内容进行装配。还有，其他结构和实施例1～3的情况一样。
接着，参照图10，说明用于实施例4的如图9所示的半导体器件1c的包含重氢的树脂材料。图10(a)表示利用把氢置换成重氢的C2D5的化学结构，代用包含在绝缘基板8和载体膜6聚酰亚胺树脂中的烷基C2H5。还有，图10(b)表示利用把氢置换成重氢的CD3的化学结构，代用包含在密封材料11和封壳12的环氧树脂中的双酚CH3。
不限于这样的聚酰亚胺树脂和环氧树脂，由于一般的树脂包含多个氢原子，即使用该氢原子H代替其同位素重氢D，化学性质完全相同，两者具有完全相同的化学反应。发明者着眼于该点认为，利用和过去大体相同的制造方法，能生成包含重氢的聚酰亚胺树脂和环氧树脂。
接着，参照图11，根据实施例4的图9所示的使用的包含重氢的树脂材料，说明中子的散射动作。中子通过散射过程减速，散射面积大和吸收面积小的重氢是优良的减少中子速度的材料。图11(a)表示在重氢中运行的中子散射面积，如果中子的能量变小则面积增加。图11(b)表示基本计算这种关系的重氢对中子遮蔽性能的模拟结果。
如上所述，本发明实施例4的半导体器件1c，其特征是，绝缘基板38，载体膜36，树脂封装材料31，树脂封壳32以及粘贴在芯片背面的树脂膜35的任何一个上面，由阻止中子穿透的包含重氢的聚酰亚胺树脂和环氧树脂构成。
本发明由于象上述那样的构成，收到如下所述的效果。
按照权利要求1的发明，由于在应力分布密度最大的芯片周围部分粘接应力缓冲膜，则减轻芯片的分担应力，还有，由于在应力分布密度最大的绝缘基板的周围设置遮按蔽用的电极，则减轻在应力分布密度低的绝缘基板的中央部分设置的信号用的电极分担的应力，收到能大幅度的提高连接主板电极的可靠性的效果。
按照权利要求2的发明，由于埋置在应力缓冲膜的遮蔽层以最近距离遮蔽芯片电极，同时遮蔽用电极遮蔽信号用的电极，收到能防止减低噪声信号用电极和外部信号的串音的效果。
按照权利要求3的发明，通过替换内部电路，收到满足主板侧和芯片侧双方要求实现相互匹配连接的效果。
按照权利要求4的发明，由于分别以同轴状遮蔽信号用电极和遮蔽用电极，不但收到能防止和外部信号的串音，而且能防止和信号用电极串音的效果。特别是，用方筒形遮蔽层阵列每个以同轴形遮蔽方形信号用电极和遮蔽用电极的结构，收到面积利用率高使芯片和封壳小型化的效果。
按照权利要求5的发明，由于由从绝缘基板主面突出的焊锡突起构成外部电极，所以收到容易连接主板的效果。
按照权利要求6的发明，由于由从绝缘基板主面不突出的焊锡突起构成外部电极，所以收到信号传输可靠性高的能有效抑制信号用电极相互串音的效果。
按照权利要求7的发明，由于虽然是相同面积的封壳但是能有效地散发芯片产生的热量，所以收到能提高长期运作的可靠性。
按照权利要求8的发明，可能在射来中子的环境使用，同时收到阻止中子通过防止软误差的效果。
按照权利要求9的发明，中空的矩形和环行应力缓冲膜，由于能埋设遮蔽层，所以能抑制串音，同时由于+字形应力缓冲膜可以向芯片和应力缓冲膜之间注入密封树脂材料，所以能收到提高密封可靠性的效果。

Claims (9)

1．一种半导体器件，其特征是具有：在主面上形成电路元件的半导体芯片，具有和用于在主板上安装该半导体芯片的所述的半导体芯片大致相同面积的绝缘基板，在该绝缘基板主面以引线栅格阵列结构设置的信号用的电极，包围在所述绝缘基板主面周围部分设置的所述的信号用电极，同时接地或连接电源电位，遮蔽所述的信号用电极的遮蔽电极，在粘接所述的半导体芯片主面和所述的绝缘基板背面各面至少周围部分，缓和半导体芯片产生的应力的应力缓冲膜，在所述的半导体芯片主面和所述的绝缘基板背面之间密封的树脂密封材料，容纳具有和所述的半导体芯片大致相同面积，树脂封装的所述的半导体芯片和所述的应力缓冲膜以及所述的绝缘基板的树脂封壳，似的绝缘基板主面的信号用电极和遮蔽电极连接在主板的电极上。
2．按照权利要求1的半导体器件，其特征是，所述的应力缓冲膜具有内部遮蔽膜，通过连接至所述的遮蔽层的遮蔽层电极，遮蔽连接接地或电源电位所述的半导体芯片主面上的芯片电极和所述的绝缘基板内部电路。
3．按照权利要求1或2的半导体器件，其特征是，所述的绝缘基板在背面具有载体膜，所述的载体膜包含能切换电连接所述的芯片电极和所述的信号用电极或遮蔽电极的方法的内部电路。
4．按照权利要求1～3中任何一项的半导体器件，其特征是，所述的绝缘基板在内部具有遮蔽构件，所述的遮蔽构件各以同轴状包围在所述的绝缘基板主面以引线栅格状设置的所述的信号用电极和所述的遮蔽用电极的各电极。
5．按照权利要求1～4中任何一项的半导体器件，其特征是，所述的绝缘基板由从所述的绝缘基板的主面突出的焊接突起构成在所述的绝缘基板主面设置的所述的信号用电极和所述的遮蔽用电极。
6．按照权利要求1～4中任何一项的半导体器件，其特征是，所述的绝缘基板由从所述的绝缘基板的主面不突出的焊接突起构成在所述的绝缘基板主面设置的所述的信号用电极和所述的遮蔽用电极。
7．按照权利要求1～6中任何一项的半导体器件，其特征是，所述的树脂封壳具有散热片。
8．按照权利要求1～7中任何一项的半导体器件，其特征是，由包含重氢的树脂材料构成所述的绝缘基板，所述的载体膜，所述的密封材料，所述的封壳以及在所述的半导体芯片背面粘贴薄膜中的至少一个。
9．按照权利要求1～8中任何一项的半导体器件，其特征是，连接所述的半导体芯片至少周围部分的应力缓冲膜的形状，包括中空矩形，环行，或+字形。
CNB991033876A 1998-06-02 1999-02-05 半导体器件 Expired - Fee Related CN1162904C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10153206A JPH11345905A (ja) 1998-06-02 1998-06-02 半導体装置
JP153206/98 1998-06-02
JP153206/1998 1998-06-02

Publications (2)

Publication Number Publication Date
CN1237791A true CN1237791A (zh) 1999-12-08
CN1162904C CN1162904C (zh) 2004-08-18

Family

ID=15557374

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991033876A Expired - Fee Related CN1162904C (zh) 1998-06-02 1999-02-05 半导体器件

Country Status (6)

Country Link
US (1) US6285079B1 (zh)
JP (1) JPH11345905A (zh)
KR (1) KR100319495B1 (zh)
CN (1) CN1162904C (zh)
DE (1) DE19904258A1 (zh)
TW (1) TW486765B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100340962C (zh) * 2004-06-15 2007-10-03 日月光半导体制造股份有限公司 触摸传感封装构造
CN100409431C (zh) * 2004-03-09 2008-08-06 株式会社东芝 半导体器件和半导体组件
CN1531071B (zh) * 2003-03-13 2010-05-12 三洋电机株式会社 半导体装置及其制造方法
CN101421833B (zh) * 2003-12-09 2010-10-27 飞思卡尔半导体公司 封装集成电路小片的方法
CN102280429A (zh) * 2010-06-14 2011-12-14 富士通株式会社 电路板、电路板组件和半导体装置
CN101728340B (zh) * 2008-10-22 2012-06-27 索尼株式会社 半导体装置及其制造方法
CN103107152A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于芯片级封装的凸块
CN103814259A (zh) * 2011-09-21 2014-05-21 英派尔科技开发有限公司 电热效应热传递装置尺寸应力控制
CN103928409A (zh) * 2014-03-17 2014-07-16 江苏省宜兴电子器件总厂 一种集成电路倒扣焊气密性封装结构
US9157669B2 (en) 2011-04-20 2015-10-13 Empire Technology Development Llc Heterogeneous electrocaloric effect heat transfer device
US9310109B2 (en) 2011-09-21 2016-04-12 Empire Technology Development Llc Electrocaloric effect heat transfer device dimensional stress control
US9318192B2 (en) 2012-09-18 2016-04-19 Empire Technology Development Llc Phase change memory thermal management with electrocaloric effect materials
US9500392B2 (en) 2012-07-17 2016-11-22 Empire Technology Development Llc Multistage thermal flow device and thermal energy transfer
US9508913B2 (en) 2010-06-18 2016-11-29 Empire Technology Development Llc Electrocaloric effect materials and thermal diodes
US9671140B2 (en) 2011-09-21 2017-06-06 Empire Technology Development Llc Heterogeneous electrocaloric effect heat transfer
CN107093651A (zh) * 2017-05-18 2017-08-25 江西比太科技有限公司 太阳能硅片二合一自动上下料设备
CN107968075A (zh) * 2016-10-19 2018-04-27 稳懋半导体股份有限公司 半导体封装以及制造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW432647B (en) * 1999-12-31 2001-05-01 Chen I Ming Semiconductor wafer package and the packaging method thereof
US6465858B2 (en) * 2000-03-24 2002-10-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device package for optical communication device
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package
WO2003007312A2 (en) * 2001-05-24 2003-01-23 Fry's Metals , Inc. Thermal interface material and heat sink configuration
CA2547358C (en) * 2001-05-24 2013-08-06 Fry's Metals, Inc. Thermal interface material and solder preforms
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
GB2384909A (en) * 2002-01-31 2003-08-06 Ubinetics Ltd Electromagnetic radiation screening method
JP2003303928A (ja) * 2002-04-10 2003-10-24 Elpida Memory Inc 半導体装置実装用パッケージ
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US7193314B2 (en) * 2003-01-14 2007-03-20 Silicon Integrated Systems Corp. Semiconductor devices and substrates used in thereof
US20040235297A1 (en) * 2003-05-23 2004-11-25 Bih-Tiao Lin Reverse electroplating for damascene conductive region formation
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
WO2005024945A1 (ja) * 2003-09-01 2005-03-17 Fujitsu Limited 集積回路部品及び実装方法
JP3867796B2 (ja) * 2003-10-09 2007-01-10 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4398305B2 (ja) 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7010084B1 (en) * 2004-08-18 2006-03-07 Ge Medical Systems Global Technology Company, Llc Light detector, radiation detector and radiation tomography apparatus
CN100505213C (zh) * 2004-08-20 2009-06-24 罗姆股份有限公司 半导体器件及使用它的电源装置和电子设备
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
DE102005021653A1 (de) * 2005-05-06 2006-07-13 Infineon Technologies Ag Oberflächenmontierbares Halbleiterbauteil und Schaltungsträger mit oberflächenmontiertem Halbleiterbauteil sowie Verfahren zur Herstellung derselben
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
US8120155B2 (en) * 2008-07-31 2012-02-21 Texas Instruments Incorporated Reduced stiction and mechanical memory in MEMS devices
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US20120217653A1 (en) * 2009-11-10 2012-08-30 Nec Corporation Semiconductor device and noise suppressing method
US9589919B2 (en) 2011-12-22 2017-03-07 Intel Corporation Interconnect arrangement for hexagonal attachment configurations
JP6058349B2 (ja) * 2012-10-24 2017-01-11 ルネサスエレクトロニクス株式会社 電子装置及び半導体装置
US8766453B2 (en) * 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
US9337137B1 (en) * 2012-10-29 2016-05-10 Amkor Technology, Inc. Method and system for solder shielding of ball grid arrays
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
WO2014184846A1 (ja) * 2013-05-13 2014-11-20 新電元工業株式会社 電子モジュールおよびその製造方法
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
JP6348829B2 (ja) * 2014-12-09 2018-06-27 ホシデン株式会社 ケーブルアッセンブリ及びケーブルアッセンブリの製造方法
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) * 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US9955605B2 (en) * 2016-03-30 2018-04-24 Intel Corporation Hardware interface with space-efficient cell pattern
JP2017191869A (ja) * 2016-04-14 2017-10-19 株式会社村田製作所 積層セラミックコンデンサの実装構造
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
KR102109570B1 (ko) 2018-07-24 2020-05-12 삼성전자주식회사 반도체 패키지 실장 기판
CN219642810U (zh) * 2020-08-26 2023-09-05 株式会社村田制作所 电子部件、模块
US20230062160A1 (en) * 2021-08-30 2023-03-02 Micron Technology, Inc. Radiation protection for semiconductor devices and associated systems and methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607152A (ja) 1983-06-24 1985-01-14 Toshiba Corp 半導体装置
JPH01286448A (ja) 1988-05-13 1989-11-17 Hitachi Ltd 半導体装置の製造方法
JPH0498875A (ja) 1990-08-17 1992-03-31 Sony Corp 半導体メモリ
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
EP0591862B1 (en) * 1992-10-02 1999-05-26 Matsushita Electric Industrial Co., Ltd. A semiconductor device, an image sensor device, and methods for producing the same
US5642261A (en) 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH07297196A (ja) 1994-04-25 1995-11-10 Sony Corp バンプ電極の形成方法
JP2546192B2 (ja) 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
JPH08124965A (ja) 1994-10-27 1996-05-17 Oki Electric Ind Co Ltd 多層配線基板と半導体チップの接続方法
FR2728399B1 (fr) * 1994-12-20 1997-03-14 Bouadma Nouredine Composant laser a reflecteur de bragg en materiau organique et procede pour sa realisation
JP3004578B2 (ja) 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
JPH09205113A (ja) 1996-01-26 1997-08-05 Toshiba Corp 半導体装置、実装基板及び実装構造体
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
JP3944915B2 (ja) 1996-10-17 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531071B (zh) * 2003-03-13 2010-05-12 三洋电机株式会社 半导体装置及其制造方法
CN101421833B (zh) * 2003-12-09 2010-10-27 飞思卡尔半导体公司 封装集成电路小片的方法
CN100409431C (zh) * 2004-03-09 2008-08-06 株式会社东芝 半导体器件和半导体组件
CN100340962C (zh) * 2004-06-15 2007-10-03 日月光半导体制造股份有限公司 触摸传感封装构造
CN101728340B (zh) * 2008-10-22 2012-06-27 索尼株式会社 半导体装置及其制造方法
CN102280429A (zh) * 2010-06-14 2011-12-14 富士通株式会社 电路板、电路板组件和半导体装置
US9508913B2 (en) 2010-06-18 2016-11-29 Empire Technology Development Llc Electrocaloric effect materials and thermal diodes
US9157669B2 (en) 2011-04-20 2015-10-13 Empire Technology Development Llc Heterogeneous electrocaloric effect heat transfer device
US9671140B2 (en) 2011-09-21 2017-06-06 Empire Technology Development Llc Heterogeneous electrocaloric effect heat transfer
CN103814259B (zh) * 2011-09-21 2015-12-16 英派尔科技开发有限公司 电热效应热传递装置尺寸应力控制
US9310109B2 (en) 2011-09-21 2016-04-12 Empire Technology Development Llc Electrocaloric effect heat transfer device dimensional stress control
CN103814259A (zh) * 2011-09-21 2014-05-21 英派尔科技开发有限公司 电热效应热传递装置尺寸应力控制
CN103107152A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于芯片级封装的凸块
CN103107152B (zh) * 2011-11-11 2016-01-20 台湾积体电路制造股份有限公司 用于芯片级封装的凸块
US9500392B2 (en) 2012-07-17 2016-11-22 Empire Technology Development Llc Multistage thermal flow device and thermal energy transfer
US9318192B2 (en) 2012-09-18 2016-04-19 Empire Technology Development Llc Phase change memory thermal management with electrocaloric effect materials
CN103928409B (zh) * 2014-03-17 2017-01-04 江苏省宜兴电子器件总厂 一种集成电路倒扣焊气密性封装结构
CN103928409A (zh) * 2014-03-17 2014-07-16 江苏省宜兴电子器件总厂 一种集成电路倒扣焊气密性封装结构
CN107968075A (zh) * 2016-10-19 2018-04-27 稳懋半导体股份有限公司 半导体封装以及制造方法
CN107093651A (zh) * 2017-05-18 2017-08-25 江西比太科技有限公司 太阳能硅片二合一自动上下料设备
CN107093651B (zh) * 2017-05-18 2023-08-04 江西比太科技有限公司 太阳能硅片二合一自动上下料设备

Also Published As

Publication number Publication date
KR20000005583A (ko) 2000-01-25
DE19904258A1 (de) 1999-12-16
JPH11345905A (ja) 1999-12-14
KR100319495B1 (ko) 2002-01-09
TW486765B (en) 2002-05-11
US6285079B1 (en) 2001-09-04
CN1162904C (zh) 2004-08-18

Similar Documents

Publication Publication Date Title
CN1162904C (zh) 半导体器件
CN1197153C (zh) 半导体器件
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1118098C (zh) 半导体集成电路器件
CN1183593C (zh) 半导体装置
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1774804A (zh) 用于电子元件封装的emi屏蔽
CN1767177A (zh) 半导体器件以及电子设备
CN101080958A (zh) 部件内置模块及其制造方法
CN1126163C (zh) 半导体装置和薄膜载带及其制造方法
CN1411045A (zh) 半导体装置
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1835661A (zh) 配线基板的制造方法
CN1734756A (zh) 电子回路装置
CN1622328A (zh) 半导体器件及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1539167A (zh) 用于电子封装的电磁干扰屏蔽
CN1337091A (zh) 弹性表面波装置及其制造方法
CN1750261A (zh) 集成电路封装装置及其制造方法
CN1722420A (zh) 半导体装置
CN1249536A (zh) 半导体器件
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1340851A (zh) 电子器件及其制造方法
JP6737914B2 (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee