CN1192053A - 金属氧化物半导体场效应晶体管及其制造方法 - Google Patents

金属氧化物半导体场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN1192053A
CN1192053A CN98103675A CN98103675A CN1192053A CN 1192053 A CN1192053 A CN 1192053A CN 98103675 A CN98103675 A CN 98103675A CN 98103675 A CN98103675 A CN 98103675A CN 1192053 A CN1192053 A CN 1192053A
Authority
CN
China
Prior art keywords
grid
oxidation films
gate oxidation
utilize
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98103675A
Other languages
English (en)
Inventor
冲原将生
内田英次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1192053A publication Critical patent/CN1192053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在MOSFET中,为了抑制由于热载流子而导致的晶体管特性退化,并提高器件的可靠性,通过在漏附近且在p型硅衬底上的n沟道区中连接两种具有不同功函数的材料形成第一和第二栅极,漏附近的反向阈值电压向负方向的漂移量为功函数差,该漂移量大于沟道区中的阈值电压的漂移量。

Description

金属氧化物半导体场效应晶体管及其制造方法
本发明一般涉及一种超精细MOSFET，特别涉及一种MOSFET结构及其制造方法，能够提高耐热载流子退化能力。
例如，Nikkei McGraw-Hill Inc.出版的由Eiji Takeda撰写的“热载流子效应”一文中pp.63-71记载了一种目前为止本领域的现有技术。
MOSFET已用作VLSI技术的重要器件。然而，随着器件越来越精细，重要的是保证器件的可靠性。特别是，如上述文献所公开的，已知由于热载流子注入到栅氧化膜导致的晶体管特性退化会引起器件长期可靠性的显著下降，所以需要抑制这种退化。
下面简单解释一下由于热载流子导致的退化现象。
然而，存在着多种热载流子注入机制，下面讨论引起正常温度工作区最严重退化的注入机制。
图14是展示现有MOSFET中这种热载流子退化的概示图。
参见图14，该图示出了硅衬底21、高浓度杂质层(漏)22、高浓度杂质层(源)23、低浓度杂质层24、栅氧化膜25、栅极26及侧壁27。
如图14所示，为了使器件更精细，在漏结22A附近加强电场。载流子被此电场加速，由于在漏附近与硅原子碰撞引发电离。此时产生的电子和空穴注入到栅氧化膜25中，在栅氧化膜25中充当陷阱，由此导致MOSFET的晶体管特性不稳定。
热载流子30由漏结22A附近的电场产生，因此，如图14所示，可以减弱电场以抑制热载流子30的产生。因此，广泛采用LDD-MOSFET结构抑制热载流子。
然而，随着努力使器件超精细，强电场会作用于漏附近及LDD-MOSFET结构中，所以产生了由热载流子导致的晶体管特性退化的问题。
  图15是展示栅电压与衬底电流间及栅电压与跨导衰减率间关系的曲线图。图15(a)是展示衬底电流与栅电压间特性的曲线图。图15(b)是展示跨导衰减率和栅电压间特性的曲线图。图15(b)示出了如上所述的热载流子是如何导致n沟道晶体管特性退化的。
参见图15(b)，纵坐标轴表示跨导衰减的变量(ΔGm/Gmo)，横坐标表示栅电压VG(V)。
从图15(b)可以看出，跨导随着漏电压(V0)的增大明显减小，并且在栅电压VG＝1/2V0这点附近减小最大。在这种情况下，如图15(a)所示，衬底电流达到其最高值，因此，可以理解为，在这种状况下，热载流子发生量最大。
而且，在具有比此栅电压更大的栅电压时，特性的退化开始减弱，因此，可以理解为器件可靠性下降的原因是栅电压低至VG＝1/2V时的退化。
本发明的主要目的是解决上述问题，提供一种MOSFET及其制造方法，能够抑制由于热载流子导致的晶体管特性退化，提高器件的可靠性。
为了实现上述目的，根据本发明的第一方案，一种MOSFET包括：第一和第二栅极(6，7)，它们通过在N沟道区或P沟道区靠近漏的附近连接(linking)两种具有不同功函数的材料而形成；低浓度扩散漏层(4)，其前端设置于第二栅极(7)的一部分中。作为漏附近反向阈值电压漂移量的正向或负向的功函数差比沟道区中阈值电压漂移更远。
根据本发明的第二方案，制造MOSFET的方法包括以下步骤：在硅衬底(1)的表面上形成栅氧化膜(5)，并淀积第一栅极材料；利用一种腐蚀方法在第一栅极(6)上构图，但不腐蚀栅氧化膜(5)，所用的腐蚀方法具有第一栅极的材料相对于氧化膜(5)的高选择率；淀积布线材料(9)，然后腐蚀布线材料(9)，至少在第一栅极(6)的漏侧形成具有不同功函数的第二栅极(7)；利用所述第一栅极和第二栅极形成低浓度杂质层(4)、侧壁(8)、及由高浓度杂质层构成的源/漏(3，2)。
根据本发明的第三方案，制造MOSFET的方法包括以下步骤：在硅衬底(1)的表面上形成栅氧化膜(5)，利用相对于栅氧化膜(5)具有高选择率的材料淀积牺牲膜(10)，然后，在牺牲膜(10)中形成沟槽，并利用CVD技术在整个表面上淀积布线材料(9)；使布线材料(9)留在沟槽内，以后通过腐蚀完全去掉牺牲膜(10)，并由此形成第一栅极(6)；在整个表面上淀积不同布线材料(11)，然后腐蚀此布线材料(11)，由此至少在第一栅极(6)的漏侧形成具有不同功函数的第二栅极(7)；利用所述第一栅极(6)和第二栅极(7)形成低浓度杂质层(4)、侧壁(8)、及由高浓度杂质层构成的源/漏(3，2)。
根据本发明的第四方案，制造MOSFET的方法包括以下步骤：在硅衬底(1)的表面上形成栅氧化膜(5)，然后淀积第一栅极材料；利用一种腐蚀方法在第一栅极(6)上构图，但不腐蚀栅氧化膜(5)，所用的腐蚀方法对第一栅极的材料相对于氧化膜(5)表现出高选择率；通过选择CVD在第一栅极(6)的外围上淀积第二栅极材料，并由此在第一栅极(6)的外围形成具有不同功函数的第二栅极(7)；利用所述第一栅极(6)和第二栅极(7)形成低浓度杂质层(4)、侧壁(8)、及由高浓度杂质层构成的源/漏(3，2)。
根据本发明的第五方案，制造MOSFET的方法包括以下步骤：在硅衬底(1)的表面上形成栅氧化膜(5)，然后淀积第一栅极材料，利用一种腐蚀方法在第一栅极(6)上构图，但不腐蚀栅氧化膜(5)，所用的腐蚀方法对栅极的材料相对于栅氧化膜(5)表现出高选择率；淀积象与硅反应形成硅化物且高温稳定这样的布线材料(12)，然后进行高温热处理，在第一栅极(6)的外围上形成硅化物层，并通过选择性去除未反应的布线材料(12)，在第一栅极(6)的外围形成具有不同功函数的第二栅极(7)；利用所述第一栅极和第二栅极形成低浓度杂质层(4)、侧壁(8)、及由高浓度杂质层构成的源/漏(3，2)。
根据本发明的第六方案，MOSFET包括沟道区和漏，其中沟道区的衬底浓度Nch不同于漏附近的衬底浓度ND，漏附近的反向阈值电压在负向上漂移对应于衬底浓度间差的值，比沟道区的阈值电压的漂移更远。
根据本发明的第七方案，制造MOSFET的方法包括以下步骤：在P型硅衬底(1)的表面上形成栅氧化膜(5)，并淀积第一栅极(13)材料；利用一种腐蚀方法在第一栅极(13)上构图，但不腐蚀栅氧化膜(5)，所用的腐蚀方法对栅极材料相对于栅氧化膜(5)表现出高选择率；在加速电压下注入离子，使杂质(14)通过第一栅极(13)注入到衬底表面；在整个表面上淀积一种材料，然后腐蚀该材料，在第一栅极(13)的两侧形成由相同材料构成的侧壁形第二栅极(16)；利用所述第一栅极(13)和第二栅极(16)形成低浓度杂质层(4)、侧壁(8)、及由高浓度杂质层构成的源/漏(3，2)。
根据本发明的第八方案，制造MOSFET的方法包括以下步骤：在P型硅衬底(1)的表面上形成栅氧化膜(5)，然后淀积第一栅极材料，利用一种腐蚀方法在第一栅极(13)上构图，但不腐蚀栅氧化膜(5)，所用的腐蚀方法对栅极材料相对于栅氧化膜(5)表现出高选择率；在加速电压下注入离子，使n型杂质(15)注入到衬底表面；在整个表面上淀积与第一栅极(13)相同的材料，然后腐蚀该材料，在第一栅极(13)的两侧形成侧壁形第二栅极(16)；利用所述第一栅极(13)和第二栅极(16)形成低浓度杂质层(4)、侧壁(8)、及由n型高浓度杂质层构成的源/漏(3，2)。
根据本发明的第九方案，构成一种MOSFET，使其栅氧化膜(5)在漏附近的厚度小，栅氧化膜(5)的电容相应地变得大于沟道区的电容，并且漏附近的反向阈值电压由此向负方向漂移。
根据本发明的第十方案，制造MOSFET的方法包括以下步骤：在硅衬底(1)的表面上形成栅氧化膜(5)，然后淀积第一栅极材料，利用一种腐蚀方法在第一栅极(13)上构图，但不腐蚀栅氧化膜(5)，所用的腐蚀方法对该栅极材料相对于栅氧化膜(5)表现出高选择率；利用氧化硅膜的腐蚀剂，减薄未被第一栅极(13)覆盖的区域中的栅氧化膜(5)的厚度；在整个表面上淀积一种材料，然后腐蚀该材料，在第一栅极(13)的两侧形成侧壁形第二栅极(16)；利用所述第一栅极和第二栅极形成低浓度杂质层(4)、侧壁(8)、及由高浓度杂质层构成的源/漏(3，2)。
在满足栅电压VG＝1/2VD(VD：漏电压)的点上，热载流子的退化变为最大(见图15(b))，这是因为此时热载流子的发生几率较大(见图4)，还因为在栅极和漏结间的重叠区产生的垂直电场较大，由此产生的热载流子容易借助于此电场注入到栅氧化膜中。换言之，热载流子注入效率因栅极和漏结间的重叠区产生的垂直电场的缘故而变大。此种垂直电场会因栅电压(VG)增大而变弱。
按本发明，具有不同功函数的主栅极和栅极设置在栅极和漏结之间的重叠区中，由此此区中的栅电压因功函数的不同而变大。由于此设置，栅极和漏结间重叠区产生的垂直电场较弱，因而，才有可能降低热载流子注入到栅氧化膜的效率。为了实现此效果，必要的是使与主栅极有不同功函数的栅极大于产生垂直电场的栅极和漏结间的重叠区。
在下面结合各附图的讨论中，本发明的其它目的和优点将变得更清楚，其中：
图1是MOSFET结构的示图，展示了本发明的第一实施例；
图2是本发明的第一实施例中栅极的沟道区中且靠近漏的MOS结构的能带图；
图3是栅电压与漏电流和衬底电流间关系的曲线图；
图4是栅电压与热载流子发生几率间关系的曲线图；
图5是制造MOSFET的方法的剖面图，展示了本发明的第二实施例；
图6是制造MOSFET的方法的剖面图，展示了本发明的第三实施例；
图7是制造MOSFET的方法的剖面图，展示了本发明的第四实施例；
图8是制造MOSFET的方法的剖面图，展示了本发明的第五实施例；
图9是MOSFET的结构示图，展示了本发明的第六实施例；
图10是制造MOSFET的方法的剖面图，展示了本发明的第七实施例；
图11是制造MOSFET的方法的剖面图，展示了本发明的第八实施例；
图12是MOSFET的结构示图，展示了本发明的第九实施例；
图13是制造MOSFET的方法的剖面图，展示了本发明的第十实施例；
图14是由于现有MOSFET中的热载流子造成的退化的概示图；及
图15是展示栅电压与衬底电流和跨导衰减率间关系的曲线图。
下面将参照附图说明本发明的优选实施例。该说明主要针对nMOS进行。
图1是MOSFET结构的示图，展示了本发明的第一实施例。
参见图1，该图示出了p型硅衬底1、n型高浓度杂质层(漏)2、n型高浓度杂质层(源)3、n型低浓度杂质层4、栅氧化膜5、第一栅极6、第二栅极7和侧壁8。
根据第一实施例，正如以上所述，第一栅极6和第二栅极7通过连接两种各具有不同功函数的材料而形成。
此时，漏侧上第二栅极7的区域D可以形成得比被栅极覆盖的漏结所在区域宽。希望栅极6、7材料间功函数之差为1V或更大。
由此构成MOSFET，使作为靠近漏的反向阈值电压负方向漂移量的功函数差比n沟道区中的漂移量大。
接着，讨论n沟道MOSFET的工作情况。
在理想的MOS结构中，反向阈值电压(Vth)可以由以下利用p型半导体的费米电势(Φf)的表达式表示。 V th = 2 Φ f + [ 2 KϵoqNA ( 2 Φf ) / C o ] - - - ( 1 )
其中K是相对介电常数，NA是p型半导体的杂质浓度，Co是栅氧化膜5的单位面积电容。另外，如果栅氧化膜5中存在着电荷，或第一栅极6、第二栅极7与硅衬底1间存在着功函数差，则表面电势会由此偏离。这种偏离称为平带电压(VFB)，并且上述表达式(1)例如可以变为： V th = 2 Φ f + V FB + [ 2 KϵoqNA ( 2 Φf ) / C o ] - - - ( 2 )
根据第一实施例，漏附近的反向阈值电压比沟道区的阈值电压向负方向漂移更远，因此，由表达式(2)可知，漏附近的平带电压值小了功函数差那么大。
这里，假定功函数间的差为1V，则漏附近的平带电压可以由沟道区的值减去1V得到。
图2是展示本发明的第一实施例中栅极的沟道区中及靠近漏的MOS结构的能带的示图。其中示出了栅电压VG＝0V的情况。
沟道区中第一电极6材料的功函数小于硅衬底1，这种情况下，硅衬底表面变空，如图2(a)所示。与此相反，第二栅极7材料的功函数比漏附近小了1V多，因此，如图2(b)所示，硅衬底1的表面变空更严重。换言之，这意味着与在漏附近加从开始就比沟道区中栅电压高1V的栅电压的状态等同的情况。
图3示出了栅电压(VG)与漏电流(ID)(用0表示)和衬底电流(IBB)(用●表示)的关系曲线，其中n沟道MOSFET的漏电压(VD)为5.5V，MOSFET的栅氧化膜厚(TOX)为10nm，晶体管有效长度(Leff)为0.9μm，宽度(W)为1Omm。
由图3可知，可以理解，漏电流(ID)随着栅电压的增大而增大，而衬底电流(IBB)则在VG＝1/2VD附近时达到峰值，此后继续下降。热载流子的发生取决于漏电流(ID)，同时衬底电流(IBB)与发生的热载流子数量成正比。因此，衬底电流(IBB)除以漏电流(ID)便可以得到热载流子的发生几率。
图4示出了热载流子发生的几率与栅电压的关系曲线。
如图4所示，可以理解，栅电压越小则热载流子发生的几率变得越大，并且随着栅电压的增大热载流子发生的几率指数下降。
所以，根据第一实施例的MOSFET结构，在漏附近，必定存在着与加比沟道区的栅电压大功函数差那么大的栅电压的状态等同的情况。因此，热载流子发生的几率会象图4中虚线所示的那样向左漂移。该几率乘以漏电流便可以得出热载流子发生的量。为此，假定功函数差约为1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第二实施例中制造MOSFET的方法。
图5是展示本发明的第二实施例中制造MOSFET的方法的剖面图。
(1)首先，如图5(a)所示，利用如热氧化法等，在p型硅衬底1表面上形成栅氧化膜5，然后利用如溅射等技术淀积第一栅极6。然后，利用已知光刻腐蚀技术进行构图工艺。此时，所利用的腐蚀方法对第一栅极6材料相对于氧化膜5表现出高选择率，不会腐蚀栅氧化膜5。
(2)然后，如图5(b)所示，在整个表面上淀积布线材料9。
(3)随后，腐蚀布线材料9，由此在第一栅极6材料的两侧形成皆具有一个功函数的侧壁形第二栅极7，如图5(c)所示。
例如，用掺杂了高浓度p型杂质的多晶硅作n沟道MOSFET的第一栅极6的材料，用如铝或钛等材料作栅极7，由此可以将两者间的功函数设定为约1V。
(4)以与普通MOSFET相同的制造方法，利用第一栅极6和第二栅极7形成低浓度杂质层4、侧壁8和高浓度杂质层2，3，由此容易构成具有第二实施例结构的MOSFET，如图5(d)所示。
所以，根据第二实施例，与现有技术的MOSFET制造方法相比，即使不增加掩模数也能构成MOSFET。
根据这样构成的MOSFET结构，在漏附近必定存在着与加比沟道区中的栅电压大功函数差那么大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定功函数差约为1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第三实施例。
图6是制造MOSFET的方法的剖面图，展示了本发明的第三实施例。
(1)首先，如图6(a)所示，利用如热氧化法等，在p型硅衬底1表面上形成栅氧化膜5，并淀积牺牲膜10。此时牺牲膜10利用的是对此后的腐蚀工艺的腐蚀相对于栅氧化膜5具有相当高的选择率的材料。利用已知光刻腐蚀技术，在牺牲膜10中形成沟槽，然后，利用CVD(化学汽相淀积)技术，在整个表面上淀积布线材料9。
(2)随后，利用CMP技术(化学机械抛光)在沟槽中留下布线材料9，然后通过腐蚀完全去掉牺牲膜10。由此形成第一栅极6，如图6(b)所示。此后，再在整个表面上淀积不同材料11。
(3)接着，如图6(c)，腐蚀此布线材料11，由此在第一栅极6的两侧形成侧壁形第二栅极7，第二栅极7各具有不同功函数。例如，用掺杂了高浓度p型杂质的多晶硅作n沟道MOSFET的第一栅极6的材料，用如铝或钛等材料作第二栅极7，由此可以将两者间的功函数差设定为约1V。
以与普通MOSFET相同的制造方法，利用栅极6和7形成n型低浓度杂质层4、侧壁8和n型高浓度杂质层2，3，由此容易得到具有第三实施例结构的MOSFET，如图6(d)所示。
所以，根据第三实施例，与现有技术的MOSFET制造方法相比，即使不增加掩模数也能构成具有第一实施例结构的MOSFET。
根据这样构成的MOSFET结构，在漏附近必定存在着与加比沟道区中的栅电压大功函数差那么大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定功函数差约为1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第四实施例。
图7是制造MOSFET的方法的剖面图，展示了本发明的第四实施例。
(1)首先，如图7(a)所示，利用如热氧化法等，在p型硅衬底1表面上形成栅氧化膜5，然后，利用如溅射技术淀积栅极6。然后，利用光刻腐蚀技术进行构图工艺。此时，所利用的腐蚀方法对第一栅极相对于栅氧化膜5表现出高选择率，不会腐蚀栅氧化膜5。
(2)然后，如图7(b)所示，利用选择CVD，只在第一栅极6外围淀积第二栅极7，从而在第一栅极6材料的外围形成具有不同功函数的第二栅极7。
例如，用掺杂了高浓度p型杂质的多晶硅作n沟道MOSFET的第一栅极6的材料，用如铝等已知能够选择CVD的材料作栅极7，由此可以将两者间的功函数设定为约1V。
(3)以与普通MOSFET相同的制造方法，利用这些栅极6，7形成n型低浓度杂质层4、侧壁8和n型高浓度杂质层2，3，由此容易构成具有第四实施例中结构的MOSFET，如图7(c)所示。
所以，根据第四实施例，与现有技术的MOSFET制造方法相比，即使不增加掩模数也能构成MOSFET。
根据这样构成的MOSFET结构，在漏附近必定存在着与加比沟道区中的栅电压大功函数差那么大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定功函数差约为1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第五实施例。
图8是制造MOSFET的方法的剖面图，展示了本发明的第五实施例。
(1)首先，如图8(a)所示，利用如热氧化法等，在p型硅衬底1表面上形成栅氧化膜5，然后，利用如溅射等技术淀积第一栅极6，并利用已知光刻腐蚀技术进行构图工艺。此时，所利用的腐蚀方法对第一栅极6相对于栅氧化膜5表现出高选择率，不会腐蚀栅氧化膜5。
(2)然后，如图8(b)所示，在整个表面上淀积象与硅反应形成硅化物且高温稳定那样的布线材料12。
(3)然后，如图8(c)所示，在高温下热处理，在第一栅极6外围形成硅化物层，选择性地去掉布线材料12的未反应部分，从而在第一栅极6的外围形成具有不同功函数的第二栅极7。
例如，用掺杂了高浓度p型杂质的多晶硅作n沟道MOSFET的第一栅极6的材料，用如硅化钛等材料作栅极7，由此可以将两者间的功函数设定为约1V。
以与普通MOSFET相同的制造方法，利用第一栅极6和第二栅极7形成n型低浓度杂质层4、侧壁8和n型高浓度杂质层2，3，由此容易构成具有第五实施例中结构的MOSFET，如图8(d)所示。
所以，根据第五实施例，与现有技术的MOSFET制造方法相比，即使不增加掩模数也能构成MOSFET。
根据这样构成的MOSFET结构，在漏附近必定存在着与加比沟道区中的栅电压大功函数差那么大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定功函数差约为1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第六实施例。
图9是MOSFET结构的示图，展示了本发明的第六实施例。注意，与第一实施例中相同的部分用类似的数字表示，不再进行说明。
如图9所示，第六实施例中，沟道区中衬底浓度Nch不同于漏附近的衬底浓度ND。注意，数字13表示第一电极。
在此情况下，在漏侧衬底区的ND浓度可以形成为比漏结2A更向沟道内延伸。这两种衬底浓度不必限定，然而，由此构成MOSFET使漏附近的反向阈值电压比沟道区的阈值电压向负方向漂移更远。
接着，讨论第六实施例中n沟道MOSFET的工作情况。
从上述表达式(2)可知，半导体的衬底浓度NA是影响反向阈值电压的一个因素，反向阈值电压因半导体衬底浓度而改变，所以能使反向阈值电压漂移。
如果衬底浓度NA的数量级为1×1016cm-3，则表达式(2)中第三项变成约为1V。因此，图9中Nch区的浓度设定为衬底浓度的四倍，结果是第三项变成2V，反向阈值电压在正侧漂移1V。即，换言之，在漏附近，必定存在着与从开始加比沟道区高1V的栅电压的状态等同的情况。
如上所述，根据第六实施例中MOSFET的结构，在漏附近必定存在着与加因衬底浓度间的差别比沟道区中的栅电压大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。
为此，假定必定存在着由于衬底浓度的不同造成的栅电压变高1V的情况，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第七实施例。
图10是制造MOSFET的方法的剖面图，展示了本发明的第七实施例。
(1)首先，如图10(a)所示，利用如热氧化法等，在p型硅衬底1表面上形成栅氧化膜5，然后，利用如溅射等技术淀积第一栅极13，并利用已知光刻腐蚀技术进行构图工艺。此时，所利用的腐蚀方法对第一栅极13相对于栅氧化膜5表现出高选择率，不会腐蚀栅氧化膜5。然后，向整个表面离子注入p型杂质。
(2)此时，如图10(b)所示，在加速电压下使p型杂质穿过第一栅极13，并进行离子注入，使之注入到衬底表面中。在这种情况下，只在第一栅极13的衬底表面上形成p型杂质层14，且p型杂质注入到不存在第一栅极的区域处的衬底内，因此，几乎对MOSFET的工作没有贡献。
(3)此后，在整个表面上淀积与第一栅极13相同的材料，腐蚀此材料，从而在第一栅极13的两侧形成由同样材料构成的侧壁形第二栅极16，如图10(c)所示。此时，以与普通MOSFET相同的制造方法，利用这些栅极13和16形成n型低浓度杂质层4、侧壁8和n型高浓度杂质层2，3，由此可以构成具有第七实施例中结构的MOSFET，如图10(d)所示。
所以，根据第七实施例，与现有技术的MOSFET制造方法相比，即使不增加掩模数也能构成MOSFET。
根据这样构成的MOSFET结构，在漏附近必定存在着与加由于衬底浓度不同造成的比沟道区中的栅电压大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定由于初底浓度不同栅电压高出约1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第八实施例。
图11是制造MOSFET的方法的剖面图，展示了本发明的第八实施例。
(1)首先，如图11(a)所示，利用如热氧化法等，在p型硅衬底1表面上形成栅氧化膜5，然后，利用溅射淀积第一栅极13，并利用已知光刻腐蚀技术进行构图工艺。此时，所利用的腐蚀方法对第一栅极13的材料相对于栅氧化膜5表现出高选择率，不会腐蚀栅氧化膜5。然后，向整个表面离子注入n型杂质。
(2)此时，如图11(b)所示，在加速电压下将n型杂质离子注入到衬底表面中。在这种情况下，不存在第一栅极13的区域中，n型杂质被第一栅极13截取，因此，未注入到衬底中，所以，只在不包括第一栅极13的区域上形成了n型杂质层15。
(3)此后，在整个表面上淀积与第一栅极13相同的材料，腐蚀此材料，从而在第一栅极13的两侧形成由同样材料构成的侧壁形第二栅极16，如图11(c)所示。
(4)此时，以与普通MOSFET相同的制造方法，利用这些栅极13和16形成n型低浓度杂质层4、侧壁8和n型高浓度杂质层2，3，由此构成埋沟MOSFET，结果是漏附近的阈值电压变得低于沟道区中的阈值电压，这便可以构成具有第八实施例中结构的MOSFET，如图11(d)所示。
所以，根据第八实施例，与现有技术的MOSFET制造方法相比，即使不增加掩模数也能构成MOSFET。
根据这样构成的MOSFET结构，在漏附近必定存在着与加由于衬底浓度不同造成的比沟道区中的栅电压大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定由于衬底浓度不同栅电压高出约1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
下面说明本发明的第九实施例。
图12是MOSFET的结构示图，展示了本发明的第九实施例。注意，与第一和第六实施例中相同的部分用类似的数字表示，不再进行说明。
如图12所示，第九实施例中，漏附近栅氧化膜5的膜厚TD薄于沟道区膜厚Tch。
此时，栅氧化膜5减薄的区域可以形成得比漏结2A与第一栅极13重叠的区域更宽。尽管不特别限定比沟道区薄的状态，但从其作用的大小方面考虑，希望栅氧化膜5膜厚设定为约为沟道区厚度的1/2。
由于因上述设置栅氧化膜5的电容增加，所以，如此构成的MOSET，其漏附近的反向阈值电压比沟道区向负方向漂移更远。
下面说明第九实施例中n沟道MOSFET的工作情况。
由于漏附近栅氧化膜5的厚度小，所以栅氧化膜5的电容成反比地增大。由上述表达式(2)可知，栅氧化膜5的电容C0是影响反向阈值电压的一个因素，因此，此阈值电压会因此电容C0的变化而漂移。这里，假定漏附近栅氧化膜5的厚度是沟道区的1/2，则漏附近栅氧化膜5的电容变为沟道区的两倍。
在正常MOSFET中，表达式(2)中第三项的数量级为1V，因此在漏附近变为0.5V，随之反向阈值电压向负方向漂移。即，换言之，栅氧化膜5的厚度大于漏附近沟道区中栅氧化膜厚度，必定存在着与加高栅电压的状态等同的情况。
所以，根据此MOSFET结构，在漏附近，由于栅氧化膜5的厚度小于沟道区，所以，必定存在着与加高栅电压的状态等同的情况。因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。
为此，由于栅氧化膜5的厚度较小，存在着栅电压高了约0.5V的情况，此时，热载流子发生的量可以减至约2/3。同时，栅氧化膜5的电容与漏附近膜的厚度成反比地增大，因此，可以减轻热载流子造成的影响。如果膜厚变为1/2，则热载流子的影响减至1/2。如果这两种作用结合，则由于热载流子引起的退化可以降至约1/3。
接着，下面说明本发明的第十实施例。
图13是制造MOSFET的方法的剖面图，展示了本发明的第十实施例。
(1)首先，如图13(a)所示，利用如热氧化法等，在p型硅衬底1表面上形成栅氧化膜5，然后，利用如溅射等技术淀积第一栅极13，并利用已知光刻腐蚀技术进行构图工艺。此时，所利用的腐蚀方法对第一栅极13相对于氧化膜5具有高选择率，不会腐蚀栅氧化膜5。
(2)然后，用氢氟酸腐蚀剂腐蚀氧化硅膜，将未被第一栅极13覆盖的区域中的栅氧化膜5减薄，如图13(b)所示。
(3)此后，在整个表面上淀积与第一栅极13相同的材料，并腐蚀此材料，从而在第一栅极13的两侧形成由同样材料构成的侧壁形第二栅极16，如图13(c)所示。
(4)此工艺后如图13(d)所示，以与普通MOSFET相同的制造方法，利用这些栅极13和16形成n型低浓度杂质层4、侧壁8和n型高浓度杂质层2，3，结果是漏附近栅氧化膜5的电容增大。
由于此设置，阈值电压变得低于沟道区中的阈值电压，由此构成具有第十实施例中结构的MOSFET。
如上所述，根据第十实施例，与现有技术的MOSFET制造方法相比，即使不增加掩模数也能构成MOSFET。
根据这样构成的MOSFET结构，由于栅氧化膜5薄于沟道区的栅氧化膜，所以在漏附近必定存着与加高栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。
为此，由于栅氧化膜5的厚度较薄，假定栅电压高约0.5V，则热载流子发生的量可以减至约2/3。
同时，栅氧化膜5的电容与膜的厚度成反比地增大，因此，可以减轻热载流子造成的影响。如果膜厚为1/2，则热载流子的影响减至1/2。如果这两种作用结合，则由于热载流子引起的退化可以降至约1/3。
注意，以上讨论的实施例涉及为p型硅衬底的nMOS结构，然而，很自然，本发明可以应用于为n型硅衬底的pMOS结构。这种情况下，导电类型与nMOS结构的情况相反。所以，可以通过连接两种具有不同功函数的材料在漏附近及p沟道区中形成第一和第二栅极，且低浓度扩散漏层的前端设置于第二栅极的部分中。由于此设置，漏附近的反向阈值电压因功函数的差比沟道区中的阈值向正向漂移更远。然而，这是两种不同的结构。
另外，本发明不限于以上所讨论的实施例，可以根据本发明的要点进行改形，这些改形皆包括含在本发明的范围内。
如以上所具体讨论的，本发明具有以下效果。
(A)在漏附近，必定存在着与加高了与沟道区的功函数差那么大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定功函数差约为1V，则热载流子发生的量可以减至约1/2。同时，由热载流子引起的退化也可以减至约1/2。
(B)在漏附近必定存在着与加由于衬底浓度不同造成的比沟道区中的栅电压大的栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，假定必定存在着由于衬底浓度间的不同造成的栅电压大了1V的情况，则热载流子发生的量可以减至约1/2，同时，由热载流子引起的退化也可以减至约1/2。
(C)由于栅氧化膜5薄于沟道区，所以，在漏附近必定存着与加高栅电压的状态等同的情况，因此，热载流子发生的几率象图4中虚线所示的那样向左漂移。此几率乘以漏电流便可以得到热载流子发生的量。为此，由于栅氧化膜的厚度较薄，假定栅电压高了约0.5V，则热载流子发生的量可以减至约2/3。
同时，漏附近栅氧化膜5的电容与膜的厚度成反比地增大，因此，可以减轻热载流子造成的影响。如果膜厚为1/2，则热载流子的影响减至1/2。如果这两种作用结合，则由于热载流子引起的退化可以降至约1/3。
另外，按本发明，MOSFET的特性，例如相对于栅电压的漏电流特性由沟道区特性决定，因此，MOSFET的特性没有严重的变化。

Claims (10)

1.一种4MOSFET，包括：
通过在n沟道区或p沟道区中的漏附近连接两种具有不同功函数的材料而形成的第一和第二栅极；及
低浓度扩散漏层，其前端设置于所述第二栅极的一部分中，
其中，漏附近的反向阈值电压向负方向或正方向的漂移量为功函数差，该漂移量大于所述沟道区中的阈值电压的漂移量。
2.一种制造MOSFET的方法，包括以下步骤：
在硅衬底的表面上形成栅氧化膜，并淀积第一栅极材料；
利用一种腐蚀方法在所述第一栅极上构图，但不腐蚀所述栅氧化膜，所用的腐蚀方法对所述第一栅极的材料相对于所述栅氧化膜表现出高选择率；
淀积布线材料，然后腐蚀所述布线材料，至少在所述第一栅极的漏侧形成具有不同功函数的第二栅极；及
利用所述第一栅极和第二栅极形成低浓度杂质层、侧壁、及由高浓度杂质层构成的源/漏。
3.一种制造MOSFET的方法，包括以下步骤：
在硅衬底的表面上形成栅氧化膜，利用对所述栅氧化膜具有高选择率的材料淀积牺牲膜，然后，在所述牺牲膜中形成沟槽，并利用CVD技术在整个所述硅衬底表面上淀积布线材料；
使所述布线材料留在所述沟槽内，以后通过腐蚀完全去掉所述牺牲膜，并由此形成第一栅极；
在所述硅衬底整个表面上淀积不同于所述布线材料的布线材料，然后腐蚀所述布线材料，由此至少在所述第一栅极的漏侧形成具有不同功函数的第二栅极；及
利用所述第一栅极和第二栅极形成低浓度杂质层、侧壁、及由高浓度杂质层构成的源/漏。
4.一种制造MOSFET的方法，包括以下步骤：
在硅衬底的表面上形成栅氧化膜，然后淀积第一栅极材料；
利用一种腐蚀方法在所述第一栅极上构图，但不腐蚀所述栅氧化膜，所用的腐蚀方法对所述第一栅极的材料相对于所述栅氧化膜表现出高选择率；
通过选择CVD在所述第一栅极的外围上淀积所述第二栅极材料，并由此在所述第一栅极的外围形成具有不同功函数的第二栅极；及
利用所述第一栅极和第二栅极形成低浓度杂质层、侧壁、及由高浓度杂质层构成的源/漏。
5.一种制造MOSFET的方法，包括以下步骤：
在硅衬底的表面上形成栅氧化膜，然后淀积第一栅极材料，利用一种腐蚀方法在所述第一栅极上构图，但不腐蚀所述栅氧化膜，所用的腐蚀方法对所述第一栅极的材料相对于所述栅氧化膜表现出高选择率；
淀积与硅反应形成硅化物且高温稳定这样的布线材料，然后进行高温热处理，在所述第一栅极的外围上形成硅化物层，并通过选择性去除未反应的布线材料，在所述第一栅极的外围形成具有不同功函数的第二栅极；以及
利用所述第一栅极和第二栅极形成低浓度杂质层、侧壁、及由高浓度杂质层构成的源/漏。
6.一种MOSFET，包括：
沟道区；及
漏，
其中，所述沟道区的衬底浓度Nch不同于所述漏附近的衬底浓度ND，所述漏附近的反向阈值电压向负方向的漂移量对应于衬底间浓度差，该漂移量大于所述沟道区的阈值电压的漂移量。
7.一种制造MOSFET的方法，包括以下步骤：
在第一或第二导电类型的硅衬底的表面上形成栅氧化膜，并淀积第一栅极材料，利用一种腐蚀方法在所述第一栅极上构图，但不腐蚀所述栅氧化膜，所用的腐蚀方法对所述栅极材料相对于所述栅氧化膜表现出高选择率；
在加速电压下注入离子，使第一导电类型的杂质通过所述第一栅极注入到衬底表面；
在整个表面上淀积一种材料，然后腐蚀该材料，在所述第一栅极的两侧形成由相同材料构成的侧壁形第二栅极；
利用所述第一栅极和第二栅极形成低浓度杂质层、侧壁、及由高浓度杂质层构成的第二或第一导电类型的源/漏。
8.一种制造MOSFET的方法，包括以下步骤：
在第一或第二导电类型的硅衬底的表面上形成栅氧化膜，然后淀积第一栅极材料，利用一种腐蚀方法在所述第一栅极上构图，但不腐蚀所述栅氧化膜，所用的腐蚀方法对所述栅极材料相对于所述栅氧化膜表现出高选择率；
在加速电压下注入离子，使第二导电类型的杂质注入到衬底表面；
在整个表面上淀积与所述第一栅极相同的材料，然后腐蚀该材料，在所述第一栅极的两侧形成侧壁形第二栅极；
利用所述第一栅极和第二栅极形成低浓度杂质层、侧壁、及由高浓度杂质层构成的第二或第一导电类型的源/漏。
9.一种MOSFET，包括：
形成于硅衬底上的源/漏区；及
栅极，
其中，在漏附近栅氧化膜的厚度比所述栅极小，漏附近的栅氧化膜的反向阈值电压的容量相应地变得大于沟道区的阈值电压，漏附近的反向阈值电压由此向负方向漂移。
10.一种制造MOSFET的方法，包括以下步骤：
在硅衬底的表面上形成栅氧化膜，然后淀积第一栅极材料，利用一种腐蚀方法在所述第一栅极上构图，但不腐蚀所述栅氧化膜，所用的腐蚀方法对所述栅极材料相对于所述栅氧化膜表现出高选择率；
利用氧化硅膜的腐蚀剂，减薄未被所述第一栅极覆盖的区域中的所述栅氧化膜的厚度；
在整个表面上淀积一种材料，然后腐蚀该材料，在所述第一栅极的两侧形成侧壁形第二栅极；
利用所述第一栅极和第二栅极形成低浓度杂质层、侧壁、及由高浓度杂质层构成的源/漏。
CN98103675A 1997-01-30 1998-01-26 金属氧化物半导体场效应晶体管及其制造方法 Pending CN1192053A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9016919A JPH10214964A (ja) 1997-01-30 1997-01-30 Ｍｏｓｆｅｔ及びその製造方法
JP016919/97 1997-01-30

Publications (1)

Publication Number Publication Date
CN1192053A true CN1192053A (zh) 1998-09-02

Family

ID=11929545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98103675A Pending CN1192053A (zh) 1997-01-30 1998-01-26 金属氧化物半导体场效应晶体管及其制造方法

Country Status (5)

Country Link
EP (1) EP0856892A3 (zh)
JP (1) JPH10214964A (zh)
KR (1) KR19980070155A (zh)
CN (1) CN1192053A (zh)
TW (1) TW347594B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416829C (zh) * 2001-02-05 2008-09-03 杨金玉 金属-绝缘-金属场效应管
CN100458971C (zh) * 2004-03-17 2009-02-04 台湾积体电路制造股份有限公司 可程序金属氧化半导体存储电路及其写入读取方法
CN101452956B (zh) * 2007-12-06 2011-06-01 上海华虹Nec电子有限公司 高压pmos器件及制造方法
WO2011079605A1 (zh) * 2009-12-31 2011-07-07 中国科学院微电子研究所 晶体管及其制造方法
CN101803031B (zh) * 2007-09-18 2012-07-04 夏普株式会社 半导体装置的制造方法以及半导体装置
WO2012116528A1 (en) * 2011-03-01 2012-09-07 Tsinghua University Tunneling field effect transistor and method for forming the same
WO2012146044A1 (zh) * 2011-04-26 2012-11-01 复旦大学 一种非对称栅mos器件及其制备方法
CN101740627B (zh) * 2008-11-26 2013-07-24 阿尔特拉公司 非对称金属-氧化物-半导体晶体管
US8638594B1 (en) 2009-12-02 2014-01-28 Altera Corporation Integrated circuits with asymmetric transistors
CN103794501A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US8735983B2 (en) 2008-11-26 2014-05-27 Altera Corporation Integrated circuit transistors with multipart gate conductors
US8860140B2 (en) 2011-03-01 2014-10-14 Tsinghua University Tunneling field effect transistor and method for forming the same
US8921170B1 (en) 2010-05-28 2014-12-30 Altera Corporation Integrated circuits with asymmetric pass transistors
US8975928B1 (en) 2013-04-26 2015-03-10 Altera Corporation Input-output buffer circuitry with increased drive strength
CN106663694A (zh) * 2014-08-19 2017-05-10 英特尔公司 具有横向渐变功函数的晶体管栅极金属
CN111640673A (zh) * 2020-04-29 2020-09-08 中国科学院微电子研究所 一种双栅薄膜晶体管及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495980B (en) * 1999-06-11 2002-07-21 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
FR2795868B1 (fr) * 1999-07-02 2003-05-16 St Microelectronics Sa Transistor mosfet a effet canal court compense par le materiau de grille
JP2004253541A (ja) * 2003-02-19 2004-09-09 Ricoh Co Ltd 半導体装置
US7285829B2 (en) 2004-03-31 2007-10-23 Intel Corporation Semiconductor device having a laterally modulated gate workfunction and method of fabrication
DE102005028837B4 (de) * 2005-06-25 2009-07-30 Atmel Germany Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
US7838371B2 (en) * 2006-11-06 2010-11-23 Nxp B.V. Method of manufacturing a FET gate
US7781288B2 (en) * 2007-02-21 2010-08-24 International Business Machines Corporation Semiconductor structure including gate electrode having laterally variable work function
JP2009123944A (ja) * 2007-11-15 2009-06-04 Panasonic Corp 半導体装置及びその製造方法
KR100981114B1 (ko) * 2008-08-04 2010-09-08 충북대학교 산학협력단 이중 일함수 게이트를 갖는 모스 트랜지스터의 제조방법
KR101027769B1 (ko) * 2008-08-08 2011-04-07 충북대학교 산학협력단 이중 일함수 게이트를 갖는 ｃｍｏｓ 트랜지스터 및 그 제조방법
US20110147837A1 (en) 2009-12-23 2011-06-23 Hafez Walid M Dual work function gate structures
JP6121350B2 (ja) 2014-03-11 2017-04-26 マイクロソフト テクノロジー ライセンシング，エルエルシー 半導体装置及びその製造方法
CN105390550B (zh) * 2015-12-04 2018-02-06 上海斐讯数据通信技术有限公司 复合多晶硅栅mos器件及其制造方法
US20220190135A1 (en) * 2020-12-10 2022-06-16 Roza Kotlyar Lateral gate material arrangements for quantum dot devices

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1569897A (en) * 1975-12-31 1980-06-25 Ibm Field effect transistor
JPS6153773A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置およびその製造方法
JPS6190465A (ja) * 1984-10-11 1986-05-08 Hitachi Ltd 半導体装置およびその製造方法
JPS6273668A (ja) * 1985-09-27 1987-04-04 Hitachi Ltd 半導体装置
JPS62112375A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体装置の製造方法
JPS63160276A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd 半導体集積回路装置の製造方法
JPS63187664A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 半導体装置
JPS6454762A (en) * 1987-08-26 1989-03-02 Toshiba Corp Insulated gate field effect transistor
JPH01175258A (ja) * 1987-12-29 1989-07-11 Fujitsu Ltd Ｍｏｓｆｅｔ
JPH01232765A (ja) * 1988-03-12 1989-09-18 Fujitsu Ltd 絶縁ゲート電界効果トランジスタ
JPH0234936A (ja) * 1988-07-25 1990-02-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0279474A (ja) * 1988-09-14 1990-03-20 Nec Corp Ｍｏｓトランジスタ
JPH02137372A (ja) * 1988-11-18 1990-05-25 Nec Corp Ｍｏｓ電界効果型トランジスタ
JPH02174167A (ja) * 1988-12-26 1990-07-05 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ電界型トランジスタ
JP2995838B2 (ja) * 1990-01-11 1999-12-27 セイコーエプソン株式会社 Ｍｉｓ型半導体装置及びその製造方法
ATE122176T1 (de) * 1990-05-31 1995-05-15 Canon Kk Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur.
JPH0442938A (ja) * 1990-06-07 1992-02-13 Kawasaki Steel Corp 半導体装置の製造方法
JPH0472739A (ja) * 1990-07-13 1992-03-06 Fujitsu Ltd 半導体装置の製造方法
US5227320A (en) * 1991-09-10 1993-07-13 Vlsi Technology, Inc. Method for producing gate overlapped lightly doped drain (goldd) structure for submicron transistor
JPH05226361A (ja) * 1992-02-12 1993-09-03 Oki Electric Ind Co Ltd 電界効果トランジスタ
JPH06151828A (ja) * 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
JPH06196643A (ja) * 1992-12-22 1994-07-15 Victor Co Of Japan Ltd 半導体装置
JPH0778979A (ja) * 1993-06-17 1995-03-20 Nec Corp 半導体装置の製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416829C (zh) * 2001-02-05 2008-09-03 杨金玉 金属-绝缘-金属场效应管
CN100458971C (zh) * 2004-03-17 2009-02-04 台湾积体电路制造股份有限公司 可程序金属氧化半导体存储电路及其写入读取方法
CN101803031B (zh) * 2007-09-18 2012-07-04 夏普株式会社 半导体装置的制造方法以及半导体装置
CN101452956B (zh) * 2007-12-06 2011-06-01 上海华虹Nec电子有限公司 高压pmos器件及制造方法
CN103353909B (zh) * 2008-11-26 2017-01-18 阿尔特拉公司 非对称金属‑氧化物‑半导体晶体管
US9190332B1 (en) 2008-11-26 2015-11-17 Altera Corporation Method of fabricating integrated circuit transistors with multipart gate conductors
US8735983B2 (en) 2008-11-26 2014-05-27 Altera Corporation Integrated circuit transistors with multipart gate conductors
CN101740627B (zh) * 2008-11-26 2013-07-24 阿尔特拉公司 非对称金属-氧化物-半导体晶体管
CN103353909A (zh) * 2008-11-26 2013-10-16 阿尔特拉公司 非对称金属-氧化物-半导体晶体管
US8638594B1 (en) 2009-12-02 2014-01-28 Altera Corporation Integrated circuits with asymmetric transistors
US8995177B1 (en) 2009-12-02 2015-03-31 Altera Corporation Integrated circuits with asymmetric transistors
GB2489067A (en) * 2009-12-31 2012-09-19 Inst Of Microelectronics Cas Transistor and manufacturing method thereof
GB2489067B (en) * 2009-12-31 2014-03-19 Inst Of Microelectronics Cas Transistor and manufacturing method of the same
CN102117831B (zh) * 2009-12-31 2013-03-13 中国科学院微电子研究所 晶体管及其制造方法
WO2011079605A1 (zh) * 2009-12-31 2011-07-07 中国科学院微电子研究所 晶体管及其制造方法
US8921170B1 (en) 2010-05-28 2014-12-30 Altera Corporation Integrated circuits with asymmetric pass transistors
US8860140B2 (en) 2011-03-01 2014-10-14 Tsinghua University Tunneling field effect transistor and method for forming the same
WO2012116528A1 (en) * 2011-03-01 2012-09-07 Tsinghua University Tunneling field effect transistor and method for forming the same
WO2012146044A1 (zh) * 2011-04-26 2012-11-01 复旦大学 一种非对称栅mos器件及其制备方法
CN103794501A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN103794501B (zh) * 2012-10-30 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US8975928B1 (en) 2013-04-26 2015-03-10 Altera Corporation Input-output buffer circuitry with increased drive strength
CN106663694A (zh) * 2014-08-19 2017-05-10 英特尔公司 具有横向渐变功函数的晶体管栅极金属
CN111640673A (zh) * 2020-04-29 2020-09-08 中国科学院微电子研究所 一种双栅薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
KR19980070155A (ko) 1998-10-26
TW347594B (en) 1998-12-11
EP0856892A2 (en) 1998-08-05
EP0856892A3 (en) 1999-07-14
JPH10214964A (ja) 1998-08-11

Similar Documents

Publication Publication Date Title
CN1192053A (zh) 金属氧化物半导体场效应晶体管及其制造方法
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1210809C (zh) 半导体器件和半导体衬底
CN1285127C (zh) 薄膜半导体器件及其制造该器件的方法
CN1828901A (zh) 半导体大规模集成电路及半导体大规模集成电路制造方法
CN1877839A (zh) 半导体器件及其制造方法
CN1855545A (zh) Mos晶体管、cmos集成电路器件及相关制造方法
CN1897289A (zh) 图像传感器及其制造方法
CN1521840A (zh) 绝缘体上硅衬底和半导体集成电路器件
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1501461A (zh) 半导体器件及其制造方法
CN1738056A (zh) 晶体管及其制造方法
CN1280918C (zh) 参考电压半导体
CN1240131C (zh) 半导体装置及其制造方法
CN1218993A (zh) 半导体器件及其制造方法
CN1710718A (zh) 具双高k栅极介电cmos晶体管及其制造方法
CN1909243A (zh) 半导体装置及其制造方法
CN1838415A (zh) 非易失性半导体存储器件及其制造方法
CN1459870A (zh) 半导体装置及其制造方法
CN1395316A (zh) 半导体器件及其制造方法
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
CN1841778A (zh) 半导体器件中的场效应晶体管及其制造方法
CN1941418A (zh) 存储单元以及具有该存储单元的半导体非易失性存储器的结构
CN1193818A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication