CN100458971C - 可程序金属氧化半导体存储电路及其写入读取方法 - Google Patents
可程序金属氧化半导体存储电路及其写入读取方法 Download PDFInfo
- Publication number
- CN100458971C CN100458971C CNB2004100571752A CN200410057175A CN100458971C CN 100458971 C CN100458971 C CN 100458971C CN B2004100571752 A CNB2004100571752 A CN B2004100571752A CN 200410057175 A CN200410057175 A CN 200410057175A CN 100458971 C CN100458971 C CN 100458971C
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- transistor
- type thin
- control voltage
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 230000000694 effects Effects 0.000 claims abstract description 20
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 230000009467 reduction Effects 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 29
- 238000007254 oxidation reaction Methods 0.000 description 29
- 230000005055 memory storage Effects 0.000 description 21
- 239000002800 charge carrier Substances 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 8
- 101150064138 MAP1 gene Proteins 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000012163 sequencing technique Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
一种可程序金属氧化半导体存储电路及其写入读取方法；该存储电路包括一第一、第二N型晶体管，其栅极连接漏极，并可耦接第一控制电压准位，其源极均耦接第二控制电压准位；其中，该第一及第二控制电压准位是用以使该第一或第二N型晶体管的漏极与源极间的电压(Vds)和栅极与源极间的电压(Vgs)之间的压差大于一预设临界电压，方能产生一热载子效应。
Description
技术领域
本发明是有关于一种半导体装置，特别是有关于一种存储装置，另外，利用应力的金属氧化半导体场效晶体管(Metal Oxide Semiconductor FieldEffect Transistors；MOSFETs)装置的半导体存储装置的写入读取方法亦一并揭露。
背景技术
一般金属氧化半导体场效晶体管(Metal Oxide Semiconductor FieldEffect Transistor；以下简称MOSFET)装置的制造方式是在一半导体基底上形成一栅极氧化层、一源极电极、以及一漏极电极。在栅极氧化层上具有一栅极电极，而源极电极与漏极电极是毗连于栅极氧化层与栅极电极。MOSFET装置的制造方法可能是经由多次的变化，而这些变化为此技艺人士所熟知。
当MOSFET装置的栅极电极边缘的硅氧化层之下的栅极介电层注入电荷载子时，将造成热载子效应(hot carrier effect)。MOSFET装置的热载子效应会显示于晶体管的参数中，例如次启始电流(sub-threshold current)和临界电压(threshold voltage)。尤其当MOSFET装置受到热载子效应的应力时，若临界电压漂移(drift)时，则造成次启始电流的增加。由于电荷载子注入于MOSFET装置的半导体基底之上的栅极氧化层时，会造成MOSFET装置的参数漂移。根据MOSFET装置所设计的参数，可得知注入电荷载子可能在栅极氧化层产生许多界面状态，或是陷入栅极氧化层的中间间隙。
一般而言，MOSFET装置的热载子效应是由许多因素所控制，例如，被注入的电荷载子的界面硬度、栅极氧化层的陷获密度(trap density)、以及半导体基底/栅极氧化层接口的位能障壁(potential barrier)，这些因素并不限制MOSFET装置的极性。当操作电压被维持住时，MOSFET装置的栅极介电层的厚度和通道宽度均被减小，将使得MOSFET的栅极电极边缘的电场梯度(gradient)增加，用以提高热载子效应。当电场梯度增加时，使得更多的电荷载子注入或陷入半导体基底以与栅极电极边缘之下的栅极氧化层或栅极介电层中。
当电荷载子充分地注入或陷入MOSFET装置的半导体基底以与栅极介电层时，使得该MOSFET装置受到应力(stress)。当热载子效应是利用上述因素而被增强或放大时，将使得受到应力的MOSFET装置的半导体基底与栅极介电层的电子电荷增进到某一程度。当MOSFET装置受到更大的应力时，将使其传导率降低，因而具有较高的阻抗。MOSFET装置的高阻抗会维持到注入或陷于MOSFET装置的半导体基底和栅极介电层的电荷被移除。
在现有技术中，令人满意的半导体存储设计需增加额外的方法或组件，方能完成具有一次程序写入的非挥发性存储装置。
发明内容
有鉴于此，本发明的主要目的是提供一可程序金属氧化半导体存储电路及其控制方法。
为了达到上述目的，本发明的存储控制电路包括一第一N型晶体管、以及第二N型晶体管。第一及第二N型晶体管的栅极连接漏极，并可耦接第一控制电压准位，其源极耦接第二控制电压准位。
一第一P型厚栅极氧化层晶体管，用以将该第一控制电压准位耦接到该第一N型薄栅极氧化层晶体管；
一第二P型厚栅极氧化层晶体管，用以将该第一控制电压准位耦接到该第二N型薄栅极氧化层晶体管；
一闩锁模块，用以读取该第一或第二N型薄栅极氧化层晶体管被程序写入的内容；
一第一N型厚栅极氧化层晶体管，用以将该第一N型薄栅极氧化层晶体管耦接到该闩锁模块；以及
一第二N型厚栅极氧化层晶体管，用以将该第二N型薄栅极氧化层晶体管耦接到该闩锁模块；
第一及第二控制电压准位使第一或第二N型晶体管的漏极-源极电压(Vds)和栅极-源极电压(Vgs)之间的压差大于一预设临界电压，方能产生一热载子效应。
本发明还提供一种写入读取方法，适用于一金属氧化半导体存储电路，该金属氧化半导体存储电路包括一闩锁模块、一第一及第二N型薄栅极氧化层晶体管、以及一连接模块；该闩锁模块具有一第一输入端、第二输入端以及至少一输出端；该连接模块具有一第一及第二N型厚栅极氧化层晶体管；该第一及第二N型薄栅极氧化层晶体管的栅极连接漏极，并可耦接一第一控制电压准位，其源极均耦接一第二控制电压准位；该连接模块的该第一N型厚栅极氧化层晶体管用以将该第一N型薄栅极氧化层晶体管的漏极连接至该第一输入端，以及该第二N型厚栅极氧化层晶体管将该第二N型薄栅极氧化层晶体管的漏极连接至该第二输入端，该写入读取方法，包括下列步骤：
禁能该连接模块，使得该第一N型薄栅极氧化层晶体管的漏极无法连接至该第一输入端，且该第二N型薄栅极氧化层晶体管的漏极亦无法连接至该第二输入端；
提供该第一控制电压予该第一或第二N型薄栅极氧化层晶体管的栅极及漏极，其中接收到该第一控制电压的N型薄栅极氧化层晶体管的漏极与源极之间的电压差为一第一电压差，接收到该第一控制电压的N型薄栅极氧化层晶体管的栅极与源极之间的电压差为一第二电压差；以及
解除提供该第一控制电压予该第一或第二N型薄栅极氧化层晶体管的栅极及漏极，其中当第一及第二电压差之间的压差大于接收到该第一控制电压的N型薄栅极氧化层晶体管的临界电压时，则解除提供该第一控制电压。
附图说明
图1显示本发明的存储装置。
图2A显示图1不同节点的时序图。
图2B显示存储装置在读取操作的节点时序图。
图3A显示图1不同节点的时序图。
图3B显示存储装置在读取操作的节点时序图。
符号说明：
100：存储装置；
102：闩锁；
PM0、PM1：P型厚栅极氧化层装置；
NM0、NM1：N型厚栅极氧化层装置；
NM2、NM3：N型薄栅极氧化层装置；
PM2、PM3：P型晶体管；
NM4、NM5：N型晶体管；
VW0、VW1：节点；
V1及V0：控制电压准位；
OUT、OUTz：输出端；
204、206、208、214、304、306、308、314：上升边缘；
202、216、302、316：下降边缘。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
本发明提供一种存储装置，利用热载子效应控制两个N型金属氧化半导体(MOS)装置。图1显示本发明的存储装置。如图所示，存储装置100可利用热载子效应而被程序化。存储装置100包括一闩锁102、P型厚栅极氧化层装置PM0、PM1、N型厚栅极氧化层装置NM0、NM1、以及N型薄栅极氧化层装置NM2、NM3。P型厚栅极氧化层装置PM0、PM1用以执行写入动作。N型厚栅极氧化层装置NM0、NM1用以执行读取动作。N型薄栅极氧化层装置NM2、NM3只能有一次程序写入(programmable)。闩锁102具有P型晶体管PM2、PM3以及N型晶体管NM4、NM5。为了成功地注入足够的电荷载子至薄栅极氧化层装置NM2、NM3，以得到热载子效应，故本发明的存储装置100是使用厚栅极装置以抵抗高于固定操作电压的电压。
若P型厚栅极氧化层装置PM0、PM1在薄栅极氧化层装置NM2、NM3未注入入足够的电荷载子时就发生崩溃，则无法执行程序写入功能。当薄栅极氧化层装置受热载子效应影响时，其通道短于具有高电场的厚栅极氧化层装置。
P型厚栅极氧化层装置PM0、PM1的源极均耦接于一高操作电压准位VDDH。根据之前所提到的理由，该高操作电压准位VDDH高于固定操作电压的准位。例如，高操作电压准位VDDH为3.3V，为了得到热载子效应，临界电压的准位为1.2V，因此，固定操作电压的准位需小于1V。P型厚栅极氧化层装置PM0、PM1的漏极分别耦接至薄栅极氧化层装置NM2、NM3的栅极及漏极以及N型厚栅极氧化层装置NM0、NM1的源极。如图所示，在P型厚栅极氧化层装置PM0、PM1的漏极分别耦接至控制电压准位V0、V1。同样地，节点VW0、VW1分别代表P型厚栅极氧化层装置PM0、PM1的栅极，用以写入读取存储装置100。
薄栅极氧化层装置NM2、NM3的源极均耦接至一控制电压准位VSS。根据电路的设计，薄栅极氧化层装置NM2、NM3的源极可能直接或非直接地连接到地(ground)。N型厚栅极氧化层装置NM0、NM1的栅极均耦接至一参考电压VR。N型厚栅极氧化层装置NM0的漏极耦接至晶体管PM2及NM4的栅极。N型厚栅极氧化层装置NM1的漏极耦接至晶体管PM3及NM5的栅极。当参考电压VR设定在一适当的准位时，N型厚栅极氧化层装置NM0、NM1可一起被视为一连接模块，用以提供控制电压准位V1及V0作为闩锁102的输入。晶体管PM2、PM3的源极均耦接至一操作电压准位VDDL，其漏极分别耦接至晶体管NM4、NM5的漏极。晶体管NM4、NM5的源极均耦接至控制电压准位VSS。晶体管PM2及PM4的栅极作为输出端OUT并耦接至晶体管PM3的漏极以及晶体管NM5的漏极。晶体管PM3及NM5的栅极作为输出端OUTz，并耦接至晶体管PM2的漏极及晶体管NM4的漏极。
在第一实施例中，假设存储装置100欲存入“1”时。图2A显示图1不同节点的时序图。请搭配图1，当提供电源予存储装置100时，节点VW0及VW1的准位为高操作电压准位VDDH，而参考电压VR的准位为控制电压准位VSS。当存储装置100在一写入操作时，节点VW0的准位暂时地由高操作电压准位VDDH至0，因此若节点VW1为高操作电压准位VDDH时，P型厚栅极氧化层装置PM0导通。图2A中的下降边缘202代表节点VW0的切换。控制电压准位V0被提升至高操作电压准位VDDH，如上升边缘204所示。因此在薄栅极氧化层装置NM2里的电荷载子开始形成，直到薄栅极氧化层装置NM2的漏极与源极间具有一高电场。漏极与源极间的电压为Vds，栅极与源极间的电压为Vgs。当Vds与Vgs的压差大于预设临界电压时，便可产生热载子效应。由于热载子效应，薄栅极氧化层装置NM2电流(Ids)会小于薄栅极氧化层装置NM3的电流(Ids)。此时，薄栅极氧化层装置NM2将具有低传导率及高阻抗，并且视为已程序化(programmed)。当节点VW0如上升边缘206所示，被切回至高操作电压准位VDDH时，则P型厚栅极氧化层装置PM0被截止。此时，由于节点VW1维持在高操作电压准位VDDH，因此P型厚栅极氧化层装置PM1无法导通，故没有热载子电荷在薄栅极氧化层装置NM3中形成。由于热载子效应，薄栅极氧化层装置特性如同仅能进行一次程序写入(one-time programmable)的熔线。
图2B显示存储装置在读取操作的节点时序图。在读取操作前，参考电压VR的准位上升，如上升边缘208所示，但并不确定输出端OUT及OUTz的准位。当参考电压VR的准位上升到足够导通N型厚栅极氧化层装置NM0及NM1时，则分别提供控制电压准位V0、V1至输出端OUT及OUTz。在本实施例中，接收控制电压准位V0的输出端OUT的准位大于接收控制电压准位V1的输出端OUTz的准位，因此输出端OUT的准位上升至操作电压准位VDDL，如上升边缘214所示，而输出端OUTz的准位位于控制电压准位VSS，如下降边缘216所示。故可由存储装置的输出端OUT读到原先储存于NM2的数据“1”。闩锁102的结构可视为一比较电路，用以比较控制电压准位V0、V1的准位，因而产生结果于输出端OUT。
当参考电压VR无法导通N型厚栅极氧化层装置NM0及NM1时，控制电压准位V0、V1便无法分别连接至输出端OUT及OUTz。此时，若输出端OUT的准位高于输出端OUTz的准位时，闩锁102将强迫输出端OUT的准位为操作电压准位VDDL。相反地，若输出端OUT的准位低于输出端OUTz时，闩锁102将强迫输出端OUT为控制电压准位Vss。在本实施例中，由于输出端OUT高于输出端OUTz，因此，就算参考电压VR无法导通N型厚栅极氧化层装置NM0及NM1，闩锁102会将输出端OUT设定在操作电压准位VDDL，而将输出端OUTz设定在控制电压准位Vss。
由于闩锁102在读取操作后，会将输出端OUT的准位由输出端OUTz的准位中移开，因此，在读取操作后，输出端OUTz的准位为输出端OUT的反相准位。在一读取操作前，输出端OUT及OUTz的状态并不明确。由于闩锁102会在读取操作时，维持存储装置的信息，因此，闩锁102的特性为一存储胞，用以将输出端OUT的准位维持在“1”或“0”。
在第二实施例中，存储装置被存入“0”时。图3A显示图1不同节点的时序图。当提供电源予存储装置100时，节点VW0及VW1的准位为高操作电压准位VDDH，而参考电压VR的准位为控制电压准位VSS。当存储装置100在一写入操作时，节点VW1的准位暂时地由高操作电压准位VDDH至0，因此P型厚栅极氧化层装置PM1导通。图3A中的下降边缘302代表节点VW1的切换。控制电压准位V1被提升至高操作电压准位VDDH，如上升边缘304所示。因此薄栅极氧化层装置NM3内的热载子开始形成，直到薄栅极氧化层装置NM3的漏极与源极间具有一高电场。由于热载子效应，流经薄栅极氧化层装置NM3的电流小于流经薄栅极氧化层装置NM2的电流。薄栅极氧化层装置NM3将具有低传导率及高阻抗，并且视为已程序化(programmed)。当节点VW1如上升边缘306所示，被切回至高操作电压准位VDDH时，则P型厚栅极氧化层装置PM1被截止。此时，由于节点VW0维持在高操作电压准位VDDH，因此P型厚栅极氧化层装置PM0无法导通，故没有热载子电荷在薄栅极氧化层装置NM2中形成。
图3B显示存储装置在读取操作的节点时序图。在读取操作前，参考电压VR上升，如上升边缘308所示，但并不确定输出端OUT及OUTz的准位。当参考电压VR上升到足够导通N型厚栅极氧化层装置NM0及NM1时，则分别提供控制电压准位V0、V1至输出端OUT及OUTz。在本实施例中，输出端OUT的准位低于输出端OUTz，因此输出端OUTz的准位上升至操作电压准位VDDL，如上升边缘314所示，而输出端OUT的准位位于控制电压准位VSS，如下降边缘316所示。故可由存储装置的输出端OUT读到原先储存数据“0”。由于薄栅极氧化层装置NM3的阻抗大于薄栅极氧化层装置NM2，因此控制电压准位V0小于控制电压准位V1。
当参考电压VR无法导通N型厚栅极氧化层装置NM0及NM1时，控制电压准位V0、V1便无法分别连接至输出端OUT及OUTz。此时，若输出端OUT的准位低于输出端OUTz时，闩锁102将强迫输出端OUT的准位为控制电压准位VSS，而输出端OUTz的准位为操作电压准位VDDL。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (10)
1.一种写入读取方法，适用于一金属氧化半导体存储电路，该金属氧化半导体存储电路包括一闩锁模块、一第一及第二N型薄栅极氧化层晶体管、以及一连接模块；该闩锁模块具有一第一输入端、第二输入端以及至少一输出端；该连接模块具有一第一及第二N型厚栅极氧化层晶体管；该第一及第二N型薄栅极氧化层晶体管的栅极连接漏极，并可耦接一第一控制电压准位，其源极均耦接一第二控制电压准位；该连接模块的该第一N型厚栅极氧化层晶体管用以将该第一N型薄栅极氧化层晶体管的漏极连接至该第一输入端，以及该第二N型厚栅极氧化层晶体管将该第二N型薄栅极氧化层晶体管的漏极连接至该第二输入端，该写入读取方法，包括下列步骤：
禁能该连接模块，使得该第一N型薄栅极氧化层晶体管的漏极无法连接至该第一输入端，且该第二N型薄栅极氧化层晶体管的漏极亦无法连接至该第二输入端；
提供该第一控制电压予该第一或第二N型薄栅极氧化层晶体管的栅极及漏极，其中接收到该第一控制电压的N型薄栅极氧化层晶体管的漏极与源极之间的电压差为一第一电压差，接收到该第一控制电压的N型薄栅极氧化层晶体管的栅极与源极之间的电压差为一第二电压差；以及
解除提供该第一控制电压予该第一或第二N型薄栅极氧化层晶体管的栅极及漏极，其中当第一及第二电压差之间的压差大于接收到该第一控制电压的N型薄栅极氧化层晶体管的临界电压时，则解除提供该第一控制电压。
2.根据权利要求1所述的写入读取方法，更包括：
致能该连接模块，用以连接该第一N型薄栅极氧化层晶体管之漏极与该第一输入端，以及连接该第二N型薄栅极氧化层晶体管之漏极与该第二输入端；以及
产生至少一电压准位于该闩锁模块的输出端，用以读取该第一或第二N型薄栅极氧化层晶体管被程序写入的内容。
3.根据权利要求2所述的写入读取方法，该产生至少一电压准位的步骤，包括下列步骤：
比较该闩锁模块的第一及第二输入端的准位，以产生一第一电压，用以代表该第一或第二N型薄栅极氧化层晶体管被程序写入的内容。
4.根据权利要求1所述的写入读取方法，其中，该第一控制电压准位是透过二P型厚栅极氧化层晶体管，提供予该第一及第二N型薄栅极氧化层晶体管的漏极，其中，该N型薄栅极氧化层晶体管的栅极氧化层比该P型厚栅极氧化层晶体管的栅极氧化层薄。
5.根据权利要求1所述的写入读取方法，该第一控制电压准位大于该闩锁模块的一操作电压。
6.根据权利要求1所述的写入读取方法，其中，该第二控制电压准位为一接地准位。
7.一种可程序金属氧化半导体存储电路，包括：
一第一N型薄栅极氧化层晶体管，其栅极连接漏极，并可耦接一第一控制电压准位，其源极耦接一第二控制电压准位；
一第二N型薄栅极氧化层晶体管，其栅极连接漏极，并可耦接该第一控制电压准位，其源极耦接该第二控制电压准位；以及
一第一P型厚栅极氧化层晶体管，用以将该第一控制电压准位耦接到该第一N型薄栅极氧化层晶体管；
一第二P型厚栅极氧化层晶体管，用以将该第一控制电压准位耦接到该第二N型薄栅极氧化层晶体管；
一闩锁模块，用以读取该第一或第二N型薄栅极氧化层晶体管被程序写入的内容；
一第一N型厚栅极氧化层晶体管，用以将该第一N型薄栅极氧化层晶体管耦接到该闩锁模块；以及
一第二N型厚栅极氧化层晶体管，用以将该第二N型薄栅极氧化层晶体管耦接到该闩锁模块；
其中，该第一及第二控制电压准位是用以使该第一或第二N型薄栅极氧化层晶体管的漏极与源极间的电压和栅极与源极间的电压之间的压差大于一预设临界电压，方能产生一热载子效应。
8.根据权利要求7所述的可程序金属氧化半导体存储电路，其中该闩锁模块，具有一第一及第二输入端、以及一第一及第二输出端，该第一及第二输出端的准位是由该第一及第二输入端之间的压差所决定；其中，该第一及第二输入端分别耦接该第一及第二N型薄栅极氧化层晶体管的漏极，用以产生该闩锁模块的第一输出端及第二输出端的准位，该第一输出端及第二输出端的准位代表该第一或第二N型薄栅极氧化层晶体管是否已被程序写入。
9.根据权利要求8所述的可程序金属氧化半导体存储电路，其中该第一及第二N型厚栅极氧化层晶体管的栅极均耦接一第三控制电压准位，用以将该第一N型厚栅极氧化层晶体管的漏极连接该闩锁模块的第一输入端，并将该第二N型厚栅极氧化层晶体管的漏极连接该闩锁模块的第二输入端。
10.根据权利要求7所述的可程序金属氧化半导体存储电路，更包括一P型厚栅极氧化层晶体管，用以连接该第一控制电压准位至该第一或第二N型薄栅极氧化层晶体管的漏极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/803,785 US7054216B2 (en) | 2004-03-17 | 2004-03-17 | Programmable MOS device formed by hot carrier effect |
| US10/803,785 | 2004-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1670860A CN1670860A (zh) | 2005-09-21 |
| CN100458971C true CN100458971C (zh) | 2009-02-04 |
Family
ID=34986084
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2004200892142U Expired - Lifetime CN2777706Y (zh) | 2004-03-17 | 2004-08-27 | 可程序金属氧化半导体存储电路 |
| CNB2004100571752A Expired - Fee Related CN100458971C (zh) | 2004-03-17 | 2004-08-27 | 可程序金属氧化半导体存储电路及其写入读取方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2004200892142U Expired - Lifetime CN2777706Y (zh) | 2004-03-17 | 2004-08-27 | 可程序金属氧化半导体存储电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7054216B2 (zh) |
| CN (2) | CN2777706Y (zh) |
| TW (1) | TWI242216B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054216B2 (en) * | 2004-03-17 | 2006-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Programmable MOS device formed by hot carrier effect |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733371A (en) * | 1985-08-30 | 1988-03-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with high voltage switch |
| CN1117644A (zh) * | 1994-01-19 | 1996-02-28 | 爱特梅尔股份有限公司 | 减小非易失性存储单元中的应力 |
| CN1192053A (zh) * | 1997-01-30 | 1998-09-02 | 冲电气工业株式会社 | 金属氧化物半导体场效应晶体管及其制造方法 |
| US5994743A (en) * | 1997-02-06 | 1999-11-30 | Nec Corporation | Semiconductor device having different sidewall widths and different source/drain depths for NMOS & PMOS structures |
| US20030137892A1 (en) * | 2002-01-22 | 2003-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| CN2777706Y (zh) * | 2004-03-17 | 2006-05-03 | 台湾积体电路制造股份有限公司 | 可程序金属氧化半导体存储电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812477A (en) * | 1996-10-03 | 1998-09-22 | Micron Technology, Inc. | Antifuse detection circuit |
| US6272070B1 (en) * | 2000-02-09 | 2001-08-07 | Micron Technology, Inc. | Method and apparatus for setting write latency |
| US6208549B1 (en) * | 2000-02-24 | 2001-03-27 | Xilinx, Inc. | One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS |
| US6594192B1 (en) * | 2000-08-31 | 2003-07-15 | Stmicroelectronics, Inc. | Integrated volatile and non-volatile memory |
| US6445606B1 (en) | 2001-05-10 | 2002-09-03 | Koninklijke Philips Electronics N.V. | Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor |
| US6436738B1 (en) * | 2001-08-22 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Silicide agglomeration poly fuse device |
| US7149114B2 (en) * | 2004-03-17 | 2006-12-12 | Cypress Semiconductor Corp. | Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch |
| US6903436B1 (en) * | 2004-04-27 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-time programmable electrical fuse utilizing MOS oxide breakdown |
-
2004
- 2004-03-17 US US10/803,785 patent/US7054216B2/en not_active Expired - Fee Related
- 2004-07-27 TW TW093122400A patent/TWI242216B/zh not_active IP Right Cessation
- 2004-08-27 CN CNU2004200892142U patent/CN2777706Y/zh not_active Expired - Lifetime
- 2004-08-27 CN CNB2004100571752A patent/CN100458971C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733371A (en) * | 1985-08-30 | 1988-03-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with high voltage switch |
| CN1117644A (zh) * | 1994-01-19 | 1996-02-28 | 爱特梅尔股份有限公司 | 减小非易失性存储单元中的应力 |
| CN1192053A (zh) * | 1997-01-30 | 1998-09-02 | 冲电气工业株式会社 | 金属氧化物半导体场效应晶体管及其制造方法 |
| US5994743A (en) * | 1997-02-06 | 1999-11-30 | Nec Corporation | Semiconductor device having different sidewall widths and different source/drain depths for NMOS & PMOS structures |
| US20030137892A1 (en) * | 2002-01-22 | 2003-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| CN2777706Y (zh) * | 2004-03-17 | 2006-05-03 | 台湾积体电路制造股份有限公司 | 可程序金属氧化半导体存储电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050207211A1 (en) | 2005-09-22 |
| CN2777706Y (zh) | 2006-05-03 |
| TW200532696A (en) | 2005-10-01 |
| TWI242216B (en) | 2005-10-21 |
| CN1670860A (zh) | 2005-09-21 |
| US7054216B2 (en) | 2006-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100367670C (zh) | 带栅极氧化物保护的快速高压电平移位器 | |
| US4096402A (en) | MOSFET buffer for TTL logic input and method of operation | |
| US6853583B2 (en) | Method and apparatus for preventing overtunneling in pFET-based nonvolatile memory cells | |
| CN107039057A (zh) | 具有高可靠度的电源切换装置 | |
| KR20180096736A (ko) | 래칭 장치 및 방법 | |
| JPH0528777A (ja) | 不揮発性半導体記憶装置 | |
| US5640344A (en) | Programmable non-volatile bidirectional switch for programmable logic | |
| CN101877244A (zh) | 非易失性现场可编程门阵列 | |
| CN1550067A (zh) | 在休眠模式期间控制信号状态和漏电流 | |
| EP0334550B1 (en) | Nonvolatile RAM cell | |
| US20100208531A1 (en) | Data reading circuit | |
| CN101650971B (zh) | 非易失性半导体存储电路 | |
| CN105741870A (zh) | 一种基于忆阻的非易失性d触发器电路 | |
| US6961279B2 (en) | Floating gate nonvolatile memory circuits and methods | |
| CN105070309B (zh) | 基于差分存储单元的灵敏放大器 | |
| CN102081680B (zh) | Pmos otp器件的建模方法 | |
| CN100458971C (zh) | 可程序金属氧化半导体存储电路及其写入读取方法 | |
| CN103886903A (zh) | 用以产生参考电流的参考单元电路以及方法 | |
| CN103378105A (zh) | 非挥发性存储器及非挥发性存储器的制造方法 | |
| JP2001015716A (ja) | 半導体記憶装置 | |
| WO2008039624A2 (en) | Sense amplifier circuit for low voltage applications | |
| EP0516296B1 (en) | Method of programming floating gate memory devices | |
| CN100407576C (zh) | 双传导编程期间的模拟浮动栅电压检测 | |
| KR20060044684A (ko) | 비휘발성 메모리 회로 및 반도체 장치 | |
| CN104347114A (zh) | 非易失性存储单元和存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 |