CN1550067A - 在休眠模式期间控制信号状态和漏电流 - Google Patents

在休眠模式期间控制信号状态和漏电流 Download PDF

Info

Publication number
CN1550067A
CN1550067A CNA028149610A CN02814961A CN1550067A CN 1550067 A CN1550067 A CN 1550067A CN A028149610 A CNA028149610 A CN A028149610A CN 02814961 A CN02814961 A CN 02814961A CN 1550067 A CN1550067 A CN 1550067A
Authority
CN
China
Prior art keywords
circuit
park mode
signal
output
level translator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028149610A
Other languages
English (en)
Inventor
Z������Ŭ��
Z·阿萨努拉
J·费德勒
M·龙维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1550067A publication Critical patent/CN1550067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Amplifiers (AREA)

Abstract

一种电路包括输入端(56)、输出端(70)以及锁存器(50)。输入端(56)接收输入信号。锁存器可编程为带有某个值。锁存器(50)将输入信号传递到输出端(70)以响应电路不在休眠模式，并且为响应电路在休眠模式而将表示该值的第二信号提供到输出端(70)。

Description

在休眠模式期间控制信号状态和漏电流
背景
本发明涉及在休眠模式期间控制信号状态和漏电流。
一台计算机(例如，掌上型计算机或笔记本计算机)可能含有至少一种休眠模式，以便在该计算机处于非使用状态时节约电能。在此休眠模式中，提供给计算机的特殊半导体封装或芯片的一个或多个电压电源可能会被切断。例如，在计算机的微处理器中，休眠模式期间微处理器的低压核心电源可能会被切断。而高压核心电源则保持向微处理器的输入/输出(I/O)电路供电。
休眠模式期间，I/O电路保持低功耗状态(而不是被切断)以保持微处理器的外部接口的启用状态。例如，休眠模式期间，在核心电路切断时，I/O电路的一些输出端需要保持在特定的较高或较低逻辑状态，而该I/O电路的一些输入端需要能将该微处理器从休眠模式中唤醒。然而，一些此类I/O电路可能也需要低压电源以便正确的运行。这样，由于低压核心电源被切断，因此，微处理器可能包括稳压器，以便从高压核心电源为I/O电路生成低电源电压。
图1是一个更具体的示例，它描述了I/O驱动器5，该驱动器包括I/O控制电路10、电平转换器12、缓冲器/复位电路14和补充输出驱动器18。I/O控制电路10通过输入端7接收输入信号。在非休眠期间，I/O控制电路10通过针脚7在其输出端提供表示电压的信号。电平转换器12转换I/O控制电路10的信号逻辑电平，并通过缓冲器/复位电路14形成补充信号(称为PULLUP和PULLDOWN)以驱动输出电路18。输出电路18的输出端19提供输出信号，该信号表示通过输入端7显示的逻辑信号。
休眠模式期间，诸如I/O控制电路10和缓冲器/复位电路14等I/O驱动器5的电路可将驱动器5的输出信号设置成预定的逻辑电平，或甚至可能描述输出端19的三个状态。然而，要在休眠模式期间为一些其低压电路供电，I/O驱动器5可包括稳压器25以替代休眠模式期间切断的低压核心电源。
例如，根据电源要求，I/O驱动器5可包括大约三个不同的区域：组件通过低压核心电源电压(称为VL)供电的区域20、组件通过VL电源电压和较高压核心电源电压(称为VH)供电的区域22及组件通过VH电源电压供电的区域24。如图1所述，例如，I/O控制电路10可能位于区域20；电平转换器12可能位于区域22以及缓冲器/复位电路14及输出驱动器18可能位于区域24。例如，VL电源电压可能大约为1伏特，而VH电源电压可能大约为3.3伏特。如图1所述，I/O驱动器5使用稳压器25为区域20和22生成VL电源电压。
上述配置的问题在于I/O驱动器5占用的管芯空间因包含稳压器25而变得较大。此外，使用稳压器25增加了在休眠模式期间消耗的功率。在电源切断情况下，运行此类电路的另一个困难之处在于由漏电流产生的功率消耗。
因此，一直需要有一种配置可解决上述的一个或多个问题。
附图简述
图1是先有技术I/O驱动器的示意图；
图2是根据本发明实施例的锁存器示意图；
图3是根据本发明实施例的一个流程图，描述为锁存器进行休眠模式编程的技术；
图4是根据本发明实施例的I/O驱动器示意图；
图5是先有技术中电平转移器的示意图；
图6是根据本发明实施例的电平转移器示意图。
详细说明
参照图2，根据本发明实施例的锁存器50用于在休眠模式期间建立预定的逻辑状态。这样，锁存器50可编程为带有某个位或值，以便在休眠模式期间将锁存器50的输出端70上的电压电平设置成预定状态。然而，在非休眠模式期间，锁存器50通过锁存器50从其输入端56将数据传递到其输出端70。因此，如下所述，锁存器50可用于在I/O装置处于休眠模式时，在该I/O装置的特殊输入或输出端上编程逻辑电平。
更具体地说，锁存器50包括控制其输入端56与输出端70之间通信的倒相驱动器60。这样，驱动器60在锁存器50处于非休眠模式或未进行复位时从输入端56将一位输入信号(称为DATA)传递到输出端70。然而，在锁存器50处于休眠模式或进行复位时，锁存器50会禁用驱动器60，因此，输出端70上出现的信号就不是由输入端56上的信号提供，而是如下所述由被编程的值提供。
驱动器60包括连接到“或非”门58的输出端的三态输入端。“或非”门58的一个输入端接收在锁存器50复位时断定(例如，变高)的信号(称为RESET)。“或非”门58的另一个输入端接收在锁存器50处于休眠模式时断定(例如，变高)的信号(称为SLEEP)。因此，由于此配置的原因，在断定SLEEP信号或RESET信号时，驱动器60禁用并阻断输入端56与输出端70之间的通信。
SLEEP信号从被取消断定转换到被断定以开始休眠模式时，锁存器50的锁存电路61将输出端70上的信号(称为OUT)表示的数据现行位锁存，因此OUT信号在休眠模式期间保持相同。因此，同时参照图3，图3中所述技术86可用于对锁存器50编程，以便将输出端70的电压电平在休眠模式期间设置为某个特殊的逻辑电平。
在技术86中，在休眠模式开始前，通过提供适当的信号到输入端56，为锁存器50提供了一个数据位(方框88)。接着，在表示该数据位的信号在输出端70上显示时，SLEEP信号被断定(方框90)。为响应SLEEP信号的断定，锁存电路61将输出端70的信号(即，将该位锁存)锁存，这样，在整个SLEEP状态下，输出端70上保持了相同的信号。
参照图2，在本发明的一些实施例中，锁存电路61包括倒相驱动器66、倒相驱动器64和倒相器62。驱动器66的输入端与输出端70相连，并且驱动器66的输出端与驱动器64的输入端相连。驱动器64的输出端与输出端70相连。驱动器64的三态端子与倒相器62的输出端相连，而倒相器62的输入端又与“或非”门58的输出端相连。
SLEEP和RESET信号均被取消断定时，驱动器64禁用，从而禁用了锁存电路61但允许在输入端56和输出端70之间直接通信。断定SLEEP信号而取消RESET信号断定时，驱动器64和66均被启用以便将输出端70的信号锁存。
断定RESET信号时(不管SLEEP信号的状态如何)，锁存器50的电路76将输出端70的信号设置为预定的复位逻辑电平。为此，例如，电路76包括N沟道金属氧化物半导体场效应晶体管(NMOSFET80)和P沟道金属氧化物半导体场效应晶体管(PMOSFET77)。PMOSFET77的源极端子和正极电电压源相连并且PMOSFET77的漏极端子和NMOSFET80的漏极端子相连。NMOSFET80的源极端子接地。NMOSFET80和PMOSFET77的漏极端子和驱动器64的输入端相连。
NMOSFET80和PMOSFET77的控制级端子以一种能在断定RESET信号在倒相器64的输入端上建立预定逻辑电平的方式连接。例如，要在断定RESET信号时在倒相器64的输入端上建立逻辑“1”电平，PMOSFET77的控制级端子和倒相器72的输出端相连以接收RESETB信号(倒相RESET信号)，并且NMOSFET80的控制级端子和小偏压相连，或者和PMOSFET77的漏极端子相连以形成电阻器。又如，要在断定RESET信号时在倒相器64的输入端上建立逻辑“0”电平，NMOSFET80的控制级端子和输入端52相连以接收RESET信号，并且PMOSFET77的控制级端子和小偏压相连，或者和PMOSFET77的漏极端子相连以形成电阻器。
这样，由于上述配置的原因，在断定RESET信号时，驱动器66禁用，从而禁用锁存电路61，并且输出端70显示的电压受电路76的控制。应注意在取消RESET信号断定后，如果SLEEP信号当前被断定，则RESET信号断定期间建立的电压电平在休眠模式的剩余阶段被锁存。
例如，锁存器50可在电路中使用，如图4所示的I/O驱动器100。I/O驱动器100包括位于高压电源区134(例如，3.3伏电压区)的两个锁存器50a和50b，该区在驱动器100的休眠模式期间保持完全供电。然而，锁存器50a和50b从电平转换器106接收补充逻辑信号(称为PULLUP和PULLDOWN)，电平转换器106是位于I/O驱动器100的组合高低电源电压区132的电路。电平转换器106提供PULLUP和PULLDOWN信号以响应更低的电平逻辑信号(即，具有更低的逻辑“1”电平的信号)，而该更低的电平逻辑信号由I/O控制电路102提供以响应输入针脚101显示的信号。I/O控制电路102位于低压区130。这样，由于在休眠模式中切断低压核心电源时I/O驱动器100不包括为其更低压的组件供电的电压电源，因此，I/O控制电路102和电平转换器106可能在休眠模式期间提供不精确的信号。
然而，如上所述，锁存器50a确保在复位时和休眠模式期间提供预定的逻辑电平而不是PULLUP信号。更具体地说，锁存器50a在驱动器100正常操作期间(非休眠模式)，在PULLUP信号之后提供一个信号(称为PULLUP2)。然而，如上所述，无论PULLUP信号的状态如何，为响应复位和在休眠模式期间，锁存器50a将PULLUP2信号设为编程的逻辑电平。
同样地，如上所述，锁存器50b确保在复位时和休眠模式期间提供预定的逻辑电平而不是PULLDOWN信号。更具体地说，锁存器50b在驱动器100正常操作期间(非休眠模式)，在PULLDOWN信号之后提供一个信号(称为PULLDOWN2)。然而，如上所述，无论PULLDOWN信号的状态如何，为响应复位和在休眠模式期间，锁存器50b将PULLDOWN2信号设为预定的逻辑电平(用于复位)或某个锁存值(用于休眠模式)。
PULLUP2信号驱动(通过缓冲器108)输出PMOSFET110，而PULLDOWN2信号驱动(通过缓冲器112)输出NMOSFET114。PMOSFET110的源极端子和电压电源相连，而NMOSFET114的源极端子接地。NMOSFET114和PMOSFET110的漏极端子接在一起以形成I/O驱动器100的输出端120。
锁存器50可用在I/O驱动器100以外的其它电路中，例如在结合“与非”门124，在复位时和休眠模式期间调节输入缓冲器(未显示)输入端126的电压电平的锁存器50c中。这样，“与非”门124的输出端和输入端126相连，“与非”门124的一个输入端经连接从锁存器50c的输出端接收信号(称为IEN)，“与非”门124的另一个输入端和I/O驱动器100的输出端120相连。在正常操作期间，锁存器50c将逻辑“1”的输入信号通过锁存器50c传递，以便将IEN信号的逻辑电平设为逻辑“1”电平，该电平会使“与非”门124将信号从I/O驱动器100的输出端120传递到输入缓冲器的输入端126。然而，为响应复位或在休眠模式期间，锁存器50c将IEN信号的逻辑电平设为预定的逻辑“0”电平(用于复位)或某个锁存值(用于休眠模式)，从而隔开输入端126与输出端120。
电平转换器106可具有在其输入和输出端之间转换逻辑电平的一个或多个电平转移器。这样，电平转移器的输入端可以接收逻辑信号，而相对于与其输出端的信号相关联的逻辑“1”电平(如3.3伏)，该逻辑信号使用较低的逻辑“1”电平(如1伏)。图5所示为一个常规的电平转移器200。转移器200包括薄栅垂直漏(verticaldrain)N沟道金属氧化物半导体场效应晶体管(VDNMOSFET)206和208。VDNMOSFET206和208的源极端子都接地。VDNMOSFET206的控制级端子接收输入信号(称为IN)，并且VDNMOSFET208的控制级端子接收由倒相器207(由低电源电压供电，如大约1伏)提供的倒相形式的输入信号。相对于在电平转移器输入端220显示的信号(称为OUT)的逻辑“1”电平的电压(例如3.3伏)，IN信号具有一个低压(例如1伏)逻辑“1”电平。
VDNMOSFET206的输出端和厚栅极PMOSFET214的输出端及厚栅极PMOSFET216的控制级端子相连。PMOSFET214和216的源极端子和对应于OUT信号的较高逻辑“1”电平的供应电源(称为Vhigh)相连。PMOSFET216的漏极端子和PMOSFET214的控制级端子、输出端220及VDNMOSFET208的漏极端子相连。
由于上述配置的原因，在IN信号具有逻辑“0”电平时，VDNMOSFET206不导通，而VDNMOSFET208可导通。VDNMOSFET208的导通又使输出端220接地，这样，OUT信号具有逻辑“0”电平。OUT信号的逻辑“0”电平又使PMOSFET214导通，导通将PMOSFET216的控制级端子拉到Vhigh电压以防止PMOSFET216导通。
在IN信号具有逻辑“1”电平时，VDNMOSFET206导通，而VDMOSFET208不导通。VDMOSFET206的导通又将PMOSFET216的控制级端子拉到逻辑“0”电平，从而使PMOSFET216导通以将输出端220拉到Vhigh电压，从而使OUT信号具有逻辑“1”电平。输出端220的逻辑“1”电平使PMOSFET214不导通，从而允许VDNMOSFET206使PMOSFET216的控制级端子接地。
上述配置的问题在于没有为休眠模式制定规则。这样，在休眠模式中，VDNMOSFET206和208的控制级端子由于低压电源供应(例如VCC)被切断而产生浮动时，Vhigh电压可被保留。在这种情况下，VDNMOSFET206和208的控制级端子由于每个控制级端子与地之间产生的漏电路径而接近临界电压(VT)。
为防止形成到地的漏电路径，根据本发明的电平转移器实施例250(见图6)除厚栅极VDNMOSFET270外还包括上述转移器。VDNMOSFET206和208的源极端子并不接地，这些源极端子和VDNMOSFET270的漏极端子相连。VDNMOSFET270的控制级端子接收称为XSLEEP的信号，并且VDNMOSFET270的源极端子接地。
XSLEEP信号是倒相器107(见图4)提供的倒相SLEEP信号。休眠模式期间取消XSLEEP信号断定(例如，变低)时，如本文所述，电平转移器250禁用。因此，在电平转换器106(图4)中使用电平转移器250时，电平转换器106也禁用，从而如上所述导致PULLUP和PULLDOWN信号在休眠模式期间不精确。
电平转移器250不在休眠模式时，XSLEEP信号被断定(例如，变高)以使VDNMOSFET270导通并依据导通的转移器为VDNMOSFET206或208建立电流路径。然而，在休眠模式期间，XSLEEP信号未取消断定(例如，变低)以使VDNMOSFET270不导通，从而阻断了形成到地的漏电电流路径。
VDNMOSFET270比VDNMOSFET206或208具有更厚的栅极氧化物，因而使其更不易于击穿。同时，除了相对厚的栅极氧化物外，VDNMOSFET270可具有接近0.7伏的临界电压(VT)，而VDNMOSFET206和208可具有接近0.3伏的临界电压。
在本发明的一些实施例中，电平转移器还包括绝缘薄栅极VDMOSFET256和另一个绝缘薄栅极VDNMOSFET254，绝缘薄栅极VDMOSFET256的漏源路径连接在PMOSFET214和VDNMOSFET206的漏极端子之间；绝缘薄栅极VDNMOSFET254的漏源路径连接在PMOSFET216和VDNMOSFET208的漏极端子之间。VDNMOSFET206和208的控制级端子都连接VCC电源电压。VDNMOSFET254和256均是耐高漏压的薄栅极装置，为下面的N沟道VDNMOSFET206和208提供高压保护。
虽然本发明只公开了有限的几个实施例，但本领域的技术人员可从此公开内容中受益，并将从中理解许多修改和变化。在不脱离本发明的真正精神和范围的情况下，随附权利要求书将包括所有此类的修改和变化。

Claims (30)

1.一种电路，它包括：
接收输入信号的输入端；
输出端；
可编程为带有某个值的锁存器，所述锁存器将所述输入信号传递到所述输出端以响应不在休眠模式的所述电路，并且将表示所述值的另一个信号提供给所述输出端以响应在休眠模式的所述电路。
2.如权利要求1所述的电路，其特征在于所述锁存器存储所述值，以响应所述电路转换到休眠模式。
3.如权利要求1所述的电路，其特征在于在所述电路转换到休眠模式时，所述值表示所述输入信号。
4.如权利要求1所述的电路，其特征在于所述锁存器将预定信号提供给所述输出端，以响应所述电路复位。
5.如权利要求4所述的电路，其特征在于所述锁存器将所述预定信号提供给所述输出端，而无论所述电路是否处于休眠模式。
6.一种驱动器电路，它包括：
电平转换器，生成至少一个信号，它表示到所述驱动器电路的输入信号，以响应所述驱动器电路处于非休眠模式；
生成输出信号的输出电路；以及
可编程为带有某个值的锁存器，所述锁存器使所述输出电路生成表示所述输入信号的第一信号，以响应所述驱动器电路处于非休眠模式，并使所述输出电路生成表示所述值的第二信号，以响应所述驱动器电路处于休眠模式。
7.如权利要求6所述的驱动器电路，其特征在于所述锁存器存储所述值以形成所述第二信号，以响应所述电路转换到休眠模式。
8.如权利要求6所述的驱动器电路，其特征在于在所述电路转换到休眠模式时，所述值表示所述输入信号。
9.如权利要求6所述的驱动器电路，其特征在于所述锁存器使所述输出电路提供预定信号以响应所述电路复位。
10.如权利要求9所述的驱动器电路，其特征在于所述锁存器使所述输出电路提供所述预定信号而无论所述电路是否处于休眠模式。
11.如权利要求6所述的驱动器电路，其特征在于所述电平转换器在休眠模式中禁用。
12.如权利要求6所述的驱动器电路，其特征在于还包括：
倒相器，将休眠模式指示提供给所述电平转换器以便在休眠模式期间禁用所述电平转移器，所述倒相器接收另一休眠模式指示，使所述锁存器根据休眠模式的开始而将所述值锁存。
13.一种电平转移器，它包括：
第一电路，响应与第一逻辑“1”电平相关联的输入信号以生成与所述第一逻辑“1”电平不同的第二逻辑“1”电平相关联的输出信号；以及
第二电路，响应休眠模式隔开第一电路和地。
14.如权利要求13所述的电平转移器，其特征在于所述第二电路响应所述电平转移器在非休眠模式而将所述第一电路接地。
15.如权利要求13所述的电平转移器，其特征在于所述输入信号在休眠模式期间不在预定的电平。
16.如权利要求13所述的电平转移器，其特征在于所述第一电路至少包括带有第一栅极厚度的一个晶体管，而所述第二电路至少包括带有比所述第一栅极厚度要厚得多的第二栅极厚度的一个晶体管。
17.一种方法，它包括：
接收输入信号；
将所述输入信号传递到输出端以响应未出现休眠模式；
将锁存器编程为带有表示另一信号的值；以及，
响应休眠模式，将所述另一信号传递到所述输出端。
18.如权利要求17所述的方法，其特征在于所述编程包括：
在所述锁存器中存储所述值以响应休眠模式的开始。
19.如权利要求17所述的方法，其特征在于所述值表示在休眠模式开始时的所述输入信号。
20.如权利要求17所述的方法，其特征在于还包括：
提供预定信号到所述输出端子以响应复位模式。
21.一种方法，它包括：
使用电平转移器在输入和输出信号之间转换逻辑电平；以及
选择性地阻断在所述电平转移器和地之间的电流以防在休眠模式期间出现漏电流。
22.如权利要求21所述的方法，其特征在于所述选择性预防操作包括：
在休眠模式期间阻断在所述电平转移器和地之间的电流路径。
23.如权利要求21所述的方法，其特征在于所述选择性预防操作包括：
在非休眠模式时将所述电平转移器接地。
24.如权利要求21所述的方法，其特征在于所述选择性地预防包括：
使用具有比所述电平转移器中的晶体管更厚栅极的晶体管来而选择性地防止所述电流。
25.一种电平转移器，它包括：
逻辑晶体管；
通过所述逻辑晶体管连接到限制电压电平的绝缘晶体管；以及连接在所述绝缘晶体管和电压电源之间的上拉晶体管。
26.如权利要求25所述的电平转移器，其特征在于还包括：
为至少一个所述逻辑晶体管生成控制信号的倒相器，其中所述倒相器由能在所述第一电压电源关闭前关闭的另一较低电压电源供电。
27.如权利要求25所述的电平转移器，其特征在于所述逻辑晶体管通过能在所述第一电压电源关闭前关闭的第二较低电压电源而进行操作。
28.如权利要求25所述的电平转移器，其特征在于还包括：
控制晶体管，选择性地将所述逻辑晶体管接地以选择性地启用所述逻辑晶体管的操作。
29.一种电平转移器，它包括：
逻辑晶体管；
控制晶体管，选择性地将所述逻辑晶体管接地以选择性地启用所述逻辑晶体管的操作；
为至少一个所述逻辑晶体管生成控制信号的倒相器，其特征在于所述倒相器由能在第二较高电压电源关闭前关闭的第一电压电源供电；以及
连接在所述绝缘晶体管和所述第二较高电压电源之间的上拉晶体管。
30.如权利要求29所述的电平转移器，其特征在于所述控制晶体管的操作根据表示休眠模式的信号进行调节。
CNA028149610A 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流 Pending CN1550067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/911,198 US6882200B2 (en) 2001-07-23 2001-07-23 Controlling signal states and leakage current during a sleep mode
US09/911,198 2001-07-23

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CNB2005101188502A Division CN100377040C (zh) 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流
CN2012103019443A Division CN102841548A (zh) 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流的电路和方法

Publications (1)

Publication Number Publication Date
CN1550067A true CN1550067A (zh) 2004-11-24

Family

ID=25429892

Family Applications (3)

Application Number Title Priority Date Filing Date
CNA028149610A Pending CN1550067A (zh) 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流
CN2012103019443A Pending CN102841548A (zh) 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流的电路和方法
CNB2005101188502A Expired - Fee Related CN100377040C (zh) 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2012103019443A Pending CN102841548A (zh) 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流的电路和方法
CNB2005101188502A Expired - Fee Related CN100377040C (zh) 2001-07-23 2002-07-11 在休眠模式期间控制信号状态和漏电流

Country Status (7)

Country Link
US (3) US6882200B2 (zh)
JP (1) JP4041461B2 (zh)
KR (2) KR100765586B1 (zh)
CN (3) CN1550067A (zh)
AU (1) AU2002320469A1 (zh)
TW (1) TW591368B (zh)
WO (1) WO2003010642A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497192A (zh) * 2005-11-10 2012-06-13 英特尔公司 功率减小逻辑和非破坏性锁存电路以及应用
CN103176414A (zh) * 2011-12-21 2013-06-26 国民技术股份有限公司 一种漏电控制电路及其方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882200B2 (en) * 2001-07-23 2005-04-19 Intel Corporation Controlling signal states and leakage current during a sleep mode
US6903569B2 (en) * 2003-09-02 2005-06-07 Micrel, Inc. Input terminal with combined logic threshold and reset function
US7373533B2 (en) * 2005-09-30 2008-05-13 Silicon Laboratories Programmable I/O cell capable of holding its state in power-down mode
US8254069B2 (en) * 2005-10-28 2012-08-28 Fairchild Semiconductor Corporation ESD protection for outputs
DE102006005779B3 (de) * 2006-02-03 2007-08-30 Atmel Germany Gmbh Integrierte Schaltung und Betriebsverfahren hierfür
US7628340B2 (en) * 2006-02-27 2009-12-08 Continental Automotive Systems Us, Inc. Constant current zero-voltage switching induction heater driver for variable spray injection
DE102006050913B4 (de) * 2006-10-28 2012-08-23 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
EP2146432A1 (fr) * 2008-07-17 2010-01-20 EM Microelectronic-Marin SA Dispositif de sauvegarde de la configuration de terminaux d'un circuit intégré, et procédé de mise en action du dispositif
US20100060338A1 (en) * 2008-09-11 2010-03-11 Ralink Technology Corporation Level shifter with reduced leakage
KR101020298B1 (ko) * 2009-05-28 2011-03-07 주식회사 하이닉스반도체 레벨 시프터 및 반도체 메모리 장치
US8738940B2 (en) 2011-09-06 2014-05-27 Lsi Corporation Power controller for SoC power gating applications
US9000799B1 (en) * 2013-10-01 2015-04-07 Texas Instruments Incorporated Method to achieve true fail safe compliance and ultra low pin current during power-up sequencing for mobile interfaces
US10187061B1 (en) 2017-06-16 2019-01-22 Apple Inc. Level shifting circuit with data resolution and grounded input nodes
US10535400B2 (en) 2017-09-12 2020-01-14 Apple Inc. Level shifting dynamic write driver
US10991680B2 (en) * 2019-09-18 2021-04-27 Alpha And Omega Semiconductor (Cayman), Ltd. Common source land grid array package
US11855450B2 (en) 2021-10-29 2023-12-26 Nxp B.V. ESD protection circuit with GIDL current detection
US12015407B1 (en) 2022-12-07 2024-06-18 Nxp B.V. Level shifter with GIDL current reduction

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771148A (en) * 1972-03-31 1973-11-06 Ncr Nonvolatile capacitive memory cell
US4149268A (en) * 1977-08-09 1979-04-10 Harris Corporation Dual function memory
US4224686A (en) * 1978-10-02 1980-09-23 Ncr Corporation Electrically alterable memory cell
US4486670A (en) 1982-01-19 1984-12-04 Intersil, Inc. Monolithic CMOS low power digital level shifter
IT1238022B (it) * 1989-12-22 1993-06-23 Cselt Centro Studi Lab Telecom Discriminatore differenziale di tensione in tecnologia c-mos.
JP2796644B2 (ja) * 1990-09-20 1998-09-10 三菱電機株式会社 半導体論理回路装置
JPH04263510A (ja) * 1991-02-18 1992-09-18 Nec Corp フリップフロップ回路
JPH05144273A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体集積回路装置
DE69531032T2 (de) * 1994-09-21 2003-11-27 Nec Electronics Corp., Kawasaki Spannungspegel-Verschiebungsschaltung
KR0164385B1 (ko) * 1995-05-20 1999-02-18 김광호 센스앰프회로
US5886541A (en) * 1996-08-05 1999-03-23 Fujitsu Limited Combined logic gate and latch
US5903171A (en) * 1997-05-29 1999-05-11 Winbond Electronics Corporation Sense amplifier with integrated latch and level shift
KR100266633B1 (ko) 1997-10-10 2000-09-15 김영환 레벨 쉬프터 회로
JP3389856B2 (ja) 1998-03-24 2003-03-24 日本電気株式会社 半導体装置
JP3499748B2 (ja) 1998-06-12 2004-02-23 Ｎｅｃエレクトロニクス株式会社 順序回路
JP2000114935A (ja) * 1998-10-02 2000-04-21 Nec Corp 順序回路
US6166961A (en) * 1999-08-19 2000-12-26 Aplus Flash Technology, Inc. Approach to provide high external voltage for flash memory erase
AU2319600A (en) * 2000-01-27 2001-08-07 Hitachi Limited Semiconductor device
US6445210B2 (en) * 2000-02-10 2002-09-03 Matsushita Electric Industrial Co., Ltd. Level shifter
US6259275B1 (en) 2000-05-01 2001-07-10 Rn2R, L.L.C. Logic gate having reduced power dissipation and method of operation thereof
US6556061B1 (en) * 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
US6650158B2 (en) * 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US6882200B2 (en) * 2001-07-23 2005-04-19 Intel Corporation Controlling signal states and leakage current during a sleep mode
US6501315B1 (en) * 2001-12-12 2002-12-31 Xilinx, Inc. High-speed flip-flop operable at very low voltage levels with set and reset capability
US6493257B1 (en) * 2002-03-27 2002-12-10 International Business Machines Corporation CMOS state saving latch

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497192A (zh) * 2005-11-10 2012-06-13 英特尔公司 功率减小逻辑和非破坏性锁存电路以及应用
CN102497192B (zh) * 2005-11-10 2015-01-07 英特尔公司 功率减小逻辑和非破坏性锁存电路以及应用
US9490807B2 (en) 2005-11-10 2016-11-08 Intel Corporation Power reducing logic and non-destructive latch circuits and applications
CN103176414A (zh) * 2011-12-21 2013-06-26 国民技术股份有限公司 一种漏电控制电路及其方法
CN103176414B (zh) * 2011-12-21 2016-06-15 国民技术股份有限公司 一种漏电控制电路及其方法

Also Published As

Publication number Publication date
KR100871463B1 (ko) 2008-12-03
US6882200B2 (en) 2005-04-19
TW591368B (en) 2004-06-11
US20050052206A1 (en) 2005-03-10
CN1782955A (zh) 2006-06-07
WO2003010642A2 (en) 2003-02-06
JP2005524251A (ja) 2005-08-11
US20050083103A1 (en) 2005-04-21
KR100765586B1 (ko) 2007-10-09
KR20070065453A (ko) 2007-06-22
JP4041461B2 (ja) 2008-01-30
CN100377040C (zh) 2008-03-26
US7417481B2 (en) 2008-08-26
CN102841548A (zh) 2012-12-26
AU2002320469A1 (en) 2003-02-17
KR20040018478A (ko) 2004-03-03
US20030016062A1 (en) 2003-01-23
WO2003010642A3 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
CN1550067A (zh) 在休眠模式期间控制信号状态和漏电流
US10305474B2 (en) High voltage output driver with low voltage devices
US5559464A (en) Signal voltage level conversion circuit and output buffer circuit
US7271615B2 (en) Integrated circuits with reduced leakage current
US6266276B1 (en) Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device
EP0713167B1 (en) A voltage level converter
US6580291B1 (en) High voltage output buffer using low voltage transistors
US6233169B1 (en) Signal storing circuit semiconductor device, gate array and IC-card
CN115459578A (zh) 输出钳位保护模块、方法、芯片及驱动保护系统
JP5308721B2 (ja) レベルシフト回路
WO1998021825A1 (en) Low-power 5 volt tolerant input buffer
EP3200351B1 (en) Io interface level shift circuit, io interface level shift method and storage medium
US20120081165A1 (en) High voltage tolerative driver
KR0183489B1 (ko) 반도체 장치
US7129770B2 (en) High voltage tracking bias voltage
US6847557B2 (en) Method of erasing non-volatile memory data
KR100383768B1 (ko) 플래쉬 메모리 셀의 프로그램 방법
KR20050009141A (ko) 데이터 소거방법 및 이러한 방법을 사용한 데이터소거회로를 가지는 메모리 장치
CN109547009A (zh) 高可靠性电平位移电路
KR20040005651A (ko) 반도체 디바이스 형성 방법 및 그 구조
US7046493B2 (en) Input/output buffer protection circuit
US20090243705A1 (en) High Voltage Tolerative Driver Circuit
KR0132368B1 (ko) 데이타 출력버퍼
CN100458971C (zh) 可程序金属氧化半导体存储电路及其写入读取方法
US6008688A (en) Apparatus, and associated method, for preventing occurrence of latch-up in an electronic circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20041124