JPH02174167A - Ｍｉｓ電界型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、ＭＩＳ電界型トランジスタに関する。

【従来の技術１ 従来、第１３図を伴って次に述ぺるＭＩＳ電界型トラン
ジスタが提案されている。 すなわち、例えばｎ型を有し且つ３ｉでなる半導体基板
１を有し、その半導体基板１の主面２上に、例えばＳ　
＋　０２でなるゲート絶縁膜４を介し工、例えばｎ型不
純物を高濃度に導入している多結晶３ｉでなるゲート電
極３が配されている。 また、半導体基板１内に、その主面２側から、ゲート電
極３を挟んだ両位置において、ｎ＋型を右づる半導体領
域５及び６が、それら間にチャンネル領域７を形成する
ように、それぞれソース領域及びドレイン領域として、
ｎ型不純物の導入処理によって形成されている。 以上が、従来提案されているＭＩＳ電界型トランジスタ
の構成である。 また、従来、第１４図を伴って次に述べるＭＩｓ電界型
トランジスタも提案されている。 すなわち、第１３図で上述した従来のＭＩＳ電界型トラ
ンジスタにおいて、ソース領域としてのｎ＋型の半導体
領域５が、チャンネル領域７側の半導体領域部５ａと、
他の半導体領域部５ｂとを有し、そして、その半導体領
域部５ａが、半導体領域部５ｂに比し低いｎ型の不純物
濃度を有する、という半導体領域５′に置換され、また
、ドレイン領域としての半導体領域６が、同様に、チャ
ンネル領域７側の半導体領域部６ａと、他の半導体領域
部６ｂとを有し、そして、その半導体領域部６ａが、半
導体領域部６ｂに比し低いｎ型の不純物濃度を有する、
という半導体領域６′に置換されていることを除いて、
第１３図で上述した従来のＭＩＳ電界型トランジスタと
同様の構成を有する。 第１３図及び第１４図に示す従来のＭＩＳ電界型トラン
ジスタの場合、ソース領域としての半導体領域（５，５
′）と、ドレイン領域としての半導体領域（６，６′）
との間に、トレイン領域としての半導体領ｈ＋！（６，
６′）側を正とする電源を、負荷を通じて接続し、その
状態で、ゲート電極４に、制御電圧を印加すれば、チャ
ンネル領域 じた反転層が形成され、よって、ソース領域としての半
導体領域（５，５′）側からドレイン領域としての半導
体領域（６，６′　）側に向って、制御電圧に応じた電
子が、いわゆるチャンネル電子として流れる。 従って、第１３図及び第１４図に示す従来のＭＩＳ電界
型トランジスタによれば、負荷に、ゲート電極４に印加
する制御電圧に応じた電流を供給させる、というＭＩＳ
電界型トランジスタとしての機能を呈する。 【発明が解決しようとする課題１ 第１３図で上述した従来のＭＩＳ電界型トランジスタの
場合、ソース領域としての半導体領域５とドレイン領域
としての半導体領域６との間の距離、従ってチャンネル
領域７の長さを短くすれば、それに応じて、上述したＭ
ＩＳ電界型トランジスタとしての機能が高速度に得られ
る。 しかしながら、第１３図で上述した従来のＭＩＳｆｆｉ
界型トランジスタの場合、上述したように、チャンネル
電子７の良さを短くすれば、同じ、ソース領域どしての
半導体領域５とドレイン領域としての半導体領域６との
間に接続される電源の電圧で、その電圧に基ずく、チャ
ンネル領域７のドレイン領域としての半導体領域６の近
傍における電界強度が、十分高くなるので、上述したチ
ャンネル電子が、チャンネル領域７のドレイン領域とし
ての半導体領域６の近傍において、いわゆるホットキャ
リアになり、そして、そのホットキャリアが、ゲート絶
縁膜３内に注入し、それによって、ＭＩＳ？４界型トラ
ンジスタとしての閾値電圧が高くなったり、またＭＩＳ
電界型トランジスタの相互コンダクタンスが低下したり
する。このことは、チャンネル領域７のトレイン領域し
ての半導体領域６の近傍における、ＭＩＳ電界型トラン
ジスタが飽和動作領域にある場合におけるポテンシャル
の分布が、チャンネル電子７の主面２側における半導体
領域６との境界面を通り、且つ半導体領域６の深ざ方向
に延長している線Ａ−Ａ上でみて、第１５図に示すよう
に、主面２、従ってゲート絶縁膜３に比較的近い浅い深
さ位置においてしか、谷を呈しないので、なおさらであ
る。 従って、第１３図で上述したＭＩＳ電界型トランジスタ
の場合、いわゆるホットキャリアの耐性が低い、という
欠点を有していた。 また、第１４図で上３！　した従来のＭＩＳ電界型トラ
ンジスタの場合、半導体領域５′及び６、とくにドレイ
ン領域としての半導体領域６が、チャンネル領域７側の
比較的低い不純物濃度を有する半導体領域部６ａを有し
ているので、同じチャンネル領域７の長さと、同じ半導
体領域５及び６間に印加する電源の電圧とで、その電圧
に基ずくチャンネル領域７の半導体領域６′の近傍にお
ける電界強度が、第１３図で上述した従来のＭＩＳ電界
型トランジスタの場合に比し低くなるので、第１３図で
上述した従来のＭＩＳｆｆｉ界型トランジスタの場合に
比し、高いホットキャリアの耐性を有する。 しかしながら、第１４図で上述したＭＩＳ電界型トラン
ジスタの場合、第１３図で上述した従来のＭＩＳ電界型
トランジスタの場合に比し高いホットキャリアの耐性を
有するとはいえ、その＾いホットキャリアの耐性は、チ
ャンネル領域７の長さを短くしていくとき、その長さが
比較的大きな値で得られなくなってしまう。 従って、第１４図で上述した従来のＭＩＳ電界型トラン
ジスタの場合、ＭＩＳ電界型トランジスタとしての機能
を、第１３図で上述した従来のＭＩＳ電界型トランジス
タの場合に比し高速度に得ることができるとしても、そ
れに一定の限度を有する、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規なＭ■Ｓ
電界型トランジスタを提案せんとするものである。 【課題を解決するための手段】 本願第１番目の発明によるＭＩＳ電界型トランジスタは
、第１３図で上述した従来のＭＩＳ電界型トランジスタ
の場合と同様に、■第１の導電型を右する半導体基板の
主面上に、ゲート絶縁膜を介してゲート電極が配され、
また、■半導体基板内に、その主面側から、ゲート電極
を挟んだ両位置において、第１の導電型とは逆の第２の
導電型を有する第１及び第２の半導体領域が、それらの
間にチャンネル領域を形成するように、それぞれソース
領域及びドレイン領域として形成されている、という構
成を有する。 しかしながら、本願第１番目の発明によるＭＩＳ電界型
トランジスタは、このような構成を右するＭＩＳ電界型
トランジスタにおいて、（イ）■ゲート電極が、第１及
び第２の半導体領域のいずれか一方または双方側におけ
る第１のゲート電極部と、他の第２のグー１〜電極部と
を有し、そして、■第１のゲート電極部が、第１及び第
２の半導体領域がｎ型であるかｐ型であるかに応じて第
２のゲート電極部に比し大きなまたは小さな仕事函数を
有する材料でなる。 また、本願第２番目の発明によるＭＩＳ電界型トランジ
スタは、本願第１番目の発明によるＭＩＳｆｆｌ界型ト
ランジスタにおいて、（ロ）■チャンネル領域が、第１
及び第２の半導体領域のいずれか一方または双方側にお
ける第１のヂ第１ンネル領域部と、他の第２のチャンネ
ル領域部とを有し、そして、■第１のチャンネル領域部
が、第２のチャンネル領域部に比し低い第１の導電型の
不純物濃度を有している。 さらに、本願第３番目の発明によるＭＩＳ電界型トラン
ジスタは、本願第１番目の発明または本願第２番目の発
明によるＭＩＳ電界型トランジスタにおいて、 （ハ）■第１及び第２の半導体領域のいずれか一方また
は双方が、チャンネル領域側における第１の半導体領域
部と、他の第２の半導体領域部とを有し、そして、■第
１の半導体領域部が、第２の半導体領域部に比し低い第
２の導電型の不純物濃度を有する。 また、本願第４番目の発明によるＭＩＳ雷界型トランジ
スタは、本願第３番目の発明によるＭＩＳ電界型トラン
ジスタにおいて、 （ニ）第１の半導体領域部が、半導体基板の主面側から
半導体基板の主面側とは反対側に到るに従いチャンネル
領域側に膨出している。 さらに、本願第５番目の発明によるＭＩＳ電界型トラン
ジスタは、本願第３番目の発明または本願第４番目の発
明によるＭＩＳ電界型トランジスタにおいて、 （ホ）第１の半導体領域部が、半導体基板の主面側から
半導体基板の主面側とは反対側に到るに従い高くなる第
２の導電型の不純物濃度分布を有する。

【作用・効果】 本願第１番目の発明によるＭＩＳ電界型トランジスタは
、上述した（イ）の事項を除いて、第１３図で上述した
従来のＭＩＳ電界型トランジスタと同様の構成を有する
。 このため、詳細説明を省略するが、第１３図で上述した
従来のＭＩＳｆｆ２界型トランジスタの場合と同様の、
ＭＩＳ電界型トランジスタとしての機能を呈する。 しかしながら、本願第１番目の発明によるＭＩ８電界型
トランジスタによれば、上述した（イ）の事項を有する
ので、ゲート電極の第１のゲート電極部と半導体基板と
の間の仕事函数の差を、ゲート電極の第２のゲート電極
部と半導体基板との間の仕事函数の差に比し、小さくす
ることができる。 このため、いま、簡単のため、第１及び第２の半導体領
域がｎ型であるとし、従って、ＭＩＳ電界型トランジス
タがｎチャンネル型であるとして述べれば（本願第２〜
第５番目のＭＩＳ電界型トランジスタについて後述する
場合も同様）、チャンネル領域のドレイン領域としての
第２の半導体領域の近傍におけるゲート絶縁膜側から深
さ方向にみた、ＭＩＳ電界型トランジスタが飽和動作領
域にある場合におけるポテンシャルの分布（以下、簡単
のため、単にポテンシｔ・ルの分布と称す）が、第１３
図で上述した従来のＭＩＳ電界、・型トランジスタの場
合に比し、より主面側、従ってゲート絶縁膜から離れた
深い深さ位置において、谷を呈する。 従って、ゲート電極に印加する制御電圧に応じた、チャ
ンネル領域にソース領域としての第１の半導体領域側か
らドレイン領域の第２の半導体領域側に向って流れるチ
ャンネル電子が、チャンネル領域のドレイン領域としＣ
の第２の半導体領域の近傍において、第１３図で上述し
た従来のＭＩＳ電界型トランジスタの場合に比し、より
主面側、従ってゲート絶縁膜側からＮ［れた深い深さ位
置を主としＣ通る。 このため、チャンネル電子が、半導体領域のドレイン領
域としての第２の半導体領域の近傍において、ホットキ
ャリアになったとし、そして、それがゲート絶縁膜に向
うとしても、そのホットキャリアの大部分が、ゲート絶
縁膜に到るまでにエネルギを失い、よって、ホットキャ
リアが、ゲート絶縁膜にほとんど注入されないかされる
としても無視し青る吊でしか注入されない。 よって、本願第１番目の発明によるＭＩＳ電界型トラン
ジスタによれば、同じチャンネル領域の長さで、第１３
図で上述した従来のＭＩＳ電界型トランジスタの場合に
比し十分高いホットキャリアの耐性を呈し、また、この
分、チャンネル領域の良さを短くして、ＭＩＳ電界型ト
ランジスタとしての機能を、第１３図で上述した従来の
ＭＩＳ電界型トランジスタの場合に比し、より高速度に
得ることができる。 また、本願第２番目の発明によるＭＩＳ電界型トランジ
スタによれば、上述した＜Ｏ）の事項を除いて、本願第
１番目の発明によるＭＩＳ電界型トランジスタと同様の
構成を有し、そして、上述した（口）の事項によって、
チャンネル領域の第２の半導体領域の近傍における、第
１及び第２の半導体領域間に印加する電源の電圧に基ず
く電界強度を、同じチャンネル領域の長さで、且つ同じ
第１及び第２の半導体領域間に印加づ゛る電源の電圧で
、本願第１番目の発明によるＭＩＳｆｆｌ界型トランジ
スタの場合に比し低くすることができるので、チャンネ
ル領域のドレイン領域としての第２の半導体領域の近傍
におけるゲート絶縁膜側から深さ方向にみたポテンシャ
ルの分布が、本願第１番目の発明によるＭＩＳ電界型ト
ランジスタの場合に比し、より主面側、従ってゲート絶
縁膜側から離れた深い位置において、谷を呈する。 従って、本願第２番目の発明によるＭＩＳ雷界型トラン
ジスタによれば、詳細説明は省略するが、本願第１番目
の発明によるＭＩＳ電界型トランジスタの場合に比しよ
り高いホットキャリアの耐性を有し、また、この分、チ
ャンネル領域の長さを短くして、ＭＩＳ電界型トランジ
スタとしての機能を、本願第１番目の発明によるＭＩＳ
電界型トランジスタの場合に比し、より高速度に得るこ
とができるる。 さらに、本願第３番目の発明によるＭＩＳ電界型トラン
ジスタによれば、上述した（ハ）の事項を除いて、本願
第１番目の発明または本願第２番目の発明によるＭＩＳ
電界型トランジスタの場合と同様の構成を有し、そして
、上述した（ハ）の事項によって、チャンネル領域の第
２の半導体領域の近傍における、第１及び第２の半導体
領域間に印加する電源の電圧に基ずく電界強度を、同じ
チャンネル領域の良さで、且つ同じ第１及び第２の半導
体領域間に印加する電源の電圧で、本願第１番目の発明
または本願第２番目の発明によるＭＩＳ電界型トランジ
スタの場合に比し低くすることができるので、チャンネ
ル領域のドレイン領域としての第２の半導体領域の近傍
におけるゲート絶縁膜側から深さ方向にみたポテンシャ
ルの分布が、本願第１番目の発明または本願第２番目の
発明によるＭＩｓ電界型トランジスタの場合に比し、よ
り主面側、従ってゲート絶縁膜側から離れた深い位置に
おいて、谷を呈する。 従って、本願第３番目の発明によるＭＩＳ電界型トラン
ジスタによれば、詳ａｌｌ説明は省略するが、本願第１
番目の発明によるＭＩＳ電界型１〜ランジスタの場合に
比し、より高いホラ１へキャリアの耐性を有し、また、
この分、チャンネル領域の長さを短くして、ＭＩＳ電界
型トランジスタとしての機能を、本願第１番目の発明ま
たは本願第２番目の発明によるＭＩＳ雷界型トランジス
タの場合に比し、より高速度に得ることができる。 さらに、本願第４番目の発明によるＭＩＳ電界型トラン
ジスタによれば、上述した（二）の事項を除いて、本願
第３番目の発明の場合と同様の構成を有し、そして、上
述した（二）の事項によって、チャンネル領域の第２の
半導体領域の近傍にあける第１及び第２の半導体領域間
に印加する電源の電圧に基ずく電界強度のゲート絶縁膜
側から深さ方向にみた分布が、本願第３番目の発明によ
るＭＩＳ電界型トランジスタの場合に比し、よりグーＩ
・絶縁膜から離れた位置において、最大値を呈するので
、チャンネル領域の第２の半導体領域の近傍におけるゲ
ート絶縁膜側から深さ方向にみたボテフシ１？ルの分布
が、本願第３番目の発明ににるＭＩＳ電界型トランジス
タの場合に比し、よりゲート絶縁膜側から離れた深い位
置において呈する。 従って、本願第４番目の発明によるＭＩＳ電界型トラン
ジスタによれば、詳細説明は省略するが、本願第３番目
の発明によるＭＩＳ電界型トランジスタの場合に比し、
より高いホラ１〜キＸフリアの耐性を有し、また、この
分、チャンネル領域の長さを短くして、ＭＩＳ電界型ト
ランジスタとしての医能を、本願第３番目の発明による
ＭＩＳ電界型トランジスタの場合に比し、より高速度に
得ることができる。 さらに、本願第５番目の発明によるＭＩＳ電界型トラン
ジスタによれば、上述した（ホ）の事項を除いて、本願
第３番目の発明または本願第４番目の発明の場合と同様
の構成を有し、そして、上述した（ホ）の事項によって
、チャンネル領域の第２の半導体領域の近傍における第
１及び第２の半導体ダミ載量に印加する電源の電圧に基
ずく電界強度のゲート絶縁膜側から深さ方向にみた分布
が、本願第３番目の発明または本願第４番目の発明によ
るＭＩＳ電界型トランジスタの場合に比し、よりゲート
絶縁膜から離れた位置において、最大値を呈するので、
チャンネル領域の第２の半導体領域近傍における、ゲー
ト絶縁膜側から深さ方向にみたポテンシャルの分布が、
本願第３番目の発明または本願第４番目の発明によるＭ
ＩＳ電界型トランジスタの場合に比し、よりゲート絶縁
膜から離れた深い位置において呈する。 従って、本願第５番目の発明によるＭＩＳ電界型トラン
ジスタによれば、詳細説明は省略するが、本願第３番目
の発明または本願第４番目の発明によるＭＩＳ電界型ト
ランジスタの場合に比し、より高いホットキｔ？リアの
耐性を有し、また、この分、チャンネル領域の長さを短
くして、ＭＩＳ電界型トランジスタとしての機能を、本
願第３番目の発明または本願第４番目の発明の場合に比
し、より高速度に１与ることができる。 （実施例１］ 次に、第１図を伴って、本願第１番目の発明によるＭＩ
Ｓ電界型トランジスタの実施例を述べよう。 第１図において、第１３図との対応部分には同一符号を
付して詳細説明を省略する。 第１図に示す本願第１番目の発明によるＭＩＳ電界型ト
ランジスタは、次の事項を除いて、第１３図で上述した
従来のＭＩＳｆｌｆｆｉ界型トランジスタと同様の構成
を右する。 すなわち、第１３図で上述した従来のＭＩＳ電界型トラ
ンジスタにおいて、そのゲート電極４が、半導体領域５
側におけるゲート電極部４ａと、半導体領域６側におけ
るゲート電極部４ａ′と、他のゲート電極部４ｂとを有
するゲート電極４′に置換され、そして、この場合のゲ
ート電極部４ａ及び４　ａ　／が、半導体領域５及び６
がｎ型であるため、ゲート電極部４ｂに比し大きな仕事
函数を有する材料でなる。 実際上、ゲート電極部４ｂが、第１３図で上述した従来
のＭｒＳ電界型トランジスタの場合と同様にｎ型不純物
を多聞に導入している多結晶３ｉでなるとき、ゲート電
極部４ａ及び４ａが、ｎ型不純物を多聞に導入している
多結晶３ｉ、Ｍｏ、Ｔｉ、Ｐｔなどの金属、Ｍ、ｏＳ２
、ＷＳｉ　　、ＴｉＳｉ２、ＰｔＳｉ２．Ｐｔ２　Ｓ　
ｉなどのシリサイドでなる。 以上が、本願第１番目の発明によるＭＩＳ雷界型トラン
ジスタの実施例の構成である。 第１図に示ず本発明によるＭＩＳ電界型トランジスタは
、上述した事項を除いで、第１３図で上述した従来のＭ
ＩＳ電界型トランジスタと同様の構成を有する。 このため、詳細説明を省略するが、第１３図で上述した
従来のＭＩＳ電界型トランジスタの場合と同様の、ＭＩ
Ｓｆｆ２界型トランジスタとしての機能を呈する。 しかしながら、本願第１Ｎ目の発明によるＭＩＳ電界型
トランジスタによれば、上述した（イ）の事項を有する
ので、ゲート電極の第１のゲート電極部と半導体基板と
の間の仕事函数の差を、ゲート電極の第２のゲート電極
部と半導体基板との間の仕事函数の差に比し、小さくづ
ることができる。 このため、いま、簡単のため、第１及び第２の半導体領
域がｎ型であるとし、従って、ＭＩＳ電界型トランジス
タがｎチャンネル型であるとしてｊホペれば（本願第２
〜第５番目のＭ■Ｓ電界型トランジスタについて後述す
る場合も同様）、チャンネル領域のドレイン領域として
の第２の半導体領域の近傍におけるゲート絶縁膜側から
深さ方向にみた、ＭＩＳ電界型トランジスタが飽和動作
領域にある場合におけるポテンシャルの分布（以下、簡
単のため、単にボテンシトルの分布と称す）が、第１３
図で上述した従来のＭＩＳ電界型トランジスタの場合に
比し、より主面側、従ってゲート絶縁膜から離れた深い
深さ位置において、谷を呈する。 従って、ゲート電極に印加する制御電圧に応じた、チャ
ンネル領域にソース領域としての第１の半導体領域側か
らドレイン領域の第２の半導体領域側に向って流れるチ
ャンネル電子が、半導体領域のドレイン領域としての第
２の半導体領域の近傍において、第１３図で上述した従
来のＭＩＳ電界型トランジスタの場合に比し、より主面
側、従ってゲート絶縁膜側から離れた深い深さ位置を主
とし”Ｃ通る。 このため、チャンネル電子が、半導体領域のドレイン領
域としての第２の半導体領域の近傍において、ホラ１〜
キヤリアになったとし、そして、それがゲート絶縁膜に
向うとしてし、そのホットキャリアの大部分が、ゲート
絶縁膜に到るまでにエネルギを失い、よって、ホットキ
ャリアが、ゲート絶縁膜にほとんど注入されないかされ
るとしても無祝し得る硲でしか注入されない。 よって、本願第１番目の発明によるＭＩＳ電界型トラン
ジスタによれば、同じチャンネル領域の長さで、第１３
図で上述した従来のＭＩＳ電界型トランジスタの場合に
比し十分高いボッ１−キャリアの耐性を呈し、また、こ
の分、チャンネル領域の長さを短くして、ＭＩＳ電界電
界型トランジスタての機能を、第１３図で上述した従来
のＭＩＳ電界型トランジスタの場合に比し、より高速１
食に得ることができる。

【実施例２Ｊ 次に、第３図を伴って、本願第２番目の発明によるＭＩ
Ｓ電界型トランジスタの実施例を述べよう。 第３図において、第１図との対応部分には同一符号を付
して詳細説明を省略する。 第３図に示す本願第１番目の発明にょるＭＩＳ電界型ト
ランジスタは、次の事項を除いて、第１図と同様の構成
を有する。 ずなわら、第１図に示すＭＩｓ電界型トランジスタにお
けるチャンネル領域７が、ソース領域としての半導体領
域５側におけるチャンネル領域部７ａと、ドレイン領域
としての半導体領域６側におけるチャンネル領域部７ａ
’　と、他のチャンネル領域部７ｂとを有するチャンネ
ル領域７′に買換され、そして、チャンネル領域部７ａ
及び７ａ’が、チャンネル領域部７ｂに比し低いｐ型の
不純物濃度を有している。 実際上、チャンネル領域７′のチャンネル領域部７ａ、
７　ａ　＋及び７ｂは、図示のように、半導体基板１内
に、主面２側から、半導体基板１に比し高い不純物濃度
を有する半導体領域を、チャンネル領域部７ｂとして形
成することによって、形成することができる。 以上が、本願第２番目の発明によるＭＩＳ電界型トラン
ジスタの実施例である。 このような、本願第２番目の発明によるｆＶｌｒＳ電界
型トランジスタによれば、上述した事項を除いて、第１
図で上述した本願第１番目の発明によるＭＩＳｆｆｌ界
型トランジスタと同様の構成を有し、そして、上述した
事項、とくにチャンネル領域７′のチャンネル領域部７
ａ’　によって、チャンネル領域７′のドレイン領域と
しての半導体領域６の近傍における、ソース領域として
の半導体領域５とドレイン領域としての半導体領域６と
の間に印加する電源の電圧に基ずく電界強度を、同じチ
ャンネル領域の長さで、且つ同じ半導体領［５及び６間
に印加づ゛る電源の電圧で、第１図に承り本願第１番目
の発明によるＭＩＳ電界型トランジスタの場合に比し低
くすることができるので、チャンネル領域７′のトレイ
ン領域としての半導体領域６の近傍におけるゲート絶縁
膜３側から深さＩＪ向にみたポデンシャルの分布が、第
１図に示ず本願第１番目の発明によるＭＩＳ電界型トラ
ンジスタの場合に比し、より主面２側、従ってゲート絶
縁膜３側から離れた深い位置において、谷を呈する。 従って、第３図に示す本願第２番目の発明によるＭＩＳ
電界型トランジスタによれば、詳細説明ｔよ省略するが
、第１図で上述した本願第１番目の発明によるＭＩＳ電
界型トランジスタの場合に比しより高いホットキャリア
の耐性を有し、また、この分、チャンネル領域の長さを
短くして、ＭｆＳ電界型トランジスタとしての機能を、
第１図に示す本願第１番［１の発明によるＭＩＳ電界型
トランジスタの場合に比し、より高速度に得ることがで
きるる。 【実施例３］ 次にシ、第４図を伴って、本願第３番目の発明によるＭ
ＩＳ電界型トランジスタの第１の実施例を述べよう。 第４図において、第１図との対応部分には同一符号を付
して詳細Ｍ１明を省略する。 第４図に示す本願第１番目の発明によるＭＩＳ電界型ト
ランジスタは、次の事項を除いて、第１図と同様の構成
を有する。 すなわち、第１図に示ｔＭＩｓ電界型トランジスタにお
けるソース領域どしての半導体領域５が、チャンネル領
域７側における半ｊ９（Ａ領域部５ａと、他の半導体領
域部５ｂとを有りる半導体領域５′に置換され、また、
第１図に示すドレイン領域としての半導体領域６が、チ
ャンネル領域７側における半導体領域部６ａと、他の半
導体領域部６ｂとを有する半導体領域６′に置換され、
そして、半導体領域５′の半導体領域部５ａ及び半導体
領Ｘｌ１６’の半導体領域部６ａが、半導体領域部５ｂ
及び６ｂに比し低いｎ型の不純物ａ度を有する。 以上が、本願第３番目の発明によるＭＩＳ電界型トラン
ジスタの第１の実施例の構成である。 このような構成を有する本願第３番目の発明によるＭＩ
ＳＫ界型トランジスタによれば、上述したの事項を除い
て、第１図で上述した本願第１番目の発明によるＭＩＳ
電界型トランジスタの場合と同様の構成を有し、そして
、上述した事項、とくに、ドレイン領域としての半導体
領［６の半導体領域部６ａによって、チャンネル領域７
の半導体領域６′の近傍における、ソース領域としての
半導体領域とドレイン領域としての半導体領域との間に
印加する電源の電圧に基ずく電界強度を、同じチャンネ
ル領ｂＡ７の長さで、且つ同じソース領域としての半導
体領域とドレイン領域としての半導体領域との間に印加
する電源の電圧で、第１図で上述した本願第１番目の発
明によるＭＩＳ電界型トランジスタの場合に比し低くす
ることができるので、チャンネル領域７のドレイン領域
とじ一〇の４′導体領域６′の近傍におけるゲート絶縁
膜３側から深さ方向にみたボテンシトルの分布が、第１
図で上述した本願第１番目の発明によるＭＩＳ電界型ト
ランジスタの場合に比し、より主面２側、従ってゲート
絶縁膜３側から離れた深い位置において、谷を呈り−る
。 従って、第４図に示す本願第３番目の発明によるＭＩＳ
ＸＦ３界型トランジスタによれば、詳細説明は省略する
が、第１図で上述した本願第１番目の発明によるＭＩＳ
電界型１〜ランジスタの場合に比し、より高いホットキ
ャリアの耐性を右し、また、この分、チｔ・ンネル領域
７の良さを短くして、ＭＩＳ電界型トランジスタとして
の機能を、第１図で上述した本願第１番目の発明による
ＭＩＳ電界型１−ランジスタの場合に比し、より高速度
に得ることができる。 【実論例４］ 次に、第５図を伴って、本願第３番目の発明によるＭＩ
Ｓ電界型トランジスタの第２の実施例を述べよう。 第５図において、第３図及び第４図との対応部分には同
一符号を付して詳細説明を省略する。 第５図に示ず木願第３番目の発明にｊ；るＭＩＳ電界型
トランジスタは、次の事項を除いて、第４図で上述した
本願第３番目の発明によるＭＩｓ電界型トランジスタの
場合と同様の構成を有する。 すなわら、第４図に示す本願第３番目の発明によるＭＩ
Ｓ電界型トランジスタにおけるチャンネル領域７が、第
２図で上述した本願第２番目の発明によるＭＩＳ電界型
トランジスタの失陥例と同様のチャンネル領域７′に置
換されている。 以上が、本願第３番目の発明によるＭＩＳ電界型トラン
ジスタの第２の実施例Ｃある。 このような構成を有する本願第３番目の発明によるＭｒ
Ｓ電界電界型トランジス上れば、上述した事ｒｎを除い
て、第４図に示づ本願第３番目の発明によるＭＩＳ電界
型１〜ランジスタと同様の構成を有するので、詳＠説明
は省略するが、第２図で上述した本願第２番目の発明に
よるＭＩｓ電界型トランジスタの場合に比し、より高い
ホラ１〜キヤリアの耐性を有し、また、この分、チャン
ネル領域の長さを短くして、ＭＩＳ電界型トランジスタ
としての機能を、第２図で上述した本願第２番目の発明
によるＭＩＳ電界型トランジスタの場合に比し、より高
速度に得ることができる。 【実施例５１ 次に、第６図を伴って、本願第４番目の発明によるＭＩ
Ｓ電界型トランジスタの第１の実施例を述べよう。 第６図において、第４図との対応部分には同一符号を付
して詳細説明を省略する。 第６図に示す本願第４番目の発明によるＭＩＳ電界型ト
ランジスタは、ソース領域としての半導体領域及びドレ
イン領域としての半導体領域に関し、符号５″及び６″
で示すように、次の事項を除いて、第４図で上述した本
願第３番目の発明によるＭＩＳ電界型トランジスタの場
合と同様の構成を有する。 すなわち、第４図に示すＭＩＳ電界型トランジスタにお
けるソース領域としての半導体領域の半導体領域部５ａ
及びドレイン領域としての半導体領域の半導体領域部６
ａが、半導体基板１の主面２側から半導体基板１の主面
２側とは反対側に到るに従いチャンネル領域側に膨出し
ている半導体領域部５ａ’及び６ａ′に置換されている
。 以上が、本願第４番目の発明によるＭＩＳ電界型トラン
ジスタの第１の実施例の構成である。 このような構成を有する本願第４番目の発明によるＭＩ
Ｓ電界型トランジスタによれば、上述した事項を除いて
、第４図に示す本願第３番目の発明によるＭｒＳ電界型
トランジスタの場合と同様の構成を有するので、詳細説
明は省略するが、第３図で上述した本願第３番目の発明
によるＭＩＳｍ界型トランジスタの場合に比し、より高
いホラ１〜キヤリアの耐性を有し、また、この分、チャ
ンネル領域の長さを短くしで、ＭＩｓ電界型トランジス
タどしての機能を、本願第３番目の発明によるＭＩＳ電
界型１−ランジスタの場合に比し、より高速度に１りる
ことができる。 【実施例６１ 次に、第７図を伴って、本願第４番目の発明によるＭＩ
ＳＪ界型１−ランジスタの第２の実施例を述べよう。 第７図において、第６図との対応部分には同一符号を付
して詳細説明を省略する。 第７図に示す本願第４番目の発明によるＭＩＳ電界型ト
ランジスタは、第６図に示１本願第４番目の発明による
ＭＩＳｆｆｉ界型トランジスタにおいて、チャンネル領
域７が、第３図で上述したと同様のチャンネル領域７′
に置換されていることを除いて、第６図の場合と同様の
構成を右する。 以上が、本願第４番目の発明によるＭＩＳ電界型トラン
ジスタの第２の実施例の構成である。 このような本願第４番目の発明によるＭＩＳ電界型トラ
ンジスタによれば、上述した事項を除いて、第６図に示
す本願第４番目の発明によるＭＩＳ電界型トランジスタ
と同様の構成を有するので、詳細説明は省略するが、第
５図に示す本願第３番目の発明によるＭＩＳ電界型トラ
ンジスタの場合に比し、より高いホットキャリアの耐性
を有し、また、この分、チャンネル領域の長さを短くし
て、ＭＩＳ電界型トランジスタとしての機能を、第５図
に示す本願第３番目の発明による１Ｖｌｆｓ電界型トラ
ンジスタの場合に比し、より高速度に得ることができる
。 【実施例７１ 次に、第８図を伴って、本願第５番目の発明によるＭＩ
Ｓ電界型トランジスタの第１の実施例を述べよう。 第８図において、第４図との対応部分には同一符号を付
して詳細説明を省略する。 第８図に示す本願第５番目の発明によるＭＩＳ電界型ト
ランジスタは、ソース領域としての半導体領域及びドレ
イン領域としての半導体領域に関し、符号５′・″及び
６″′で示すように、第４図で−ｈｉｆｆｉした半導体
領域部５　ａ　Ｊ及び６ａが、第９図に示すような、半
導体基板１の主面２側から半導体基板１の主面２側とは
反対側に到るに従い高くなるｎ型の不純物濃度分布を有
することを除いて、第４図に示す本願第３番目の発明に
よるＭＩＳ電界型トランジスタと同様の構成を有する。 以上が、本願第５番目の発明によるＭＩＳ雷界型トラン
ジスタの第１の実施例の構成である。 このような構成を有する本願第５番目の発明によるＭＩ
Ｓ電界型トランジスタによれば、上述した事項を除いて
、第４図で上述した本願第３番目の発明の場合と同様の
構成を有し、そして、上述した事項、とくに半導体領域
６″′によって、チャンネル領域７の半導体領域６″′
の近傍における半導体領域５″′及び６″′間に印加す
る電源の電圧に基ずく電界強度のグー１〜絶縁膜３側か
ら深さ方向にみた分布が、第４図で上述した本願第３番
目の発明によるＭＩＳ電界型トランジスタの場合に比し
、よりゲート絶縁膜３から離れた位置において、最大値
を呈づるので、チャンネル領１＊　７の半導体領域６′
″近傍における、ゲート絶縁膜３側から深さ方向にみた
ポテンシャルの分布が、第４図で上）ホした本願第３番
目の発明または本願第４番目の発明によるＭＩＳ電界型
トランジスタの場合に比し、よりゲート絶縁膜３から姻
れた深い位置において呈１”る。 従って、第８図に示す本願第５番目の発明によるＭＩＳ
電界型トランジスタによれば、詳細説明は省略するが、
第４図で上述した本願第３番目の発明または本願第４番
目の発明によるＭＩＳ電界型トランジスタの場合に比し
、より高いホットキャリアの耐性を有し、また、この分
、チャンネル領域の長さを短くして、ＭＩＳ電界型トラ
ンジスタとしての機能を、第４図で上述した本願第３番
目の発明または本願第４番目の発明の場合に比し、より
高速度に得ることができる。 【実施例８】 次に、第１０図を伴って、本願第５番目の発明によるＭ
ＩＳ電界型トランジスタの第２の実施例を述べよう。 第１０図において、第８図との対応部分には同一符号を
付して詳細説明を省略する。 第１０図に示す本願第５番目の発明によるＭＩｓ電界型
トランジスタは、第８図で上述した本願第５番目の発明
によるＭＩＳ電界型トランジスタの第１の実施例におい
て、チャンネル領域７が、第５図で上述した本願第３番
目の発明によるＭＩＳ電界型トランジスタの場合と同様
のチャンネル領域７′に置換されていることを除いて、
第８図の場合と同様の構成を右する。 以上が、本願第５番目の発明によるＭＩＳ電界型トラン
ジスタの第２の実施例の構成である。 このような構成を有する本願第５番目の発明によるＭＩ
ＳＷ界型トランジスタによれば、上述した事項を除いで
、第８図の場合と同様の構成を有するので、詳細説明は
省略するが、第４図で上述した本願第３番目の発明によ
るＭＩＳ電界型トランジスタの場合に比し、より高いホ
ットキャリアの耐性を有し、また、この分、チャンネル
領域の長さを短くして、ＭＩＳ電界型トランジスタとし
ての機能を、第４図で上述した本願第３番目の発明の場
合に比し、より高速劇に得ることができる。

【実施例９１ 次に、第第１図を伴って、本願第５番目の発明によるＭ
ＩＳ電界型トランジスタの第３の実施例を述べよう。 第第１図において、第８図との対応部分には同一符号を
付して詳細説明を省略する。 第第１図に示す本願第５番目の発明によるＭｆＳ電界型
トランジスタは、ソース領域としての半導体領域及びド
レイン領域としての半導体領域に関し、符号５″′及び
６′″に示すように、第８図の半導体領域部５ａ″及び
６ａ″が、第４図で上述したと同様に、ヂトンネル領域
７側に膨出していることを除いて、第８図で上述したと
同様の構成を有する。 以上が、本願第５番目の発明によるＭＩＳ電界型トラン
ジスタの第３の実施例の構成である。 このような構成を有する本願第５番目の発明によるＭＩ
Ｓ電界型トランジスタによれば、−上述した事項を除い
て、第８図の場合と同様の構成を有するので、詳細説明
は省略するが、第８図で上述した本願第５番目の発明に
よる〜ＩＩＳ電界型トランジスタの場合に比し、より高
いホットキャリアの耐性を有し、また、この分、チャン
ネル領域の長さを短くして、ＭＩＳ電界型トランジスタ
としての機能を、第８図で上ｊｌした本願第５番目の発
明の場合に比し、より高速度に得ることができる。 【実施例１０】 次に、第１２図を伴って、本願第５番目の発明によるＭ
ＩＳ電界型トランジスタの第４の実施例をｊボベよう。 第１２図において、第第１図との対応部分には同一符号
を付して詳細説明を省略する。 第１２図に示す本願第５番目の発明によるＭＩＳ電界型
トランジスタは、第第１図で上述した構成において、チ
ャンネル領域７が、第１０図で上述したと同様のチャン
ネル領域７′に置換されていることを除いて、第１図と
同様の構成を有する。 以上が、本願第５番目の発明によるＭＩＳ電界型トラン
ジスタの第４の実施例の構成である。 このような構成を有する本願第５番目の発明によるＭＩ
Ｓ電界型トランジスタによれば、上述した事項を除いて
、第第１図の場合と同様の構成を有するので、詳細説明
は省略するが、第第１図で上述した本願第５番目の発明
によるＭ■Ｓ電界型トランジスタの場合に比し、より高
いホットキャリアの耐性を有し、また、この分、チャン
ネル領域の長さを短くして、ＭＩＳ電界型トランジスタ
としての機能を、第第１図で上述した本願第５番目の発
明の場合に比し、より高速１．ａに１ｑることがひきる
。 なお、上述においては、半導体基板１がｐ型を有し、こ
れに応じて、ソース領域としての半導体領域５及びドレ
イン領域としての半導体領域６がｎ型であり、従ってｎ
チｔ・ンネル型であるＭＩＳ電界型トランジスタに本発
明を適用した場合の実施例を述べたが、半導体基板１が
ｎチャンネル型を有し、これに応じてソース領域として
の半導体領域５及びドレイン領域としての半導体領域６
がｐ型であり、従って、ＭＩＳ電界型トランジスタがｎ
チャンネル型であるＭＩｓ電界型トランジスタに本発明
を適用することもでき、この場合は、ゲート電極４′の
ソース領域としての半導体領域及びドレイン領域として
の半導体領域側のゲート電極部４ａ及び４８′を、他の
ゲート電極部４ｂに比し小さな仕事函数を有する材料で
なるものとすればよく、具体的には、上述した本願第１
番目の発明、本願第２番目の発明、本願第３番目の発明
、本願第４番目の発明及び本願第５番目の発明によるＭ
ＩＳ電界型１ヘランジスタの実施例のそれぞれにおいて
、ゲート電極４′のゲート電極部４ｂを、ｐ型の不純物
が条苗に導入されている多結晶３ｉでなるものとし、こ
れに応じて、ゲート電極部４ａ及び４ａ’を、ｎ型不純
物を多量に導入している多結晶Ｓｉ、第１図で萌述した
金属、シリサイドでなるものとすればよい。 また、上述においては、ゲー］・電極４′が、ソース領
域としての半導体領域及びトレイン領域としての半導体
領域側におけるゲート電極部４ａ及び４ａ’　を右する
場合につき述べたが、ソース領域としての半導体領域側
におけるゲート電極部４ａを省略し、しかしながら、そ
れを埋めるようにゲート電極部４ｂをソース領域として
の半導体領域側に延長させ、これに応じて、ソース領域
としての半導体領域が、チャンネル領域側の半導体領域
部５ａ、５ａ’　　５ａ″と他の半導体領域部５ｂとを
有する場合、その半導体領域部５ａ、５ａ′、５ａ″を
省略した構成とすることもでき、その他、本発明の精神
を脱することなしに、種々の変型、変更をなし１＋′７
るであろう。

【図面の簡単な説明】

第１図は、本願第２番目の発明にょるＭＩＳ電界型トラ
ンジスタの実施例を示す路線的断面図である。 第２図は、その説明に供する、チャンネル領域のドレイ
ン領域としての半導体領域の近傍にお９ノるゲート絶縁
膜から深さ方向にみた、ＭＩＳ電界型トランジスタが飽
和動作領域にある場合でのポテンシャルの分布を示す図
である。 第３図は、本願第２番目の発明によるＭＩＳ電界型１〜
ランジスタの実施例を示す路線的断面図である。 第４図及び第５図は、それぞれ本願第３番目の発明によ
るＭＩＳ電界型トランジスタの第１及び第２の実施例を
示す路線的断面図である。 第６図及び第７図は、それぞれ本願第４番目の発明によ
るＭＩＳ電界型トランジスタの第１及び第２の実施例を
示ず路線的断面図である。 第８図は、本願第５番目の発明にょるＭＩＳ電界型トラ
ンジスタの第１の実施例を示ず路線的断面図である。 第９図は、その説明にきつするソース領域としての半導
体領域及びドレイン領域としての半導体領域のゲート絶
縁膜がら深さ方向にみ７ｊ不純物濃度の分布を示づ図で
ある。 第１０図、第第１図及び第１２図は、それぞれ本願第５
番目の発明によるＭＩｓ電界型トランジスタの第２、第
３及び第４の実施例を示す路線的断面図である。 第１３図及び第１４図は、それぞれ従来のＭＩｓ電界型
トランジスタを示ツ路線的断面図である。 第１５図は、第１３図に示す従来のＭＩＳ電界型トラン
ジスタの説明に供する、チャンネル領域のドレイン領域
としての半導体領域の近傍におけるゲート絶縁膜から深
さ方向にみた、ＭＩＳ電界型トランジスタが飽和動作領
域にある場合でのポテンシャルの分布を示す図である。 １・・・・・・・・・・・・・・・半導体基板２・・・
・・・・・・・・・・・・主面３・・・・・・・・・・
・・・・・ゲート絶縁膜４・・・・・・・・・・・・・
・・ゲート電極５．６・・・・・・・・・半導体領域 ７・・・・・・・・・・・・・・・チャンネル領域４′
・・・・・・・・・・・・ゲート電極４ａ、４ａｌ　　
、４ｂ ・・・・・・・・・・・・・・・ゲート電極部５．５′
　　５″　　５″′ ・・・・・・・・・・・・・・・半導体領域５ａ１５ａ
′、５ａｌ′　５ａｌｌＩ ・・・・・・・・・・・・・・・半導体領域部５ｂ・・
・・・・・・・・・・半導体領域部６．６　Ｌ　　　６
１／　　　６ｔＬＬ・・・・・・・・・・・・・・・半
導体領域６ａ、６ａ′、６ａ″、６８′〃 ・・・・・・・・・・・・・・・半導体領域部６ｂ・・
・・・・・・・・・・半導体領域部７． ７′ ・・・・・・チャンネル領域 ７ａ。 　ａ　Ｊ Ｃ

Claims (1)

1. 【特許請求の範囲】 １、第１の導電型を有する半導体基板の主面上に、ゲー
   ト絶縁膜を介してゲート電極が配され、 上記半導体基板内に、上記主面側から、上 記ゲート電極を挟んだ両位置において、第１の導電型と
   は逆の第２の導電型を有する第１及び第２の半導体領域
   が、それらの間にチャンネル領域を形成するように、そ
   れぞれソース領域及びドレイン領域として形成されてい
   るＭＩＳ電界型トランジスタにおいて、 上記ゲート電極が、上記第１及び第２の半 導体領域のいずれか一方または双方側における第１のゲ
   ート電極部と、他の第２のゲート電極部とを有し、 上記第１のゲート電極部が、上記第１及び 第２の半導体領域がｎ型であるかｐ型であるかに応じて
   上記第２のゲート電極部に比し大きなまたは小さな仕事
   函数を有する材料でなることを特徴とするＭＩＳ電界型
   トランジスタ。 ２、特許請求の範囲第１項記載のＭＩＳ電界型トランジ
   スタにおいて、 上記チャンネル領域が、上記第１及び第２ の半導体領域のいずれか一方または双方側における第１
   のチャンネル領域部と、他の第２のチャンネル領域部と
   を有し、 上記第１のチャンネル領域部が、上記第２ のチャンネル領域部に比し低い第１の導電型の不純物濃
   度を有していることを特徴とするＭＩＳ電界型トランジ
   スタ。 ３、特許請求の範囲第１項または第２項記載のＭＩＳ電
   界型トランジスタにおいて、 上記第１及び第２の半導体領域のいずれか 一方または双方が、上記チャンネル領域側における第１
   の半導体領域部と、他の第２の半導体領域部とを有し、 上記第１の半導体領域部が、上記第２の半 導体領域部に比し低い第２の導電型の不純物濃度を有す
   ることを特徴とするＭＩＳ電界型トランジスタ。 ４、特許請求の範囲第３項記載のＭＩＳ電界型トランジ
   スタにおいて、 上記第１の半導体領域部が、上記主面側か ら上記半導体基板の主面側とは反対側に到るに従い上記
   チャンネル領域側に膨出していることを特徴とするＭＩ
   Ｓ電界型トランジスタ。 ５、特許請求の範囲第３項または第４項記載のＭＩＳ電
   界型トランジスタにおいて、 上記第１の半導体領域部が、上記主面側か ら上記半導体基板の主面側とは反対側に到るに従い高く
   なる第２の導電型の不純物濃度分布を有することを特徴
   とするＭＩＳ電界型トランジスタ。