JPH055181B2 - - Google Patents
Info
- Publication number
- JPH055181B2 JPH055181B2 JP58106089A JP10608983A JPH055181B2 JP H055181 B2 JPH055181 B2 JP H055181B2 JP 58106089 A JP58106089 A JP 58106089A JP 10608983 A JP10608983 A JP 10608983A JP H055181 B2 JPH055181 B2 JP H055181B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- substrate
- field oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
本発明は、MOS型FETの構造に関する。
従来、MOS型FETは最も一般的にはSi基板上
に形成されたゲート領域を有することが通例であ
つた。
に形成されたゲート領域を有することが通例であ
つた。
しかし、上記従来技術では、MOS型FETの動
作速度がSiの電子及び正孔移動度によつて規制さ
れるという欠点があつた。
作速度がSiの電子及び正孔移動度によつて規制さ
れるという欠点があつた。
本発明は、かかる従来技術の欠点をなくし、高
速動作が可能なMOS型FETの構造を提供するこ
とを目的とする。
速動作が可能なMOS型FETの構造を提供するこ
とを目的とする。
Si基板上に選択的に形成されたフイールド酸化
膜と、このフイールド酸化膜に囲まれたSi基板中
に互いに離間して形成されたソース領域及びドレ
イン領域と、ソース領域とドレイン領域との間の
Si基板上に形成されたInPエピタキシヤル膜と、
この膜の上面に酸化膜を介して形成されゲート電
極とから構成されることを特徴とする。
膜と、このフイールド酸化膜に囲まれたSi基板中
に互いに離間して形成されたソース領域及びドレ
イン領域と、ソース領域とドレイン領域との間の
Si基板上に形成されたInPエピタキシヤル膜と、
この膜の上面に酸化膜を介して形成されゲート電
極とから構成されることを特徴とする。
以下、実施例により本発明を詳述する。
第１図は従来技術によるMOS型FETの要部の
断面図であり、Si基板１の表面には、フイールド
酸化膜２が形成され、該フイールド酸化膜２に囲
まれ、ソース拡散領域３、ドレイン拡散領域４に
挟まれた領域に、ゲート酸化膜５とその上に形成
されたゲート電極６からなるゲート領域が形成さ
れて成る。
断面図であり、Si基板１の表面には、フイールド
酸化膜２が形成され、該フイールド酸化膜２に囲
まれ、ソース拡散領域３、ドレイン拡散領域４に
挟まれた領域に、ゲート酸化膜５とその上に形成
されたゲート電極６からなるゲート領域が形成さ
れて成る。
第２図は、本発明によるMOS型FETの一実施
例を示す要部の断面図であり、Si基板１１の表面
に形成された、フイールド酸化膜１２に囲まれた
領域に、InPエピタキシヤル膜１３が形成され、
該InPエピタキシヤル膜１３に形成された、ソー
ス領域１４、ドレイン領域１５に挟まれた表面
に、ゲート酸化膜１６とその上に形成されたゲー
ト電極１７からなるゲート領域が形成されて成
る。
例を示す要部の断面図であり、Si基板１１の表面
に形成された、フイールド酸化膜１２に囲まれた
領域に、InPエピタキシヤル膜１３が形成され、
該InPエピタキシヤル膜１３に形成された、ソー
ス領域１４、ドレイン領域１５に挟まれた表面
に、ゲート酸化膜１６とその上に形成されたゲー
ト電極１７からなるゲート領域が形成されて成
る。
第３図は、本発明によるMOS型FETのその他
の実施例を示す要部の断面図であり、Si基板２１
の表面には、フイールド酸化膜２２が形成され、
該フイールド酸化膜２２に囲まれた領域に、ソー
ス拡散領域２４、ドレイン拡散領域２５に挟まれ
て、InPエピタキシヤル膜２３が形成され、該エ
ピタキシヤル膜２３の表面には、ゲート酸化膜２
６とその上に形成されたゲート電極２７からなる
ゲート領域が形成されて成る。
の実施例を示す要部の断面図であり、Si基板２１
の表面には、フイールド酸化膜２２が形成され、
該フイールド酸化膜２２に囲まれた領域に、ソー
ス拡散領域２４、ドレイン拡散領域２５に挟まれ
て、InPエピタキシヤル膜２３が形成され、該エ
ピタキシヤル膜２３の表面には、ゲート酸化膜２
６とその上に形成されたゲート電極２７からなる
ゲート領域が形成されて成る。
上記の如き、本発明によるとMOS型FETの少
なくともチヤネル領域がInPで形成され、InPの
電子移動度がSiの３〜４倍、正孔移動度がSiの
1.5倍程度あるため、高速のMOS型FETが作成で
きる効果があり、とりわけ、相補型MOS型FET
の高速化に適した構造となる。
なくともチヤネル領域がInPで形成され、InPの
電子移動度がSiの３〜４倍、正孔移動度がSiの
1.5倍程度あるため、高速のMOS型FETが作成で
きる効果があり、とりわけ、相補型MOS型FET
の高速化に適した構造となる。
さらに、本発明によるとMOS型FETの基板
を、一般的に幅広く用いられているSiで形成して
いるため、汎用・安価で製造性に優れた半導体装
置を構成することができるという効果も有する。
を、一般的に幅広く用いられているSiで形成して
いるため、汎用・安価で製造性に優れた半導体装
置を構成することができるという効果も有する。
尚、InPエピタキシヤル膜はSi表面全面に形成
され、該InPエピタキシヤル膜表面にフイールド
酸化膜を形成したり、ソース拡散領域やドレイン
拡散領域を前記InPエピタキシヤル層を含む領域
に形成しても良いことは言うまでもない。
され、該InPエピタキシヤル膜表面にフイールド
酸化膜を形成したり、ソース拡散領域やドレイン
拡散領域を前記InPエピタキシヤル層を含む領域
に形成しても良いことは言うまでもない。
第１図は従来技術によるMOS型FETの要部の
断面図であり、第２図及び第３図は本発明の実施
例を示す要部の断面図である。 １，１１，２１……Si基板、２，１２，２２…
…フイールド酸化膜、３，１４，２４……ソース
領域、４，１５，２５……ドレイン領域、５，１
６，２６……ゲート酸化膜、６，１７，２７……
ゲート電極、１３，２３……InPエピタキシヤル
膜。
断面図であり、第２図及び第３図は本発明の実施
例を示す要部の断面図である。 １，１１，２１……Si基板、２，１２，２２…
…フイールド酸化膜、３，１４，２４……ソース
領域、４，１５，２５……ドレイン領域、５，１
６，２６……ゲート酸化膜、６，１７，２７……
ゲート電極、１３，２３……InPエピタキシヤル
膜。
Claims (1)
- １ Si基板上に選択的に形成されたフイールド酸
化膜と、前記フイールド酸化膜に囲まれた前記Si
基板中に互いに離間して形成されたソース領域及
びドレイン領域と、前記ソース領域と前記ドレイ
ン領域との間の前記Si基板上に形成されたInPエ
ピタキシヤル膜と、前記InPエピタキシヤル膜の
上面に酸化膜を介して形成されたゲート電極とか
ら構成されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10608983A JPS59231865A (ja) | 1983-06-14 | 1983-06-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10608983A JPS59231865A (ja) | 1983-06-14 | 1983-06-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59231865A JPS59231865A (ja) | 1984-12-26 |
| JPH055181B2 true JPH055181B2 (ja) | 1993-01-21 |
Family
ID=14424817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10608983A Granted JPS59231865A (ja) | 1983-06-14 | 1983-06-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231865A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237475A (ja) * | 1987-03-25 | 1988-10-03 | Seiko Instr & Electronics Ltd | Ｍｏｓ型電界効果トランジスタの製造方法 |
| JP2947654B2 (ja) * | 1990-10-31 | 1999-09-13 | キヤノン株式会社 | Ｍｉｓ型トランジスタ |
| JP5599089B2 (ja) * | 2008-12-08 | 2014-10-01 | 住友化学株式会社 | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57122576A (en) * | 1981-01-22 | 1982-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor treating method |
-
1983
- 1983-06-14 JP JP10608983A patent/JPS59231865A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57122576A (en) * | 1981-01-22 | 1982-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor treating method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59231865A (ja) | 1984-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019265A (ko) | 트랜치 게이트 mos fet | |
| KR920008966A (ko) | 반도체장치 | |
| JPS62196360U (ja) | ||
| JPH055181B2 (ja) | ||
| JPH0479424U (ja) | ||
| JPH02114670A (ja) | 電界効果トランジスタ | |
| JPH05218403A (ja) | 半導体装置 | |
| JPS56126977A (en) | Junction type field effect transistor | |
| JPS6255303B2 (ja) | ||
| KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 | |
| JP2668713B2 (ja) | 高耐圧半導体装置 | |
| JPS60154661A (ja) | 半導体装置 | |
| JPH0770723B2 (ja) | デュアルゲートｍｏｓ電界効果トランジスタ | |
| JPS6224954B2 (ja) | ||
| JPS6279673A (ja) | 電界効果トランジスタ | |
| JP2532471B2 (ja) | 半導体装置 | |
| JPS59228770A (ja) | 半導体装置 | |
| JPH01255275A (ja) | 半導体装置 | |
| JPS64346U (ja) | ||
| JPH0242447U (ja) | ||
| JPH088356B2 (ja) | 縦型電界効果トランジスタ | |
| JPS6083363A (ja) | Ｃ−ｍｏｓ集積回路装置 | |
| JPS60210877A (ja) | 半導体装置 | |
| JPS58129651U (ja) | 接合形電界効果トランジスタ | |
| JPH02136340U (ja) |