JPH0472739A

JPH0472739A - 半導体装置の製造方法

Info

Publication number: JPH0472739A
Application number: JP18623690A
Authority: JP
Inventors: Shunichi Yamaki; 八巻　俊一
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-13
Filing date: 1990-07-13
Publication date: 1992-03-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕半導体装置の製造方法に関し、ゲート電極下の低濃度拡散層及び高濃度拡散層を制御性
良く、かつ、比較的簡便な工程で安定に形成することが
でき、ロフト間（ウェハ内）で素子特性をほぼ均一にす
ることができ、しかも相互コンダクタンスの大きなＬＤ
Ｄ構造を実現することができる半導体装置の製造方法を
提供することを目的とし、基板上にゲート絶縁膜及び第１の導電性膜パターンを形
成する工程と、該第１の導電性膜パターンをマスクとし
て用い、該基板に不純物を導入して低濃度拡散層を形成
する工程と、化学気相成長法により該第１の導電性膜パ
ターン上のみに選択成長させて半絶縁性膜を形成する工
程と、該半絶縁膜をマスクとして用い、該基板内に不純
物を導入して高濃度拡散層を形成することにより、該低
濃度拡散層及び該高濃度拡散層からなるソース／ドレイ
ン拡散層を形成するとともに、該半絶縁性膜に不純物を
導入し導電性化して第２の導電性膜を形成することによ
り、該第１、第２の導電性膜からなるゲート電極を形成
する工程を含むように構成し、又は基板上にゲート絶縁
膜及び第１の導電性膜パターンを形成する工程と、該第
１の導電性Ｍパターンをマスクとして用い、該基板内に
不純物を導入して低濃度拡散層を形成する工程と、該第
１の導電性膜パターンを覆うように第２の導電性膜を形
成する工程と、該第２の導電性膜をエッチハックして該
第１の導電性膜パターン側壁に該第２の導電性膜を残す
ことにより、該第１、第２の導電性膜からなるゲート電
極を形成する工程と、該第１、第２の導電性膜をマスク
として用い、該基板内に不純物を導入して高濃度拡散層
を形成することにより、低濃度拡散層及び高濃度拡散層
からなるソース／ドレイン拡散層を形成する工程とを含
むように構成する。

〔産業上の利用分野〕

本発明は、ゲート電極をチャネル領域上のみにならず低
濃度拡散層上にも配置したＬＤＤ構造のＭＯＳ）ランジ
スタの製造方法に適用することができ、特に、低濃度拡
散層及び高濃度拡散層を制御性良（安定に形成すること
ができる半導体装置の製造方法に関する。

近年、ＭＯＳ）ランジスタの微細化に伴い、その内部電
界の増大によるホットエレクトロン効果が問題となって
きている。この問題を解決するため、ゲート長が１μｍ
程度以下の装置からドレイン端に低濃度拡散層を設ける
ことにより空乏層を拡げて内部電界を緩和する、いわゆ
るＬＤＤ構造が採用されている。このＬＤＤ構造によれ
ばホットエレクトロンの発生量を低く抑えられるように
なってきたが、未だ完全に抑えることはできない。

後述するように、現状の製造方法では、低濃度拡散層の
上方がゲート電極側壁に形成されたスペーサとなる側壁
絶縁膜（サイドウオール）であるため、側壁絶縁膜下部
のシリコン基板との界面近傍にホットキャリアによって
発生した電荷が低濃度拡散層をピンチオフさせて高抵抗
となり、その結果としてトランジスタの相互コンダクタ
ンスｇ。

を大きく低下させていた。このため、現状のＬＤＤ構造
では、ホットキャリアの発生量を大きく減らす効果があ
るものの、同程度発生したホットキャリアに対しては、
ホットキャリアの発生部位の上部がゲート電極である通
常の単一ドレイン構造のものより、むしろ耐性の低い構
造となっていた。

そこで、ホットキャリアにより発生した電荷の影響を受
は難いＬＤＤ構造のトランジスタを製造する方法が必要
とされている。

〔従来の技術］第４図（ａ）〜（ｃ）は従来の半導体装置の製造方法を
説明する図である。図示例の製造方法はＬＤＤ構造のＭ
ＯＳ）ランジスタに適用する場合である。第４図におい
て、３１はＳｉ等からなり、例えばｐ型の基板、３２は
ＳｉＯ□等からなるゲート絶縁膜、３３はポリＳｉ等か
らなるゲート電極、３４はＳ　ｉ　Ｏｚ等からなるシリ
コン酸化膜、３５は例えばｎ−型の低濃度拡散層、３６
はＳｉｎ、等からなるサイドウオール、３７は例えばｎ
゛型の高濃度拡散層、３８は低濃度拡散層３５及び高濃
度拡散層３７からなるソース／ドレイン拡散層である。

次に、その製造方法について説明する。

まず、第４図（ａ）に示すように、例えばＣＶＤ法によ
りｐ型のシリコン基板３１上にＳｉｎ、及びポリＳｉを
順次堆積した後、例えばウェットエツチングによりポリ
Ｓｉ、Ｓｉｎ、を選択的にエツチングすることにより、
ゲート電極３３及びゲート絶縁膜３２を形成する。

次に、第３図（ｂ）に示すように、例えば熱酸化により
基板３１及びゲート電極３３を酸化してシリコン酸化膜
３４を形成した後、例えばＰのイオン注入によりゲート
電極３３をマスクとしてシリコン酸化膜３４を介して基
板３１内にＰ゛を導入してｎ−型の低濃度拡散層３５を
形成する。

そして、例えばＣＶＤ法によりゲート電極３３を覆うよ
うに全面にＳｉＯ□を堆積した後、例えばＲＩＥにより
Ｓ　ｔ　Ｏｚをエッチバックしてゲート電極３３側壁に
サイドウオール３６を形成するとともに、ゲート電極３
３を露出させた後、例えばＰのイオン注入によりゲート
電極３３及びサイドウオール３６をマスクとしてシリコ
ン酸化膜３４を介して基板３１内にＰ゛を導入して高濃
度拡散層３７を形成することにより、第４図（ｃ）に示
すような低濃度拡散層３５及び高濃度拡散層３７からな
るＬＤＤ構造のソース／ドレイン拡散層３８を得ること
ができる。

上記した従来の製造方法では、低濃度拡散層３５を形成
することにより内部電界を緩和してホットエレクトロン
効果を抑制することができるという利点がある。しかし
ながら、低濃度拡散層３５の上方に絶縁物のスペーサと
なるサイドウオール３６が形成されているためここにホ
ットエレクトロンによって発生した電荷が蓄積され、こ
の電荷が低濃度拡散層３５を空乏化し、その結果、動作
時間の経過とともに相互コンダクタンスｇ、が大きく劣
化してしまうという欠点がある。

上記した相互コンダクタンスｇ、の劣化を回避するため
には、従来、第５図に示す如く、低濃度拡散層３５の上
方にもゲート電極３３を配置するＬＤＤ構造が知られて
いる。なお、第５図において、第４図と同一符号は同一
または相当部分を示し、４１はＳｉｎｇ等からなるフィ
ールド酸化膜、４２はチャネルストッパである。

このようなＬＤＤ構造であれば、たとえホットキャリア
が発生してゲート酸化膜３２中に電荷が発生しても、ゲ
ート電極３３による電界が支配的に働（ため、相互コン
ダクタンスｇｍの大きな劣化には結びつかず、第４図に
示すものに較べて１０３倍程変長寿命とすることができ
るという利点がある。

次に、第５図に示す如く低濃度拡散層３５上方にもゲー
ト電極３３を形成する半導体装置の製造方法について、
以下具体的に図面を用いて説明する。

第６図（ａ）〜（ｆ）は従来の半導体装置の製造方法の
他の一例を説明する図である。図示例の製造方法は１９
８６年の学会誌’Ｔｅｃｈｉｃａｌ　Ｄｉｇｅｓｔ　Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖ
ｉｃｅｓ　ＭｅｅｔｉｎｇＪｐ、７４２（報告者：　Ｔ
ｉａｏ−ｙｕａｏ　Ｈｕａｎｇ他」に報告されている。

第６図において、第４図と同一符号は同一または相当１
部分を示し、５１はポリシリコン膜、５１ａはポリシリ
コン膜５１に形成された凸部、５２はレジスト等からマ
スク層、５３はＳｉｎ、等からなる絶縁膜、５３ａはＳ
ｉｎ、等からなるサイドウオールである。

次に、その製造方法について説明する。

まず、第６図（ａ）に示すように、例えばＣ■Ｄ法乙こ
よりｐ型のシリコン基板３１上に５ｉｎ２及びポリＳｉ
を順次堆積してゲート絶縁膜３２及びポリシリコン膜５
１を形成した後、ポリシリコン膜５１上にレジストをパ
ターニングにしてマスク層５２を形成する。

次に、第６図（ｂ）に示すように、例えばＲＩＥにより
マスク層５２を用いてポリシリコン膜５２を選択的にエ
ツチングする。この時、ポリシリコン膜５１に凸部５１
ａが形成され、凸部５１ａ以外には凸部５１ａよりも薄
い膜厚のポリシリコン膜５１がゲート絶縁膜３２上に残
される。次いで、マスク層５２を除去する。

次に、第６図（ｃ）に示すように、例えばＰのイオン注
入によりポリシリコン膜５１の凸部５１ａをマスクとし
て基板３１内にＰ゛を導入してｎ−型の低濃度拡散層３
５を形成する。

次に、第６図（ｄ）に示すように、例えばＣＶＤ法によ
り凸部５１ａを覆うように全面にＳ　ｉ　Ｏ。

を堆積して絶縁膜５３を形成する。

次に、第６図（ｅ）に示すように、例えばＲＩＥによす
絶縁膜５３をエッチバックして凸部５１ａ側壁にサイド
ウオール５３ａを形成した後、例えばＲＩＥにより凸部
５１ａ及びサイドウオール５３ａをマスクとしてポリシ
リコン５１を選択的にエツチングしてゲート絶縁膜３２
を露出させる。この時、凸部５１ａを有するポリＳｉか
らなる逆Ｔ字型のゲート電極３３が形成される。

ソシテ、例えばＡｓのイオン注入により凸部５１ａ及び
サイドウオール５３ａをマスクとして基板３１内にＡｓ
”を導入してｎ゛型の高濃度拡散層３７を形成すること
により、第６図（ｆ）に示すような低濃度拡散層３５及
び高濃度拡散層３７からなるＬＤＤ構造のソース／ドレ
イン拡散層３８を得ることができる。

上記した製造方法にすれば、低濃度拡散層３５の上方に
もゲート電極３３を形成することができるので、相互コ
ンダクタンスｇ、の大きな劣化を防止することができる
という利点がある。

〔発明が解決しようとする課題〕

しかしながら、上記した第６図に示す従来の半導体装置
の製造方法では、ポリシリコン膜５１のエツチングを途
中で止めるために凸部５１ａ以外のポリシリコン５１の
厚さ制御が不安定になるという問題があった。このため
、イオン注入により形成される低濃度拡散１ｉ３５及び
高濃度拡散層３７を制御性良く安定に形成することがで
きず、口・ント間（ウェハ内）で素子特性がばらつくと
いう問題があった。

そこで、本発明は、ゲート電極下の低濃度拡散層及び高
濃度拡散層を制御性良く、かつ、比較的簡便な工程で安
定に形成することができ、ロフト間（ウェハ内）で素子
特性を略均−にすることができ、しかも相互コンダクタ
ンスの大きなＬＤＤ構造を実現することができる半導体
装置の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

第１の発明による半導体装置の製造方法は上記目的達成
のため、基板上にゲート絶縁膜及び第１の導電性膜パタ
ーンを形成する工程と、該第１のｉｔ性膜パターンをマ
スクとして用い、該基板に不純物を導入して低濃度拡散
層を形成する工程と、化学気相成長法により該第１の導
電性膜パターン上のみに選択成長させて半絶縁性膜を形
成する工程と、該半絶縁性膜をマスクとして用い、該基
板内に不純物を導入して高濃度拡散層を形成することに
より、該低濃度拡散層及び該高濃度拡散層からなるソー
ス／ドレイン拡散層を形成するとともに、該半絶縁性膜
に不純物を導入し導電性化して第２の導電性膜を形成す
ることにより、該第１、第２、の導電性膜からなるゲー
ト電極を形成する工程とを含むものである。また、第２
の発明においては、半絶縁性膜形成後、半絶縁性膜側壁
に側壁絶縁膜を形成する工程を含む場合であってもよい
。

第２の発明による半導体装置の製造方法は上記目的達成
のため、基板上にゲート絶縁膜及び第１の導電性膜パタ
ーンを形成する工程と、該第１のｉｔ性膜パターンをマ
スクとして用い、該基板内に不純物を導入して低濃度拡
散層を形成する工程と、該第１の導電性膜パターンを覆
うように第２の導電性膜を形成する工程と、該第２の導
電性膜をエッチバックして該第１の導電性膜パターン側
壁に該第２の導電性膜を残すことにより、該第１、第２
の導電性膜からなるゲート電極を形成する工程と、該第
１、第２の導電性膜をマスクとして用い、該基板内に不
純物を導入して高濃度拡散層を形成することにより、低
濃度拡散層及び高濃度拡散層からなるソース／ドレイン
拡散層を形成する工程とを含むものである。また、第３
の発明においては、第１の導電性膜パターン形成後、第
１の導電性膜パターンを覆うように前記第２の導電性膜
及び絶縁膜を形成する工程を含む場合であってもよい。

〔作用〕

本発明では、実施例で後述するように、第２図（ａ）〜
（ｄ）に示す如く、ポリシリコン膜パターン４を膜厚制
御性の良いＣＶＤ法と工、７チング選択比の大きいエツ
チングにより形成することができるとともに、ポリシリ
コン膜パターン４側壁に形成する半絶縁性Ｇｅ層６を膜
厚制御性の良いＣＶＤ法による選択成長により形成して
いるためその結果としてゲート電極１１を構成する導電
性００層６ａ下に低濃度拡散層５及び高濃度拡散層９を
制御性良く安定に形成することができる。

〔実施例］以下、本発明を図面に基づいて説明する。

第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の構
造を示す断面図、第２図は一実施例の製造方法を説明す
る図である。第１図において、ｌはＳｔ等からなり例え
ばｐ型の基板、２はＳｉＯ□等からなるフィールド酸化
膜、３はＳｔＯ□等からなるゲート絶縁膜、４はポリシ
リコン膜パターン、５は例えばｎ−型の低濃度拡散層、
６はポリシリコン膜パターン４上のみに形成された半絶
縁性Ｇｅ層、７は半絶縁性Ｇｅ層層側側壁形成された５
ｉＯｚ等からなる側壁絶縁膜、８はＳｉＯ□等からなる
絶縁膜、９は例えばｎ゛型の高濃度拡散層、１０は低濃
度拡散層５及び高濃度拡散層９からなるソース／ドレイ
ン拡散層、１１はポリシリコン膜パターン４及び導電性
Ｇｅ層６ａからなるゲート電極、１２はＳｉｎ、膜及び
ＰＳＧ膜等からなる眉間絶縁膜、１３は層間絶縁膜１２
に形成されたコンタクトホール、１４はＡ１等からなる
配線層である。

次に、その製造方法について説明する。

まず、第２図（ａ）に示すように、ＬＯＣＯ３によりｐ
型のシリコン基板１を酸化して膜厚が例えば５０００人
のフィールド酸化膜２を形成し、例えば熱酸化により基
板１を酸化して膜厚が例えば１５０人のゲート絶縁膜３
を形成した後、例えばＣＶＤ法により全面にポリＳｉを
堆積して膜厚が例えば２０００人のポリシリコン膜を形
成する。次いで、例えばＲＩＢによりポリシリコン膜を
選択的にエツチングしてポリシリコン膜パターン４を形
成するとともに、ゲート絶縁膜３を露出させた後、例え
ばＰ　（Ａｓ等でもよい）のイオン注入によりポリシリ
コン膜パターン４をマスクとしゲート絶縁膜３を介して
基板１と反対導電型のＰ゛を例えばＩ　ＸＩＯ”ＣＩ−
”、３ＱＫｅＶで基板１内に導入シテｎ型の低濃度拡散
層５を形成する。

次に、第１図（ｂ）に示すように、例えば反応ガスとし
てＳｉＨ，ガスとＧＨｅ系のガスを用い、例えば５００
〜７００″ＣでＣＶＤ法によりポリシリコン膜パターン
４上のみに半絶縁性Ｇｅを選択成長させて膜厚が例えば
０．１μｍの半絶縁性Ｃｅ層６を形成する。この時、半
絶縁性Ｇｅ層６はフィールド酸化膜２及びゲート絶縁膜
３上には形成されない。

次に、第１図（Ｃ）に示すように、例えばＣＶＤ法によ
り半絶縁性Ｇｅ層６を覆うようにＳｉｎ。

を堆積してＳｉｎ、膜を形成した後、例えばＲＩＥによ
りＳｉｎ、膜をエッチバックして半絶縁性Ｇｅ層層側側
壁側壁絶縁膜７を形成するとともに、基板１を露出させ
る。

次に、例えば熱酸化により基板ｌを酸化して絶縁膜８を
形成した後、半絶縁性Ｇｅ層６及び側壁絶縁膜７をマス
クとし絶縁膜８を介して基板１と反対導電型のＡｓ”を
例えば４ｘ１ｇ”ｃｕｔ−”、７０ＫｅＶで基板１内に
導入してｎ゛型の高濃度拡散層９を形成することにより
、低濃度拡散層５及び高濃度拡散層９からなるソース／
ドレイン拡散層１０を形成するとともに、半絶縁性Ｇｅ
層６にＡｓ”を導入し導電性化して導電性Ｇｅ層６ａを
形成することにより、ポリシリコン膜パターン４及び導
電性Ｇｅ層６ａからなるゲート電極１１を形成する。

そして、例えばＣＶＤ法により全面にＳｉＯ□、ＰＳＧ
を順次堆積して膜厚が例えば１０００人のＳｉＯ２膜及
び膜厚が例えば５０００人のＰＳＧ膜からなる層間絶縁
膜１２を形成し、例えばＲＩＢにより眉間絶縁膜１２に
コンタクトホール１３を形成した後、コンタクトホール
１３内のゲート電極１１及びソース／ドレイン拡散層１
０と各々コンタクトを取るようにＡＩｌからなる配線層
１４を形成することにより、第１図に示すような半導体
装置を得ることができる。

すなわち、本実施例では、ＣＶＤ法によりポリシリコン
膜パターン４上のみに選択成長させて半絶縁性Ｇｅ層６
を形成し、半絶縁性Ｇｅ層層側側壁側壁絶縁膜７を形成
し、半絶縁性Ｇｅ層６及び側壁絶縁膜７をマスクとして
基板ｌ内に不純物を導入して高濃度拡散層９を形成する
ことにより、低濃度拡散層５及び高濃度拡散層９からな
るソース／ドレイン拡散層１０を形成するとともに、半
絶縁性Ｇｅ層６に不純物を導入し導電性化して導電性Ｇ
ｅ層６ａを形成することにより、ポリシリコン膜パター
ン４及び導電縁性Ｇｅ層６ａからなるゲート電極１１を
形成している。このように、ポリシリコン膜パターン４
を膜厚制御性の良いＣＶＤ法とエツチング選択比の大き
いエツチングにより形成することができるとともに、ポ
リシリコン膜パターン４上に形成する半絶縁性Ｇｅ層６
を膜厚制御性の良いＣＶＤ法による選択成長により形成
しているため、その結果としてゲート電極１１を構成す
る導電性Ｇｅ層６ａ下に低濃度拡散層５及び高濃度拡散
層９を制御性よく安定に形成することができる。したが
って、ホットキャリア耐性に優れた低濃度拡散層５上に
もゲート電極１１が存するＬＤＤ構造が制御性良く形成
することができ、ロフト間（ウェハ）内で素子特性を略
均−にすることができ、集積回路の性能向上に寄与させ
ることができる。

次に、第３図は本発明に係る半導体装置の製造方法の他
の実施例を説明する図である。第３図において、第１図
及び第２図と同一符号は同一または相当部分を示し、２
１は導電性Ｇｅ層、２２はＳｉＯ□等からなる絶縁膜、
２３はポリシリコン膜パターン４及び導電性Ｇｅ層２１
からなるゲート電極である。

次に、その製造方法について説明する。

まず、第１図（ａ）で説明した工程と同様、基板１上に
フィールド酸化膜２、ゲート絶縁膜３及びポリシリコン
膜パターン４を順次形成した後、ポリシリコン膜パター
ン４をマスクとしてＰ゛を例えばＩ　ＸＩＯ’　ｅｌｌ
−”、３０ＫｅＶで基板１内に導入してｎ−型の低濃度
拡散層５を形成する。

次に、第１図（ｂ）に示すように、例えばＣＶＤ法によ
りポリシリコン膜パターン４を覆うように膜厚が例えば
５００人の半絶縁性Ｇｅ層を形成し、半絶縁性Ｇｅ層に
Ｐ゛を４Ｘ１０”ｅｌｍ−”、２０ＫｅＶで導入し半絶
縁性Ｇｅ層を導電性化して導電性Ｇｅ層２１を形成した
後、例えばＣＶＤ法により導電性Ｇｅ層２１上にＳ　ｉ
　Ｏｚを堆積して膜厚が例えば１０００人の絶縁膜２２
を形成する。

次に、第１図（Ｃ）に示すように、例えばＲＩＥにより
絶縁膜２２及び導電性Ｇｅ層２１をエッチバックしてポ
リシリコン膜パターン４側壁に導電性Ｇｅ層２１及び絶
縁膜２２を残すことにより、ポリシリコン膜パターン４
及び導電性Ｇｅ層２１からなるゲート電極２３を形成す
るとともに、基板１を露出させる。

次に、例えば熱酸化により基板ｌを酸化して絶縁膜８を
形成した後、ポリシリコン膜パターン４、導電性Ｇｅ層
２１及び絶縁膜２２をマスクとし絶縁膜８を介して基板
１と反対導電型のＡｓ’を例えば４Ｘ１０”ａｍ−２，
７０ＫｅＶで基板ｌ内に導入してｎ゛型の高濃度拡散層
９を形成することにより、低濃度拡散層５及び高濃度拡
散層９からなるソース／ドレイン拡散層１０を形成する
。

そして、例えばＣＶＤ法により全面にＳｉＯ□、ＰＳＧ
を順次堆積して膜厚が例えば１０００人のＳｉＯ２膜及
び膜厚が例えば５０００人のＰＳＧ膜からなる眉間絶縁
膜１２を形成し、例えばＲＩＥにより眉間絶縁膜１２に
コンタクトホール１３を形成した後、コンタクトホール
１３内のゲート電極１１及びソース／ドレイン拡散層１
０と各々コンタクトを取るようにＡｌからなる配線層１
４を形成することにより、第２図（ｄ）に示すような半
導体装置を得ることができる。

すなわち、本実施例では、ＣＶＤ法によりポリシリコン
膜パターン４を覆うように導電性Ｇｅ層２１及び絶縁膜
２２を形成し、絶縁膜２２及び導電性Ｇｅ層２１をエッ
チバックしてポリシリコン膜パターン４側壁に導電性Ｇ
ｅ層２１及び絶縁膜２２を残すことにより、ポリシリコ
ン膜パターン４及び導電性Ｇｅ層２１からなるゲート電
極２３を形成し、ポリシリコン膜パターン４及び導電性
Ｇｅ層２１をマスクとし基板１内に不純物を導入して高
濃度拡散層９を形成することにより、低濃度拡散層５及
び高濃度拡散層９からなるソース／ドレイン拡散層１ｏ
ヲ形成している。このように、ポリシリコン膜パターン
４を膜厚制御性の良いＣＶＤ法とエツチング選択比の大
きいエツチングにより形成することができるとともに、
ポリシリコン膜パターン４側壁に形成する導電性Ｇｅ層
２１を膜厚制御性のよいＣＶＤ法及びエツチング選択比
の大きいエッチバックにより形成しているため、その結
果としてゲート電極２３を構成する導電性Ｇｅ層２１下
に低濃度拡散層５及び高濃度拡散層９を制御性よく安定
に形成することができる。したがって、ホットキャリア
性に優れた低濃度拡散層５上にもゲート電極２３が存す
るＬＤＤ構造が制御性良く形成することができ、ロフト
（ウェハ）内で素子特性を略均−にすることができ、集
積回路の性能向上に寄与することができる。

〔発明の効果〕

本発明によれば、ゲート電橋下に低濃度拡散層を制御性
良く、かつ、比較的簡便な工程で安定に形成することが
でき、ロフト間（ウェハ内）で素子特性を略均−にする
ことができ、しかも相互コンダクタンスの大きなＬＤＤ
構造を実現することができるという効果がある。

【図面の簡単な説明】

第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の構
造を示す断面図、第２図は一実施例の製造方法を説明す
る図、第３図は他の実施例の製造方法を説明する図、第
４図は従来例の一例の製造方法を説明する図、第５図は
従来例の他の一例のＬＤＤ構造トランジスタの構造を示
す断面図、第６図は従来例の他の一例の製造方法を説明する図であ
る。１・・・・・・基板、３・・・・・・ゲート絶縁膜、４・・・・・・ポリシリコン膜パターン、５・・・・・
・低濃度拡散層、６・・・・・・半絶縁性Ｇｅ層、６ａ・・・・・・導電性Ｇｅ層、７・・・−・・側壁絶縁膜、９・・・・・・絶縁膜、１０・・・・・・高濃度拡散層、１１・・・・・・ゲート電極、２１・・・・・・導電層Ｇｅ層、２２・・・・・・絶縁層、２３・・・・・・ゲート電極。第凶第凶第図１１ｉｉｉＩＪ第凶

Claims

【特許請求の範囲】

（１）基板（１）上にゲート絶縁膜（３）及び第１の導
電性膜パターン（４）を形成する工程と、該第１の導電
性膜パターン（４）をマスクとして用い、該基板（１）
に不純物を導入して低濃度拡散層（５）を形成する工程
と、化学気相成長法により該第１の導電性膜パターン（４）
上のみに選択成長させて半絶縁性膜（６）を形成する工
程と、該半絶縁性膜（６）をマスクとして用い、該基板（１）
内に不純物を導入して高濃度拡散層（９）を形成するこ
とにより、該低濃度拡散層（５）及び該高濃度拡散層（
９）からなるソース／ドレイン拡散層（１０）を形成す
るとともに、該半絶縁性膜（６）に不純物を導入し導電
性化して第２の導電性膜（６ａ）を形成することにより
、該第１、第２の導電性膜（４、６ａ）からなるゲート
電極（１１）を形成する工程を含むことを特徴とする半
導体装置の製造方法。
（２）前記半絶縁性膜（６）形成後、該半絶縁性膜（６
）側壁に側壁絶縁膜（７）を形成する工程を含むことを
特徴とする請求項１記載の半導体装置の製造方法。
（３）基板（１）上にゲート絶縁膜（３）及び第１の導
電性膜パターン（４）を形成する工程と、該第１の導電
性膜パターン（４）をマスクとして用い、該基板（１）
内に不純物を導入して低濃度拡散層（５）を形成する工
程と、該第１の導電性膜パターン（４）を覆うように第２の導
電性膜（２１）を形成する工程と、該第２の導電性膜（
２１）をエッチバックして該第１の導電性膜パターン（
４）側壁に該第２の導電性膜（２１）を残すことにより
、該第１、第２の導電性膜（４、２１）からなるゲート
電極（２３）を形成する工程と、該第１、第２の導電性膜（４、２１）をマスクとして用
い、該基板（１）内に不純物を導入して高濃度拡散層（
９）を形成することにより、低濃度拡散層（５）及び高
濃度拡散層（９）からなるソース／ドレイン拡散層（１
０）を形成する工程とを含むことを特徴とする半導体装
置の製造方法。
（４）前記第１の導電性膜パターン（４）形成後、該第
１の導電性膜パターン（４）を覆うように前記第２の導
電性膜（２１）及び絶縁膜（２２）を形成する工程を含
むことを特徴とする請求項３記載の半導体装置の製造方
法。