JPH02137372A - Ｍｏｓ電界効果型トランジスタ - Google Patents
Ｍｏｓ電界効果型トランジスタInfo
- Publication number
- JPH02137372A JPH02137372A JP29179488A JP29179488A JPH02137372A JP H02137372 A JPH02137372 A JP H02137372A JP 29179488 A JP29179488 A JP 29179488A JP 29179488 A JP29179488 A JP 29179488A JP H02137372 A JPH02137372 A JP H02137372A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- work function
- polycrystalline silicon
- effect transistor
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 11
- 239000007772 electrode material Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 7
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、 ＭＯ８電界効果型トランジスタに関し、特
に、ＭＯＳ電界効果型トランジスタのゲート電極構造に
関する。
に、ＭＯＳ電界効果型トランジスタのゲート電極構造に
関する。
従来の技術
従来、）４０Ｓ電界効果型トランジスタのゲート電極は
、単一のゲート電極材料より形成されていた。
、単一のゲート電極材料より形成されていた。
発明が解決しようとする課題
上述した従来のＭＯＳ電界効果型トランジスタのゲート
電極は、単一のゲート電極材料より形成されているので
、ゲート電極幅が微細化された時に、チャネル方向にチ
ャネル中のポテンシャルを変化させ、ＭＯＳトランジス
タの微細化による性能劣化を抑制することは困難であっ
た。
電極は、単一のゲート電極材料より形成されているので
、ゲート電極幅が微細化された時に、チャネル方向にチ
ャネル中のポテンシャルを変化させ、ＭＯＳトランジス
タの微細化による性能劣化を抑制することは困難であっ
た。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決し、ＭＯＳトランジスタの微細化による特性の劣
化を防止することを可能とした新規なＭＯＳ を界効果
型トランジスタを提供することにある。
従って本発明の目的は、従来の技術に内在する上記課題
を解決し、ＭＯＳトランジスタの微細化による特性の劣
化を防止することを可能とした新規なＭＯＳ を界効果
型トランジスタを提供することにある。
発明の従来技術に対する相違点
上述した従来の１１１Ｏ８電界効果型トランジスタに対
し、本発明による１ｌＩＯ８電界効果トランジスタのゲ
ート電極は、仕事関数の異なった２つのゲート電極材料
よりなっているので、チャネル内のポテンシャルを変化
させることが可能であるという相違点を有する。
し、本発明による１ｌＩＯ８電界効果トランジスタのゲ
ート電極は、仕事関数の異なった２つのゲート電極材料
よりなっているので、チャネル内のポテンシャルを変化
させることが可能であるという相違点を有する。
課題を解決するための手段
前記目的を達成する為に、本発明に係る電界効果型トラ
ンジスタは、ゲート電極が第１のゲート電極と、前記第
１のゲート電極の側面に接する第２のゲート電極より形
成され、前記第１のゲート電極材料と第２のゲート電極
材料の仕事関数が異なることを構造上の特徴としている
。
ンジスタは、ゲート電極が第１のゲート電極と、前記第
１のゲート電極の側面に接する第２のゲート電極より形
成され、前記第１のゲート電極材料と第２のゲート電極
材料の仕事関数が異なることを構造上の特徴としている
。
実施例
次に本発明をその好ましい各実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明による第１の実施例を示し、ゲートを極
として多結晶シリコンとモリブデンシリサイドを用いた
場合のＮ−チャネルのＭＯＳ電界効果型トランジスタの
構造断面図である。
として多結晶シリコンとモリブデンシリサイドを用いた
場合のＮ−チャネルのＭＯＳ電界効果型トランジスタの
構造断面図である。
第１図を参照するに、１０は基板の比抵抗が１Ω・ｃｍ
のＰ型Ｓｉ基板、１１は膜厚が２００人のゲート酸化膜
である。１２は多結晶シリコンであり、膜厚が５ （＋
００人であって、不純物としてリンが１０”ｃｓ＋１
以上ドープされている。１３は横方向の膜厚が２０００
人のモリブデンシリサイドである。１４はｎ１拡散層で
ある。
のＰ型Ｓｉ基板、１１は膜厚が２００人のゲート酸化膜
である。１２は多結晶シリコンであり、膜厚が５ （＋
００人であって、不純物としてリンが１０”ｃｓ＋１
以上ドープされている。１３は横方向の膜厚が２０００
人のモリブデンシリサイドである。１４はｎ１拡散層で
ある。
第２図は本発明による第２の実施例を示す構造断面図で
ある９ 第２図において、２０はｎ型Ｓｉ基板、２１はゲート酸
化膜、２２はモリブデン、２３はタングステンシリサイ
ドをそれぞれ示し、２４はｐ＋拡酸層である。
ある９ 第２図において、２０はｎ型Ｓｉ基板、２１はゲート酸
化膜、２２はモリブデン、２３はタングステンシリサイ
ドをそれぞれ示し、２４はｐ＋拡酸層である。
この第２の実施例では、ゲート電極がモリブデン２２と
タングステンシリサイド２３により形成されているので
、ゲート電極材料が小さく、高速化に適する。
タングステンシリサイド２３により形成されているので
、ゲート電極材料が小さく、高速化に適する。
発明の詳細
な説明したように、本発明によれば、ゲートを極を仕事
関数の異なる２種類の材料で形成することにより、ＭＯ
Ｓトランジスタの微細化による特性の劣（ヒを防止でき
る効果が得られる。これを第１の実施例を例として説明
すると、 １２の多結晶シリコンより１３のモリブデン
シリサイドは仕事関数がＱ、５Ｖ程度大きい。一方トラ
ンジスタの閾値電圧Ｖτは、ドレイン電圧が印加された
状態では、多結晶シリコンの仕事関数によって決定され
る閾値電圧Ｖ〒により定まる。しかしながら、モリブデ
ンシリサイドの仕事関数が大きいので、チャネル長が短
くなった時のショートチャネル効果による＠値電圧Ｖ丁
の減少を、同じチャネル長の多結晶シリコンゲートＭＯ
８）ランジスタより抑えることができる。
関数の異なる２種類の材料で形成することにより、ＭＯ
Ｓトランジスタの微細化による特性の劣（ヒを防止でき
る効果が得られる。これを第１の実施例を例として説明
すると、 １２の多結晶シリコンより１３のモリブデン
シリサイドは仕事関数がＱ、５Ｖ程度大きい。一方トラ
ンジスタの閾値電圧Ｖτは、ドレイン電圧が印加された
状態では、多結晶シリコンの仕事関数によって決定され
る閾値電圧Ｖ〒により定まる。しかしながら、モリブデ
ンシリサイドの仕事関数が大きいので、チャネル長が短
くなった時のショートチャネル効果による＠値電圧Ｖ丁
の減少を、同じチャネル長の多結晶シリコンゲートＭＯ
８）ランジスタより抑えることができる。
第１図は本発明による第１の実施例を示す断面図である
。 １１〕・・・Ｐ型Ｓｉ基板、１１・・・ゲート酸化膜、
１２・・・多結晶シリコン、１３・・・モリブデンシリ
サイド、１４・・・ｎ＋拡散層 第２Ｉ２Ｉは本発明による第２の実施例を示す断面図で
ある。 ２０・・・ｎ型Ｓｉ基板、２１・・・ゲート酸化膜、２
２・・・モリブデン、２３・・・タングステンシリサイ
ド、２４・・・ｐ“拡散層 第１０ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第２図
。 １１〕・・・Ｐ型Ｓｉ基板、１１・・・ゲート酸化膜、
１２・・・多結晶シリコン、１３・・・モリブデンシリ
サイド、１４・・・ｎ＋拡散層 第２Ｉ２Ｉは本発明による第２の実施例を示す断面図で
ある。 ２０・・・ｎ型Ｓｉ基板、２１・・・ゲート酸化膜、２
２・・・モリブデン、２３・・・タングステンシリサイ
ド、２４・・・ｐ“拡散層 第１０ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第２図
Claims (1)
- ゲート電極が第１のゲート電極と該第１のゲート電極側
面に接する第２のゲート電極より形成され、前記第２の
ゲート電極材料の仕事関数が前記第１のゲート電極材料
の仕事関数と異なることを特徴とするＭＯＳ電界効果型
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29179488A JPH02137372A (ja) | 1988-11-18 | 1988-11-18 | Ｍｏｓ電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29179488A JPH02137372A (ja) | 1988-11-18 | 1988-11-18 | Ｍｏｓ電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02137372A true JPH02137372A (ja) | 1990-05-25 |
Family
ID=17773516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29179488A Pending JPH02137372A (ja) | 1988-11-18 | 1988-11-18 | Ｍｏｓ電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02137372A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232389A (ja) * | 1993-02-04 | 1994-08-19 | Nec Corp | 電界効果型トランジスタおよびその製造方法 |
| EP0856892A2 (en) * | 1997-01-30 | 1998-08-05 | Oki Electric Industry Co., Ltd. | MOSFET and manufacturing method thereof |
| US5998848A (en) * | 1998-09-18 | 1999-12-07 | International Business Machines Corporation | Depleted poly-silicon edged MOSFET structure and method |
| US6043545A (en) * | 1998-02-07 | 2000-03-28 | United Microelectronics Corp. | MOSFET device with two spacers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134879A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 半導体装置 |
| JPS6273668A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-11-18 JP JP29179488A patent/JPH02137372A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134879A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 半導体装置 |
| JPS6273668A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232389A (ja) * | 1993-02-04 | 1994-08-19 | Nec Corp | 電界効果型トランジスタおよびその製造方法 |
| US5770506A (en) * | 1993-02-04 | 1998-06-23 | Nec Corporation | Method of fabricating a field effect transistor with short gate length |
| EP0856892A2 (en) * | 1997-01-30 | 1998-08-05 | Oki Electric Industry Co., Ltd. | MOSFET and manufacturing method thereof |
| EP0856892A3 (en) * | 1997-01-30 | 1999-07-14 | Oki Electric Industry Co., Ltd. | MOSFET and manufacturing method thereof |
| US6043545A (en) * | 1998-02-07 | 2000-03-28 | United Microelectronics Corp. | MOSFET device with two spacers |
| US5998848A (en) * | 1998-09-18 | 1999-12-07 | International Business Machines Corporation | Depleted poly-silicon edged MOSFET structure and method |
| US6100143A (en) * | 1998-09-18 | 2000-08-08 | International Business Machines Corporation | Method of making a depleted poly-silicon edged MOSFET structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451744A (en) | Monolithic integrated reference voltage source | |
| KR100333168B1 (ko) | Ｓｏｉ 반도체장치 및 그 제조방법 | |
| JPH06342883A (ja) | Ｍｏｓｆｅｔおよびｃｍｏｓデバイス | |
| JPH02137372A (ja) | Ｍｏｓ電界効果型トランジスタ | |
| US7208798B2 (en) | Semiconductor device with an enhancement type field effect transistor in which threshold voltage is dependent upon substrate bias voltage | |
| EP0870332B1 (en) | Method for manufacturing a MOSFET semiconductor device with reduced off-state gate oxide field | |
| JPH03119764A (ja) | 半導体装置 | |
| JPH03160761A (ja) | 半導体装置 | |
| JP3097673B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0521800A (ja) | Ｓｏｉｍｏｓｆｅｔ | |
| JP2004247460A (ja) | 半導体装置 | |
| JPS6032354A (ja) | 半導体集積回路 | |
| JP2917931B2 (ja) | インバータ構造 | |
| JP3413039B2 (ja) | 半導体装置 | |
| JPH022155A (ja) | 半導体集積回路 | |
| US20060286759A1 (en) | Metal oxide semiconductor (MOS) device having both an accumulation and a enhancement mode transistor device on a similar substrate and a method of manufacture therefor | |
| JPH0812917B2 (ja) | Ｍｉｓトランジスタの動作方法およびｍｉｓトランジスタ | |
| JPS6313378A (ja) | 半導体装置およびその製造方法 | |
| JPH04115538A (ja) | 半導体装置 | |
| JPH01264264A (ja) | 半導体装置 | |
| JP2001093986A (ja) | Ｍｏｓデバイス、及びその製造方法 | |
| JPH04146628A (ja) | 薄膜半導体装置 | |
| JPH02102575A (ja) | 半導体装置 | |
| JPH05267654A (ja) | Ｍｏｓトランジスタ | |
| JPS61100975A (ja) | 接合形電界効果トランジスタ |