CN1118073C - 片式电阻器及其制造方法 - Google Patents

片式电阻器及其制造方法 Download PDF

Info

Publication number
CN1118073C
CN1118073C CN97120647.3A CN97120647A CN1118073C CN 1118073 C CN1118073 C CN 1118073C CN 97120647 A CN97120647 A CN 97120647A CN 1118073 C CN1118073 C CN 1118073C
Authority
CN
China
Prior art keywords
layer
chip resistor
electrode
resistive
resistive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97120647.3A
Other languages
English (en)
Other versions
CN1180906A (zh
Inventor
木村涼
下山浩司
米田尚继
中尾惠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1180906A publication Critical patent/CN1180906A/zh
Application granted granted Critical
Publication of CN1118073C publication Critical patent/CN1118073C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

一种片式电阻器，具有低电阻、低TCR及高精度和高可靠性。该电阻器包括：基片；至少形成于基片一面上的电阻层，该层由铜镍合金制成；与电阻层的两端部的上面面接触的上面电极层；及所形成的覆盖上面电极层的端面电极。由于电阻层和上面电极层间的接合通过金属一金属间接合实现，所以界面间不存在会影响其特性的杂质。

Description

片式电阻器及其 制造方法
本发明涉及一种广泛用于电子电路中的片式电阻器，特别涉及一种具有低电阻和低TCR的片式电阻器，及其制造方法。
近年来，随着便携式电话、摄像机和笔记本式个人电脑的发展，对小型电子装置的需求日益增长。不夸张地说，这些电子装置的小型化及其性能的提高取决于用于这些装置的片式电子部件。关于薄膜电阻体，已知的有氧化钌和含为氧化钌的复合氧化物的钌酸铋和钌酸铅作主要成分的组合物(例如，见日本未审查专利申请昭58-37963)。这种电阻体用于各种场合。
下面将结合附图说明制造常规片式电阻器的方法的实例。图12是展示常规片式电阻器结构的透视图，图13是沿图12的线A-A′所取的剖面图。通常，这种类型的片式电阻器按以下方式制造。首先，在由纯度为96％的氧化铝构成的片状氧化铝基片10的上表面形成上电极11。在氧化铝基片10上表面一部分上形成电阻体12，使之与上电极连接。形成由铅硼硅玻璃制成的保护膜14，覆盖整个电阻体12。通常，保护膜14是通过利用丝网印刷形成图形，然后在高达500-800℃的温度下焙烧该膜形成的。
接着，在氧化铝基片10的每个端面上形成由Ag厚膜构成的端面电极13，使之分别与上电极11连接。通常，端面电极13是通过在约600℃的温度下进行焙烧工艺形成的。为了确保焊接工艺的可靠性，最后，电镀形成Ni镀膜15，覆盖端面电极13，并形成焊料镀膜16，覆盖Ni镀膜15，由此制成片式电阻器。
在由此制造的片式电阻器中，一般情况下，含氧化钌作为主要成分的厚膜釉电阻体材料用作构成电阻体的导电颗粒。然而，仅含氧化钌的电阻体材料的电阻温度系数(此后，表示为“TCR”)较大，电阻温度系数表示电阻随温度的变化。因此，在TCR降至约±50ppm/℃或以下后，必须加入如金属氧化物等TCR调节材料，才能使用该材料。
然而，在使用这种电阻体材料时，因为氧化钌电阻率较高，很难制造具有1Ω或以下小电阻的片式电阻器。为此，已提出一种用如JIS C2521和JISC2532中所述的具有低电阻温度系数的铜镍合金作1Ω或更小电阻的电阻体材料的片式电阻器。
具体地，所提出的一种结构是将合金材料形成箔形或板形，然后加到氧化铝基片上，并在氧化铝基片上印刷通过在有机媒液中捏和铜粉末、镍粉末和玻璃料获得的电阻体浆料，然后在惰性气氛中焙烧，从而形成合金膜(见日本未审查专利申请平2-308501和平3-270104)。
然而，按前一结构，因为以下原因批量生产率不是那么高。在片式部件日益小型化的情况下，制造合金箔或合金板的方法有限，不能用激光进行微调工艺，且如抛光(grinding)等其它工艺也受限制。而且，从成本的角度出发，此方法比印刷法更差。
按后一结构，电阻体膜和基片间的粘结，及电阻层的调节利用玻璃实现，因此，其中所含非铜-镍成分的比例很高。因此，温度系数与铜镍合金不同。而且，根据焙烧条件，玻璃组分在金属组分中及不同方式烧结的颗粒间界面处表现出扩散特性。因此，后一结构的问题是很难获得稳定的电阻特性。
按利用铜粉末和镍粉末的浆料法，电阻器的特性受阻电源部分引出电极特性及电阻体与电极间界面结构的影响很大。由此方法制造的最小电阻为100mΩ。很难获得更小的电阻。
如上所述，片式电阻器日益趋向于小型化。另一方面，对可用于电子电路中电流探测等等且具有小电阻和低TCR的片式电阻的需求日益增大。从应用中所需性能的角度出发，特别渴求降低电阻率和低TCR外能确保高精度和高可靠性的片式电阻器。
本发明就是为了解决上述问题，满足这些需求。本发明的目的是提供一种电阻低至1Ω或更小、特别是低于100mΩ或以下且TCR低而可靠性高的片式电阻器。
本发明的片式电阻器包括：绝缘基片；形成于绝缘基片的至少一面上的电阻层，该层由铜镍合金制成；分别与电阻层的两端部的上面面接触的一对上面电极；及分别形成于绝缘基片的两端部上至少覆盖部分上面电极层的一对端面电极。具体地，电阻层和上面电极层间的接合通过金属-金属间接合实现，因此，界面处不存在任何会影响其特性的杂质。于是，可以获得电阻小、TCR低、耐热性极佳的片式电阻器。
图1是本发明第一实施例的片式电阻器的剖面图。
图2是此实施例的制造流程图。
图3-9是本发明第三-第九实施例的片式电阻器的剖面图。
图10是展示在本发明第四实施例的片式电阻器中涂敷作为保护层的树脂涂层的方法的透视图。
图11是该片式电阻器的局部剖面侧视图。
图12是展示常规片式电阻器结构的透视图。
图13是沿图12中的A-A′线所取的剖面图。
实施例1
图1是本发明第一实施例的片式电阻器的剖面图。在该图中，3表示电阻层。利用示于以下表1中的合金组分的电阻体浆料，通过如丝网印刷等厚膜技术在方形绝缘基片(此后仅称为基片)1的一个面上印刷电阻层。接着，以与电阻层3相同的方式，在电阻层3相对于基片1的两端上分别印刷上面电极层2，使之与电阻层3面接触。在中性或还原气氛中，同时焙烧电阻层3和上面电极层2。此后，形成保护膜4，覆盖电阻层3的一部分。在基片1的两相对端部及电阻层3的未被保护膜4覆盖的部分上形成U形端面电极层5。另外，形成覆盖端面电极层5的Ni镀膜6，并在Ni镀膜6上形成焊料镀膜7。
以下详细说明制造该片式电阻器的方法。在电阻体浆料中，使用铜镍合金粉末(平均粒径为5μm的雾化粉末)。在此粉末中加入玻璃料，构成作为无机组分的所得混合粉末。关于玻璃料，按相对于金属粉末为5wt％的比例加入铅硼硅玻璃，关于媒液组分，使用其中作为有机粘结剂的乙基纤维素溶于萜品醇的溶液，用做有机媒液组分。利用三辊滚轧机捏和无机组分和有机媒液组分，形成电阻体浆料。
在用于上面电极的浆料中，使用铜粉末(平均粒径为2μm)或银粉末(平均粒径为5μm)，关于媒液组分，使用其中作为有机粘结剂的乙基纤维素溶于萜品醇的溶液，用做有机媒液组分。利用三辊滚轧机捏和无机组分和有机媒液组分，形成上面电极浆料。
利用这样制备的电阻体浆料和网板，在基片1(96％的氧化铝基片)上印刷电阻体图形。在100℃干燥电阻体图形10分钟。然后利用网板，在电阻体图形的上面印刷上面电极浆料，形成如图1所示的预定图形。在100℃干燥此图形10分钟。在能在氮气氛中焙烧的成型工具中，对基片1的电阻体和电极同时进行焙烧，由此同时形成电阻层3和上面电极层2。把基片1分裂成分离的小片，并设置铜电极作端面电极5。此后，通过丝网印刷，由环氧树脂形成保护膜层4，作为电阻层3的保护膜，在160℃和30分钟的条件下固化树脂。测定所得电阻元件的电阻、电阻温度系数(TCR)及可靠性(高温屏蔽试验和热冲击试验)。
按以下方式制造具有如图13所示结构的比较例。用含玻璃料的铜或银电极材料形成上电极11。然后，把与上述类似方式混合的合金粉末、玻璃和有机媒液的浆料印刷在氧化铝基片10(96％的氧化铝基片)上。浆料在100℃干燥10分钟，然后在表1所示的焙烧条件下在N2气氛中加热，由此焙烧电阻体。
下面说明测定焙烧的电阻器的方法。样品在温度为25±2℃、相对湿度为65±10％的气氛中保持30分钟或更长后，利用四电极法(four-terminal)测量电阻。按以下方式测量TCR。样品放置在恒温室中，在一定温度气氛中保持30分钟或更长。此后，测量25℃和125℃时的电阻，获得电阻的变化率。
按以下方式进行作为可靠性测定项目的热冲击试验。采用两个预设置成各预定温度的试验室(-45℃和+150℃)。在样品保持于一个试验室中30分钟后立即暴露于另一试验室中30分钟，重复500次这样的试验。此后，测定电阻变化率。在高温屏蔽试验中，在将样品保持在150℃的试验室1000小时后，测定电阻的变化率。
利用X-射线衍射仪获得所制造的电阻器的合金层的晶体结构剖面。表1
 Cu/Ni合金比例(wt％)    比较例70/30+玻璃料5wt％                                 70/30+玻璃料5wt％
上电极 铜粉末+玻璃料5wt％  银粉末+玻璃料5wt％
上面电极                  铜电极                  银电极
焙烧温度(℃)      900      850      600     900     1000     600     800     850
焙烧时间(小时)      10      10      30     10     10     10     10     10
电阻(mΩ)      60      80      70     40     10     90     70     60
TCR(ppm/℃)      15      10     -10     10     20    -20     10     40
热冲击试验(-40℃～+85℃，500次)     ±4％     ±5％   ±0.4％   ±0.2％   ±0.1％   ±0.5％   ±0.3％   ±0.2％
 高温屏蔽试验(150℃、1000小时)     ±5％     ±6％   ±0.7％   ±0.4％   ±0.2％   ±0.9％   ±0.5％   ±0.3％
从表1的结果可以看出，制成具有现有技术结构的比较例中，从要求电阻器具有高精度和高可靠性的品质方面看，电阻体膜与上电极间的连接是不充分的。在通过剖面观察检查膜的质量时，观察到有玻璃料存在于电阻体12和上电极11之间的界面中，此界面处形成有许多空洞。结果，烧结后未获得足够的致密度。
相反，可以看出，由本发明方法制造的电阻层3和上面电极层2之间的界面中不存在玻璃料，因此界面中没有杂质，可以通过同时烧结获得一种晶体结构，此结构中，不形成清晰界面，上面电极层2和电阻层3靠金属扩散彼此结合。这意味着同时烧结使铜或银扩散进用做电阻层的铜镍合金层，形成了没有清晰界面的扩散层，这种结构具有很好可靠性的热稳定性。烧结后，利用X射线衍射仪分析该金属膜，观察到形成了均匀的铜镍合金层。在用扫描电子显微镜观察膜的质量时，观察到形成了基本上没有空洞的致密烧结膜。
接着，结合图2的制造流程说明制造片式电阻器的具体方法。
利用三辊滚轧机混合不同铜镍合金粉末与玻璃料比率的电阻体组分，制备粘度为200000-250000帕-秒(pascal-seconds)的电阻体浆料(步骤1)。
在氧化铝基片上印刷该浆料，然后干燥，形成电阻体(电阻体的尺寸为2mm×2mm，干燥膜的厚度为40μm)(步骤2)。利用三辊滚轧机捏和铜粉末(平均粒径2μm)或银粉末(平均粒径5μm)和有机媒液，制备粘度为200000-250000帕-秒的电极浆料(步骤3)。丝网印刷电极浆料，形成与电阻体的上面面接触的各层结构，然后干燥(干燥膜的厚度30μm)(步骤4)。此后，基片保持在900℃的氮气氛中10分钟，进行焙烧，由此制造电阻层3和上面电极层2(步骤5)。
接着，在端面上涂敷市售的铜电极浆料，作为端面电极，膜厚约50-100μm。在800℃的氮气氛中焙烧此浆料10分钟，形成端面电极层5(步骤6)。此后，用YAG激光器切割和微调电阻层3(步骤7)，然后，在电阻层上印刷环氧树脂浆料作为保护膜(步骤8)，再进行固化(固化膜厚40μm，在150℃保持30分钟进行固化)，由此制造保护膜层4(步骤9)。
为了获得片式部件，Ni镀层6和焊料镀层7镀在端面上(步骤10和11)，由此实现增强安装工艺期间焊料浸润性的设计。
如表1所示，可以看出，由上述方法制造的电阻器关于如高温屏蔽试验和热冲击试验的耐热性有足够高的可靠性。因为未形成清晰的金属层间界面，且形成了合金扩散层，所以在高温下电阻也很稳定。而且，上面电极层不含起杂质作用的玻璃料。因此，可以获得低电阻、低TCR和具有极佳耐热性的片式电阻器。
通常，通过改变铜/镍合金的比例可以把电阻温度系数(TCR)调节在400-200ppm/℃范围内。在此实施例中，考虑到焙烧温度条件，可以把TCR控制在40-20ppm/℃范围内，且电阻可以低到10mΩ的范围。而且，该实施例的接合强度极佳，这正是电阻体所需要的。关于其它测定项目，该实施例的电阻体实际上具有很好的耐久性。
在此实施例中，用树脂浆料作保护膜。当然，即使采用更一般的玻璃浆料代替树脂浆料，也可以获得类似的效果。
实施例2
下面说明印刷焙烧利用表2所示混合比例组分的合金粉末、并按与实施例1类似的方式制备的电阻体浆料获得的片式电阻器。
测定这样制备的片式电阻器的电阻、电阻温度系数(TCR)、及可靠性(高温屏蔽试验和热冲击试验)。
按以下方式制备比较例。利用网板，在氧化铝基片10上印刷按与实施例1类似方式混合合金粉末、玻璃料及有机媒液形成的浆料，基片上将形成如图13所示的上电极11。在100℃下干燥浆料10分钟，然后在1000℃的氮气氛中加热，由此焙烧电阻体。此后，按与实施例1类似的方式形成端面电极及保护膜，从而制成片式电阻器。
按与实施例1类似的方式测定焙烧后的电阻器。测定结果示于表2中。表2
  Cu/Ni合金比(wt％)   比较例40/60+玻璃料3wt％     40/60+玻璃料3wt％
上电极 铜粉末+玻璃料5wt％ 银粉末+玻璃料5wt％
上面电极     铜电极       银电极
焙烧气氛                                    H21％-氮气氛(还原气氛)
焙烧温度(℃)     900     850     600     900     1000     600     800     850
焙烧时间(小时)     10     10     30     10     10     10     10     10
电阻(mΩ)     50     70     60     30     10     80     60     50
 TCR(ppm/℃)     35     50     -30      20     15    -15     10     30
热冲击试验(-40℃～+85℃，500次)     ±5％     ±6％   ±0.7％   ±0.3％   ±0.2％   ±0.6％   ±0.5％   ±0.3％
高法屏蔽试验(150℃、1000小时)     ±6％     ±7％   ±0.5％   ±0.3％   ±0.2％   ±0.8％   ±0.4％   ±0.3％
如表2所示，通过同时烧结获得了一种晶体结构，此结构中，利用该实施例方法制备的电阻层3与上面电极层2之间界面处不存在杂质，且上面电极层2和电阻层3通过金属扩散相互结合未形成清晰的界面。这表明，同时烧结形成了没有清晰界面的扩散层的结构具有可靠性极佳的热稳定性。由此可知，可以获得低电阻、低TCR及极佳耐热性的片式电阻器。
在用铜电极作上面电极层时，焙烧温度在600-1000℃范围内的电阻和电阻温度系数的重复性都很好。在用银时，焙烧温度在600-850℃内的电阻和电阻温度系数的重复性很好。然而，在使用银电极时，因为电阻层的银和铜的合金化发生在低温下，所以温度不能设定成更高的水平。在用还原气氛代替氮气氛进行焙烧时，可以得到更低的电阻。
实施例3
图3是本发明第三实施例的片式电阻器的剖面图。在此片式电阻器中，利用例如丝网印刷等厚膜技术，在方形基片1的一面的相对两端部分别印刷和焙烧下面电极层8。下面电极层8中，用铜或银粉末作金属粉末，使用按相对于金属粉末为3wt％的比例加入铅硼硅玻璃作为玻璃料的浆料。接着，如图3所示，采用厚膜技术，用以下表3所示的合金组分的电阻体浆料进行丝网印刷，在下面电极层8上印刷电阻层3。接着，按与电阻层3相同的方式，在电阻层3相对基片1的两端部上分别印刷上面电极层2，使之与电阻层3面接触。在中性或还原气氛中，同时焙烧电阻层3和上面电极层2。此后，按与实施例1的方式形成保护膜和端面电极。
按与实施例1类似的方式测定所得片式电阻器的电阻、电阻温度系数(TCR)、及可靠性(高温屏蔽试验和热冲击试验)。表3
     Cu/Ni合金比(wt％)   比较例70/30+玻璃料5wt％                              70/30+玻璃料5wt％
上电极 铜粉末+玻璃料5wt％ 银粉末+玻璃料5wt％
上面电极          铜电极
下面电极     铜粉末+玻璃料4wt％
焙烧温度(℃)     900     850     600     900     1000     600     900     1000
焙烧时间(小时)     10     10     30     10     10     10     10     10
焙烧气氛         氮气氛                氮气氛            H23％-氮气氛
电阻(mΩ)     60     80     70     30     10     60     20     10
TCR(ppm/℃)     15     40    -20     30     40     -30     20     50
热冲击试验(-40℃～+85℃，500次)     ±4％     ±5％   ±0.4％   ±0.2％   ±0.1％   ±0.4％   ±0.2％   ±0.1％
高温屏蔽试验(150℃、1000小时)     ±5％     ±6％   ±0.7％   ±0.3％   ±0.2％   ±0.6％   ±0.3％   ±0.2％
如表3所示，根据第三实施例，可以获得电阻极低、在热冲击和耐热性的长期可靠性试验中表现出极佳特性的电阻体。另外其各种电特性也很好。
由现有技术制造的比较例电阻体的耐热性的长期可靠性不足。
如上所述，根据实施例1-3，上面电极层和电阻层具有合金界面，因此，可以得到耐热性稳定的电极结构，可以得到具有低电阻、低TCR且耐热性的长期可靠性中电阻变化程度很小的高精度片式电阻器，可以实现能经济生产电阻器的有益效果。
在实施例1-3中，为了得到低电阻，最好在高温(600-1000℃)下焙烧电阻体组分，玻璃料最好是玻璃临界点为450-800℃的高熔点玻璃料，具体是铅硼玻璃和锌硼硅玻璃中的一种或几种。一般情况下，电阻器的电阻温度系数最好接近零。因此，从其性能和成本方面考虑，该系数值选为±400ppm/℃。根据这些实施例，可以实现提高约10倍的性能价格比。
关于基片材料，可以用任何材料，只要能耐600-1000℃的焙烧即可。例如，可以用各种氧化铝、镁橄榄石、莫来石、氮化铝和玻璃陶瓷等各种基片。
实施例4
图4是本发明第四实施例的片式电阻器的剖面图。图中3代表电阻层。利用厚膜技术，例如用以下表4所示的合金组分的电阻体浆料进行丝网印刷，在方形陶瓷基片(此后仅称作基片)1的两面上印刷电阻层。接着，按与电阻层3相同的方式，在电阻层3的两端部分别印刷上面电极层2，使之与电阻层3面接触。在基片1的两侧面上形成两U形端面电极层5，使之至少分别覆盖部分上面电极层2。在中性或还原气氛中，同时焙烧这些层。
以下说明制造电阻体浆料的方法。用平均粒径为2μm的雾化粉末作铜镍合金粉末。向此粉末中加玻璃，构成用做无机组分的所得混合粉末。关于媒液，使用其中作为有机粘结剂的乙基纤维素溶于萜品醇的溶液，用做有机媒液组分。利用三辊滚轧机捏和无机组分和有机媒液组分，制成用于形成电阻层3的电阻体浆料。
以下说明制备用于形成上面电极层2的电极浆料的方法。用平均粒径为2μm的铜粉末作无机组分。关于媒液，使用其中作为有机粘结剂的乙基纤维素溶于萜品醇的溶液，用做有机媒液组分。利用三辊滚轧机捏和无机组分和有机媒液组分，形成用于上面电极层2的电极浆料。
然后说明制造片式电阻器的方法。首先，在基片1(96％的氧化铝基片6.4mm×3.2mm)的两面上印刷用于电阻层3的电阻体浆料，然后，在100℃温度下干燥10分钟。接着，丝网印刷用于上面电极层2的电极浆料，构成与电阻层3的上面面接触的各层结构，然后干燥。此后，关于端面电极层5，在端面涂敷市场上可买到的铜电极浆料，使膜厚为约50-100μm。然后，在900℃的氮气氛中焙烧这些层10分钟，由此形成图4所示的片式电阻器。
此后，说明测定此片式电阻器的方法。片式电阻器的上面电极层2间的电极距离设置成4.0mm，形成焙烧的电阻体的宽为2.5mm。利用各探针固定于上面电极层2上的四电极法得到引出端间的电阻。按以下方式测量TCR。将片式电阻器放置于恒温室中，在25℃和125℃测量其电阻，得到电阻变化率。关于高温屏蔽试验中电阻的变化，如图10和11所示，用树脂涂敷焙烧的电阻体膜用作保护树脂层11，片式电阻器处于160℃温度下1000小时后，得到其电阻的变化率。
利用扫描电子显微镜、电子束显微分析仪或X射线显微衍射仪研究所制备的片式电阻器的剖面结构。
所得结果示于表4中。表4
  No.    电阻体组分比(wt％)Cu∶Ni∶Mn∶Cr∶Fe  上电阻体膜厚(μm)  背面电阻体膜厚(μm)  端子间电阻(mΩ)  TCR(ppm℃)  高温屏蔽试验中电阻变化率(％)
    1     70∶30∶0∶0∶0     30      100     5.0     80      2.0
    2     70∶29∶1∶0∶0     30      100     5.2     65      2.0
    3     70∶29∶0∶1∶0     30      100     5.1     70      2.5
    4     70∶29∶0∶0∶1     30      100     5.5     60      3.0
[900℃-10分钟焙烧]
如表4所示，根据本实施例的片式电阻器，在两面上形成电阻层可以得到低电阻、低TCR、且高可靠性的片式电阻器。由于电阻体层的焙烧颗粒的粒径为40μm或更小，层厚为30μm或更小，所以可以进行利用YAG激光器的微调工艺。一般情况下，金属箔或金属丝会反射激光能量，所以不能进行激光微调工艺。也不能进行如喷砂等其它容易且高精度的微调工艺。因此，此实施例的片式电阻器很有用。
实施例5
图5是本发明第五实施例的片式电阻器的剖面图。图中3代表电阻层，8表示以下表5所示的合金组分的金属箔(6.4mm×3.2mm，厚＝0.04mm)。按与实施例4相同的方式制备用于电阻层3的电阻体浆料。
以下说明制造片式电阻器的方法。首先，在金属箔8上印刷用于形成电阻层3的电阻体浆料，然后在100℃温度下干燥10分钟。此后，在900℃的氮气氛中焙烧此浆料10分钟，由此制造图5所示的片式电阻器。
按与实施例4类似的方式测定此片式电阻器。所得结果如表5所示。表5
   No.   电阻体组分比(wt％)Cu∶Ni∶Mn∶Cr∶Fe    金属箔组分比(wt％)Cu∶Ni∶Mn∶Cr∶Al  烧结电阻体膜厚(μm)  端子间电阻(mΩ)   TCR(ppm/℃) 高温屏蔽试验中电阻变化率(％)
    5     70∶30∶0∶0∶0     70∶30∶0∶0∶0     30     3.0     80     2.0
    6     70∶30∶0∶0∶0     70∶29∶1∶0∶0     30     4.0     65     2.0
    7     70∶30∶0∶0∶0      0∶95∶5∶0∶0     30     3.4     70     2.6
    8     70∶30∶0∶0∶1      0∶95∶4∶1∶0     30     3.5     60     3.0
[900℃-10分钟焙烧]
实施例6
图6是本发明第六实施例的片式电阻器的剖面图。图中3代表电阻层，8表示如以下表6所示的金属箔。利用厚膜技术，例如用以下表6所示的合金组分的电阻体浆料进行丝网印刷，在方形基片1的两面上印刷电阻层。接着，按与电阻层3相同的方式，在电阻层3的两端部印刷上面电极层2，使之与电阻层3面接触。在基片1的两侧面上形成两U形端面电极层5，使之至少分别覆盖部分上面电极层2。在中性或还原气氛中，同时焙烧这些层。
按与实施例4相同的方式制备用于电阻层3的电阻体浆料和用于上面电极层2的电极浆料。
以下说明制造片电阻器的方法。首先，通过粘结等将金属箔8(3.8mm×2.3mm，厚＝0.02mm)固定于基片1(96％的氧化铝基片，6.4mm×3.2mm)。在箔上印刷用于电阻层3的电阻体浆料，然后在100℃温度下干燥10分钟。接着，丝网印刷用于形成上面电极层2的电极浆料，形成与电阻层3上面面接触的各层结构，然后干燥。此后，关于端面电极层5，在端面涂敷市售的铜电极浆料，使膜厚为约50-100μm。然后，在900℃的氮气氛中焙烧这些层10分钟，由此制造图6所示的片式电阻器。
按与实施例4相同的方式测定此片电阻器。所得结果示于表6中。表6
   No.   电阻体组分比(wt％)Cu∶Ni∶Mn∶Cr∶Fe   金属箔组分比(wt％)Cu∶Ni∶Mn∶Cr∶Al  焙烧电阻体膜厚(μm)  端子间电阻(mΩ)    TCR(ppm/℃)  高温屏蔽试验中电阻变化率(％)
     9     70∶30∶0∶0∶0     70∶30∶0∶0∶0     30     4.0     80      2.0
    10     70∶30∶0∶0∶0     70∶29∶1∶0∶0     30     5.0     65      2.0
    11     70∶30∶0∶0∶0      0∶95∶5∶0∶0     30     4.4     70      2.6
    12     70∶30∶0∶0∶1      0∶95∶4∶1∶0     30     4.5     60      3.0
[900℃-10分钟焙烧]
实施例7
图7是本发明第七实施例的片式电阻器的剖面图。
在此实施例中，用如表7中所示的金属丝9代替第六实施例中的金属箔8。金属丝9的直径为0.6mm，长度为3.8mm，且固定于形成于基片1中的槽(未示出)中。
按与实施例4相同的方式测定此片式电阻器。所得结果示于表7中。表7
   No.   电阻体组分比(wt％)Cu∶Ni∶Mn∶Cr∶Fe    金属丝组分比(wt％)Cu∶Ni∶Mn∶Cr∶Al 烧结电阻体膜厚(μm)   端子间电阻(mΩ) TCR(ppm/℃)  高温屏蔽试验中电阻变化率(％)
    13     70∶30∶0∶0∶0     70∶30∶0∶0∶0     30      2.0     80      2.0
    14     70∶30∶0∶0∶0     70∶29∶1∶0∶0     30      2.5     65      2.0
    15     70∶30∶0∶0∶0      0∶95∶5∶0∶0     30      2.2     70      2.6
    16     70∶30∶0∶0∶1      0∶95∶4∶1∶0     30      2.3     60      3.0
[900℃-10分钟焙烧]
实施例8
图8是本发明第八实施例的片式电阻器的剖面图。图中3代表电阻层，8表示如以下表8所示的金属箔。利用厚膜技术，例如用以下表8所示的合金组分的电阻体浆料进行丝网印刷，在方形基片1的另一面上印刷电阻层。接着，按与电阻层3相同的方式，在电阻层3的两端印刷上面电极层2，使之与电阻层3面接触。在基片1的两侧面上形成两U形端面电极层5，使之至少分别覆盖部分上面电极层2。在中性或还原气氛中，同时焙烧这些层。
按与实施例4相同的方式制备用于电阻层3的电阻体浆料和用于上面电极层2的电极浆料。
以下说明制造片电阻器的方法。首先，通过粘结等将金属箔8(6.4mm×2.5mm，厚＝0.1mm)固定于基片1(96％的氧化铝基片，6.4mm×3.2mm)的一个面上，并在与金属箔8相对的面上印刷用于电阻层3的电阻体浆料。然后在100℃温度下干燥10分钟。接着，丝网印刷用于形成上面电极层2的电极浆料，形成与电阻层3上面面接触的各层结构，然后干燥。此后，关于端面电极层5，在端面涂敷市售的铜电极浆料，使膜厚为约50-100μm。然后，在900℃的氮气氛中焙烧这些层10分钟，由此制造图8所示的片式电阻器。
按与实施例4相同的方式测定此片式电阻器。所得结果示于表8中。表8
   No.   电阻体组分比(wt％)Cu∶Ni∶Mn∶Cr∶Fe   金属箔组分比(wt％)Cu∶Ni∶Mn∶Cr∶Al 烧结电阻体膜厚(μm)  端子间电阻(mΩ) TCR(ppm/℃) 高温屏蔽试验中电阻变化率(％)
    17     70∶30∶0∶0∶0     70∶30∶0∶0∶0     30     1.0     100      2.0
    18     70∶30∶0∶0∶0     70∶29∶1∶0∶0     30     1.2     85      2.0
    19     70∶30∶0∶0∶0     0∶95∶5∶0∶0     30     1.1     90      2.6
    20     70∶30∶0∶0∶1     0∶95∶4∶1∶0     30     1.0     80      3.0
[900℃-10分钟焙烧]
实施例9
图9是本发明第九实施例的片式电阻器的剖面图。图中3代表电阻层，9表示如表9所示的金属丝。利用厚膜技术，例如用表8所示的合金组分的电阻体浆料进行丝网印刷，在方形基片1的两面上印刷电阻层。接着，按与电阻层3相同的方式，在电阻层3的两端印刷上面电极层2，使之与电阻层3面接触。在基片1的两侧面上形成两U形端面电极层5，使之至少分别覆盖部分置于两面上的上面电极层2。在中性或还原气氛中，同时焙烧这些层。
按与实施例4相同的方式制备用于电阻层3的电阻体浆料和用于上面电极层2的电极浆料。
以下说明制造片电阻器的方法。首先，将金属丝9(直径＝0.6mm，长度＝3.8mm)紧紧固定于基片1(96％的氧化铝基片，6.4mm×3.2mm)一面上形成的槽中。接着，在基片的两面上印刷用于电阻层3的电阻体浆料，然后在100℃温度下干燥10分钟。接着，丝网印刷用于形成上面电极层2的电极浆料，使之与电阻层3上面面接触。此后，关于端面电极层5，在端面涂敷市售的铜电极浆料，使膜厚为约50-100μm。然后，在900℃的氮气氛中焙烧这些层10分钟，由此制造图9所示的片式电阻器。
按与实施例4相同的方式测定此片式电阻器。所得结果示于表9中。表9
   No.   电阻体组分比(wt％)Cu∶Ni∶Mn∶Cr∶Fe    金属丝组分比(wt％)Cu∶Ni∶Mn∶Cr∶Al  烧结电阻体膜厚(μm) 端子间电阻(mΩ)    TCR(ppm/℃) 高温屏蔽试验中电阻变化率(％)
    21     70∶30∶0∶0∶0     70∶30∶0∶0∶0     30     1.5     80     2.0
    22     70∶30∶0∶0∶0     70∶29∶1∶0∶0     30     1.7     65     2.0
    23     70∶30∶0∶0∶0     0∶95∶5∶0∶0     30     1.6     70     2.6
    24     70∶30∶0∶0∶1     0∶95∶4∶1∶0     30     1.5     60     3.0
[900℃-10分钟焙烧]
在实施例4-9中，上面和背面上的电阻体与端面电极层5彼此电连接。另外，可以在基片1上形成通孔等，这些孔可以用金属浆料或金属掩埋，使电阻体间彼此电连接，由此形成低电阻片式电阻器。在用金属箔或金属丝时，可以形成凹腔和突起(槽)以便将金属箔或金属丝固定于凹腔中。根据此构形，可以省略接合步骤，不用含会影响电阻器特性的材料的粘结剂便可以牢固地固定金属箔或金属丝。因此，这种构形是有效的。
以上说明了可以进行利用YAG激光器的微调工艺的实施例。当然，即使利用另一类激光器进行此微调工艺，也可以得到同样的效果。电阻体层的厚度可以形成在能用激光器进行微调的范围内。具体地，试验发现，最好是将焙烧颗粒的直径设定为40μm或更小，该层的厚度设定为30μm以下。
如上所述，根据本发明，电阻层和上面电极层间的接合是通过金属-金属间的接合实现的，因此，界面处不存在影响其特性的杂质。结果，可以得到充分利用铜镍合金材料的性质的片式电阻器，使该电阻器的电阻低、TCR低、耐热性极佳且具有高可靠性。
另外，可以构成焙烧的电阻体层的烧结颗粒直径为30μm或更小，电阻体层的膜厚为40μm或更小的电阻器。相应地，可以利用激光器进行微调工艺。因此，比起用喷砂器的抛光工艺，可以容易且高精度地进行微调工艺。所以，可以得到非常经济实用且精度很高的片式电阻器。

Claims (10)

1.一种片式电阻器，包括：
绝缘基片；
至少形成于所述绝缘基片一面上的电阻层，该层由铜-镍合金粉末和玻璃料构成；
与所述电阻层端部的上面面接触的一对上面电极层；及
形成于所述绝缘基片两侧面上至少覆盖部分所述上面电极层的一对端面电极，
其中所述电阻层和所述上面电极层通过金属-金属间接合而接合在一起。
2.如权利要求1的片式电阻器，其中所述上面电极层的电阻小于所述电阻层的电阻。
3.如权利要求2的片电阻器，其中所述上面电极层由选自铜电极和银电极中的一种电极构成。
4.一种片式电阻器，包括：
绝缘基片；
至少形成于所述绝缘基片一面的两端部的一对下面电极层；
所形成的用于桥接所述一对下面电极层的电阻层，该层由铜-镍合金粉末和玻璃料构成；
与所述电阻层端部的上面面接触的一对上面电极层，所述端部分别与所述下面电极层相对；及
形成于所述绝缘基片两侧面上至少覆盖部分所述上面电极层的一对端面电极，
其中所述电阻层和所述上面电极层通过金属-金属间接合而接合在一起。
5.根据权利要求4的片式电阻器，其中所述上面电极层和所述下面电极层的电阻小于所述电阻层的电阻。
6.如权利要求4的片式电阻器，其中所述上面电极层和所述下面电极层由选自铜电极和银电极中的一种电极构成。
7.一种制造片式电阻器的方法，包括以下步骤：
在绝缘基片至少一面上形成电阻层，所述电阻层由铜镍合金粉末和玻璃料构成；
形成与所述电阻层的两端部的上面面接触的一对上面电极层，并进行焙烧处理，及
在所述绝缘基片的两侧面上形成一对端面电极，至少覆盖部分所述烧结的上面电极层，
其中所述烧结的电阻层和所述上面电极层通过金属-金属间接合而接合在一起。
8.根据权利要求7的制造片式电阻器的方法，其中在600-1000℃的氮气氛中或含氢的还原气氛中烧结所述电阻层和所述上面电极层。
9.一种制造片式电阻器的方法，包括以下步骤：
在绝缘基片至少一面的两端部上形成一对下面电极层；
形成电阻层，桥接所述一对下面电极层，所述电阻层由铜镍合金粉末和玻璃料构成；
形成与所述电阻层的两端部的上面面接触的一对上面电极层，并进行焙烧处理，及
在所述绝缘基片的两侧面上形成一对端面电极，至少覆盖部分所述烧结的上面电极层，所述烧结的下面电极层与所述电阻层通过金属-金属间接合而接合在一起，
所述的电阻层和所述上面电极层通过金属-金属间接合接合在一起。
10.根据权利要求9的制造片式电阻器的方法，其中在600-1000℃的氮气氛中或含氢的还原气氛中烧结所述电阻层和所述上面电极层。
CN97120647.3A 1996-09-11 1997-09-11 片式电阻器及其制造方法 Expired - Fee Related CN1118073C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP240294/1996 1996-09-11
JP24029496 1996-09-11
JP240294/96 1996-09-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN02152720.2A Division CN100483568C (zh) 1996-09-11 1997-09-11 片式电阻器及其制造方法

Publications (2)

Publication Number Publication Date
CN1180906A CN1180906A (zh) 1998-05-06
CN1118073C true CN1118073C (zh) 2003-08-13

Family

ID=17057342

Family Applications (2)

Application Number Title Priority Date Filing Date
CN97120647.3A Expired - Fee Related CN1118073C (zh) 1996-09-11 1997-09-11 片式电阻器及其制造方法
CN02152720.2A Expired - Fee Related CN100483568C (zh) 1996-09-11 1997-09-11 片式电阻器及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN02152720.2A Expired - Fee Related CN100483568C (zh) 1996-09-11 1997-09-11 片式电阻器及其制造方法

Country Status (6)

Country Link
US (2) US5907274A (zh)
EP (1) EP0829886B1 (zh)
CN (2) CN1118073C (zh)
DE (1) DE69737053T2 (zh)
MY (1) MY123824A (zh)
TW (1) TW350071B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978439B (zh) * 2008-02-22 2014-05-14 威世先进科技有限公司 具有柔性引线的表面安装贴片型电阻器

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000500295A (ja) * 1996-09-13 2000-01-11 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 薄膜抵抗及び薄膜抵抗用の抵抗材料
EP1028436B1 (en) * 1997-10-02 2008-07-23 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same
JP2000164402A (ja) * 1998-11-27 2000-06-16 Rohm Co Ltd チップ抵抗器の構造
KR100328255B1 (ko) * 1999-01-27 2002-03-16 이형도 칩 부품 및 그 제조방법
US6256866B1 (en) * 1999-05-11 2001-07-10 Motorola, Inc. Polymer thick-film resistor printed on planar circuit board surface
TW552596B (en) * 1999-07-30 2003-09-11 Rohm Co Ltd Chip resistor and method of making the same
JP3715488B2 (ja) * 1999-11-22 2005-11-09 株式会社東芝 評価用半導体装置
JP4722318B2 (ja) * 2000-06-05 2011-07-13 ローム株式会社 チップ抵抗器
US6609292B2 (en) * 2000-08-10 2003-08-26 Rohm Co., Ltd. Method of making chip resistor
KR100501559B1 (ko) * 2000-08-30 2005-07-18 마쯔시다덴기산교 가부시키가이샤 저항기 및 그 제조 방법
JP4780689B2 (ja) * 2001-03-09 2011-09-28 ローム株式会社 チップ抵抗器
US6880234B2 (en) * 2001-03-16 2005-04-19 Vishay Intertechnology, Inc. Method for thin film NTC thermistor
US7038572B2 (en) * 2001-03-19 2006-05-02 Vishay Dale Electronics, Inc. Power chip resistor
US6873028B2 (en) 2001-11-15 2005-03-29 Vishay Intertechnology, Inc. Surge current chip resistor
US6690558B1 (en) * 2002-01-14 2004-02-10 Alan Devoe Power resistor and method for making
JP3869273B2 (ja) * 2002-01-17 2007-01-17 ローム株式会社 チップ抵抗器の製造方法
CN100498986C (zh) * 2002-06-13 2009-06-10 罗姆股份有限公司 具有低电阻值的芯片电阻器及其制造方法
WO2004001774A1 (ja) * 2002-06-19 2003-12-31 Rohm Co., Ltd. 低い抵抗値を有するチップ抵抗器とその製造方法
TW540829U (en) * 2002-07-02 2003-07-01 Inpaq Technology Co Ltd Improved chip-type thick film resistor structure
US6727798B2 (en) * 2002-09-03 2004-04-27 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
CN100378874C (zh) * 2003-02-28 2008-04-02 广东风华高新科技股份有限公司 片式网络电阻器的制备方法
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
EP1622174A4 (en) * 2003-05-08 2009-11-11 Panasonic Corp ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
CN100401432C (zh) * 2004-07-09 2008-07-09 陈柳武 起动电阻
WO2006011425A1 (ja) * 2004-07-27 2006-02-02 Matsushita Electric Industrial Co., Ltd. チップ抵抗器およびその製造方法
US7915993B2 (en) * 2004-09-08 2011-03-29 Cyntec Co., Ltd. Inductor
US7667565B2 (en) * 2004-09-08 2010-02-23 Cyntec Co., Ltd. Current measurement using inductor coil with compact configuration and low TCR alloys
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP2007088161A (ja) * 2005-09-21 2007-04-05 Koa Corp チップ抵抗器
JP5225598B2 (ja) * 2007-03-19 2013-07-03 コーア株式会社 電子部品およびその製造法
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
CN101206939B (zh) * 2007-12-14 2011-11-09 广东风华高新科技股份有限公司 一种片式贱金属电阻器的制造方法
JP2009218552A (ja) * 2007-12-17 2009-09-24 Rohm Co Ltd チップ抵抗器およびその製造方法
CN101295569B (zh) * 2008-06-06 2011-04-27 广东风华高新科技股份有限公司 一种片式电阻器及其制备方法
CN101673604B (zh) * 2008-09-09 2012-10-03 Aem科技(苏州)股份有限公司 静电保护器及其制造方法
CN101673602B (zh) * 2008-09-12 2012-08-29 乾坤科技股份有限公司 电阻元件及其制造方法
US8284016B2 (en) * 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
CN104637637A (zh) * 2009-09-04 2015-05-20 三星电机株式会社 阵列式片状电阻器
US20110089025A1 (en) * 2009-10-20 2011-04-21 Yageo Corporation Method for manufacturing a chip resistor having a low resistance
TW201133517A (en) * 2010-03-23 2011-10-01 Yageo Corp Chip resistor having a low resistance and method for manufacturing the same
CN102237160A (zh) * 2010-04-30 2011-11-09 国巨股份有限公司 具有低电阻的芯片电阻器及其制造方法
KR101892750B1 (ko) * 2011-12-19 2018-08-29 삼성전기주식회사 칩 저항 부품 및 그의 제조 방법
JP5970695B2 (ja) * 2012-03-26 2016-08-17 Koa株式会社 電流検出用抵抗器およびその実装構造
KR101412951B1 (ko) * 2012-08-17 2014-06-26 삼성전기주식회사 칩 저항기 및 이의 제조 방법
CN103680782A (zh) * 2012-09-07 2014-03-26 成都默一科技有限公司 双绝缘层片式电阻器
DE102013219571B4 (de) 2013-09-27 2019-05-23 Infineon Technologies Ag Leistungshalbleitermodul mit vertikalem Shunt-Widerstand
KR101630035B1 (ko) * 2014-04-25 2016-06-13 삼성전기주식회사 모바일 기기용 저항 조립체 및 그 제조 방법
JP6370602B2 (ja) * 2014-05-09 2018-08-08 Koa株式会社 電流検出用抵抗器
KR101973420B1 (ko) * 2014-10-06 2019-04-29 삼성전기주식회사 다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판
KR20160052283A (ko) * 2014-11-04 2016-05-12 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
KR101670140B1 (ko) * 2014-12-15 2016-10-27 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
JP6554833B2 (ja) * 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
JP6491032B2 (ja) * 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
JP2017022176A (ja) * 2015-07-07 2017-01-26 Koa株式会社 薄膜抵抗器及びその製造方法
TWI616903B (zh) * 2015-07-17 2018-03-01 乾坤科技股份有限公司 微電阻器
CN106356167B (zh) * 2015-07-17 2021-01-15 乾坤科技股份有限公司 微电阻器
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
KR101771836B1 (ko) * 2016-02-15 2017-08-25 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
US10839989B2 (en) * 2016-09-27 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
ES2730825T3 (es) 2016-10-11 2019-11-12 Isabellenhuette Heusler Gmbh & Co Kg Procedimiento para producir una estructura en capas utilizando una pasta a base de una aleación de resistencia
CN110024055B (zh) * 2017-02-08 2021-08-24 松下知识产权经营株式会社 片式电阻器的制造方法及片式电阻器
CN110199363B (zh) * 2017-04-14 2022-05-17 松下知识产权经营株式会社 芯片电阻器
CN108735408B (zh) * 2017-04-21 2020-02-21 李文熙 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法
US9928947B1 (en) * 2017-07-19 2018-03-27 National Cheng Kung University Method of fabricating highly conductive low-ohmic chip resistor having electrodes of base metal or base-metal alloy
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
CN110277207A (zh) * 2018-03-16 2019-09-24 新力应用材料有限公司 电阻材料、电阻器与其制作方法
CN108766690A (zh) * 2018-06-25 2018-11-06 中国振华集团云科电子有限公司 一种脉冲电阻及脉冲电阻调阻方法
CN109346255A (zh) * 2018-11-29 2019-02-15 昆山厚声电子工业有限公司 一种低阻值电阻器及其制作工艺
CN110459373A (zh) * 2019-08-19 2019-11-15 南京隆特电子有限公司 一种低阻电阻器及制造方法
CN110931195A (zh) * 2019-12-17 2020-03-27 苏州聚永昶电子科技有限公司 用于合金电阻的生产加工系统
CN112133510B (zh) * 2020-09-04 2022-09-20 广东风华高新科技股份有限公司 一种具备信噪屏蔽功能的电阻及其制备方法
TWI797623B (zh) * 2021-05-15 2023-04-01 道登電子材料股份有限公司 晶片電阻及其製備方法
JP2022189028A (ja) * 2021-06-10 2022-12-22 Koa株式会社 チップ部品
JP2022189034A (ja) * 2021-06-10 2022-12-22 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
CN113571275B (zh) * 2021-06-24 2022-03-11 贝迪斯电子有限公司 一种片式合金箔电阻的制造方法
CN114743745A (zh) * 2022-05-06 2022-07-12 广东风华高新科技股份有限公司 一种电流感测电阻及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3167451A (en) * 1959-08-26 1965-01-26 Sprague Electric Co Method of resistor production
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
JPS58138071A (ja) * 1982-02-12 1983-08-16 Matsushita Electric Ind Co Ltd 混成集積回路
JPS61210601A (ja) * 1985-03-14 1986-09-18 進工業株式会社 チツプ抵抗器
JPS6424401A (en) * 1987-07-20 1989-01-26 Murata Manufacturing Co Manufacture of chip resistor
JPH01151205A (ja) * 1987-12-08 1989-06-14 Matsushita Electric Ind Co Ltd 抵抗器の製造方法
JPH0418701A (ja) * 1990-05-11 1992-01-22 Murata Mfg Co Ltd 抵抗体組成物
JPH07106729A (ja) * 1993-09-30 1995-04-21 Murata Mfg Co Ltd 厚膜回路部品の製造方法
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
JP3012875B2 (ja) * 1996-01-16 2000-02-28 北陸電気工業株式会社 チップ抵抗器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978439B (zh) * 2008-02-22 2014-05-14 威世先进科技有限公司 具有柔性引线的表面安装贴片型电阻器

Also Published As

Publication number Publication date
TW350071B (en) 1999-01-11
US6314637B1 (en) 2001-11-13
CN1180906A (zh) 1998-05-06
CN1437201A (zh) 2003-08-20
DE69737053D1 (de) 2007-01-18
CN100483568C (zh) 2009-04-29
MY123824A (en) 2006-06-30
EP0829886A3 (en) 1998-04-29
EP0829886B1 (en) 2006-12-06
DE69737053T2 (de) 2007-03-29
EP0829886A2 (en) 1998-03-18
US5907274A (en) 1999-05-25

Similar Documents

Publication Publication Date Title
CN1118073C (zh) 片式电阻器及其制造方法
CN100358054C (zh) 导电糊和陶瓷电子元器件
KR101172723B1 (ko) 동 도체 페이스트, 도체 회로판 및 전자부품
EP2065908A1 (en) Laminated ceramic capacitor
KR20040020048A (ko) 세라믹 전자부품 및 그 제조방법
KR20040044863A (ko) 도체 조성물 및 그 제조방법
JPWO2007032201A1 (ja) チップ状電子部品
JP4431052B2 (ja) 抵抗器の製造方法
CN1495804A (zh) 电阻组成物、使用该组成物的电阻器及其制造方法
EP2538439A1 (en) Substrate for mounting element, and method for manufacturing the substrate
US20040119579A1 (en) Multilayer chip varistor and method of manufacturing the same
JP4333594B2 (ja) 導電性ペースト及びセラミック電子部品
EP3506324A1 (en) Resistor, circuit board provided with same, and electronic device
CN110199362B (zh) 芯片状电子部件
JPH0817671A (ja) 導電性ペースト
JP2012004189A (ja) 積層セラミックコンデンサ
CN115611521A (zh) 一种玻璃粉以及含该玻璃粉铜浆在ZnO压敏陶瓷基体上的应用
CN111028975A (zh) 一种低温度系数电阻膏体及其制备方法与应用
CN1323969C (zh) 玻璃陶瓷组合物及使用了该组合物的电子部件和叠层式lc复合部件
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JP3915188B2 (ja) チップ抵抗器及びその製造方法
US6190790B1 (en) Resistor material, resistive paste and resistor using the resistor material, and multi-layered ceramic substrate
KR100241159B1 (ko) 세라믹 전자 부품
JP2021193705A (ja) 厚膜抵抗体組成物及びそれを含む厚膜抵抗ペースト
CN115516578A (zh) 厚膜电阻糊、厚膜电阻体和电子部件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030813

Termination date: 20150911

EXPY Termination of patent right or utility model