JP3715488B2 - 評価用半導体装置 - Google Patents

評価用半導体装置 Download PDF

Info

Publication number
JP3715488B2
JP3715488B2 JP33170099A JP33170099A JP3715488B2 JP 3715488 B2 JP3715488 B2 JP 3715488B2 JP 33170099 A JP33170099 A JP 33170099A JP 33170099 A JP33170099 A JP 33170099A JP 3715488 B2 JP3715488 B2 JP 3715488B2
Authority
JP
Japan
Prior art keywords
evaluation
wiring
wiring layer
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33170099A
Other languages
English (en)
Other versions
JP2001148406A (ja
Inventor
浩由樹 小園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33170099A priority Critical patent/JP3715488B2/ja
Priority to TW089124572A priority patent/TW465003B/zh
Priority to KR10-2000-0069253A priority patent/KR100394334B1/ko
Priority to US09/716,468 priority patent/US6496016B1/en
Publication of JP2001148406A publication Critical patent/JP2001148406A/ja
Application granted granted Critical
Publication of JP3715488B2 publication Critical patent/JP3715488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、評価用半導体装置に関するもので、特に、半導体集積回路装置の初期特性や信頼性を評価するための評価ツールとして用いられるものである。
【0002】
【従来の技術】
近年、LSI(Large Scale Integrated circuit)の高集積化・高密度化による配線の微細化、大チップ化にともなって、樹脂封止パッケージの温度変化による熱応力(せん断応力)に起因する、パッシベーションクラックやアルミニウム(以下、Al)スライドの発生の危険性が高くなってきている。パッシベーションクラックは耐湿性の劣化のみでなく、Alの二層配線を有する製品においては、層間絶縁膜のクラックによる配線層間での絶縁性の低下を引き起こす要因ともなっている。また、パターン設計によっては、Alスライドが配線間ショートや断線を招く原因となる場合もある。
【0003】
従来、LSIにおける、パッシベーションクラックやAlスライドなどの不良の発生を診断する方法の一つとして、第19回日科技連信頼性保全性シンポジウム(平成元年6月)において、TEG(Test Element Group)を用いた方法が発表された。この方法は、Al配線を2次元的に配置するとともに、そのAl配線の線幅を1μm〜90μmまでふらせた構造を有するTEGを樹脂封止パッケージ上にアッセンブリし、印加熱ストレスとしての熱衝撃試験などの実施前後におけるチップの表面を観察することによって、チップ上でのパッシベーションクラックやAlスライドの発生領域を定量的に評価しようとするものである。
【0004】
また、他の方法として、ピエゾ抵抗係数の異なる拡散抵抗層パターン(ユニットセル)を二次元的に配置してなる応力測定素子を用いて、パッケージ内の応力を測定する方法も提案されている。
【0005】
しかしながら、上記したいずれの方法の場合も、TEGや応力測定素子は、Al配線または抵抗層パターンを二次元的にのみ配置してなるものであり、特に、Alの二層配線を有する製品とは構造的にも大きく異なっていた。そのために、必ずしも、最終的な製品の評価に適したものではなく、別途、製品ごとに実際の製品での評価が不可欠なものとなっていた。
【0006】
【発明が解決しようとする課題】
上記したように、従来においては、TEGや応力測定素子を用いることによって、パッシベーションクラックやAlスライドなどといった不良の発生を診断する各種の方法が提案されてはいるものの、診断とは別に、製品ごとに実際の製品での評価が必要なのが実状であった。
【0007】
そこで、この発明は、半導体集積回路装置の初期特性や信頼性を定量的、かつ、高精度に評価することが可能となり、実際の製品を用いての評価を不要にできる評価用半導体装置を提供することを目的としている。
【0008】
【課題を解決するための手段】
本願発明の一態様によれば、半導体基板と、この半導体基板の中央部付近と角部付近とを含む、少なくとも2以上の箇所に配置された応力センサと、前記半導体基板の中央部付近と角部付近とを含む少なくとも2以上の箇所に、前記応力センサに近接させて配置された温度センサと、前記応力センサおよび前記温度センサの配置箇所を除く、前記半導体基板上にアレイ状に配置された抵抗群と、前記応力センサ、前記温度センサおよび前記抵抗群の上層に、絶縁膜を介して配設され、かつ、エリアごとに異なる線幅を有して形成された配線層と、この配線層を覆う保護膜とを具備したことを特徴とする評価用半導体装置が提供される
【0010】
上記のような構成とした場合、半導体集積回路装置で実際に発生する不良をより忠実に再現できるようになる。これにより、実際の製品とほぼ同様な構造での評価が可能となるものである。
【0011】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【0012】
(第一の実施形態)
図1乃至図3は、本発明の第一の実施形態にかかる半導体集積回路装置(LSI)の、評価ツールを概略的に示すものである。なお、図1はユニット層(下層)の平面図、図2は配線層(上層)の平面図であり、図3は図1に示したIII −III 線にほぼ対応する断面図である。
【0013】
この評価ツールは、たとえば図1に示すように、評価の対象となる実際のLSI(以下、製品と略記する)と同一のサイズを有してなるSi(シリコン)基板11上の、その基板面内の角部付近および中央部付近に、それぞれ、ピエゾ拡散抵抗ユニット(応力センサ)12と温度モニタ・ユニット(温度センサ)13とが、互いに近接して配置されている。これにより、製品における応力および熱分布の測定が実質的に可能となっている。
【0014】
また、ピエゾ拡散抵抗ユニット12と温度モニタ・ユニット13とを除く範囲には、ヒータとなるポリシリコン抵抗アレイ(抵抗群)14が配置されている。このポリシリコン抵抗アレイ14は、基板面内におけるDC電流がほぼ均一となるように、複数のポリシリコン抵抗を直・並列(アレイ状)に接続してなる構成とされている。
【0015】
また、このポリシリコン抵抗アレイ14は、複数(ここでは、2個)のブロックに分けて配置され、それぞれに独立して駆動できるようになっている。これにより、製品での発熱部位が限られているような場合には、2ブロック以上に分割された、少なくともいずれか一つのブロックに対応するポリシリコン抵抗アレイ14のみを発熱させることによって、製品における熱的な不良に関する評価を実質的に行うことが可能となっている。
【0016】
なお、上記ポリシリコン抵抗アレイ14は、該評価ツールが製品の段差構造と同等の構造となるようにするために、たとえば、2000オングストローム〜3000オングストローム程度の高さ(凹凸)を有して形成されている。
【0017】
さらに、上記Si基板11の周辺部には、複数の電極パッド15が設けられている。各電極パッド15は、1層目のAl配線(1Al)16をそれぞれ介して、上記ピエゾ拡散抵抗ユニット12、上記温度モニタ・ユニット13、上記ポリシリコン抵抗アレイ14、および、後述する上層のAl配線に接続されている。
【0018】
上記電極パッド15は、上記Si基板11上におけるレイアウト(サイズや個数)が、製品における電極パッドのそれとほぼ同一とされている。
【0019】
一方、上記ピエゾ拡散抵抗ユニット12、上記温度モニタ・ユニット13、および、上記ポリシリコン抵抗アレイ14の上部には、たとえば図2に示すように、層間絶縁膜17を介して、二層目のAl配線(2Al)からなる配線層18が形成されている。
【0020】
上記配線層18は、図示せぬ櫛型の配線とスネーク状の配線とを組合わせてなり、たとえば、4分割された各エリア19a〜19dごとに数μm〜数100μmの異なる線幅を有して形成されている。
【0021】
この場合、エリア19aには2μmの線幅で、エリア19bには120μmの線幅で、エリア19cには240μmの線幅で、エリア19dには40μmの線幅で、それぞれ配線層18が形成されている。通常、半導体集積回路装置は対称性があるため、このような構成とすることにより、該評価ツール1つで複数の異なる線幅についての評価が同時に可能となっている。
【0022】
ここで、上記配線層18の各線幅としては、製品で実際に用いられ、かつ、該評価ツールの製造プロセスにおける配線不良を確実に防止することが可能な寸法とするのが望ましい。
【0023】
また、上記層間絶縁膜17の周辺部には、上記電極パッド15を露出させるための開孔窓20が形成されている。
【0024】
なお、図3において、21,22はシリコン酸化(SiO2 )膜であり、17a〜17dは上記層間絶縁膜17を構成する、それぞれ、SiO2 膜、シリコン窒化(SiN)膜、SiO2 膜、SiN膜である。
【0025】
そして、上記配線層18上を含む、全面には最上層保護膜(たとえば、ポリイミド膜)23が形成されて、該評価ツールの表面が保護されている。
【0026】
このような構成によれば、評価ツールの構造を、Alの二層配線を有する製品の段差構造と同等とすることができるため、該評価ツールにおいて、製品で発生するパッシベーションクラックやAlスライドといった不良を忠実に再現させることが可能となる。
【0027】
また、製品の動作時に発生する熱的な不良に関しても、ヒータ(ポリシリコン抵抗アレイ)と温度モニタ・ユニットとによって実質的に評価することが可能である。
【0028】
さらに、評価の重要なパラメータの一つである、評価ツールのサイズに関しては、1mm角〜15mm角まで、1mmステップでラインアップ化することにより、各種サイズの製品の評価に対応できる。特に、単一のSiウェーハから同一サイズの複数の評価ツールを製造するようにした場合(1ウェーハ−1チップサイズ)には、ダイシング(Dicing)以降の工程を容易なものとすることができる。しかも、1チップサイズとすることにより、工程モニタとしても使用できるようになる。
【0029】
また、上記配線層18と上記電極パッド15との間を、たとえば、ロード接続用のポリシリコン抵抗31および上記1Al16をそれぞれ介して接続するようにした場合には、発生した不良が、上記電極パット15よりも内部の上記配線層18で発生したものであるのか、上記電極パット15よりも外部で発生したものであるのかを容易に特定できるようになる。
【0030】
上記したように、半導体集積回路装置で実際に発生する不良をより忠実に再現できるようにしている。
【0031】
すなわち、ピエゾ拡散抵抗ユニット、温度モニタ・ユニット、ポリシリコン抵抗アレイと、その上層に、Alの配線層を配設した二層構造としている。これにより、段差構造が形成されることによって、Alの二層配線を有する製品とほぼ同様な構造とすることができる。したがって、製品と同様な構造での機械的応力、放熱、耐湿性、熱ストレスなどによる不良の診断が実質的に可能となり、製品ごとでの評価の必要がなくなるとともに、半導体集積回路装置ごとの初期特性や信頼性の定量的な評価が可能となるものである。
【0032】
(第二の実施形態)
図4は、本発明の第二の実施形態にかかる評価ツールの概略構成を示すものである。なお、図3と同一部分には同一符号を付し、その詳細な説明については割愛する。
【0033】
本実施形態は、上述した第一の実施形態にかかる構成において、さらに、最上層保護膜23に対し、選択的に、上記配線層18に達する開孔部24を設けてなる構成となっている。開孔部24は、基板面内の角部付近に集中して設けられるようになっている。
【0034】
このような構成とすることにより、耐湿性に関しての感度アップを図ることが可能となる。具体的には、半導体集積回路装置が吸湿して不良を発生させるAlコロージョンを、配線層18を強制的に断ち切らせるようにすることによって、電気的に評価しようとするものである。
【0035】
すなわち、配線層18上の最上層保護膜23に開孔部24を設けることによって、該評価ツール内への水分の浸入を加速させることができる。こうして、耐湿性に対する評価の感度をアップさせることにより、評価にかかる時間とツール数とを削減することが可能となる。
【0036】
なお、上記した実施形態においては、基板面内の中央部付近および角部付近にのみ、それぞれ、ピエゾ拡散抵抗ユニットと温度モニタ・ユニットとを配置するようにした場合を例に説明したが、これに限らず、たとえば中央部付近と角部付近とを含む、少なくとも2以上の箇所に配置するようにすれば良い。
【0037】
その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【0038】
【発明の効果】
以上、詳述したようにこの発明によれば、半導体集積回路装置の初期特性や信頼性を定量的、かつ、高精度に評価することが可能となり、実際の製品を用いての評価を不要にできる評価用半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第一の実施形態にかかる、評価ツールの構成例を示す要部の概略平面図。
【図2】同じく、評価ツールの構成例を示す要部の概略平面図。
【図3】同じく、評価ツールの要部を示す概略断面図。
【図4】本発明の第二の実施形態にかかる、評価ツールの要部を示す概略断面図。
【符号の説明】
11…Si基板
12…ピエゾ拡散抵抗ユニット
13…温度モニタ・ユニット
14…ポリシリコン抵抗アレイ
15…電極パッド
16…Al配線(1Al)
17…層間絶縁膜
17a…シリコン酸化膜(SiO2 膜)
17b…シリコン窒化膜(SiN膜)
17c…SiO2 膜
17d…SiN膜
18…配線層(2Al)
19a〜19d…エリア
20…開孔窓
21…シリコン酸化膜(SiO2 膜)
22…SiO2 膜
23…最上層保護膜
24…開孔部

Claims (4)

  1. 半導体基板と、
    この半導体基板の中央部付近と角部付近とを含む、少なくとも2以上の箇所に配置された応力センサと、
    前記半導体基板の中央部付近と角部付近とを含む少なくとも2以上の箇所に、前記応力センサに近接させて配置された温度センサと、
    前記応力センサおよび前記温度センサの配置箇所を除く、前記半導体基板上にアレイ状に配置された抵抗群と、
    前記応力センサ、前記温度センサおよび前記抵抗群の上層に、絶縁膜を介して配設され、かつ、エリアごとに異なる線幅を有して形成された配線層と、
    この配線層を覆う保護膜と
    を具備したことを特徴とする評価用半導体装置。
  2. 前記抵抗群は、複数ブロックに分割され、それぞれのブロックごとに電力の供給が可能に構成されることを特徴とする請求項1に記載の評価用半導体装置。
  3. 前記配線層は、櫛型の配線とスネーク状の配線とを組合わせてなることを特徴とする請求項1に記載の評価用半導体装置。
  4. 前記保護膜には、前記配線層に達する開孔部が選択的に設けられていることを特徴とする請求項1に記載の評価用半導体装置。
JP33170099A 1999-11-22 1999-11-22 評価用半導体装置 Expired - Fee Related JP3715488B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33170099A JP3715488B2 (ja) 1999-11-22 1999-11-22 評価用半導体装置
TW089124572A TW465003B (en) 1999-11-22 2000-11-20 Semiconductor device for evaluation
KR10-2000-0069253A KR100394334B1 (ko) 1999-11-22 2000-11-21 집적회로장치의 평가에 이용되는 반도체장치
US09/716,468 US6496016B1 (en) 1999-11-22 2000-11-21 Semiconductor device for use in evaluating integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33170099A JP3715488B2 (ja) 1999-11-22 1999-11-22 評価用半導体装置

Publications (2)

Publication Number Publication Date
JP2001148406A JP2001148406A (ja) 2001-05-29
JP3715488B2 true JP3715488B2 (ja) 2005-11-09

Family

ID=18246618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33170099A Expired - Fee Related JP3715488B2 (ja) 1999-11-22 1999-11-22 評価用半導体装置

Country Status (4)

Country Link
US (1) US6496016B1 (ja)
JP (1) JP3715488B2 (ja)
KR (1) KR100394334B1 (ja)
TW (1) TW465003B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339939B4 (de) * 2003-08-29 2010-02-11 Infineon Technologies Ag Intergierte Schaltungsanordnung und Verfahren zur Herstellung und Beurteilung derselben
KR100625401B1 (ko) 2004-08-26 2006-09-20 주식회사 케이이씨 온도 센싱부를 갖는 압력센서
JP4728628B2 (ja) * 2004-11-24 2011-07-20 パナソニック株式会社 半導体装置
CN111505059A (zh) * 2020-03-25 2020-08-07 上海玖银电子科技有限公司 一种银浆的检测方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232554A (en) * 1978-11-30 1980-11-11 Grumman Aerospace Corporation Thermal emission flaw detection method
US4684884A (en) * 1985-07-02 1987-08-04 Gte Communication Systems Corporation Universal test circuit for integrated circuit packages
US5129443A (en) * 1989-03-30 1992-07-14 Hitachi Metals, Ltd. Method of manufacturing a product by estimating thermal stress using a model of the product made of different material
US5673028A (en) * 1993-01-07 1997-09-30 Levy; Henry A. Electronic component failure indicator
US5907274A (en) * 1996-09-11 1999-05-25 Matsushita Electric Industrial Co., Ltd. Chip resistor
US5896081A (en) * 1997-06-10 1999-04-20 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
US5925827A (en) * 1997-09-25 1999-07-20 Lucent Technologies Inc. System and method for empirically determining shrinkage stresses in a molded package and power module employing the same
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5917311A (en) * 1998-02-23 1999-06-29 Analog Devices, Inc. Trimmable voltage regulator feedback network
TW432221B (en) * 1998-05-29 2001-05-01 Advantest Corp Tray for electronic device, the transporting apparatus of tray for electronic device and testing apparatus for electronic device
US6141093A (en) * 1998-08-25 2000-10-31 International Business Machines Corporation Method and apparatus for locating power plane shorts using polarized light microscopy

Also Published As

Publication number Publication date
JP2001148406A (ja) 2001-05-29
US6496016B1 (en) 2002-12-17
KR20010051850A (ko) 2001-06-25
KR100394334B1 (ko) 2003-08-06
TW465003B (en) 2001-11-21

Similar Documents

Publication Publication Date Title
US6538264B2 (en) Semiconductor reliability test chip
US20080128893A1 (en) Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit
CN109073680B (zh) 多层布线基板和使用该多层布线基板的探针卡
JP3715488B2 (ja) 評価用半導体装置
JPH0773106B2 (ja) 半導体装置の製造方法
JPH07193108A (ja) 半導体チップ及びそのクラック検出方法
JP2008028274A (ja) 半導体装置の製造方法
JPWO2006134643A1 (ja) 半導体装置及びその製造方法
JPS62261139A (ja) 半導体装置
JP4178417B2 (ja) 半導体装置の製造方法
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2004296464A (ja) 半導体装置
JP4888666B2 (ja) 半導体ウェハの検査方法および半導体チップの製造方法
JPS62193137A (ja) 半導体装置の製造方法
JP2006120962A (ja) 半導体装置及びその製造方法
JP2665075B2 (ja) 集積回路チェックパターンおよびそのチェック方法
JP3573112B2 (ja) ボンディングダメージの計測用基板
JP5433995B2 (ja) 半導体装置およびその製造方法
JPH1074809A (ja) 半導体ウエハ
JPS6222448A (ja) Icの形成されたウエ−ハ
TW563220B (en) Method for picking defected dielectric in semiconductor device
JPH04287944A (ja) 半導体素子の電気特性評価方法
JP2000100881A (ja) 評価テスト用チップ
JP2011253876A (ja) 半導体ウェハ、および半導体装置、および当該半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees