KR20010051850A

KR20010051850A - 집적회로장치의 평가에 이용되는 반도체장치

Info

Publication number: KR20010051850A
Application number: KR1020000069253A
Authority: KR
Inventors: 고조노히로유키
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1999-11-22
Filing date: 2000-11-21
Publication date: 2001-06-25
Also published as: KR100394334B1; US6496016B1; JP3715488B2; TW465003B; JP2001148406A

Abstract

본 발명은, LSI의 평가에 이용되는 평가도구에 있어서, 예컨대 Si기판(11)상의 각부(角部) 부근 및 중앙부 부근에 각각 피에조 확산저항유니트(12)와 온도감시유니트(13)를 근접시켜 배치한다. 또, 피에조 확산저항유니트(12)와 온도감시유니트(13)를 제외한 상기 Si기판(11)상에 폴리실리콘 저항어레이(14)를 배치한다. 그리고, 그들의 상층에 층간절연막(17)을 매개해서 2층째의 Al배선으로 이루어진 배선층(18)을 배설한다. 이렇게 하여, 단차구조를 형성함으로써, 평가도구에 있어서, 실제의 LSI제품과 거의 동일한 구조를 실현한다.

Description

집적회로장치의 평가에 이용되는 반도체장치 {SEMICONDUCTOR DEVICE FOR USE IN EVALUATION OF A LARGE SCALE INTEGRATED CIRCUIT}

본 발명은, 집적회로장치의 평가에 이용되는 반도체장치에 관한 것이다. 좀더 상세하게는, LSI(Large Scale Integrated circuit)의 초기특성이나 신뢰성을 평가하기 위한 평가도구에 관한 것이다.

최근, LSI는 한층의 고집적화·고밀도화가 진행되고 있다. 그 한편에 있어서, LSI에서는 패시베이션 크랙이나 Al 슬라이드의 발생의 위험성이 높아지고 있다. 이들 불량의 발생은, 수지밀봉 패키지의 온도변화에 의한 열응력(전단(剪斷)응력)에 기인한다는 것이 알려져 있다. 수지밀봉 패키지에 가해지는 열응력은, 일반적으로 배선의 미세화 또는 대(大)칩화에 따라 커진다.

그런데, 패시베이션 크랙은 수지밀봉 패키지의 내습성을 열화시키는 요인으로 된다. 특히, Al의 2층 배선을 갖는 제품의 경우, 층간절연막에 생기는 크랙이 배선층 사이에서의 절연성의 저하를 일으키는 요인으로도 되고 있다. 또, 패턴설계(레이아웃)에 따라서는, Al 슬라이드가 배선간 단락이나 단선을 초래하는 원인으로 되는 경우도 있다.

종래, LSI에서의 패시베이션 크랙이나 Al 슬라이드 등의 불량의 발생을 진단하는 방법의 하나로서, TEG(Test Element Group)를 이용한 방법이 있다. 이 방법은, 제19회째 과기연 신뢰성 보전성 심포지움(1989년 6월)에 있어서 발표되었다. 그 방법은, 선폭을 1㎛∼90㎛까지 변화시킨 복수의 Al배선을 2차원적으로 배치한 구조를 갖는 TEG를, 수지밀봉 패키지상에 조립(assembly)한다. 이 구성에 있어서, 인가 열스트레스로서의 열충격시험 등의 실시의 전후에서의 칩의 표면을 관찰한다. 이에 따라, 칩상에서의 패시베이션 크랙이나 Al 슬라이드의 발생영역을 정량적으로 평가하는 것이다.

또, 다른 방법도 제안되어 있다. 그 방법은, 피에조 저항계수가 다른 확산저항층 패턴(단위셀)을 2차원적으로 배치하여 이루어진 응력측정소자를 이용하여 패키지내의 응력을 측정하는 것이다.

그렇지만, TEG나 응력측정소자는 Al배선 또는 저항층 패턴을 2차원적으로만 배치하여 이루어진 것이었다. 그 때문에, 특히 Al의 2층 배선을 갖는 제품과는 구조적으로도 크게 달랐다. 따라서, 상기한 어느 방법의 경우도, 반드시 최종적인 제품의 평가에 적합한 것이 아니었다. 이러한 이유에 의해, 종래는 별도로 제품마다 실제의 제품에서의 평가가 불가결한 것으로 되었다.

본 발명의 목적은, LSI의 초기특성이나 신뢰성을 정량적이면서 고정밀도로 평가하는 것이 가능하게 되고, 실제의 제품을 이용한 평가를 불필요하게 할 수 있는 평가도구(집적회로장치의 평가에 이용되는 반도체장치)를 제공함에 있다.

도 1은 본 발명의 제1실시형태에 따른 평가도구의 구성례를 나타낸 요부의 평면도,

도 2는 도 1에 나타낸 평가도구의 구성의 요부를 나타낸 평면도,

도 3은 도 1 및 도 2에 나타낸 평가도구의 구성의 요부를 나타낸 단면도,

도 4는 본 발명의 제2실시형태에 따른 평가도구의 구성의 요부를 나타낸 단면도,

도 5는 도 2에 대응하는 평가도구의 다른 구성례를 나타낸 요부의 평면도이다.

＜도면부호의 설명＞

11 --- Si기판,

12 --- 피에조 확산저항유니트(응력센서),

13 --- 온도감시유니트(온도센서),

14 --- 폴리실리콘 저항어레이(저항군), 15 --- 전극패드,

16 --- Al배선, 17 --- 층간절연막,

18 --- 배선층, 19a∼19d --- 영역,

20 --- 개공부, 21, 22 --- 실리콘산화막,

23 --- 보호막(폴리이미드막), 24 --- 개공부.

상기의 목적을 달성하기 위해 본 발명의 평가도구에 있어서는, 반도체기판상에 각각 배치된 응력센서, 온도센서 및 저항군과, 상기 응력센서, 상기 온도센서 및 상기 저항군의 상층에 절연막을 매개해서 배설된 배선층을 갖추어 이루어진 구성으로 되어 있다.

또, 본 발명의 평가도구에 있어서는, 반도체기판과, 상기 반도체기판의 중앙부 부근과 각부 부근을 포함하는 적어도 2이상의 장소에 배치된 응력센서, 상기 반도체기판의 중앙부 부근과 각부 부근을 포함하는 적어도 2이상의 장소에, 상기 응력센서에 근접시켜 배치된 온도센서, 상기 응력센서 및 상기 온도센서의 배치장소를 제외한 상기 반도체기판상에 어레이형상으로 배치된 저항군, 상기 응력센서, 상기 온도센서 및 상기 저항군의 상층에 절연막을 매개해서 배설된 배선층 및, 상기 배선층을 덮는 보호막을 갖추어 이루어지고, 상기 배선층은 복수의 영역으로 분할되고 각각의 영역마다 수 ㎛∼수 100㎛의 다른 선폭을 가지고 형성되는 구성으로 되어 있다.

본 발명의 평가도구에 의하면, LSI에서 실제로 발생하는 불량을 보다 충실히 재현할 수 있게 된다. 이에 따라, 실제의 제품과 거의 동일한 구조에서의 평가가 가능하게 되는 것이다.

(바람직한 실시형태의 상세한 설명)

이하, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.

제1실시형태

도 1 내지 도 3은 본 발명의 제1실시형태에 따른 LSI의 평가도구의 구성을 나타낸 것이다. 여기서, 도 1은 본 평가도구의 단위(unit)층(하층)의 평면도, 도 2는 마찬가지로 배선층(상층)의 평면도이며, 도 3은 도 1에 나타낸 Ⅲ-Ⅲ선에 거의 대응하는 단면도이다.

이 평가도구의 단위층(하층)은, 예컨대 도 1에 나타낸 바와 같이, Si기판(11)상의 그 각부(角部) 부근 및 중앙부 부근에, 각각 피에조 확산저항유니트(응력센서; 12)와 온도감시유니트(온도센서; 13)가 배치되어 있다. 상기 Si기판(11)은 평가의 대상으로 되는 실제의 LSI(이하, 제품이라 약기한다)와 거의 동일한 사이즈를 갖고 있다. 상기 피에조 확산저항유니트(12)와 상기 온도감시유니트(13)는 서로 근접하여 배치되어 있다. 이에 따라, 제품에서의 응력 및 열분포의 측정이 실질적으로 가능하게 되어 있다.

상기 피에조 확산저항유니트(12)와 상기 온도감시유니트(13)를 제외한 상기 Si기판(11)상에는 히터로 되는 폴리실리콘 저항어레이(저항군; 14)가 배치되어 있다. 이 폴리실리콘 저항어레이(14)는, 기판면 내에서의 DC전류의 값이 거의 균일하게 되도록, 복수의 폴리실리콘 저항을 직·병렬(어레이형상)로 접속하여 이루어진 구성으로 되어 있다. 또, 이 폴리실리콘 저항어레이(14)는 복수(여기서는, 2개)의 블럭으로 분할되어 블럭마다 독립하여 구동할 수 있도록 되어 있다. 그 때문에, 제품에서의 발열부위가 제한되어 있는 경우에는, 2블럭 이상으로 분할된 적어도 어느 하나의 블럭에 대응하는 폴리실리콘 저항어레이(14)만을 발열시킨다. 이에 따라, 제품에서의 열적인 불량에 관한 평가를 실질적으로 행하는 것이 가능하게 되어 있다.

또한, 상기 폴리실리콘 저항어레이(14)는, 예컨대 2000Å∼3000Å정도의 높이(凹凸)를 가지고 형성되어 있다. 이에 따라, 그 평가도구에 있어서, 제품의 단차구조와 거의 동등한 구조가 실현되어 있다.

더욱이, 상기 Si기판(11)의 주변부에는, 복수의 전극패드(15)가 설치되어 있다. 각 전극패드(15)는 1층째의 Al배선(1Al; 16)을 각각 매개해서 상기 피에조 확산저항유니트(12), 상기 온도감시유니트(13), 상기 폴리실리콘 저항어레이(14) 및 후술하는 상층의 Al배선에 접속되어 있다. 상기 전극패드(15)는 상기 Si기판(11)상에서의 레이아웃(사이즈나 개수)이 제품에서의 전극패드의 그것과 동일하게 되어 있다.

한편, (상기 피에조 확산저항유니트(12), 상기 온도감시유니트(13) 및 상기 폴리실리콘 저항어레이(14) 등이 설치된) 상기 단위층의 상층부에는, 예컨대 도 2에 나타낸 바와 같이 층간절연막(17)이 설치되어 있다. 이 층간절연막(17)상에는 2층째의 Al배선(2Al)으로 이루어진 배선층(상층)(18)이 형성되어 있다.

상기 배선층(18)은, 예컨대 4분할된 영역(19a∼19d)마다 수 ㎛∼수 100㎛의 다른 선폭을 가지고 형성되어 있다. 이 경우, 영역(19a)에는 2㎛의 선폭으로, 영역(19b)에는 120㎛의 선폭으로, 영역(19c)에는 240㎛의 선폭으로, 영역(19d)에는 40㎛의 선폭으로 각각 배선층(18)이 형성되어 있다. 또, 각 영역(19a∼19d)에서의 상기 배선층(18)은 적절히 빗살형의 배선(18a)과 스네이크(snake)형상(꾸불꾸불한 형상)의 배선(18b)을 조합시켜 이루어진 구성으로 되어 있다. 통상, LSI에는 대칭성이 있다. 그 때문에, 이러한 구성으로 함으로써, 그 평가도구 1개로 복수의 다른 선폭에 대한 평가가 동시에 가능하게 된다.

또한, 상기 배선층(18)의 각 선폭으로서는, 제품에서 실제로 이용되고, 또한 그 평가도구의 제품프로세스에서의 배선불량을 확실히 방지하는 것이 가능한 치수로 하는 것이 바람직하다.

더욱이, 상기 층간절연막(17)의 주변부에는 상기 전극패드(15)를 노출시키기 위한 개공부(20)가 각각 형성되어 있다.

또한, 도 3에 있어서, 도면부호 21, 22는 실리콘산화(SiO₂)막이고, 도면부호 17a∼17d는 상기 층간절연막(17)을 구성하는 각각 SiO₂막, 실리콘질화(SiN)막, SiO₂막, SiN막이다. 그리고, 상기 배선층(18)상을 포함하는 상기 Si기판(11)의 전면에는 최상층 보호막(예컨대, 폴리이미드막; 23)이 형성되어, 그 평가도구의 표면이 보호되고 있다.

이러한 구성에 의하면, 평가도구의 구조를 Al의 2층 배선을 갖는 제품의 단차구조와 동등하게 할 수 있다. 그 때문에, 그 평가도구에 있어서, 제품에서 발생하는 패시베이션 크랙이나 Al 슬라이드라는 불량을 충실히 재현시키는 것이 가능하게 된다. 마찬가지로, 제품의 동작시에 발생하는 열적인 불량에 관해서도, 히터(폴리실리콘 저항어레이(14))와 온도감시유니트(13)에 의해 실질적으로 평가하는 것이 가능하다.

또, 평가의 중요한 파라미터의 하나인 평가도구의 사이즈에 관해서는, 1㎜각∼15㎜각까지, 1㎜ 단계로 라인업(line-up)화한다. 이에 따라, 각종 사이즈의 제품의 평가에 충분히 대응할 수 있다. 특히, 단일의 Si웨이퍼로부터 동일 사이즈의 복수의 평가도구를 제조하도록 한 경우(1웨이퍼/1칩사이즈)에는, 다이싱(Dicing) 이후의 공정을 용이한 것으로 할 수 있다. 게다가, 1칩사이즈로 함으로써, 공정 모니터로서도 사용할 수 있게 된다.

더욱이, 상기 배선층(18)과 상기 전극패드(15)의 사이를, 예컨대 도 1에 나타낸 바와 같이, 로드접속용의 폴리실리콘 저항(31) 및 상기 1Al(16)을 각각 매개해서 접속하도록 해도 좋다. 이러한 구성으로 한 경우에는, 상기 전극패드(15)보다도 내부의 상기 배선층(18)에서 발생한 불량이 상기 전극패드(15)보다도 외부에서 발생한 불량을 용이하게 특정(特定)할 수 있게 된다.

상기한 바와 같이, LSI에서 실제로 발생하는 불량을 보다 충실히 재현할 수 있도록 하고 있다. 즉, 평가도구의 구성을 피에조 확산저항유니트, 온도감시유니트, 폴리실리콘 저항어레이와, 그 상층에 Al의 배선층을 배설한 2층 구조로 하고 있다. 이에 따라, 단차구조가 형성됨으로써, Al의 2층 배선을 갖는 제품과 거의 동일한 구조로 할 수 있다. 따라서, 제품과 동일한 구조에서의 기계적 응력, 방열, 내습성, 열스트레스 등에 의한 불량의 진단이 실질적으로 가능하게 된다. 따라서, 제품마다의 평가의 필요가 없어짐과 더불어, LSI마다의 초기특성이나 신뢰성의 정량적인 평가가 가능하게 되는 것이다.

제2실시형태

도 4는 본 발명의 제2실시형태에 따른 평가도구의 구성을 나타낸 것이다. 여기서, 도 3과 동일 부분에는 동일 부호를 붙이고, 그 상세한 설명에 대해서는 할애한다.

본 실시형태는, 상술한 제1실시형태에 따른 구성에 있어서, 최상층 보호막(23)에 대해 상기 배선층(18)에 도달하는 개공부(24)를 더 형성하여 이루어진 구성으로 되어 있다. 개공부(24)는, 특히 기판면 내의 각부 부근에 집중하여 설치되도록 되어 있다. 이러한 구성으로 함으로써, 내습성에 관한 감도향상을 도모하는 것이 가능하게 된다. 구체적으로는, LSI가 흡습(吸濕)하여 불량을 발생시키는 Al부식을, 배선층(18)을 강제적으로 단절시키도록 함으로써 전기적으로 평가하고자 하는 것이다. 즉, 배선층(18)상의 최상층 보호막(23)에 개공부(24)를 설치함으로써, 그 평가도구 내로의 수분의 침입을 가속시킬 수 있다. 이렇게 하여, 내습성에 대한 평가의 감도를 향상시킨다. 이에 따라, 평가에 걸리는 시간과 도구수를 줄이는 것이 가능하게 된다.

또한, 상기한 각 실시형태에 있어서는, 기판면 내의 중앙부 부근 및 각부 부근에만 각각 피에조 확산저항유니트와 온도감시유니트를 배치하도록 한 경우를 예로 설명했다. 이에 한정되지 않고, 예컨대 중앙부 부근과 각부 부근을 포함하는 적어도 2이상의 장소에 배치하는 것이 좋다.

또, 도 2에 나타낸 바와 같이, 각 영역(19a∼19d)에서의 배선층(18)은 빗살형의 배선(18a)과 스네이크형상의 배선(18b)을 조합시켜 이루어진 구성에 한정되는 것이 아니다. 예컨대, 도 5에 나타낸 바와 같이, 각 영역(19a∼19d)에서의 배선층(18)은 스네이크형상의 배선만에 의해 구성되어 이루어진 것이어도 좋다.

이상 상세히 설명한 바와 같이 본 발명에 의하면, LSI의 초기특성이나 신뢰성을 정량적이면서 고정밀도로 평가하는 것이 가능하게 되고, 실제의 제품을 이용한 평가를 불필요하게 할 수 있는 평가도구(집적회로장치의 평가에 이용되는 반도체장치)를 제공할 수 있다.

Claims

반도체기판상에 각각 배치된 응력센서, 온도센서 및 저항군과,

상기 응력센서, 상기 온도센서 및 상기 저항군의 상층에 절연막을 매개해서 배설된 배선층을 구비하여 이루어진 것을 특징으로 하는 평가도구.
제1항에 있어서, 상기 응력센서 및 상기 온도센서는 기판면 내의 중앙부 부근과 각부 부근을 포함하는 적어도 2이상의 장소에 설치되는 것을 특징으로 하는 평가도구.
제1항에 있어서, 상기 응력센서 및 상기 온도센서는 서로 근접시켜 배치되는 것을 특징으로 하는 평가도구.
제1항에 있어서, 상기 저항군은, 상기 응력센서 및 상기 온도센서의 배치장소를 제외한 기판면 내에 어레이형상으로 배치되는 것을 특징으로 하는 평가도구.
제1항에 있어서, 상기 저항군은 복수의 블럭으로 분할되고, 각각의 블럭마다 전력의 공급이 가능하게 구성되는 것을 특징으로 하는 평가도구.
제1항에 있어서, 상기 저항군은 2000Å∼3000Å정도의 높이를 가지고 형성되는 것을 특징으로 하는 평가도구.
제1항에 있어서, 상기 배선층은 복수의 영역으로 분할되고, 각각의 영역마다 수 ㎛∼수 100㎛의 다른 선폭을 가지고 형성되는 것을 특징으로 하는 평가도구.
제7항에 있어서, 상기 배선층은 스네이크형상을 가지고 형성되는 것을 특징으로 하는 평가도구.
제7항에 있어서, 상기 배선층은 빗살형의 배선과 스네이크형상의 배선을 조합시켜 이루어진 것을 특징으로 하는 평가도구.
제1항에 있어서, 상기 배선층은 보호막에 의해 피복되어 있는 것을 특징으로 하는 평가도구.
제10항에 있어서, 상기 보호막에는 상기 배선층에 도달하는 개공부가 형성되어 있는 것을 특징으로 하는 평가도구.
반도체기판과,

상기 반도체기판의 중앙부 부근과 각부 부근을 포함하는 적어도 2이상의 장소에 배치된 응력센서,

상기 반도체기판의 중앙부 부근과 각부 부근을 포함하는 적어도 2이상의 장소에, 상기 응력센서에 근접시켜 배치된 온도센서,

상기 응력센서 및 상기 온도센서의 배치장소를 제외한 상기 반도체기판상에 어레이형상으로 배치된 저항군,

상기 응력센서, 상기 온도센서 및 상기 저항군의 상층에 절연막을 매개해서 배설된 배선층 및,

상기 배선층을 덮는 보호막을 구비하여 이루어지고,

상기 배선층은 복수의 영역으로 분할되고, 각각의 영역마다 수 ㎛∼수 100㎛의 다른 선폭을 가지고 형성되는 것을 특징으로 하는 평가도구.
제12항에 있어서, 상기 저항군은 복수의 블럭으로 분할되고, 각각의 블럭마다 전력의 공급이 가능하게 구성되는 것을 특징으로 하는 평가도구.
제12항에 있어서, 상기 저항군은 2000Å∼3000Å정도의 높이를 가지고 형성되는 것을 특징으로 하는 평가도구.
제12항에 있어서, 상기 배선층은 스네이크형상을 가지고 형성되는 것을 특징으로 하는 평가도구.
제12항에 있어서, 상기 배선층은 빗살형의 배선과 스네이크형상의 배선을 조합시켜 이루어진 것을 특징으로 하는 평가도구.
제12항에 있어서, 상기 보호막에는 상기 배선층에 도달하는 개공부가 형성되어 있는 것을 특징으로 하는 평가도구.