CN102013298B - 阵列式片状电阻器 - Google Patents
阵列式片状电阻器 Download PDFInfo
- Publication number
- CN102013298B CN102013298B CN200910246237.7A CN200910246237A CN102013298B CN 102013298 B CN102013298 B CN 102013298B CN 200910246237 A CN200910246237 A CN 200910246237A CN 102013298 B CN102013298 B CN 102013298B
- Authority
- CN
- China
- Prior art keywords
- substrate
- resistive element
- chip resistor
- electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/034—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
Abstract
本发明提供了一种阵列式片状电阻器,其包括:形成为长方体形状的基板;等间隔设置在基板底表面的两侧上的下部电极;从所有下部电极中的形成于基板两侧的最外边缘上的一些下部电极延伸至基板侧表面的侧部电极;基于基板底表面的下部电极之间的电阻元件;覆盖在电阻元件上的保护层,保护层的两侧覆盖下部电极的一部分和电阻元件;与暴露至保护层外部的下部电极接触的整平电极;以及形成于整平电极上的镀层。阵列式片状电阻器可防止装配时电阻元件由于外部碰撞而损坏,因为电阻元件被印制于基板底表面的下部电极的内部。
Description
相关申请的交叉参考
本申请要求2009年9月4日向韩国知识产权局提交的韩国专利申请号10-2009-0083519和10-2009-0083521的权益,其内容结合于此以供参考。
技术领域
本发明涉及一种阵列式片状电阻器;更具体地,涉及这样一种阵列式片状电阻器,其中,电阻器元件设置在基板下方,从而,可防止电阻器元件由于受到外部碰撞而损坏。
背景技术
通常地,片状电阻器指的是通过将多个电阻器装配在一个本体内以增加电子产品的集成度而制成半导体封装类型的电阻器。
这种片状电阻器通常装配在半导体模块上。个人电脑(PC)和服务器的尺寸逐渐变小,但是,在缩小装配在PC或服务器上的半导体模块(例如,存储模块)的尺寸方面是有限制的。
因此,集成地配置有多个电阻元件以增加其集成度的阵列式片状电阻器已用作装配在存储模块上的片状电阻器。
阵列式片状电阻器主要用来减少半导体封装(其上装配有存储模块)中反射的信号波的噪音。然而,已经指出,当装配于印刷电路板上时,传统的片状电阻器具有许多由于外部环境所引起的质量问题。
也就是说,传统的片状电阻器包括基板、形成于基板的顶表面上的电阻元件、连接至电阻元件并从顶表面延伸至其侧表面和顶表面的外部电极。在此情况中,当片状电阻器装配于PCB上时,由导体端子制成的外部电极用作电连接装置。
当装配于PCB上或为了装配而移动时,传统的片状电阻器具有由于工人的粗心而产生的外部碰撞而损坏其基板和转角的问题。此外,当在装配过程中对暴露于基板顶表面的电阻元件施加外部碰撞时,可能损坏电阻元件。
在传统的片状电阻器中,可能由于片状电阻器之间的外部摩擦或接触而产生剥落印制于其侧表面上的外部电极的涂层材料的划痕现象。此外,当为了装配片状电阻器而执行焊接时,也可能由于划痕现象而在电极之间产生短路。
同时,在形成连接至电阻元件的上部电极时在每个电极之间形成承载层,以防止由于片状电阻器中的外部电极的划痕而导致的电极短路。然而,承载层并不足以防止电极短路。
发明内容
为了解决上述问题而提出本发明,因此,本发明的一个目的是提供一种阵列式片状电阻器,其中,电阻元件设置在基板下方,从而,当装配电阻元件时可防止电阻元件暴露于外部,这导致防止电阻元件由于受到外部碰撞而损坏。
此外,本发明的另一目的是,提供一种阵列式片状电阻器,其可通过将暴露至基板外部的上部电极和侧部电极的面积减到最小来防止由于划痕导致的短路发生。
根据实现所述目的的本发明的一个方面,提供了这样一种阵列式片状电阻器,其包括:形成为长方体形状的基板;等间隔设置在基板底表面的两侧上的下部电极;从所有下部电极中的形成于基板两侧的最外边缘上的一些下部电极延伸至基板侧表面的侧部电极;介于基板底表面的下部电极之间的电阻元件;覆盖在电阻元件上的保护层,保护层的两侧覆盖下部电极的一部分和电阻元件;与暴露至保护层外部的下部电极接触的整平电极;以及形成于整平电极上的镀层。
优选地,基板由通过铝的表面阳极化处理而绝缘的氧化铝材料制成,并且用作热扩散路径,从电阻元件产生的热量通过该热扩散路径排放到外部。
而且,当片状电阻器装配于主基板上时,下部电极与形成于主基板上的焊盘电接触,并且,侧部电极从所有下部电极中的形成于其最外边缘的一些下部电极(即,形成于基板两侧上的一些下部电极)延伸至基板的侧表面。
在此情况中,与基板侧表面的高度相比,侧部电极可形成为具有范围在该高度的50%至100%内的高度。
而且,保护层可由硅材料或玻璃材料制成,并且,保护层被覆盖至暴露于电阻元件两侧的下部电极内部的一部分。
在此情况中,在电阻元件覆盖保护层之后,可以形成通过用激光修整电阻元件的一部分而形成的凹槽,以实现精确的电阻值。
优选地,整平电极是使得有效面积被保护层减小的下部电极能够具有扩大的有效面积的电极,并且,整平电极形成于暴露至保护层外部的下部电极上。
而且,镀层执行下部电极的保护,并且通过在整平电极上通过生长Ni-Sn镀层而形成外部电极,从而,其可暴露至片状电阻器的外部。
而且,片状电阻器可进一步包括覆盖保护层外部的绝缘层,并且,绝缘层由聚合物制成并最终保护电阻元件。此外,当用于形成外部电极的保护层被形成时,绝缘层防止电镀液渗入电阻元件。
在此情况中,优选地,镀层形成为具有比绝缘层的高度高的高度。
根据实现所述目的的本发明的另一方面,提供了这样一种阵列式片状电阻器,其包括:形成为长方体形状的基板;等间隔设置在基板底表面的两侧上的下部电极,通过将设置于基板两侧上的电极向上延伸至基板转角而形成下部电极;介于基板底表面的下部电极之间的电阻元件;覆盖在电阻元件上的保护层,保护层的两侧覆盖下部电极的一部分和电阻元件;与暴露至保护层外部的下部电极接触的整平电极;以及形成于整平电极上的镀层,镀层具有延伸得与基板转角相接触的一侧,从而,镀层与延伸至基板转角的下部电极相对。
在此情况中,可通过将下部电极扩展至基板的侧表面而形成侧部电极,并且,当形成于基板的侧表面上时,与其侧表面的高度相比,侧部电极可形成为具有小于该高度的20%的高度。
附图说明
通过结合附图给出的实施例的以下描述,本发明总发明构思的这些和/或其它方面和优点将变得显而易见且更易于理解,其中:
图1是示出了根据本发明的一个实施例的片状电阻器的透视图;
图2是示出了根据本发明的一个实施例的片状电阻器的底部透视图;
图3是示出了根据本发明的一个实施例的片状电阻器的平面图;
图4是示出了根据本发明的一个实施例的片状电阻器的后视图;
图5是沿着图1的线I-I’和II-II’剖开的剖视图;
图6是示出了根据本发明的一个实施例的片状电阻器装配在主基板上的情况的透视图;
图7至图11分别是示出了根据本发明的另一实施例的片状电阻器的视图,并且,图7是示出了根据本发明的另一实施例的片状电阻器的透视图;
图8是示出了根据本发明的另一实施例的片状电阻器的底部透视图;
图9至图10分别是根据本发明的另一实施例的片状电阻器的平面图和后视图;以及
图11是示出了根据本发明的一个实施例的片状电阻器装配在主基板上的情况的剖视图。
具体实施方式
将参照附图详细描述根据本发明的阵列式片状电阻器。当参照附图对其进行描述时,相同或相应的部件由相同的参考数字代表,并且,将省略其重复描述。
图1是示出了根据本发明的一个实施例的片状电阻器的透视图。图2是示出了根据本发明的一个实施例的片状电阻器的底部透视图。图3是示出了根据本发明的一个实施例的片状电阻器的平面图。图4是示出了根据本发明的一个实施例的片状电阻器的后视图。图5是沿着图1的线I-I’和II-II’剖开的剖视图。
如图所示,根据本发明的一个实施例的片状电阻器100包括:形成为长方体形状的基板110,具有多个凹槽;形成于基板110的底表面上的电阻元件120,以及电连接至电阻元件120的多个下部电极130。
基板110可形成为类似长方体的薄板形状,并可由通过铝的表面阳极化处理而绝缘的氧化铝材料形成。此外,由于基板110由具有高导热性的材料形成,所以基板110用作热扩散路径,从电阻元件120产生的热量通过该热扩散路径在片状电阻器100的表面装配时排放至外部。
以预定间隔设置的多个下部电极130形成于基板110的底表面的两侧上。将以RuO为其主要成分而组成的电阻元件120印制在下部电极130内部的基板110底表面的中心部分上。在此情况中,电阻元件120与设置在其外侧上的多个下部电极130彼此电连接。
当将电阻元件120印制于形成在基板110底表面的两侧上的下部电极130的内侧上时,电阻元件120被印制为使得下部电极130被部分覆盖,以在电阻元件120与下部电极130之间形成稳固的电连接。
而且,优选地,下部电极130具有相同尺寸地等间隔设置。当片状电阻器100装配在主基板(未示出)上时,等间隔设置的下部电极130与焊盘相对,并通过焊料电结合至主基板的焊盘。
侧部电极140可从下部电极130延伸至基板110的侧表面。侧部电极140从所有下部电极130中的设置在基板110底表面的最外边缘上的下部电极130(即,形成于基板110两侧的转角上的四个下部电极130)延伸至基板110的侧表面。
在此情况中,优选地,与基板110的侧表面的高度相比,侧部电极140可形成为具有范围在该高度50%至100%内的高度。在形成下部电极130之后,侧部电极140可由与下部电极130相同的材料形成,并可从下部电极130延伸。然而,为了处理的方便,也允许在形成下述镀层时同时形成侧部电极140。
当片状电阻器100装配于主基板上时,为了改进当仅对下部电极130执行焊接时不充分的结合强度,形成侧部电极140。当执行片状电阻器100的焊接结合时,在形成于基板110侧表面的两侧上形成的侧部电极140上产生焊料的侧结合,以使得能够改进片状电阻器100的结合性能。
而且,由于侧部电极140设置在基板110侧表面的两侧上,所以,即使在基板110中产生划痕,也可防止由于电极之间的电接触而产生的短路。这是因为可防止焊料渗入结合至侧部电极140的相邻电极中。
同时,用于防止电阻元件120受到外部碰撞的保护层160覆盖在电阻元件120上,该电阻元件120介于下部电极130之间并以预定厚度被印制。在此情况中,优选地,保护层160可通过由SiO2或玻璃组成的材料形成,该材料可通过涂覆定影而形成于保护层160上。
保护层160形成于电阻元件120的所暴露的整个表面上,以保护电阻元件120。然而,优选地,保护层160被形成为不仅覆盖设置在电阻元件120外部上的下部电极130内部的一部分,而且覆盖电阻元件120,以完全密封电阻元件120。
其上形成有保护层160的电阻元件120旨在通过中断表面装配时通过片状电阻器100的电流而实现电阻器特性。在此情况中,需要电阻元件120具有适当的电容。为此,在保护层160形成于其上之后,可通过用激光执行修整处理而使电阻元件120具有适当的电容。
换句话说,如果假设片状电阻器可实现100Ω的电阻值,那么电阻元件120被形成为实现大约80至90Ω的电阻值,因为当印制电阻元件120时不可能形成精确具有100Ω电阻值的电阻元件120,并且,电阻元件120被形成为具有凹槽,该凹槽的形状通过用激光进行修整处理而获得,从而,电阻值增加,这使得能够实现与片状电阻器100中的设计值相应的100Ω的电阻值。
在此情况中,保护层160之所以形成在电阻元件120上并且电阻元件120之所以被形成为具有修整凹槽的原因是,当用激光进行修整处理时,通过使用保护层160来防止电阻元件120的破裂。
在形成了用于覆盖电阻元件120的保护层160之后,形成与下部电极130电接触的整平(leveling)电极170。整平电极170可形成于覆盖下部电极130的保护层160的周边以及下部电极130的一部分上。整平电极170通过扩展下部电极130的减小的有效面积而起到使得电极能够彼此稳固地连接的作用。
而且,整平电极170可以以预定高度形成于下部电极130上。在此情况中,之所以在下部电极130上另外形成整平电极170的原因是,最终电极具有比电阻元件120、绝缘层以及保护层160的高度高的高度,其中,电阻元件120被印制于基板110的底表面上,并且,绝缘层如下所述。
也就是说,将整平电极170调节为具有与形成于基板110底表面的中心上的保护层160和电阻元件120的高度基本相等的高度。当形成电阻元件120和保护层160时,整平电极170与下部电极130的减小的有效面积接触,以由此扩大电极的面积,这使得能够确保电极的安全性以及容易地形成镀层。
同时,镀层180形成于整平电极170上,以最终形成外部电极。镀层180可依次经历镀镍和镀锡,并且,可通过无电镀或电镀来形成镀层180。
在此情况中,镀镍层可相当于在焊接时保护整平电极170的镀层,并且,可形成镀锡层以用于便于焊接的焊料。
另外,片状电阻器100可进一步包括绝缘层190,当外部电极由镀层180形成时,绝缘层190覆盖整个保护层160。优选地,绝缘层190由与保护层160的材料类似的玻璃材料或聚合物材料制成。绝缘层190起到最终保护电阻元件120的作用。
而且,绝缘层190通过完美地防止电阻元件120暴露至外部而防止电阻元件120受到外部碰撞。此外,当用于形成外部电极的镀层180被形成时,通过覆盖作为额外电极的整平电极170的一部分和电阻元件120的所有表面,绝缘层190防止电镀液渗入电阻元件120中。
在此情况中,优选地,形成于绝缘层190两侧上的镀层180被形成为具有比绝缘层190的中心部分的高度高的高度。这是因为,当片状电阻器100装配在主基板PCB上时,可实现稳固的装配。更具体地,这是因为,当绝缘层190的凸形中心部分被形成为具有比镀层180的高度高的高度时,防止片状电阻器110当经历焊接时由于绝缘层190中心的凸起部分而倾斜地装配于主基板上(这叫做翘曲缺陷)。
图6是示出了根据本发明的一个实施例的片状电阻器装配在主基板上的情况的透视图。
如图6所示,当片状电阻器100装配在主基板PCB上时,围绕下部电极130和电阻元件120的绝缘层190以及镀层180被允许与主基板PCB接触,从而,可防止电阻元件120暴露至外部。
在装配片状电阻器100之后,片状电阻器100通过焊接结合至主基板。在焊接中熔化的焊料S通过片状电阻器100的侧部电极140和下部电极130结合,如图6所示。
在此情况中,焊料S结合在形成于片状电阻器100两侧上的四个侧部电极140上,从而,可改进片状电阻器100与主基板PCB之间的结合强度。
这样,当片状电阻器100结合在主基板PCB上时,形成于基板110侧表面上的侧部电极140被形成为具有相对宽的间隔,通过提前防止焊料S的干涉而防止电极之间的短路是可能的,即使当装配或移动片状电阻器100时片状电阻器100的外侧表面被刮擦也是一样。
图7至图11分别是示出了根据本发明的另一实施例的片状电阻器的视图,并且,图7是示出了根据本发明的另一实施例的片状电阻器的透视图。图8是示出了根据本发明的另一实施例的片状电阻器的底部透视图。图9至图10分别是根据本发明的另一实施例的片状电阻器的平面图和后视图。图11是示出了根据本发明的一个实施例的片状电阻器装配在主基板上的情况的剖视图。
不管图号如何,那些相同或相应的部件用相同的参考数字表示,并且,省略重复的说明。
如图所示,片状电阻器100包括基板110、电阻元件120和多个下部电极130。基板110形成为长方体形状,电阻元件120形成于基板110的底表面上。下部电极130电连接至电阻元件120,一些下部电极130设置在基板110的外边缘上并延伸至基板110的转角。
由于基板110由通过铝的表面阳极化处理而绝缘的氧化铝材料制成并具有高导热性,所以基板110用作热扩散路径,从电阻元件120产生的热量通过该热扩散路径在片状电阻器100的表面装配时排放至外部。
多个等间隔设置的下部电极130形成于基板110的底表面上。然后,将以RuO为其主要成分而组成的电阻元件120印制于下部电极130内部的基板110的底表面的中心部分上。在此情况中,电阻元件120和设置在其外侧上的多个下部电极130彼此电连接。
而且,设置在基板110底表面的最外边缘上的下部电极130(即,设置在基板110底表面的两侧上的下部电极130)延伸至基板110的每个转角,并且,其被设置为具有相同尺寸的等间隔。
换句话说,在形成于基板110的底表面上的八个下部电极130中,形成于基板110底表面的每个转角上的四个下部电极130以这样的方式延伸:各个转角与其一端接触。设置于其内的四个下部电极130可被形成为具有通用的尺寸。
当片状电阻器100装配在主基板(未示出)上时,等间隔设置的下部电极130与形成于主基板上的焊盘相对,并通过焊料电结合至焊盘。
在此情况中,所有下部电极130中形成于基板110的转角上的一些下部电极130被形成为具有比其它下部电极130的尺寸大的尺寸,从而,可将基板110的转角的结合面积保持得较宽,这使得能够恒定地保持片状电阻器100在主基板上的结合强度。
这里,虽然未在以下附图中示出,但是,基板110的侧部电极(未示出)可从下部电极130形成。因此,可以这种方式形成侧部电极,即,使其具有与基板侧表面的高度相比小于该高度20%的高度。
允许具有侧部电极,从而焊料在基板110的焊接处朝着基板110的侧表面结合,这使得能够进一步改进基板110与主基板之间的结合强度。
片状电阻器100未独立地提供暴露至基板110外部的上部电极和侧部电极,从而,可仅通过下部电极130将基板110装配在主基板上。因此,可通过使结合至基板110外部的焊料减到最少来防止由于电极之间的电接触而产生的短路,即使基板110被划过也一样。
同时,用于防止电阻元件120受到外部碰撞的保护层160被覆盖在电阻元件120上,电阻元件120以预定厚度印制于下部电极130之间。
为了保护电阻器12,在电阻元件120的所暴露的整个表面上形成保护层160。然而,优选地,保护层160不仅覆盖设置在电阻元件120外部上的下部电极130内部的一部分,而且覆盖电阻元件120,以完全密封电阻元件120。
其上形成有保护层160的电阻元件120被允许通过中断流过片状电阻器200的电流而实现电阻器特性。需要电阻器具有适当的电容值。此外,在形成保护层160之后,可通过用激光执行修整处理而使电阻元件120具有适当的电容值。
在形成了覆盖电阻元件120的保护层160之后,提供与下部电极130电接触的整平电极170。整平电极170可形成于覆盖一部分下部电极130的保护层160的周边和下部电极130上。通过扩大下部电极130的减小的有效面积,整平电极170起到使得电极之间能够稳固接触的作用。
同时,用于形成最终外部电极的镀层180形成于整平电极170上。镀层180可依次经历镀镍或镀锡。可通过无电镀或电镀来形成镀层180。
另外,片状电阻器200可进一步包括绝缘层190,当外部电极由镀层形成时,绝缘层190完全覆盖保护层160。优选地,绝缘层190由与保护层160的材料类似的玻璃材料或聚合物材料制成。绝缘层190起到最终保护电阻元件120的作用。
在此情况中,优选地,形成于绝缘层190两侧上的镀层180被形成为具有比绝缘层190中心部分的高度高的高度。
当片状电阻器200装配在主基板上时,围绕下部电极130和电阻元件120的镀层180和绝缘层190与主基板PCB接触,从而,可防止电阻元件120暴露至外部。
在装配之后,片状电阻器200结合至主基板PCB是通过焊接进行的。在焊接过程中熔化的焊料S与片状电阻器200的下部电极130接触。
在此情况中,焊料S不暴露至片状电阻器200的外部,但是,延伸至其边缘的下部电极130的接触面积扩大。因此,仅通过焊接结合就能够保持主基板PCB与片状电阻器200之间的足够的结合强度。
这样,即使当片状电阻器200结合至主基板PCB时基板顶表面的转角被刮擦,也可防止焊接处的电极之间的短路。
根据本发明的片状电阻器100和200,电阻元件120设置在基板110底表面的中心上,从而,当装配于主基板上时,可防止电阻元件120暴露至外部。即使片状电阻器100和200受到外部碰撞,也可防止电阻元件120损坏。此外,可通过防止电阻元件120损坏来保持固有的电阻器特性。
如上所述,根据本发明的片状电阻器,由于电阻元件被印制于基板底表面上的下部电极的内部,所以可防止电阻元件由于外部碰撞而产生的损坏。
此外,根据本发明,形成于基板侧表面上的侧部电极从形成于基板最外边缘上的下部电极延伸,从而,可防止电极之间由于焊接时的划痕而产生的短路。
此外,根据本发明,可将侧部电极的尺寸减到最小或者减少使用电极形成所需的浆料,因为不必独立地形成上部电极。基板底表面上的镀层被形成为具有比绝缘层高的高度,从而可将片状电阻器稳固地装配在基板上。
如上所述,虽然已经示出并描述了本发明的优选实施例,但是,本领域的技术人员将理解,在不背离本发明总的发明构思的原理和实质的前提下,可对这些实施例进行替代、修改和变化,本发明的范围由所附权利要求及其等同物限定。
Claims (4)
1.一种阵列式片状电阻器,包括:
基板,形成为长方体形状;
下部电极,等间隔设置在所述基板底表面的两侧上,其中,所述下部电极中的设置在所述基板的转角上的一些下部电极比其他下部电极的面积大;
电阻元件,介于所述基板的底表面的所述下部电极之间;
保护层,覆盖在所述电阻元件上,所述保护层的两侧均覆盖所述下部电极的一部分和所述电阻元件;
整平电极,与暴露至所述保护层外部的下部电极接触;
镀层,形成于所述整平电极上,所述镀层的一侧延伸得与所述基板的转角相接触,从而,所述镀层与延伸至所述基板的转角的所述下部电极相对;以及
绝缘层,覆盖所述保护层外部以及所述整平电极的一部分,
其中,所述镀层被形成为具有比所述绝缘层的高度高的高度。
2.根据权利要求1所述的阵列式片状电阻器,其中,所述基板由通过铝的表面阳极化处理而绝缘的氧化铝材料制成。
3.根据权利要求1所述的阵列式片状电阻器,其中,所述镀层用于外部电极的形成,所述外部电极通过在所述整平电极上生长Ni-Sn镀层而形成。
4.根据权利要求1所述的阵列式片状电阻器,其中,所述保护层和所述绝缘层可由玻璃或聚合物形成。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090083519A KR101058606B1 (ko) | 2009-09-04 | 2009-09-04 | 어레이 타입 칩 저항기 |
KR10-2009-0083521 | 2009-09-04 | ||
KR10-2009-0083519 | 2009-09-04 | ||
KR1020090083521A KR101058664B1 (ko) | 2009-09-04 | 2009-09-04 | 어레이 타입 칩 저항기 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510002259.4A Division CN104637637A (zh) | 2009-09-04 | 2009-11-30 | 阵列式片状电阻器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102013298A CN102013298A (zh) | 2011-04-13 |
CN102013298B true CN102013298B (zh) | 2016-01-13 |
Family
ID=43647288
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910246237.7A Active CN102013298B (zh) | 2009-09-04 | 2009-11-30 | 阵列式片状电阻器 |
CN201510002259.4A Pending CN104637637A (zh) | 2009-09-04 | 2009-11-30 | 阵列式片状电阻器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510002259.4A Pending CN104637637A (zh) | 2009-09-04 | 2009-11-30 | 阵列式片状电阻器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8179226B2 (zh) |
CN (2) | CN102013298B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101638562B1 (ko) * | 2010-02-26 | 2016-07-11 | 삼성전자주식회사 | 반도체 저항 요소, 상기 반도체 저항 요소를 포함하는 반도체 모듈, 및 상기 반도체 모듈을 포함하는 프로세서 베이스드 시스템 |
JP6285096B2 (ja) | 2011-12-26 | 2018-02-28 | ローム株式会社 | チップ抵抗器、および、電子デバイス |
CN104078173A (zh) * | 2013-03-29 | 2014-10-01 | 三星电机株式会社 | 片式电阻器 |
KR101499716B1 (ko) * | 2013-06-05 | 2015-03-09 | 삼성전기주식회사 | 어레이 타입 칩 저항기 및 그 제조 방법 |
US9633768B2 (en) | 2013-06-13 | 2017-04-25 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
KR101630035B1 (ko) * | 2014-04-25 | 2016-06-13 | 삼성전기주식회사 | 모바일 기기용 저항 조립체 및 그 제조 방법 |
KR101983170B1 (ko) * | 2014-05-19 | 2019-05-28 | 삼성전기주식회사 | 모바일 기기용 저항 조립체 및 그 제조 방법 |
KR20160014862A (ko) | 2014-07-29 | 2016-02-12 | 삼성전자주식회사 | 어레이 레지스터 및 반도체 메모리 모듈 |
US20160363617A1 (en) | 2015-06-15 | 2016-12-15 | The Regents Of The University Of Michigan | Atom-Based Electromagnetic Radiation Electric-Field Sensor |
US10431357B2 (en) * | 2017-11-13 | 2019-10-01 | Texas Instruments Incorporated | Vertically-constructed, temperature-sensing resistors and methods of making the same |
KR20230044321A (ko) | 2017-12-18 | 2023-04-03 | 리드베르크 테크놀로지스 인코퍼레이티드 | 원자 기반 전자기장 감지 요소 및 측정 시스템 |
KR102231103B1 (ko) * | 2019-12-10 | 2021-03-23 | 삼성전기주식회사 | 저항 소자 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1525497A (zh) * | 2003-02-25 | 2004-09-01 | 罗姆股份有限公司 | 芯片电阻器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4486738A (en) * | 1982-02-16 | 1984-12-04 | General Electric Ceramics, Inc. | High reliability electrical components |
JPH0632643Y2 (ja) * | 1990-07-03 | 1994-08-24 | コーア株式会社 | チツプ形ネツトワーク抵抗器 |
JPH05243020A (ja) * | 1992-03-02 | 1993-09-21 | Rohm Co Ltd | チップネットワーク型抵抗器 |
JP2527881B2 (ja) | 1992-06-01 | 1996-08-28 | ローム株式会社 | チップネットワ―ク抵抗器 |
US5844468A (en) * | 1996-05-13 | 1998-12-01 | Rohm Co. Ltd. | Chip network electronic component |
EP0810614B1 (en) * | 1996-05-29 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | A surface mountable resistor |
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
JPH1126204A (ja) * | 1997-07-09 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
JP2000306711A (ja) * | 1999-04-19 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 多連チップ抵抗器およびその製造方法 |
JP4547781B2 (ja) * | 2000-07-28 | 2010-09-22 | パナソニック株式会社 | 多連チップ抵抗器の製造方法 |
WO2002019347A1 (fr) * | 2000-08-30 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Resistance et procede de production associe |
JP2004134559A (ja) * | 2002-10-10 | 2004-04-30 | Rohm Co Ltd | チップ型電子部品およびその製造方法 |
JP2006054398A (ja) | 2004-08-16 | 2006-02-23 | Aoi Electronics Co Ltd | 抵抗器 |
JP2006186064A (ja) | 2004-12-27 | 2006-07-13 | Koa Corp | チップ抵抗器 |
JP2007053135A (ja) | 2005-08-15 | 2007-03-01 | Fuji Xerox Co Ltd | ネットワーク抵抗器 |
-
2009
- 2009-11-30 US US12/627,111 patent/US8179226B2/en active Active
- 2009-11-30 CN CN200910246237.7A patent/CN102013298B/zh active Active
- 2009-11-30 CN CN201510002259.4A patent/CN104637637A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1525497A (zh) * | 2003-02-25 | 2004-09-01 | 罗姆股份有限公司 | 芯片电阻器 |
Also Published As
Publication number | Publication date |
---|---|
US8179226B2 (en) | 2012-05-15 |
US20110057767A1 (en) | 2011-03-10 |
CN102013298A (zh) | 2011-04-13 |
CN104637637A (zh) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102013298B (zh) | 阵列式片状电阻器 | |
CN103258606B (zh) | 阵列式片状电阻器 | |
KR101659146B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
KR101506256B1 (ko) | 칩 부품 구조체 및 제조방법 | |
US6344682B1 (en) | Semiconductor device comprising a semiconductor element mounted on a substrate and covered by a wiring board | |
CN100530582C (zh) | 半导体装置及其形成方法 | |
JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP7474251B2 (ja) | チップカード用電子モジュール | |
CN108811523A (zh) | 柔性印刷电路板、连接体的制造方法和连接体 | |
KR101018735B1 (ko) | 솔더링이 가능한 탄성 전기접촉단자 | |
KR100843216B1 (ko) | 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈 | |
CN110828147B (zh) | 线圈组件 | |
KR101058602B1 (ko) | 어레이 타입 칩 저항기 | |
KR101058664B1 (ko) | 어레이 타입 칩 저항기 | |
CN109768023B (zh) | 具有表面安装结构的扁平无引线封装体 | |
US20080308913A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
US8675367B2 (en) | Module incorporating electronic component | |
KR101058606B1 (ko) | 어레이 타입 칩 저항기 | |
JP2001126901A (ja) | チップ部品 | |
KR101058731B1 (ko) | 어레이 타입 칩 저항기 | |
JP4423053B2 (ja) | 配線基板 | |
JP2000174442A (ja) | 電子部品の実装方法、及び半導体装置 | |
JP2865054B2 (ja) | 回路基板装置及びその製造方法 | |
JP2006093465A (ja) | 樹脂封止型電子装置およびその製造方法 | |
JPH08107259A (ja) | 表面実装用電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |