JPH08107259A - 表面実装用電子部品 - Google Patents
表面実装用電子部品Info
- Publication number
- JPH08107259A JPH08107259A JP24021094A JP24021094A JPH08107259A JP H08107259 A JPH08107259 A JP H08107259A JP 24021094 A JP24021094 A JP 24021094A JP 24021094 A JP24021094 A JP 24021094A JP H08107259 A JPH08107259 A JP H08107259A
- Authority
- JP
- Japan
- Prior art keywords
- element substrate
- substrate
- electronic component
- mounting
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 実装面の撓みにより素子基板にクラックが発
生することを防止できる表面実装用電子部品を提供す
る。 【構成】 表面実装用電子部品１は、素子基板２と支持
基板３とを接合してなる。ここで、素子基板２は、回路
素子（図示せず）を備え、一方の主面の中央および同主
面の側面側にランド群４を設けてなり、支持基板３は、
弾性を有し、一方の主面の中央および同主面の外周近傍
にランド群６を設け、さらに、ランド群６に接続するマ
イクロストリップライン８、側面配線９、およびグラン
ド電極（図示せず）を設けてなる。そして、ランド群４
とランド群６とが半田付けされ、素子基板２と支持基板
３とが接合されるとともに、電気的に接続される。
生することを防止できる表面実装用電子部品を提供す
る。 【構成】 表面実装用電子部品１は、素子基板２と支持
基板３とを接合してなる。ここで、素子基板２は、回路
素子（図示せず）を備え、一方の主面の中央および同主
面の側面側にランド群４を設けてなり、支持基板３は、
弾性を有し、一方の主面の中央および同主面の外周近傍
にランド群６を設け、さらに、ランド群６に接続するマ
イクロストリップライン８、側面配線９、およびグラン
ド電極（図示せず）を設けてなる。そして、ランド群４
とランド群６とが半田付けされ、素子基板２と支持基板
３とが接合されるとともに、電気的に接続される。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板等に実装
される表面実装用電子部品に関する。
される表面実装用電子部品に関する。
【０００２】
【従来の技術】従来の表面実装用電子部品の構成を図７
を用いて説明する。図７において、４１は表面実装用電
子部品であり、セラミック等からなる素子基板４２に、
回路素子（図示せず）を内蔵または搭載し、素子基板４
２の側面に外部電極４３を形成してなるものである。そ
して、外部電極４３と、プリント基板４４上のパターン
４５とを半田４６により接続して、表面実装用電子部品
４１をプリント基板４４に表面実装するものである。
を用いて説明する。図７において、４１は表面実装用電
子部品であり、セラミック等からなる素子基板４２に、
回路素子（図示せず）を内蔵または搭載し、素子基板４
２の側面に外部電極４３を形成してなるものである。そ
して、外部電極４３と、プリント基板４４上のパターン
４５とを半田４６により接続して、表面実装用電子部品
４１をプリント基板４４に表面実装するものである。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
表面実装用電子部品４１においては、プリント基板４４
への実装時または電子機器の使用時等に、プリント基板
４４に撓みが発生した場合、素子基板４２にストレスが
かかり、クラックが入るという問題があった。とくに、
多機能化した表面実装用電子部品においては素子基板４
２が大型で、プリント基板４４の撓みに対して弱いた
め、クラックが入り易くなっていた。そこで、本発明に
おいては、実装面の撓みにより素子基板にクラックが発
生することを防止できる表面実装用電子部品を提供する
ことを目的とする。
表面実装用電子部品４１においては、プリント基板４４
への実装時または電子機器の使用時等に、プリント基板
４４に撓みが発生した場合、素子基板４２にストレスが
かかり、クラックが入るという問題があった。とくに、
多機能化した表面実装用電子部品においては素子基板４
２が大型で、プリント基板４４の撓みに対して弱いた
め、クラックが入り易くなっていた。そこで、本発明に
おいては、実装面の撓みにより素子基板にクラックが発
生することを防止できる表面実装用電子部品を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明にかかる表面実装用電子部品においては、回
路素子を搭載または内蔵してなる素子基板と、絶縁体か
ら構成され、弾性を有する支持基板とを、それぞれの主
面の一方を重ねて接合してなることを特徴とする。ま
た、前記素子基板と前記支持基板との接合面の中央およ
び外周近傍において、両基板を固着させるとともに電気
的に接続したことを特徴とする。さらに、前記素子基板
と前記支持基板との接合面の中央および中央近傍におい
て、両基板を固着させるとともに電気的に接続したこと
を特徴とする。
め、本発明にかかる表面実装用電子部品においては、回
路素子を搭載または内蔵してなる素子基板と、絶縁体か
ら構成され、弾性を有する支持基板とを、それぞれの主
面の一方を重ねて接合してなることを特徴とする。ま
た、前記素子基板と前記支持基板との接合面の中央およ
び外周近傍において、両基板を固着させるとともに電気
的に接続したことを特徴とする。さらに、前記素子基板
と前記支持基板との接合面の中央および中央近傍におい
て、両基板を固着させるとともに電気的に接続したこと
を特徴とする。
【０００５】
【作用】本発明にかかる表面実装用電子部品によれば、
素子基板と弾性を有する支持基板とが接合されてなり、
実装の際には、支持基板が直接実装面に接合される。し
たがって、実装面が撓んだ時には、支持基板が撓みを吸
収し、素子基板に及ぶストレスが緩和される。
素子基板と弾性を有する支持基板とが接合されてなり、
実装の際には、支持基板が直接実装面に接合される。し
たがって、実装面が撓んだ時には、支持基板が撓みを吸
収し、素子基板に及ぶストレスが緩和される。
【０００６】また、素子基板と支持基板との接合面の中
央および外周近傍において、両基板を固着させるととも
に電気的に接続することにより、実装面の撓み量が比較
的小さい場合に、両基板が互いの主面のほぼ全面で接触
しており、支持基板が撓みを吸収し、素子基板にストレ
スが及ばない。
央および外周近傍において、両基板を固着させるととも
に電気的に接続することにより、実装面の撓み量が比較
的小さい場合に、両基板が互いの主面のほぼ全面で接触
しており、支持基板が撓みを吸収し、素子基板にストレ
スが及ばない。
【０００７】さらに、素子基板と支持基板との接合面の
中央および中央近傍において、両基板を固着させるとと
もに電気的に接続することにより、実装面の撓み量が比
較的大きい場合に、固着されていない支持基板の側面側
が、実装面の撓みに連動し、素子基板との接合面から離
れて反り返るため、素子基板には、ほとんどストレスが
及ばない。
中央および中央近傍において、両基板を固着させるとと
もに電気的に接続することにより、実装面の撓み量が比
較的大きい場合に、固着されていない支持基板の側面側
が、実装面の撓みに連動し、素子基板との接合面から離
れて反り返るため、素子基板には、ほとんどストレスが
及ばない。
【０００８】
【実施例】本発明の一実施例にかかる表面実装用電子部
品の構成を、図１、図２を用いて説明する。図１、図２
において、１は表面実装用電子部品であり、素子基板２
と支持基板３とを接合してなるものである。ここで、素
子基板２は、例えば複数枚のセラミックシート（図示せ
ず）を積層してなり、回路素子（図示せず）を内蔵また
は搭載し、一方の主面の中央に位置するランド４ａ、お
よび同主面の外周近傍に位置する複数のランド４ｂから
構成されるランド群４を有するものである。また、支持
基板３は、ポリイミド等の絶縁体から構成される複数枚
のシート（図示せず）を積層し、内部にグランド電極５
を備え、弾性を有してなり、一方の主面の中央に位置す
るランド６ａ、および同主面の外周近傍に位置する複数
のランド６ｂから構成されるランド群６を有し、さら
に、支持基板３の内部において、ランド６ａとグランド
電極５とを接続する内部配線７と、一端がランド６ｂに
接続し、他端が支持基板３の側面に放射状に引き出され
るマイクロストリップライン８と、支持基板３の側面に
形成された溝３ａ内に設けられ、マイクロストリップラ
イン８に接続する側面配線９とを有するものであり、外
形寸法は素子基板２と同一である。
品の構成を、図１、図２を用いて説明する。図１、図２
において、１は表面実装用電子部品であり、素子基板２
と支持基板３とを接合してなるものである。ここで、素
子基板２は、例えば複数枚のセラミックシート（図示せ
ず）を積層してなり、回路素子（図示せず）を内蔵また
は搭載し、一方の主面の中央に位置するランド４ａ、お
よび同主面の外周近傍に位置する複数のランド４ｂから
構成されるランド群４を有するものである。また、支持
基板３は、ポリイミド等の絶縁体から構成される複数枚
のシート（図示せず）を積層し、内部にグランド電極５
を備え、弾性を有してなり、一方の主面の中央に位置す
るランド６ａ、および同主面の外周近傍に位置する複数
のランド６ｂから構成されるランド群６を有し、さら
に、支持基板３の内部において、ランド６ａとグランド
電極５とを接続する内部配線７と、一端がランド６ｂに
接続し、他端が支持基板３の側面に放射状に引き出され
るマイクロストリップライン８と、支持基板３の側面に
形成された溝３ａ内に設けられ、マイクロストリップラ
イン８に接続する側面配線９とを有するものであり、外
形寸法は素子基板２と同一である。
【０００９】また、とくに図示しないが、支持基板３の
製造工程において、内部配線７は、支持基板３を構成す
るシートに設けたスルーホールまたはビアホールに導体
を充填して形成し、また、側面配線９は、親基板を切断
して個々の支持基板３を取り出す前に、親基板の切断線
に沿って設けたスルーホールに導体を充填し、親基板を
切断して導体を露出させて形成するものである。
製造工程において、内部配線７は、支持基板３を構成す
るシートに設けたスルーホールまたはビアホールに導体
を充填して形成し、また、側面配線９は、親基板を切断
して個々の支持基板３を取り出す前に、親基板の切断線
に沿って設けたスルーホールに導体を充填し、親基板を
切断して導体を露出させて形成するものである。
【００１０】そして、ランド群４とランド群６とが半田
１０により接続されることにより、素子基板２と支持基
板３とは接合され、接合面の中央および外周近傍におい
て、両基板が固着されるとともに電気的に接続されるも
のである。
１０により接続されることにより、素子基板２と支持基
板３とは接合され、接合面の中央および外周近傍におい
て、両基板が固着されるとともに電気的に接続されるも
のである。
【００１１】このように構成される表面実装用電子部品
１の実装に際しては、側面配線９が、プリント基板１１
上のパターン１２に半田１３により接続されるものであ
る。ここで、図３に示すように、表面実装用電子部品１
を実装した際、または電子機器の使用時等に、プリント
基板１１が撓んだ場合、両基板が互いの主面のほぼ全面
で接触しているため、支持基板３の弾性により撓みが吸
収され、素子基板２に及ぶストレスが緩和されることに
より、素子基板２にクラックが発生することを防ぐもの
である。
１の実装に際しては、側面配線９が、プリント基板１１
上のパターン１２に半田１３により接続されるものであ
る。ここで、図３に示すように、表面実装用電子部品１
を実装した際、または電子機器の使用時等に、プリント
基板１１が撓んだ場合、両基板が互いの主面のほぼ全面
で接触しているため、支持基板３の弾性により撓みが吸
収され、素子基板２に及ぶストレスが緩和されることに
より、素子基板２にクラックが発生することを防ぐもの
である。
【００１２】また、他の実施例として、ランド６ｂと側
面配線９との接続を、支持基板３の内部に設けた配線に
よって行う場合について、図４を用いて説明する。図４
において、２１は表面実装用電子部品であり、支持基板
３の主面の中央近傍のランド６ｂに接続し、支持基板３
の厚み方向に延びる内部配線２２を形成し、さらに、内
部配線２２と側面配線９とを接続するストリップライン
２３を形成してなるものである。このように構成される
表面実装用電子部品２１においても、前述の表面実装用
電子部品１と同様の効果が得られるものである。なお、
表面実装用電子部品２１の内部配線２２、ストリップラ
イン２３以外の部分は、表面実装用電子部品１の対応す
る部分と同じであり、図１、図２と同一の符号を付し、
ここでの説明は省略する。また、とくに図示しないが、
支持基板３の製造工程において、内部配線２２は、支持
基板３を構成するシートに設けたスルーホールまたはビ
アホールに導体を充填して形成し、また、ストリップラ
イン２３は、支持基板３を構成するシートに導体を印刷
して形成するものである。
面配線９との接続を、支持基板３の内部に設けた配線に
よって行う場合について、図４を用いて説明する。図４
において、２１は表面実装用電子部品であり、支持基板
３の主面の中央近傍のランド６ｂに接続し、支持基板３
の厚み方向に延びる内部配線２２を形成し、さらに、内
部配線２２と側面配線９とを接続するストリップライン
２３を形成してなるものである。このように構成される
表面実装用電子部品２１においても、前述の表面実装用
電子部品１と同様の効果が得られるものである。なお、
表面実装用電子部品２１の内部配線２２、ストリップラ
イン２３以外の部分は、表面実装用電子部品１の対応す
る部分と同じであり、図１、図２と同一の符号を付し、
ここでの説明は省略する。また、とくに図示しないが、
支持基板３の製造工程において、内部配線２２は、支持
基板３を構成するシートに設けたスルーホールまたはビ
アホールに導体を充填して形成し、また、ストリップラ
イン２３は、支持基板３を構成するシートに導体を印刷
して形成するものである。
【００１３】次に、さらに他の実施例として、素子基板
２と支持基板３の接合および電気的接続を、両基板の接
合面の中央および中央近傍において行う場合について、
図５、図６を用いて説明する。なお、図４に示す表面実
装用電子部品２１と同一または相当する部分には同一の
符号を付し、その説明は省略する。
２と支持基板３の接合および電気的接続を、両基板の接
合面の中央および中央近傍において行う場合について、
図５、図６を用いて説明する。なお、図４に示す表面実
装用電子部品２１と同一または相当する部分には同一の
符号を付し、その説明は省略する。
【００１４】図５において、表面実装用電子部品３１を
構成する素子基板２は、一方の主面の中央に位置するラ
ンド３４ａ、およびランド３４ａを囲んで中央近傍に位
置する複数のランド３４ｂから構成されるランド群３４
を有してなる。また、支持基板３は、一方の主面の中央
に位置するランド３６ａ、およびランド３６ａを囲んで
中央近傍に位置する複数のランド３６ｂから構成される
ランド群３６を有してなる。そして、ランド群３４とラ
ンド群３６とが半田１０により接続されることにより、
素子基板２と支持基板３とは、接合面の中央および中央
近傍において、固着されるとともに電気的に接続される
ものである。
構成する素子基板２は、一方の主面の中央に位置するラ
ンド３４ａ、およびランド３４ａを囲んで中央近傍に位
置する複数のランド３４ｂから構成されるランド群３４
を有してなる。また、支持基板３は、一方の主面の中央
に位置するランド３６ａ、およびランド３６ａを囲んで
中央近傍に位置する複数のランド３６ｂから構成される
ランド群３６を有してなる。そして、ランド群３４とラ
ンド群３６とが半田１０により接続されることにより、
素子基板２と支持基板３とは、接合面の中央および中央
近傍において、固着されるとともに電気的に接続される
ものである。
【００１５】ここで、図６に示すように、表面実装用電
子部品３１を実装したプリント基板１１が撓んだ場合、
固着されていない支持基板３の側面側が、プリント基板
１１の撓みに連動し、素子基板２との接合面から離れて
反り返り、素子基板２にはストレスがほとんど及ばなく
なる。したがって、プリント基板１１の撓みが比較的大
きい時にも、素子基板２にクラックが発生することを防
げるものである。
子部品３１を実装したプリント基板１１が撓んだ場合、
固着されていない支持基板３の側面側が、プリント基板
１１の撓みに連動し、素子基板２との接合面から離れて
反り返り、素子基板２にはストレスがほとんど及ばなく
なる。したがって、プリント基板１１の撓みが比較的大
きい時にも、素子基板２にクラックが発生することを防
げるものである。
【００１６】具体例として、セラミックシートを積層し
てなり、幅２０×奥行２０×厚み２（ｍｍ）の外形寸法
を有する素子基板を直接プリント基板に実装し、撓み試
験を行った結果、プリント基板の撓み量が１ｍｍの時、
素子基板にクラックが発生したが、この素子基板と、幅
２０×奥行２０×厚み２（ｍｍ）の外形寸法を有する支
持基板とを、ランド群同士を半田付けして接合し、プリ
ント基板に実装して撓み試験を行った結果、プリント基
板の撓み量が５ｍｍを越えても、素子基板にクラックは
発生しなかった。
てなり、幅２０×奥行２０×厚み２（ｍｍ）の外形寸法
を有する素子基板を直接プリント基板に実装し、撓み試
験を行った結果、プリント基板の撓み量が１ｍｍの時、
素子基板にクラックが発生したが、この素子基板と、幅
２０×奥行２０×厚み２（ｍｍ）の外形寸法を有する支
持基板とを、ランド群同士を半田付けして接合し、プリ
ント基板に実装して撓み試験を行った結果、プリント基
板の撓み量が５ｍｍを越えても、素子基板にクラックは
発生しなかった。
【００１７】なお、上述した各実施例においては、支持
基板３の外形寸法が素子基板２と同一である場合につい
て説明したが、外形寸法が素子基板と異なる支持基板を
用いてもよいものである。
基板３の外形寸法が素子基板２と同一である場合につい
て説明したが、外形寸法が素子基板と異なる支持基板を
用いてもよいものである。
【００１８】また、各実施例においては、ランド６ｂと
側面配線９とを接続するために、マイクロストリップラ
イン８またはストリップライン２３を用いる場合につい
て説明したが、表面実装用電子部品１または２１を高周
波領域において使用する等の必要がなければ、マイクロ
ストリップライン８およびストリップライン２３以外の
形態の配線を設けてもよいものである。
側面配線９とを接続するために、マイクロストリップラ
イン８またはストリップライン２３を用いる場合につい
て説明したが、表面実装用電子部品１または２１を高周
波領域において使用する等の必要がなければ、マイクロ
ストリップライン８およびストリップライン２３以外の
形態の配線を設けてもよいものである。
【００１９】さらに、各実施例においては、支持基板３
の内部に設けるグランド電極５が一枚である場合につい
て説明したが、複数枚のグランド電極５を設けてもよい
ものである。
の内部に設けるグランド電極５が一枚である場合につい
て説明したが、複数枚のグランド電極５を設けてもよい
ものである。
【００２０】また、各実施例においては、支持基板３に
設ける側面配線９が、スルーホールに充填した導体を露
出させて形成する場合について説明したが、支持基板３
の側面に導体を塗布して側面配線を形成してもよいもの
である。
設ける側面配線９が、スルーホールに充填した導体を露
出させて形成する場合について説明したが、支持基板３
の側面に導体を塗布して側面配線を形成してもよいもの
である。
【００２１】
【発明の効果】本発明にかかる表面実装用電子部品によ
れば、素子基板に対し、弾性を有する支持基板が接合さ
れてなり、実装の際には、支持基板が直接実装面に接合
される。したがって、実装面が撓んだ時には、支持基板
が撓みを吸収し、素子基板に及ぶストレスが緩和される
ことにより、素子基板にクラックが発生することを防げ
るものである。
れば、素子基板に対し、弾性を有する支持基板が接合さ
れてなり、実装の際には、支持基板が直接実装面に接合
される。したがって、実装面が撓んだ時には、支持基板
が撓みを吸収し、素子基板に及ぶストレスが緩和される
ことにより、素子基板にクラックが発生することを防げ
るものである。
【００２２】また、素子基板と支持基板との接合面の中
央および外周近傍において、両基板を固着させるととも
に電気的に接続することにより、両基板が互いの主面の
全面で接触し、実装面の撓み量が比較的小さい場合に、
支持基板が撓みを吸収し、素子基板にストレスが及ばな
くなり、素子基板にクラックが発生することを防げるも
のである。
央および外周近傍において、両基板を固着させるととも
に電気的に接続することにより、両基板が互いの主面の
全面で接触し、実装面の撓み量が比較的小さい場合に、
支持基板が撓みを吸収し、素子基板にストレスが及ばな
くなり、素子基板にクラックが発生することを防げるも
のである。
【００２３】さらに、素子基板と支持基板との接合面の
中央および中央近傍において、両基板を固着させるとと
もに電気的に接続することにより、実装面の撓み量が比
較的大きい場合に、固着されていない支持基板の側面側
が、実装面の撓みに連動し、素子基板との接合面から離
れて反り返り、素子基板にストレスがほとんど及ばなく
なり、素子基板にクラックが発生することを防げるもの
である。
中央および中央近傍において、両基板を固着させるとと
もに電気的に接続することにより、実装面の撓み量が比
較的大きい場合に、固着されていない支持基板の側面側
が、実装面の撓みに連動し、素子基板との接合面から離
れて反り返り、素子基板にストレスがほとんど及ばなく
なり、素子基板にクラックが発生することを防げるもの
である。
【図１】本発明の一実施例にかかる表面実装用電子部品
の分解斜視図である。
の分解斜視図である。
【図２】本発明の一実施例にかかる表面実装用電子部品
の断面図である。
の断面図である。
【図３】本発明の一実施例にかかる表面実装用電子部品
の実装時に、実装面が撓んだ状態を示す断面図である。
の実装時に、実装面が撓んだ状態を示す断面図である。
【図４】本発明の他の実施例にかかる表面実装用電子部
品の断面図である。
品の断面図である。
【図５】本発明のさらに他の実施例にかかる表面実装用
電子部品の断面図である。
電子部品の断面図である。
【図６】本発明のさらに他の実施例にかかる表面実装用
電子部品の実装時に、実装面が撓んだ状態を示す断面図
である。
電子部品の実装時に、実装面が撓んだ状態を示す断面図
である。
【図７】従来の表面実装用電子部品の断面図である。
１、２１ 表面実装用電子部品 ２ 素子基板 ３ 支持基板
Claims (3)
- 【請求項１】 回路素子を搭載または内蔵してなる素子
基板と、絶縁体から構成され、弾性を有する支持基板と
を、それぞれの主面の一方を重ねて接合してなることを
特徴とする表面実装用電子部品。 - 【請求項２】 前記素子基板と前記支持基板との接合面
の中央および外周近傍において、両基板を固着させると
ともに電気的に接続したことを特徴とする請求項１に記
載の表面実装用電子部品。 - 【請求項３】 前記素子基板と前記支持基板との接合面
の中央および中央近傍において、両基板を固着させると
ともに電気的に接続したことを特徴とする請求項１に記
載の表面実装用電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24021094A JPH08107259A (ja) | 1994-10-04 | 1994-10-04 | 表面実装用電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24021094A JPH08107259A (ja) | 1994-10-04 | 1994-10-04 | 表面実装用電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107259A true JPH08107259A (ja) | 1996-04-23 |
Family
ID=17056097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24021094A Pending JPH08107259A (ja) | 1994-10-04 | 1994-10-04 | 表面実装用電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107259A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544920A (zh) * | 2018-05-28 | 2019-12-06 | Ls产电株式会社 | 数字保护继电器 |
| JP2020520089A (ja) * | 2017-05-12 | 2020-07-02 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 集積回路インタフェースおよびその製造方法 |
-
1994
- 1994-10-04 JP JP24021094A patent/JPH08107259A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020520089A (ja) * | 2017-05-12 | 2020-07-02 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 集積回路インタフェースおよびその製造方法 |
| CN110544920A (zh) * | 2018-05-28 | 2019-12-06 | Ls产电株式会社 | 数字保护继电器 |
| CN110544920B (zh) * | 2018-05-28 | 2021-06-25 | Ls产电株式会社 | 数字保护继电器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1950775B1 (en) | Monolithic ceramic capacitor | |
| JP2000124588A (ja) | 電子回路ユニット、並びに電子回路ユニットの製造方法 | |
| JPH07111380A (ja) | 表面実装用電子部品 | |
| US5708568A (en) | Electronic module with low impedance ground connection using flexible circuits | |
| JP3307351B2 (ja) | 積層セラミックコンデンサ | |
| JPH09266125A (ja) | 積層セラミック部品 | |
| JPH09186042A (ja) | 積層電子部品 | |
| JPH08107259A (ja) | 表面実装用電子部品 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPH11251186A (ja) | スタック型セラミックコンデンサ | |
| JP2004254251A (ja) | 表面実装型圧電振動子及び絶縁性パッケージ | |
| JP2001144399A (ja) | 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法 | |
| JPH09116047A (ja) | セラミックパッケージの構造 | |
| WO2022059455A1 (ja) | 電子部品 | |
| WO2022215372A1 (ja) | 電子回路モジュール | |
| JP3807874B2 (ja) | 電子回路ユニット | |
| JPH0766313A (ja) | 複合電子部品 | |
| JP2010238841A (ja) | チップ部品の実装基板への実装方法 | |
| JPH0195589A (ja) | リードレス部品の取付構造 | |
| JP2000100982A (ja) | 電子部品用パッケージ | |
| JP3445072B2 (ja) | シートトランス | |
| JPH11176876A (ja) | 半導体装置 | |
| JPH11214807A (ja) | 印刷回路基板 | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 |