JPS58138071A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS58138071A JPS58138071A JP57021449A JP2144982A JPS58138071A JP S58138071 A JPS58138071 A JP S58138071A JP 57021449 A JP57021449 A JP 57021449A JP 2144982 A JP2144982 A JP 2144982A JP S58138071 A JPS58138071 A JP S58138071A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- foil
- resistance foil
- resistor
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成集積回路に関する。
第１図にステレオの電力増幅器の回路を示す。
この［ｉｌ路において、（Ｔｒｔ）＊ （Ｔｒｓ）は電
力用０）？ンジスタで、そのエミッタに嵌続して−る抵
抗器（Ｒｉ）−（”＊） Ｆｉ（ｌ ｆｌΩ〜（１００
程度の低抵抗値で、しかも１〜６Ｗの電力に耐えられる
ことが必要である。その製造方法として、第２図に示す
アルミニューム基板（１）の両面に形成したアルマイト
処理層（２）の上に接着剤＋ａ） ｋ塗布し、銅箔（４
）を全面に貼り、配線パターン、ポンディングパッドを
残してエツチングする。次に低抵抗（Ｒ１）、 （Ｒ１
）は無電解のニッケルメッキ（６）により形成し、その
上に樹脂による保護層（６）を形成しまた中抵抗、高抵
抗はカーボンレンジ系の印刷抵抗で作り、トランジスタ
はポンディングして混成集積回路を作っていた。
力用０）？ンジスタで、そのエミッタに嵌続して−る抵
抗器（Ｒｉ）−（”＊） Ｆｉ（ｌ ｆｌΩ〜（１００
程度の低抵抗値で、しかも１〜６Ｗの電力に耐えられる
ことが必要である。その製造方法として、第２図に示す
アルミニューム基板（１）の両面に形成したアルマイト
処理層（２）の上に接着剤＋ａ） ｋ塗布し、銅箔（４
）を全面に貼り、配線パターン、ポンディングパッドを
残してエツチングする。次に低抵抗（Ｒ１）、 （Ｒ１
）は無電解のニッケルメッキ（６）により形成し、その
上に樹脂による保護層（６）を形成しまた中抵抗、高抵
抗はカーボンレンジ系の印刷抵抗で作り、トランジスタ
はポンディングして混成集積回路を作っていた。
本発明は、ステレオ等に使用する電力増幅形の混成集積
回路の材料、部品点数の削減および工程の短縮によるコ
ストの低減をはかることを目的とし、アルミニューム板
の表面をアルマイト魁珊し九基板に接着剤で貼り着けて
抵抗箔を設け、前記抵抗路管エツチング処理し仁の抵抗
箔で配線パターンとポンディングパッドおよび抵抗器を
構成したものである。
回路の材料、部品点数の削減および工程の短縮によるコ
ストの低減をはかることを目的とし、アルミニューム板
の表面をアルマイト魁珊し九基板に接着剤で貼り着けて
抵抗箔を設け、前記抵抗路管エツチング処理し仁の抵抗
箔で配線パターンとポンディングパッドおよび抵抗器を
構成したものである。
以下本発明の一実施例を図面に基づ−て説明する。第８
図において、アルミニニーム基板（１）の両面にアルマ
イト処理を行なってアルマイト処理層（２）を形成し、
その上にエポキシ樹脂等による接着ＡＩＪ１３１塗布Ｌ
、１４ニツケル、マンガニン、ニグロ五ｓｅＯ抵抗箔（
ｆ）ｌ全面に貼りつける０次に抵抗箔（ηＯ上に所定Ｏ
パターンでレジスト（２）ｔｅｒａ。
図において、アルミニニーム基板（１）の両面にアルマ
イト処理を行なってアルマイト処理層（２）を形成し、
その上にエポキシ樹脂等による接着ＡＩＪ１３１塗布Ｌ
、１４ニツケル、マンガニン、ニグロ五ｓｅＯ抵抗箔（
ｆ）ｌ全面に貼りつける０次に抵抗箔（ηＯ上に所定Ｏ
パターンでレジスト（２）ｔｅｒａ。
＠ｉてエツチングにより前記所定のがＩ−ンｔＳして抵
抗箔（７） ｌエツチングする。第１図Ｏ配義図の場合
のエツチングパターン【第４図に示す、第４−はｆｌｉ
ｔエツチングした図で、トランジスＩｃＴｒ、）ｔ （
テｒ＠）ｔ（テｒ、）、σｂ）、（”ｒｓ）お工びダイ
オード０を付した記号の個所はポンディングパッド部を
示し、に）（至）（Ｃ）はそれぞれベース、エミッＩ、
コレタＩＯワイヤーボンドする位置を示し、トランがｙ
ＬＩｔボンディング、ワイヤーボンディングしたーは省
略した。
抗箔（７） ｌエツチングする。第１図Ｏ配義図の場合
のエツチングパターン【第４図に示す、第４−はｆｌｉ
ｔエツチングした図で、トランジスＩｃＴｒ、）ｔ （
テｒ＠）ｔ（テｒ、）、σｂ）、（”ｒｓ）お工びダイ
オード０を付した記号の個所はポンディングパッド部を
示し、に）（至）（Ｃ）はそれぞれベース、エミッＩ、
コレタＩＯワイヤーボンドする位置を示し、トランがｙ
ＬＩｔボンディング、ワイヤーボンディングしたーは省
略した。
中高抵抗の（Ｂ、）−各）はチップ抵抗ｔハンダ付けま
たはカーボンレシシ系Ｏ印−抵抗１ｌＩｉによ〕作るが
、低抵抗（へ）、へ）は抵抗箔ｍ９３１ｇ４図に示す１
うにジグザグ状に細長く形成して所定の抵抗値となるよ
うにする。
たはカーボンレシシ系Ｏ印−抵抗１ｌＩｉによ〕作るが
、低抵抗（へ）、へ）は抵抗箔ｍ９３１ｇ４図に示す１
うにジグザグ状に細長く形成して所定の抵抗値となるよ
うにする。
ニクロムｆＭｖｔ用いた場合はハンダがつかないので、
抵抗（Ａ）、（Ａ）に樹脂等による保護膜ｔかけて抵抗
へ）、（へ）以外Ｏｉ−面にニッケル又は鋼等のハンダ
付けおよびｆンディンダ可能でしかも低抵抗の金属をメ
ッキすることによ）配線部分も低抵抗となる。
抵抗（Ａ）、（Ａ）に樹脂等による保護膜ｔかけて抵抗
へ）、（へ）以外Ｏｉ−面にニッケル又は鋼等のハンダ
付けおよびｆンディンダ可能でしかも低抵抗の金属をメ
ッキすることによ）配線部分も低抵抗となる。
なお配線パ−−ンの導体部の抵抗値が高い場合はポンデ
ィングパッド部および層子Ｓに予備ハンダする時に同時
に配線パターンの導体部もハンダ付けする仁とにより厚
いメッキをしたのと同じことで導体部の抵抗値が大巾に
下り、導体部の抵抗は問題とならない。
ィングパッド部および層子Ｓに予備ハンダする時に同時
に配線パターンの導体部もハンダ付けする仁とにより厚
いメッキをしたのと同じことで導体部の抵抗値が大巾に
下り、導体部の抵抗は問題とならない。
以上本発明によれば次の如き利点を有する。
（１） 従来の低抵抗をメッキにより作る方法と比較
して、本発明のものはメッキ工程が全く必要としな−。
して、本発明のものはメッキ工程が全く必要としな−。
Ｃ！） 従来の低抵抗をメッキにより作る場合、メッ
キの組成、メッキ温度、時間等を管理してメッキ厚、固
有抵抗を一定するようにしてお夛、管理が難かしかった
が、本発明のものは一定の面積抵抗を持った抵抗箔を使
用する仁とで達成でき、歩留りのよい抵抗器が賽易にで
きる。
キの組成、メッキ温度、時間等を管理してメッキ厚、固
有抵抗を一定するようにしてお夛、管理が難かしかった
が、本発明のものは一定の面積抵抗を持った抵抗箔を使
用する仁とで達成でき、歩留りのよい抵抗器が賽易にで
きる。
本 １ＩＱｔｏ簡単な説明
嬉ｌ園は混成集積回路の回路例含水す回路図、第！−は
低抵抗ｔメッキで構成する従来Ｏａ成集積［１ｉｉ１１
Ｉの製造工程ｔｍ明する断面図、第８図は本発明による
混成集積回路の製造工程を説明する断面図、第４図は本
発明による混成集積回路のパターンを示す平面図で、低
抵抗と回路導体部、ポンディング部が一体となったパタ
ーン図である。
低抵抗ｔメッキで構成する従来Ｏａ成集積［１ｉｉ１１
Ｉの製造工程ｔｍ明する断面図、第８図は本発明による
混成集積回路の製造工程を説明する断面図、第４図は本
発明による混成集積回路のパターンを示す平面図で、低
抵抗と回路導体部、ポンディング部が一体となったパタ
ーン図である。
（１）・・・アルミニ、−五基板、Ｃ！）・・・アルマ
イト処理層、鑞萄・・・接着剤、ｔｒｌ−・・抵抗箔、
（１１）−・・レジスト代場大 森本義弘 第１図
イト処理層、鑞萄・・・接着剤、ｔｒｌ−・・抵抗箔、
（１１）−・・レジスト代場大 森本義弘 第１図
Claims (1)
- 【特許請求の範囲】 Ｌ アルミニューム板の表面會アルマイト処理した基板
に接着剤で貼り看けて抵抗箔を設け、前記抵抗箔管エツ
チング処理しこの抵抗箔で配線パターンとポンディング
パッドおよび抵抗器１構成した混成集積回路。 ｉ 抵抗器部分を除い友部分にメッキ′ｋＩＦＡシた特
許請求の範囲第１項記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021449A JPS58138071A (ja) | 1982-02-12 | 1982-02-12 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021449A JPS58138071A (ja) | 1982-02-12 | 1982-02-12 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58138071A true JPS58138071A (ja) | 1983-08-16 |
Family
ID=12055269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57021449A Pending JPS58138071A (ja) | 1982-02-12 | 1982-02-12 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58138071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0829886A2 (en) * | 1996-09-11 | 1998-03-18 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and a method of producing the same |
-
1982
- 1982-02-12 JP JP57021449A patent/JPS58138071A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0829886A2 (en) * | 1996-09-11 | 1998-03-18 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and a method of producing the same |
| EP0829886A3 (en) * | 1996-09-11 | 1998-04-29 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and a method of producing the same |
| US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
| US6314637B1 (en) | 1996-09-11 | 2001-11-13 | Matsushita Electric Industrial Co., Ltd. | Method of producing a chip resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925522A (en) | Printed circuit assembly with contact dot | |
| JPS58138071A (ja) | 混成集積回路 | |
| JPS63160393A (ja) | 回路基板の製造方法 | |
| JPH0765630A (ja) | 積層導体およびその製造方法 | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JPS6355236B2 (ja) | ||
| JPS60242693A (ja) | 印刷配線板とその製造方法 | |
| JPH0442938Y2 (ja) | ||
| JPS60180186A (ja) | プリント基板 | |
| JPH0423321Y2 (ja) | ||
| JPH1117331A (ja) | 可撓性回路基板の製造法 | |
| JPS58164130U (ja) | スイツチ回路板 | |
| JPH0152916B2 (ja) | ||
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPH01119034A (ja) | 電子部品搭載用フイルムキャリア | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH09167882A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH01310591A (ja) | プリント配線板 | |
| JPH0396245A (ja) | テープキャリヤの構造 | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JPS60165790A (ja) | 電子回路基板の製造方法 | |
| JPS6056384A (ja) | スリップリングの製造方法 | |
| JPH05259214A (ja) | 半導体装置 | |
| JPS58140182A (ja) | 回路基板 | |
| JPS6221297A (ja) | 印刷配線板の製造法 |