JPH09167882A - 混成集積回路装置およびその製造方法 - Google Patents
混成集積回路装置およびその製造方法Info
- Publication number
- JPH09167882A JPH09167882A JP7327456A JP32745695A JPH09167882A JP H09167882 A JPH09167882 A JP H09167882A JP 7327456 A JP7327456 A JP 7327456A JP 32745695 A JP32745695 A JP 32745695A JP H09167882 A JPH09167882 A JP H09167882A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plating
- sheet
- back surface
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 導電路を有するＡｌ基板に更に上層にフィル
ムを貼り付け、上下のコンタクトをとるためにバイアホ
ールを形成するが、この時のホール内メッキを良好に行
うこと。 【解決手段】 バイアホール内のメッキを行う前に、Ａ
ｌ基板３０の裏面にＣｕシート３４を貼り付け、無電解
メッキ、電解メッキの順でメッキを行う。特に無電解メ
ッキ液は活性力が強いが、Ｃｕシートが貼り合わされて
いるためＡｌ基板の溶出が無く、更にはメッキをしてい
る際中は、ＣｕシートにＣｕがメッキされるため、Ｃｕ
の剥離が抑制され、メッキ液の劣化が抑制できる。
ムを貼り付け、上下のコンタクトをとるためにバイアホ
ールを形成するが、この時のホール内メッキを良好に行
うこと。 【解決手段】 バイアホール内のメッキを行う前に、Ａ
ｌ基板３０の裏面にＣｕシート３４を貼り付け、無電解
メッキ、電解メッキの順でメッキを行う。特に無電解メ
ッキ液は活性力が強いが、Ｃｕシートが貼り合わされて
いるためＡｌ基板の溶出が無く、更にはメッキをしてい
る際中は、ＣｕシートにＣｕがメッキされるため、Ｃｕ
の剥離が抑制され、メッキ液の劣化が抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、バイアホールを有
した多層構造の混成集積回路装置およびその製造方法に
関するもので、特にバイアホール表面に形成されるメッ
キの状態を良好に実現するための構造およびその製法に
関するものである。
した多層構造の混成集積回路装置およびその製造方法に
関するもので、特にバイアホール表面に形成されるメッ
キの状態を良好に実現するための構造およびその製法に
関するものである。
【０００２】
【従来の技術】図６および図７を参照しながら従来の構
造および製法について説明する。一般に複数の基板また
はシートを積層した多層基板構造は、例えば特開平１−
１２８４９３号公報やIMC 1988 Proceeding,Tokyo,May
25〜27,「THE DEVELOPMENT OFTHE MULTILAYERED IMST S
UBSTRATE」に説明されている。
造および製法について説明する。一般に複数の基板また
はシートを積層した多層基板構造は、例えば特開平１−
１２８４９３号公報やIMC 1988 Proceeding,Tokyo,May
25〜27,「THE DEVELOPMENT OFTHE MULTILAYERED IMST S
UBSTRATE」に説明されている。
【０００３】特に後者の文献には、バイアホールの接続
において、無電解Ｃｕメッキを最初に行い、続いて電解
メッキを行って、バイアホール接続を実現すると開示し
ている。つまり図６からも判るように、表面が陽極酸化
されたＡｌ基板１に接着樹脂２を介して銅箔３がホット
プレスにより貼り付けられている。この銅箔は、所定の
パターンにエッチングされ、必要により印刷抵抗、チッ
プコンデンサ、チップ抵抗およびベアチップの半導体素
子が電気的に接続される。
において、無電解Ｃｕメッキを最初に行い、続いて電解
メッキを行って、バイアホール接続を実現すると開示し
ている。つまり図６からも判るように、表面が陽極酸化
されたＡｌ基板１に接着樹脂２を介して銅箔３がホット
プレスにより貼り付けられている。この銅箔は、所定の
パターンにエッチングされ、必要により印刷抵抗、チッ
プコンデンサ、チップ抵抗およびベアチップの半導体素
子が電気的に接続される。
【０００４】続いて、このＡｌ基板１に貼着されている
シートは、例えば接着剤付きＣｕ貼りフィルム４であ
り、例えばバイアホール５の穴は、貼り付ける前にドリ
ル、パンチング等で穴開けされている。ここで６は、パ
ターン化されたＣｕ箔であり、ホール５に覗いている第
１層目の配線３と後の工程で電気的に接続される。図７
は、この電気的接続がＣｕメッキ７により達成されたも
のを示しており、前述したように前もって無電解メッキ
がされ、この後電解メッキで厚く形成される。
シートは、例えば接着剤付きＣｕ貼りフィルム４であ
り、例えばバイアホール５の穴は、貼り付ける前にドリ
ル、パンチング等で穴開けされている。ここで６は、パ
ターン化されたＣｕ箔であり、ホール５に覗いている第
１層目の配線３と後の工程で電気的に接続される。図７
は、この電気的接続がＣｕメッキ７により達成されたも
のを示しており、前述したように前もって無電解メッキ
がされ、この後電解メッキで厚く形成される。
【０００５】
【発明が解決しようとする課題】ここでフイルム４は、
一般的に絶縁樹脂であり、ホール５の内側に導電材料を
載せるために、まず無電解メッキで薄くＣｕが形成され
る。一旦Ｃｕが載れば、後は電解メッキで厚くＣｕを載
せることができる。しかし無電解メッキ液は、活性でＡ
ｌ基板１を溶解する。そのためメッキ工程において、図
７の構造では基板裏面がメッキ液に浸るため、当然Ａｌ
が溶出しメッキ液が劣化する問題があった。更にはメッ
キ液の劣化によりメッキ不良が発生することもあった。
一般的に絶縁樹脂であり、ホール５の内側に導電材料を
載せるために、まず無電解メッキで薄くＣｕが形成され
る。一旦Ｃｕが載れば、後は電解メッキで厚くＣｕを載
せることができる。しかし無電解メッキ液は、活性でＡ
ｌ基板１を溶解する。そのためメッキ工程において、図
７の構造では基板裏面がメッキ液に浸るため、当然Ａｌ
が溶出しメッキ液が劣化する問題があった。更にはメッ
キ液の劣化によりメッキ不良が発生することもあった。
【０００６】また図７のようにＡｌ基板裏面にマスク８
を設ければ、Ａｌの溶出は無くなるが、メッキの工程の
際に、Ｃｕが例えば符号９の如く付くことがある。マス
ク８は、一般に樹脂から成るテープであるため、Ｃｕ自
身の付きが悪く、メッキの際に一旦付いたＣｕが剥離し
てメッキ液の中に混入し、これがバイアホールやそれ以
外の領域に再付着してメッキ不良や短絡不良等を誘発す
る問題があった。
を設ければ、Ａｌの溶出は無くなるが、メッキの工程の
際に、Ｃｕが例えば符号９の如く付くことがある。マス
ク８は、一般に樹脂から成るテープであるため、Ｃｕ自
身の付きが悪く、メッキの際に一旦付いたＣｕが剥離し
てメッキ液の中に混入し、これがバイアホールやそれ以
外の領域に再付着してメッキ不良や短絡不良等を誘発す
る問題があった。
【０００７】またＡｌ基板１に放熱板を付ける場合、両
者共に接触面がフラットで有れば特に問題とならない
が、一般には放熱板とＡｌ基板との間には、熱抵抗を減
らす為に熱伝導性の優れたペースト材を塗るなどの対処
が必要だった。
者共に接触面がフラットで有れば特に問題とならない
が、一般には放熱板とＡｌ基板との間には、熱抵抗を減
らす為に熱伝導性の優れたペースト材を塗るなどの対処
が必要だった。
【０００８】
【課題を解決するための手段】本発明は前述した課題に
鑑みて成され、第１に、Ａｌ基板の裏面にＣｕのシート
を貼り付け、Ａｌ基板の導電手段と前記絶縁基板の導電
手段の接続を達成するためにメッキで形成されたバイア
ホールのＣｕと同一材料が前記Ａｌ基板裏面にも設ける
ことで解決するものであり、Ｃｕシートを貼り付けるこ
とで例えばＣｕの放熱板で有れば半田を介して加熱溶融
し熱的に接合させることができる。またＣｕシートは、
貼り付ける前までには表面が充分に酸化されてしまう
が、再度メッキを行ってＣｕを載せるために、放熱板の
半田付けが良好に実施できる。
鑑みて成され、第１に、Ａｌ基板の裏面にＣｕのシート
を貼り付け、Ａｌ基板の導電手段と前記絶縁基板の導電
手段の接続を達成するためにメッキで形成されたバイア
ホールのＣｕと同一材料が前記Ａｌ基板裏面にも設ける
ことで解決するものであり、Ｃｕシートを貼り付けるこ
とで例えばＣｕの放熱板で有れば半田を介して加熱溶融
し熱的に接合させることができる。またＣｕシートは、
貼り付ける前までには表面が充分に酸化されてしまう
が、再度メッキを行ってＣｕを載せるために、放熱板の
半田付けが良好に実施できる。
【０００９】第２に、バイアホールを形成した後、前も
って裏面に貼られたＣｕシートを有するＡｌ基板を無電
解メッキ液に入れ、バイアホール表面にＣｕをメッキ
し、続いて前記Ａｌ基板を電解メッキ液に入れ、Ｃｕメ
ッキ層に更にＣｕメッキをする工程とで解決するもので
あり、Ｃｕシートが有るために、Ａｌ基板の表面の溶出
が防止でき、しかも基板裏面に付こうとするＣｕ成分
は、被着母体がＣｕであるため完全に付着させることが
でき、メッキしている際中にＣｕが剥離することが抑止
できる。従ってメッキ液に剥離したＣｕや溶出Ａｌが混
入せず、エッチング液の劣化を防止することができる。
って裏面に貼られたＣｕシートを有するＡｌ基板を無電
解メッキ液に入れ、バイアホール表面にＣｕをメッキ
し、続いて前記Ａｌ基板を電解メッキ液に入れ、Ｃｕメ
ッキ層に更にＣｕメッキをする工程とで解決するもので
あり、Ｃｕシートが有るために、Ａｌ基板の表面の溶出
が防止でき、しかも基板裏面に付こうとするＣｕ成分
は、被着母体がＣｕであるため完全に付着させることが
でき、メッキしている際中にＣｕが剥離することが抑止
できる。従ってメッキ液に剥離したＣｕや溶出Ａｌが混
入せず、エッチング液の劣化を防止することができる。
【００１０】
【発明の実施の形態】以下に本発明の実施の形態を図１
を参照しながら説明する。ここでは、Ａｌ基板の上に１
枚の絶縁性基板（シート状又は若干の厚みのあるもの）
を貼り付けたもので説明するが、更に積層されたもので
あっても良い。まず下層金属基板３０があり、その上に
は下層導電路３１や下層導電ランド等の導電手段が貼着
されている。この下層基板３０は、Ａｌ基板から成りそ
の表面には点線で示す酸化膜３２が形成されている。こ
の酸化膜は、陽極酸化により両表面がアルマイト処理さ
れて生成されているが、熱酸化でも良いし、デポジッシ
ョンで達成しても良い。またエポキシ樹脂あるいはポリ
イミド樹脂等の接着性を有する絶縁樹脂３３が被覆さ
れ、前記導電手段がホットプレスにより貼着されてい
る。導電手段は、Ｃｕで成り、全面に貼着した後、塩化
第２鉄等の溶液でエッチングされてパターニングされて
いる。導電ランドは、ベアチップ状の下層半導体素子等
を固着するエリアで、ここでは大信号用の発熱素子が実
装されるために、チップの下層にはＣｕ等のヒートシン
クが半田等を介して固着されており、導電路と一体であ
ったり、アイランド状になっている。ここで半導体素子
は、若干の厚みを有するため、後述する２層目の絶縁性
基板３４は、半導体素子が固着される領域がくり抜かれ
ている。また半導体素子は、ＩＣチップ、ＬＳＩチッ
プ、ＭＯＳＦＥＴチップおよびＩＧＢＴチップ等でも良
いが、バイポーラ型パワートランジスタの場合、表面の
ベース電極やエミッタ電極は、金属細線により、上層の
絶縁性基板３４の配線３５の一部と一体のパッドにワイ
ヤーボンディングされ、チップ裏面がコレクタであるた
め、導電路と一体の導電ランド（金属基板側）に半田等
を介して固着されている。更には、チップ抵抗やチップ
コンデンサ等の下層部品が導電路に半田を介して接続さ
れている。
を参照しながら説明する。ここでは、Ａｌ基板の上に１
枚の絶縁性基板（シート状又は若干の厚みのあるもの）
を貼り付けたもので説明するが、更に積層されたもので
あっても良い。まず下層金属基板３０があり、その上に
は下層導電路３１や下層導電ランド等の導電手段が貼着
されている。この下層基板３０は、Ａｌ基板から成りそ
の表面には点線で示す酸化膜３２が形成されている。こ
の酸化膜は、陽極酸化により両表面がアルマイト処理さ
れて生成されているが、熱酸化でも良いし、デポジッシ
ョンで達成しても良い。またエポキシ樹脂あるいはポリ
イミド樹脂等の接着性を有する絶縁樹脂３３が被覆さ
れ、前記導電手段がホットプレスにより貼着されてい
る。導電手段は、Ｃｕで成り、全面に貼着した後、塩化
第２鉄等の溶液でエッチングされてパターニングされて
いる。導電ランドは、ベアチップ状の下層半導体素子等
を固着するエリアで、ここでは大信号用の発熱素子が実
装されるために、チップの下層にはＣｕ等のヒートシン
クが半田等を介して固着されており、導電路と一体であ
ったり、アイランド状になっている。ここで半導体素子
は、若干の厚みを有するため、後述する２層目の絶縁性
基板３４は、半導体素子が固着される領域がくり抜かれ
ている。また半導体素子は、ＩＣチップ、ＬＳＩチッ
プ、ＭＯＳＦＥＴチップおよびＩＧＢＴチップ等でも良
いが、バイポーラ型パワートランジスタの場合、表面の
ベース電極やエミッタ電極は、金属細線により、上層の
絶縁性基板３４の配線３５の一部と一体のパッドにワイ
ヤーボンディングされ、チップ裏面がコレクタであるた
め、導電路と一体の導電ランド（金属基板側）に半田等
を介して固着されている。更には、チップ抵抗やチップ
コンデンサ等の下層部品が導電路に半田を介して接続さ
れている。
【００１１】また後述するが、上層基板３４が貼り合わ
される領域には、本来上層基板に貼り合わされるべき半
導体素子の導電ランドが設けられ、また比較的厚みのな
いチップ抵抗、印刷抵抗及びチップコンデンサ等が導電
路３５と電気的に固定されて実装されている。一方、絶
縁性基板である第２層目の基板３４は、ここでは例えば
ポリイミド、ポリエステル、エポキシ、ポリカーボネイ
ド等の高分子材料から成る所謂フレキシブル基板で、高
分子の接着材（液状のもの、シート状又はゲル状のも
の。）を介して接着されている。また図１で使用した接
着材は、２液性の室温硬化型アクリル系接着材（ここで
はロード・ファー・イースト社のバーサロックという商
品を使用した。）で、２液を混合せず、別々の基板に塗
布しこれを貼り合わせても接着できることにメリットを
有する。室温で可能なことからフレキシブル基板の膨張
による位置ずれ等が無く、また２液を混合したものでは
５分程度から硬化が始まるが、本方法では両基板を当接
しない限り接着が開始しないので、すぐに両基板を当接
する必要が無く作業性に融通がある。
される領域には、本来上層基板に貼り合わされるべき半
導体素子の導電ランドが設けられ、また比較的厚みのな
いチップ抵抗、印刷抵抗及びチップコンデンサ等が導電
路３５と電気的に固定されて実装されている。一方、絶
縁性基板である第２層目の基板３４は、ここでは例えば
ポリイミド、ポリエステル、エポキシ、ポリカーボネイ
ド等の高分子材料から成る所謂フレキシブル基板で、高
分子の接着材（液状のもの、シート状又はゲル状のも
の。）を介して接着されている。また図１で使用した接
着材は、２液性の室温硬化型アクリル系接着材（ここで
はロード・ファー・イースト社のバーサロックという商
品を使用した。）で、２液を混合せず、別々の基板に塗
布しこれを貼り合わせても接着できることにメリットを
有する。室温で可能なことからフレキシブル基板の膨張
による位置ずれ等が無く、また２液を混合したものでは
５分程度から硬化が始まるが、本方法では両基板を当接
しない限り接着が開始しないので、すぐに両基板を当接
する必要が無く作業性に融通がある。
【００１２】この絶縁性基板３５は、前もって導電路が
貼着されており、これはパターン化されているもの、或
いは全面に導電手段の金属が貼着され、後でパターン化
するもののどちらでも良い。ただし後でパターン化され
るものは、導電材料を除去して露出した部分は、全て高
分子材料であることが必要であり、仮に接着材が露出し
ている場合は、この接着材も高分子である必要がある。
理由は後述するが、バイアホールの穴をレーザを用いて
形成したい時、いわゆるアブレーション効果で除去する
ためである。つまりエキシマレーザの様な高強度の紫外
線レーザを高分子材料に照射すると、照射部が瞬間的に
分解・飛散する（アブレーション効果）。また加工開始
エネルギーが金属と高分子では１桁以上異なるため、導
電体に影響を与えずに加工できる。
貼着されており、これはパターン化されているもの、或
いは全面に導電手段の金属が貼着され、後でパターン化
するもののどちらでも良い。ただし後でパターン化され
るものは、導電材料を除去して露出した部分は、全て高
分子材料であることが必要であり、仮に接着材が露出し
ている場合は、この接着材も高分子である必要がある。
理由は後述するが、バイアホールの穴をレーザを用いて
形成したい時、いわゆるアブレーション効果で除去する
ためである。つまりエキシマレーザの様な高強度の紫外
線レーザを高分子材料に照射すると、照射部が瞬間的に
分解・飛散する（アブレーション効果）。また加工開始
エネルギーが金属と高分子では１桁以上異なるため、導
電体に影響を与えずに加工できる。
【００１３】前述したように、この上層の絶縁性基板３
４には、前述した金属基板３０と同様に上層導電路３５
や上層導電ランドが設けられている。またレーザは高分
子と金属のスレッショルド差から高分子のみの選択性を
有するため、予め上層の導電路３５の中に絶縁性基板３
４が露出するような穴が設けられていれば、３５自身が
マスクとなって穴の部分の絶縁性基板のみを飛ばす事が
できる。
４には、前述した金属基板３０と同様に上層導電路３５
や上層導電ランドが設けられている。またレーザは高分
子と金属のスレッショルド差から高分子のみの選択性を
有するため、予め上層の導電路３５の中に絶縁性基板３
４が露出するような穴が設けられていれば、３５自身が
マスクとなって穴の部分の絶縁性基板のみを飛ばす事が
できる。
【００１４】また、上層導電路３５には上層部品が、上
層導電ランドには、トランジスタ等の上層半導体素子が
半田等を介して固着されている。また上層基板は両面実
装も可能であり、この場合、上述の構成がスルーホール
を介して両面の回路が電気的に接続されている。ここで
金属基板３０と上層基板３４の回路の電気的コンタクト
は、上層基板３４の周辺に設けられた上層ボンディング
パッド、これと位置が対応して設けられ、上層基板の周
辺よりも若干外側に設けられた下層ボンデイングパッド
およびこれらの間を接続する金属細線により、また開口
部に露出した導電手段と最上層に設けられた導電手段と
をワイヤーボンディングすることで達成されてもよい。
層導電ランドには、トランジスタ等の上層半導体素子が
半田等を介して固着されている。また上層基板は両面実
装も可能であり、この場合、上述の構成がスルーホール
を介して両面の回路が電気的に接続されている。ここで
金属基板３０と上層基板３４の回路の電気的コンタクト
は、上層基板３４の周辺に設けられた上層ボンディング
パッド、これと位置が対応して設けられ、上層基板の周
辺よりも若干外側に設けられた下層ボンデイングパッド
およびこれらの間を接続する金属細線により、また開口
部に露出した導電手段と最上層に設けられた導電手段と
をワイヤーボンディングすることで達成されてもよい。
【００１５】しかしワイヤボンデイングは、弧を描くた
めにある程度の高さが必要となる問題がある。また、金
属基板のみで１層回路を達成するのが一般的だが、回路
が複雑になるに連れてクロスオーバーが発生し、これを
ジャンピングで回避しているが、このジャンピングが多
くなるに連れて多層基板およびバイアホールが必要とな
る。
めにある程度の高さが必要となる問題がある。また、金
属基板のみで１層回路を達成するのが一般的だが、回路
が複雑になるに連れてクロスオーバーが発生し、これを
ジャンピングで回避しているが、このジャンピングが多
くなるに連れて多層基板およびバイアホールが必要とな
る。
【００１６】前述したように絶縁性基板３４がとばされ
て開けられた穴は、下層導電路３１が顔を出しており、
この穴３６の側面にＣｕのメッキ層３７が設けられ、上
層の導電路３５と下層の導電路３１が電気的に接続され
ている。またメッキ層３７の信頼性を更に強固とするた
めに半田や導電ペースト等の導電手段３８を設けても良
い。
て開けられた穴は、下層導電路３１が顔を出しており、
この穴３６の側面にＣｕのメッキ層３７が設けられ、上
層の導電路３５と下層の導電路３１が電気的に接続され
ている。またメッキ層３７の信頼性を更に強固とするた
めに半田や導電ペースト等の導電手段３８を設けても良
い。
【００１７】本発明の特徴は、金属基板３０の裏面にＣ
ｕシート３９が設けられて有ることにある。このＣｕシ
ートは３９は、後述する製造プロセスでも詳述するが、
メッキの時には既に貼り合わされており、Ｃｕシートの
上に新しい酸化の無いＣｕメッキ層が形成されている。
そのためＣｕシートに放熱フィン等のＣｕから成る部材
を半田を介して固着でき、ＣｕシートとＣｕ部材との半
田を加熱溶融し熱的接合を良好にすることができる。
ｕシート３９が設けられて有ることにある。このＣｕシ
ートは３９は、後述する製造プロセスでも詳述するが、
メッキの時には既に貼り合わされており、Ｃｕシートの
上に新しい酸化の無いＣｕメッキ層が形成されている。
そのためＣｕシートに放熱フィン等のＣｕから成る部材
を半田を介して固着でき、ＣｕシートとＣｕ部材との半
田を加熱溶融し熱的接合を良好にすることができる。
【００１８】最後には、リードが固着され、図面では省
略したが箱状の収納ケース等に収納され、必要により中
に樹脂が注入されて封止される。続いて簡単に混成集積
回路装置の製造方法を説明する。図２乃至図５は、以下
の製造方法について説明するものであるが、特にバイア
ホールのみに着目したものである。
略したが箱状の収納ケース等に収納され、必要により中
に樹脂が注入されて封止される。続いて簡単に混成集積
回路装置の製造方法を説明する。図２乃至図５は、以下
の製造方法について説明するものであるが、特にバイア
ホールのみに着目したものである。
【００１９】先ず図２のように、表面が陽極酸化された
Ａｌ金属基板３０を用意し、両面に銅箔５０，５１を貼
り付ける。５０は、下層導電路３１と成るために、其の
厚みは、１０〜１００μｍ程度で、ポリイミドやエポキ
シ樹脂等の接着樹脂３３でホットプレスされる。また５
１は、特に電流を流すわけではなく、バイアホールのメ
ッキの際に、Ｃｕが付着しさえすれば良くＣｕシートで
よい。また放熱板を半田で固着する場合、これらを考え
て所定の厚みに決定される。また接着樹脂は、熱抵抗を
小さくするために、 Ｓｉフィラー等が混入された低熱
抵抗の接着剤を用いても良い。
Ａｌ金属基板３０を用意し、両面に銅箔５０，５１を貼
り付ける。５０は、下層導電路３１と成るために、其の
厚みは、１０〜１００μｍ程度で、ポリイミドやエポキ
シ樹脂等の接着樹脂３３でホットプレスされる。また５
１は、特に電流を流すわけではなく、バイアホールのメ
ッキの際に、Ｃｕが付着しさえすれば良くＣｕシートで
よい。また放熱板を半田で固着する場合、これらを考え
て所定の厚みに決定される。また接着樹脂は、熱抵抗を
小さくするために、 Ｓｉフィラー等が混入された低熱
抵抗の接着剤を用いても良い。
【００２０】続いて、図３に示すように、銅箔５０をパ
ターニングする。ここで金属基板３０の裏面にも銅箔５
１が設けられているため、エッチング防止用に裏面にも
保護用フィルム５２が貼り合わされている。このフィル
ム５２が貼り合わされた状態で、前記金属基板は、例え
ば塩化第２鉄のエッチング溶液の中に浸り、銅箔５０の
みを所定の形状にパターニングされ、下層導電路３１が
形成される。更にここでは構造の説明の際に述べたよう
に、受動素子や能動素子が固着される。
ターニングする。ここで金属基板３０の裏面にも銅箔５
１が設けられているため、エッチング防止用に裏面にも
保護用フィルム５２が貼り合わされている。このフィル
ム５２が貼り合わされた状態で、前記金属基板は、例え
ば塩化第２鉄のエッチング溶液の中に浸り、銅箔５０の
みを所定の形状にパターニングされ、下層導電路３１が
形成される。更にここでは構造の説明の際に述べたよう
に、受動素子や能動素子が固着される。
【００２１】続いて、図４のように、絶縁性基板３４が
貼り合わされる。ここでは図４のように前もってバイア
ホールに対応する絶縁性基板３４および下層導電路が除
去されていても良い。しかし前記フィルム５２が基板の
裏面に貼り合わされているので、後からパターニングし
ても良い。更に、レーザによる除去工程がある。前もっ
て穴３６に対応する下層導電路が除去されていれば、こ
の導電路がマスクとなってレーザ光を照射することがで
きる。前述したように、金属と高分子の蒸発スレッショ
ルドエネルギーの違いにより、穴３６の内側に対応する
高分子材料の絶縁フィルムや高分子材料の接着材がアブ
レーション効果により蒸発する。
貼り合わされる。ここでは図４のように前もってバイア
ホールに対応する絶縁性基板３４および下層導電路が除
去されていても良い。しかし前記フィルム５２が基板の
裏面に貼り合わされているので、後からパターニングし
ても良い。更に、レーザによる除去工程がある。前もっ
て穴３６に対応する下層導電路が除去されていれば、こ
の導電路がマスクとなってレーザ光を照射することがで
きる。前述したように、金属と高分子の蒸発スレッショ
ルドエネルギーの違いにより、穴３６の内側に対応する
高分子材料の絶縁フィルムや高分子材料の接着材がアブ
レーション効果により蒸発する。
【００２２】続いて、図５に示すように、フィルム５２
を取り除き、穴の部分にメッキを行い、下層導電路３１
と上層導電路３５とを電気的に接続する。ここでは、図
４の穴３６のように、穴の内側は絶縁フィルムであるた
め、まず無電解メッキでＣｕを被着させ、其の後に電解
メッキを行う。本工程は本発明の特徴とするところであ
り、バイアホールを形成した後、前もって裏面に貼られ
たＣｕシートを有するＡｌ基板を無電解メッキ液に入
れ、バイアホール表面にＣｕをメッキし、 続いて前記
Ａｌ基板を電解メッキ液に入れ、Ｃｕメッキ層に更にＣ
ｕメッキをする。つまり、Ｃｕシートが有るために、Ａ
ｌ基板裏面の溶出が防止でき、しかも基板裏面に付こう
とするＣｕ成分は、被着母体がＣｕシートのＣｕである
ため完全に付着させることができ、メッキしている際中
にＣｕの剥離を抑止できる。従ってメッキ液に剥離した
Ｃｕや溶出Ａｌが混入せず、エッチング液の劣化を防止
することができる。従ってメッキ不良、前記剥離Ｃｕに
よる回路配線間の短絡等の不良が防止でき、歩留まりを
向上させることができる。
を取り除き、穴の部分にメッキを行い、下層導電路３１
と上層導電路３５とを電気的に接続する。ここでは、図
４の穴３６のように、穴の内側は絶縁フィルムであるた
め、まず無電解メッキでＣｕを被着させ、其の後に電解
メッキを行う。本工程は本発明の特徴とするところであ
り、バイアホールを形成した後、前もって裏面に貼られ
たＣｕシートを有するＡｌ基板を無電解メッキ液に入
れ、バイアホール表面にＣｕをメッキし、 続いて前記
Ａｌ基板を電解メッキ液に入れ、Ｃｕメッキ層に更にＣ
ｕメッキをする。つまり、Ｃｕシートが有るために、Ａ
ｌ基板裏面の溶出が防止でき、しかも基板裏面に付こう
とするＣｕ成分は、被着母体がＣｕシートのＣｕである
ため完全に付着させることができ、メッキしている際中
にＣｕの剥離を抑止できる。従ってメッキ液に剥離した
Ｃｕや溶出Ａｌが混入せず、エッチング液の劣化を防止
することができる。従ってメッキ不良、前記剥離Ｃｕに
よる回路配線間の短絡等の不良が防止でき、歩留まりを
向上させることができる。
【００２３】最後に、上層の導電ランドにヒートシンク
を固着しその上に半導体素子を固着する工程、必要によ
り受動素子を載せる工程、導体素子と導電路を接続させ
るためのワイヤーボンディング工程、及びリードを半田
付けする工程がある。ただし半導体ＩＣを固着する場合
は、ヒートシンクは省略できる。また耐湿性等を考慮し
て、シリコーンやエポキシ樹脂等のゲル状樹脂をケース
材に注入して、前記基板を封止して完成品となる。
を固着しその上に半導体素子を固着する工程、必要によ
り受動素子を載せる工程、導体素子と導電路を接続させ
るためのワイヤーボンディング工程、及びリードを半田
付けする工程がある。ただし半導体ＩＣを固着する場合
は、ヒートシンクは省略できる。また耐湿性等を考慮し
て、シリコーンやエポキシ樹脂等のゲル状樹脂をケース
材に注入して、前記基板を封止して完成品となる。
【００２４】
【発明の効果】以上の説明からも明らかなように、第１
に、金属基板の裏面にはメッキ工程の際に新しいＣｕが
載せられたＣｕシートが設けられているので、Ｃｕシー
トに放熱フィン等のＣｕから成る部材を半田を介して固
着する際、ＣｕシートとＣｕ部材との熱的結合を良好に
することができる。
に、金属基板の裏面にはメッキ工程の際に新しいＣｕが
載せられたＣｕシートが設けられているので、Ｃｕシー
トに放熱フィン等のＣｕから成る部材を半田を介して固
着する際、ＣｕシートとＣｕ部材との熱的結合を良好に
することができる。
【００２５】つまり基板とこの基板に取り付けられる放
熱板等のＣｕ部材がフラットであれば、お互いに空間無
く全面に渡り接触させることができるため熱的結合は良
好となるが、このようなものは実質皆無である。従って
半田を介した結合を実施することでこの問題が解決で
き、その上、Ｃｕシート自身に酸化物が形成されている
と半田の結合がうまくゆかない恐れがあるが、再度メッ
キにより新しいＣｕが積層されているために、半田を介
したＣｕ部材との結合が良好となる。
熱板等のＣｕ部材がフラットであれば、お互いに空間無
く全面に渡り接触させることができるため熱的結合は良
好となるが、このようなものは実質皆無である。従って
半田を介した結合を実施することでこの問題が解決で
き、その上、Ｃｕシート自身に酸化物が形成されている
と半田の結合がうまくゆかない恐れがあるが、再度メッ
キにより新しいＣｕが積層されているために、半田を介
したＣｕ部材との結合が良好となる。
【００２６】第２に、バイアホールを形成した後、前も
って裏面に貼られたＣｕシートを有するＡｌ基板を無電
解メッキ液に入れ、バイアホール表面にＣｕをメッキ
し、続いて前記Ａｌ基板を電解メッキ液に入れ、Ｃｕメ
ッキ層に更にＣｕメッキをすれば、Ｃｕシートが有るた
めに、Ａｌ基板裏面の溶出が防止でき、しかも基板裏面
に付こうとするＣｕ成分は、被着母体がＣｕシートのＣ
ｕであるため完全に付着させることができ、メッキして
いる際中にＣｕの剥離を抑止できる。従ってメッキ液に
剥離したＣｕや溶出Ａｌが混入せず、エッチング液の劣
化を防止することができる。従ってメッキ不良、前記剥
離Ｃｕによる回路配線間の短絡等の不良が防止でき、歩
留まりを向上させることができる。
って裏面に貼られたＣｕシートを有するＡｌ基板を無電
解メッキ液に入れ、バイアホール表面にＣｕをメッキ
し、続いて前記Ａｌ基板を電解メッキ液に入れ、Ｃｕメ
ッキ層に更にＣｕメッキをすれば、Ｃｕシートが有るた
めに、Ａｌ基板裏面の溶出が防止でき、しかも基板裏面
に付こうとするＣｕ成分は、被着母体がＣｕシートのＣ
ｕであるため完全に付着させることができ、メッキして
いる際中にＣｕの剥離を抑止できる。従ってメッキ液に
剥離したＣｕや溶出Ａｌが混入せず、エッチング液の劣
化を防止することができる。従ってメッキ不良、前記剥
離Ｃｕによる回路配線間の短絡等の不良が防止でき、歩
留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する混成集積回路装
置の断面図である。
置の断面図である。
【図２】本発明の製造方法を説明する断面図である。
【図３】本発明の製造方法を説明する断面図である。
【図４】本発明の製造方法を説明する断面図である。
【図５】本発明の製造方法を説明する断面図である。
【図６】従来の製造方法を説明する断面図である。
【図７】従来の製造方法を説明する断面図である。
Claims (2)
- 【請求項１】 ベアチップ状の半導体素子または受動素
子から成る回路素子が電気的に接続される導電手段を有
するＡｌ基板上に、導電手段を有する高分子材料から成
る絶縁性基板が複数枚積層された多層構造の混成集積回
路装置であり、 前記Ａｌ基板の裏面にはＣｕのシートが貼り付けられ、
Ａｌ基板の導電手段と前記絶縁基板の導電手段の接続を
達成するためにメッキで形成されたバイアホールのＣｕ
と同一材料が前記Ａｌ基板裏面にも設けられることを特
徴とした混成集積回路装置。 - 【請求項２】 絶縁性接着材で貼着された導電手段を有
するＡｌ基板上にチップ状または受動素子から成る回路
素子を電気的に接続する工程と、 前記金属基板上に、チップ状または受動素子から成る回
路素子が電気的に固着される導電手段が設けられたある
いは設けられる高分子材料から成る複数の絶縁性基板を
貼着する工程と、 前記上層の絶縁性基板と下層の絶縁性基板、または上層
の絶縁性基板とＡｌ基板の導電手段の接続を実現するバ
イアホールを形成する工程と、 前もって裏面に貼られたＣｕシートを有する前記Ａｌ基
板を無電解メッキ液に入れ、バイアホール表面にＣｕを
メッキする工程と、 前記Ａｌ基板を電解メッキ液に入れ、Ｃｕメッキ層に更
にＣｕメッキをする工程とを有することを特徴とした混
成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32745695A JP3203176B2 (ja) | 1995-12-15 | 1995-12-15 | 混成集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32745695A JP3203176B2 (ja) | 1995-12-15 | 1995-12-15 | 混成集積回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167882A true JPH09167882A (ja) | 1997-06-24 |
| JP3203176B2 JP3203176B2 (ja) | 2001-08-27 |
Family
ID=18199372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32745695A Expired - Fee Related JP3203176B2 (ja) | 1995-12-15 | 1995-12-15 | 混成集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203176B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012104794A (ja) * | 2010-11-05 | 2012-05-31 | Samsung Electro-Mechanics Co Ltd | 放熱基板及びその製造方法 |
| KR20200090564A (ko) * | 2019-01-21 | 2020-07-29 | (주)포인트엔지니어링 | 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 |
-
1995
- 1995-12-15 JP JP32745695A patent/JP3203176B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012104794A (ja) * | 2010-11-05 | 2012-05-31 | Samsung Electro-Mechanics Co Ltd | 放熱基板及びその製造方法 |
| KR20200090564A (ko) * | 2019-01-21 | 2020-07-29 | (주)포인트엔지니어링 | 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3203176B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| JP3203176B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP2015204379A (ja) | プリント配線板 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JPH08125117A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2004200608A (ja) | プリント配線基板およびその製造方法 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 | |
| JPH0936271A (ja) | 半導体パッケージ | |
| JP2957747B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| JP3667846B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JP3074667B2 (ja) | チップキャリア及びその製造方法 | |
| JP2919626B2 (ja) | 混成集積回路の製造方法 | |
| JPH0537119A (ja) | 混成集積回路装置 | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH08236663A (ja) | 混成集積回路装置 | |
| JPH11251487A (ja) | チップ部品およびその製造方法 | |
| JPH04273151A (ja) | 混成集積回路の製造方法 | |
| JPH08241913A (ja) | 半導体パッケージ材料および半導体パッケージ | |
| JPH10321761A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |