CN108735408B - 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法 - Google Patents

高导电卑金属电极或合金低欧姆芯片电阻器的制作方法 Download PDF

Info

Publication number
CN108735408B
CN108735408B CN201710263593.4A CN201710263593A CN108735408B CN 108735408 B CN108735408 B CN 108735408B CN 201710263593 A CN201710263593 A CN 201710263593A CN 108735408 B CN108735408 B CN 108735408B
Authority
CN
China
Prior art keywords
base metal
electrode
low
resistance layer
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710263593.4A
Other languages
English (en)
Other versions
CN108735408A (zh
Inventor
李文熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdian smart materials Co.,Ltd.
Original Assignee
李文熙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 李文熙 filed Critical 李文熙
Priority to CN201710263593.4A priority Critical patent/CN108735408B/zh
Publication of CN108735408A publication Critical patent/CN108735408A/zh
Application granted granted Critical
Publication of CN108735408B publication Critical patent/CN108735408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking

Abstract

一种高导电卑金属电极或合金低欧姆芯片电阻器的制作方法，系以厚膜印刷且在低温与空气中烧结下制作出卑金属电极或是合金电极与电阻，其利用一便宜低还原电位金属制作成厚膜膏，透过网版印刷成型烧结，然后将此便宜低还原电位金属层当牺牲层，将此牺牲层浸入较高还原电位金属溶液中进行湿式化学替代反应，如此可以得到较高还原电位的金属电极。另外也可以将此牺牲层浸入由几种不同较高还原电位金属溶液混合溶液进行湿式化学替代反应而得到不同组成合金。藉此，本发明可排除传统必须在高温还原气氛下热处理才能产生卑金属电极或是卑金属合金的特性，可以大幅改善目前卑金属或合金的制造成本，并可结合国内厚膜印刷产业制作方式，大幅提高生产效率。

Description

高导电卑金属电极或合金低欧姆芯片电阻器的制作方法
技术领域
本发明系有关于一种高导电卑金属电极或合金低欧姆芯片电阻器的制作方法，尤指涉及一种排除必须在高温还原气氛下热处理才能产生卑金属电极或是卑金属合金的特性，特别系指可以厚膜印刷且在低温与空气中烧结下制作出卑金属电极或是合金电极与电阻而大幅降低制造成本者。
背景技术
目前厚膜印刷电极如果是昂贵贵金属，如银或钯膏则可以在空气下高温烧结形成高导电电极；反之，如果是厚膜印刷便宜卑金属(Base Metal)如铜或镍膏，则必须在还原气氛下烧结以避免卑金属高温下氧化反应发生。
再者，目前制作合金电极或电阻皆须在高温与适当烧结气氛下，将个别金属材料合成合金材料以利于后续制作成所需组件。然而，因合金制程需在高温与特殊气氛下进行，进而导致合金材料成本高居不下。
鉴于不同于贵金属电极材料银、钯等，卑金属电极材料铜、镍等容易在热处理时发生氧化，因此传统制作厚膜卑金属电极或卑金属合金时，系利用网版印刷厚膜成形，然后必须在高温还原气氛下热处理才能产生卑金属电极或是卑金属合金，但此虽可避免卑金属氧化发生，但势必增加制程成本，故，一般已用者无法符合使用者于实际使用时所需。
发明内容
本发明主要目的在于，克服已知技艺所遭遇的上述问题并提供一种新颖可以厚膜印刷且在低温与空气中烧结下制作出卑金属电极或是合金电极与电阻的高导电卑金属电极或合金低欧姆芯片电阻器的制作方法。
本发明次要目的在于，提供一种利用一便宜低还原电位金属制作成厚膜膏(如铝或锡等)，透过网版印刷成型烧结，然后将此便宜低还原电位金属层当牺牲层，将此牺牲层浸入较高还原电位金属溶液中进行湿式化学替代反应，如此可以得到较高还原电位的金属电极；亦或，也可将此牺牲层浸入由几种不同较高还原电位金属溶液混合的溶液进行湿式化学替代反应，而得到不同组成合金的高导电卑金属电极或合金低欧姆芯片电阻器制作方法。
本发明另一目的在于，提供一种可排除传统必须在高温还原气氛下热处理才能产生卑金属电极或是卑金属合金的特性，可以大幅改善目前市面上卑金属或合金制造成本，并可进一步结合国内厚膜印刷产业制作方式，大幅提高技术层面效率的高导电卑金属电极或合金低欧姆芯片电阻器的制作方法。
为达以上目的，本发明系一种高导电卑金属电极或合金低欧姆芯片电阻器的制作方法，其至少包含下列步骤：(A)低还原电位的铝或锡端电极与电阻层印刷及烧结：首先在一基板背面印刷形成二相间隔而互不连接的低还原电位的背面铝或锡端电极，再于该基板正面全面性地印刷一低还原电位的厚膜铝或锡膏，其含盖低还原电位的正面铝或锡端电极及电阻层全部，使该低还原电位的正面铝或锡端电极及电阻层由一相同材料一体形成而二者之间无接口，之后将该基板送入烧结炉中进行200～900℃高温烧结作业，使该低还原电位的背面铝或锡端电极、与含盖该低还原电位的正面铝或锡端电极及电阻层的低还原电位的厚膜铝或锡膏能够与该基板进行结合；(B)浸镀或电镀：将印刷烧结后的低还原电位的厚膜铝或锡膏当牺牲层浸泡在还原电位较高的金属溶液，以浸镀或电镀方式进行湿式化学替代反应，以得到较高还原电位的卑金属电极或卑金属合金电极，及卑金属电阻层或卑金属合金电阻层；(C)低温空气中干燥或还原气氛烧结进行热处理：将浸镀或电镀完的卑金属电极或卑金属合金电极，及卑金属电阻层或卑金属合金电阻层进行在空气下干燥或是进一步在低温还原气氛下进行烧结；(D)内涂层印刷与烧结：于完成干燥或还原气氛烧结的卑金属电阻层或卑金属合金电阻层上印刷形成一内涂层，且该内涂层的尺寸系等于该卑金属电阻层或卑金属合金电阻层而不会接触到该卑金属电极或卑金属合金电极，之后再将该基板送入烧结炉中进行150～700℃高温烧结作业，俾使该内涂层能够与该卑金属电阻层或卑金属合金电阻层进行熔结；(E)激光切割：将该基板送入激光切割装置，利用激光光于该内涂层上对该卑金属电阻层或卑金属合金电阻层进行切割作业，于该卑金属电阻层或卑金属合金电阻层之上切出所需形状的调节槽，以修整该卑金属电阻层或卑金属合金电阻层的电阻值；(F)外涂层印刷与烧结：于该内涂层表面上再印刷形成一外涂层，该外涂层的尺寸系大于该内涂层且接触到一部分的卑金属电极或卑金属合金电极，另一部分的卑金属电极或卑金属合金电极则外露，之后再将该基板送入烧结炉中进行150～250℃烧结，使该外涂层能够与该内涂层及一部分的卑金属电极或卑金属合金电极进行熔结，并藉由该内、外涂层构成一保护层；(G)字码层印刷：于该保护层上印刷有代表该芯片电阻的辨识字码；(H)折条：将呈片状的基板送至滚压装置，利用滚压分割方式，使该基板分裂成为条状；(I)端电极侧导印刷：将折成条状的基板两侧面印刷上导电材质，形成二侧面端电极于该外涂层的两端部上方，这些侧面端电极系覆盖该卑金属电极或卑金属合金电极与该等低还原电位的背面铝或锡端电极，之后再将完成端电极侧导印刷的条状基板送入烧结炉中进行150～250℃烧结，使该侧导印刷后的侧面端电极可与该卑金属电极或卑金属合金电极及该背面铝或锡的低还原电位端电极进行熔结，使该基板同一侧边的这些低还原电位的背面铝或锡端电极可与该卑金属电极或卑金属合金电极形成相互连接导通，这些侧面端电极会接触到该卑金属电极或卑金属合金电极并连接到该卑金属电阻层或卑金属合金电阻层；(J)折粒：完成侧面端电极烧结的条状基板，再次利用滚压装置进行分割，将呈条状的基板压折，使相连的芯片电阻分成多数独立且具有一卑金属电极或卑金属合金电极与卑金属电阻层或卑金属合金电阻层、二低还原电位的背面铝或锡端电极、二侧面端电极、及一包括内涂层与外涂层的保护层的粒状体；以及(K)电镀：将形成为粒状的芯片电阻送至电镀槽进行电镀镍与锡作业，于芯片电阻导电材质之侧面端电极外部镀上一电镀层，其中电镀镍用来保护该卑金属电极或卑金属合金电极，电镀锡为了芯片电阻器焊接于PCB应用；以上制作的芯片电阻器之卑金属电极或卑金属合金电极可以使用于抗硫化之芯片电阻器，如应用于车用、基地台、及LED灯。
于本发明上述实施例中，该步骤(B)系将印刷烧结后的低还原电位的铝或锡膏浸泡在硫酸铜溶液、硫酸镍溶液、或硫酸铜溶液与硫酸镍溶液，以铜离子还原低还原电位的铝或锡成为铜电极与铜电阻层、以镍离子还原低还原电位的铝或锡成为镍电极与镍电阻层、或以铜离子与镍离子同时还原低还原电位的铝或锡形成合金铜镍电极与铜镍电阻层。
于本发明上述实施例中，该芯片电阻器的阻值范围介于10mΩ～100Ω之间。
附图说明
图1，系本发明制作流程示意图。
图2，系本发明芯片电阻器与传统晶电阻器结构剖面示意图，其中(a)为传统晶电阻器，(b)为本发明芯片电阻器。
图3，系本发明厚膜铝膏进行浸镀或电镀替代反应后的样本照片。
图4，系本发明厚膜铝膏进行浸镀或电镀替代反应后的微结构照片。
图5，系本发明芯片电阻湿式制程组件电性示意图。
组件标号对照：
步骤s100～s110；
基板10；
厚膜铝或锡膏11；
正面铝或锡端电极11a；
电阻层11b；
卑金属电极或卑金属合金电极11c；
卑金属电阻层或卑金属合金电阻层11d；
背面铝或锡端电极12；
保护层13；
内涂层131；
外涂层132；
侧面端电极14；
电镀层15；
基板20；
正面导体21；
背面导体22；
电阻层23；
保护层24；
侧面导体25；
电镀层26。
具体实施方式
请参阅图1～图5所示，分别为本发明制作流程示意图、本发明芯片电阻器与传统晶电阻器结构剖面示意图、本发明厚膜铝膏进行浸镀或电镀替代反应后的样本照片、本发明厚膜铝膏进行浸镀或电镀替代反应后的微结构照片、以及本发明芯片电阻湿式制程组件电性示意图。如图所示：本发明系一种可以在空气下烧结制作高导电率卑金属电极或合金低欧姆芯片电阻器的方法，其利用氧化铝陶瓷基板配合厚膜印刷湿式制程，依序经过低还原电位的铝或锡端电极与电阻层印刷及烧结、浸镀或电镀、低温空气中干燥或还原气氛烧结进行热处理、内涂层印刷与烧结、激光切割、外涂层印刷与烧结、字码层印刷、折条、端电极侧导印刷、折粒及电镀等步骤完成高导电卑金属电极或合金低欧姆芯片电阻器。如图1所示，本发明所述高导电卑金属电极或合金低欧姆芯片电阻器的制程，主要透过以下步骤据以实施：
低还原电位的铝或锡端电极与电阻层印刷及烧结步骤s100，首先在一基板10背面适当处印刷形成二相间隔而互不连接的低还原电位的背面铝或锡端电极12，再于该基板正面全面性地印刷一低还原电位的厚膜铝或锡膏11，其含盖低还原电位的正面铝或锡端电极11a及电阻层11b全部，使该低还原电位的正面铝或锡端电极11a及电阻层11b由一相同材料一体形成而二者之间无接口，之后将该基板10送入烧结炉中进行200～900℃高温烧结作业，使该低还原电位的背面铝或锡端电极12、与含盖该低还原电位的正面铝或锡端电极11a及电阻层11b的低还原电位的厚膜铝或锡膏11能够与该基板10进行结合；其中，该低还原电位的正面铝端电极11a可为高固含量(含高金属铝含量与高玻璃含量)的铝电极或是低固含量的多孔性铝电极。
浸镀或电镀步骤s101，将印刷烧结后的低还原电位的厚膜铝或锡膏11当牺牲层浸泡在还原电位较高的金属溶液，以浸镀或电镀方式进行湿式化学替代反应，以得到较高还原电位的卑金属电极或卑金属合金电极11c，及卑金属电阻层或卑金属合金电阻层11d。
低温空气中干燥或还原气氛烧结进行热处理步骤s102，将浸镀或电镀完的卑金属电极或卑金属合金电极11c，及卑金属电阻层或卑金属合金电阻层11d进行在空气下干燥或是进一步在低温还原气氛下进行烧结。
内涂层印刷与烧结步骤s103，于完成干燥或还原气氛烧结的卑金属电阻层或卑金属合金电阻层11d上印刷形成一内涂层131，且该内涂层131的尺寸等于该卑金属电阻层或卑金属合金电阻层11d而不会接触到该卑金属电极或卑金属合金电极11c，之后再将该基板10送入烧结炉中进行150～700℃高温烧结作业，使该内涂层131能够与该卑金属电阻层或卑金属合金电阻层11d进行熔结；其中，该内涂层131系以玻璃为主成分组成的绝缘体。
激光切割步骤s104，将该基板10送入激光切割装置，利用激光于该内涂层131上对该卑金属电阻层或卑金属合金电阻层11d进行切割作业，于该卑金属电阻层或卑金属合金电阻层11d的适当处切出适当形状(“I”、“L”或“一”等形状)的调节槽，以修整该卑金属电阻层或卑金属合金电阻层11d的电阻值。
外涂层印刷与烧结步骤s105，于该内涂层131表面上再印刷形成一外涂层132，该外涂层132的尺寸大于该内涂层131且接触到一部分卑金属电极或卑金属合金电极11c，另一部分卑金属电极或卑金属合金电极11c则外露，之后再将该基板10送入烧结炉中进行150～250℃烧结，使该外涂层132能够与该内涂层131及一部分卑金属电极或卑金属合金电极11c进行熔结，并藉由该内、外涂层131、132构成一保护层13；其中该外涂层132系以环氧树脂为主成分组成的绝缘材质。
字码层印刷步骤s106，于该保护层13上印刷有代表该芯片电阻的辨识字码，例如型号、电阻值等等。
折条步骤s107：将呈片状的基板10送至滚压装置，利用滚压分割方式，使该基板10分裂成为条状。
端电极侧导印刷步骤s108，将折成条状的基板10两侧面印刷上导电材质，形成二侧面端电极14于该外涂层132的两端部上方，这些侧面端电极14覆盖该卑金属电极或卑金属合金电极11c与这些背面铝端电极12，之后再将完成端电极侧导印刷的条状基板10送入烧结炉中进行150～250℃烧结，使该侧导印刷后的侧面端电极14可与该卑金属电极或卑金属合金电极11c及该低还原电位的背面铝或锡端电极12进行熔结，使该基板10同一侧边的这些低还原电位的背面铝或锡端电极12可与该卑金属电极或卑金属合金电极11c形成相互连接导通，这些侧面端电极14会接触到该卑金属电极或卑金属合金电极11c并连接到该卑金属电阻层或卑金属合金电阻层11d；其中这些侧面端电极14为铜、镍、锡或其组合中选出的金属电极。
折粒步骤s109，完成侧面端电极14烧结的条状基板10，再次利用滚压装置进行分割，将呈条状的基板10压折，使相连的芯片电阻分成多数独立且具有一卑金属电极或卑金属合金电极11c与卑金属电阻层或卑金属合金电阻层11d、二低还原电位的背面铝或锡端电极12、二侧面端电极14、及一包括内涂层131与外涂层132的保护层13的粒状体。
电镀步骤s110，将形成为粒状的芯片电阻送至电镀槽进行电镀作业，于芯片电阻导电材质的侧面端电极14外部镀上一电镀层15，包含一层电镀镍与一层电镀锡，其中电镀镍用来保护该卑金属电极或卑金属合金电极11c，电镀锡用于将芯片电阻器焊接于PCB；以上制作的芯片电阻器的卑金属电极或卑金属合金电极可以使用于抗硫化的芯片电阻器，如应用于车用、基地台及LED灯。如是，藉由上述揭露流程构成一全新的高导电卑金属电极或合金低欧姆芯片电阻器的制作方法。
本发明用改变芯片电阻端电极的原先结构与制程方式如图2(a)所示，原先结构系于基板20上、下印刷两边正面导体21、背面导体22，然后进行高温烧结，接下来印刷电阻层23再高温烧结一次，之后陆续形成保护层24、侧面导体25及电镀层26。所以上述结构，可以清楚分辨两边正面导体21与中间电阻层23，如此一来就会存在正面导体21与电阻层23接口，这特别是对于制作低欧姆(<10Ω)芯片电阻器会因此接口电阻存在而影响低欧姆芯片电阻器的电阻特性。
本发明提出新颖式芯片电阻器的结构与制程方式如图1及图2(b)所示，低还原电位的正面铝或锡端电极与电阻层系相同材料一体成形，没有低还原电位的正面铝或锡端电极与电阻层之间的接口电阻存在，因此对于制作低欧姆(<10Ω)芯片电阻器的电阻特性稳定性会有极大帮助。
本发明所提创新厚膜湿式制程制作芯片电阻器流程如图1所示，主要与目前传统芯片电阻制程差异有三个主要制程，第一差异系印刷低还原电位的铝或锡膏含盖低还原电位的正面铝或锡端电极与电阻层全部，高温烧结后，第二差异系进行浸镀替代反应，将印刷烧结后的低还原电位的厚膜铝或锡膏当牺牲层浸泡在还原电位较高的金属溶液，如低还原电位的厚膜铝或锡膏浸泡在硫酸铜溶液或硫酸镍溶液，以铜离子还原低还原电位的铝或锡成为铜电极与铜电阻层，以镍离子还原低还原电位的铝或锡成为镍电极与镍电阻层，或是低还原电位的厚膜铝或锡膏浸泡在硫酸铜溶液与硫酸镍溶液，以铜离子与镍离子同时还原低还原电位的铝或锡形成合金铜镍电极与铜镍电阻层低欧姆电阻；此制程也可以利用电镀制程来形成铜电极与铜电阻层、镍电极与镍电阻层、或是铜镍合金电阻层低欧姆电阻。第三差异系将浸镀或电镀完的卑金属电极或卑金属合金电极，及卑金属电阻层或卑金属合金电阻层进行在空气下干燥或是进一步在还原气氛下进行烧结。其余制程则与原先传统芯片电阻器相同。
如上述，本发明所提新颖卑金属制作方式系完全在空气下烧结，以低还原电位的厚膜铝膏(亦可为锡膏)进行印刷成型与烧结，接下来利用低还原电位的厚膜铝电极相较于卑金属铜、镍等有较低的还原电位(如表一所示)，所以可以进行替代反应，将铝氧化成铝离子，而同时卑金属铜离子、镍离子还原成铜、镍金属，如图3所示。
表一
Figure BDA0001275415170000071
换言之，本发明所提新颖厚膜卑金属制造技术乃利用在空气下印刷、烧结低还原电位的厚膜铝或锡电极来成型与跟基板黏结，再利用替代反应来将低还原电位的铝或锡还原成铜、镍卑金属电极，低还原电位的厚膜铝或锡电极这些新颖技术系被当作替代反应牺牲层。此替代反应牺牲层除了可以用来制作卑金属电极，如图4(a)所示铜置换铝电极微结构，也可以浸泡在不同离子溶液用来制作不同比例的合金例如铜镍(52/48)合金，如图4(b)所示铜镍置换铝电极结构。
本发明将利用此新颖厚膜印刷湿式制程制作的铜镍低欧姆芯片电阻器，与传统厚膜印刷银钯低欧姆芯片电阻器进行电性与可靠度比较，如图5(a)、(b)所示。基本上本发明所提新颖厚膜印刷湿式制程制作的铜镍低欧姆芯片电阻器，其特性与可靠度皆与传统厚膜印刷银钯低欧姆芯片电阻器相当，本发明所提铜镍低欧姆芯片电阻器也通过1000小时的长时间寿命测试期，水平与传统银钯低欧姆芯片电阻器相同，但本发明新颖厚膜印刷湿式制程制作的铜镍低欧姆芯片电阻器相较传统厚膜印刷银钯低欧姆芯片电阻器具有较佳的电阻温度特性。
表二系目前各种制作低欧姆芯片电阻器材料与制程比较，传统芯片电阻器低电阻材料系以银钯合金为主，除了是贵金属材料昂贵之外，银钯合金的低欧姆芯片电阻器显示的电阻温度系数太高不能符合市场需求，铜镍或铜锰合金利用网版印刷还原气氛烧结、或是薄膜溅镀、贴片制程、或是冲击制程来制作低欧姆芯片电阻器虽然可以改善电阻器的电阻温度系数，但通常这些制程因材料成本高或是制程成本高，导致组件制作成本太高而产生与市场竞争力不足的问题。本发明所提新颖厚膜印刷湿式制程制作的铜镍低欧姆芯片电阻器不仅有较佳的电阻温度特性，其制造成本无论是材料或是制程成本皆优于目前存在的所有制程。
表二
本发明提出一种新颖可以厚膜印刷且在低温与空气中烧结下制作出卑金属电极或是合金电极与电阻，利用一便宜低还原电位金属制作成厚膜膏(如铝或锡等)，透过网版印刷成型烧结，然后将此便宜低还原电位金属层当牺牲层，将此牺牲层浸入较高还原电位金属溶液中进行湿式化学替代反应，如此可以得到较高还原电位的金属电极。另外也可以将此牺牲层浸入由几种不同较高还原电位金属溶液混合的溶液进行湿式化学替代反应而得到不同组成的合金。藉此，本发明所提制作方式可排除传统必须在高温还原气氛下热处理才能产生卑金属电极或是卑金属合金的特性，可以大幅改善目前市面上卑金属或合金的制造成本，并可进一步结合国内厚膜印刷产业制作方式，大幅提高技术层面的效率。
综上所述，本发明系一种高导电卑金属电极或合金低欧姆芯片电阻器的制作方法，可有效改善已用的种种缺点，可实现在空气下制作出卑金属电极或是在低温下制作出合金电极或是电阻，可以大幅改善目前市面上卑金属或合金的制造成本，进而使本发明的产生能更进步、更实用、更符合使用者所须，确已符合发明专利申请要件，爰依法提出专利申请。
但以上所述，仅为本发明较佳实施例而已，当不能以此限定本发明实施范围；故，凡依本发明权利要求书及说明书内容所作简单的等效变化与修饰，皆应仍属本发明专利涵盖范围内。

Claims (3)

1.一种高导电卑金属电极或高导电卑金属合金电极的低欧姆芯片电阻器的制作方法，其特征在于，至少包含下列步骤：
（Ａ）低还原电位的铝或锡端电极与电阻层印刷及烧结：首先在一基板背面印刷形成二相间隔而互不连接的低还原电位的背面铝或锡端电极，再于该基板正面全面性地印刷一低还原电位的厚膜铝或锡膏，其含盖低还原电位的正面铝或锡端电极及电阻层全部，使该低还原电位的正面铝或锡端电极及电阻层由一相同材料一体形成而二者之间无接口，之后将该基板送入烧结炉中进行200～900℃高温烧结作业，使该低还原电位的背面铝或锡端电极、与含盖该低还原电位的正面铝或锡端电极及电阻层的低还原电位的厚膜铝或锡膏能够与该基板进行结合；
（Ｂ）浸镀或电镀：将印刷烧结后的低还原电位的厚膜铝或锡膏当牺牲层浸泡在还原电位较高的金属溶液，以浸镀或电镀方式进行湿式化学替代反应，以得到较高还原电位的卑金属电极或卑金属合金电极，及卑金属电阻层或卑金属合金电阻层；
（Ｃ）低温空气中干燥或还原气氛烧结进行热处理：将浸镀或电镀完的卑金属电极或卑金属合金电极，及卑金属电阻层或卑金属合金电阻层进行在空气下干燥或是进一步在低温还原气氛下进行烧结；
（Ｄ）内涂层印刷与烧结：于完成干燥或还原气氛烧结的卑金属电阻层或卑金属合金电阻层上印刷形成一内涂层，且该内涂层的尺寸等于该卑金属电阻层或卑金属合金电阻层而不会接触到该卑金属电极或卑金属合金电极，之后再将该基板送入烧结炉中进行150～700℃高温烧结作业，使该内涂层能够与该卑金属电阻层或卑金属合金电阻层进行熔结；
（Ｅ）激光切割：将该基板送入激光切割装置，利用激光于该内涂层上对该卑金属电阻层或卑金属合金电阻层进行切割作业，于该卑金属电阻层或卑金属合金电阻层之上切出所需形状的调节槽，以修整该卑金属电阻层或卑金属合金电阻层的电阻值；
（Ｆ）外涂层印刷与烧结：于该内涂层表面上再印刷形成一外涂层，该外涂层的尺寸大于该内涂层且接触到一部分的卑金属电极或卑金属合金电极，另一部分的卑金属电极或卑金属合金电极则外露，之后再将该基板送入烧结炉中进行150～250℃烧结，使该外涂层能够与该内涂层及一部分卑金属电极或卑金属合金电极进行熔结，并藉由该内、外涂层构成一保护层；
（Ｇ）字码层印刷：于该保护层上印刷有代表该芯片电阻的辨识字码；
（Ｈ）折条：将呈片状的基板送至滚压装置，利用滚压分割方式，使该基板分裂成为条状；
（Ｉ）端电极侧导印刷：将折成条状的基板两侧面印刷上导电材质，形成二侧面端电极于该外涂层的两端部上方，这些侧面端电极系覆盖该卑金属电极或卑金属合金电极与这些背面铝或锡的低还原电位端电极，之后再将完成端电极侧导印刷的条状基板送入烧结炉中进行150～250℃烧结，使该侧导印刷后的侧面端电极与该卑金属电极或卑金属合金电极及该低还原电位的背面铝或锡端电极进行熔结，使该基板同一侧边的这些低还原电位的背面铝或锡端电极与该卑金属电极或卑金属合金电极形成相互连接导通，这些侧面端电极会接触到该卑金属电极或卑金属合金电极并连接到该卑金属电阻层或卑金属合金电阻层；
（Ｊ）折粒：完成侧面端电极烧结的条状基板，再次利用滚压装置进行分割，将呈条状的基板压折，使相连的芯片电阻分成多数独立且具有一卑金属电极或卑金属合金电极与卑金属电阻层或卑金属合金电阻层、二低还原电位的背面铝或锡端电极、二侧面端电极、及一包括内涂层与外涂层的保护层的粒状体；以及
（Ｋ）电镀：将形成为粒状的芯片电阻送至电镀槽进行电镀镍与锡作业，于芯片电阻导电材质的侧面端电极外部镀上一电镀层，其中电镀镍用来保护该卑金属电极或卑金属合金电极，电镀锡用于芯片电阻器焊接于PCB应用；以上制作芯片电阻器的卑金属电极或卑金属合金电极使用于抗硫化的芯片电阻器。
2.根据权利要求1所述的高导电卑金属电极或高导电卑金属合金电极的低欧姆芯片电阻器的制作方法，其特征在于，该步骤（Ｂ）系将印刷烧结后的低还原电位的铝或锡膏浸泡在硫酸铜溶液、硫酸镍溶液、或硫酸铜溶液与硫酸镍溶液，以铜离子还原低还原电位的铝或锡成为铜电极与铜电阻层、以镍离子还原低还原电位的铝或锡成为镍电极与镍电阻层、或以铜离子与镍离子同时还原低还原电位的铝或锡形成合金铜镍电极与铜镍电阻层。
3.根据权利要求1所述的高导电卑金属电极或高导电卑金属合金电极的低欧姆芯片电阻器的制作方法，其特征在于，该芯片电阻器的阻值范围介于10mΩ～100Ω之间。
CN201710263593.4A 2017-04-21 2017-04-21 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法 Active CN108735408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710263593.4A CN108735408B (zh) 2017-04-21 2017-04-21 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710263593.4A CN108735408B (zh) 2017-04-21 2017-04-21 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法

Publications (2)

Publication Number Publication Date
CN108735408A CN108735408A (zh) 2018-11-02
CN108735408B true CN108735408B (zh) 2020-02-21

Family

ID=63933620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710263593.4A Active CN108735408B (zh) 2017-04-21 2017-04-21 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法

Country Status (1)

Country Link
CN (1) CN108735408B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117882152A (zh) * 2022-08-11 2024-04-12 李文熙 卑金属电极或合金在空气下高温烧结的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907274A (en) * 1996-09-11 1999-05-25 Matsushita Electric Industrial Co., Ltd. Chip resistor
CN101578394B (zh) * 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
EP2298960A1 (en) * 2009-08-24 2011-03-23 ATOTECH Deutschland GmbH Method for electroless plating of tin and tin alloys
TWI592953B (zh) * 2015-06-09 2017-07-21 Automotive anti-sulfur chip resistor manufacturing method
US9552908B2 (en) * 2015-06-16 2017-01-24 National Cheng Kung University Chip resistor device having terminal electrodes

Also Published As

Publication number Publication date
CN108735408A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
US10290403B2 (en) Methods of fabricating chip resistors using aluminum terminal electrodes
US9928947B1 (en) Method of fabricating highly conductive low-ohmic chip resistor having electrodes of base metal or base-metal alloy
JP2002203707A (ja) ガラスコーティング膜を有するセラミックチップ素子及びその製造方法
JP4431052B2 (ja) 抵抗器の製造方法
CN108735408B (zh) 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法
US20170218512A1 (en) Method of Fabricating High-Conductivity Thick-film Copper Paste Coated with Nano-Silver for Being Sintered in the Air
JP6698059B2 (ja) 高導電率卑金属厚膜導体ペーストの調製方法
JP2021002517A (ja) 厚膜アルミ電極ペースト組成物、及びその金属メッキ予処理によって作製されるチップ抵抗器
JP2007066671A (ja) チップ型ヒューズ素子及びその製造方法
US20190143405A1 (en) Methods of Fabricating Conductive Thick-Film Pastes of Base Metals with High Conductivity Achieved
TWI602202B (zh) Highly conductive base metal or alloy low ohmic chip resistor manufacturing method
JP7023890B2 (ja) 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
CN101593644B (zh) 一种微型表面贴装式熔断器
JP6205390B2 (ja) 車用硫化防止チップ抵抗器の製造方法
JP5835047B2 (ja) セラミック電子部品
JP2019024037A (ja) 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
JP2016219256A (ja) Ｃｕペースト組成物および厚膜導体
JPS5874030A (ja) 電子部品、導電皮膜組成物及び製造方法
CN211181801U (zh) 一种合金基电阻
CN108231308B (zh) 铝端电极芯片电阻器的制造方法
JP2018055767A (ja) 鉛フリー導電ペースト
JP6473732B2 (ja) アルミ端部電極のチップ抵抗の作製方法
JP2007027077A (ja) チップ型ヒューズ素子及びその製造方法
KR101941752B1 (ko) 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법
JP7322534B2 (ja) 厚膜導体形成用粉末組成物および厚膜導体形成用ペースト

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211130

Address after: Third Floor, 439 Songshan Road, Taipei, Taiwan, China

Patentee after: Chengdian smart materials Co.,Ltd.

Address before: 439, Songshan Road, Xinyi District, Taipei, Taiwan, China, 3 floor

Patentee before: Li Wenxi