TWI602202B - Highly conductive base metal or alloy low ohmic chip resistor manufacturing method - Google Patents

Highly conductive base metal or alloy low ohmic chip resistor manufacturing method Download PDF

Info

Publication number
TWI602202B
TWI602202B TW106111649A TW106111649A TWI602202B TW I602202 B TWI602202 B TW I602202B TW 106111649 A TW106111649 A TW 106111649A TW 106111649 A TW106111649 A TW 106111649A TW I602202 B TWI602202 B TW I602202B
Authority
TW
Taiwan
Prior art keywords
base metal
electrode
layer
reduction potential
low
Prior art date
Application number
TW106111649A
Other languages
English (en)
Other versions
TW201837927A (zh
Inventor
李文熙
Original Assignee
國立成功大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立成功大學 filed Critical 國立成功大學
Priority to TW106111649A priority Critical patent/TWI602202B/zh
Application granted granted Critical
Publication of TWI602202B publication Critical patent/TWI602202B/zh
Priority to KR1020170149164A priority patent/KR102021667B1/ko
Publication of TW201837927A publication Critical patent/TW201837927A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Description

高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法
本發明係有關於一種高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法,尤指涉及一種排除必須在高溫還原氣氛下熱處理才能產生卑金屬電極或是卑金屬合金之特性,特別係指可以厚膜印刷且在低溫與空氣中燒結下製作出卑金屬電極或是合金電極與電阻而大幅降低製造成本者。
目前厚膜印刷電極如果是昂貴貴金屬,如銀或鈀膏則可以在空氣下高溫燒結形成高導電電極;反之,如果是厚膜印刷便宜卑金屬如銅或鎳膏,則必須在還原氣氛下燒結以避免卑金屬高溫下氧化反應發生。 再者,目前製作合金電極或電阻皆須在高溫與適當燒結氣氛下,將個別金屬材料合成合金材料以利於後續製作成所需之元件。然而,因合金製程需在高溫與特殊氣氛下進行,進而導致合金材料成本高居不下。 鑑於不同於貴金屬電極材料銀、鈀等,卑金屬電極材料銅、鎳等容易在熱處理時發生氧化,因此傳統製作厚膜卑金屬電極或卑金屬合金時 ,係利用網版印刷厚膜成形,然後必須在高溫還原氣氛下熱處理才能產生卑金屬電極或是卑金屬合金,惟此雖可避免卑金屬氧化發生,但勢必增加製程之成本,故,ㄧ般習用者係無法符合使用者於實際使用時之所需。
本發明之主要目的係在於,克服習知技藝所遭遇之上述問題並提供一種新穎可以厚膜印刷且在低溫與空氣中燒結下製作出卑金屬電極或是合金電極與電阻之高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法。 本發明之次要目的係在於,提供一種利用一便宜低還原電位金屬製作成厚膜膏(如鋁或錫等),透過網版印刷成型燒結,然後將此便宜低還原電位金屬層當犧牲層,將此犧牲層浸入較高還原電位金屬溶液中進行濕式化學替代反應,如此可以得到較高還原電位之金屬電極;亦或,也可將此犧牲層浸入由幾種不同較高還原電位金屬溶液混合之溶液進行濕式化學替代反應,而得到不同組成之合金之高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法。 本發明之另一目的係在於,提供一種可排除傳統必須在高溫還原氣氛下熱處理才能產生卑金屬電極或是卑金屬合金之特性,可以大幅改善目前市面上之卑金屬或合金之製造成本,並可進一步結合國內厚膜印刷產業製作方式,大幅提高技術層面效率之高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法。 為達以上之目的,本發明係一種高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法,其至少包含下列步驟:(A)低還原電位之鋁或錫端電極與電阻層印刷及燒結:首先在一基板背面印刷形成二相間隔而互不連接的低還原電位之背面鋁或錫端電極,再於該基板正面全面性地印刷一低還原電位之厚膜鋁或錫膏,其含蓋低還原電位之正面鋁或錫端電極及電阻層全部,使該低還原電位之正面鋁或錫端電極及電阻層由一相同材料一體形成而二者之間無介面,之後將該基板送入燒結爐中進行200~900°C高溫燒結作業,使該低還原電位之背面鋁或錫端電極、與含蓋該低還原電位之正面鋁或錫端電極及電阻層之低還原電位之厚膜鋁或錫膏能夠與該基板進行結合;(B)浸鍍或電鍍:將印刷燒結後的低還原電位之厚膜鋁或錫膏當犧牲層浸泡在還原電位較高之金屬溶液,以浸鍍或電鍍方式進行濕式化學替代反應,以得到較高還原電位之卑金屬電極或卑金屬合金電極,及卑金屬電阻層或卑金屬合金電阻層;(C)低溫空氣中乾燥或還原氣氛燒結進行熱處理:將浸鍍或電鍍完之卑金屬電極或卑金屬合金電極,及卑金屬電阻層或卑金屬合金電阻層進行在空氣下乾燥或是進一步在低溫還原氣氛下進行燒結;(D)內塗層印刷與燒結:於完成乾燥或還原氣氛燒結之卑金屬電阻層或卑金屬合金電阻層上印刷形成一內塗層,且該內塗層之尺寸係等於該卑金屬電阻層或卑金屬合金電阻層而不會接觸到該卑金屬電極或卑金屬合金電極,之後再將該基板送入燒結爐中進行150~700°C高溫燒結作業,俾使該內塗層能夠與該卑金屬電阻層或卑金屬合金電阻層進行熔結;(E)鐳射切割:將該基板送入鐳射切割裝置,利用鐳射光於該內塗層上對該卑金屬電阻層或卑金屬合金電阻層進行切割作業,於該卑金屬電阻層或卑金屬合金電阻層之上切出所需形狀之調節槽,以修整該卑金屬電阻層或卑金屬合金電阻層之電阻值;(F)外塗層印刷與燒結:於該內塗層表面上再印刷形成一外塗層,該外塗層之尺寸係大於該內塗層且接觸到一部分之卑金屬電極或卑金屬合金電極,另一部分之卑金屬電極或卑金屬合金電極則外露,之後再將該基板送入燒結爐中進行150~250°C燒結,俾使該外塗層能夠與該內塗層及一部分之卑金屬電極或卑金屬合金電極進行熔結,並藉由該內、外塗層構成一保護層;(G)字碼層印刷:於該保護層上印刷有代表該晶片電阻之辨識字碼;(H)折條:將呈片狀之基板送至滾壓裝置,利用滾壓分割方式,使該基板分裂成為條狀;(I)端電極側導印刷:將折成條狀之基板兩側面印刷上導電材質,形成二側面端電極於該外塗層之兩端部上方,該等側面端電極係覆蓋該卑金屬電極或卑金屬合金電極與該等低還原電位之背面鋁或錫端電極,之後再將完成端電極側導印刷之條狀基板送入燒結爐中進行150~250°C燒結,俾使該側導印刷後之側面端電極可與該卑金屬電極或卑金屬合金電極及該背面鋁或錫之低還原電位端電極進行熔結,使該基板同一側邊之該等低還原電位之背面鋁或錫端電極可與該卑金屬電極或卑金屬合金電極形成相互連接導通,該等側面端電極會接觸到該卑金屬電極或卑金屬合金電極並連接到該卑金屬電阻層或卑金屬合金電阻層;(J)折粒:完成側面端電極燒結之條狀基板,再次利用滾壓裝置進行分割,將呈條狀之基板壓折,使相連之晶片電阻分成多數獨立且具有一卑金屬電極或卑金屬合金電極與卑金屬電阻層或卑金屬合金電阻層、二低還原電位之背面鋁或錫端電極、二側面端電極、及一包括內塗層與外塗層之保護層之粒狀體;以及(K)電鍍:將形成為粒狀之晶片電阻送至電鍍槽進行電鍍鎳與錫作業,於晶片電阻導電材質之側面端電極外部鍍上一電鍍層,其中電鍍鎳用來保護該卑金屬電極或卑金屬合金電極,電鍍錫為了晶片電阻器焊接於PCB應用;以上製作之晶片電阻器之卑金屬電極或卑金屬合金電極可以使用於抗硫化之晶片電阻器,如應用於車用、基地台、及LED燈。 於本發明上述實施例中,該步驟(B)係將印刷燒結後的低還原電位之鋁或錫膏浸泡在硫酸銅溶液、硫酸鎳溶液、或硫酸銅溶液與硫酸鎳溶液,以銅離子還原低還原電位之鋁或錫成為銅電極與銅電阻層、以鎳離子還原低還原電位之鋁或錫成為鎳電極與鎳電阻層、或以銅離子與鎳離子同時還原低還原電位之鋁或錫形成合金銅鎳電極與銅鎳電阻層。 於本發明上述實施例中,該晶片電阻器之阻值範圍係介於10mΩ~100Ω之間。
請參閱『第1圖~第5圖』所示,係分別為本發明之製作流程示意圖、本發明晶片電阻器與傳統晶電阻器之結構剖面示意圖、本發明厚膜鋁膏進行浸鍍或電鍍替代反應後之樣本照片、本發明厚膜鋁膏進行浸鍍或電鍍替代反應後之微結構照片、以及本發明之晶片電阻濕式製程元件電性示意圖。如圖所示:本發明係一種可以在空氣下燒結製作高導電率卑金屬電極或合金低歐姆晶片電阻器之方法,係利用氧化鋁陶瓷基板配合厚膜印刷濕式製程,依序經過低還原電位之鋁或錫端電極與電阻層印刷及燒結、浸鍍或電鍍、低溫空氣中乾燥或還原氣氛燒結進行熱處理、內塗層印刷與燒結、鐳射切割、外塗層印刷與燒結、字碼層印刷、折條、端電極側導印刷、折粒、及電鍍等步驟完成高導電卑金屬電極或合金低歐姆晶片電阻器。如第1圖所示,本發明所述之高導電卑金屬電極或合金低歐姆晶片電阻器之製程,主要係透過以下步驟據以實施: 低還原電位之鋁或錫端電極與電阻層印刷及燒結步驟s100,首先在一基板10背面適當處印刷形成二相間隔而互不連接的低還原電位之背面鋁或錫端電極12,再於該基板正面全面性地印刷一低還原電位之厚膜鋁或錫膏11,其含蓋低還原電位之正面鋁或錫端電極11a及電阻層11b全部,使該低還原電位之正面鋁或錫端電極11a及電阻層11b由一相同材料一體形成而二者之間無介面,之後將該基板10送入燒結爐中進行200~900°C高溫燒結作業,使該低還原電位之背面鋁或錫端電極12、與含蓋該低還原電位之正面鋁或錫端電極11a及電阻層11b之低還原電位之厚膜鋁或錫膏11能夠與該基板10進行結合;其中,該低還原電位之正面鋁端電極11a可為高固含量(含高金屬鋁含量與高玻璃含量)之鋁電極或是低固含量之多孔性鋁電極。 浸鍍或電鍍步驟s101,將印刷燒結後的低還原電位之厚膜鋁或錫膏11當犧牲層浸泡在還原電位較高之金屬溶液,以浸鍍或電鍍方式進行濕式化學替代反應,以得到較高還原電位之卑金屬電極或卑金屬合金電極11c,及卑金屬電阻層或卑金屬合金電阻層11d。 低溫空氣中乾燥或還原氣氛燒結進行熱處理步驟s102,將浸鍍或電鍍完之卑金屬電極或卑金屬合金電極11c,及卑金屬電阻層或卑金屬合金電阻層11d進行在空氣下乾燥或是進一步在低溫還原氣氛下進行燒結。 內塗層印刷與燒結步驟s103,於完成乾燥或還原氣氛燒結之卑金屬電阻層或卑金屬合金電阻層11d上印刷形成一內塗層131,且該內塗層131之尺寸係等於該卑金屬電阻層或卑金屬合金電阻層11d而不會接觸到該卑金屬電極或卑金屬合金電極11c,之後再將該基板10送入燒結爐中進行150~700°C高溫燒結作業,俾使該內塗層131能夠與該卑金屬電阻層或卑金屬合金電阻層11d進行熔結;其中,該內塗層131係以玻璃為主成分組成之絕緣體。 鐳射切割步驟s104,將該基板10送入鐳射切割裝置,利用鐳射光於該內塗層131上對該卑金屬電阻層或卑金屬合金電阻層11d進行切割作業,於該卑金屬電阻層或卑金屬合金電阻層11d之適當處切出適當形狀(「I」、「L」或「一」等形狀)之調節槽,以修整該卑金屬電阻層或卑金屬合金電阻層11d之電阻值。 外塗層印刷與燒結步驟s105,於該內塗層131表面上再印刷形成一外塗層132,該外塗層132之尺寸係大於該內塗層131且接觸到一部分之卑金屬電極或卑金屬合金電極11c,另一部分之卑金屬電極或卑金屬合金電極11c則外露,之後再將該基板10送入燒結爐中進行150~250°C燒結,俾使該外塗層132能夠與該內塗層131及一部分之卑金屬電極或卑金屬合金電極11c進行熔結,並藉由該內、外塗層131、132構成一保護層13;其中該外塗層132係以環氧樹脂為主成分組成之絕緣材質。 字碼層印刷步驟s106,於該保護層13上印刷有代表該晶片電阻之辨識字碼,例如型號、電阻值等等。 折條步驟s107:將呈片狀之基板10送至滾壓裝置,利用滾壓分割方式,使該基板10分裂成為條狀。 端電極側導印刷步驟s108,將折成條狀之基板10兩側面印刷上導電材質,形成二側面端電極14於該外塗層132之兩端部上方,該等側面端電極14係覆蓋該卑金屬電極或卑金屬合金電極11c與該等背面鋁端電極12,之後再將完成端電極側導印刷之條狀基板10送入燒結爐中進行150~250°C燒結,俾使該側導印刷後之側面端電極14可與該卑金屬電極或卑金屬合金電極11c及該低還原電位之背面鋁或錫端電極12進行熔結,使該基板10同一側邊之該等低還原電位之背面鋁或錫端電極12可與該卑金屬電極或卑金屬合金電極11c形成相互連接導通,該等側面端電極14會接觸到該卑金屬電極或卑金屬合金電極11c並連接到該卑金屬電阻層或卑金屬合金電阻層11d;其中該等側面端電極14係為銅、鎳、錫或其組合中選出之金屬電極。 折粒步驟s109,完成側面端電極14燒結之條狀基板10,再次利用滾壓裝置進行分割,將呈條狀之基板10壓折,使相連之晶片電阻分成多數獨立且具有一卑金屬電極或卑金屬合金電極11c與卑金屬電阻層或卑金屬合金電阻層11d、二低還原電位之背面鋁或錫端電極12、二側面端電極14、及一包括內塗層131與外塗層132之保護層13之粒狀體。 電鍍步驟s110,將形成為粒狀之晶片電阻送至電鍍槽進行電鍍作業,於晶片電阻導電材質之側面端電極14外部鍍上一電鍍層15,包含一層電鍍鎳與一層電鍍錫,其中電鍍鎳用來保護該卑金屬電極或卑金屬合金電極11c,電鍍錫為了晶片電阻器焊接於PCB應用;以上製作之晶片電阻器之卑金屬電極或卑金屬合金電極可以使用於抗硫化之晶片電阻器,如應用於車用、基地台、及LED燈。如是,藉由上述揭露之流程構成一全新之高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法。 本發明用改變晶片電阻端電極之原先結構與製程方式如第2圖(a)所示,原先結構係於基板20上、下印刷兩邊正面導體21、背面導體22,然後進行高溫燒結,接下來印刷電阻層23再高溫燒結一次,之後陸續形成保護層24、側面導體25及電鍍層26。所以上述結構,可以清楚分辨兩邊正面導體21與中間電阻層23,如此一來就會存在正面導體21與電阻層23介面,這特別是對於製作低歐姆(<10Ω)晶片電阻器會因此介面電阻存在而影響低歐姆晶片電阻器之電阻特性。 本發明提出新穎式晶片電阻器之結構與製程方式如第1圖及第2圖(b)所示,低還原電位之正面鋁或錫端電極與電阻層係相同材料一體成形,沒有低還原電位之正面鋁或錫端電極與電阻層之間之介面電阻存在,因此對於製作低歐姆(<10Ω)晶片電阻器之電阻特性穩定性會有極大幫助。 本發明所提創新厚膜濕式製程製作晶片電阻器流程如第1圖所示,主要與目前傳統晶片電阻製程差異有三個主要製程,第一差異係印刷低還原電位之鋁或錫膏含蓋低還原電位之正面鋁或錫端電極與電阻層全部,高溫燒結後,第二差異係進行浸鍍替代反應,將印刷燒結後的低還原電位之厚膜鋁或錫膏當犧牲層浸泡在還原電位較高之金屬溶液,如低還原電位之厚膜鋁或錫膏浸泡在硫酸銅溶液或硫酸鎳溶液,以銅離子還原低還原電位之鋁或錫成為銅電極與銅電阻層,以鎳離子還原低還原電位之鋁或錫成為鎳電極與鎳電阻層,或是低還原電位之厚膜鋁或錫膏浸泡在硫酸銅溶液與硫酸鎳溶液,以銅離子與鎳離子同時還原低還原電位之鋁或錫形成合金銅鎳電極與銅鎳電阻層低歐姆電阻;此製程也可以利用電鍍製程來形成銅電極與銅電阻層、鎳電極與鎳電阻層、或是銅鎳合金電阻層低歐姆電阻。第三差異係將浸鍍或電鍍完之卑金屬電極或卑金屬合金電極,及卑金屬電阻層或卑金屬合金電阻層進行在空氣下乾燥或是進一步在還原氣氛下進行燒結。其餘製程則與原先傳統晶片電阻器相同。 如上述,本發明所提新穎卑金屬製作方式係完全在空氣下燒結,以低還原電位之厚膜鋁膏(亦可為錫膏)進行印刷成型與燒結,接下來利用低還原電位之厚膜鋁電極相較於卑金屬銅、鎳等有較低之還原電位(如表一所示),所以可以進行替代反應,將鋁氧化成鋁離子,而同時卑金屬銅離子、鎳離子還原成銅、鎳金屬,如第3圖所示。 表一 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td>   </td><td> 還原電位(E°/V) </td></tr><tr><td> Al<sup>3+</sup><sub>(aq)</sub>+3e<sup>-</sup>□Al<sub>(s)</sub></td><td> -1.662 </td></tr><tr><td> Sn<sup>4+</sup><sub>(aq)</sub>+ 4e<sup>-</sup>□Sn<sub>(s)</sub></td><td> -0.136 </td></tr><tr><td> Cu<sup>2+</sup><sub>(aq)</sub>+ 2e<sup>-</sup>□Cu<sub>(s</sub>) </td><td> +0.342 </td></tr><tr><td> Ni<sup>2+</sup><sub>(aq)</sub>+ 2e<sup>-</sup>□Ni<sub>(s)</sub></td><td> -0.257 </td></tr><tr><td> Mn<sup>2+</sup><sub>(aq)</sub>+ 2e<sup>-</sup>□Mn<sub>(s)</sub></td><td> -1.185 </td></tr></TBODY></TABLE>換言之,本發明所提新穎厚膜卑金屬製造技術乃利用在空氣下印刷、燒結低還原電位之厚膜鋁或錫電極來成型與跟基板黏結,再利用替代反應來將低還原電位之鋁或錫還原成銅、鎳卑金屬電極,低還原電位之厚膜鋁或錫電極在此新穎技術係被當作替代反應犧牲層。此替代反應犧牲層除了可以用來製作卑金屬電極,如第4圖(a)所示銅置換鋁電極微結構,也可以浸泡在不同離子溶液用來製作不同比例之合金例如銅鎳(52/48)合金,如第4圖(b)所示銅鎳置換鋁電極結構。 本發明將利用此新穎厚膜印刷濕式製程製作之銅鎳低歐姆晶片電阻器,與傳統厚膜印刷銀鈀低歐姆晶片電阻器進行電性與可靠度之比較 ,如第5圖(a)、(b)所示。基本上本發明所提新穎厚膜印刷濕式製程製作之銅鎳低歐姆晶片電阻器,其特性與可靠度皆與傳統厚膜印刷銀鈀低歐姆晶片電阻器相當,本發明所提銅鎳低歐姆晶片電阻器也通過1000小時之長時間壽命測試期,水準與傳統銀鈀低歐姆晶片電阻器相同,但本發明新穎厚膜印刷濕式製程製作之銅鎳低歐姆晶片電阻器相較傳統厚膜印刷銀鈀低歐姆晶片電阻器,係具有較佳之電阻溫度特性。 表二係目前各種製作低歐姆晶片電阻器材料與製程比較,傳統晶片電阻器低電阻材料係以銀鈀合金為主,除了是貴金屬材料昂貴之外,銀鈀合金的低歐姆晶片電阻器顯示之電阻溫度係數太高不能符合市場需求,銅鎳或銅錳合金利用網版印刷還原氣氛燒結、或是薄膜濺鍍、貼片製程、或是衝擊製程來製作低歐姆晶片電阻器雖然可以改善電阻器之電阻溫度係數,但通常這些製程因材料成本高或是製程成本高,導致元件製作成本太高而產生與市場競爭力不足之問題。本發明所提新穎厚膜印刷濕式製程製作之銅鎳低歐姆晶片電阻器不僅有較佳之電阻溫度特性,其製造成本無論是材料或是製程成本皆優於目前存在之所有製程。       表二 本發明提出一種新穎可以厚膜印刷且在低溫與空氣中燒結下製作出卑金屬電極或是合金電極與電阻,利用一便宜低還原電位金屬製作成厚膜膏(如鋁或錫等),透過網版印刷成型燒結,然後將此便宜低還原電位金屬層當犧牲層,將此犧牲層浸入較高還原電位金屬溶液中進行濕式化學替代反應,如此可以得到較高還原電位之金屬電極。另外也可以將此犧牲層浸入由幾種不同較高還原電位金屬溶液混合之溶液進行濕式化學替代反應而得到不同組成之合金。藉此,本發明所提製作方式可排除傳統必須在高溫還原氣氛下熱處理才能產生卑金屬電極或是卑金屬合金之特性,可以大幅改善目前市面上之卑金屬或合金之製造成本,並可進一步結合國內厚膜印刷產業製作方式,大幅提高技術層面之效率。 綜上所述,本發明係一種高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法,可有效改善習用之種種缺點,可實現在空氣下製作出卑金屬電極或是在低溫下製作出合金電極或是電阻,可以大幅改善目前市面上之卑金屬或合金的製造成本,進而使本發明之□生能更進步、更實用、更符合使用者之所須,確已符合發明專利申請之要件,爰依法提出專利申請。 惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍;故,凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾,皆應仍屬本發明專利涵蓋之範圍內。
s100~s110‧‧‧步驟
10‧‧‧基板
11‧‧‧厚膜鋁或錫膏
11a‧‧‧正面鋁或錫端電極
11b‧‧‧電阻層
11c‧‧‧卑金屬電極或卑金屬合金電極
11d‧‧‧卑金屬電阻層或卑金屬合金電阻層
12‧‧‧背面鋁或錫端電極
13‧‧‧保護層
131‧‧‧內塗層
132‧‧‧外塗層
14‧‧‧側面端電極
15‧‧‧電鍍層
20‧‧‧基板
21‧‧‧正面導體
22‧‧‧背面導體
23‧‧‧電阻層
24‧‧‧保護層
25‧‧‧側面導體
26‧‧‧電鍍層
第1圖,係本發明之製備流程示意圖。 第1圖,係本發明之製作流程示意圖。 第2圖,係本發明晶片電阻器與傳統晶電阻器之結構剖面示意圖。 第3圖,係本發明厚膜鋁膏進行浸鍍或電鍍替代反應後之樣本照片。 第4圖,係本發明厚膜鋁膏進行浸鍍或電鍍替代反應後之微結構照片。 第5圖,係本發明之晶片電阻濕式製程元件電性示意圖。
s100~s110‧‧‧步驟
10‧‧‧基板
11‧‧‧厚膜鋁或錫膏
11a‧‧‧正面鋁或錫端電極
11b‧‧‧電阻層
11c‧‧‧卑金屬電極或卑金屬合金電極
11d‧‧‧卑金屬電阻層或卑金屬合金電阻層
12‧‧‧背面鋁或錫端電極
13‧‧‧保護層
14‧‧‧側面端電極
15‧‧‧電鍍層

Claims (3)

  1. 一種高導電卑金屬電極或合金低歐姆晶片電阻器之製作方法,其 至少包含下列步驟: (A)低還原電位之鋁或錫端電極與電阻層印刷及燒結:首先在一基板背面印刷形成二相間隔而互不連接的低還原電位之背面鋁或錫端電極,再於該基板正面全面性地印刷一低還原電位之厚膜鋁或錫膏,其含蓋低還原電位之正面鋁或錫端電極及電阻層全部,使該低還原電位之正面鋁或錫端電極及電阻層由一相同材料一體形成而二者之間無介面,之後將該基板送入燒結爐中進行200~900°C高溫燒結作業,使該低還原電位之背面鋁或錫端電極、與含蓋該低還原電位之正面鋁或錫端電極及電阻層之低還原電位之厚膜鋁或錫膏能夠與該基板進行結合; (B)浸鍍或電鍍:將印刷燒結後的低還原電位之厚膜鋁或錫膏當犧牲層浸泡在還原電位較高之金屬溶液,以浸鍍或電鍍方式進行濕式化學替代反應,以得到較高還原電位之卑金屬電極或卑金屬合金電極,及卑金屬電阻層或卑金屬合金電阻層; (C)低溫空氣中乾燥或還原氣氛燒結進行熱處理:將浸鍍或電鍍完之卑金屬電極或卑金屬合金電極,及卑金屬電阻層或卑金屬合金電阻層進行在空氣下乾燥或是進一步在低溫還原氣氛下進行燒結; (D)內塗層印刷與燒結:於完成乾燥或還原氣氛燒結之卑金屬電阻層或卑金屬合金電阻層上印刷形成一內塗層,且該內塗層之尺寸係等於該卑金屬電阻層或卑金屬合金電阻層而不會接觸到該卑金屬電極或卑金屬合金電極,之後再將該基板送入燒結爐中進行150~700°C高溫燒結作業,俾使該內塗層能夠與該卑金屬電阻層或卑金屬合金電阻層進行熔結; (E)鐳射切割:將該基板送入鐳射切割裝置,利用鐳射光於該內塗層上對該卑金屬電阻層或卑金屬合金電阻層進行切割作業,於該卑金屬電阻層或卑金屬合金電阻層之上切出所需形狀之調節槽,以修整該卑金屬電阻層或卑金屬合金電阻層之電阻值; (F)外塗層印刷與燒結:於該內塗層表面上再印刷形成一外塗層,該外塗層之尺寸係大於該內塗層且接觸到一部分之卑金屬電極或卑金屬合金電極,另一部分之卑金屬電極或卑金屬合金電極則外露,之後再將該基板送入燒結爐中進行150~250°C燒結,俾使該外塗層能夠與該內塗層及一部分之卑金屬電極或卑金屬合金電極進行熔結,並藉由該內、外塗層構成一保護層; (G)字碼層印刷:於該保護層上印刷有代表該晶片電阻之辨識字碼; (H)折條:將呈片狀之基板送至滾壓裝置,利用滾壓分割方式,使該基板分裂成為條狀; (I)端電極側導印刷:將折成條狀之基板兩側面印刷上導電材質,形成二側面端電極於該外塗層之兩端部上方,該等側面端電極係覆蓋該卑金屬電極或卑金屬合金電極與該等背面鋁或錫之低還原電位端電極,之後再將完成端電極側導印刷之條狀基板送入燒結爐中進行150~250°C燒結,俾使該側導印刷後之側面端電極可與該卑金屬電極或卑金屬合金電極及該低還原電位之背面鋁或錫端電極進行熔結,使該基板同一側邊之該等低還原電位之背面鋁或錫端電極可與該卑金屬電極或卑金屬合金電極形成相互連接導通,該等側面端電極會接觸到該卑金屬電極或卑金屬合金電極並連接到該卑金屬電阻層或卑金屬合金電阻層; (J)折粒:完成側面端電極燒結之條狀基板,再次利用滾壓裝置進行分割,將呈條狀之基板壓折,使相連之晶片電阻分成多數獨立且具有一卑金屬電極或卑金屬合金電極與卑金屬電阻層或卑金屬合金電阻層、二低還原電位之背面鋁或錫端電極、二側面端電極、及一包括內塗層與外塗層之保護層之粒狀體;以及 (K)電鍍:將形成為粒狀之晶片電阻送至電鍍槽進行電鍍鎳與錫作業,於晶片電阻導電材質之側面端電極外部鍍上一電鍍層,其中電鍍鎳用來保護該卑金屬電極或卑金屬合金電極,電鍍錫為了晶片電阻器焊接於PCB應用;以上製作之晶片電阻器之卑金屬電極或卑金屬合金電極可以使用於抗硫化之晶片電阻器,如應用於車用、基地台、及LED燈。
  2. 依申請專利範圍第1項所述之高導電卑金屬電極或合金低歐姆晶 片電阻器之製作方法,其中,該步驟(B)係將印刷燒結後的低還原電位之鋁或錫膏浸泡在硫酸銅溶液、硫酸鎳溶液、或硫酸銅溶液與硫酸鎳溶液,以銅離子還原低還原電位之鋁或錫成為銅電極與銅電阻層、以鎳離子還原低還原電位之鋁或錫成為鎳電極與鎳電阻層、或以銅離子與鎳離子同時還原低還原電位之鋁或錫形成合金銅鎳電極與銅鎳電阻層。
  3. 依申請專利範圍第1項所述之高導電卑金屬電極或合金低歐姆晶 片電阻器之製作方法,其中,該晶片電阻器之阻值範圍係介於10mΩ~100Ω之間。
TW106111649A 2017-04-07 2017-04-07 Highly conductive base metal or alloy low ohmic chip resistor manufacturing method TWI602202B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106111649A TWI602202B (zh) 2017-04-07 2017-04-07 Highly conductive base metal or alloy low ohmic chip resistor manufacturing method
KR1020170149164A KR102021667B1 (ko) 2017-04-07 2017-11-10 베이스 금속 또는 베이스 금속 합금의 전극들을 가지는 높은 전도성이 있는 낮은 저항 칩 레지스터를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106111649A TWI602202B (zh) 2017-04-07 2017-04-07 Highly conductive base metal or alloy low ohmic chip resistor manufacturing method

Publications (2)

Publication Number Publication Date
TWI602202B true TWI602202B (zh) 2017-10-11
TW201837927A TW201837927A (zh) 2018-10-16

Family

ID=61010938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111649A TWI602202B (zh) 2017-04-07 2017-04-07 Highly conductive base metal or alloy low ohmic chip resistor manufacturing method

Country Status (2)

Country Link
KR (1) KR102021667B1 (zh)
TW (1) TWI602202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751089B (zh) 2021-06-16 2021-12-21 國立成功大學 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425010B (zh) * 2006-10-11 2014-02-01 Mitsubishi Materials Corp 電極形成用組成物及使用該組成物形成電極之方法
WO2014080789A1 (ja) * 2012-11-20 2014-05-30 横浜ゴム株式会社 低温焼成用導電性組成物および太陽電池セル
TW201637032A (zh) * 2015-04-08 2016-10-16 Univ Nat Cheng Kung 晶片電阻端電極結構
TWI555038B (zh) * 2015-06-09 2016-10-21 A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006152A (ko) * 2012-06-26 2014-01-16 삼성전자주식회사 전극 및 그 형성 방법과 상기 전극을 포함하는 전자 소자
JP6205390B2 (ja) 2015-06-30 2017-09-27 國立成功大學National Cheng Kung University 車用硫化防止チップ抵抗器の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425010B (zh) * 2006-10-11 2014-02-01 Mitsubishi Materials Corp 電極形成用組成物及使用該組成物形成電極之方法
WO2014080789A1 (ja) * 2012-11-20 2014-05-30 横浜ゴム株式会社 低温焼成用導電性組成物および太陽電池セル
TW201637032A (zh) * 2015-04-08 2016-10-16 Univ Nat Cheng Kung 晶片電阻端電極結構
TWI555038B (zh) * 2015-06-09 2016-10-21 A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient

Also Published As

Publication number Publication date
KR102021667B1 (ko) 2019-09-16
KR20180113896A (ko) 2018-10-17
TW201837927A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP4208010B2 (ja) 電子部品及びその製造方法
US9386696B2 (en) Multilayer ceramic substrate and manufacturing method therefor
US9928947B1 (en) Method of fabricating highly conductive low-ohmic chip resistor having electrodes of base metal or base-metal alloy
JP2591205B2 (ja) サーミスタ
JP4431052B2 (ja) 抵抗器の製造方法
TWI602202B (zh) Highly conductive base metal or alloy low ohmic chip resistor manufacturing method
US20090167481A1 (en) Electrical PTC Thermistor Component, and Method for the Production Thereof
TWI592953B (zh) Automotive anti-sulfur chip resistor manufacturing method
JP7023890B2 (ja) 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
CN108735408B (zh) 高导电卑金属电极或合金低欧姆芯片电阻器的制作方法
JP2021002517A (ja) 厚膜アルミ電極ペースト組成物、及びその金属メッキ予処理によって作製されるチップ抵抗器
JP6205390B2 (ja) 車用硫化防止チップ抵抗器の製造方法
KR20080010894A (ko) 세라믹 부품 및 그 제조방법
TWI603347B (zh) Wafer resistance terminal electrode structure
JP7272523B2 (ja) チップ抵抗器およびその製造方法
JP2019024037A (ja) 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
KR101941752B1 (ko) 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법
JP6473732B2 (ja) アルミ端部電極のチップ抵抗の作製方法
CN210182176U (zh) 一种Sn-Ni-Ag复合电极热敏电阻芯片
CN211181801U (zh) 一种合金基电阻
JP2001291604A (ja) チップ形積層サーミスタ及びその製造方法
JP2004214643A (ja) 積層チップバリスタとその製造方法
JP7322534B2 (ja) 厚膜導体形成用粉末組成物および厚膜導体形成用ペースト
JP2000100601A (ja) チップ抵抗器
KR101148259B1 (ko) 칩 저항기 및 그 제조방법