TWI555038B - A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient - Google Patents
A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient Download PDFInfo
- Publication number
- TWI555038B TWI555038B TW104118670A TW104118670A TWI555038B TW I555038 B TWI555038 B TW I555038B TW 104118670 A TW104118670 A TW 104118670A TW 104118670 A TW104118670 A TW 104118670A TW I555038 B TWI555038 B TW I555038B
- Authority
- TW
- Taiwan
- Prior art keywords
- temperature coefficient
- sintering
- ntc
- material layer
- negative temperature
- Prior art date
Links
Landscapes
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本發明係有關於一種利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,尤指涉及一種不需額外購買設備就可直接導入負溫度係數之元件,不但可彌補切割速度上之不足,也不須經由繁雜之製程處理,特別係指可大幅快速製作元件並提高產品生產率,並可輕易將產品電阻值穩定且精準控制在微小範圍(±1~3%)內,對於良率提升有極大幫助,甚至可以有效大幅提高生產率者。
目前國內負溫度係數(Negative Temperature CoefflCient,NTC)元件製作方式,為了避免太多外在因素影響陶瓷體最後結構,進而對整體之電阻值會有偏移或是造成整批電阻值範圍過大,大多採用先將生胚/陶瓷片(Bulk)燒結後,再用後加工方式處理,利用晶圓切割機精準切割,裁切出元件大小一致,符合規格需求之產品尺寸,但由於晶圓切割速度遠不及生胚切割速度,且生胚切割所需設備投資亦高,進而有切割速度上之不足、製程上之繁雜、及設備投資之高成本之缺點。
目前製作負溫度係數陶瓷元件除了前述先燒後切之方式外,亦有先切後燒之方式,其係利用積層陶瓷元件(Multilayer NTC)製
作方式,需經由配料、製漿、薄帶、堆疊、水壓、切割、及燒結等階段,但製作出之元件有一問題無法有效克服,即電阻值之誤差無法精準控制在小範圍內(±1~3%)。以目前國內技術而言,電阻值變化大約分佈皆落在±5%~10%。其中最重要因素在於元件在製作時,必會經過眾多製程階段,舉凡無法精準製作出元件尺寸都相當一致之產品、燒結溫度誤差造成收縮不均、或電鍍之酸侵蝕陶瓷體造成阻值變化,這些都是導致產品電性無法精準控制之主要因素,因此良率難以大幅提升。
對此,現有因應降低產品阻值變異之傳統元件,分別為有內電極及無內電極之產品,其結構如第5圖所示,圖中(a)為無內電極之產品,(b)為有內電極21之產品。然而,其僅能以現有製程切入並加以改變卻不算是新穎之製程方式。為突破此傳統製程所使用之負溫度係數元件,目前較為新穎製程在製得新式元件之製作上,係使用厚膜印刷方式來取代傳統繁雜之負溫度係數元件製作。在應用厚膜晶片電阻印刷製程之觀念所得之產品,其結構如第6圖所示。
傳統厚膜製程之第一部分為在氧化鋁基板31上印刷電極32、33,其產品結構如第7圖(a)所示,背端電極32為方便與電路板結合之必要性,並無其它特別用處,但相對於正端電極33因需要配合與電阻層34NTC材料之連結,端電極圖形與電極材料特性需相當要求,包括所使用端電極銀膏之固含量與阻值都需精密測試,當端電極材料為銀時,其燒結溫度在850℃。第二部分為電阻層之材料,其產品結構如第7圖(b)所示,目前業界所使用之傳統積層陶瓷方式係將粉末壓制生胚燒結後製作元件。第
三部分為保護層35,其產品結構如第7圖(c)所示,因應NTC材料需保護層35之保護不得暴露於空氣中受外在溫濕度影響造成元件毀損,所以需使用保護層35加以保護。第四部分為側導材料鎳-鉻合金(圖未示),用以在正端電極與背端電極相互連接之所需。以上步驟後將元件電鍍與電性量測後元件產出。
此厚膜製程應用於製作負溫度係數元件皆有優缺點,相較於目前業界需將傳統的陶瓷胚體利用晶圓切割機精準地切割出相同尺寸之產品元件以便降低阻值變異,厚膜製程之優點在於不需利用晶圓切割機切割與改變傳統製程上繁雜製程,惟主要缺點在於厚膜製程係先上電極後在上電阻層材料,但因為NTC材料之燒結溫度需在1000~1300℃燒結,而厚膜製程中之正背端電極銀材料燒結溫度僅在850℃,因此燒結NTC材料時之高溫會造成端電極被破壞。
鑑於傳統積層陶瓷製程中,元件製作有眾多步驟,且在經過如此眾多製程步驟後又要精準控制尺寸大小變異顯得相當困難之餘,由電阻公式R=ρ(L/A)可知,元件尺寸變異會影響整體電阻值,些微偏差就無法精準,但厚膜製程只需改變厚膜電阻之電阻層結構變化即可達到所需之阻值,並使用雷切修正阻值,因此現階段利用傳統厚膜製程方式來取代傳統積層陶瓷製作負溫度係數陶瓷晶片型元件,藉由使用厚膜製程方式以提升生產率與取代繁雜之多工製程;然而,以厚膜製作負溫度係數熱敏電阻亦將面臨單層印刷面積太小而無法製作低電阻值之負溫度係數熱敏電阻之情形。故,一般習用者係無法符合使用者於實際使用時之所需。
本發明之主要目的係在於,克服習知技藝所遭遇之上述問題並提供一種針對負溫度係數陶瓷晶片型元件製程步驟之改變,提出現階段利用傳統厚膜製程方式來取代傳統積層陶瓷製作負溫度係數陶瓷晶片型元件之製造方法。
本發明之次要目的係在於,提供一種不需額外購買設備就可直接導入負溫度係數之元件,不但可彌補切割速度上之不足,也不須經由繁雜之製程處理,即可大幅快速製作元件並提高產品生產率,並可輕易將產品電阻值穩定且精準控制在微小範圍(±1~3%)內,對於良率提升有極大幫助,甚至可以有效大幅提高生產率之負溫度係數熱敏電阻製造方法。
本發明之另一目的係在於,提供一種可應用在負溫度係數之產品上,製作方式可以結合目前國內被動元件廠之設備即可適用,可大幅提高負溫度係數產品之生產速度,並使電阻值變化在微小範圍之良率表現之負溫度係數熱敏電阻製造方法。
為達以上之目的,本發明係一種利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,其至少包含下列步驟:(A)NTC材料層印刷及燒結:在一氧化鋁基板上網印一負溫度係數(Negative Temperature CoefflCient,NTC)材料層後,將該氧化鋁基板送入燒結爐中進行950~1300℃高溫燒結作業,使該NTC材料層能夠與該氧化鋁基板進行熔結,其中該NTC材料層為低電阻率(ρ)與高電阻溫度係數(B)之材料;(B)端電極印刷及燒結:在該氧化鋁基板背端印刷形成二相間隔而互不連接之背端電極,再於該氧化鋁基板正端印刷形成二相間隔而互不連接之正端電極,該等正端電極
相間隔面之端部係延伸至該NTC材料層上,使得該等正端電極相間隔面之端部係搭接於該NTC材料層之兩端部上,之後再將該氧化鋁基板送入燒結爐中進行600~900℃高溫燒結作業,使該背端電極與該正端電極能夠與該氧化鋁基板進行熔結;(C)第一保護層印刷與燒結:於完成燒結之NTC材料層與正端電極上印刷形成一第一保護層後,將該氧化鋁基板送入燒結爐中進行450~700℃高溫燒結作業,俾使該第一保護層能夠與該NTC材料層進行熔結;(D)雷射切割修阻:將該氧化鋁基板送入雷射切割裝置,在該第一保護層上對該NTC材料層進行雷射切割修阻作業,於該NTC材料層之上切出所需形狀之調節槽以修整該NTC材料層之電阻值;以及(E)第二保護層印刷與燒結:於該第一保護層表面上再印刷形成一第二保護層後,將該氧化鋁基板送入燒結爐中進行150~250℃燒結,俾使第二保護層能夠與該第一保護層進行熔結,完成負溫度係數熱敏電阻之製作。
於本發明上述實施例中,該步驟(A)NTC材料層係將低電阻率與高電阻溫度係數之材料粉末配置成膏狀後使用網版印刷方式成型於氧化鋁基板上。
於本發明上述實施例中,該步驟(A)NTC材料層係在Mn-Ni材料中添加奈米級之氧化鋁(Al2O3)形成為Mn3-x-yNixAlyO4材料,且該x<0.7,y<0.5。
於本發明上述實施例中,以該Mn3-x-yNixAlyO4材料作為NTC材料層,其燒結溫度<1000℃,B>4200,ρ<200Ω-mm。
於本發明上述實施例中,該奈米級之氧化鋁係<90nm。
於本發明上述實施例中,該負溫度係數熱敏電阻係與一低電阻形成一並聯或串聯狀態,令其電阻值精準控制在±1~3%內。
(本發明部分)
10‧‧‧負溫度係數熱敏電阻
11‧‧‧氧化鋁基板
12‧‧‧負溫度係數材料層
13‧‧‧背端電極
14‧‧‧正端電極
15‧‧‧第一保護層
16‧‧‧調節槽
17‧‧‧第二保護層
s101~s105‧‧‧步驟
(習用部分)
21‧‧‧內電極
31‧‧‧氧化鋁基板
32‧‧‧背端電極
33‧‧‧正端電極
34‧‧‧電阻層
35‧‧‧保護層
第1圖,係本發明製程之流程方塊示意圖。
第2圖,係本發明製程之流程結構示意圖。
第3圖,係本發明利用雷射切割修正電阻值之結構示意圖。
第4圖,係本發明之厚膜式NTC微結構示意圖。
第5圖,係目前負溫度係數熱敏電阻產品結構示意圖。
第6圖,係習用厚膜電阻製程產品外觀示意圖。
第7圖,係傳統厚膜電阻製程產品流程示意圖。
請參閱『第1圖~第4圖』所示,係分別為本發明製程之流程方塊示意圖、本發明製程之流程結構示意圖、本發明利用雷射切割修正電阻值之結構示意圖、以及本發明之厚膜式NTC微結構示意圖。如圖所示:本發明係一種利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,此種既可以快速產出產品又可改善傳統繁雜製程方式並降低阻值變異之方法,係至少包含下列步驟:NTC材料層印刷及燒結步驟s101,在一氧化鋁基板11上網印一負溫度係數(Negative Temperature CoefflCient,NTC)材料層12後,將該氧化鋁基板11送入燒結爐中進行950~1300℃高溫燒結作業,使該NTC材料層12能夠與該氧化鋁基板11進
行熔結,其中該NTC材料層12為低電阻率(ρ)與高電阻溫度係數(B)之材料,將此低電阻率與高電阻溫度係數之材料粉末配置成膏狀後,使用網版印刷方式成型於氧化鋁基板11上。
端電極印刷及燒結步驟s102,在該氧化鋁基板11背端印刷形成二相間隔而互不連接之背端電極13,再於該氧化鋁基板11正端印刷形成二相間隔而互不連接之正端電極14,該等正端電極14相間隔面之端部係延伸至該NTC材料層12上,使得該等正端電極14相間隔面之端部係搭接於該NTC材料層12之兩端部上,之後再將該氧化鋁基板11送入燒結爐中進行600~900℃高溫燒結作業,使該背端電極13與該正端電極14能夠與該氧化鋁基板11進行熔結。
第一保護層印刷與燒結步驟s103,於完成燒結之NTC材料層12與正端電極14上印刷形成一第一保護層15後,將該氧化鋁基板11送入燒結爐中進行450~700℃高溫燒結作業,俾使該第一保護層15能夠與該NTC材料層12進行熔結。
雷射切割修阻步驟s104,將該氧化鋁基板11送入雷射切割裝置,在該第一保護層15上對該NTC材料層12進行雷射切割修阻作業,於該NTC材料層12之上切出所需形狀之調節槽16以修整該NTC材料層12之電阻值。
第二保護層印刷與燒結步驟s105,於該第一保護層15表面上再印刷形成一第二保護層後17,將該氧化鋁基板11送入燒結爐中進行150~250℃燒結,俾使第二保護層17能夠與該第一保護層15進行熔結,完成負溫度係數熱敏電阻10之製作;其中,
該負溫度係數熱敏電阻10係與一低電阻形成一並聯或串聯狀態,令其電阻值可精準控制在±1~3%內。如是,藉由上述揭露之流程構成一全新之利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法。
本發明改變傳統厚膜製程之順序,先進行步驟s101網印NTC材料層12後高溫燒結於950~1300℃成型,再進行步驟s102印刷正背電極,讓正端電極14與背端電極13不會因為在高溫燒結過程中造成破壞,其結構如第2圖所示。
本發明可有效解決傳統晶圓切割機須精準地切割出相同尺寸之產品元件以便降低阻值變異之問題,使用厚膜製程可利用雷射切割修阻產品之阻值,其結構如第3圖所示,並可使傳統積層陶瓷製程所帶來之阻值變異降低。
目前各種不同製作負溫度係數熱敏電阻方法比較如表一所示,很明顯地,本發明利用厚膜製程製作之負溫度係數熱敏電阻擁有高良率與低成本之優勢。
本發明利用厚膜印刷方式取代傳統積層陶瓷方式製作高精準電阻值之負溫度係數熱敏電阻,其最重要關鍵技術係低溫、低電阻率與高電阻溫度係數之厚膜材料開發。
本發明結果顯示,添加適當量奈米氧化鋁(Al2O3)到以錳鎳(Mn-Ni)系統為主體之NTC材料層,可以達到同時有效降低材料之燒結溫度與材料電阻溫度係數,但材料之電阻率幾乎不會因奈米氧化鋁之添加而受影響,此結果有別於傳統微米級之氧化鋁之添加,通常會造成Mn-Ni系統電阻率、電阻溫度係數及燒結溫度皆上升之缺點。
因此,本發明上述步驟s101所提之NTC材料層12,係藉由將適當量奈米級(<90nm)氧化鋁添加到Mn-Ni系統形成為Mn3-x-yNixAlyO4材料,在x<0.7,y<0.5條件下可以適合製作利用厚膜式負溫度係數熱敏電阻,其材料特性如表二所示,B>4200,ρ<200Ω-mm,燒結溫度<1000℃。
本發明利用改變製程方式,使用厚膜印刷取代傳統積層陶瓷製程在元件產出係可有效提升生產速率,其以950℃燒結1小時之結構如第4圖所示,利用電阻厚膜製程中之雷切修阻確實可獲得產品結構完整狀態下得到微小之阻值變異<1%,即使經過-55℃到125℃高低溫5次循環與經過1000小時,在125℃高溫環境老化測試下,其電阻率變化之程度皆<1%,如表三所示Mn3-x-tNixAlyO4 100kΩ負溫度係數熱敏電阻電性與可靠度特性,足以證明本發明所製得之負溫度係數熱敏電阻係可通過可靠度測試。
本發明在利用厚膜印刷之概念下,提出本發明製作負溫度係數熱敏電阻元件方式,可大幅快速製作元件並提高生產良率改善,同時針對負溫度係數元件目前所遇到之問題作改善。由上述實驗結果可知,本製程方式跨出一般與傳統積層陶瓷之兩大類先切割後燒結與先燒結後切割之方式,並使用雷射切割在整體良率上可有效將±3%內之良率改善達到60%~70%以上,在±1%內之良率改善達到30%以上。如此一來,相較於目前國內使用晶圓切割NTC之生產速率而言,利用本發明製作方式,不需額外購買設備就可直接導入負溫度係數之元件,不但可彌補切割速度上之不足,也不須經由繁雜之製程處理,即可大幅提高產品生產率及取代繁雜之製程方式;相對於利用積層式製作NTC,利用本發明技術,即可輕易將產品電阻值穩定且精準控制在微小範圍(±1~3%)內,對於良率提升有極大幫助,甚至可以有效大幅提高生產率。
另外為了配合負溫度係數熱敏電阻新厚膜製造技術,本發明所提出之新式NTC厚膜材料組成必須擁有三大特色:低燒結溫度、低電阻率與高電阻溫度係數,以解決以厚膜製作負溫度係數熱敏電阻面臨單層印刷面積太小而無法製作低電阻值之負溫度係數熱敏電阻之問題。藉此,本發明可應用在負溫度係數之產品上,製作方式可以結合目前國內被動元件廠之設備即可適用,可大幅提高負溫度係數產品之生產速度並使電阻值變化在微小範圍之良率表現。
綜上所述,本發明係一種利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,可有
效改善習用之種種缺點,利用本發明製作方式,不需額外購買設備就可直接導入負溫度係數之元件,不但可彌補切割速度上之不足,也不須經由繁雜之製程處理,即可大幅快速製作元件並提高產品生產率,並可輕易將產品電阻值穩定且精準控制在微小範圍(±1~3%)內,對於良率提升有極大幫助,甚至可以有效大幅提高生產率,進而使本發明之產生能更進步、更實用、更符合使用者之所須,確已符合發明專利申請之要件,爰依法提出專利申請。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍;故,凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾,皆應仍屬本發明專利涵蓋之範圍內。
10‧‧‧負溫度係數熱敏電阻
11‧‧‧氧化鋁基板
12‧‧‧負溫度係數材料層
13‧‧‧背端電極
14‧‧‧正端電極
15‧‧‧第一保護層
17‧‧‧第二保護層
Claims (4)
- 一種利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,其至少包含下列步驟:(A)NTC材料層印刷及燒結:在一氧化鋁基板上網印一負溫度係數(Negative Temperature CoefflCient,NTC)材料層後,將該氧化鋁基板送入燒結爐中進行950~1300℃高溫燒結作業,使該NTC材料層能夠與該氧化鋁基板進行熔結,其中該NTC材料層為低電阻率(ρ)與高電阻溫度係數(B)之材料,其中該NTC材料層係在錳鎳(Mn-Ni)材料中添加奈米級(<90nm)之氧化鋁(Al2O3)形成為Mn3-x-yNixAlyO4材料,且該x<0.7,y<0.5;(B)端電極印刷及燒結:在該氧化鋁基板背端印刷形成二相間隔而互不連接之背端電極,再於該氧化鋁基板正端印刷形成二相間隔而互不連接之正端電極,該等正端電極相間隔面之端部係延伸至該NTC材料層上,使得該等正端電極相間隔面之端部係搭接於該NTC材料層之兩端部上,之後再將該氧化鋁基板送入燒結爐中進行600~900℃高溫燒結作業,使該背端電極與該正端電極能夠與該氧化鋁基板進行熔結;(C)第一保護層印刷與燒結:於完成燒結之NTC材料層與正端電極上印刷形成一第一保護層後,將該氧化鋁基板送入燒結爐中進行450~700℃高溫燒結作業,俾使該第一保護層能夠與該NTC材料層進行熔結;(D)雷射切割修阻:將該氧化鋁基板送入雷射切割裝置,在該 第一保護層上對該NTC材料層進行雷射切割修阻作業,於該NTC材料層之上切出所需形狀之調節槽以修整該NTC材料層之電阻值;以及(E)第二保護層印刷與燒結:於該第一保護層表面上再印刷形成一第二保護層後,將該氧化鋁基板送入燒結爐中進行150~250℃燒結,俾使第二保護層能夠與該第一保護層進行熔結,完成負溫度係數熱敏電阻之製作。
- 依申請專利範圍第1項所述之利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,其中,該步驟(A)NTC材料層係將低電阻率與高電阻溫度係數之材料粉末配置成膏狀後使用網版印刷方式成型於氧化鋁基板上。
- 依申請專利範圍第1項所述之利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,其中,以該Mn3-x-yNixAlyO4材料作為NTC材料層,其燒結溫度<1000℃,B>4200,ρ<200Ω-mm。
- 依申請專利範圍第1項所述之利用具有低電阻率與高電阻溫度係數之厚膜材料製作高精準阻值之負溫度係數熱敏電阻製造方法,其中,該負溫度係數熱敏電阻係與一低電阻形成一並聯或串聯狀態,令其電阻值精準控制在±1~3%內。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104118670A TWI555038B (zh) | 2015-06-09 | 2015-06-09 | A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104118670A TWI555038B (zh) | 2015-06-09 | 2015-06-09 | A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI555038B true TWI555038B (zh) | 2016-10-21 |
TW201643901A TW201643901A (zh) | 2016-12-16 |
Family
ID=57848412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104118670A TWI555038B (zh) | 2015-06-09 | 2015-06-09 | A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI555038B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI602202B (zh) * | 2017-04-07 | 2017-10-11 | 國立成功大學 | Highly conductive base metal or alloy low ohmic chip resistor manufacturing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112053822A (zh) * | 2020-09-04 | 2020-12-08 | 翔声科技(厦门)有限公司 | 一种负温度系数电阻器的制作工艺 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1227308B1 (en) * | 2001-01-26 | 2006-04-12 | Cornerstone Sensors, Inc. | Thermistor and method of manufacture |
CN102568723A (zh) * | 2012-01-09 | 2012-07-11 | 深圳顺络电子股份有限公司 | 负温度系数热敏电阻芯片、其电阻及其制作方法 |
-
2015
- 2015-06-09 TW TW104118670A patent/TWI555038B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1227308B1 (en) * | 2001-01-26 | 2006-04-12 | Cornerstone Sensors, Inc. | Thermistor and method of manufacture |
CN102568723A (zh) * | 2012-01-09 | 2012-07-11 | 深圳顺络电子股份有限公司 | 负温度系数热敏电阻芯片、其电阻及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI602202B (zh) * | 2017-04-07 | 2017-10-11 | 國立成功大學 | Highly conductive base metal or alloy low ohmic chip resistor manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
TW201643901A (zh) | 2016-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1126204A (ja) | 抵抗器およびその製造方法 | |
WO2019119981A1 (zh) | 一种复合热敏电阻芯片及其制备方法 | |
JPH06231906A (ja) | サーミスタ | |
TWI587323B (zh) | Manufacturing method of NTC thermal resistance device | |
TWI555038B (zh) | A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient | |
CN105989937A (zh) | 一种毫欧级片式电阻器的制作方法 | |
CN103050204A (zh) | 片式线性正温度系数热敏电阻器制作方法 | |
WO2010060275A1 (zh) | 一种多层片式保险丝及其制造方法 | |
CN106384635A (zh) | 一种片式ntcr及其制备方法 | |
CN107230537B (zh) | 金属箔片式电流检测电阻器及其制作工艺 | |
CN102683023B (zh) | 大功率、微波片式多层瓷介电容器的制备方法 | |
CN102709014A (zh) | 片式薄膜分压器制作方法 | |
JP4629356B2 (ja) | セラミックヒータの製造方法 | |
CN103646739A (zh) | 一种薄膜热敏电阻及其阻值调节方法 | |
JP2016054225A (ja) | 負特性サーミスタ用半導体セラミック組成物および負特性サーミスタ | |
US10074465B2 (en) | Method of manufacturing electronic component, and electronic component | |
WO2021018263A1 (zh) | 一种基于多副族元素的陶瓷发热体及其制备方法和用途 | |
WO2013021885A1 (ja) | セラミック電子部品の製造方法 | |
JP2003124006A (ja) | サーミスタ | |
JP2003109805A (ja) | チップ型サーミスタの製造方法 | |
JP2008244211A (ja) | 薄膜チップ抵抗器の製造方法 | |
RU2064700C1 (ru) | Способ изготовления терморезистора | |
JPH04130702A (ja) | チップ型サーミスタ及びその製法 | |
KR200208766Y1 (ko) | 단판형 표면실장형 칩부품 | |
JPH08124706A (ja) | チップ状電子部品およびその製造方法 |