CN108270464A - 前端系统以及相关装置、集成电路、模块和方法 - Google Patents

前端系统以及相关装置、集成电路、模块和方法 Download PDF

Info

Publication number
CN108270464A
CN108270464A CN201711483331.5A CN201711483331A CN108270464A CN 108270464 A CN108270464 A CN 108270464A CN 201711483331 A CN201711483331 A CN 201711483331A CN 108270464 A CN108270464 A CN 108270464A
Authority
CN
China
Prior art keywords
circuit
signal
inductor
low
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711483331.5A
Other languages
English (en)
Other versions
CN108270464B (zh
Inventor
G.E.巴布科克
L.A.德奥里奥
D.R.弗雷内特
G.库利
A.J.洛比安科
H.M.阮
R.罗德里格斯
Y.K.苏莱曼
L.P.沃利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN108270464A publication Critical patent/CN108270464A/zh
Application granted granted Critical
Publication of CN108270464B publication Critical patent/CN108270464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/19—Controlling the light source by remote control via wireless transmission
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/003—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array
    • F21V23/004—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array arranged on a substrate, e.g. a printed circuit board
    • F21V23/006—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array arranged on a substrate, e.g. a printed circuit board the substrate being distinct from the light source holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
    • H01Q9/42—Resonant antennas with feed to end of elongated active element, e.g. unipole with folded element, the folded parts being spaced apart a small fraction of the operating wavelength
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

公开了前端系统以及相关装置、集成电路、模块和方法。一种这样的前端系统包括接收路径中的低噪声放大器和发射路径中的多模式功率放大器电路。低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器与第一电感器磁耦合以提供负反馈以线性化低噪声放大器。多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠。多模式功率放大器电路也包括偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。公开了前端系统的其他实施例，以及相关装置、集成电路、模块、方法及其部件。

Description

前端系统以及相关装置、集成电路、模块和方法
相关申请的交叉引用
本申请根据35U.S.C.§119(e)要求以下申请的优先权：2016年12月 29日提交的、名称为“前端系统(FRONT END SYSTEMS)”的美国临时专利申请No.62/440,241；2017年3月31日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMSAND RELATED DEVICES,INTEGRATED CIRCUITS,MODULES,AND METHODS)”的美国临时专利申请No.62/480,002；2017年10月10日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMS AND RELATED DEVICES,INTEGRATED CIRCUITS,MODULES,AND METHODS)”的美国临时专利申请No.62/570,549；2017年10月12日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMS AND RELATED DEVICES,INTEGRATED CIRCUITS,MODULES, AND METHODS)”的美国临时专利申请No.62/571,409；2017年12月4日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT ENDSYSTEMS AND RELATED DEVICES,INTEGRATED CIRCUITS, MODULES,AND METHODS)”的美国临时专利申请No.62/594,179；以及 2017年12月7日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMS AND RELATED DEVICES,INTEGRATEDCIRCUITS,MODULES,AND METHODS)”的美国临时专利申请 No.62/595,935。这些优先申请的每一个的公开内容在此通过引用整体并入本文。
技术领域
本公开的实施例涉及诸如前端系统的射频电子系统以及相关装置、集成电路、模块和方法。
背景技术
射频电子系统可以处理从约30千赫(kHz)到300千兆赫(GHz)的频率范围内，例如从约450兆赫(MHz)到6GHz的范围内的射频信号。前端系统是射频电子系统的示例。前端系统可以被称为射频前端系统。前端系统可以处理经由一个或多个天线发射和/或接收的信号。例如，前端系统可以在一个或多个天线和收发器之间的一个或多个信号路径中包括一个或多个开关，一个或多个滤波器，一个或多个低噪声放大器，一个或多个功率放大器，其他电路，或其任何合适的组合。前端系统可以包括一个或多个接收路径和一个或多个发射路径。
前端系统可以包括接收路径中的低噪声放大器(LNA)。LNA可以从天线接收射频(RF)信号。LNA可以用于提升较弱RF信号的幅度。其后，提升的RF信号可以用于各种目的，包括例如驱动RF系统中的开关、混频器和 /或滤波器。LNA可以包括在各种应用中，例如基站或移动装置，以放大射频信号的较宽范围的信号。
前端系统可以包括发射路径中的功率放大器。功率放大器可以包括在各种通信装置的前端系统中以放大用于发射的RF信号。由功率放大器放大的 RF信号可以经由天线发射。具有功率放大器的示例性通信装置包括但不限于移动电话，平板电脑，基站，网络接入点，膝上型计算机，计算机，和电视机。作为示例，在使用蜂窝标准、无线局域网(WLAN)标准和/或任何其他合适的通信标准进行通信的移动电话中，可以使用功率放大器来放大RF信号。
过电应力(EOS)事件会在前端系统中发生。EOS事件可以由各种来源产生，例如外部电荷源，电源切换，和/或电磁脉冲。EOS事件包括静电放电 (ESD)事件和与相对高水平的功率和/或电荷关联的其他瞬态电气事件。 EOS事件会导致集成电路(IC)中的电荷积累，导致超过IC可以可靠地承受的高电压和/或电流水平。在没有保护机制的情况下，EOS事件会导致IC损坏，例如栅极氧化物破裂，结点击穿，和/或金属损坏。IC对EOS事件的稳健性可以以多种方式进行评估。例如，EOS符合性的规范可以由各种组织设定，例如国际电工委员会(IEC)和/或联合电子设备工程委员会(JEDEC)。例如，可以使用人体模型(HBM)测试来评估相对于静电荷从人体突然释放到IC产生的ESD事件的IC性能。相对于这样的规范的IC性能可以是评估 IC的重要性能指标。
前端系统中的一些或全部可以体现在封装半导体模块中。封装半导体模块可以在封装内包括集成屏蔽技术。可以在前端系统的射频部件周围形成屏蔽结构。屏蔽结构可以屏蔽射频部件免受屏蔽结构外部的电磁辐射。屏蔽结构可以屏蔽屏蔽结构外部的电路元件免受射频部件发射的电磁辐射。当将更多的部件彼此一起集成在射频模块中，以紧凑和高效的方式使部件彼此屏蔽会是挑战性的。
系统级封装(SiP)可以包括在公共封装内的集成电路和/或分立部件。前端系统中的一些或全部可以在SiP中实现。SiP的示例可以包括片上系统 (SoC)，用于计时目的的晶体，以及包括前端系统的前端模块(FEM)。在某些SiP中，SoC和晶体会消耗相对大量的物理面积。这会产生SiP的较大占地。
发明内容
权利要求中描述的创新均具有几个特征，其中没有任何一个特征单独地负责其期望属性。在不限制权利要求的范围的情况下，现在将简要描述本公开的一些突出特征。
本公开的一个方面是一种封装模块，其包括封装内的低噪声放大器和封装内的多模式功率放大器电路。低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠。多模式功率放大器电路也包括偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。
封装模块还可以包括封装基板，在封装基板上方延伸并且封闭低噪声放大器和多模式功率放大器电路的射频屏蔽结构，以及在射频屏蔽结构外部的封装基板上的天线。天线可以是多层天线。封装模块可以包括由封装基板支撑的管芯和由封装基板支撑的晶体，其中晶体布置在管芯和封装基板之间，并且其中管芯包括低噪声放大器和多模式功率放大器。
本公开的另一方面是一种前端系统，其包括在前端系统的接收路径中的低噪声放大器和在前端系统的发射路径中的多模式功率放大器电路。低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠。多模式功率放大器电路也包括偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。
偏压电路可以配置成在第一模式下将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下作为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
放大电路可以配置成通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。匹配电路可以包括配置成将射频信号提供给串联电感器的直流阻塞电容器。匹配电路可以包括电耦合到串联电感器的第一端部的分流电容器。第一电感器和第二电感器可以一起用作变压器，所述变压器具有与放大电路的输入串联的初级绕组和连接在放大电路的晶体管和低电压基准之间的次级绕组。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器(degeneration inductor)。放大电路可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路可以包括与共射放大器串联的共源共栅晶体管。
前端系统可以包括耦合到低噪声放大器和多模式功率放大器电路的射频开关。射频开关可以配置成在第一状态下将天线端口电耦合到发射路径，并且在第二状态下将天线端口电耦合到接收路径。
无线通信装置可以包括前端系统。单个集成电路可以包括前端系统。单个集成电路可以是绝缘体上半导体管芯。前端系统可以体现在封装模块中。
本公开的另一方面是一种前端系统，其包括在前端系统的接收路径中的低噪声放大器和在前端系统的发射路径中的功率放大器。低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。功率放大器包括注入锁定振荡器驱动器级。
放大电路可以通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。输入匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器。输入匹配电路还可以包括配置成将射频信号提供给串联电感器的直流阻塞电容器。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器。放大电路还可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路还可以包括与共射放大器串联的共源共栅晶体管。
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
前端系统还可以包括耦合到低噪声放大器和功率放大器的射频开关。射频开关可以配置成在第一状态下将天线端口电耦合到发射路径，并且在第二状态下将天线端口电耦合到接收路径。
无线通信装置可以包括前端系统。单个集成电路可以包括前端系统。单个集成电路可以是绝缘体上半导体管芯。前端系统可以体现在封装模块中。
本公开的另一方面是一种前端集成电路，其包括低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器，低噪声放大器由控制信号可控制；配置成接收控制信号的输入焊盘；以及过应力保护电路，所述过应力保护电路包括电连接在输入焊盘和第一电源节点之间的过应力感测电路，电连接在输入焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位，过应力感测电路配置成响应于检测到输入焊盘处的过电应力事件而激活可控钳位。
放大电路可以通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。输入匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器。输入匹配电路还可以包括配置成将射频信号提供给串联电感器的直流阻塞电容器。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器。放大电路还可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路还可以包括与共射放大器串联的共源共栅晶体管。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨(rail)，并且第二电源节点可以是电源导轨。
无线通信装置可以包括前端集成电路。封装模块可以包括前端集成电路。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，在封装基板上方延伸的射频屏蔽结构，位于射频屏蔽结构的内部的前端集成电路，以及在射频屏蔽结构外部的封装基板上的天线。前端集成电路包括低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。
射频屏蔽结构可以包括布置在天线和前端集成电路之间的多个引线接合。射频屏蔽结构可以包括布置在前端集成电路的至少两侧周围的引线接合壁。射频屏蔽结构可以包括大致平行于封装基板的屏蔽层，并且前端集成电路可以布置在屏蔽层和封装基板之间。屏蔽层可以包括铜。封装模块还可以包括在屏蔽层上的保护层，使得屏蔽层布置在保护层和前端集成电路之间。保护层可以包括钛。
天线可以是多层天线。天线的第一部分可以在封装基板的第一侧上，并且天线的第二部分可以在封装基板的第二侧上，其中第二侧与第一侧相对。
放大电路可以通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。输入匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器。输入匹配电路还可以配置成将射频信号提供给串联电感器的直流阻塞电容器。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器。放大电路还可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路还可以包括与共射放大器串联的共源共栅晶体管。
无线通信装置可以包括封装模块。系统板可以包括封装模块。低噪声放大器可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括包含接地平面的多层基板，在多层基板的第一侧上的天线，以及在多层基板的第二侧上的前端集成电路。前端集成电路包括低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。接地平面位于天线和前端集成电路之间。
放大电路可以通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。输入匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器。输入匹配电路还可以包括配置成将射频信号提供给串联电感器的直流阻塞电容器。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器。放大电路还可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路还可以包括与共射放大器串联的共源共栅晶体管。
封装模块可以包括布置在前端集成电路周围并且电连接到接地平面的导电特征，导电特征和接地平面可以可操作地为前端集成电路提供屏蔽。导电特征可以包括焊料凸块。封装模块可以包括在前端集成电路周围的模制材料，以及延伸通过模制材料以将接地平面和焊料凸块的焊料凸块电连接的通孔。天线可以是折叠四分之一波天线。天线可以是环形天线。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑的晶体，以及由封装基板支撑的第二集成电路。第一集成电路布置在晶体和封装基板之间。第二集成电路包括低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。
放大电路可以通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。输入匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器。输入匹配电路还可以包括配置成将射频信号提供给串联电感器的直流阻塞电容器。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器。放大电路还可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路还可以包括与共射放大器串联的共源共栅晶体管。
晶体、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑并且布置在第一集成电路和封装基板之间的晶体组件，以及由封装基板支撑的第二集成电路。第二集成电路包括低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。
放大电路可以通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。输入匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器。输入匹配电路还可以包括配置成将射频信号提供给串联电感器的直流阻塞电容器。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器。放大电路还可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路还可以包括与共射放大器串联的共源共栅晶体管。
晶体组件可以包括晶体，配置成接收第一信号的输入端子，配置成输出第二信号的输出端子，导电柱，以及配置成封闭晶体的外壳。导电柱可以至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面，并且导电柱可以配置成传导不同于第一信号和第二信号的第三信号。晶体组件可以包括沿着外壳的一个或多个侧的多个导电柱，其中多个导电柱的每个导电柱从外壳的顶表面延伸到外壳的底表面。
晶体组件、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体组件和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以布置在晶体组件和第二集成电路之间。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的前端集成电路，以及由封装基板支撑的堆叠滤波器组件。前端集成电路包括低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。堆叠滤波器组件配置成滤波与前端集成电路关联的信号。
放大电路可以通过第一电感器接收射频信号。低噪声放大器可以包括包含第一电感器的输入匹配电路。输入匹配电路还可以包括串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到第一电感器的第二端部。输入匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器。输入匹配电路还可以包括配置成将射频信号提供给串联电感器的直流阻塞电容器。
放大电路可以包括共源放大器，并且第二电感器可以是源极退化电感器。放大电路还可以包括与共源放大器串联的共源共栅晶体管。
放大电路可以包括共射放大器，并且第二电感器可以是射极退化电感器。放大电路还可以包括与共射放大器串联的共源共栅晶体管。
堆叠滤波器组件可以包括多个无源部件，每个无源部件被封装为表面安装器件。至少一个无源部件可以与封装基板直接连通，并且至少另一无源部件可以由与封装基板直接连通的至少一个无源部件支撑在封装基板上方。堆叠滤波器组件可以包括pi滤波器电路、带通滤波器电路、带阻滤波器电路或陷波滤波器电路中的至少一个。
封装模块可以包括由封装基板支撑的其他集成电路。堆叠滤波器组件、前端集成电路和其他集成电路可以布置在封装基板的第一侧上。堆叠滤波器组件和其他电路可以布置在封装基板的第一侧上，并且前端集成电路可以布置在与第一侧相对的封装基板的第二侧上。其他集成电路可以布置在堆叠滤波器组件和第二集成电路之间。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。前端集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种前端系统，其包括在前端系统的接收路径中的低噪声放大器，耦合到低噪声放大器的开关，配置成基于低噪声放大器的信号水平调节开关的阻抗以为低噪声放大器提供过载保护的过载保护电路，以及在前端系统的发射路径中的多模式功率放大器电路。多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠。多模式功率放大器电路包括偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。
开关可以是天线侧开关。天线侧开关可以具有电耦合到低噪声放大器的输入的第一掷和电耦合到多模式功率放大器电路的输出的第二掷。
偏压电路可以在第一模式下配置成将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下配置为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
无线通信装置可以包括前端系统。前端系统可以体现在单个集成电路上。单个集成电路可以是绝缘体上半导体管芯。前端系统可以体现在封装模块中。
本公开的另一方面是一种前端系统，其包括在前端系统的接收路径中的低噪声放大器，耦合到低噪声放大器的开关，配置成基于低噪声放大器的信号水平调节开关的阻抗以为低噪声放大器提供过载保护的过载保护电路，以及在前端系统的发射路径中的功率放大器。功率放大器包括注入锁定振荡器驱动器级。
开关可以是天线侧开关。天线侧开关可以具有电耦合到低噪声放大器的输入的第一掷和电耦合到多模式功率放大器电路的输出的第二掷。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
无线通信装置可以包括前端系统。前端系统可以体现在单个集成电路上。单个集成电路可以是绝缘体上半导体管芯。前端系统可以体现在封装模块中。
本公开的另一方面是一种前端集成电路，其包括低噪声放大器系统，配置成接收控制信号的输入焊盘，以及过应力保护电路。低噪声放大器系统包括开关，包括电耦合到开关的输入的低噪声放大器，以及配置成基于低噪声放大器的信号水平调节开关的阻抗的过载保护电路。低噪声放大器由控制信号可控制。过应力保护电路包括电连接在输入焊盘和第一电源节点之间的过应力感测电路，电连接在输入焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到输入焊盘处的过电应力事件而激活可控钳位。
开关可以是天线侧开关。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
无线通信装置可以包括前端集成电路。系统板可以包括前端集成电路。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，在封装基板上方延伸的射频屏蔽结构，位于射频屏蔽结构的内部的前端集成电路，以及在射频屏蔽结构外部的封装基板上的天线。前端集成电路包括开关，包括电耦合到开关的输入的低噪声放大器，以及配置成基于低噪声放大器的信号水平调节开关的阻抗的过载保护电路。
射频屏蔽结构可以包括布置在天线和前端集成电路之间的多个引线接合。射频屏蔽结构可以包括布置在前端集成电路的至少两侧周围的引线接合壁。射频屏蔽结构可以包括大致平行于封装基板的屏蔽层，并且前端集成电路可以布置在屏蔽层和封装基板之间。屏蔽层可以包括铜。封装模块还可以包括在屏蔽层上的保护层，使得屏蔽层布置在保护层和前端集成电路之间。保护层可以包括钛。
天线可以是多层天线。天线的第一部分可以在封装基板的第一侧上，并且天线的第二部分可以在封装基板的第二侧上，其中第二侧与第一侧相对。
开关可以是电耦合到天线的天线侧开关。天线侧开关可以配置成将低噪声放大器选择性地电耦合到天线。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括包含接地平面的多层基板，在多层基板的第一侧上的天线，以及在多层基板的第二侧上的前端集成电路。前端集成电路包括开关和配置成基于低噪声放大器的信号水平调节开关的阻抗的过载保护电路。接地平面位于天线和前端集成电路之间。
开关可以是天线侧开关，并且低噪声放大器可以包括经由天线侧开关电耦合到天线的输入。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
封装模块可以包括布置在前端集成电路周围并且电连接到接地平面的导电特征，导电特征和接地平面可以可操作地为前端集成电路提供屏蔽。导电特征可以包括焊料凸块。封装模块可以包括在前端集成电路周围的模制材料，以及延伸通过模制材料以将接地平面和焊料凸块的焊料凸块电连接的通孔。天线可以是折叠四分之一波天线。天线可以是环形天线。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑的晶体，以及由封装基板支撑的第二集成电路。第一集成电路布置在晶体和封装基板之间。第二集成电路包括开关，电耦合到开关的低噪声放大器，以及配置成基于低噪声放大器的信号水平调节开关的阻抗以提供过载保护的过载保护电路。
开关可以是天线侧开关，并且低噪声放大器可以包括电耦合到开关的输入。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
晶体、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑并且布置在第一集成电路和封装基板之间的晶体组件，以及由封装基板支撑的第二集成电路。第二集成电路包括开关，电耦合到开关的低噪声放大器，以及配置成基于低噪声放大器的信号水平调节开关的阻抗以提供过载保护的过载保护电路。
开关可以是天线侧开关，并且低噪声放大器可以包括电耦合到开关的输入。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
晶体组件可以包括晶体，配置成接收第一信号的输入端子，配置成输出第二信号的输出端子，导电柱，以及配置成封闭晶体的外壳。导电柱可以至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面，并且导电柱可以配置成传导不同于第一信号和第二信号的第三信号。晶体组件可以包括沿着外壳的一个或多个侧的多个导电柱，其中多个导电柱的每个导电柱从外壳的顶表面延伸到外壳的底表面。
晶体组件、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体组件和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以布置在晶体组件和第二集成电路之间。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的前端集成电路，以及由封装基板支撑的堆叠滤波器组件。前端集成电路包括开关，电耦合到开关的低噪声放大器，以及配置成基于低噪声放大器的信号水平调节开关的阻抗以提供过载保护的过载保护电路。堆叠滤波器组件配置成滤波与前端集成电路关联的信号。
开关可以是天线侧开关，并且低噪声放大器可以包括电耦合到开关的输入。
过载保护电路可以配置成响应于检测到信号水平指示过载状况而增加开关的阻抗。过载保护电路可以配置成将反馈信号提供给开关的模拟控制输入以调节开关的阻抗。前端系统可以包括耦合在过载保护电路的输出和开关的模拟控制输入之间的限制器使能电路。过载保护电路可以配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以配置成接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断开关。
开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。信号水平可以是低噪声放大器的输出信号水平。信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器，其中检测器配置成基于检测信号水平生成检测信号，并且其中误差放大器配置成基于检测信号生成开关的反馈信号。检测信号可以包括检测电流。误差放大器可以配置成基于放大检测电流和参考电流之间的差值生成反馈信号。
堆叠滤波器组件可以包括多个无源部件，每个无源部件被封装为表面安装器件。至少一个无源部件可以与封装基板直接连通，并且至少另一无源部件可以由与封装基板直接连通的至少一个无源部件支撑在封装基板上方。堆叠滤波器组件可以包括pi滤波器电路、带通滤波器电路、带阻滤波器电路或陷波滤波器电路中的至少一个。
封装模块可以包括由封装基板支撑的其他集成电路。堆叠滤波器组件、前端集成电路和其他集成电路可以布置在封装基板的第一侧上。堆叠滤波器组件和其他电路可以布置在封装基板的第一侧上，并且前端集成电路可以布置在与第一侧相对的封装基板的第二侧上。其他集成电路可以布置在堆叠滤波器组件和第二集成电路之间。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。前端集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种前端集成电路，其包括多模式功率放大器电路，配置成接收控制信号的输入焊盘，以及过应力保护电路。多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠。多模式功率放大器电路也包括偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器电路由控制信号可控制。过应力保护电路包括电连接在输入焊盘和第一电源节点之间的过应力感测电路，电连接在输入焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到输入焊盘处的过电应力事件而激活可控钳位。
偏压电路可以在第一模式下配置成将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下配置为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
无线通信装置可以包括前端集成电路。封装模块可以包括前端集成电路。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，在封装基板上方延伸的射频屏蔽结构，位于射频屏蔽结构的内部的前端集成电路，以及在射频屏蔽结构外部的封装基板上的天线。前端集成电路包括多模式功率放大器电路，所述多模式功率放大器电路包括：堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠；以及偏压电路，所述偏压电路基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。
偏压电路可以在第一模式下配置成将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下配置为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
射频屏蔽结构可以包括布置在天线和前端集成电路之间的多个引线接合。射频屏蔽结构可以包括布置在前端集成电路的至少两侧周围的引线接合壁。射频屏蔽结构可以包括大致平行于封装基板的屏蔽层，并且前端集成电路可以布置在屏蔽层和封装基板之间。屏蔽层可以包括铜。封装模块还可以包括在屏蔽层上的保护层，使得屏蔽层布置在保护层和前端集成电路之间。保护层可以包括钛。
天线可以是多层天线。天线的第一部分可以在封装基板的第一侧上，并且天线的第二部分可以在封装基板的第二侧上，其中第二侧与第一侧相对。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括包含接地平面的多层基板，在多层基板的第一侧上的天线，以及在多层基板的第二侧上的前端集成电路。前端集成电路包括多模式功率放大器电路，所述多模式功率放大器电路包括：堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠；以及偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。
偏压电路可以在第一模式下配置成将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下配置为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
封装模块可以包括布置在前端集成电路周围并且电连接到接地平面的导电特征，导电特征和接地平面可以可操作地为前端集成电路提供屏蔽。导电特征可以包括焊料凸块。封装模块可以包括在前端集成电路周围的模制材料，以及延伸通过模制材料以将接地平面和焊料凸块的焊料凸块电连接的通孔。天线可以是折叠四分之一波天线。天线可以是环形天线。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑的晶体，以及由封装基板支撑的第二集成电路。第一集成电路布置在晶体和封装基板之间。第二集成电路包括多模式功率放大器电路，所述多模式功率放大器电路：堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠；以及偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。
偏压电路可以在第一模式下配置成将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下配置为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
晶体、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑并且布置在第一集成电路和封装基板之间的晶体组件，以及由封装基板支撑的第二集成电路。第二集成电路包括多模式功率放大器电路，所述多模式功率放大器电路包括：堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠；以及偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。
偏压电路可以在第一模式下配置成将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下配置为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
晶体组件可以包括晶体，配置成接收第一信号的输入端子，配置成输出第二信号的输出端子，导电柱，以及配置成封闭晶体的外壳。导电柱可以至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面，并且导电柱可以配置成传导不同于第一信号和第二信号的第三信号。晶体组件可以包括沿着外壳的一个或多个侧的多个导电柱，其中多个导电柱的每个导电柱从外壳的顶表面延伸到外壳的底表面。
晶体组件、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体组件和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以布置在晶体组件和第二集成电路之间。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的前端集成电路，以及由封装基板支撑的堆叠滤波器组件。前端集成电路包括多模式功率放大器电路，所述多模式功率放大器电路包括：堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠；以及偏压电路，所述偏压电路配置成基于多模式功率放大器电路的模式控制晶体管堆叠的至少一个晶体管的偏压。堆叠滤波器组件配置成滤波与前端集成电路关联的信号。
偏压电路可以在第一模式下配置成将晶体管堆叠的晶体管偏压到线性操作区域并且在第二模式下配置为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压晶体管。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以配置成相对于第一模式在第二模式下接收具有更低电压水平的电源电压。堆叠输出级可以在至少三种不同的模式下可操作。晶体管堆叠可以包括串联的至少三个晶体管。
堆叠滤波器组件可以包括多个无源部件，每个无源部件被封装为表面安装器件。至少一个无源部件可以与封装基板直接连通，并且至少另一无源部件可以由与封装基板直接连通的至少一个无源部件支撑在封装基板上方。堆叠滤波器组件可以包括pi滤波器电路、带通滤波器电路、带阻滤波器电路或陷波滤波器电路中的至少一个。
封装模块可以包括由封装基板支撑的其他集成电路。堆叠滤波器组件、前端集成电路和其他集成电路可以布置在封装基板的第一侧上。堆叠滤波器组件和其他电路可以布置在封装基板的第一侧上，并且前端集成电路可以布置在与第一侧相对的封装基板的第二侧上。其他集成电路可以布置在堆叠滤波器组件和第二集成电路之间。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。前端集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种前端集成电路，其包括包含注入锁定振荡器驱动器级的功率放大器，配置成接收控制信号的输入焊盘，以及过应力保护电路。功率放大器由控制信号可控制。过应力保护电路包括电连接在输入焊盘和第一电源节点之间的过应力感测电路，电连接在输入焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到输入焊盘处的过电应力事件而激活可控钳位。
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
无线通信装置可以包括前端集成电路。系统板可以包括前端集成电路。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，在封装基板上方延伸的射频屏蔽结构，位于射频屏蔽结构的内部的前端集成电路，以及在射频屏蔽结构外部的封装基板上的天线。前端集成电路包括注入锁定振荡器驱动器级；
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
射频屏蔽结构可以包括布置在天线和前端集成电路之间的多个引线接合。射频屏蔽结构可以包括布置在前端集成电路的至少两侧周围的引线接合壁。射频屏蔽结构可以包括大致平行于封装基板的屏蔽层，并且前端集成电路可以布置在屏蔽层和封装基板之间。屏蔽层可以包括铜。封装模块还可以包括在屏蔽层上的保护层，使得屏蔽层布置在保护层和前端集成电路之间。保护层可以包括钛。
天线可以是多层天线。天线的第一部分可以在封装基板的第一侧上，并且天线的第二部分可以在封装基板的第二侧上，其中第二侧与第一侧相对。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括包含接地平面的多层基板，在多层基板的第一侧上的天线，以及在多层基板的第二侧上的前端集成电路。前端集成电路包括注入锁定振荡器驱动器级，接地平面位于天线和前端集成电路之间。
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
封装模块可以包括布置在前端集成电路周围并且电连接到接地平面的导电特征，导电特征和接地平面可以可操作地为前端集成电路提供屏蔽。导电特征可以包括焊料凸块。封装模块可以包括在前端集成电路周围的模制材料，以及延伸通过模制材料以将接地平面和焊料凸块的焊料凸块电连接的通孔。天线可以是折叠四分之一波天线。天线可以是环形天线。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑的晶体，以及由封装基板支撑的第二集成电路。第一集成电路布置在晶体和封装基板之间。第二集成电路包括包含注入锁定振荡器驱动器级的功率放大器。
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
晶体、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑并且布置在第一集成电路和封装基板之间的晶体组件，以及由封装基板支撑的第二集成电路。第二集成电路包括包含注入锁定振荡器驱动器级的功率放大器。
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
晶体组件可以包括晶体，配置成接收第一信号的输入端子，配置成输出第二信号的输出端子，导电柱，以及配置成封闭晶体的外壳。导电柱可以至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面，并且导电柱可以配置成传导不同于第一信号和第二信号的第三信号。晶体组件可以包括沿着外壳的一个或多个侧的多个导电柱，其中多个导电柱的每个导电柱从外壳的顶表面延伸到外壳的底表面。
晶体组件、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体组件和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以布置在晶体组件和第二集成电路之间。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的前端集成电路，以及由封装基板支撑的堆叠滤波器组件。前端集成电路包括包含注入锁定振荡器驱动器级的功率放大器。堆叠滤波器组件配置成滤波与前端集成电路关联的信号。
注入锁定振荡器驱动器级可以包括配置成提供差分到单端信号转换的输出平衡-不平衡变换器。注入锁定振荡器驱动器级可以由大致固定的电源电压供电。注入锁定振荡器驱动器级可以配置成接收单端输入信号，并且注入锁定振荡器驱动器级可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器驱动器级可以包括电连接到电感器-电容器储能器的负跨导电路，其中负跨导电路配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器驱动器级还可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。
堆叠滤波器组件可以包括多个无源部件，每个无源部件被封装为表面安装器件。至少一个无源部件可以与封装基板直接连通，并且至少另一无源部件可以由与封装基板直接连通的至少一个无源部件支撑在封装基板上方。堆叠滤波器组件可以包括pi滤波器电路、带通滤波器电路、带阻滤波器电路或陷波滤波器电路中的至少一个。
封装模块可以包括由封装基板支撑的其他集成电路。堆叠滤波器组件、前端集成电路和其他集成电路可以布置在封装基板的第一侧上。堆叠滤波器组件和其他电路可以布置在封装基板的第一侧上，并且前端集成电路可以布置在与第一侧相对的封装基板的第二侧上。其他集成电路可以布置在堆叠滤波器组件和第二集成电路之间。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。前端集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，在封装基板上方延伸的射频屏蔽结构，位于射频屏蔽结构的内部的前端集成电路，以及在射频屏蔽结构外部的封装基板上的天线。前端集成电路包括焊盘，过应力保护电路，以及电连接到信号节点的内部电路。过应力保护电路包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到焊盘处的过电应力事件而激活可控钳位。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
射频屏蔽结构可以包括布置在天线和前端集成电路之间的多个引线接合。射频屏蔽结构可以包括布置在前端集成电路的至少两侧周围的引线接合壁。射频屏蔽结构可以包括大致平行于封装基板的屏蔽层，并且前端集成电路可以布置在屏蔽层和封装基板之间。屏蔽层可以包括铜。封装模块还可以包括在屏蔽层上的保护层，使得屏蔽层布置在保护层和前端集成电路之间。保护层可以包括钛。
天线可以是多层天线。天线的第一部分可以在封装基板的第一侧上，并且天线的第二部分可以在封装基板的第二侧上，其中第二侧与第一侧相对。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括包含接地平面的多层基板，在多层基板的第一侧上的天线，以及在多层基板的第二侧上的前端集成电路。前端集成电路包括焊盘，过应力保护电路，以及电连接到信号节点的内部电路。过应力保护电路包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到焊盘处的过电应力事件而激活可控钳位。接地平面位于天线和前端集成电路之间。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
封装模块可以包括布置在前端集成电路周围并且电连接到接地平面的导电特征，导电特征和接地平面可以可操作地为前端集成电路提供屏蔽。导电特征可以包括焊料凸块。封装模块可以包括在前端集成电路周围的模制材料，以及延伸通过模制材料以将接地平面和焊料凸块的焊料凸块电连接的通孔。天线可以是折叠四分之一波天线。天线可以是环形天线。
无线通信装置可以包括封装模块。系统板可以包括封装模块。前端集成电路可以体现在绝缘体上半导体管芯上。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑的晶体，以及由封装基板支撑的第二集成电路。第一集成电路布置在晶体和封装基板之间。第二集成电路包括焊盘，过应力保护电路，以及电连接到信号节点的内部电路。过应力保护电路包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到焊盘处的过电应力事件而激活可控钳位。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
晶体、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的第一集成电路，由封装基板支撑并且布置在第一集成电路和封装基板之间的晶体组件，以及由封装基板支撑的第二集成电路。第二集成电路包括焊盘，过应力保护电路，以及电连接到信号节点的内部电路。过应力保护电路包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到焊盘处的过电应力事件而激活可控钳位。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
晶体组件可以包括晶体，配置成接收第一信号的输入端子，配置成输出第二信号的输出端子，导电柱，以及配置成封闭晶体的外壳。导电柱可以至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面，并且导电柱可以配置成传导不同于第一信号和第二信号的第三信号。晶体组件可以包括沿着外壳的一个或多个侧的多个导电柱，其中多个导电柱的每个导电柱从外壳的顶表面延伸到外壳的底表面。
晶体组件、第一集成电路和第二集成电路可以布置在封装基板的第一侧上。晶体组件和第一集成电路可以布置在封装基板的第一侧上，并且第二集成电路可以布置在与第一侧相对的封装基板的第二侧上。第一集成电路可以布置在晶体组件和第二集成电路之间。
无线通信装置可以包括封装模块。系统板可以包括封装模块。第一集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。第二集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种封装模块，其包括封装基板，由封装基板支撑的前端集成电路，以及由封装基板支撑的堆叠滤波器组件。前端集成电路包括焊盘，过应力保护电路，以及电连接到信号节点的内部电路。过应力保护电路包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于检测到焊盘处的过电应力事件而激活可控钳位。堆叠滤波器组件配置成滤波与前端集成电路关联的信号。
过应力感测电路可以包括多个二极管和第一场效应晶体管，所述第一场效应晶体管配置成响应于过电应力事件而激活，生成通过多个二极管的电流的流动。可控钳位可以包括与第一场效应晶体管电连接的第二场效应晶体管作为电流镜。阻抗元件可以包括电阻器。过应力保护电路还可以包括电连接在信号节点和第二电源节点之间的过冲限制电路。过应力保护电路可以包括配置成控制过冲限制电路的触发电压的至少一个二极管。第一电源节点可以是接地导轨，并且第二电源节点可以是电源导轨。
堆叠滤波器组件可以包括多个无源部件，每个无源部件被封装为表面安装器件。至少一个无源部件可以与封装基板直接连通，并且至少另一无源部件可以由与封装基板直接连通的至少一个无源部件支撑在封装基板上方。堆叠滤波器组件可以包括pi滤波器电路、带通滤波器电路、带阻滤波器电路或陷波滤波器电路中的至少一个。
封装模块可以包括由封装基板支撑的其他集成电路。堆叠滤波器组件、前端集成电路和其他集成电路可以布置在封装基板的第一侧上。堆叠滤波器组件和其他电路可以布置在封装基板的第一侧上，并且前端集成电路可以布置在与第一侧相对的封装基板的第二侧上。其他集成电路可以布置在堆叠滤波器组件和第二集成电路之间。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。
无线通信装置可以包括封装模块。系统板可以包括封装模块。其他集成电路可以包括微处理器和射频发射器电路或射频接收器电路中的至少一个。前端集成电路可以是绝缘体上半导体管芯。
本公开的另一方面是一种低噪声放大器系统，其包括低噪声放大器，开关，以及过载保护电路。低噪声放大器包括第一电感器，配置成放大射频信号的放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。开关耦合到放大电路。过载保护电路配置成基于与射频信号关联的信号水平调节开关的阻抗以为低噪声放大器提供过载保护。
开关可以是配置成将射频信号提供给放大电路以进行放大的输入开关。过载保护电路可以将反馈信号提供给输入开关的模拟控制输入以调节输入开关的阻抗。过载保护电路可以响应于检测到信号水平指示过载状况而增加输入开关的阻抗。低噪声放大器系统也可以包括耦合在过载保护电路的输出和输入开关的模拟控制输入之间的限制器使能电路，其中过载保护电路配置成通过限制器使能电路将反馈信号提供给模拟控制输入。限制器使能电路可以接收开关使能信号，并且响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开并关断输入开关。输入开关可以包括具有配置为模拟控制输入的栅极的场效应晶体管。
信号水平可以是低噪声放大器的输出信号水平。替代地，信号水平可以是低噪声放大器的输入信号水平。
过载保护电路可以包括检测器和误差放大器。检测器可以基于检测信号水平生成检测信号。误差放大器可以基于检测信号生成开关的反馈信号。检测器可以包括响应于低噪声放大器的过载状况而饱和的双极晶体管。检测器可以包括配置成对流动通过双极晶体管的电流进行滤波的电容器，并且检测器可以基于电容器上的电压生成检测信号。检测信号可以包括检测电流。误差放大器可以基于放大检测电流和参考电流之间的差值生成反馈信号。
开关可以通过包括第一电感器的匹配电路将射频信号提供给放大电路。匹配电路可以包括直流阻塞电容器以及串联在直流阻塞电容器和第一电感器之间的串联电感器。直流阻塞电容器、串联电感器和第一电感器可以串联布置在开关和放大电路的控制端子之间。
第一电感器和第二电感器可以一起用作变压器，所述变压器具有与放大电路的输入串联的初级绕组和连接在放大电路的晶体管和低电压基准之间的次级绕组。第二个电感器可以配置为退化电感器。开关可以与第二电感器串联。例如，第二电感器可以串联布置在开关和放大电路之间。
放大电路可以包括具有源极的场效应晶体管，并且第二电感器可以配置为源极退化电感器。第一电感器和第二电感器可以一起用作变压器，所述变压器具有与场效应晶体管的栅极串联的初级绕组和在场效应晶体管的源极处连接的次级绕组。
放大电路可以包括具有射极的双极晶体管，并且第二电感器可以配置为射极退化电感器。第一电感器和第二电感器可以一起用作变压器，所述变压器具有与双极晶体管的基极串联的初级绕组和在双极晶体管的射极处连接的次级绕组。
低噪声放大器系统可以包括串联布置在开关和第一电感器之间的串联电感器。低噪声放大器系统可以包括电连接在开关和串联电感器之间的直流阻塞电容器。低噪声放大器系统可以包括电连接到开关和串联电感器之间的节点的分流电容器。
本公开的另一方面是一种前端系统，其包括低噪声放大器，输入开关，以及过载保护电路。低噪声放大器包括第一电感器，配置成通过第一电感器接收射频信号并放大射频信号的放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。输入开关具有布置成控制输入开关的阻抗的控制输入。输入开关包括耦合到第一电感器的第一掷。过载保护电路配置成基于与低噪声放大器关联的信号水平将反馈信号提供给输入开关的控制输入。
前端系统可以包括旁路路径。输入开关可以包括电连接到旁路路径的第二掷。前端系统还可以包括功率放大器。输入开关还可以包括电连接到功率放大器的第三掷。低噪声放大器、旁路路径、多掷开关和功率放大器可以体现在单个管芯上。
前端系统可以包括输出开关，所述输出开关具有电连接到低噪声放大器的输出的至少第一掷。
输入开关可以在第一状态下将低噪声放大器的输入电连接到天线。
低噪声放大器、输入开关和过载保护电路可以体现在单个管芯上。
前端系统可以包括封闭低噪声放大器、输入开关和过载保护电路的封装。
在前端系统中，控制输入可以是模拟输入。
前端系统可以包括本文中讨论的低噪声放大器系统中的任何一种的一个或多个合适的特征。
本公开的另一方面是一种无线通信装置，其包括前端系统和与前端系统通信的天线。前端系统包括低噪声放大器，输入开关，以及过载保护电路。低噪声放大器包括第一电感器，配置成通过第一电感器接收射频信号并放大射频信号的放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。输入开关具有布置成控制输入开关的阻抗的控制输入。输入开关包括耦合到第一电感器的第一掷。过载保护电路配置成基于与低噪声放大器关联的信号水平将反馈信号提供给输入开关的控制输入。
前端系统可以配置成处理蓝牙信号。前端系统可以配置成处理ZigBee 信号。前端系统可以配置为处理Wi-Fi信号。
前端系统可以包括本文中讨论的前端系统中的任何一种的一个或多个合适的特征。
无线通信装置可以是移动电话。无线通信装置可以配置用于在个域网上无线通信。
本公开的另一方面是一种在低噪声放大器系统中提供过载保护的方法。方法包括使用低噪声放大器放大射频信号，低噪声放大器包括彼此磁耦合以提供负反馈以线性化低噪声放大器的第一和第二电感器；检测与低噪声放大器关联的指示过载状况的信号水平；以及响应于所述检测而增加耦合到低噪声放大器的放大电路的开关的阻抗以由此提供过载保护。
检测信号水平可以包括检测低噪声放大器的输出信号水平。替代地，检测信号水平可以包括检测低噪声放大器的输入信号水平。
开关可以是配置成将射频信号提供给低噪声放大器的输入开关。方法可以包括将过载保护电路的输出选择性地连接到输入开关的模拟控制输入。方法还可以包括响应于禁止开关使能信号而将过载保护电路的输出从模拟控制输入断开。
方法可以包括基于使用过载保护电路的误差放大器检测与低噪声放大器关联的信号水平生成反馈信号，其中增加开关的阻抗响应于反馈信号。检测可以包括生成检测电流。生成反馈信号可以包括放大检测电流和参考电流之间的差值。
检测信号水平可以包括响应于过载状况而饱和双极晶体管。检测信号水平也可以包括使用电容器对流动通过双极晶体管的电流进行滤波并且基于电容器上的电压控制被检测信号水平。
开关可以包括场效应晶体管。增加开关的阻抗可以包括将模拟信号提供给场效应晶体管的栅极。
第二电感器可以是源极退化电感器。替代地，第二电感器可以是射极退化电感器。开关可以与第二电感器串联布置。
开关可以是配置成将射频信号提供给低噪声放大器的输入开关。串联电感器可以串联布置在输入开关和第一电感器之间。方法可以包括使用电连接在输入开关和串联电感器之间的阻塞电容器阻塞与射频信号关联的直流信号分量。分流电容器可以电连接到输入开关和串联电感器之间的节点。
本公开的另一方面是一种射频放大器，其包括配置成接收射频输入信号的输入端子，配置成提供射频输出信号的输出端子，包括配置成放大射频输入信号以生成放大射频信号的注入锁定振荡器的驱动器级；以及配置成进一步放大放大射频以生成输出射频信号的堆叠输出级。堆叠输出级包括彼此串联的至少第一晶体管和第二晶体管的晶体管堆叠。
堆叠输出级可以在至少第一模式和第二模式下可操作。射频放大器可以包括偏压电路，所述偏压电路配置成在第一模式下将第二晶体管偏压到线性操作区域，并且在第二模式下将第二晶体管偏压为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压第二晶体管。偏压电路可以配置成基于模式控制信号动态地生成第一晶体管和第二晶体管的偏压。第二晶体管可以是场效应晶体管，并且偏压电路可以配置成偏压第二晶体管，使得第二晶体管在第二模式下具有小于75mV的漏极到源极电压。第二晶体管可以是场效应晶体管，并且偏压电路可以配置成偏压第二晶体管，使得第二晶体管在第二模式下具有小于100mV的漏极到源极电压。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以在至少三种不同的模式下可操作。堆叠输出级可以配置成接收电源电压，其中电源电压相对于第一模式在第二模式下具有更低的电压水平。射频放大器可以包括开关，所述开关配置成在第一模式下将放大射频信号提供给第二晶体管并且在第二模式下将放大射频信号提供给第一晶体管。
堆叠输出级可以包括与第一和第二晶体管串联的第三晶体管。第二晶体管可以串联布置在第一晶体管和第三晶体管之间。第一晶体管、第二晶体管和第三晶体管可以是绝缘体上硅晶体管。第二晶体管可以是具有电连接到第一晶体管的源极和电连接到第三晶体管的漏极的场效应晶体管。第一晶体管可以是共源晶体管，第二晶体管可以是共栅晶体管，并且第三晶体管可以是共栅晶体管。第一晶体管可以是共射晶体管，第二晶体管可以是共基晶体管，并且第三晶体管可以是共基晶体管。晶体管堆叠可以包括彼此串联的至少四个晶体管。
第一晶体管和第二晶体管可以是绝缘体上半导体晶体管。第一晶体管可以是共源晶体管，并且第二晶体管可以是共栅晶体管。第一晶体管可以是共射晶体管，并且第二晶体管可以是共基晶体管。
驱动器级可以是功率放大器输入级，并且堆叠输出级可以是功率放大器输出级。
射频放大器可以包括电连接到输出端子的输出匹配网络。输出匹配网络可以是F类输出匹配网络。输出匹配网络可以是AB类输出匹配网络。
堆叠输出级可以具有随着射频放大器的模式而改变的可调节电源电压。
射频放大器可以包括提供驱动器级的输出和堆叠输出级的输入之间的阻抗匹配的级间匹配网络。
注入锁定振荡器可以包括配置成提供差分到单端信号转换的输出平衡- 不平衡变换器。射频输入信号可以是单端输入信号，并且注入锁定振荡器可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
驱动器级可以由大致固定的电源电压供电。堆叠输出级可以具有随着射频放大器的模式而改变的可调节电源电压。
射频输入信号可以是具有大致恒定的信号包络的调制信号。
注入锁定振荡器可以包括电连接到电感器-电容器储能器的负跨导电路，并且负跨导电路可以配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器还可以包括具有控制负跨导电路的偏压电流的栅极偏压电压的偏压金属氧化物半导体晶体管。注入锁定振荡器可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。注入锁定振荡器可以包括配置成在驱动器级的输出处生成放大射频信号的输出变压器。电感器-电容器储能器可以包括与输出变压器的电感关联的电感器和与负跨导电路的寄生电容关联的电容器。
本公开的另一方面是一种射频信号放大的方法。方法包括接收射频输入信号作为射频放大器的输入，射频放大器包括驱动器级和堆叠输出级；使用驱动器级的注入锁定振荡器放大射频输入信号以生成放大射频信号；以及使用输出级的晶体管堆叠进一步放大放大射频信号，晶体管堆叠包括彼此串联的至少第一晶体管和第二晶体管。
方法还可以包括以选自至少第一模式和第二模式的选定模式操作堆叠输出级。方法还可以包括在第一模式下将第二晶体管偏压到线性操作区域，并且在第二模式下将第二晶体管偏压为开关。方法还可以包括在第二模式下在饱和操作区域中偏压第二晶体管。第二模式可以与比第一模式更低的功率关联。
方法还可以包括：相对于第一模式在第二模式下为堆叠输出级提供具有更低电压水平的可调节电源电压。方法可以包括使用输出匹配网络在射频放大器的输出处提供输出匹配。方法可以包括使用级间匹配网络在驱动器级的输出和堆叠输出级的输入之间提供级间匹配。
方法可以包括在注入锁定振荡器的输出处提供差分到单端信号转换。方法可以包括使用大致固定的电源电压为驱动器级供电。方法可以包括基于射频放大器的模式改变堆叠输出级的可调节电源电压。接收射频输入信号可以包括接收具有大致恒定的信号包络的调制信号。方法可以包括使用输入变压器在注入锁定振荡器的输入处提供单端到差分信号转换。方法可以包括使用负跨导电路保持注入锁定振荡器的电感器-电容器储能器的振荡器。方法可以包括通过控制偏压金属氧化物半导体晶体管的栅极偏压控制负跨导电路的偏压电流。方法可以包括使用信号注入电路将射频输入信号注入到电感器-电容器储能器中。
本公开的另一方面是一种前端系统，其包括低噪声放大器，包括驱动器级和堆叠输出级的功率放大器，以及电连接到低噪声放大器和功率放大器的开关。驱动器级包括配置成放大射频输入信号以生成放大射频信号的注入锁定振荡器。堆叠输出级配置成进一步放大放大射频以生成输出射频信号。堆叠输出级包括彼此串联的至少第一晶体管和第二晶体管的晶体管堆叠。
前端系统可以在多芯片模块上实现。前端系统可以在集成电路上实现。低噪声放大器和功率放大器可以体现在单个管芯上。管芯可以是绝缘体上半导体管芯。前端系统可以包括封闭功率放大器、低噪声放大器和开关的封装。
开关可以是第一多掷开关，所述第一多掷开关至少具有电耦合到功率放大器的第一掷和电耦合到低噪声放大器的第二掷。第一多掷开关还可以包括第三掷。前端系统可以包括电耦合到第三掷的旁路路径。前端系统还可以包括第二多掷开关，所述第二多掷开关至少具有电连接到功率放大器的第一掷和电连接到低噪声放大器的第二掷。第一多掷开关可以配置成在第一状态下将功率放大器的输出电连接到天线，并且第一多掷开关可以配置成在第二状态下将低噪声放大器电连接到天线。第一个多掷开关可以有至少两个极。
前端系统可以包括电耦合到开关的天线。
前端系统可以包括配置成生成用于堆叠输出级的电源电压的电源控制电路。电源控制电路可以包括DC到DC转换器。
堆叠输出级可以在至少第一模式和第二模式下可操作。前端系统可以包括偏压电路，所述偏压电路配置成在第一模式下将第二晶体管偏压到线性操作区域，并且在第二模式下将第二晶体管偏压为开关。偏压电路可以配置成在第二模式下在饱和操作区域中偏压第二晶体管。偏压电路可以配置成基于模式控制信号动态地生成第一晶体管和第二晶体管的偏压。第二晶体管可以是场效应晶体管，并且偏压电路可以配置成偏压第二晶体管，使得第二晶体管在第二模式下具有小于75mV的漏极到源极电压。第二晶体管可以是场效应晶体管，并且偏压电路可以配置成偏压第二晶体管，使得第二晶体管在第二模式下具有小于100mV的漏极到源极电压。第二模式可以与比第一模式更低的功率关联。堆叠输出级可以在至少三种不同的模式下可操作。堆叠输出级可以配置成接收电源电压，其中电源电压相对于第一模式在第二模式下具有更低的电压水平。前端系统可以包括开关，所述开关配置成在第一模式下将放大射频信号提供给第二晶体管并且在第二模式下将放大射频信号提供给第一晶体管。
堆叠输出级可以包括与第一和第二晶体管串联的第三晶体管。第二晶体管可以串联布置在第一晶体管和第三晶体管之间。第一晶体管、第二晶体管和第三晶体管可以是绝缘体上硅晶体管。第二晶体管可以是具有电连接到第一晶体管的源极和电连接到第三晶体管的漏极的场效应晶体管。第一晶体管可以是共源晶体管，第二晶体管可以是共栅晶体管，并且第三晶体管可以是共栅晶体管。第一晶体管可以是共射晶体管，第二晶体管可以是共基晶体管，并且第三晶体管可以是共基晶体管。晶体管堆叠可以包括彼此串联的至少四个晶体管。
第一晶体管和第二晶体管可以是绝缘体上半导体晶体管。第一晶体管可以是共源晶体管，并且第二晶体管可以是共栅晶体管。第一晶体管可以是共射晶体管，并且第二晶体管可以是共基晶体管。
堆叠输出级可以具有随着前端系统的模式而改变的可调节电源电压。
前端系统可以包括提供驱动器级的输出和堆叠输出级的输入之间的阻抗匹配的级间匹配网络。
注入锁定振荡器可以包括配置成提供差分到单端信号转换的输出平衡- 不平衡变换器。射频输入信号可以是单端输入信号，并且注入锁定振荡器可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
驱动器级可以由大致固定的电源电压供电。堆叠输出级可以具有随着前端系统的模式而改变的可调节电源电压。
射频输入信号可以是具有大致恒定的信号包络的调制信号。
前端系统可以包括电连接到堆叠输出级的输出的输出匹配网络。
射频输入信号可以是单端输入信号，并且注入锁定振荡器可以包括配置成将单端输入信号转换为差分输入信号的输入变压器。
注入锁定振荡器可以包括电连接到电感器-电容器储能器的负跨导电路，并且负跨导电路可以配置成将能量提供给电感器-电容器储能器以保持振荡。负跨导电路可以包括一对交叉耦合金属氧化物半导体晶体管。注入锁定振荡器还可以包括具有控制负跨导电路的偏压电流的栅极偏压电压的偏压金属氧化物半导体晶体管。注入锁定振荡器可以包括配置成基于射频输入信号向电感器-电容器储能器提供信号注入的信号注入电路。注入锁定振荡器可以包括配置成在驱动器级的输出处生成放大射频信号的输出变压器。电感器-电容器储能器可以包括与输出变压器的电感关联的电感器和与负跨导电路的寄生电容关联的电容器。
本公开的另一方面是一种无线通信装置，其包括包含驱动器级和堆叠输出级的功率放大器，配置成将射频输入信号提供给功率放大器的发射器，开关，以及经由开关电连接到堆叠输出级的输出的天线。驱动器级包括配置成放大射频输入信号以生成放大射频信号的注入锁定振荡器。堆叠输出级配置成进一步放大放大射频以生成输出射频信号。堆叠输出级包括彼此串联的至少第一晶体管和第二晶体管的晶体管堆叠。
无线通信装置可以包括配置成生成第二电源电压的电源控制电路。电源控制电路可以配置成从发射器接收模式控制信号。
无线个域网系统可以包括功率放大器和发射器，并且射频输入信号是无线个域网信号。无线局域网系统可以包括功率放大器和发射器，并且射频输入信号可以是无线局域网信号。功率放大器可以包括本文中讨论的功率放大器的一个或多个特征。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括第一管芯，所述第一管芯由基板支撑并且至少包括微处理器以及射频发射器电路和射频接收器电路中的一个或多个，由基板支撑的晶体，以及第二管芯，所述第二管芯由基板支撑并且实现包括射频功率放大器的射频前端的至少一部分。第一管芯布置在晶体和基板之间。基板布置在第一管芯和第二管芯之间。
封装模块可以包括封闭第一管芯和晶体的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种封装射频模块，其包括在封装基板上方延伸的射频屏蔽结构，由封装基板支撑并且在射频屏蔽结构的内部的第一管芯，在射频屏蔽结构外部由封装基板支撑的天线，以及由封装基板支撑的晶体。第一管芯布置在晶体和封装基板之间。第一管芯包括射频部件。
封装射频模块可以包括封闭第一管芯、晶体和天线的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种封装射频模块，其包括在封装基板上方延伸的射频屏蔽结构，由封装基板支撑并且在射频屏蔽结构的内部的第一管芯，在射频屏蔽结构外部由封装基板支撑的天线，以及由封装基板支撑的晶体。晶体布置在第一管芯和封装基板之间。第一个管芯包括射频部件。
封装射频模块可以包括封闭第一管芯、晶体和天线的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种用于无线通信装置中的封装射频模块。封装射频模块包括在封装基板上方延伸的射频屏蔽结构，由封装基板支撑并且在射频屏蔽结构的内部的第一集成电路管芯，在射频屏蔽结构外部由封装基板支撑的天线，以及由封装基板支撑的第二集成电路管芯。封装基板布置在第一集成电路管芯和第二集成电路管芯之间。
第一集成电路管芯可以实现包括射频功率放大器的射频前端的至少一部分，并且第二集成电路管芯可以实现射频基带子系统的至少一部分。封装射频模块可以包括封闭第一集成电路管芯和天线的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种用于无线通信装置中的封装射频模块。封装射频模块包括在封装基板上方延伸的射频屏蔽结构；由封装基板支撑并且在射频屏蔽结构的内部的第一无线装置部件；在射频屏蔽结构外部由封装基板支撑的天线；以及由封装基板支撑并且与封装基板间隔的第二无线装置部件，第一无线装置部件在第二无线装置部件和封装基板的第一表面之间，第二无线装置部件的至少第一悬伸部分延伸超出第一无线装置部件的周边的至少一部分。
第一无线装置部件可以包括射频部件。封装射频模块可以包括封闭第一无线装置部件、天线和第二无线装置部件的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种用于无线通信装置中的封装射频模块。封装射频模块包括具有第一侧和与第一侧相对的第二侧的多层基板，多层基板包括接地平面；在多层基板的第一侧上的天线；至少包括射频部件的第一管芯，第一管芯布置在多层基板的第二侧上，使得接地平面位于天线和射频部件之间；晶体，所述晶体布置在多层基板的第二侧上，使得第一管芯位于晶体和多层基板的第二侧之间；以及布置在射频部件周围并且电连接到接地平面的导电特征。
封装射频模块可以包括封闭第一管芯和晶体的包塑。第一个管芯可以包括微处理器。导电特征和接地平面可以配置成为射频部件提供屏蔽。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种射频模块，其包括具有第一侧和与第一侧相对的第二侧的多层基板，多层基板包括接地平面；在多层基板的第一侧上的天线；第一管芯，所述第一管芯至少包括布置在多层基板的第二侧上的射频接收器电路，使得接地平面位于天线和射频接收器电路之间；布置在射频接收器电路周围并且电连接到接地平面的导电特征；以及配置为与射频接收器电路连通的滤波器电路的堆叠滤波器组件，堆叠滤波器组件布置在多层基板的第二侧上。
第一管芯可以包括微处理器。导电特征和接地平面可以配置成为射频接收器电路提供屏蔽。堆叠滤波器组件可以包括多个无源部件。多个无源部件中的每个无源部件可以被封装为表面安装器件。至少一个无源部件可以与多层基板的第二侧直接连通，并且至少另一无源部件可以由与多层基板的第二侧直接连通的至少一个无源部件支撑在多层基板的第二侧上方。射频模块可以包括封闭第一管芯和堆叠滤波器组件的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种射频模块，其包括具有第一侧和与第一侧相对的第二侧的多层基板，多层基板包括接地平面；在多层基板的第一侧上的天线；实现射频功率放大器的第一集成电路管芯，第一集成电路管芯布置在多层基板的第二侧上，使得接地平面位于天线和射频功率放大器之间；布置在至少射频功率放大器周围并且电连接到接地平面的导电特征；以及布置在多层基板的第一侧上的第二集成电路管芯。
射频前端的至少一部分可以包括射频功率放大器。导电特征和接地平面可以配置成为射频功率放大器提供屏蔽。第二集成电路管芯可以实现射频基带子系统的至少一部分。射频模块可以包括封闭第二集成电路管芯和天线的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一管芯；以及配置成提供用于第一管芯中的时钟信号的晶体组件，晶体组件由基板支撑并且布置在第一管芯和基板之间，晶体组件包括晶体，导电柱，以及配置成封闭晶体的外壳，导电柱至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面。
第一管芯可以至少包括微处理器以及射频发射器电路和射频接收器电路中的一个或多个。时钟信号可以被提供用于微处理器以及射频发射器电路和射频接收器电路中的一个或多个中的至少一个。晶体组件还可以包括配置成接收第一信号的输入端子和配置成输出时钟信号的输出端子，导电柱配置成传导与第一信号和时钟信号不同的第三信号。封装模块可以包括封闭第一管芯和晶体组件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一管芯；以及配置成提供用于第一管芯中的时钟信号的晶体组件，晶体组件由基板支撑，第一管芯布置在晶体组件和基板之间，晶体组件包括晶体，导电柱，以及配置成封闭晶体的外壳，导电柱至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面。
第一管芯可以至少包括微处理器以及射频发射器电路和射频接收器电路中的一个或多个。时钟信号可以被提供用于微处理器以及射频发射器电路和射频接收器电路中的一个或多个中的至少一个。晶体组件还可以包括配置成接收第一信号的输入端子和配置成输出时钟信号的输出端子，导电柱配置成传导与第一信号和时钟信号不同的第三信号。封装模块可以包括封闭第一管芯和晶体组件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一管芯；配置成提供用于第一管芯中的时钟信号的晶体组件，晶体组件由基板支撑并且布置在第一管芯和基板之间，晶体组件包括晶体，导电柱，以及配置成封闭晶体的外壳，导电柱至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面；以及由基板支撑的堆叠滤波器组件，堆叠滤波器组件包括多个无源部件，至少一个无源部件与基板直接连通，并且至少另一无源部件由与基板直接连通的至少一个无源部件支撑在基板上方。
第一管芯可以包括微处理器和射频接收器电路中的至少一个。时钟信号可以被提供用于微处理器和射频接收器电路中的至少一个。堆叠滤波器组件可以配置为与射频接收器电路连通的滤波器电路。晶体组件还可以包括配置成接收第一信号的输入端子和配置成输出时钟信号的输出端子，导电柱配置成传导与第一信号和时钟信号不同的第三信号。多个无源部件的每个无源部件可以被封装为表面安装器件。封装模块可以包括封闭第一管芯、晶体组件和堆叠滤波器组件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一集成电路管芯；配置成将时钟信号提供给第一集成电路管芯的晶体组件，晶体组件由基板支撑并且布置在第一集成电路管芯和基板之间，晶体组件包括晶体，导电柱，以及配置成封闭晶体的外壳，导电柱至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面；以及由基板支撑的第二集成电路管芯，基板布置在第一集成电路管芯和第二集成电路管芯之间。
第一集成电路管芯可以实现射频基带子系统的至少一部分。时钟信号可以被提供给射频基带子系统的至少一部分。晶体组件还可以包括配置成接收第一信号的输入端子和配置成输出时钟信号的输出端子，导电柱配置成传导与第一信号和时钟信号不同的第三信号。第二集成电路管芯可以实现包括射频功率放大器的射频前端的至少一部分。封装模块可以包括封装第一集成电路管芯和晶体组件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一无线装置部件；由基板支撑并且与基板间隔的第二无线装置部件，第一无线装置部件在第二无线装置部件和基板之间，第二无线装置部件的至少第一悬伸部分延伸超出第一无线装置部件的周边的至少一部分；以及由基板支撑并且布置在第二无线装置部件的至少第一悬伸部分和基板之间的晶体组件，晶体组件包括晶体，导电柱，以及配置成封闭晶体的外壳，导电柱至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面。
晶体组件还可以包括配置成接收第一信号的输入端子和配置成输出第二信号的输出端子，导电柱配置成传导与第一信号和第二信号不同的第三信号。封装模块可以包括封闭第一无线装置部件、第二无线装置部件和晶体组件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一管芯；由基板支撑的堆叠滤波器组件，堆叠滤波器组件包括多个无源部件，至少一个无源部件与基板直接连通，并且至少另一无源部件由与基板直接连通的至少一个无源部件支撑在基板上方；以及由基板支撑的晶体，第一管芯布置在晶体和基板之间。
第一管芯可以至少包括微处理器和射频接收器电路。堆叠滤波器组件可以配置为与射频接收器电路连通的滤波器电路。多个无源部件的每个无源部件可以被封装为表面安装器件。封装模块可以包括封闭第一管芯、堆叠滤波器组件和晶体的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一管芯；由基板支撑并且包括多个无源部件的堆叠滤波器组件，至少一个无源部件与基板直接连通，并且至少另一无源部件由与基板直接连通的至少一个无源部件支撑在基板上方；以及由基板支撑并且布置在第一管芯和基板之间的晶体。
第一管芯可以至少包括微处理器和射频接收器电路。堆叠滤波器组件可以配置为与射频接收器电路连通的滤波器电路。多个无源部件的每个无源部件可以被封装为表面安装器件。封装模块可以包括封闭第一管芯、堆叠滤波器组件和晶体的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一管芯；由基板支撑的堆叠滤波器组件，堆叠滤波器组件包括多个无源部件，至少一个无源部件与基板直接连通，并且至少另一无源部件由与基板直接连通的至少一个无源部件支撑在基板上方；以及由基板支撑的第二管芯，基板布置在第一管芯和第二管芯之间。
第一管芯可以至少包括微处理器和射频接收器电路。堆叠滤波器组件可以配置为与射频接收器电路连通的滤波器电路。第二管芯可以实现包括射频功率放大器的射频前端的至少一部分。多个无源部件的每个无源部件可以被封装为表面安装器件。封装模块可以包括封闭第一管芯和堆叠滤波器组件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于射频无线装置的封装模块。封装模块包括由基板支撑并且至少包括微处理器和射频接收器电路的第一无线装置部件；由基板支撑并且与基板间隔的第二无线装置部件，第一无线装置部件在第二无线装置部件和基板之间，第二无线装置部件的至少第一悬伸部分延伸超出第一无线装置部件的周边的至少一部分；以及由基板支撑并且配置为与射频接收器电路连通的滤波器电路的堆叠滤波器组件，堆叠滤波器组件包括多个无源部件，至少一个无源部件与基板直接连通，堆叠滤波器组件布置在至少第一悬伸部分和基板之间。
多个无源部件的每个无源部件可以被封装为表面安装器件。至少另一无源部件可以由与基板直接连通的至少一个无源部件支撑在基板上方。封装模块可以包括封闭第一无线装置部件、第二无线装置部件和堆叠滤波器组件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑并且包括微处理器、射频发射器电路和射频接收器电路中的至少一个的第一管芯；配置成提供用于第一管芯中的定时信号的晶体，晶体由基板支撑并且布置在第一管芯和基板之间；以及由基板支撑并且实现包括射频功率放大器的射频前端的至少一部分的第二管芯，基板布置在第一管芯和第二管芯之间。
封装模块可以包括封闭第一管芯和晶体的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于射频无线装置中的封装模块。封装模块包括由基板支撑的第一无线装置部件；由基板支撑并与基板间隔并且实现射频基带子系统的至少一部分的第二无线装置部件，第一无线装置部件位于第二无线装置部件和基板之间，第二无线装置部件的至少第一悬伸部分延伸超出第一无线装置部件的周边的至少一部分；以及由基板支撑并且实现包括射频功率放大器的射频前端的至少一部分的第三无线装置部件，基板布置在第二无线装置部件和第三无线装置部件之间。
封装模块可以包括封闭第一无线装置部件和第二无线装置部件的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一无线装置部件；由基板支撑并且与基板间隔的第二无线装置部件，第一无线装置部件在第二无线装置部件和基板之间，第二无线装置部件的至少第一悬伸部分延伸超出第一无线装置部件的周边的至少一部分；以及由基板支撑的晶体，第一无线装置部件和第二无线装置部件布置在晶体和基板之间。
封装模块可以包括封闭第一无线装置部件、第二无线装置部件和晶体的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装模块。封装模块包括由基板支撑的第一无线装置部件；由基板支撑并且与基板间隔的第二无线装置部件，第一无线装置部件位于第二无线装置部件和基板之间，第二无线装置部件的至少第一悬伸部分延伸超出第一无线装置部件的周边的至少一部分；以及由基板支撑的晶体，晶体布置在第二无线装置部件的至少第一悬伸部分内以及第二无线装置部件和基板之间。
封装模块可以包括封闭第一无线装置部件、第二无线装置部件和晶体的包塑。无线通信装置可以包括封装模块。系统板组件可以包括封装模块。
本公开的另一方面是一种用于无线通信装置中的封装射频模块。封装射频模块包括在封装基板上方延伸的射频屏蔽结构；由封装基板支撑并且在射频屏蔽结构的内部的第一管芯，第一管芯包括射频部件；在射频屏蔽结构外部由封装基板支撑的天线；以及由封装基板支撑并且布置在第一管芯和封装基板之间的晶体组件，晶体组件包括晶体，导电柱，以及配置成封闭晶体的外壳，导电柱至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面。
封装射频模块可以包括封闭第一管芯、晶体组件和天线的包塑。晶体组件还可以包括配置成接收第一信号的输入端子，配置成输出第二信号的输出端子，并且导电柱配置成传导与第一信号和第二信号不同的第三信号。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种用于无线通信装置中的封装射频模块。封装射频模块包括在封装基板上方延伸的射频屏蔽结构；由封装基板支撑并且在射频屏蔽结构的内部的第一管芯，第一管芯包括射频接收器电路；在射频屏蔽结构外部由封装基板支撑的天线；以及由封装基板支撑并且配置为与射频接收器电路连通的滤波器电路的堆叠滤波器组件，堆叠滤波器组件包括多个无源部件，至少一个无源部件与封装基板直接连通，并且至少另一无源部件由与封装基板直接连通的至少一个无源部件支撑在封装基板上方。
多个无源部件的每个无源部件可以被封装为表面安装器件。封装射频模块可以包括封闭第一管芯、堆叠滤波器组件和天线的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块
本公开的另一方面是一种用于无线通信装置中的封装射频模块。封装射频模块包括具有第一侧和与第一侧相对的第二侧的多层基板，多层基板包括接地平面；在多层基板的第一侧上的天线；至少包括射频部件的第一管芯，第一管芯布置在多层基板的第二侧上，使得接地平面位于天线和射频部件之间；晶体，所述晶体布置在多层基板的第二侧上，使得晶体位于第一管芯和多层基板的第二侧之间；以及布置在射频部件周围并且电连接到接地平面的导电特征。
第一管芯可以包括微处理器。导电特征和接地平面可以配置成为射频部件提供屏蔽。封装射频模块可以包括封闭第一管芯和晶体的包塑。无线通信装置可以包括封装射频模块。系统板组件可以包括封装射频模块。
本公开的另一方面是一种射频模块，其包括具有第一侧和与第一侧相对的第二侧的多层基板，多层基板包括接地平面；在多层基板的第一侧上的天线；第一管芯，所述第一管芯至少包括布置在多层基板的第二侧上的射频部件，使得接地平面位于天线和射频部件之间；布置在射频部件周围并且电连接到接地平面的导电特征；以及晶体组件，所述晶体组件布置在多层基板的第二侧上，使得晶体组件位于第一管芯和多层基板的第二侧之间，晶体组件包括晶体，导电柱，以及配置成封闭晶体的外壳，导电柱至少部分地形成在外壳的一侧内并且从外壳的顶表面延伸到底表面。
导电特征和接地平面可以配置成为射频部件提供屏蔽。晶体组件还可以包括配置成接收第一信号的输入端子，配置成输出第二信号的输出端子，导电柱配置成传导与第一信号和第二信号不同的第三信号。封装射频模块可以包括封闭第一管芯和晶体组件的包塑。无线通信装置可以包括射频模块。系统板组件可以包括射频模块。
本公开的另一方面是一种射频模块，其包括：多层基板，所述多层基板包括接地平面并且具有第一侧和与第一侧相对的第二侧；在多层基板的第一侧上的天线；射频部件，所述射频部件布置在多层基板的第二侧上，使得接地平面位于天线和射频部件之间；与多层基板的第二侧间隔的第一无线装置部件；以及布置在射频部件周围并且电连接到接地平面的导电特征。射频部件位于第一无线装置部件和多层基板的第二侧之间，第一无线装置部件的至少第一悬伸部分延伸超出射频部件的周边的至少一部分。
导电特征和接地平面可以配置成为射频部件提供屏蔽。射频模块可以包括封闭射频部件和第一无线装置部件的包塑。无线通信装置可以包括射频模块。系统板组件可以包括射频模块。
为了总结本公开，本文已描述了本发明的某些方面、优点和新颖特征。应当理解不一定可以根据任何特定实施例实现所有这些优点。因此，可以以获得或优化本文中教导的一个优点或一组优点的方式来体现或实现这些创新中的任何一个，而不必获得本文中可能教导或建议的其他优点。
本申请通过引用在此并入下列申请的完整公开：2016年12月29日提交的、名称为“前端系统(FRONT END SYSTEMS)”的美国临时专利申请 No.62/440,241；2017年3月31日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMS ANDRELATED DEVICES, INTEGRATED CIRCUITS,MODULES,AND METHODS)”的美国临时专利申请No.62/480,002；2017年10月10日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMS AND RELATED DEVICES,INTEGRATED CIRCUITS,MODULES,ANDMETHODS)”的美国临时专利申请No.62/570,549；2017年10月12日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMS AND RELATED DEVICES,INTEGRATED CIRCUITS,MODULES,AND METHODS)”的美国临时专利申请No.62/571,409；2017年12月4日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT ENDSYSTEMS AND RELATED DEVICES,INTEGRATED CIRCUITS,MODULES, AND METHODS)”的美国临时专利申请No.62/594,179；以及2017年12月 7日提交的、名称为“前端系统以及相关装置、集成电路、模块和方法(FRONT END SYSTEMS AND RELATED DEVICES,INTEGRATEDCIRCUITS, MODULES,AND METHODS)”的美国临时专利申请No.62/595,935。。
本申请也通过引用在此并入下列申请的完整公开：2017年5月5日提交的、名称为“具有集成天线的屏蔽视频部件(SHIELDED RADIO FREQUENCY COMPONENT WITHINTEGRATED ANTENNA)”的美国专利申请 No.15/585,631；2016年12月22日提交、名称为“用于放大器的阻抗变换电路(IMPEDANCE TRANSFORMATION CIRCUIT FOR AMPLIFIER)”的美国专利申请No.15/389,097；2017年3月14日提交的、名称为“用于低噪声放大器的过载保护的装置和方法(APPARATUS AND METHODS FOR OVERLOAD PROTECTION OF LOW NOISEAMPLIFIERS)”的美国专利申请No.15/458,423；2016年12月29日提交的、名称为“用于过电应力保护的装置和方法(APPARATUS AND METHODS FOR ELECTRICAL OVERSTRESSPROTECTION)”的美国专利申请No.15/393,590；2017年3 月30日提交的、名称为“多模式堆叠放大器(MULTI MODE STACKED AMPLIFIER)”的美国专利申请No.15/474,905；2017年5月2日提交的、名称为“用于具有注入锁定振荡器驱动器级的功率放大器的装置和方法(APPARATUS AND METHODS FOR POWER AMPLIFIERS WITH AN INJECTION-LOCKEDOSCILLATOR DRIVER STAGE)”的美国专利申请 No.15/584,463；2017年4月18日提交的、名称为“射频模块的选择性屏蔽 (SELECTIVE SHIELDING OF RADIO FREQUENCY MODULES)”的美国专利申请No.15/490,346；2017年4月18日提交的、名称为“用于选择性屏蔽射频模块的方法(METHODS FOR SELECTIVELY SHIELDING RADIO FREQUENCY MODULES)”的美国专利申请No.15/490,349；2017年4月18 日提交的、名称为“具有多层天线的选择性屏蔽射频模块(SELECTIVELY SHIELDING RADIO FREQUENCY MODULE WITH MULTI-LAYER ANTENNA)”的美国专利申请No.15/490,436；2017年4月17日提交的、名称为“包括堆叠片上系统的射频系统级封装(RADIO FREQUENCY SYSTEM-IN-PACKAGE INCLUDING A STACKED SYSTEM-ON-CHIP)”的美国专利申请No.15/489,506；2017年4月17日提交的、名称为“具有竖直布置的射频部件的系统级封装(SYSTEM IN PACKAGE WITH VERTICALLY ARRANGED RADIO FREQUENCYCOMPONENTRY)”的美国专利申请 No.15/489,532；2017年4月17日提交的、名称为“减小形状因数射频系统级封装(REDUCED FORM FACTOR RADIO FREQUENCY SYSTEM-IN-PACKAGE)”的美国专利申请No.15/489,607；2017年4月17 日提交的、名称为“具有导电柱的晶体封装(CRYSTAL PACKAGING WITH CONDUCTIVE PILLARS)”的美国专利申请No.15/489,631；2017年4月17 日提交的、名称为“用于减小形状因数的表面安装器件堆叠(SURFACE MOUNTDEVICE STACKING FOR REDUCED FORM FACTOR)”的美国专利申请No.15/489,563；2017年4月17日提交的、名称为“具有堆叠计时晶体的射频系统级封装(RADIO FREQUENCY SYSTEM-IN-PACKAGE WITH STACKED CLOCKING CRYSTAL)”的美国专利申请No.15/489,528；2017 年7月19日提交的、名称为“用于低噪声放大器的阻抗变换电路和过载保护 (IMPEDANCETRANSFORMATION CIRCUIT AND OVERLOAD PROTECTION FOR LOSE NOISE AMPLIFIER)”的美国专利申请 No.15/654,050；2017年10月17日提交的、名称为“射频模块(RADIO FREQUENCYMODULES)”的美国临时专利申请No.62/440,034；以及2016 年12月29日提交的、名称为“具有注入锁定振荡器驱动器级和堆叠输出级的射频放大器(RADIO FREQUENCY AMPLIFIERSWITH INJECTION-LOCKED OSCILLATOR DRIVER STAGE AND STACKED OUTPUT STAGE)”的美国临时专利申请No.62/573,524。
通过引用并入的专利申请中描述的特征的任何组合可以与本文中描述的一个或多个方面组合实现。
附图说明
图1A示出了前端系统的一个示例的示意性框图。
图1B示出了前端系统的另一示例的示意性框图。
图2是根据实施例的前端系统的示意性框图，所述前端系统包括多模式功率放大器和具有磁耦合电感器的低噪声放大器。
图3是根据实施例的前端系统的示意性框图，所述前端系统包括具有注入锁定振荡器驱动器级的功率放大器和具有磁耦合电感器的低噪声放大器。
图4是根据实施例的前端系统的示意性框图，所述前端系统包括天线侧开关，功率放大器，低噪声放大器，和过载保护电路。
图5是根据实施例的前端系统的示意性框图，所述前端系统包括射频开关，低噪声放大器，过载保护电路，和多模式功率放大器。
图6是根据实施例的前端集成电路的示意性框图，所述前端集成电路包括过应力保护电路和具有磁耦合电感器的低噪声放大器。
图7是根据实施例的前端集成电路的示意性框图，所述前端集成电路包括过应力保护电路和低噪声放大器系统。
图8是根据实施例的前端集成电路的示意性框图，所述前端集成电路包括过应力保护电路和多模式功率放大器。
图9是根据实施例的前端集成电路的示意性框图，所述前端集成电路包括过应力保护电路和包括注入锁定振荡器驱动器级的功率放大器。
图10是根据实施例的封装模块的示意图，所述封装模块包括在射频屏蔽结构内的具有磁耦合电感器的低噪声放大器以及在射频屏蔽结构外部的天线。
图11是根据实施例的封装模块的示意图，所述封装模块包括在射频屏蔽结构内的低噪声放大器和过载保护电路以及在射频屏蔽结构外部的天线。
图12是根据实施例的封装模块的示意图，所述封装模块包括在射频屏蔽结构内的多模式功率放大器以及在射频屏蔽结构外部的天线。
图13是根据实施例的封装模块的示意图，所述封装模块包括在射频屏蔽结构内的注入锁定振荡器驱动器级以及在射频屏蔽结构外部的天线。
图14是根据实施例的封装模块的示意图，所述封装模块包括在射频屏蔽结构内的过应力保护电路以及在射频屏蔽结构外部的天线。
图15A是根据实施例的封装模块的横截面，所述封装模块包括在天线和前端集成电路之间的接地平面。
图15B至15F是根据某些实施例的包括各种前端集成电路的图15A的封装模块的示例性横截面。在图15B中，前端集成电路包括具有磁耦合电感器的低噪声放大器。在图15C中，前端集成电路包括低噪声放大器和过载保护电路。在图15D中，前端集成电路包括多模式功率放大器。在图15E中，前端集成电路包括包含注入锁定振荡器驱动器级的功率放大器。在图15F中，前端集成电路包括过应力保护电路。
图16是根据实施例的封装模块的横截面，所述封装模块包括集成电路，与集成电路垂直集成的晶体，以及包括具有磁耦合电感器的低噪声放大器的其他集成电路。
图17是根据实施例的封装模块的横截面，所述封装模块包括集成电路，与集成电路垂直集成的晶体，以及包括低噪声放大器和过载保护电路的其他集成电路。
图18是根据实施例的封装模块的横截面，所述封装模块包括集成电路，与集成电路垂直集成的晶体，以及包括多模式功率放大器的其他集成电路。
图19是根据实施例的封装模块的横截面，所述封装模块包括集成电路，与集成电路垂直集成的晶体，以及包括具有注入锁定振荡器驱动器级的功率放大器的其他集成电路。
图20是根据实施例的封装模块的横截面，所述封装模块包括集成电路，与集成电路垂直集成的晶体，以及包括过应力保护电路的其他集成电路。
图21是根据实施例的封装模块的横截面，所述封装模块包括集成电路，在集成电路下方的晶体组件，以及包括具有磁耦合电感器的低噪声放大器的其他集成电路。
图22是根据实施例的封装模块的截面图，所述封装模块包括集成电路，在集成电路下方的晶体组件，以及包括低噪声放大器和过载保护电路的其他集成电路。
图23是根据实施例的封装模块的横截面，所述封装模块包括集成电路，在集成电路下方的晶体组件，以及包括多模式功率放大器的其他集成电路。
图24是根据实施例的封装模块的横截面，所述封装模块包括集成电路，在集成电路下方的晶体组件，以及包括具有注入锁定振荡器驱动器级的功率放大器的其他集成电路。
图25是根据实施例的封装模块的横截面，所述封装模块包括集成电路，在集成电路下方的晶体组件，以及包括过应力保护电路的其他集成电路。
图26是根据实施例的封装模块的框图，所述封装模块包括堆叠滤波器组件和具有磁耦合电感器的低噪声放大器。
图27是根据实施例的封装模块的框图，所述封装模块包括堆叠滤波器组件和低噪声放大器以及过载保护电路。
图28是根据实施例的封装模块的框图，所述封装模块包括堆叠滤波器组件和多模式功率放大器。
图29是根据实施例的封装模块的框图，所述封装模块包括堆叠滤波器组件和具有注入锁定振荡器驱动器级的功率放大器。
图30是根据实施例的封装模块的框图，所述封装模块包括堆叠滤波器组件和过应力保护电路。
图31是物联网(IoT)网络的一个示例的示意图。
图32A是支持IoT的手表的一个示例的示意图。
图32B是用于支持IoT的对象的前端系统的一个示例的示意图。
图33A是支持IoT的车辆的一个示例的示意图。
图33B是用于支持IoT的对象的前端系统的另一示例的示意图。
图34A是支持IoT的工业设备的一个示例的示意图。
图34B是用于支持IoT的对象的前端系统的另一示例的示意图。
图35A是支持IoT的锁的一个示例的示意图。
图35B是用于图35A的支持IoT的锁的电路板的一个示例的示意图。
图36A是支持IoT的恒温器的一个示例的示意图。
图36B是用于图36A的支持IoT的恒温器的电路板的一个示例的示意图。
图37A是支持IoT的灯的一个示例的示意图。
图37B是用于图37A的支持IoT的灯的电路板的一个示例的示意图。
图38A示出了射频系统的一个示例的示意性框图。
图38B示出了射频系统的另一示例的示意性框图。
图38C示出了射频系统的另一示例的示意性框图。
图38D示出了射频系统的另一示例的示意性框图。
图38E示出了射频系统的另一示例的示意性框图。
图38F示出了射频系统的另一示例的示意性框图。
图39A是无线通信装置的一个示例的示意图。
图39B是无线通信装置的另一示例的示意图。
图39C是无线通信装置的另一示例的示意图。
图40A是根据实施例的低噪声放大器的示意图，所述低噪声放大器包括场效应晶体管和阻抗变换电路。
图40B是根据实施例的低噪声放大器的示意图，所述低噪声放大器包括双极晶体管和阻抗变换电路。
图40C是根据实施例的低噪声放大器的示意图，所述低噪声放大器包括双极晶体管，场效应晶体管，和阻抗变换电路。
图40D是根据实施例的低噪声放大器的示意图，所述低噪声放大器包括放大电路和阻抗变换电路。
图41A是根据实施例的低噪声放大器系统的示意图。
图41B是根据实施例的低噪声放大器系统的示意图。
图41C是根据实施例的低噪声放大器系统的示意图。
图41D是根据实施例的包括示例性偏压电路的低噪声放大器系统的示意图。
图41E是根据实施例的具有偏压和匹配电路的低噪声放大器系统的示意图。
图41F是根据实施例的包括示例性偏压和匹配电路的低噪声放大器系统的示意图。
图42是对应于图41A的无源阻抗网络的史密斯圆图。
图43示出了根据实施例的低噪声放大器的磁耦合电感器的物理布局。
图44是根据一个实施例的具有过载保护的低噪声放大器(LNA)系统的示意图。
图45A是根据另一实施例的具有过载保护的LNA系统的示意图。
图45B是根据另一实施例的具有过载保护的LNA系统的示意图。
图46A是根据一个实施例的LNA和检测器的示意图。
图46B是根据另一实施例的LNA和检测器的示意图。
图47是根据一个实施例的误差放大器的示意图。
图48A是根据一个实施例的限制器使能电路的示意图。
图48B是根据另一实施例的限制器使能电路的示意图。
图49是根据另一实施例的具有过载保护的LNA系统的示意图。
图50是示例性功率放大器系统的示意图。
图51是示出在固定输出功率水平下对于堆叠放大器的不同导通角的峰值输出电压与直流(DC)电流之间的关系的图形。
图52A示出了具有堆叠中的三个晶体管的堆叠放大器以及针对电源电压的堆叠放大器的最大容许电压摆幅。
图52B示出了具有堆叠中的两个晶体管的堆叠放大器以及针对与图52A 相同的电源电压的堆叠放大器的最大容许电压摆幅。
图53A是根据实施例的针对两种操作模式示出的具有概念偏压的三层堆叠功率放大器架构的示意图。
图53B是针对不同操作模式示出的具有概念偏压的图53A的三层堆叠功率放大器架构的示意图。
图53C是根据实施例的针对第一操作模式示出的具有概念偏压的功率放大器系统的示意图。
图53D是针对第二操作模式示出的具有概念偏压的图53C的功率放大器系统的示意图。
图54A是根据实施例的处于第一模式的堆叠放大器和偏压电路的示意图。
图54B是根据实施例的处于第二模式的图54A的堆叠放大器和偏压电路的示意图。
图55A是根据实施例的处于第一模式的具有双极晶体管的堆叠放大器和偏压电路的示意图。
图55B是根据实施例的处于第二操作模式的图55A的堆叠放大器和偏压电路的示意图。
图56A是根据实施例的处于第一模式的具有堆叠中的四个晶体管的堆叠放大器和偏压电路的示意图。
图56B是处于不同模式的图56A的堆叠放大器和偏压电路的示意图。
图56C是处于不同于图56A和56B的模式的图56A的堆叠放大器和偏压电路的示意图。
图57A是根据实施例的处于第一模式的具有堆叠中的两个晶体管的堆叠放大器和偏压电路的示意图。
图57B是根据实施例的处于第二模式的图57A的堆叠放大器和偏压电路的示意图。
图58A是根据实施例的具有开关以选择性地将输入信号提供给三层堆叠中的不同晶体管的三层堆叠功率放大器架构的示意图。
图58B是根据实施例的针对不同操作模式示出的具有概念偏压的图58A 的三层堆叠功率放大器架构的示意图。
图59是功率放大器系统的一个示例的示意图。
图60是多模式功率放大器的一个示例的示意图。
图61A、61B和61C示出了图60的多模式功率放大器的一个实现方式的模拟结果的图形。图61A示出了功率附加效率(PAE)和增益对输出功率的图形。图61B示出了电流消耗对输出功率的图形。图61C示出了功率水平对输出功率的图形。
图62A是根据一个实施例的多模式功率放大器的示意图。
图62B是根据另一实施例的多模式功率放大器的示意图。
图63是根据一个实施例的注入锁定振荡器驱动器级的示意图。
图64是可以包括一个或多个过电应力(EOS)保护电路的集成电路的一个示例的示意图。
图65A是可以包括一个或多个EOS保护电路的模块的一个示例的示意图。
图65B是沿着线65B-65B截取的图65A的模块的横截面。
图65C是根据另一实施例的模块的横截面。
图66A是根据一个实施例的包括EOS保护电路的集成电路(IC)接口的示意图。
图66B是根据另一实施例的包括EOS保护电路的IC接口的示意图。
图66C是根据另一实施例的包括EOS保护电路的IC接口的示意图。
图67是图66A的EOS保护电路的电压对时间的图形的一个示例。
图68A是根据另一实施例的包括EOS保护电路的IC接口的示意图。
图68B是根据另一实施例的包括EOS保护电路的IC接口的示意图。
图69是根据实施例的包括射频部件和集成天线的示例性射频模块的示意图。
图70是根据实施例的在射频部件上形成屏蔽层之前的图1的射频模块的横截面图。
图71是根据实施例的具有在射频部件上而不在天线上的屏蔽层的图1的射频模块的横截面图。
图72A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的示例性过程的流程图。
图72B、72C、72D和72E示出了根据实施例的对应于图72A的过程的各种阶段的示例性模块或模块的条带。
图73A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的另一示例性过程的流程图。
图73B、73C、73D、73E和73F示出了根据实施例的对应于图73A的过程的各种阶段的示例性模块或模块的条带。
图74A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的另一示例性过程的流程图。
图74B、74C、74D、74E和74F示出了根据实施例的对应于图74A的过程的各种阶段的示例性模块，模块的条带，或模块组。
图75A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的另一示例性过程的流程图。
图75B、75C、75D、75E和75F示出了根据实施例的对应于图75A的过程的各种阶段的示例性模块或模块组。
图76A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的另一示例性过程的流程图。
图76B、76C、76D、76E、76F、76G、76H和76I示出了根据实施例的对应于图76A的过程的各种阶段的示例性模块，模块的条带，或模块组。
图77A是根据实施例的射频模块的示例的示意图。
图77B是根据实施例的射频模块的示例的示意图。图77C是在形成屏蔽层和保形结构之后的图77B的射频模块的另一视图。
图77D是根据实施例的选择性屏蔽射频模块的示例的示意图。
图77E是根据实施例的选择性屏蔽射频模块的示例的示意图。
图77F是根据实施例的选择性屏蔽射频模块的示例的示意图。
图77G示出了根据实施例的具有使射频模块的一部分未屏蔽的消融图案的屏蔽射频模块的示例。
图77H示出了根据实施例的选择性屏蔽射频模块的示例。
图77I示出了根据实施例的具有两个屏蔽部分之间的未屏蔽部分的选择性屏蔽射频模块的示例。
图77J示出根据实施例的具有屏蔽部分之间的未屏蔽部分的选择性屏蔽射频模块的示例。
图78A和78B示出了根据实施例的包括在封装基板的相对侧上实现的集成天线的射频模块。图78A是射频模块的俯视图。图78B是射频模块的仰视图。
图79A示出了根据实施例的包括在模制材料上部分地实现的集成天线的射频模块。图79B示出了图79A的射频模块的另一视图。
图80示出了根据实施例的具有与RF部件屏蔽的集成天线的RF模块。
图81A示出了根据实施例的具有通过模孔的RF模块。图81B示出了根据实施例的在图81A中所示的导电层在天线上去除之后的RF模块。
图82A是根据实施例的具有打印天线的载体上的屏蔽RF部件的俯视图。图82B是具有打印天线的载体上的屏蔽RF部件的侧视图。
图83A示出了根据实施例的封装系统中的天线的横截面。
图83B示出根据实施例的封装系统中的天线的横截面。
图84示出了根据实施例的具有提供间隙的焊料凸块的封装系统中的天线的横截面。
图85A示出根据实施例的具有封装模块中的天线和布置在系统板上的另一部件的系统板组件。
图85B示出了根据实施例的具有封装模块中的天线和布置在系统板上的另一部件的系统板组件的横截面。
图85C示出了根据实施例的具有封装模块中的天线和布置在系统板上的另一部件的系统板组件的横截面。
图86是根据实施例的封装系统中的天线的横截面图。
图87A是根据实施例的具有集成天线的层射频电路组件的示例性横截面图。
图87B是根据另一实施例的具有集成天线的层射频电路组件的示例性横截面图。
图88A示出了根据实施例的射频电路组件的示例性打印天线。
图88B示出了根据另一实施例的射频电路组件的示例性打印天线。
图89A是根据实施例的射频电路组件的射频部件层的示例。
图89B是根据另一实施例的射频电路组件的射频部件层的示例。
图89C是根据另一实施例的射频电路组件的射频部件层的示例。
图89D是根据另一实施例的射频电路组件的射频部件层的示例。
图90A示出了多芯片模块的俯视图。图90B示出了多芯片模块的框图。图90C示出了多芯片模块的侧视图。
图91示出了根据某些实施例的用于无线装置中的系统级封装的实施例。
图92示出了根据某些实施例的用于无线装置中的系统级封装的另一实施例。
图93示出了根据某些实施例的用于无线装置中的系统级封装的另一实施例。
图94A示出了根据某些实施例的用于无线装置中的系统级封装的另一实施例。
图94B示出了根据某些实施例的用于系统级封装中的表面安装晶体的另一实施例。
图94C示出根据某些实施例的用于系统级封装中的表面安装晶体的另一实施例。
图94D示出了根据某些实施例的用于系统级封装中的表面安装晶体的另一实施例。
图95示出了根据某些实施例的用于无线装置中的系统级封装的另一实施例。
图96示出了根据某些实施例的用于无线装置中的系统级封装的另一实施例。
图97示出了根据某些实施例的用于无线装置中的系统级封装的另一实施例。
图98A1示出了根据某些实施例的具有导电柱的示例性晶体组件。
图98A2示出了根据某些实施例的具有与一个或多个侧上的导电柱连通的导电层的示例性晶体组件。
图98B1示出根据某些实施例的包括晶体和前端集成电路的示例性组件的横截面图。
图98B2示出了根据某些实施例的包括晶体和表面声波(SAW)器件的示例性组件的横截面图。
图98C示出了根据某些实施例的示例性晶体组件的仰视图。
图98D示出了根据某些实施例的包括在晶体组件上方的倒装芯片组件的示例性系统级封装。
图98E示出了根据某些实施例的包括在晶体组件下方的倒装芯片组件的示例性系统级封装。
图98F示出了根据某些实施例的包括安装到晶体组件的盖的FEIC的示例性电路组件。
图99示出了根据某些实施例的包括支撑件的示例性堆叠组件。
图100A-100D示出了根据某些实施例的用于表面安装器件的示例性接合配置。图100A示出了接合在接合源和表面安装器件之间的引线接合。图100B 示出了接合在接合源和水平定向表面安装器件之间的引线接合。图100C示出了接合在接合源和竖直定向表面安装器件之间的引线接合。图100D示出了接合在接合源和竖直定向表面安装器件之间的引线接合，以及接合在表面安装器件和可接合器件之间的另一引线接合。
图101A1示出了根据某些实施例的用于表面安装器件的第一示例性堆叠配置。
图101A2示出了根据某些实施例的用于图101A1的堆叠配置的示例性电路图。
图101B1示出了根据某些实施例的用于表面安装器件的第二示例性堆叠配置。
图101B2示出了根据某些实施例的用于图101B1的堆叠配置的示例性电路图。
图101C1示出了根据某些实施例的用于表面安装器件的第三示例性堆叠配置。
图101C2示出了根据某些实施例的用于表面安装器件的第四示例性堆叠配置。
图101C3示出了根据某些实施例的用于图101C1和101C2的堆叠配置的示例性电路图。
图101D1示出了根据某些实施例的用于表面安装器件的第五示例性堆叠配置。
图101D2示出了根据某些实施例的用于图101D1的堆叠配置的示例性电路图。
图101E示出了根据某些实施例的示例性电路板布局。
图101F示出了根据某些实施例的具有示例性接合配置和示例性堆叠配置的示例性电路板布局。
图102示出了根据某些实施例的堆叠组件的实施例。
图103示出了根据某些实施例的堆叠组件的另一实施例。
图104示出了根据某些实施例的包括支撑件和间隔件的示例性堆叠组件。
图105示出了根据某些实施例的包括多个堆叠组件的示例性电路组件。
图106是根据某些实施例的用于无线装置中的系统级封装的示例性框图。
图107是示出根据某些实施例的包括系统级封装的简化无线装置的示例性框图。
具体实施方式
某些实施例的以下描述呈现了具体实施例的各种描述。然而，本文中所述的创新可以以多种不同的方式来体现，例如，由权利要求限定和涵盖。在本说明书中，参考了附图，其中相同的附图标记可以指示相同或功能相似的元件。应当理解附图中所示的元件不一定按比例绘制。而且，应当理解某些实施例可以包括比附图中所示的元件更多的元件和/或附图中所示的元件的子集。此外，一些实施例可以包含来自两个或更多个附图的特征的任何合适的组合。本文中提供的标题仅仅是为了方便，并不一定影响权利要求的范围或含义。
前端系统
前端系统可以用于处理经由一个或多个天线发射和/或接收的信号。例如，前端系统可以包括在一个或多个天线和收发器之间的信号路径中的开关，滤波器，放大器，和/或其他电路。
在前端系统中实现本文中所述的一个或多个特征可以获得许多优点，包括但不限于下列的一个或多个：更高功率附加效率(PAE)，更紧凑布局，更低成本，更高线性度，对过应力的超强鲁棒性，和/或增强集成。而且，在前端系统中实现本文中所述的一个或多个特征可以获得期望的品质因数(FOM) 和/或前端系统被评级的其他度量。尽管为了示例性目的在本文中结合前端系统描述了一些特征，但是应当理解，本文中所述的原理和优点可以应用于各种各样的其他电子器件。
图1A示出了前端系统10的一个示例的示意性框图。前端系统10包括天线侧开关2，收发器侧开关3，旁路电路4，功率放大器5，低噪声放大器 (LNA)6，以及控制和偏压电路7。前端系统10可以包含在本文的章节中描述的一个或多个特征。
尽管在图1A中示出了前端系统的一个示例，但是可以以各种各样的方式适应前端系统。例如，前端系统可以包括更多或更少的部件和/或信号路径。因此，本文中的教导可应用于以各种各样的方式实现的前端系统。
在某些实现方式中，诸如图1A的前端系统10的前端系统在集成电路或半导体管芯上实现。在这样的实现方式中，前端系统可以被称为前端集成电路(FEIC)。在其他实现方式中，前端系统被实现为模块。在这样的实现方式中，前端系统可以被称为前端模块(FEM)。
因此，在一些实现方式中，前端系统10在封装模块中实现。这样的封装模块可以包括相对低成本的层压件和一个或多个管芯，其将低噪声放大器与功率放大器和/或开关功能组合。一些这样的封装模块可以是多芯片模块。在某些实现方式中，前端系统10的所示部件中的一些或全部可以体现在单个集成电路或管芯上。这样的管芯可以使用任何合适的工艺技术来制造。作为一个示例，管芯可以是绝缘体上半导体管芯，如绝缘体上硅(SOI)管芯。
如图1A中所示，前端系统10包括天线侧开关2和收发器侧开关3之间的多个信号路径。例如，示出的前端系统10包括包含旁路电路4的旁路信号路径，包括功率放大器5的发射信号路径，以及包括LNA 6的接收信号路径。尽管示出了具有三个信号路径的示例，但是前端系统可以包括更多或更少的信号路径。
天线侧开关2用于控制信号路径到天线(图1A中未示出)的连接。例如，天线侧开关2可以用于将发射信号路径、接收信号路径或旁路信号路径中的特定一个连接到天线。另外，收发器侧开关3用于控制信号路径到收发器(图1A中未示出)的连接。例如，收发器侧开关3可以用于将发射信号路径、接收信号路径或旁路信号路径中的特定一个连接到收发器。在某些实现方式中，天线侧开关2和/或收发器侧开关3实现为多掷开关。
图1B示出了前端系统20的另一示例的示意性框图。图1B的前端系统 20类似于图1A的前端系统10，区别在于前端系统20还包括集成天线11。在某些实现方式中，前端系统包括集成天线。例如，前端系统可以与一个或多个集成天线一起在模块上实现。
参考图1A和1B，旁路网络4可以包括用于匹配和/或旁通接收信号路径和发射信号路径的任何合适的网络。旁路网络4可以例如由无源阻抗网络或由导电迹线或导线实现。
LNA 6可以用于放大来自天线的接收信号。LNA 6可以以各种各样的方式实现。
在某些实施例中，根据章节I(具有阻抗变换电路的低噪声放大器)的一个或多个特征实现LNA 6。例如，LNA 6可以用退化电感器(例如，源极退化电感器或射极退化电感器)和串联输入电感器之间的磁耦合实现。这些磁耦合电感器实际上可以提供变压器，其具有与输入串联的初级绕组和电连接的次级绕组，其中退化电感器电连接到放大器件(例如，在场效应晶体管放大器件的源极处或在双极晶体管放大器件的射极处)。以该方式提供磁耦合电感器允许输入匹配电感器具有较低的电感值和相应的小尺寸。而且，由磁耦合电感器提供的负反馈可以为LNA 6提供增加的线性度。
在某些实施例中，根据章节II(低噪声放大器的过载保护)的一个或多个特征实现LNA 6和天线侧开关2。例如，天线侧开关2可以包括用于控制天线和LNA 6的输入之间的阻抗的模拟控制输入。另外，包括过载保护电路以基于检测LNA 6的信号水平将反馈提供给开关的模拟控制输入。因此，过载保护电路检测LNA 6是否过载。另外，当过载保护电路检测到过载状况时，过载保护电路将反馈提供给开关的模拟控制输入以增加开关的阻抗并且减小由LNA 6接收的输入信号的幅度。以该方式实现LNA 6和天线侧开关2限制在LNA 6的放大晶体管内出现的大电流和/或电压摆动状况。
功率放大器5可以用于放大从收发器接收的发射信号以便经由天线进行发射。功率放大器5可以以各种各样的方式实现。
在某些实现方式中，根据章节III(多模式功率放大器)的一个或多个特征实现功率放大器5。例如，功率放大器5可以包括堆叠输出级和偏压电路，所述偏压电路基于模式偏压堆叠输出级的堆叠晶体管。在一个示例中，偏压电路可以在第一模式下将堆叠中的晶体管偏压到线性操作区域，并且在第二模式下将晶体管偏压为开关。因此，偏压电路可以偏压堆叠输出级，使得堆叠输出级表现得像相对于第一模式在第二模式下堆叠中的晶体管较少。这样的操作可以导致满足不同功率模式的设计规范，其中提供给堆叠输出级的电源电压基于模式而改变。
在某些实现方式中，根据章节IV(具有注入锁定振荡器驱动器级的功率放大器)的一个或多个特征实现功率放大器5。例如，功率放大器5可以包括使用注入锁定振荡器实现的驱动器级和具有随着功率放大器5的模式而改变的可调节电源电压的输出级。通过以该方式实现功率放大器5，功率放大器5表现出优异的效率，包括在低功率模式下。例如，在低功率模式下，用于为输出级供电的可调节电源电压减小，并且驱动器级对功率放大器5的总体效率具有相对较大的影响。通过以该方式实现功率放大器5，可以增强功率放大器的效率，特别是在功率放大器的输出级在不同操作模式下以电源电压的大差异操作的应用中。
继续参考图1A和1B，控制和偏压电路7可以用于控制和偏压各种前端电路。例如，控制和偏压电路7可以接收用于控制LNA 6，天线侧开关2，收发器侧开关3，和/或功率放大器5的控制信号。控制信号可以以各种方式提供给控制和偏压电路7，例如在管芯的输入焊盘上。在一个示例中，控制信号包括模式信号或偏压控制信号中的至少一种。
图1A的前端系统10和图1B的前端系统20可以在一个或多个半导体管芯上实现。在某些实现方式中，半导体管芯中的至少一个包括使用根据章节 V(过电应力保护)的一个或多个特征实现的过电应力(EOS)保护电路保护的引脚或焊盘。例如，EOS保护电路可以包括电连接在半导体管芯的焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，电连接在信号节点和第一电源节点之间并且由过应力感测电路选择性地可激活的可控钳位，以及电连接在信号节点和第二电源节点之间的过冲限制电路。当在焊盘处检测到EOS事件时，过应力感测电路激活可控钳位。因此，EOS保护电路布置成将与EOS事件关联的电荷转移离开信号节点以提供 EOS保护。通过以该方式实现前端系统可以实现增强的EOS保护，更低的静态功耗，和/或更紧凑的管芯布局。在某些实现方式中，焊盘是接收用于控制功率放大器5和/或LNA 6的控制信号的输入焊盘。
根据某些实施例，图1A和/或1B的前端系统可以包括RF屏蔽和/或RF 隔离结构。在某些实现方式中，根据章节VI(射频模块的选择性屏蔽)的一个或多个特征实现图1A和/或1B的前端系统。例如，前端系统可以实现为部分屏蔽的射频模块。另外，在射频模块的屏蔽部分上包括屏蔽层，并且未屏蔽射频模块的未屏蔽部分。屏蔽层可以屏蔽前端系统的某些部件(例如功率放大器5和/或LNA 6)，并且使其他部件(例如集成天线11)未屏蔽。
在某些实现方式中，根据章节VII(具有集成天线的屏蔽射频部件)的一个或多个特征实现图1A和/或1B的前端系统。例如，前端系统可以包括层压基板，所述层压基板包括打印在顶层上的天线以及用于屏蔽顶层下方的层上的接地平面。另外，前端的至少一个电子部件可以沿着层压基板的底层布置，并且焊料凸块布置在电子部件周围并且电连接到接地平面。焊料凸块可将模块附接到载体或直接附接到系统板。电子部件可以由焊料凸块围绕，并且电子部件的外边缘可以具有通过通孔连接到接地平面的接地焊料凸块。因此，当模块放置到载体或系统板上时，可以完成具有屏蔽结构，并且屏蔽结构可以用作电子部件周围的法拉第笼。
在某些实施例中，本文中公开的前端系统在半导体管芯上实现为前端集成电路(FEIC)。在某些实现方式中，根据章节VIII(具有堆叠部件的封装模块)的一个或多个特征实现FEIC。例如，FEIC可以包括在封装模块中，所述封装模块将多个芯片和无源部件(如电容器和电阻器)堆叠到封装基板上的紧凑区域中。通过在这样的封装模块中实现FEIC，可以实现更小的占地面积和/或更紧凑的基板面积。
根据某些实施例，封装模块包括FEIC，晶体振荡器和片上系统(SoC)，如收发器管芯。在某些实现方式中，根据章节VIII的一个或多个特征实现封装模块。例如，SoC可堆叠在晶体组件上以节省空间并且提供较短的晶体迹线。晶体组件包括容纳在外壳中的晶体振荡器，所述外壳包括用于将来自SoC 的信号路由到基板和/或提供导热性的一个或多个导电柱。
根据某些实施例，封装模块包括FEIC，滤波器组件和SoC。在某些实现方式中，根据章节VIII的一个或多个特征实现封装模块。例如，滤波器组件可以与封装模块的其他管芯和部件堆叠以减小封装模块的占地面积。此外，以该方式堆叠滤波器组件可以减小信号运载导体的长度，由此减少寄生效应并且增强信号传输性能。
本文中讨论的前端系统可以包括功率放大器和低噪声放大器。这样的前端系统可以以改善的性能和/或效率操作。前端系统可以是前端模块和/或前端集成电路。在某些实施例中，功率放大器和低噪声放大器可以体现在公共绝缘体上半导体管芯上，如公共绝缘体上硅管芯。功率放大器和低噪声放大器都可以耦合到公共开关。例如，公共开关可以是天线侧开关。功率放大器可以根据在本文中讨论的任何合适的原理和优点来实现。低噪声放大器可以根据在本文中讨论的任何合适的原理和优点来实现。将参考图2至5描述包括功率放大器和低噪声放大器的一些示例性前端系统。
图2是根据实施例的前端系统30的示意性框图，所述前端系统包括多模式功率放大器31和具有磁耦合电感器的低噪声放大器32。多模式功率放大器31在前端系统30的发射路径中。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器31包括包含两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31可以包括在章节III中讨论的特征的任何合适的组合。低噪声放大器32在前端系统30的接收路径中。低噪声放大器32是上面讨论的低噪声放大器6的示例。低噪声放大器32包括第一电感器，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。低噪声放大器32可以包括在章节I中讨论的特征的任何合适的组合。前端系统30也包括射频开关33。射频开关33是上面讨论的天线侧开关2的示例。射频开关33可以是配置成传递射频信号的任何合适的多掷开关。射频开关33可以在第一状态下将公共节点电耦合到发射路径，并且在第二状态下将公共节点电耦合到接收路径。公共节点可以是射频开关33的天线端口。
图3是根据实施例的前端系统34的示意性框图，所述前端系统包括具有注入锁定振荡器驱动器级的功率放大器35和具有磁耦合电感器的低噪声放大器32。功率放大器35在前端系统34的发射路径中。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35包括注入锁定振荡器驱动器级。功率放大器35可以包括在章节IV中讨论的特征的任何合适的组合。低噪声放大器32在前端系统34的接收路径中。低噪声放大器32是上面讨论的低噪声放大器6的示例。低噪声放大器32包括第一电感器，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。低噪声放大器32可以包括在章节I中讨论的特征的任何合适的组合。前端系统34也包括射频开关33。射频开关33是上面讨论的天线侧开关2的示例。射频开关33可以是配置成传递射频信号的任何合适的多掷开关。射频开关33可以在第一状态下将公共节点电耦合到发射路径，并且在第二状态下将公共节点电耦合到接收路径。公共节点可以是射频开关33的天线端口。
图4是根据实施例的前端系统36的示意性框图，所述前端系统包括射频开关33，功率放大器35，低噪声放大器37，和过载保护电路38。射频开关 33是上面讨论的天线侧开关2的示例。低噪声放大器37是上面讨论的低噪声放大器6的示例。低噪声放大器37包括电耦合到射频开关33的第一掷的输入。过载保护电路38配置成基于低噪声放大器37的信号水平调节射频开关33的阻抗。低噪声放大器37和/或过载保护电路38可以包括在章节II中讨论的特征的任何合适的组合。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35包括电耦合到射频开关33的第二掷的输出。功率放大器35包括注入锁定振荡器驱动器级。功率放大器35可以包括在章节IV中讨论的特征的任何合适的组合。
图5是根据实施例的前端系统39的示意性框图，所述前端系统包括射频开关33，低噪声放大器37，过载保护电路38，和多模式功率放大器31。射频开关33是上面讨论的天线侧开关2的示例。低噪声放大器37是上面讨论的低噪声放大器6的示例。低噪声放大器37包括电耦合到射频开关33的第一掷的输入。过载保护电路38配置成基于低噪声放大器37的信号水平调节射频开关33的阻抗。低噪声放大器37和/或过载保护电路38可以包括在章节II中讨论的特征的任何合适的组合。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器31包括包括两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31可以包括在章节III中讨论的特征的任何合适的组合。
前端集成电路可以包括过应力保护。过应力保护电路可以为前端集成电路的输入/输出焊盘提供过电应力保护。这样的前端集成电路可以包括根据本文中讨论的任何合适的原理和优点实现的功率放大器和/或根据本文中讨论的任何合适的原理和优点实现的低噪声放大器。将参考图6至9描述包括过应力保护电路的一些示例性前端集成电路。
图6是根据实施例的前端集成电路40的示意性框图，所述前端集成电路包括过应力保护电路和具有磁耦合电感器的低噪声放大器32。低噪声放大器 32是上面讨论的低噪声放大器6的示例。低噪声放大器32包括第一电感器，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器。低噪声放大器32由控制信号可控制。低噪声放大器32可以包括在章节I中讨论的特征的任何合适的组合。前端集成电路40 也包括配置成接收控制信号的输入焊盘41。过应力保护电路包括电连接在输入焊盘41和第一电源节点V1之间的过应力感测电路42，电连接在输入焊盘 41和信号节点之间的阻抗元件43，以及电连接在信号节点和第一电源节点 V1之间的可控钳位44。过应力感测电路42配置成响应于在输入焊盘41处检测到过电应力事件而激活可控钳位44。静电放电(ESD)事件是过电应力事件的示例。输入焊盘41和/或过应力保护电路可以包括在章节V中讨论的特征的任何合适的组合。
图7是根据实施例的前端集成电路46的示意性框图，所述前端集成电路包括过应力保护电路和低噪声放大器系统。低噪声放大器系统包括天线侧开关47，包括电耦合到天线侧开关47的输入的低噪声放大器37，以及配置成基于低噪声放大器37的信号水平调节天线侧开关47的阻抗的过载保护电路 38。低噪声放大器37由控制信号可控制。低噪声放大器37是上面讨论的低噪声放大器6的示例。天线侧开关47是上面讨论的天线侧开关2的示例。低噪声放大器37、过载保护电路38和/或天线侧开关47可以包括在章节II中讨论的特征的任何合适的组合。前端集成电路46也包括配置成接收控制信号的输入焊盘41。过应力保护电路包括电连接在输入焊盘41和第一电源节点V1之间的过应力感测电路42，电连接在输入焊盘41和信号节点之间的阻抗元件43，以及电连接在信号节点和第一电源节点V1之间的可控钳位44。过应力感测电路42配置成响应于在输入焊盘41处检测到过电应力事件而激活可控钳位44。静电放电(ESD)事件是过电应力事件的示例。输入焊盘41和/ 或过应力保护电路可以包括在章节V中讨论的特征的任何合适的组合。
图8是根据实施例的前端集成电路48的示意性框图，所述前端集成电路包括过应力保护电路和多模式功率放大器31。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器31包括包括两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器31的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31由控制信号可控制。多模式功率放大器31可以包括在章节III中讨论的特征的任何合适的组合。前端集成电路 48也包括配置成接收控制信号的输入焊盘41。过应力保护电路包括电连接在输入焊盘41和第一电源节点V1之间的过应力感测电路42，电连接在输入焊盘41和信号节点之间的阻抗元件43，以及电连接在信号节点和第一电源节点V1之间的可控钳位44。过应力感测电路42配置成响应于在输入焊盘41 处检测到过电应力事件而激活可控钳位44。静电放电(ESD)事件是过电应力事件的示例。输入焊盘41和/或过应力保护电路可以包括在章节V中讨论的特征的任何合适的组合。
图9是根据实施例的前端集成电路49的示意性框图，所述前端集成电路包括过应力保护电路和包括注入锁定振荡器驱动器级的功率放大器35。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35包括注入锁定振荡器驱动器级。功率放大器35由控制信号可控制。功率放大器35可以包括在章节IV中讨论的特征的任何合适的组合。前端集成电路49也包括配置成接收控制信号的输入焊盘41。过应力保护电路包括电连接在输入焊盘41和第一电源节点V1之间的过应力感测电路42，电连接在输入焊盘41和信号节点之间的阻抗元件43，以及电连接在信号节点和第一电源节点V1之间的可控钳位44。过应力感测电路42配置成响应于在输入焊盘41处检测到过电应力事件而激活可控钳位44。静电放电(ESD)事件是过电应力事件的示例。输入焊盘41和/或过应力保护电路可以包括在章节V中讨论的特征的任何合适的组合。
封装模块可以包括在公共封装基板上的集成天线和前端集成电路。前端集成电路可以位于射频屏蔽结构的内部。屏蔽结构可以包括在集成的前端上形成的屏蔽层，使得天线与公共封装基板相反地未屏蔽。射频屏蔽结构可以屏蔽前端集成电路免受来自集成天线和/或来自射频屏蔽结构外部的其他部件的电磁干扰。替代地或附加地，射频屏蔽结构可以屏蔽天线和/或其他部件免受来自前端集成电路的电磁干扰。因此，天线可以集成在封装模块中，并且射频屏蔽结构可以减小封装模块的部件之间的电磁干扰。根据一些实施例，集成天线可以是多层天线。在一些情况下，多层天线可以具有在基板的第一侧上实现的第一部分和在与基板的第一侧相对的基板的第二侧上实现的第二部分。将参考图10至14描述具有集成天线和在射频屏蔽结构的内部上的前端集成电路的一些示例性封装模块。图10至14示出了封装模块，而没有在前端集成电路上并且不在天线上形成的屏蔽层。例如，可以根据章节VI中讨论的任何原理和优点形成这样的屏蔽层。
图10是根据实施例的封装模块50的示意图，所述封装模块包括在射频屏蔽结构51内的具有磁耦合电感器的低噪声放大器32以及在射频屏蔽结构 51外部的天线52。图10在平面图中示出了封装模块50，而没有射频屏蔽结构51的顶部屏蔽层。封装模块50包括封装基板53，在封装基板53上方延伸的射频屏蔽结构51，位于射频屏蔽结构51的内部的前端集成电路54，以及在射频屏蔽结构51外部的封装基板53上的天线52。射频屏蔽结构51可以包括在章节VI中讨论的一个或多个合适的特征。天线52可以包括在章节 VI中讨论的一个或多个合适的特征。封装基板53可以包括在章节VI中讨论的一个或多个合适的特征。前端集成电路54包括低噪声放大器32，所述低噪声放大器包括第一电感器，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器32。低噪声放大器 32是上面讨论的低噪声放大器6的示例。低噪声放大器32可以包括在章节I 中讨论的特征的任何合适的组合。
图11是根据实施例的封装模块55的示意图，所述封装模块包括在射频屏蔽结构52内的低噪声放大器37和过保护电路38以及在射频屏蔽结构52 外部的天线。图11在平面图中示出了封装模块55，而没有射频屏蔽结构51 的顶部屏蔽层。封装模块55包括封装基板53，在封装基板53上方延伸的射频屏蔽结构51，位于射频屏蔽结构51的内部的前端集成电路54'，以及在射频屏蔽结构51外部的封装基板53上的天线52。射频屏蔽结构51可以包括在章节VI中讨论的一个或多个合适的特征。天线52可以包括在章节VI中讨论的一个或多个合适的特征。封装基板53可以包括在章节VI中讨论的一个或多个合适的特征。前端集成电路54'包括天线侧开关47，包括电耦合到天线侧开关47的输入的低噪声放大器37，以及配置成基于低噪声放大器37的信号水平调节天线侧开关47的阻抗的过载保护电路38。低噪声放大器37是上面讨论的低噪声放大器6的示例。天线侧开关47是上面讨论的天线侧开关2 的示例。低噪声放大器37和/或过载保护电路38和/或天线侧开关47可以包括在章节II中讨论的特征的任何合适的组合。
图12是根据实施例的封装模块56的示意图，所述封装模块包括在射频屏蔽结构51内的多模式功率放大器31以及在射频屏蔽结构51外部的天线 52。封装模块56包括封装基板53，在封装基板53上方延伸的射频屏蔽结构 51，位于射频屏蔽结构51的内部的前端集成电路54”，以及在射频屏蔽结构 51外部的封装基板53上的天线52。射频屏蔽结构51可以包括在章节VI中讨论的一个或多个合适的特征。天线52可以包括在章节VI中讨论的一个或多个合适的特征。封装基板53可以包括在章节VI中讨论的一个或多个合适的特征。前端集成电路54”包括多模式功率放大器31，所述多模式功率放大器31包括包含两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器31可以包括在章节III中讨论的特征的任何合适的组合。
图13是根据实施例的封装模块57的示意图，所述封装模块包括在射频屏蔽结构51内的具有注入锁定振荡器驱动器级的功率放大器35以及在射频屏蔽结构51外部的天线52。封装模块56包括封装基板53，在封装基板53 上方延伸的射频屏蔽结构51，位于射频屏蔽结构51的内部的前端集成电路 54”'，以及在射频屏蔽结构51外部的封装基板53上的天线52。射频屏蔽结构51可以包括在章节VI中讨论的一个或多个合适的特征。天线52可以包括在章节VI中讨论的一个或多个合适的特征。封装基板53可以包括在章节VI 中讨论的一个或多个合适的特征。前端集成电路54”'包括注入锁定振荡器驱动器级。如图所示，功率放大器35包括注入锁定振荡器驱动器级。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35和/或注入锁定振荡器驱动器级可以包括在章节IV中讨论的特征的任何合适的组合。
图14是根据实施例的封装模块58的示意图，所述封装模块包括在射频屏蔽结构51内的过应力保护电路以及在射频屏蔽结构51外部的天线52。封装模块56包括封装基板53，在封装基板53上方延伸的射频屏蔽结构51，位于射频屏蔽结构51的内部的前端集成电路54””，以及在射频屏蔽结构51外部的封装基板53上的天线52。射频屏蔽结构51可以包括在章节VI中讨论的一个或多个合适的特征。天线52可以包括在章节VI中讨论的一个或多个合适的特征。封装基板53可以包括在章节VI中讨论的一个或多个合适的特征。前端集成电路54””包括焊盘41，过应力保护电路，以及电连接到信号节点的内部电路59。过应力保护电路包括电连接在焊盘41和第一电源节点V1之间的过应力感测电路42，电连接在焊盘41和信号节点之间的阻抗元件43，以及电连接在信号节点和第一电源节点V1之间的可控钳位44。过应力感测电路42配置成响应于在焊盘41处检测到过电应力事件而激活可控钳位44。过应力保护电路可以包括在章节V中讨论的特征的任何合适的组合。
封装模块可以包括通过多层基板的接地平面与前端集成电路屏蔽的天线。接地平面可以屏蔽前端集成电路免受天线的电磁干扰。替代地或附加地，接地平面可以屏蔽天线免受来自前端集成电路的电磁干扰。因此，天线可以集成在封装模块中，并且接地平面可以减小封装模块的部件之间的电磁干扰。将参考图15A至15F描述具有位于天线和前端集成电路之间的接地平面的一些示例性封装模块。
图15A是根据实施例的封装模块60的横截面，所述封装模块包括在天线62和前端集成电路63之间的接地平面61。封装模块60包括包含接地平面61的多层基板64，在多层基板64的第一侧上的天线62，以及在多层基板 64的第二侧上的前端集成电路63。接地平面61位于天线62和前端集成电路 63之间。接地平面61可操作以为前端集成电路63提供屏蔽。封装模块60 可以包括在章节VII中讨论的特征的任何合适的组合。
如图所示，封装模块60也包括布置在天线层62和接地平面61之间的绝缘层65，其他层66(例如，包括信号路由和/或无源部件)，从接地平面61 延伸到多层基板64的底侧的通孔67，包封前端集成电路63的模制材料68，延伸通过模制材料68的通过模孔69，以及焊料凸块70。
图15B至15F是包括各种前端集成电路63的封装模块60的示例性横截面。在这些图中，接地焊料凸块70围绕前端集成电路并且形成围绕前端集成电路的屏蔽结构的一部分。如图所示，接地焊料凸块70围绕信号路由焊料凸块73。信号路由焊料凸块73提供在路由层中具有金属路由的前端集成电路 63之间的连接的至少一部分，所述路由层布置在前端集成电路63和接地平面61之间。尽管图15B至15F示出了包括在前端集成电路中的电路，但是大多数前端集成电路也将包括在这些图中未示出的其他电路。在一些实施例中，前端集成电路63包括与图15B至15F中的两个或更多个关联的电路。
如图15B中所示，前端集成电路63可以包括低噪声放大器32，所述低噪声放大器32包括第一电感器，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器32。低噪声放大器32是上面讨论的低噪声放大器6的示例。低噪声放大器32可以包括在章节I中讨论的特征的任何合适的组合。
如图15C中所示，前端集成电路63可以包括天线侧开关47，包括经由天线侧开关47电耦合到天线62的输入的低噪声放大器37，以及配置成基于低噪声放大器37的信号水平调节天线侧开关47的阻抗的过载保护电路38。低噪声放大器37是上面讨论的低噪声放大器6的示例。低噪声放大器37和/ 或过载保护电路38可以包括在章节II中讨论的特征的任何合适的组合。
如图15D中所示，前端集成电路63可以包括多模式功率放大器31，所述多模式功率放大器31包括包括两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器31可以包括在章节III中讨论的特征的任何合适的组合。
如图15E中所示，前端集成电路63可以包括注入锁定振荡器驱动器级。如图所示，功率放大器35包括注入锁定振荡器驱动器级。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35和/或注入锁定振荡器驱动器级可以包括在章节IV中讨论的特征的任何合适的组合。
如图15F中所示，前端集成电路63可以包括焊盘(连接到图15F中的信号路由焊料凸块73)，过应力保护电路，以及电连接到信号节点的内部电路59。过应力保护电路包括电连接在焊盘和第一电源节点V1之间的过应力感测电路42，电连接在焊盘和信号节点之间的阻抗元件43，以及电连接在信号节点和第一电源节点V1之间的可控钳位44。过应力感测电路42配置成响应于在焊盘处检测到过电应力事件而激活可控钳位44。过应力保护电路可以包括在章节V中讨论的特征的任何合适的组合。
封装模块可以包括在公共封装内的晶体和集成电路。这样的封装模块可以包括晶体，布置在晶体和基板之间的第一集成电路(例如，片上系统 (SoC))，以及第二集成电路。这样的封装模块可以被称为系统级封装(SiP)。将参考图16至20描述具有布置在晶体和封装基板之间的第一集成电路的一些示例封装模块。这些示例性模块包括布置成实现较小的模块尺寸的部件。这样的模块可以具有减小的晶体迹线寄生电容和/或晶体路由迹线和模块内的其他相对敏感的路径之间的耦合。
图16是根据实施例的封装模块80的横截面，所述封装模块包括集成电路81，与集成电路81垂直集成的晶体82，以及包括具有磁耦合电感器的低噪声放大器32的其他集成电路83。封装模块80包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑的晶体82。第一集成电路81布置在晶体82和封装基板84之间。封装模块80也包括由封装基板 84支撑的第二集成电路83。第二集成电路83不一定按比例绘制。如图16中所示，封装模块80也可以包括路由基板或中介层85，一个或多个负载电容器86，以及一个或多个引线接合87。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体82可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83可以包括在本文中讨论的任何合适的前端电路。如图所示，第二集成电路83包括低噪声放大器32，所述低噪声放大器包括第一电感器，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器32。低噪声放大器32是上面讨论的低噪声放大器6的示例。低噪声放大器32可以包括在章节I中讨论的特征的任何合适的组合。
图17是根据实施例的封装模块90的横截面，所述封装模块包括集成电路81，与集成电路81垂直集成的晶体82，以及包括低噪声放大器37和过载保护电路38的其他集成电路83'。封装模块90包括封装基板84，由封装基板 84支撑的第一集成电路81，以及由封装基板84支撑的晶体82。第一集成电路81布置在晶体82和封装基板84之间。封装模块90也包括由封装基板84 支撑的第二集成电路83'。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体82可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83'不一定按比例绘制。第二集成电路83'可以包括在本文中讨论的任何合适的前端电路。如图所示，第二集成电路83'包括天线侧开关 47，包括电耦合到天线侧开关47的输入的低噪声放大器37，以及配置成基于低噪声放大器37的信号水平调节天线侧开关47的阻抗的过载保护电路38。低噪声放大器37是上面讨论的低噪声放大器6的示例。天线侧开关47是上面讨论的天线侧开关2的示例。低噪声放大器37和/或过载保护电路38和/ 或天线侧开关47可以包括在章节II中讨论的特征的任何合适的组合。
图18是根据实施例的封装模块92的横截面，所述封装模块包括集成电路81，与集成电路81垂直集成的晶体82，以及包括多模式功率放大器31的其他集成电路83”。封装模块92包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑的晶体82。第一集成电路81布置在晶体82和封装基板84之间。封装模块92也包括由封装基板84支撑的第二集成电路83”。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体82可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83”不一定按比例绘制。第二集成电路83”包括多模式功率放大器31，所述多模式功率放大器31包括具有两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器31可以包括在章节III中讨论的特征的任何合适的组合。
图19是根据实施例的封装模块94的横截面，所述封装模块包括集成电路81，与集成电路81垂直集成的晶体82，以及包括具有注入锁定振荡器驱动器级的功率放大器35的其他集成电路83”'。封装模块94包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑的晶体82。第一集成电路81布置在晶体82和封装基板84之间。封装模块92也包括由封装基板84支撑的第二集成电路83”'。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体82可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83”'不一定按比例绘制。第二集成电路83”' 包括具有注入锁定振荡器驱动器级的功率放大器35。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35可以包括在章节IV中讨论的特征的任何合适的组合。
图20是根据实施例的封装模块96的横截面，所述封装模块包括集成电路81，与集成电路81垂直集成的晶体82，以及包括过应力保护电路97的其他集成电路83””。封装模块96包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑的晶体82。第一集成电路81布置在晶体82和封装基板84之间。封装模块92也包括由封装基板84支撑的第二集成电路83””。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体82可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83””不一定按比例绘制。第二集成电路83””包括过应力保护电路97。第二集成电路83””也可以包括焊盘和电连接到信号节点的内部电路。在实施例中，过应力保护电路97包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点的可控钳位。过应力感测电路配置成响应于在焊盘处检测到过电应力事件而激活可控钳位。过应力保护电路97可以包括在章节V中讨论的特征的任何合适的组合。
封装模块可以包括晶体组件。晶体组件可以布置在诸如片上系统(SoC) 的集成电路和封装基板之间。这可以导致更短的晶体迹线，并且能够使封装模块在物理上更加紧凑。晶体组件可以包括在外壳内的晶体振荡器，所述外壳也包括用于将来自SoC的信号路由到封装基板和/或提供导热性的一个或多个导电柱。将参考图21至25描述具有晶体组件的一些示例性封装模块。
图21是根据实施例的封装模块100的横截面，所述封装模块包括集成电路81，在集成电路81下方的晶体组件102，以及包括具有磁耦合电感器的低噪声放大器32的其他集成电路83。封装模块100包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑并且布置在第一集成电路81和封装基板84之间的晶体组件102。封装模块100也包括由封装基板84支撑的第二集成电路83。第二集成电路83不一定按比例绘制。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体组件102 可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83可以包括在本文中讨论的任何合适的前端电路。如图所示，第二集成电路83包括包含第一电感器的低噪声放大器32，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器32。低噪声放大器32是上面讨论的低噪声放大器6的示例。低噪声放大器32可以包括在章节I中讨论的特征的任何合适的组合。
图22是根据实施例的封装模块104的横截面，所述封装模块包括集成电路81，在集成电路81下方的晶体组件102，以及包括低噪声放大器37和过载保护电路38的其他集成电路83'。封装模块104包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑并且布置在第一集成电路81和封装基板84之间的晶体组件102。封装模块104也包括由封装基板84支撑的第二集成电路83'。第二集成电路83'不一定按比例绘制。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体组件102 可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83'可以包括在本文中讨论的任何合适的前端电路。如图所示，第二集成电路83'包括天线侧开关47，包括电耦合到天线侧开关47的输入的低噪声放大器37，以及配置成基于低噪声放大器37的信号水平调节天线侧开关47的阻抗的过载保护电路38。低噪声放大器37是上面讨论的低噪声放大器6的示例。天线侧开关47是上面讨论的天线侧开关2的示例。低噪声放大器37和/或过载保护电路38和/或天线侧开关47可以包括在章节II中讨论的特征的任何合适的组合。
图23是根据实施例的封装模块105的横截面，所述封装模块包括集成电路81，在集成电路81下方的晶体组件102，以及包括多模式功率放大器31 的其他集成电路83”。封装模块105包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑并且布置在第一集成电路81和封装基板84之间的晶体组件102。封装模块105也包括由封装基板84支撑的第二集成电路83”。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体组件102可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83”不一定按比例绘制。第二集成电路83”包括多模式功率放大器31，所述多模式功率放大器31包括具有两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器 31可以包括在章节III中讨论的特征的任何合适的组合。
图24是根据实施例的封装模块106的横截面，所述封装模块包括集成电路81，在集成电路81下方的晶体组件102，以及包括具有注入锁定振荡器驱动器级的功率放大器35的其他集成电路83”'。封装模块106包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑并且布置在第一集成电路81和封装基板84之间的晶体组件102。封装模块106也包括由封装基板84支撑的第二集成电路83”'。第二集成电路83”'不一定按比例绘制。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体组件102可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83”'包括具有注入锁定振荡器驱动器级的功率放大器35。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35可以包括在章节IV中讨论的特征的任何合适的组合。
图25是根据实施例的封装模块108的横截面，所述封装模块包括集成电路81，在集成电路81下方的晶体组件102，以及包括过应力保护电路97的其他集成电路83””。封装模块108包括封装基板84，由封装基板84支撑的第一集成电路81，以及由封装基板84支撑并且布置在第一集成电路81和封装基板84之间的晶体组件102。封装模块108也包括由封装基板84支撑的第二集成电路83””。第二集成电路83””不一定按比例绘制。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。第一集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。晶体组件102可以包括在章节VIII中讨论的一个或多个合适的特征。第二集成电路83””包括过应力保护电路97。第二集成电路83””也可以包括焊盘和电连接到信号节点的内部电路。在实施例中，过应力保护电路97包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于在焊盘处检测到过电应力事件而激活可控钳位。过应力保护电路97可以包括在章节V中讨论的特征的任何合适的组合。
封装模块可以包括堆叠滤波器组件。堆叠滤波器组件可以布置成减小封装模块的占地面积和/或物理尺寸。堆叠滤波器组件可以包括封装为表面安装器件(例如，一个或多个电容器，一个或多个电感器，和/或一个或多个电阻器)并且布置为堆叠的无源部件。将参考图26至30描述具有堆叠滤波器组件的一些示例性封装模块。
图26是根据实施例的封装模块110的框图，所述封装模块包括堆叠滤波器组件112以及具有磁耦合电感器的低噪声放大器32。封装模块110包括封装基板84，由封装基板84支撑的前端集成电路83，以及由封装基板84支撑的堆叠滤波器组件112。堆叠滤波器组件112可以滤波与前端集成电路83关联的信号。封装模块110也包括由封装基板84支撑的其他集成电路81。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。其他集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。堆叠滤波器组件112可以包括在章节VIII中讨论的一个或多个合适的特征。前端集成电路83可以包括在本文中讨论的任何合适的前端电路。如图所示，前端集成电路83包括低噪声放大器32，所述低噪声放大器包括第一电感器，放大电路，以及第二电感器，所述第二电感器磁耦合到第一电感器以提供负反馈以线性化低噪声放大器32。低噪声放大器32是上面讨论的低噪声放大器6的示例。低噪声放大器32可以包括在章节I中讨论的特征的任何合适的组合。
图27是根据实施例的封装模块114的框图，所述封装模块包括堆叠滤波器组件112和低噪声放大器37以及过载保护电路38。封装模块114包括封装基板84，由封装基板84支撑的前端集成电路83'，以及由封装基板84支撑的堆叠滤波器组件112。堆叠滤波器组件112可以滤波与前端后端集成电路83' 关联的信号。封装模块110也包括由封装基板84支撑的其他集成电路81。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。其他集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。堆叠滤波器组件112可以包括在章节VIII中讨论的一个或多个合适的特征。如图所示，前端集成电路83'包括天线侧开关47，包括电耦合到天线侧开关47的输入的低噪声放大器37，以及配置成基于低噪声放大器37的信号水平调节天线侧开关47的阻抗的过载保护电路38。低噪声放大器37是上面讨论的低噪声放大器6的示例。天线侧开关47是上面讨论的天线侧开关2的示例。低噪声放大器37和/或过载保护电路38和/或天线侧开关47可以包括在章节II中讨论的特征的任何合适的组合。
图28是根据实施例的封装模块115的框图，所述封装模块包括堆叠滤波器组件112和多模式功率放大器31。封装模块115包括封装基板84，由封装基板84支撑的前端集成电路83”，以及由封装基板84支撑的堆叠滤波器组件 112。堆叠滤波器组件112可以滤波与前端集成电路83”关联的信号。封装模块115也包括由封装基板84支撑的其他集成电路81。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。其他集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。堆叠滤波器组件112可以包括在章节VIII中讨论的一个或多个合适的特征。前端集成电路83”包括多模式功率放大器31，所述多模式功率放大器31包括包含两个或更多个晶体管的晶体管堆叠的堆叠输出级。多模式功率放大器31也包括偏压电路，所述偏压电路配置成基于多模式功率放大器的模式控制晶体管堆叠的至少一个晶体管的偏压。多模式功率放大器31是上面讨论的功率放大器5的示例。多模式功率放大器31可以包括在章节III中讨论的特征的任何合适的组合。
图29是根据实施例的封装模块116的框图，所述封装模块包括堆叠滤波器组件112以及具有注入锁定振荡器驱动器级的功率放大器35。封装模块116 包括封装基板84，由封装基板84支撑的前端集成电路83”'，以及由封装基板 84支撑的堆叠滤波器组件112。堆叠滤波器组件112可以滤波与前端集成电路83”'关联的信号。封装模块116也包括由封装基板84支撑的其他集成电路 81。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。其他集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。堆叠滤波器组件112可以包括在章节VIII中讨论的一个或多个合适的特征。前端集成电路83”'包括具有注入锁定振荡器驱动器级的功率放大器35。功率放大器35是上面讨论的功率放大器5的示例。功率放大器35可以包括在章节IV 中讨论的特征的任何合适的组合。
图30是根据实施例的封装模块118的框图，所述封装模块包括堆叠滤波器组件112和过应力保护电路97。封装模块118包括封装基板84，由封装基板84支撑的前端集成电路83””，以及由封装基板84支撑的堆叠滤波器组件 112。堆叠滤波器组件112可以滤波与前端集成电路83””关联的信号。封装模块118也包括由封装基板84支撑的其他集成电路81。封装基板84可以包括在章节VIII中讨论的一个或多个合适的特征。其他集成电路81可以包括在章节VIII中讨论的一个或多个合适的特征。堆叠滤波器组件112可以包括在章节VIII中讨论的一个或多个合适的特征。前端集成电路83””包括过应力保护电路97。前端集成电路83””也可以包括焊盘和电连接到信号节点的内部电路。在实施例中，过应力保护电路97包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，以及电连接在信号节点和第一电源节点之间的可控钳位。过应力感测电路配置成响应于在焊盘处检测到过电应力事件而激活可控钳位。过应力保护电路97可以包括在章节V中讨论的特征的任何合适的组合。
物联网应用
本文中的前端系统的一个示例性应用是能够使各种对象具有无线连接，例如用于物联网(IoT)。IoT指的是对象或事物的网络，例如嵌入有电子器件的装置，车辆和/或其他物品，所述电子器件使对象能够收集和交换数据(例如，机器到机器通信)和/或远程地感测和/或控制。本文中的前端系统可以用于允许各种对象的无线连接，由此允许这样的对象在IoT网络中通信。本文中讨论的前端系统可以在IoT应用中实现以允许无线连接，从而扩展消费者管理信息和他们的环境的方式。这样的前端系统可以允许新兴的IoT应用，所述应用可以在任何需要的地方使人员和事物接近重要的信息。尽管IoT是本文中的前端系统的一个示例性应用，但是本文中的教导可应用于广泛的技术和应用。现在将讨论一些示例性IoT应用。
IoT装置可以在汽车系统中实现。从远程信息处理到信息娱乐系统，照明，远程无钥匙进入，防碰撞平台，收费应答器，视频显示器，车辆跟踪工具等，根据本文中讨论的任何合适的原理和优点的前端系统可以帮助实现连接的车辆的便利和安全特征。
IoT装置可以在连接的家庭环境中实现。根据在本文中讨论的任何合适的原理和优点的前端系统可以允许房主更好地控制他们的家庭环境。IoT装置可以在包括智能恒温器，安全系统，传感器，灯开关，烟雾和一氧化碳警报器，路由器，高清电视机，游戏控制台等在内的大量装置中实现。
IoT装置可以在工业环境中实现。从智能城市应用到工厂自动化，建筑控制，商用飞机，车辆跟踪，智能计量，LED照明，安全摄像机，和智能农业功能，根据本文中讨论的任何合适的原理和优点的前端系统可以允许这些应用并且符合规范。
IoT装置可以在机器到机器环境中实现。IoT装置可以允许机器间通信，可以转变组织开展业务的方式。从制造自动化到遥测，远程控制装置，和资产管理，本文中讨论的前端系统可以提供蜂窝、短距离和全球定位解决方案，支持广泛的机器到机器应用。
IoT装置可以在医疗应用中实现。根据本文中讨论的任何合适的原理和优点的前端系统可以实现医疗装置和信息的通信，改善全世界数百万人的护理。根据本文中讨论的任何合适的原理和优点的前端系统可以被集成到能够使医疗装置小型化并增强数据传输的产品设计中。根据本文中讨论的任何合适的原理和优点的放大器(例如功率放大器和低噪声放大器)可以在医疗器械中实现。
IoT装置可以在移动装置中实现。随着消费者越来越多地寻求随时随地的连接，近年来的交流格局已发生变化。根据本文中讨论的任何合适的原理和优点的前端系统可以是紧凑的，能量和成本高效的，满足尺寸和性能约束，同时允许良好的消费者体验。诸如智能电话，平板电脑和WLAN系统的无线移动装置可以包括根据本文中讨论的任何合适的原理和优点的前端系统。
IoT装置可以在智能能源应用中实现。公用事业公司正在使用基于计算机的远程控制和涉及双向通信的自动化对其系统进行现代化改造。公用事业和消费者的一些好处包括优化智能电网的能效、均衡和负载平衡。根据本文中讨论的任何合适的原理和优点的前端系统可以在智能仪表，智能恒温器，家用显示器，ZigBee/802.15.4，蓝牙和蓝牙低功耗应用中实现。
IoT装置可以在可穿戴设备中实现。诸如智能手表，智能眼镜，健身追踪器和健康监测器的可穿戴设备可以包括根据本文中讨论的任何合适的原理和优点的前端系统，以实现消耗相对低的功率并且始终能够连接的相对较小形状因数的解决方案。例如，这可以允许应用程序长时间在后台运行，而无需电池充电。
本文中讨论的任何合适的原理和优点可以在IoT网络，IoT对象，车辆，工业设备，相应的前端系统，相应的电路板等，或其任何适当的组合中实现。现在将讨论一些示例。
图31是IoT网络200的一个示例的示意图。IoT网络200包括智能家庭201，智能车辆202，可穿戴设备203，移动装置204，基站205，智能医院 206，智能工厂207，和智能卫星208。图31的支持IoT的对象中的一个或多个可以包括根据本文中的教导实现的前端系统，如前端模块和/或前端集成电路。
智能家庭201被描绘为包括各种各样的支持IoT的对象，包括支持IoT 的路由器211，支持IoT的恒温器212，支持IoT的计量器213，支持IoT的膝上型计算机214，以及支持IoT的电视机215。尽管示出了用于智能家庭的支持IoT的对象的各种示例，但是智能家庭可以包括各种各样的支持IoT的对象。这样的支持IoT的对象的示例包括但不限于支持IoT的计算机，支持 IoT的膝上型电脑，支持IoT的平板电脑，支持IoT的计算机监视器，支持IoT的电视机，支持IoT的媒体系统，支持IoT的游戏系统，支持IoT的摄影机，支持IoT的照相机，支持IoT的调制解调器，支持IoT的路由器，支持IoT 的厨房设备，支持IoT的电话，支持IoT的空调，支持IoT的洗衣机，支持 IoT的烘干机，支持IoT的复印机，支持IoT的传真机，支持IoT的扫描仪，支持IoT的打印机，支持IoT的测量装置，支持IoT的家庭辅助装置(例如，语音控制的辅助装置)，支持IoT的安全系统，支持IoT的恒温器，支持IoT 的烟雾探测器，支持IoT的车库门，支持IoT的锁，支持IoT的喷洒器，支持IoT的热水器，和/或支持IoT的灯。
如图31中所示，智能车辆202也在IoT网络200中操作。智能车辆202 可以包括各种各样的支持IoT的对象，包括但不限于支持IoT的信息娱乐系统，支持IoT的照明系统，支持IoT的温度控制系统，支持IoT的锁，支持 IoT的启动，支持IoT的防撞系统，支持IoT的收费应答器，和/或支持IoT 的车辆跟踪系统。在某些实现方式中，智能车辆202可以与其他智能车辆进行通信，由此提供车辆到车辆(V2V)的通信。此外，在某些实现方式中，智能车辆202可以使用车辆对一切(V2X)的通信进行操作，由此与交通灯，收费站和/或其他支持IoT的对象通信。
图31的可穿戴设备203也是支持IoT的。支持IoT的可穿戴设备的示例包括但不限于支持IoT的手表，支持IoT的眼镜，支持IoT的健身跟踪器，和/或支持IoT的生物识别装置。
IoT网络200也包括移动装置204和基站205。因此，在某些实现方式中，蜂窝网络的用户设备(UE)和/或基站可以在IoT网络中操作并且是支持IoT 的。此外，各种各样的支持IoT的对象可以使用现有的网络基础设施(如蜂窝基础设施)进行通信。
继续参考图31，IoT不仅可应用于消费者设备和对象，而且可应用于其他应用，例如医疗，商业，工业，航空航天和/或国防应用。例如，智能医院 206可以包括各种各样的支持IoT的医疗设备和/或智能工厂207可以包括各种各样的支持IoT的工业设备。此外，飞机，卫星和/或航空航天设备也可以连接到IoT网络。IoT应用的其他示例包括但不限于资产跟踪，车队管理，数字标牌，智能自动售货机，环境监控，城市基础设施(例如智能街道照明)，收费，和/或销售点。
尽管在图31中示出了支持IoT的对象的各种示例，但是IoT网络可以包括各种类型的对象。此外，在IoT网络中可以存在任何数量的这样的对象。例如，IoT网络可以包括数百万或数十亿支持IoT的对象或事物。
支持IoT的对象可以使用各种各样的通信技术进行通信，包括但不限于蓝牙，ZigBee，Z-Wave，6LowPAN，Thread，Wi-Fi，NFC，Sigfox，Neul，和/或LoRaWAN技术。此外，某些支持IoT的对象可以使用例如2G，3G， 4G(包括LTE，LTE-Advanced，和/或LTE-AdvancedPro)和/或5G技术的蜂窝基础设施进行通信。
图32A是支持IoT的手表300的一个示例的示意图。支持IoT的手表300 示出了可以包括根据本文中公开的一个或多个特征实现的前端系统的智能可穿戴设备的一个示例。
图32B是用于支持IoT的对象(例如图32A的支持IoT的手表300)的的前端系统301的一个示例的示意图。前端系统301包括第一收发器侧开关 303，第二收发器侧开关304，第一天线侧开关305，第二天线侧开关306，第一功率放大器307，第二功率放大器308，双工器311，定向耦合器312，终端阻抗313，第一频带选择滤波器315，第二频带选择滤波器316，以及第三频带选择滤波器317。
在示出的实施例中，第一收发器侧开关303在频带26发射输入引脚(B26 TX IN)和频带13发射输入引脚(B13TX IN)之间进行选择。第二收发器侧开关303控制第一功率放大器307的输出到第一频带选择滤波器315或第一频带选择滤波器316的连接。因此，在该示例中，第一功率放大器307选择性地放大频带26或频带13。另外，第二功率放大器308放大频带12发射输入引脚(B12TX IN)。在由频带选择滤波器315-317进行适当的滤波之后，第二天线侧开关306经由双工器311和定向耦合器312选择用于提供给天线引脚(ANT)的期望发射信号。如图32B中所示，定向耦合器312由终端阻抗313终止。另外，第一天线侧开关305将在天线引脚(ANT)上接收的信号提供给前端系统301的期望接收输出引脚(在该示例中为四)。所示的前端系统301也包括各种附加引脚以提供附加功能，例如发射功率的增强监测。例如，前端系统301包括定向耦合器输出引脚(CPL)，以及用于提供与功率放大器生成的发射信号(相应地用于频带12，频带13和频带26)关联的反馈信号的反馈引脚(B12RX，B13RX和B26RX)。
前端系统301可以包含本文的章节中所述的一个或多个特征。
图33A是支持IoT的车辆321a-321d的一个示例的示意图。每个支持IoT 的车辆321a-321d包括用于允许无线车辆到车辆通信的前端系统。支持IoT 的车辆321a-321d可以包括根据本文中公开的一个或多个特征实现的前端系统。
图33B是用于支持IoT的对象的前端系统325的另一示例的示意图。前端系统325包括天线侧开关331，旁路开关332，LNA333，以及偏压和逻辑电路334。
前端系统325包括用于控制前端系统325的控制引脚(C0和C1)以及用于为前端系统325供电的电源电压引脚(VDD)。天线侧开关331选择性地将天线引脚(ANT)连接到发射信号引脚(TX_IN)或接收信号引脚 (RX_OUT)。LNA 333包括连接到LNA输入引脚(LNA_IN)的输入和连接到LNA输出引脚(LNA_OUT)的输出。LNA 333由旁路开关332选择性地旁通。使用外部导体和部件，LNA输入引脚(LNA_IN)可以直接或间接地 (例如经由滤波器或其他部件)连接到接收信号引脚(RX_OUT)。此外，外部功率放大器可以将发射信号提供给发射信号引脚(TX_IN)。
前端系统325可以包含本文的章节中所述的一个或多个特征。
图34A是支持IoT的工业设备340的一个示例的示意图。在示出的实施例中，支持IoT的工业设备340包括用于将光反射到太阳能接收器和涡轮机 342的定日镜341。支持IoT的工业设备340可以包括用于各种目的的一个或多个前端系统，例如提供定日镜341的角位置控制以控制朝着太阳能接收器和涡轮机342定向的太阳能的集中。支持IoT的工业设备340可以包括根据本文中公开的一个或多个特征实现的前端系统。
图34B是用于支持IoT的对象(例如图34A的支持IoT的工业设备340) 的前端系统345的另一示例的示意图。
前端系统345包括逻辑控制电路350，收发器DC阻塞电容器351，第一天线DC阻塞电容器352，第二天线DC阻塞电容器353，LNA 354，功率放大器356，天线侧开关357，旁路开关358，以及收发器侧开关359。
前端系统345包括用于控制前端系统345的控制引脚(CPS，CTX，CSD， ANT_SEL)。天线侧开关357选择性地将第一天线引脚(ANT1)或第二天线引脚ANT2)连接到功率放大器356或旁路开关358的输出/LNA 354的输入。另外，旁路开关358选择性地旁通LNA 354。此外，收发器侧开关359选择性地将收发器引脚(TR)连接到功率放大器356或旁路开关358的输入/LNA 354的输出。DC阻塞电容器351-353用于提供DC阻塞以提供控制前端系统 345的内部DC偏压的增强灵活性。
前端系统345可以包含本文的章节中所述的一个或多个特征。
图35A是支持IoT的锁360的一个示例的示意图。支持IoT的锁360示出了可以包括根据本文中公开的一个或多个特征实现的前端系统的支持IoT 的对象的一个示例。
图35B是用于图35A的支持IoT的锁360的电路板361的一个示例的示意图。电路板361包括前端系统362，所述前端系统可以包含本文的章节中所述的一个或多个特征。
图36A是支持IoT的恒温器370的一个示例的示意图。支持IoT的恒温器370示出了可以包括根据本文中公开的一个或多个特征实现的前端系统的支持IoT的对象的另一示例。
图36B是用于图36A的支持IoT的恒温器370的电路板371的一个示例的示意图。电路板371包括前端系统372，所述前端系统可以包含本文的章节中所述的一个或多个特征。
图37A是支持IoT的灯380的一个示例的示意图。支持IoT的灯380示出了可以包括根据本文中公开的一个或多个特征实现的前端系统的支持IoT 的对象的另一示例。
图37B是用于图37A的支持IoT的灯380的电路板381的一个示例的示意图。图37B也描绘了用于容纳电路板381的支持IoT的灯380的基座部分。电路板381包括前端系统382，所述前端系统可以包含本文的章节中所述的一个或多个特征。
射频系统
图38A-38F示出了包括诸如前端模块或前端集成电路的前端系统的射频系统的示例的各种示意性框图。图38A-38F的射频系统可以包含本文的章节中所述的一个或多个特征。在某些实现方式中，射频系统(例如图38A-38F 的射频系统中的任何一个)在无线通信装置的电路板(例如，印刷电路板 (PCB))上实现，所述无线通信装置例如是移动电话，平板电脑，基站，网络接入点，客户端设备(CPE)，支持IoT的对象，膝上型电脑，和/或可穿戴电子设备。
图38A示出了射频系统500的一个示例的示意性框图。射频系统500包括天线501，前端系统10，以及收发器505。如上所述，前端系统10可以包含在本文的章节中所述的一个或多个特征。
天线501操作以无线地发射经由天线侧开关2接收的RF信号。RF发射信号可以包括由功率放大器5生成的RF信号和/或经由旁路电路4发送的RF 信号。天线501也操作以无线地接收可以经由天线侧开关2提供给LNA 6和 /或旁路电路4的RF信号。尽管使用公共天线来发射和接收信号的示例，但是本文中的教导是也可应用于使用独立的天线进行发射和接收的实现方式。天线501的示例性实现方式包括但不限于贴片天线，偶极天线，陶瓷谐振器，冲压金属天线，激光直接成型天线，和/或多层天线。
收发器505操作以将RF信号提供给收发器侧开关3进行发射和/或从收发器侧开关3接收RF信号。收发器505可以使用多种多样的通信技术进行通信，包括但不限于下列的一种或多种：2G，3G，4G(包括LTE，LTE-Advanced，和/或LTE-Advanced Pro)，5G，WLAN(例如，Wi-Fi)，WPAN(例如，蓝牙和/或ZigBee)，WMAN(例如，WiMAX)，和/或GPS技术。
图38B示出了射频系统506的另一示例的示意性框图。射频系统506包括前端系统20和收发器505。如上所述，前端系统20可以包含在本文的章节中所述的一个或多个特征。
图38C示出了射频系统510的另一示例的示意性框图。射频系统510包括天线501，前端系统511，以及收发器505。图38C的前端系统511类似于图38A的前端系统10，区别在于包括旁路电路4的旁路路径已被省略并且天线侧开关2'和收发器侧开关3'包括少一个掷。因此，天线侧开关2'配置成选择性地将天线501电连接到LNA 6的输入或功率放大器5的输出。另外，收发器侧开关3'配置成选择性地将收发器505电连接到LNA 6的输出或功率放大器5的输入。
图38D示出了射频系统512的另一示例的示意性框图。射频系统512包括第一天线501，第二天线502，前端系统514，以及收发器505。图38D的前端系统514类似于图38A的前端系统10，区别在于天线侧开关2”包括附加掷以提供到附加天线的连接。因此，旁路电路4、功率放大器5和/或LNA 6 可以选择性地电连接到第一天线501和/或第二天线502。尽管示出了具有两个天线的射频系统的示例，但是射频系统可以包括更多或更少的天线。
由于各种各样的原因，多个天线可以包括在射频系统中。在一个示例中，第一天线501和第二天线502分别对应于发射天线和接收天线。在第二示例中，第一天线501和第二天线502用于发射和/或接收与不同频率范围(例如，不同频带)关联的信号。在第三示例中，第一天线501和第二天线502支持分集通信，例如多输入多输出(MIMO)通信和/或切换分集通信。在第四示例中，第一天线501和第二天线502支持发射和/或接收信号波束的波束形成。
图38E示出了射频系统520的另一示例的示意性框图。射频系统520包括天线501，前端系统524，以及收发器505。图38E的前端系统524类似于图38A的前端系统10，区别在于包括功率放大器5的发射路径已被省略并且天线侧开关2'和收发器侧开关3'包括少一个掷。因此，天线侧开关2'配置成选择性地将天线501电连接到LNA 6的输入或旁路电路4。另外，收发器侧开关3'配置成选择性地将收发器505电连接到LNA 6的输出或旁路电路4。
图38F示出了射频系统530的另一示例的示意性框图。射频系统530包括功率放大器5，天线501，前端系统534，以及收发器505。图38F的前端系统534类似于图38A的前端系统10，区别在于功率放大器5已被省略并且前端系统534包括用于耦合到天线侧开关2和收发器侧开关3的掷的输入/输出端口。在前端系统534外部的功率放大器5可以电连接在这些输入/输出端口之间，使得功率放大器5包括在天线侧开关2和收发器侧开关3之间的发射信号路径中。功率放大器5可以包括在不同的封装模块中和/或体现在与前端系统534的所示元件不同的管芯上。
无线通信装置
图39A是无线通信装置650的一个示例的示意图。无线通信装置650包括第一天线641，无线个域网(WPAN)系统651，收发器652，处理器653，存储器654，电源管理块655，第二天线656，以及前端系统657。
可以在无线通信装置650中实现本文中公开的特征的任何合适的组合。例如，WPAN系统651和/或前端系统657可以使用在上面和/或下面的章节中所述的任何特征实现。
WPAN系统651是配置用于处理与个域网(PAN)关联的射频信号的前端系统。WPAN系统651可以配置成发射和接收与一个或多个WPAN通信标准关联的信号，例如与蓝牙，ZigBee，Z-Wave，无线USB，INSTEON，IrDA 或体域网中的一种或多种关联的信号。在另一实施例中，无线通信装置可以包括无线局域网(WLAN)系统来代替示出的WPAN系统，并且WLAN系统可以处理Wi-Fi信号。
图39B是无线通信装置660的另一示例的示意图。图39B的示出的无线通信装置660是配置成在PAN上通信的装置。该无线通信装置660可以比图 39A的无线通信装置650相对较不复杂。如图所示，无线通信装置660包括天线641，WPAN系统651，收发器662，处理器653，以及存储器654。WPAN 系统660可以包括本文中公开的特征的任何合适的组合。例如，WPAN系统 651可以使用在上面和/或下面的章节中所述的任何特征实现。
图39C是无线通信装置800的另一示例的示意图。无线通信装置800包括基带系统801，收发器802，前端系统803，一个或多个天线804，电源管理系统805，存储器806，用户接口807，以及电池808。
无线通信装置800可以使用各种各样的通信技术进行通信，包括但不限于2G，3G，4G(包括LTE，LTE-Advanced，和LTE-Advanced Pro)，5G， WLAN(例如Wi-Fi)，WPAN(例如，蓝牙和ZigBee)，WMAN(例如， WiMAX)，和/或GPS技术。
收发器802生成用于发射的RF信号并且处理从天线804接收的输入RF 信号。应当理解，与RF信号的发射和接收关联的各种功能可以通过在图39C 中共同表示为收发器802的一个或多个部件实现。在一个示例中，可以提供独立部件(例如，独立的电路或管芯)以便处理某些类型的RF信号。
前端系统803帮助调节发射到天线804和/或从天线804接收的信号。在示出的实施例中，前端系统803包括一个或多个功率放大器(PA)811，一个或多个低噪声放大器(LNA)812，一个或多个滤波器813，一个或多个开关 814，以及一个或多个双工器815。然而，其他实现方式是可能的。
例如，前端系统803可以提供许多功能，包括但不限于放大用于发射的信号，放大接收的信号，滤波信号，在不同频带之间切换，在不同功率模式之间切换，在发射和接收模式之间切换，信号的双工，信号的复用(例如，双工或三工)，或其某种组合。
可以在无线通信装置800中实现本文中公开的特征的任何合适的组合。例如，前端系统803可以使用在上面和/或下面的章节中所述的任何特征实现。
在某些实现方式中，无线通信装置800支持载波聚合，由此提供灵活性以增加峰值数据速率。载波聚合可以用于频分双工(FDD)和时分双工(TDD)，并且可以用于聚合多个载波或信道。载波聚合包括连续的聚合，其中在相同的操作频带内的连续载波被聚合。载波聚合也可以是不连续的，并且可以包括在公共频带内或在不同频带内的频率上分离的载波。
天线804可以包括用于多种多样类型的通信的天线。例如，天线804可以包括用于发射和/或接收与各种频率和通信标准关联的信号的天线。
在某些实现方式中，天线804支持MIMO通信和/或切换分集通信。例如，MIMO通信使用多个天线在单个射频信道上传送多个数据流。由于无线电环境的空间多路复用差异，MIMO通信受益于较高的信噪比，改善的编码，和/或减少的信号干扰。切换分集是指特定天线被选择用于在特定时间操作的通信。例如，可以基于各种因素(例如观察到的误码率和/或信号强度指示器) 使用开关以从一组天线选择特定天线。
在某些实现方式中，无线通信装置800可以使用波束形成进行操作。例如，前端系统803可以包括具有由收发器802控制的可变相位的移相器。另外，控制移相器以提供用于使用天线804进行信号的发射和/或接收的波束形成和方向性。例如在信号发射的情况下，提供给天线804的发射信号的相位被控制，使得来自天线804的辐射信号使用相长和相消干涉来组合，以生成在给定方向上传播的具有更多信号强度的类似波束质量的聚合发射信号。在信号接收的情况下，控制相位使得当信号从特定方向到达天线804时接收更多的信号能量。在某些实现方式中，天线804包括一个或多个天线元件阵列以增强波束形成。
基带系统801耦合到用户接口807以便于处理各种用户输入和输出 (I/O)，例如语音和数据。基带系统801为收发器802提供发射信号的数字表示，收发器802处理所述数字表示以生成用于发射的RF信号。基带系统 801也处理由收发器802提供的接收信号的数字表示。如图39C中所示，基带系统801耦合到存储器806以便于无线通信装置800的操作。
存储器806可以用于多种多样的目的，例如存储数据和/或指令以便于无线通信装置800的操作和/或提供用户信息的存储。
电源管理系统805提供无线通信装置800的多个功率管理功能。在某些实现方式中，电源管理系统805包括控制功率放大器811的电源电压的PA电源控制电路。例如，电源管理系统805可以配置成改变提供给一个或多个功率放大器811的电源电压以改善效率，例如功率附加效率(PAE)。
如图39C中所示，电源管理系统805从电池808接收电池电压。电池808 可以是用于无线通信装置800中的任何合适的电池，包括例如锂离子电池。
章节I-具有阻抗变换电路的低噪声放大器
根据本公开的一些实施例，本公开的该章节涉及具有阻抗变换电路的低噪声放大器(LNA)。阻抗变换电路包括磁耦合电感器以线性化LNA。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
对于任何给定的低噪声放大器设计，有几个性能参数需要同时满足。低噪声放大器的电源电流通常是预先确定的。在这样的情况下，可以操纵以设置电路的总体行为的变量相对较少。该章节提供了一个控制变量来设置电路的总体性能。特别地，通过实现该章节的特征可以改善线性度。
在LNA中，线性度可以是重要的参数。LNA具有较高的线性度是可取的。线性度可以通过1dB压缩点和/或3阶互调测量。因此，LNA的1dB压缩点和/或3阶互调可能是重要的。LNA和其他电路的规范规定较高的线性度和较低的电源电流。预期该趋势将持续。在也满足其他性能规范的同时这样的规范可能会遇到挑战。因此，需要具有改善的线性度的LNA。
该章节提供了一种控制LNA的输入匹配的新方法，并且以这样的方式可以改善LNA的线性度。例如，利用该章节讨论的原理和优点，可以改善1dB 压缩点和3阶互调。该章节提供的电路可以扩展电感负反馈放大器的概念，使得自感和互感效应都可以改善LNA的线性度，而不仅仅是自感负反馈。
LNA可以包括电感负反馈共源或共射放大器件。电感负反馈可以线性化这样的电路。另外，退化电感器可以结合放大器件的尺寸和偏压电流来设置电路的输入阻抗。可以包括输入处的串联输入匹配电感器以实现期望的输入阻抗并且获得相对较好的输入匹配。
本公开的方面涉及具有退化电感器(例如，源极退化电感器或射极退化电感器)和串联输入电感器之间的磁耦合的LNA。这些磁耦合电感器实际上可以提供变压器，其具有与输入串联的初级绕组和电连接的次级绕组，其中退化电感器电连接到放大器件(例如，在场效应晶体管放大器件的源极处或在双极晶体管放大器件的射极处)。磁耦合的相位可能是重要的。该相位由附图中的点符号指示。利用本文中公开的磁耦合电感器，可以通过使用自感和互感两者来扩展电感负反馈放大器概念。
在本文讨论的LNA中，可以同时发生几个效应。通常，金属氧化物半导体(MOS)LNA具有从电路的输入到放大器件的栅极的电压增益。该电压增益会降低电路的三阶互调(IIP3)性能。通常不使用衰减器来减小信号幅度，原因是这样的衰减器会非期望地降低电路的噪声性能。本文中讨论的LNA可以包括负反馈电路。LNA的放大器件可以通过磁耦合到退化电感器的第一电感器接收射频(RF)信号。第一电感器可以具有配置成接收RF信号的第一端部和电耦合到放大器件的第二端部。查看第一电感器的第一端部处的节点 (例如，图41A至41F中的节点n2)的阻抗可以增加，并且第一电感器的第二端部处的节点(例如，图41A至41F中的节点n3)的电压可以减小。这可能不减少增益，但是该效应可以使电路的尺寸不同，具有更大的放大器件。较高的输入阻抗也可以允许向第一电感器提供RF信号的输入匹配电感器的电感具有较低的值。当实现片上匹配电感器时，这可以是有利的，原因是这样的器件的Q可以被限制，并且输入匹配电感器的有效串联阻抗可以降低 LNA的噪声性能。例如，在一个实现方式中，输入匹配电感值大约是没有磁耦合电感器的值的一半。尽管本文中讨论的电路可能不会给出绝对最佳的可能噪声匹配，但是磁耦合电感器可以允许输入匹配电感器具有较低的电感，并且由此恢复至少一些噪声性能。由本文中讨论的磁耦合电感器提供的负反馈可以提供具有增加的线性度的放大器。
本公开的一个方面是一种用于诸如低噪声放大器的放大器中的阻抗变换电路。阻抗变换电路包括包含第一电感器的匹配电路。阻抗变换电路也包括第二电感器。第一和第二电感器彼此磁耦合以提供负反馈以线性化放大器。
第二电感器可以是退化电感器，例如源极退化电感器或射极退化电感器。第一电感器可以将射频信号提供给放大器的放大电路。放大器的第一电感器、第二电感器和放大电路可以体现在单个管芯上。
匹配电路还可以包括具有第一端部和第二端部的串联电感器，其中第一端部配置成接收射频信号并且第二端部电耦合到第一电感器。匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器和/或配置成将射频信号提供给串联电感器的直流(DC)阻塞电容器。
本公开的另一方面是一种低噪声放大器(LNA)。LNA包括包含第一电感器的匹配电路，配置成通过第一电感器接收射频信号并且放大射频信号的放大电路，以及第二电感器。第一和第二电感器彼此磁耦合以提供负反馈以线性化LNA。
放大电路可以包括共源放大器或共射放大器。共源共栅晶体管可以与这些放大器中的任何一个串联布置。这样的共源共栅晶体管可以是共漏放大器或共基放大器。第二电感器可以是源极退化电感器或射极退化电感器。
放大器的第一电感器、第二电感器和放大电路可以体现在单个管芯上。匹配电路还可以包括具有第一端部和第二端部的串联电感器，其中第一端部配置成接收射频信号并且第二端部电耦合到第一电感器。匹配电路还可以包括电耦合到串联电感器的第一端部的分流电容器和/或配置成将射频信号提供给串联电感器的直流(DC)阻塞电容器。
本公开的另一方面是一种前端系统，其包括低噪声放大器，旁路路径，以及多掷开关。低噪声放大器包括包含第一电感器的匹配电路，配置成通过第一电感器接收射频信号并且放大射频信号的放大电路，以及第二电感器，所述第二电感器与第一电感器磁耦合以提供负反馈以线性化放大电路。多掷开关至少具有电连接到低噪声放大器的第一掷和电连接到旁路路径的第二掷。
前端系统还可以包括功率放大器，例如本文中讨论的任何功率放大器。多掷开关可以具有电耦合到功率放大器的第三掷。低噪声放大器、旁路路径、多掷开关和功率放大器可以体现在单个管芯上。
前端系统还可以包括第二多掷开关，所述第二多掷开关至少具有电连接到低噪声放大器的第一掷和电连接到旁路路径的第二掷，其中低噪声放大器包括在在多掷开关和第二多掷开关之间的第一信号路径中，并且其中旁路路径包括在多掷开关和第二多掷开关之间的第二信号路径中。
多掷开关可以在第一状态下将低噪声放大器的输入电连接到天线，并且在第二状态下将旁路路径电连接到天线。前端系统还可以包括天线。天线可以与低噪声放大器、旁路路径和多掷开关集成。
低噪声放大器、多掷开关和旁路路径可以体现在单个管芯上。前端系统可以包括封闭低噪声放大器、多掷开关和旁路路径的封装。
在前端系统中，LNA可以包括本文中讨论的LNA和/或放大器的特征的任何合适的组合。
图40A至40D示出了示例性低噪声放大器，所述低噪声放大器包括具有被布置成线性化低噪声放大器的磁耦合电感器的阻抗变换电路。这些低噪声放大器中的任何一个可以在RF系统的接收路径中实现。低噪声放大器可以通过任何合适的工艺技术实现，例如绝缘体上硅工艺技术。图40A至40D的低噪声放大器的特征的任何组合可以适当地实现。
图40A是根据实施例的包括阻抗变换电路的低噪声放大器(LNA)1010 的示意图。如图所示，LNA 1010包括阻抗变换电路和放大电路。示出的阻抗变换电路包括第一电感器1012和第二电感器1014。示出的放大电路包括场效应晶体管1016和1018。
图40A中所示的第二电感器1014是可以提供自感负反馈的源极退化电感器。第一电感器1012和第二电感器1014可以一起提供可以改善LNA 1010 的线性度的互感效应。第一电感器1012和第二电感器1014可以一起用作变压器，其具有与串联场效应晶体管1016的栅极串联的初级绕组和电连接在场效应晶体管1016的源极处的次级绕组。如图所示，第一电感器1012与第二电感器1014磁耦合。因此，这些电感器可以提供负反馈以线性化LNA1010。图40A中的点符号指示第一电感器1012和第二电感器1014之间的磁耦合的相位。
图40A中所示的放大电路包括共源放大器1016和共栅放大器1018。RF 输入信号RF_IN可以通过第一电感器1012提供给共源放大器1016的栅极。如图所示，共栅放大器1018与共源放大器1016串联布置。因此，共栅放大器1018可以被称为共源共栅晶体管或共源共栅场效应晶体管。偏压电路可以将偏压信号BIAS提供给共栅放大器1018的栅极。共栅放大器1018可以提供RF输出信号RF_OUT。
图40B是根据实施例的包括阻抗变换电路的低噪声放大器1010'的示意图。图40B的低噪声放大器10'类似于图40A的低噪声放大器1010，区别在于图40B中的放大电路由双极晶体管而不是场效应晶体管实现。如图40B中所示，放大电路包括双极晶体管1022和1024。图40B的放大电路包括与共基放大器1024串联的共射放大器1022。图40B的第二电感器1014是射极退化电感器。
图40C是根据实施例的包括阻抗变换电路的低噪声放大器1010”的示意图。LNA的放大电路可以包括双极晶体管和场效应晶体管。这样的LNA的双极晶体管和场效应晶体管可以布置成堆叠。图40C示出了包括布置成堆叠的双极晶体管和场效应晶体管的LNA 1010”的示例。如图40C中所示， LNA1010”包括布置为共射放大器的双极晶体管1022和布置为共栅放大器的共源共栅场效应晶体管1018。替代地，低噪声放大器可以包括布置成堆叠的共源放大器和共基放大器。
图40D是根据实施例的包括阻抗变换电路的低噪声放大器1010”'的示意图。图40A至40C中所示的放大电路是可以结合阻抗变换电路实现的示例性放大电路，所述阻抗变换电路包括提供负反馈以线性化LNA的磁耦合电感器。图40D示出了第一电感器1012和第二电感器1014可以结合任何合适的放大电路(如放大电路1026所示)实现。放大电路1026可以由图40A的放大电路，图40B的放大电路，图40C的放大电路，或任何其他合适的放大电路实现。
图41A、41B和41C是根据某些实施例的包括低噪声放大器的低噪声放大器系统的示意图。这些LNA包括不同的输入匹配电路。这些匹配电路的原理和优点中的任何一个可以适当地结合本文中讨论的任何放大器实现。
图41A是包括LNA和偏压电路1032的低噪声放大器系统1030的示意图。图41A中所示的LNA包括匹配电路，放大电路，以及退化电感器。该 LNA的放大电路对应于图40A的LNA1010的放大电路。应当理解，参考图 41A至41C讨论的原理和优点中的任一个可以结合其他合适的放大电路实现，例如图40B的LNA1010'的放大电路，和/或图40C的LNA 10”的放大电路1026。在图41B中，电感器1012和1104彼此磁耦合并且可以如上所述地起作用。
图41A中所示的匹配电路包括第一电感器1012，串联电感器1036，以及分流电容器1038。匹配电路可以为LNA提供输入阻抗匹配。RF输入信号 RF_IN可以在节点n1处提供。分流电容器1038在节点n1处电连接到串联电感器1036。分流电容器1038可以在节点n1处提供阻抗匹配。例如，分流电容器1038的阻抗可以在对应于RF输入信号RF_IN的基频的相位处终止。RF 输入信号RF_IN可以通过串联电感器1036和第一电感器1012提供给LNA 的放大电路。第一电感器1012和第二电感器1014之间的磁耦合可以增加节点n2处的阻抗。因此，通过该磁耦合可以增加节点n1处的阻抗。因此，随着来自该磁耦合的阻抗的增加，第一电感器1012的电感和/或串联电感器1036 的电感可以减小并且提供类似的输入匹配。这可以有利地减小第一电感器 1012和/或串联电感器1036的物理面积，其可能是重要的。具有相对较低电感的电感器也可以改善LNA的噪声性能。
偏压电路1032可以在节点n2处为共源放大器1016提供第一偏压。第一偏压可以通过第一电感器1012提供给共源放大器1016的栅极。在一些情况下，偏压电路32可以将第二偏压提供给共栅放大器1018的栅极。偏压电路 1032可以由任何合适的偏压电路实现。
图41B的低噪声放大器系统1030'类似于图41A的低噪声放大器系统 1030，区别在于图41B中的LNA的匹配电路也包括DC阻塞电容器1039。如图所示，DC阻塞电容器1039耦合在接收的RF信号和节点n1之间。DC 阻塞电容器1039可以阻止RF输入信号RF_IN的DC信号分量提供给节点n1。
图41C的低噪声放大器系统1030”类似于图41B的低噪声放大器系统 1030'，区别在于图41C中的LNA的匹配电路不包括分流电容器1038。
图41D是根据实施例的包括示例性偏压电路的低噪声放大器系统1030”' 的示意图。图41D的偏压电路是图41A至41C的偏压电路1032的示例。偏压电路可以包括电流镜以将偏压信号提供给LNA的放大电路。如图41D中所示，偏压电路包括晶体管1061和1062，以及诸如电阻器的偏压元件1063。偏压电路配置成通过偏压元件1063将偏压电压提供给晶体管1016。偏压输入信号BIAS_IN可以是由电流源提供的电流。
图41E是根据实施例的包括耦合到低噪声放大器的输出的偏压和匹配电路1064的低噪声放大器系统1030””的示意图。偏压和匹配电路1064可以包括任何合适的电路元件以偏压LNA的输出和/或在LNA的输出处提供阻抗匹配。偏压和匹配电路1064可以结合本文中讨论的任何LNA实现。
图41F是根据实施例的包括耦合到低噪声放大器的输出的示例性偏压和匹配电路的低噪声放大器系统1030””'的示意图。图41F的偏压和匹配电路是图41E的偏压和匹配电路1064的示例。图41F的偏压和匹配电路包括电感器 1065和电容器1067。电感器1065可以将偏压提供给LNA的输出。电容器 1067可以提供阻抗匹配。其他合适的无源阻抗网络可以替代地实现以在LNA 的输出处提供偏压和阻抗匹配。
图42是对应于图41A的低噪声放大器系统的匹配电路和退化电感器的史密斯圆图。该史密斯圆图示出了当实现磁耦合的电感器1012和1014时来自开始阻抗的输入阻抗如何变化。该图上的箭头示出了增加磁耦合的方向。轨迹A示出了图41A的节点n2处的阻抗如何随着第一电感器1012和第二电感器1014之间的耦合系数的变化而改变。轨迹A相对接近增加串联电阻的效应。轨迹B是从轨迹A穿过50欧姆电阻线的点开始的串联电感器1036的添加。净效应是串联电感器1036也可以明显更小(例如，在所示的示例中在 2.5GHz下B＝1nH且C＝2.7nH)。轨迹C示出了串联电感器1036的效应。轨迹D示出了分流电容器1038的效应。
上面讨论的LNA和/或前端系统的电路元件中的一些或全部可以在单个半导体管芯上实现。图43示出了根据实施例的低噪声放大器的磁耦合电感器的物理布局。如图所示，管芯1049包括放大电路1026，第一电感器1012，以及与第一电感器1012磁耦合的第二电感器1014。如图所示，管芯1049也可以包括串联电感器1036。可以使用任何合适的工艺技术制造管芯1049。作为一个示例，管芯1049可以是绝缘体上半导体管芯，例如绝缘体上硅管芯。
第一电感器1012和第二电感器1014均可以包括一个或多个环形圈。第一电感器1012和第二电感器1014可以相互交错。在一些情况下，第一电感器1012和/或第二电感器1014可以在两个金属层中实现，两个金属层中的金属之间具有导电连接。这可以降低金属的电阻并且增加电感器的品质因数。
在一些情况下，第一电感器1012和第二电感器可以围绕磁芯缠绕。替代地，在某些应用中，磁芯可以在第一电感器1012和第二电感器1014周围实现。
尽管图43不一定按比例绘制，但是该图示出第一电感器1012和第二电感器1014可以相对较大并且可以消耗显著的物理管芯面积。也如图所示，串联电感器1036可以相对较大并且可以消耗显著的物理管芯面积。因此，减小第一电感器1012(和/或上述的串联电感器1036)的电感和因此的尺寸可以导致由LNA消耗的物理面积的显著减小。
可以如该章节中先前描述的本文中讨论的低噪声放大器可以包括在任何合适的前端系统，封装模块，半导体管芯(例如，绝缘体上半导体管芯，如绝缘体上硅管芯)，无线通信装置(例如，移动电话，如智能手机)等中。
章节II-低噪声放大器的过载保护
根据本公开的一些实施例，本公开的该章节涉及低噪声放大器(LNA) 的过载保护。在某些配置中，LNA系统包括：输入开关，其具有控制输入开关的阻抗的模拟控制输入；放大从输入开关接收的射频(RF)输入信号的 LNA；以及过载保护电路，其基于检测LNA的信号水平向输入开关的模拟控制输入提供反馈。过载保护电路检测LNA是否过载。另外，当过载保护电路检测到过载状况时，过载保护电路向开关的模拟控制输入提供反馈以增加开关的阻抗并且减小由LNA接收的RF输入信号的幅度。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
大输入信号可以导致在低噪声放大器(LNA)中出现过载状况。例如，在某些应用中，规定LNA允许明显高于正常操作信号水平的高过载信号。
在没有过载保护方案的情况下，将大输入信号提供给LNA可以导致在 LNA的电路(例如用于放大的晶体管)中出现高电流和/或电压。这样的高电流和/或电压会对放大晶体管造成永久的过电应力损坏，使得它们不再能够操作和/或使得它们的操作受到损害。
本文中提供了用于LNA的过载保护的装置和方法。在某些配置中，LNA 系统包括：输入开关，其具有控制输入开关的阻抗的模拟控制输入；放大从输入开关接收的射频(RF)输入信号的LNA；以及过载保护电路，其基于检测LNA的信号水平向输入开关的模拟控制输入提供反馈。过载保护电路检测 LNA是否过载。另外，当过载保护电路检测到过载状况时，过载保护电路向开关的模拟控制输入提供反馈以增加开关的阻抗并且减小由LNA接收的RF输入信号的幅度。
本文中的过载保护方案可以用于限制在LNA的电路内出现的大电流和/ 或电压摆动状况。
在某些实现方式中，输入开关也用于控制信号连接和/或路由。例如，输入开关可以是用于便于经由天线发射和接收的信号的路由的多掷开关的一部分。将输入开关用于过载保护和信号路由可以通过共享多个功能的电路来减少开销和/或增强性能。例如，使用已经在接收信号路径中的输入开关提供过载保护而不增加接收路径的插入损耗。因此，过载保护电路对LNA的性能没有影响或影响相对较小。
本文中的教导可以用于控制输入开关的阻抗以将输入RF信号衰减到安全水平。对于输入开关，如金属氧化物半导体(MOS)晶体管开关，可以使用模拟控制输入来控制输入开关的阻抗。例如，可以基于提供给MOS晶体管的栅极的模拟电压水平来控制MOS晶体管开关的阻抗。
在本文的某些实现方式中，过载保护电路用基于LNA的检测信号水平 (例如输入信号水平，内部信号水平，和/或输出信号水平)的过载保护信号控制输入开关的模拟控制输入。另外，过载保护电路通过过载保护信号向输入开关的模拟控制输入提供反馈以防止大输入信号损坏LNA。
在某些配置中，可以不仅基于来自过载保护电路的过载保护信号而且基于一个或多个数字控制信号来控制输入开关的阻抗。例如，在某些实现方式中，过载保护电路包括连接在过载保护电路的输出和输入开关的模拟控制输入之间的限制器使能电路。限制器使能电路基于一个或多个数字控制信号(例如开关使能信号和/或限制器使能信号)来控制输入开关。例如，当输入开关处于断开状态和/或过载保护被禁止时，限制器使能电路可以用于将过载保护电路从模拟控制输入断开。
LNA的信号水平可以以各种各样的方式进行检测，例如通过使用任何合适的信号检测器。例如，信号检测器可以用于检测LNA的输入信号水平，LNA 的内部信号水平，和/或LNA的输出信号水平。例如，LNA的输出处的检测可以避免噪声系数降低，但会降低LNA的线性度。相比之下，LNA的输入处的检测可能会降低噪声系数。由于输出信号水平高于输入信号水平，因此在输出处的检测也放宽了检测器的设计限制。
在某些实现方式中，LNA包括削减或限制LNA的输出电压水平的输出整流器电路。包括输出整流器电路可以增强性能，原因是相对于来自过载保护电路的反馈所花费的时间，输出整流器电路可以具有更快的导通时间以增加输入开关的阻抗。在一个示例中，输出整流器使用钳位二极管实现。一旦过载保护电路的控制环响应以提供反馈，通过控制输入开关的阻抗将信号水平降低或减小到安全水平。
与信号路径并联连接的网络或电路可以影响总体噪声或线性性能。通过使用已经存在的输入开关来提供过载保护，LNA不需要包括附加的并联或串联电路来防止过载。
本文中的过载保护电路可以通过增加输入开关的阻抗提供LNA的输入处的信号衰减。因此，本文中的过载保护方案可以用于保护免受高电压和高电流。此外，减少到LNA的RF输入信号保护LNA的所有电路。相比之下，仅使用输出电压钳位的实现方式可能不能完全保护LNA的某些电路，和/或在钳位时高电流仍可能在LNA中流动。
本文中公开的LNA过载保护方案可应用于各种各样的RF系统，包括但不限于智能手机，基站，手持机，可穿戴电子设备，和/或平板电脑。
图44是根据一个实施例的LNA系统1110的示意图。LNA系统1110包括输入开关1101，LNA 1102，以及过载保护电路或信号限制器1103。LNA 系统1110还包括输入端子1107和输出端子1108。
LNA 1102向经由输入开关1101从输入端子1107接收的RF输入信号提供放大。LNA1102在输出端子1108上提供放大的RF输出信号。在某些配置中，输入端子1107电连接到天线并且输出端子1108电连接到收发器。例如，收发器可以包括解调器，所述解调器将来自LNA1102的放大RF输出信号下变频到基带或中间频率。
输入开关1101包括用于控制输入端子1107和LNA 1102的输入之间的输入开关阻抗的模拟控制输入。在某些配置中，输入开关1101包括至少一个金属氧化物半导体(MOS)晶体管，其具有用作模拟控制输入的栅极。通过控制MOS晶体管的模拟栅极电压，可以控制输入开关的阻抗。
如图44中所示，过载保护电路1103检测LNA 1102的信号水平以确定是否存在过载状况。另外，过载保护电路1103生成可操作以向开关1101的模拟控制输入提供反馈的过载保护信号OP。当过载保护电路1103检测到过载状况时，过载保护电路1103增加输入开关的阻抗，由此减小由LNA 1102 接收的RF输入信号的幅度。因此，过载保护电路1103用作限制在LNA 1102 的放大晶体管内出现的大电流和电压摆动状况的信号限制器。
在某些实现方式中，输入开关1101对应于用于便于经由天线发射和接收的信号的路由的多掷开关的一部分。例如，输入端子1107可以连接到无线装置的天线。将输入开关1101用于过载保护和路由信号可以减少开销和/或增强性能。因此，在没有过载状况存在时的正常信令条件期间，过载保护电路 1103对LNA 1102的性能没有影响或影响相对较小。例如，由于输入开关1101 被包括用于信号路由，因此过载保护方案不需要增加输入端子1107和输出端子1108之间的插入损耗。
尽管在图44中未示出，但是LNA系统1110可以包括其他部件和/或电路。例如，在一个实施例中，LNA系统1110还包括连接在过载保护电路1103 的输出和输入开关1101的模拟控制输入之间的限制器使能电路。在某些实现方式中，限制器使能电路可以用于基于开关使能信号的状态选择性地连接过载保护电路1103的输出和输入开关的模拟控制输入。
图45A是根据另一实施例的LNA系统1115的示意图。图45A的LNA 系统1115包括可以如先前所述的输入端子1107，输出端子1108，输入开关 1101，LNA 1102，以及过载保护电路1103。LNA系统1115还包括限制器使能电路1126。
图45A的LNA系统1115类似于图44的LNA系统1110，区别在于LNA 系统1115还包括限制器使能电路1126。如图45A中所示，在该示例中，限制器使能电路1126接收限制器使能信号LEN和开关使能信号SWEN。尽管图45A示出了用于限制器使能电路的数字控制信号的一个示例，但是其他实现方式是可能的。
限制器使能电路1126从过载保护电路1103接收过载保护信号OP。限制器使能信号LEN可以用于基于由限制器使能电路1126接收的数字控制信号的状态选择性地启用过载保护/信号限制器功能。
在示出的实施例中，当开关使能信号SWEN和限制器使能信号LEN被启用时，限制器使能电路1126将过载保护信号OP提供给输入开关1101的模拟控制输入。然而，当开关使能信号SWEN被禁止时，限制器使能电路1126 控制模拟控制输入以关断输入开关1101。另外，当限制器使能信号LEN被禁止时，输入开关1101可以基于开关使能信号SWEN的状态被开启或关断。
在过载保护电路1103的输出和输入开关1101的模拟控制输入之间包括限制器使能电路1126提供了许多优点。例如，限制器使能电路1126允许开关状态由逻辑信号控制，同时也允许过载保护电路1103在需要时向输入开关的模拟控制输入提供反馈。
例如，当开关使能信号SWEN处于禁止状态时，限制器使能电路1126 将过载保护电路1103的输出从模拟控制输入断开并且关断输入开关1101。然而，当开关使能信号SWEN和限制器使能信号LEN处于启用状态时，限制器使能电路1126将过载保护电路1103的输出连接到输入开关1101的模拟控制输入。
图45B是根据另一实施例的LNA系统1120的示意图。LNA系统1120 包括可以如先前所述的输入端子1107，输出端子1108，输入开关1101，LNA 1102，以及限制器使能电路1126。LNA系统1120还包括过载保护电路或信号限制器1123。
示出的过载保护电路1123包括检测器1124和误差放大器1125。检测器 1124基于检测LNA1102的信号水平生成检测信号DET。检测器1124可以以各种各样的方式感测LNA1102的信号水平，包括例如输出信号检测，输入信号检测，和/或中间电压和/或电流的检测。
如图45B中所示，误差放大器1125放大检测信号DET以生成提供给限制器使能电路1126的过载保护信号OP。在某些实现方式中，误差放大器1125 放大检测信号DET信号DET和参考信号之间的差值。
尽管图45B示出了过载保护电路的一个实施例，但是本文中的过载保护电路可以以各种各样的方式实现。
图46A是根据一个实施例的LNA 1131和检测器1132的示意图。LNA 1131包括LNA输入RFIN和LNA输出RFOUT。检测器1132包括耦合到LNA 1131的内部节点的检测器输入和检测器输出DET。
LNA 1131还包括放大NPN晶体管1141，共源共栅n型金属氧化物半导体(NMOS)晶体管1142，射极退化电感器1143，以及偏压电感器1144。尽管在图46A中示出了LNA的一个实现方式，但是本文中的教导可应用于以各种方式的实现的LNA，包括但不限于使用更多或更少晶体管和/或不同器件类型和/或极性的晶体管的LNA。
如图46A中所示，放大NPN晶体管1141的基极连接到LNA输入RFIN，并且放大NPN晶体管1141的集电极连接到共源共栅NMOS晶体管1142的源极。射极退化电感器1143电连接在放大NPN晶体管1141的射极和第一电压V1(例如接地)之间，并且偏压电感器1144电连接在共源共栅NMOS晶体管1142的漏极和第二电压V2(例如，电源)之间。共源共栅NMOS晶体管1142的栅极由偏压电压VBIAS偏压，并且共源共栅NMOS晶体管1142 的漏极连接到LNA输出RFOUT。为了图的清楚，LNA 1131的偏压电路未示出。然而，LNA 1131可以以各种各样的方式被偏压。
示出的检测器1132包括第一检测NPN晶体管1151，第二检测NPN晶体管1152，检测p型金属氧化物半导体(PMOS)晶体管1153，肖特基二极管1159，第一电阻器1161，第二电阻器1162，第三电阻器1163，第一电容器1165，以及第二电容器1166。尽管在图46A中示出了检测器的一个实现方式，但是本文中的教导可应用于以各种各样的方式实现的检测器。
在示出的实施例中，检测器1132在检测器输出DET处生成检测电流 IDET。检测电流IDET的幅度基于LNA 1131的检测信号水平，特别是放大 NPN晶体管1141的集电极处的信号摆动。然而，信号检测器可以以其他方式检测LNA的信号水平。而且，尽管示出的检测器1132生成检测电流，但是其他配置是可能的，包括但不限于检测器生成检测电压的实现方式。
在高信号功率下，放大NPN晶体管1141的集电极处的电压使第一检测 NPN晶体管1151饱和，这引起通过第一检测NPN晶体管1151的整流电流的流动。整流电流由第一电容器1165滤波以生成控制检测PMOS晶体管1153 的栅极的电压。因此，当LNA 1131过载时，检测电流IDET从检测器1132 流动。
示出的实施例描绘了适合用于LNA系统(例如图45B的LNA系统1120) 中的LNA和检测器的一个实现方式。尽管图46A示出了LNA和检测器的一个实施例，但是本文中的教导可应用于以各种各样的方式实现的LNA和检测器。
图46B是根据另一实施例的LNA 1191和检测器1132的示意图。图46B 的示意图类似于图46A的示意图，区别在于图46B的LNA 1191还包括电连接到LNA输出RFOUT的输出整流器电路1192。
在某些实现方式(例如图46B的实施例)中，不仅使用向输入开关提供反馈的过载保护电路而且使用削减或限制LNA的输出电压水平的输出整流器电路保护LNA。包括输出整流器电路可以增强性能，原因是相对于来自过载保护电路的反馈所花费的时间，输出整流器电路可以具有更快的导通时间以增加输入开关的阻抗。一旦过载保护电路的控制环响应以提供反馈，通过控制输入开关的阻抗将信号水平降低或减小到安全水平。
在一个实施例中，输出整流器电路1192使用钳位二极管实现。例如，输出整流器可以包括一个或多个二极管网络，其电连接在LNA输出RFOUT和一个或多个参考电压之间，例如在LNA输出RFOUT和第一电压V1之间和/ 或在LNA输出RFOUT和第二电压V2之间。
图47是根据一个实施例的误差放大器1200的示意图。误差放大器1200 包括第一NMOS晶体管1201，第二NMOS晶体管1202，第三NMOS晶体管 1203，第四NMOS晶体管1204，第五NMOS晶体管1205，第六NMOS晶体管1206，第一PMOS晶体管1211，第二PMOS晶体管1212，第一电阻器1221，第二电阻器1222，第三电阻器1223，以及参考电流源1225。误差放大器1200 包括用于接收来自检测器的检测信号的检测输入DET。误差放大器1200还包括过载保护输出OP，其可以用于控制输入开关的模拟控制输入。
在示出的实施例中，来自检测器(例如，图46A-46B的检测器1132)的检测电流IDET由误差放大器1200接收。当检测电流IDET大于参考电流源 1225的参考电流IREF时，第二NMOS晶体管1202可以关断并且第一NMOS 晶体管1201可以导通。由于第一和第三NMOS晶体管1201、1203用作第一电流镜并且第一和第二PMOS晶体管1211、1212用作第二电流镜，因此当检测电流IDET大于参考电流IREF时过载保护输出OP降低。
第一电阻器1221帮助防止第一和第二NMOS晶体管1201、1202同时导通。例如，第一电阻器1221与第四和第五NMOS晶体管1204、1205协同操作以在接近导通时偏压第一和第二NMOS晶体管1201、1202，同时禁止同时导通。当误差放大器1200连接在从LNA到输入开关的模拟控制输入的反馈环中时，这又防止了连续线性闭环。如图47中所示，使用偏压电流IBIAS来偏压第一电阻器1221以及第四和第五NMOS晶体管1204、1205。
在到LNA的非常高的输入功率下，检测器可以生成相对较大的检测信号，这可以导致过载保护输出OP被控制到第一电压V1。在中等输入功率水平下，电路可能会出现阻塞振荡器行为。在某些实现方式中，在环周围没有连续的线性信号路径，而是切换振荡行为。
在某些实现方式中，在过载保护输出OP处生成的反馈信号可以被提供给限制器使能电路(例如，图45A-45B的限制器使能电路1126)，这又可以选择性地将反馈信号提供给输入开关的模拟控制输入。当在过载状况期间存在大输入信号时，过载保护输出OP变低(在该实施例中)，这又可以完全或部分地关断输入开关。
例如，输入开关包括模拟控制输入，并且因此可以使用过载保护输出OP 控制到LNA的输入信号的幅度。由于关断输入开关部分地减小到LNA的输入信号强度以及检测器信号DET的相应值，因此提供闭环。闭环在不同的输入功率水平下表现出不同的行为。在非常高的功率下，输入开关完全关断，并且基本上没有输入信号提供给LNA。在中等功率水平下，当环表现出一些振荡行为时，过载保护输出OP可以在具有叠加AC分量的DC水平下操作。在某些实现方式中，输入开关滤波AC分量，原因是输入开关可以实现为具有比振荡信号的周期更低的时间常数。因此，环可以表现得像在线性控制下一样。
在某些配置中，环不响应在正常操作中遇到的任何信号水平，而仅响应更高的过载状况。保护环具有有限的响应时间，并且因此可能无法防止瞬时电压峰值。然而，保护环可以限制LNA对高电流的总暴露。在某些配置中， LNA还包括输出整流器以增强防止瞬时电压峰值。
在示出的实施例中，过载保护输出OP通常是高的。然而，当检测到过载状况时，过载保护输出OP是连续可变的水平，其可以在第一电压V1和第二电压V2的电压之间变化。过载保护输出OP的模拟或连续信号水平由在闭环中操作的误差放大器1200产生。过载保护输出OP被控制到取决于LNA 的输入功率和诸如温度的操作条件的电压水平。
示出的实施例描绘了用于LNA系统(例如图45B的LNA系统1120)中的误差放大器的一个实现方式。尽管在图47中示出了误差放大器的一个实施例，但是可以以其他方式实现误差放大器。
图48A是根据一个实施例的限制器使能电路1240的示意图。限制器使能电路1240包括数字控制电路1241和反馈使能电路1242。限制器使能电路 1240接收过载保护信号OP和一个或多个数字控制信号，并且生成用于控制输入开关(例如图44的输入开关1101)的模拟控制输入的开关控制信号 SWCTL。
如图48A中所示，数字控制电路1241接收一个或多个数字控制信号，数字控制电路1241处理所述数字控制信号以控制反馈使能电路1242是打开还是关闭。当反馈使能电路1242打开时，过载保护信号OP用于控制开关控制信号SWCTL的模拟电压水平。然而，当反馈使能电路1242关闭时，数字控制电路1241数字地控制开关控制信号SWCTL。
图48B是根据另一实施例的限制器使能电路1251的示意图。限制器使能电路1251包括数字控制电路1271，所述数字控制电路包括第一反相器 1291，第二反相器1292，第三反相器1293，第一与非门1295，第二与非门 1296，第一PMOS晶体管1281，以及第一NMOS晶体管1283。限制器使能电路1251还包括反馈使能电路1272，所述反馈使能电路包括第二PMOS晶体管1282和第二NMOS晶体管1284。
在示出的实施例中，数字控制电路1271接收限制器使能信号LEN和开关使能信号SWEN。在该实施例中，数字控制电路1271基于限制器使能信号LEN和开关使能信号SWEN的状态控制反馈使能电路1272是否被启用。
例如，在示出的实施例中，当限制器使能信号LEN逻辑低(在该实施例中，对应于被禁止)时，数字控制电路1271关闭反馈使能电路1272并且数字地控制开关控制信号SWCTL以具有与开关使能信号SWEN相同的状态。另外，在该实施例中，当限制器使能信号LEN逻辑低并且开关使能信号SWEN 逻辑低时，数字控制电路1271关闭反馈使能电路1272并且数字地控制开关控制信号SWCTL逻辑低。然而，当限制器使能信号LEN和开关使能信号 SWEN逻辑高时，数字控制电路1271关闭反馈使能电路1272，并且过载保护信号OP控制开关使能信号SWCTL。
尽管图48B示出了根据本文中的教导的限制器控制电路的一个实施例，但是限制器控制电路可以以各种各样的方式实现。而且，本文中的教导可应用于限制器控制电路被省略的实现方式。
图49是根据另一实施例的LNA系统1250的示意图。LNA系统1250包括可以如先前所述的输入端子1107，输出端子1108，LNA1102，过载保护电路1103，以及限制器使能电路1251。LNA系统125还包括输入开关1252。
示出的输入开关1252包括彼此串联电连接的第一NMOS晶体管1261和第二NMOS晶体管1262。在示出的实施例中，NMOS晶体管1261、1262的栅极用作输入开关1252的模拟控制输入。另外，RF输入信号经由NMOS晶体管1261、1262的通道从输入端子1107传送到LNA1102的输入。尽管示出了输入开关的一个实现方式，但是输入开关可以以其他方式实现。
如图49中所示，限制器使能电路1251连接在过载保护电路或限制器 1103的输出和输入开关1252的模拟控制输入之间。当开关使能信号SWEN 和/或限制器使能信号LEN被禁止时，限制器使能电路1251的逻辑实现为将过载保护电路1103从模拟控制输入断开。
因此，当开关使能信号SWEN和限制器使能信号LEN被启用时，过载保护电路1103控制输入开关1252的模拟控制输入。然而，当开关使能信号 SWEN被禁止时，限制器使能电路1251可以将模拟控制输入控制到第一电压 V1(例如，接地或负电压)以关断输入开关1252。另外，限制器使能信号 LEN用于禁止过载保护/信号限制器功能。因此，当限制器使能信号LEN被禁止时，输入开关1252可以基于开关使能信号SWEN的状态被开启或关断。
开关使能信号SWEN和限制器使能信号LEN可以以各种方式生成。在某些配置中，集成电路(IC)包括用于控制开关使能信号SWEN和/或限制器使能信号LEN的状态的一个或多个寄存器。例如，一个或多个寄存器可以由收发器通过诸如串行外围接口的接口进行编程。然而，开关使能信号SWEN 和/或限制器使能信号LEN可以以其他方式生成，例如经由IC的引脚提供。
LNA系统1250的其他细节可以如本文中所述。
可以如该章节中先前所述的输入开关1101、LNA 1102和过载保护电路 1103可以包括在任何合适的前端系统，封装模块，半导体管芯(例如，绝缘体上半导体管芯，如绝缘体上硅管芯)，无线通信装置(例如，移动电话，如智能手机)等中。
章节III-多模式功率放大器
根据本公开的一些实施例，本公开的该章节涉及多模式功率放大器。多模式功率放大器电路包括堆叠放大器和偏压电路。堆叠放大器至少包括彼此串联的第一晶体管和第二晶体管。堆叠放大器至少在第一模式和第二模式下可操作。偏压电路配置成在第一模式下将第二晶体管偏压到线性操作区域，并且在第二模式下将第二晶体管偏压为开关。在某些实施例中，堆叠放大器可以是配置成接收在第一模式下具有不同于第二模式下的电压水平的电源电压的功率放大器级。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
可能期望管理RF信号的放大，原因是将RF信号放大到不正确的功率水平或将显著的失真引入原始RF信号会导致无线通信装置带外发射和/或违反遵守公认的标准。偏压功率放大器器件可以是管理放大的重要部分，原因是它可以确定功率放大器内的放大器件的电压和/或电流操作点。
某些功率放大器电路包括堆叠功率放大器拓扑。例如，用于绝缘体上硅功率放大器电路拓扑的器件堆叠可以克服缩放晶体管的相对较低的击穿电压。这样的器件堆叠在堆叠放大器暴露于相对大的电压摆幅(例如电压摆幅超过约2.75伏)的应用中可能是有益的。堆叠几个晶体管(例如3或4个晶体管)可以导致具有期望操作特性的功率放大器。例如，对于在约3伏至约 3.6伏范围内的电源电压和接近约8伏的电压摆幅，具有这样的堆叠晶体管的功率放大器可以理想地操作，而不经历显著的热载流子注入(HCI)以及减小的晶体管漏极电流和增加的晶体管泄漏的相应长期效应。
多模式功率放大器可以包括电源控制电路，其为功率放大器提供可以根据功率放大器的操作模式而变化的电源电压。作为示例，在多功率模式、可变电源功率放大器中，可以在较低功率模式下提供较低的电源电压，并且可以在较高功率模式下提供较高的电源电压。在一些情况下，功率放大器可以包括多个级，并且提供给堆叠输出级的电源电压可以根据功率模式而变化，而用于较早级的不同电源电压保持大致恒定。当功率放大器的电源电压在较低功率模式下为了效率的目的而减小时，电源电压可以比较高功率模式明显更低。例如，较低功率模式的电源电压可以比较高模式的电源电压低大约 60％。电源电压的这样的减小可以导致减小的漏源电压(VDS)裕度操作，将堆叠器件场效应晶体管(FET)拓扑驱动到早期功率压缩，这又可以减小功率放大器的可获得输出1dB压缩点(OP1dB)，饱和功率(PSAT)，和/或功率附加效率(PAE)。
该章节的方面涉及堆叠放大器和偏压电路。堆叠放大器至少包括彼此串联的第一晶体管和第二晶体管。堆叠放大器至少在第一模式和第二模式下可操作。偏压电路配置成在第一模式下将第二晶体管偏压到线性操作区域。偏压电路配置成在第二模式下将第二晶体管偏压为开关。因此，偏压电路可以偏压堆叠放大器，使得堆叠放大器表现得像相对于第一模式在第二模式下在堆叠中的晶体管少至少一个。这样的操作可以导致满足不同功率模式的设计规范，其中在第二模式下比在第一模式下提供给堆叠放大器的电源电压低。
例如，在堆叠的绝缘体上硅功率放大器中，输出级可以包括具有与一个或多个共栅晶体管串联的共源晶体管的堆叠架构。这可以防止在高和/或中功率操作模式(例如，输出级的电源电压分别为3伏和1.8伏的模式)期间的击穿。在最低功率操作模式(例如，输出级的电源电压为1.2伏的模式)下，通过在堆叠中具有少至少一个的晶体管，可以更好地适应指定的电源水平和电压摆幅。在某些实现方式中，堆叠放大器中的共栅晶体管通过足够难地将其导通使得其VDS足够低(例如，小于约100mV或小于约75mV)而用作开关(与共栅级相反)，由此减小和/或最小化其对裕度的影响并且允许改善 OP1dB和PSAT(例如，约13dBm)。
因此，本文中讨论的某些实施例可以克服与在多种操作模式下操作堆叠晶体管绝缘体上硅功率放大器拓扑关联的问题，其中在不同操作模式下提供给功率放大器的电源电压存在相对较大的差异。例如，在三种功率模式下可操作的三层堆叠晶体管绝缘体上硅功率放大器拓扑可以以期望的性能根据本文中讨论的原理和优点操作，其中最低功率模式具有比最高功率模式的电源电压低约60％的电源电压。
本公开的实施例涉及将公共功率放大器用于多种操作模式。对于几种功率模式使用相同的功率放大器可能是期望的，原因是这可以防止与对于不同功率模式使用不同功率放大器关联的增加管芯面积以及具有匹配网络和RF 信号路由的复杂性。
本公开的实施例可以用绝缘体上半导体技术(如绝缘体上硅技术)实现。使用绝缘体上硅技术和堆叠晶体管拓扑可以使功率放大器以相对便宜且相对可靠的技术实现。而且，绝缘体上硅技术中的低噪声放大器(LNA)和/或多掷RF开关的期望性能可以使堆叠晶体管绝缘体上硅功率放大器能够实现为完整前端集成电路(FEIC)解决方案的一部分，其包括具有理想性能的发射、接收和切换功能。
图50是功率放大器系统1310的示意图。示出的功率放大器系统1310 包括功率放大器1312，偏压电路1314，电源控制电路1315，开关1316，天线1317，定向耦合器1318，以及发射器1319。功率放大器系统1310可以在多种操作模式下操作。多种操作模式可以包括至少两种不同的操作模式，其中电源控制电路1315向功率放大器1312提供具有不同电压水平的电源电压 VSUP。偏压电路1314可以在至少两种不同操作模式中的两种或更多种操作模式下不同地偏压功率放大器1312。功率放大器电路可以包括功率放大器 1312和偏压电路1314。示出的发射器1319包括基带处理器1321，I/Q调制器1322，混频器1323，以及模数转换器(ADC)1324。发射器1319可以包括在收发器中，所述收发器也包括与在一个或多个接收路径上从天线(例如，天线1317)接收信号关联的电路。
功率放大器1312可以放大RF信号。RF信号可以由发射器1319的I/Q 调制器1322提供。由功率放大器1312生成的放大RF信号可以通过开关1316 提供给天线1317。放大RF信号可以在某些应用中具有大致恒定的包络。放大RF信号在一些应用中可以具有可变的包络。而且，功率放大器1312可以提供在一种模式下具有大致恒定的包络并且在另一模式下具有可变的包络的放大RF信号。功率放大器1312可以在多种模式(例如多种功率模式)下操作。功率放大器1312可以包括堆叠晶体管拓扑，例如本文中讨论的任何堆叠拓扑。功率放大器1312可以通过绝缘体上硅技术实现。功率放大器1312可以包括场效应和/或双极晶体管。
提供给功率放大器1312的电源电压VSUP的电压水平在不同的操作模式下可以是不同的。电源控制电路1315可以是将电源电压VSUP提供给功率放大器1312的任何合适的电路。例如，电源控制电路1315可以包括直流到直流(DC-DC)转换器。电源控制电路15可以包括任何其他合适的切换调节器，例如在某些实现方式中的降压和/或升压转换器。
在某些实现方式中，功率放大器1312是多级功率放大器。电源控制电路 1315可以为多级功率放大器的不同级提供不同的电源电压。提供给功率放大器1312的输出级的电源电压VSUP的电压水平在一种操作模式下可以比在另一操作模式下显著更低(例如，低约60％)。电源电压的电压水平的显著差异可以导致减小的裕度操作，可以将堆叠晶体管电路拓扑驱动到早期功率压缩。早期功率压缩可以降低功率放大器1312的性能。例如，早期功率压缩可以减小功率放大器1312的OP1dB，PSAT，PAE等，或其任何组合。
由功率放大器1312从偏压电路1314接收的偏压信号BIAS可以偏压功率放大器1312以在多种模式的各种模式下操作。偏压电路1314可以由用于功率放大器1312的任何合适的偏压电路实现。偏压电路1314可以在第一模式下将功率放大器1312的堆叠晶体管功率放大器级中的晶体管偏压到线性操作区域，并且在第二模式下将堆叠晶体管功率放大器级中的晶体管偏压为开关，其中电源电压VSUP的电压水平比在第一模式下明显更低。例如，堆叠晶体管功率放大器级的共栅晶体管(或双极实现方式中的共基晶体管)可以在第一模式下在线性区域中操作，并且在第二模式下难以导通以用作开关。当晶体管偏压为开关时，这可以减少或消除共栅晶体管对裕度的影响。因此，可以在第二模式下改善OP1dB和PSAT。
在示出的功率放大器系统1310中，定向耦合器1318耦合在功率放大器 1312的输出和开关1318的输入之间，由此允许不包括开关1317的插入损耗的功率放大器1312的输出功率的测量。来自定向耦合器1318的感测输出信号可以提供给混频器1323，所述混频器可以将感测输出信号乘以受控频率的参考信号，从而下移感测输出信号的频率成分以生成下移信号。下移信号可以提供给ADC 1324，所述ADC可以将下移信号转换为适合于由基带处理器 1321处理的数字格式。
通过包括在功率放大器1312的输出和基带处理器1321之间的反馈路径，基带处理器1321可以配置成动态地调节I和Q信号以优化功率放大器系统 1310的操作。例如，以该方式配置功率放大器系统1310可以帮助控制功率放大器1312的功率附加效率(PAE)和/或线性度。
基带信号处理器1321可以生成I信号和Q信号，其可以用于表示期望幅度、频率和相位的正弦波或信号。例如，I信号可以用于表示正弦波的同相分量，并且Q信号可以用于表示正弦波的正交分量，其可以是正弦波的等效表示。在某些实现方式中，I和Q信号可以以数字格式提供给I/Q调制器1322。基带处理器1321可以是配置成处理基带信号的任何合适的处理器。例如，基带处理器1321可以包括数字信号处理器，微处理器，可编程核心，或其任何组合。而且，在一些实现方式中，两个或更多个基带处理器1321可以包括在功率放大器系统1310中。
I/Q调制器1322可以从基带处理器1321接收I和Q信号并且处理I和Q 信号以生成RF信号。例如，I/Q调制器1322可以包括配置成将I和Q信号转换为模拟格式的数模转换器(DAC)，用于将I和Q信号上变频为射频的混频器，以及用于将上变频的I和Q信号组合成适合于由功率放大器1312放大的RF信号的信号组合器。在某些实现方式中，I/Q调制器1322可以包括配置成对其中处理的信号的频率成分进行滤波的一个或多个滤波器。
晶体管堆叠可以在绝缘体上硅功率放大器中实现。例如，可以在图50 的功率放大器1312中实现这样的晶体管堆叠。晶体管堆叠可以克服缩放晶体管的相对较低的击穿电压，尤其是当暴露于超过可以由堆叠中的每个晶体管适应的电压摆幅(例如2.75伏)的电压摆幅时。
图51是示出在固定输出功率水平下对于堆叠放大器的导通角的峰值输出电压与直流(DC)电流之间的关系的图形。
图52A示出了具有堆叠中的三个晶体管的堆叠放大器1330以及针对电源电压的堆叠放大器的电压摆幅。如图52A中所示堆叠三个晶体管可以使功率放大器操作能够以约3伏至3.6伏之间的电源电压和接近大于8伏的电压摆幅良好地工作。例如，当堆叠中的每个晶体管可以适应高达约2.75伏的电压摆幅时，三个堆叠的晶体管可以一起适应高达约8.25伏的电压摆幅，而不经历显著的热载流子注入(HCI)以及减小的晶体管漏极电流和增加的晶体管泄漏的相应长期效应。
图52B示出了具有堆叠中的两个晶体管的堆叠放大器1335以及针对与图52A相同的电源电压的堆叠放大器的电压摆幅。与堆叠放大器1330相比，堆叠放大器1335可以适应电压摆幅的大约三分之二。作为示例，当堆叠放大器1335中的每个晶体管可以适应高达约2.75伏的电压摆幅时，两个堆叠的晶体管可以一起适应高达约5.5伏的电压摆幅，而不引入显著的HCI效应。因此，堆叠放大器1335可能在该示例中不适合于具有大于5.5伏的电压摆幅的应用。因而，对于电压摆幅大于5.5伏的应用，三个或更多个晶体管可以彼此串联包括在堆叠放大器中。
对于在多种功率模式下可用可变电源电压水平操作的放大器，可以在具有较低电源电压的较低功率模式下减小裕度。这可以将堆叠放大器驱动到早期压缩，可以减小OP1dB和PAE。通过在堆叠中具有少至少一个的晶体管，可以减少或消除与裕度减小相关的问题。因此，当电源电压具有较低电压水平时，堆叠放大器1335可以比堆叠放大器1330更合适。本文中讨论的实施例涉及偏压堆叠放大器，使得它们在电源电压具有相对高的电压水平的第一模式下表现得像堆叠放大器1330一样，并且使得它们在电源电压具有相对低的电压水平的第二模式下表现得像堆叠放大器1335一样。因而，当电源电压具有相对高的电压水平时，该偏压可以使堆叠放大器能够适应相对高的电压摆幅，并且当电源电压具有相对低的电压水平时，也减少或消除与裕度相关的问题。
图53A是根据实施例的针对堆叠输出级的两种操作模式示出的具有概念偏压的功率放大器系统1340的示意图。示出的功率放大器系统1340包括输入级，输出级，匹配网络，以及偏压电路元件。功率放大器系统可以接收RF 输入信号PA_IN并且提供放大RF输出信号PA_OUT。图50的功率放大器1312 可以根据功率放大器系统1340的任何原理和优点实现。
如图所示，输入级包括由晶体管1342和1343实现的堆叠放大器。这样的放大器可以被称为共源共栅放大器。输入级的堆叠放大器可以由概念偏压电路元件R1和R2偏压。概念偏压电路元件R1和R2可以由任何合适的偏压电路元件实现，并且可以包括作为示出的电阻器的附加和/或替代的电路。AC 接地栅极电容器C1可以电连接到共栅晶体管1343。在一些其他实现方式中，输入级可以替代地包括可以频率和相位锁定到输入调制信号的可注入锁定的功率振荡器。输入级可以接收输入级电源电压Vdd1。包括电感器L1和电容器C2的并联LC电路可以将输入级电源电压Vdd1提供给输入级的堆叠放大器。输入级电源电压Vdd1在不同的工作模式下可以是大致相同的。
示出的功率放大器系统1340的输出级是三层堆叠放大器。示出的输出级包括与共源晶体管1344串联的两个共栅晶体管1345和1346。晶体管1344、 1345和1346可以是绝缘体上硅晶体管。晶体管1345可以由概念偏压电路元件R4偏压到线性操作区域。类似地，晶体管1346可以由概念偏压电路元件 R3偏压到线性操作区域。概念偏压电路元件R3和R4可以由任何合适的偏压电路元件实现，并且可以包括作为示出的电阻器的附加和/或替代的电路。AC接地栅极电容器C5和C6可以分别电连接到共栅晶体管1346和1345的栅极。晶体管1344可以由偏压电路元件R5偏压。例如，这样的三层堆叠输出级可以在输出级电源电压Vdd2相应地为例如3伏和1.8伏的操作模式下防止击穿。在图53A所示的电路中，3伏的输出级电源电压Vdd2对应于第一模式，并且1.8伏的输出级电源电压Vdd2对应于第三模式。
功率放大器系统1340可以包括用于阻抗匹配的匹配网络。示出的匹配网络包括输入匹配网络1347，级间匹配网络1348，以及输出匹配网络1349。在图53A中，输入匹配网络1347电耦合在功率放大器系统的输入和输入级之间。级间匹配网络1348可以包括用于级间阻抗匹配的任何合适的电路元件。在本文中讨论的功率放大器的级之间的级间匹配网络在某些应用中可以包括T网络和/或pi网络。示出的级间匹配网络1348包括布置为T网络的电容器C3和C4以及电感器L2。输出匹配网络1349可以是F类输出匹配网络， AB类输出匹配网络，B类输出匹配网络，或任何其他合适的输出匹配网络。功率放大器系统1340的输出级可以驱动任何合适的负载。
图53B是根据实施例的针对第二操作模式示出的具有偏压的图53A的功率放大器系统1340的示意图。第二操作模式可以是比与图53A中的偏压关联的模式更低功率的模式。如图53B中所示，输出级电源电压Vdd2为1.2 伏。共栅晶体管1345被偏压，从而用作开关而不是图53B中的共栅级。共栅晶体管1345可以足够难地导通，使得其VDS足够低(例如，小于约100mV 或小于约75mV)以使其对裕度的影响不明显。在某些实现方式中，这可以允许PSAT在第二操作模式下约为13dBm。
因此，功率放大器系统1340可以在至少三种不同的功率模式下以不同的输出级电源电压操作。在图53A和53B的示例中，输出级电源电压Vdd2在高功率模式下可以为3伏，输出级电源电压Vdd2在中等功率模式下可以为 1.8伏，并且输出级电源电压Vdd2在低功率模式下可以为1.2伏。高功率模式可以是第一模式，较低功率模式可以是第二模式，并且中等功率模式可以是第三模式。如图53A中所示，共栅晶体管1345可以在高功率模式和中等功率模式下偏压到线性操作区域。在低功率模式下，共栅晶体管1345可以偏压为开关，如图53B中所示。因而，相同的功率放大器可以在多种操作功率模式下使用，同时满足多种功率模式的每一种的性能规范。
图53C是根据实施例的针对第一操作模式示出的具有概念偏压的功率放大器系统1340'的示意图。图53D是针对第二操作模式示出的具有概念偏压的图53C的功率放大器系统1340'的示意图。功率放大器系统1340'类似于图53A 和53B的功率放大器系统1340，区别在于包括电源控制电路1315'。电源控制电路1315'可以实现图50的电源控制电路1315的任何合适的特征。电源控制电路1315'可以将输入级电源电压Vdd1和输出级电源电压Vdd2提供给功率放大器。输入级电源电压Vdd1可以在不同的操作模式下具有大致相同的电压水平。电源控制电路1315'可以提供输出级电源电压Vdd2，使得输出级电源电压Vdd2在对应于图53C的第一模式下比在对应于图53D的第二模式下具有更高的电压水平。电源控制电路1315'可以包括配置成执行该功能的任何合适的电路。例如，电源控制电路1315'可以包括DC-DC转换器或任何其他合适的切换调节器，例如在某些实现方式中的降压和/或升压转换器。
图53A至53D示出了功率放大器的输出级的实施例。图54A至57B示出了堆叠放大器和偏压电路的实施例。参考这些附图中的任一个讨论的任何原理和优点可以在图50的功率放大器1312和/或功率放大器系统1340的输出级中实现。而且，本文中讨论的堆叠放大器和偏压电路的任何原理和优点可以在其他背景中实现。
图54A是根据实施例的处于第一模式的放大电路1350的示意图，所述放大电路包括堆叠放大器和偏压电路。堆叠放大器可以放大RF信号。DC阻塞电容器1351可以将RF信号提供给堆叠放大器的输入。如图所示，堆叠放大器包括彼此串联布置的晶体管1352、1353和1354。晶体管1352、1353和 1354可以是绝缘体上硅场效应晶体管。偏压电路1355可以偏压堆叠放大器的晶体管。偏压电路1355可以响应于控制信号MODE而动态地偏压堆叠放大器的晶体管。堆叠放大器可以通过偏压电路元件1356、1357和1358接收偏压信号。在第一模式下，偏压电路1355将晶体管1353偏压到线性操作区域。堆叠放大器可以通过电感器1359接收电源电压Vdd。
图54B是根据实施例的处于第二模式的图54A的放大电路1350的示意图。第二模式可以与比第一模式更低的功率关联。在第二操作模式下，提供给堆叠放大器的电源电压Vdd可以具有比第一模式更高的电压水平。提供给偏压电路1355的模式控制信号MODE可以处于不同的信号水平和/或处于不同的状态。响应于模式控制信号MODE，偏压电路1355可以将晶体管1353 偏压为开关。晶体管1353可以在第二模式下在饱和操作区域中操作。
图55A是根据实施例的处于第一模式的放大电路1360的示意图，所述放大电路包括堆叠放大器和偏压电路。放大电路1360类似于放大电路1350，区别在于堆叠放大器由双极晶体管实现。如图55A中所示，堆叠放大器包括与共射晶体管1361串联的两个共基晶体管1362和1363。图55A中所示的双极晶体管可以由绝缘体上半导体技术实现。本文中讨论和/或示出的具有场效应晶体管的任何合适的电路拓扑可以替代地由双极晶体管实现。根据一些其他实施例，放大电路1360可以包括布置在偏压电路1355和晶体管1361的基极之间的诸如电感器的RF阻抗来代替图55A和55B中所示的电阻器。替代地或附加地，可以实现具有堆叠双极放大器的放大电路，而没有布置在偏压电路和堆叠的双极晶体管中一个或多个之间的电阻器。
图55B是根据实施例的处于第二操作模式的图55A的放大电路1360的示意图。在第二操作模式下，晶体管1362被偏压为开关。
图56A是根据实施例的处于第一模式的放大电路1370的示意图，所述放大电路包括具有堆叠中的四个晶体管的堆叠放大器和偏压电路。放大电路 1370类似于放大电路1350，区别在于堆叠放大器由彼此串联的四个晶体管实现。图56A中所示的堆叠放大器包括晶体管1352、1353、1371和1354。通过相对于图54A中所示的堆叠放大器具有堆叠中的附加晶体管，图56A中的堆叠放大器可以适应更大的电压摆幅。偏压电路1355'可以通过偏压电路元件 1372偏压晶体管1371。在第一模式下，晶体管1353和1371可以在线性操作区域中被偏压。
图56B和56C是根据实施例的处于不同模式的图56A的堆叠放大器和偏压电路的示意图。如图56B中所示，晶体管1353可以在第二模式下被偏压为开关。当晶体管1353被偏压为开关并且堆叠的其他晶体管被偏压为增益级时，图56B的堆叠放大器可以表现得像三层堆叠。如图56C中所示，晶体管 1353和1371可以在另一模式下被偏压为开关。当晶体管1353和1371被偏压为开关并且堆叠的其他晶体管被偏压为增益级时，图56C的堆叠放大器可以表现得像双层堆叠。因此，偏压电路1355'可以偏压图56A至56C的堆叠放大器以表现得如同2、3或4个晶体管在堆叠中。该章节中讨论的原理和优点也可以应用于具有彼此串联的五个或更多个晶体管的堆叠放大器。
图57A是根据实施例的处于第一模式的放大电路1380的示意图，所述放大电路包括具有堆叠中的两个晶体管的堆叠放大器和偏压电路。放大电路 1380类似于放大电路1350，区别在于该堆叠放大器由彼此串联的两个晶体管实现。如图57A中所示，偏压电路1355”可以在第一模式下将晶体管1353偏压到线性操作区域。
图57B是根据实施例的处于第二模式的图57A的放大电路1380的示意图。如图57A中所示，偏压电路1355”可以在第二模式下将晶体管1353偏压为开关。
图58A是根据实施例的针对两种操作模式示出的具有偏压的功率放大器系统1390的示意图。图58B是根据实施例的针对不同操作模式示出的具有偏压的图58A的功率放大器系统1390的示意图。功率放大器系统1390类似于功率放大器系统1340，区别在于包括附加开关1391、1392和1393并且堆叠中的不同晶体管可以在与较低输出级电源电压关联的模式下偏压为开关。任何合适的控制电路可以控制开关1391、1392和1393。在功率放大器系统1390 中，晶体管1344可以被偏压以用作如图58A中所示的共源放大器或如图58B 中所示的开关。
开关1391可以在不同的操作模式下选择性地将输入级的输出电耦合到输出级的不同晶体管。开关1391可以将用于输出级的RF输入信号提供给晶体管1344，如图58A中所示。开关1391可以在不同的模式下将RF输入信号提供给晶体管1345的输出级，如图58B中所示。开关1391可以是多掷开关，例如单刀双掷开关。
开关1392可以保持RF级间匹配。当晶体管1344被偏压为开关时，如图58B中所示，开关1392可以将电容器C7电耦合到晶体管1345的栅极以保持RF级间匹配。当晶体管1345被偏压为共栅放大器时，如图58A中所示，开关1392可以将电容器C7从晶体管1345的栅极电断开。
当晶体管1345配置为共栅放大器时，如图58A中所示，开关1393可以将AC接地栅极电容器C6电连接到晶体管1345的栅极。当晶体管1345配置成共源放大器时，如图58B中所示，开关1393可以将AC接地栅极电容器 C6从晶体管1345的栅极断开。
功率放大器系统1340和1390的特征的任何合适的组合可以彼此一起实现。图50的功率放大器1312可以根据功率放大器系统1390的任何原理和优点实现。功率放大器系统1390可以根据本文中讨论的任何原理和优点实现，例如参考图54A至57B中的任何一个。
可以如该章节中先前描述的本文中讨论的多模式功率放大器可以包括在任何合适的前端系统，封装模块，半导体管芯(例如，绝缘体上半导体管芯，如绝缘体上硅管芯)，无线通信装置(例如，移动电话，如智能手机)等中。
章节IV-具有注入锁定振荡器驱动器级的功率放大器
根据本公开的一些实施例，本公开的该章节涉及具有注入锁定振荡器驱动器级的功率放大器。在某些配置中，多模式功率放大器包括使用注入锁定振荡器实现的驱动器级和具有基于多模式功率放大器的模式而改变的可调节电源电压的输出级。通过以该方式实现多模式功率放大器，多模式功率放大器表现出优异的效率，包括当可调节电源电压的电压水平相对较低时。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
某些功率放大器在多种功率模式下可操作。用多模式操作实现功率放大器可以相对于包括与每个功率模式关联的独立功率放大器的实现方式提供许多优点。例如，多模式功率放大器可以占据相对较小的管芯面积。另外，多模式功率放大器可以避免与每个功率模式使用不同功率放大器关联的匹配网络和信号路由的复杂性。
在移动应用中，延长电池寿命可能是重要的。消耗大量电池电量的移动应用中的一个功能是功率放大。
电源控制电路可以为多模式功率放大器提供可以根据功率放大器的操作模式而变化或改变的电源电压。可以选择操作模式以实现期望的性能，同时增加效率和/或延长电池寿命。因此，电源控制电路可以采用各种电源管理技术以改变电源电压的电压水平，从而改善功率放大器的功率附加效率(PAE)。
用于改善功率放大器效率的一种技术是基于功率模式提供具有可选择电压水平的可变电源电压。例如，可以在较低功率模式下提供较低的电源电压，并且可以在较高功率模式下提供较高的电源电压。多模式功率放大器可以包括任何合适数量的电源电压水平和对应的功率模式，例如2个功率模式，3 个功率模式，或4个或更多个功率模式。
在某些配置中，功率放大器包括多个级，并且提供给最终或输出级的电源电压可以根据功率模式而变化，用于用于至少一个驱动器级的不同电源电压可以保持大致恒定。
当用于功率放大器的电源电压出于效率的目的在较低功率模式下减小时，电源电压可以显著低于较高功率模式。在一个示例中，用于较低功率模式的电源电压可以比用于较高模式的电源电压低大约60％。然而，其他电源电压是可能的。
本文中提供了具有注入锁定驱动器级的功率放大器的装置和方法。在某些配置中，多模式功率放大器包括使用注入锁定振荡器实现的驱动器级和具有基于多模式功率放大器的模式而改变的可调节电源电压的输出级。通过以该方式实现功率放大器，功率放大器可以表现出优异的效率，包括当可调节电源电压的电压水平相对较低时。
例如，在低功率模式下，用于为输出级供电的可调节电源电压减小，并且驱动器级对功率放大器的总体效率具有相对较大的影响。通过使用注入锁定振荡器实现驱动器级，多模式功率放大器的总体效率在不同功率模式下相对较高。
本文中讨论的多模式功率放大器可以在各种应用中表现出优异的效率，例如驱动器级使用大致固定的电压操作和输出级在不同操作模式下以电源电压的大差异操作的应用。
本文中公开的功率放大器可以使用各种半导体处理技术实现，包括但不限于绝缘体上半导体技术，如绝缘体上硅(SOI)技术。使用SOI技术能够以相对便宜和/或可靠的制造工艺实现功率放大器。而且，SOI技术中的低噪声放大器(LNA)和/或射频(RF)开关的理想性能使功率放大器能够实现为提供发射、接收和切换功能的前端集成电路(FEIC)的一部分。
图59是功率放大器系统1426的一个示例的示意图。示出的功率放大器系统1426包括多模式功率放大器1432，电源控制电路1430，开关1412，天线1414，定向耦合器1424，以及发射器1433。
功率放大器系统1426在多种操作模式下操作。多种模式包括至少两种不同的操作模式，其中电源控制电路1430将不同电压水平的电源电压提供给多模式功率放大器1432。
示出的发射器1433包括基带处理器1434，I/Q调制器1437，混频器1438，以及模数转换器(ADC)1439。发射器1433可以包括在收发器中，所述收发器也包括与在一个或多个接收路径上从天线(例如，天线1414或独立天线) 接收发射信号关联的电路。
多模式功率放大器1432为RF信号提供放大。如图59中所示，RF信号可以由发射器1433的I/Q调制器1437提供。由多模式功率放大器1432生成的放大RF信号可以通过开关1412提供给天线1414。多模式功率放大器1432 可以包括使用注入锁定振荡器实现的驱动器级，例如本文中讨论的任何注入锁定振荡器拓扑。
在某些实现方式中，多模式功率放大器1432使用SOI技术实现。以该方式实现功率放大器有助于将功率放大器与其他电路(包括例如开关1412) 集成。
如图59中所示，多模式功率放大器1432接收用于驱动器级的第一电源电压VSUP1和用于输出级的第二电源电压VSUP2。在示出的实施例中，电源控制电路1430基于从发射器1433接收的模式信号控制第二电源电压VSUP2的电压水平。在某些配置中，提供给功率放大器的驱动器级的第一电源电压VSUP1的电压水平在两个或更多个操作模式下大致恒定，但是提供给功率放大器的输出级的第二电源电压VSUP2的电压水平基于选定的操作模式而改变。
电源控制电路1430可以是用于向多模式功率放大器1432提供第一电源电压VSUP1和第二电源电压VSUP2的任何合适的电路。在某些配置中，电源控制电路1430包括至少一个DC到DC转换器，例如降压转换器，升压转换器，和/或升降压转换器。
在某些配置中，第二电源电压VSUP2的电压水平可以在一个操作模式下相对于另一操作模式显著更低(例如，低约60％)。电源电压的电压水平的显著差异会导致效率减小。
基带信号处理器1434可以生成I信号和Q信号，其可以用于表示期望幅度、频率和相位的正弦波或信号。例如，I信号可以用于表示正弦波的同相分量，并且Q信号可以用于表示正弦波的正交分量，其可以是正弦波的等效表示。在某些实现方式中，I和Q信号可以以数字格式提供给I/Q调制器1437。基带处理器1434可以是配置成处理基带信号的任何合适的处理器。例如，基带处理器1434可以包括数字信号处理器，微处理器，可编程核心，或其任何组合。而且，在一些实现方式中，两个或更多个基带处理器1434可以包括在功率放大器系统1426中。
I/Q调制器1437可以从基带处理器1434接收I和Q信号并且处理I和Q 信号以生成RF信号。例如，I/Q调制器1437可以包括配置成将I和Q信号转换为模拟格式的数模转换器(DAC)，用于将I和Q信号上变频为射频的混频器，以及用于将上变频的I和Q信号组合成适合于由多模式功率放大器1432 放大的RF信号的信号组合器。在某些实现方式中，I/Q调制器1437可以包括配置成对其中处理的信号的频率成分进行滤波的一个或多个滤波器。
在示出的功率放大器系统1426中，定向耦合器1424位于多模式功率放大器1432的输出和开关1412的输入之间，由此允许不包括开关1412的插入损耗的多模式功率放大器1432的输出功率的测量。来自定向耦合器1424的感测输出信号可以提供给混频器1438，所述混频器可以将感测输出信号乘以受控频率的参考信号，从而下移感测输出信号的频率成分以生成下移信号。下移信号可以提供给ADC 1439，所述ADC可以将下移信号转换为适合于由基带处理器1434处理的数字格式。
通过包括在多模式功率放大器1432的输出和基带处理器1434之间的反馈路径，基带处理器1434可以配置成动态地调节I和Q信号以优化功率放大器系统1426的操作。例如，以该方式配置功率放大器系统1426可以帮助提供功率控制，补偿发射器损伤，和/或执行数字预失真(DPD)。尽管示出了用于功率放大器的感测路径的一个示例，但是其他实现方式是可能的。
图60是多模式功率放大器1440的一个示例的示意图。多模式功率放大器1440包括驱动器级1441，输出级1442，输入匹配网络1443，级间匹配网络1444，以及输出匹配网络1445。
如图60中所示，驱动器级1441由第一电源电压VSUP1供电，并且输出级1442由第二电源电压VSUP2供电。驱动器级1441经由输入匹配网络1443 接收RF输入信号RFIN，并且生成放大RF信号。输出级1442经由级间匹配网络1444接收放大RF信号，并且进一步放大放大RF信号以产生RF输出信号RFOUT。
图61A-61C示出了图60的多模式功率放大器的一个示例的模拟结果的图形。该图形包括在VSUP1为1.8V并且VSUP2为1.2V的低功率模式(13-dBm)， VSUP1为1.8V并且VSUP2为1.8V的中等功率模式(16-dBm)，以及VSUP1为1.8V 并且VSUP2为3.0V的高功率模式(21dBm)下的模拟结果。驱动器级1441和输出级1442均使用具有SOI FET的共源放大器实现。
尽管图61A-61C示出了多模式功率放大器的模拟结果，但是也执行实验室测试并且产生类似的结果。
图61A示出了功率附加效率(PAE)和增益对输出功率的图形50。图形 1450包括用于低功率模式的第一增益曲线1451，用于中等功率模式的第二增益曲线1452，以及用于高功率模式的第三增益曲线1453。另外，图形1450 包括用于低功率模式的第一PAE曲线1454，用于中等功率模式的第二PAE 曲线1455，以及用于高功率模式的第三PAE曲线1456。
图61B示出了电流消耗对输出功率的图形1460。图形1460包括用于低功率模式的第一驱动器级电流消耗曲线1461，用于中等功率模式的第二驱动器级电流消耗图形1462，以及用于高功率模式的第三驱动器级电流消耗图形 1463。另外，图形1460包括用于低功率模式的第一输出级电流消耗图形1464，用于中等功率模式的第二输出级电流消耗图形1465，以及用于高功率模式的第三输出级电流消耗图形1466。此外，图形1460包括用于低功率模式的第一总电流消耗曲线1467，用于中等功率模式的第二总电流消耗曲线1468，以及用于高功率模式的第三总电流消耗曲线1469。
如图61B中所示，驱动器级和输出级在低功率模式下具有相对相当的电流消耗，这导致驱动器级对总体效率具有相对较大的影响。而且，由于在该示例中输出级的电源电压减小到比驱动器级的电源电压低33％，因此输出级在较低的输出功率水平饱和。因此，驱动器级的功率增益和电流消耗在低功率模式下对总体效率具有相对较大的影响。
因此，驱动器级的效率在低功率模式下对于总体PAE是重要的。
图61C示出了功率水平对输出功率的图形1470。图形1470包括用于低功率模式的二次谐波频率功率曲线1471，用于中等功率模式的二次谐波频率功率曲线1472，以及用于高功率模式的二次谐波频率功率曲线1473。另外，图形1470包括用于低功率模式的三次谐波频率功率曲线1474，用于中等功率模式的三次谐波频率功率曲线1475，以及用于高功率模式的三次谐波频率功率曲线1476。此外，图形1470包括用于低功率模式的基频功率曲线1477，用于中等功率模式的基频功率曲线1478，以及用于高功率模式的基频功率曲线1479。
在本文的某些配置中，多模式功率放大器包括使用注入锁定振荡器实现的驱动器级和具有随着多模式功率放大器的模式而变化的可调节电源电压的输出级。通过以该方式实现功率放大器，功率放大器可以表现出优异的效率，包括在低功率模式下。例如，在低功率模式下，用于为输出级供电的可调节电源电压减小，并且驱动器级对功率放大器的总体效率影响相对较大。通过使用注入锁定振荡器实现驱动器级，多模式功率放大器的总体效率在不同模式下相对较高。
RF系统可以包括独立的功率放大器管芯以提供具有更高效率和/或更高击穿电压的器件。例如，RF系统可以使用砷化镓(GaAs)管芯，氮化镓(GaN) 管芯，或硅锗(SiGe)管芯，其中高阻抗负载线提供相对高的电压摆幅和相对低的电流消耗。然而，使用独立功率放大器管芯会增加RF系统的成本和/ 或影响RF系统的其他部件的性能。例如，可能期望在SOI技术中实现功率放大器，原因是RF开关和/或低噪声放大器(LNA)在使用SOI工艺相对于其他技术实现时可以表现出优越的性能。
在本文的某些配置中，提供了RF前端集成电路(FEIC)。RF FEIC使用 SOI工艺制造，并且包括至少一个LNA，至少一个RF开关，以及至少一个功率放大器。通过将功率放大器与LNA和/或开关集成，降低了总成本。而且，相对于其中使用其他工艺制造LNA和/或RF开关的配置，LNA和/或RF 开关表现出优越的性能。功率放大器可与LNA和开关集成以为单个管芯上的 RF收发器提供前端。
本文中公开的多模式功率放大器可以相对于使用注入锁定振荡器的单级功率放大器提供增强的性能。例如，注入锁定振荡器包括注入锁定到RF输入信号的电感器-电容器(LC)谐振器或储能器。当注入锁定振荡器的电源电压随着工作模式而改变时，注入锁定振荡器会失谐。例如，电源电压的改变可以改变振荡的中心频率和/或改变振荡器可以被注入锁定到的频率的范围。这又可以使注入锁定的振荡器容易受到不希望的操作的影响，例如准锁定和/ 或快节拍模式。
因此，相对于使用注入锁定振荡器的单级功率放大器，使用具有大致恒定的电源电压的注入锁定振荡器驱动器级与可变电源电压输出级相结合提供了稳健的性能。
图62A是根据一个实施例的多模式功率放大器1480的示意图。多模式功率放大器80包括注入锁定振荡器驱动器级1481，输出级1442，级间匹配网络1444，以及输出匹配网络1445。
注入锁定振荡器驱动器级1481由第一电源电压VSUP1供电，并且输出级1442由第二电源电压VSUP2供电。注入锁定振荡器驱动器级1481接收 RF输入信号RFIN，并且生成放大RF信号。输出级1442经由级间匹配网络 1444接收放大RF信号，并且进一步放大放大RF信号以生成RF输出信号 RFOUT。
尽管示出的实施例包括两个级，但是多模式功率放大器1480可以包括一个或多个附加段。例如，多模式功率放大器可以包括在注入锁定振荡器驱动器级1481之前的前级和/或包括在注入锁定振荡器驱动器级1481和输出级 1442之间的附加级。
如图62A中所示，注入锁定振荡器驱动器级1481包括输入变压器或平衡-不平衡变换器1482，输出变压器或平衡-不平衡变换器1483，信号注入电路1484，负跨导电路1485，以及电容器1486。另外，电容器1486用LC储能器或谐振器中的输出变压器1483的电感操作。
负跨导电路1485提供能量以将LC储能器保持谐振。当注入锁定时，LC 储能器以大致等于RF输入信号RFIN的频率振荡。输出变压器1483用于将 LC储能器谐振器的差分信号转换为适合于驱动输出级1442的输入的单端信号。
相对于包括全差分输出级的实现方式，配置注入锁定振荡器驱动器级 1481以提供差分到单端信号转换减少或消除了输出平衡-不平衡变换器损耗对总体功率放大器效率的影响。
在某些实现方式中，电容器1486包括可控电容部件，例如可变和/或可编程电容器。提供可控电容有助于调谐注入锁定振荡器驱动器级1481可以锁定到的频率的范围。除了明确的电容器结构之外，电容器1486还可以包括一个或多个寄生电容，例如负跨导电路1485的晶体管的寄生扩散电容。
注入锁定振荡器驱动器级1481相对于实现为共源或共射放大器的驱动器级以非常低的功耗工作。在操作期间，注入锁定振荡器驱动器级1481相对于RF输入信号RFIN在频率和相位上锁定，并且操作以生成注入锁定的RF 信号。在某些配置中，RF输入信号RFIN是具有大致恒定的信号包络的调制信号。
在示出的实施例中，第一电源电压VSUP1在多模式功率放大器1480的操作模式下以大致恒定的电压水平操作。因此，当多模式功率放大器1480的模式改变时，注入锁定振荡器驱动器级1481的振荡中心频率和相关的锁定范围保持大致不变。配置多模式功率放大器1480在不同的操作模式下提供稳健的性能。
相比之下，在输出级中使用注入锁定振荡器的多模式功率放大器可以响应于电源电压变化而变得失谐。例如，这样的注入锁定振荡器的振荡中心频率和/或调谐范围可以在不同的功率模式下改变，由此降低性能。
示出的注入锁定振荡器驱动器级1481在由输出级1442放大之前提供差分到单端信号转换操作。
通过在注入锁定振荡器驱动器级1481中实现差分到单端转换，可以获得优异的功率效率性能。特别地，以较低信号功率水平执行转换相对于以较高信号功率水平执行转换提供了更高的效率。例如，由于信号转换引起的LdB 的损失在输出级1442的输出处相对于输出级1442的输入处的相同量的损失具有更大的影响。
输出级1442可以以各种各样的方式实现。在第一示例中，输出级1442 实现为包括NMOS晶体管的共源放大器，其具有接收输入信号的栅极，电连接到地电压的源极，以及生成RF输出信号RFOUT的漏极。在第二示例中，输出级1442实现为包括两个或更多个NMOS晶体管的堆叠的共源共栅放大器，并且输入信号被提供给堆叠中的最下面的晶体管的栅极，并且输出信号从堆叠中的最上面的晶体管的漏极被提供。
尽管已描述了输出级1442的各种示例，但是输出级1442可以以各种各样的方式实现，包括但不限于使用双极晶体管的实现方式或使用场效应晶体管和双极晶体管的组合的实现方式。
级间匹配网络1444提供驱动器级1481的输出和输出级1442的输入之间的阻抗匹配。另外，输出匹配网络1445提供到输出级1442的输出阻抗匹配。在某些实现方式中，级间匹配网络1444和/或输出匹配网络1445提供谐波终止，DC偏压，和/或帮助获得期望的负载线阻抗。
包括级间匹配网络1444和输出匹配网络1445相对于省略阻抗匹配网络的配置增加了功率传输。阻抗匹配网络可以以各种各样的方式实现。
在示出的实施例中，输入变压器或平衡-不平衡变换器1482至少部分地用于提供输入阻抗匹配，由此减少部件数量和/或面积。然而，其他实现方式是可能的。
多级放大器1480的附加细节可以如本文中所述。
图62B是根据另一实施例的多模式功率放大器1495的示意图。图62B 的多模式功率放大器1495类似于图62A的多模式功率放大器1480，区别在于图62B的多模式功率放大器1495包括基于功率模式信号控制第二电源电压 VSUP2的电源控制电路1490。在示出的实施例中，电源控制电路1490包括 DC到DC转换器1491，用于有效地将第二电源电压VSUP2调节到期望的电压水平。
图63是根据一个实施例的注入锁定振荡器驱动器级1500的示意图。示出的注入锁定振荡器驱动器级1500包括输入变压器或平衡-不平衡变换器 1507，输出变压器或平衡-不平衡变换器1508，第一信号注入n型金属氧化物半导体(NMOS)晶体管1501，第二信号注入NMOS晶体管1502，第一负跨导NMOS晶体管1503，第二负跨导NMOS晶体管1504，以及偏压NMOS晶体管1505。
如图63中所示，注入锁定振荡器驱动器级1500接收单端RF输入信号 IN并且生成单端RF输出信号OUT。另外，注入锁定振荡器驱动器级1500 使用第一电源电压VSUP1供电。在示出的实施例中，第一电源电压VSUP1被提供给输出变压器1508的第一绕组的中心抽头。
第一和第二负跨导NMOS晶体管1503、1504彼此交叉耦合，并且用作负跨导电路。输出变压器1508的第一绕组电连接在第一负跨导NMOS晶体管1503的漏极和第二负跨导NMOS晶体管1504的漏极之间。
输出变压器1508用于将对应于负跨导NMOS晶体管1503、1504的漏极之间的电压差的差分端信号转换为单端注入锁定RF输出信号OUT。在示出的实施例中，单端注入锁定RF输出信号OUT由输出变压器1508的第二绕组生成，并且参考地电压。
注入锁定振荡器驱动器级1500包括与输出变压器1508的电感和负跨导 NMOS晶体管1503、1504的漏极处的寄生电容关联的LC储能器。在某些实现方式中，注入锁定振荡器驱动器级1500的LC储能器还包括显式电容器(例如可控电容部件)以提供调谐范围。
偏压NMOS晶体管1505控制负跨导NMOS晶体管1503、1504的偏压电流和LC储能器的振荡幅度。
在示出的实施例中，偏压NMOS晶体管1505的栅极接收偏压电压VBIAS，其控制负跨导NMOS晶体管1503、1504的偏压电流的量。在某些实现方式中，偏压电压VBIAS是可控的，例如通过经由IC接口(例如，MIPI RFFE总线或I2C总线)进行数字编程。偏压电压VBIAS可以通过电阻馈送提供给偏压 NMOS晶体管1505的栅极以帮助为生成偏压电压VBIAS的电路提供隔离，所述偏压电压可以使用任何合适的偏压电路生成。
负跨导NMOS晶体管1503、1504向LC储能器提供能量以保持振荡。当RF输入信号IN不存在时，LC储能器的振荡频率可以大约等于LC储能器的谐振频率。
输入变压器1507用于将单端RF输入信号IN转换成提供给信号注入 NMOS晶体管1501、1502的栅极的差分信号。如图63中所示，第一和第二信号注入NMOS晶体管1501、1502的漏极分别电连接到第一和第二负跨导NMOS晶体管1503、1504的漏极。当RF输入信号IN足够大时，信号注入 NMOS晶体管1501、1502提供足够的信号注入以将LC振荡器的振荡频率和相位锁定到RF输入信号IN的频率。
注入锁定振荡器驱动器级1500示出了可以在本文中所述的多模式功率放大器中使用的驱动器级的一个实施例。然而，注入锁定振荡器驱动器级可以以其他方式实现。
注入锁定振荡器驱动器级1500的附加细节可以如本文中所述。
可以如该章节中先前所述的本文中讨论的多模式功率放大器可以包括在任何合适的前端系统，封装模块，半导体管芯(例如，绝缘体上半导体管芯，如绝缘体上硅管芯)，无线通信装置(例如，移动电话，如智能手机)等中。
章节V-过电应力保护
根据本公开的一些实施例，本公开的该章节涉及过电应力(EOS)保护电路。这样的EOS保护电路可以将与EOS事件关联的电荷转移离开信号节点以提供EOS保护。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
为了保护集成电路(IC)的引脚或焊盘免受过电应力(EOS)事件，IC 可以包括连接在焊盘和接地之间的EOS保护电路。为了防止EOS保护电路干扰IC的正常操作，期望EOS保护电路在正常工作条件或电压水平存在于焊盘时被关闭和不导通，并且响应于EOS事件发生而打开和导通以提供过应力保护。
某些EOS保护电路使用焊盘和接地之间的多个串联连接的二极管实现。例如，EOS保护电路可以包括串联的多个二极管以提供足够高于焊盘的正常操作电压水平的触发电压。为了防止EOS保护电路在正常操作电压水平的情况下意外触发和导通，可以选择串联连接的二极管的数量，使得所产生的触发电压安全地高于焊盘的最大操作电压。
然而，这样的保护方案会限制和/或约束EOS保护。例如，用多个二极管串联实现的EOS保护电路的触发电压可以基于二极管正向电压的总和。例如，具有大约n个相同的串联二极管的EOS保护电路的触发电压可以是大约 n*Vf，其中Vf是每个二极管的正向电压。
二极管的正向电压可以随温度而减小。为了防止通过正常信令在高温下意外激活，EOS保护电路可以用足以避免在正常操作条件下导通的最小数量的二极管实现。然而，当包括足够数量的二极管以适应在正常操作期间的最大焊盘电压，期望的电压裕度、工艺变化，以及IC的最大操作温度时，在正常温度和条件下EOS保护通常减小。
例如，当以该方式实现EOS保护电路时，EOS保护电路的触发电压在正常操作温度下可以相对较高，由此导致在ESD条件下的峰值电压水平的增加以及过应力保护的相应降低。
因此，在某些应用中仅使用接地的串联连接的二极管的EOS保护可能是不够的，原因是对于各种工艺和/或温度变化在正常的信令条件下可能需要太多的串联二极管来避免导通。
在其他实现方式中，二极管电连接在焊盘和高电源电压之间以提供EOS 保护。然而，在EOS事件期间，过应力电流会流入高电源电压。尽管在EOS 事件期间可以使用钳位电路来限制高电源导轨的电压增加，但是钳位电路可以通过生成泄漏电流来降低功率性能，这在某些低功率应用中是不可接受的。
在该章节中提供了用于EOS保护电路的装置和方法。在某些配置中，EOS 保护电路包括电连接在焊盘和第一电源节点之间的过应力感测电路，电连接在焊盘和信号节点之间的阻抗元件，电连接在信号节点和第一电源节点之间并且由过应力感测电路选择性地可激活的可控钳位，以及电连接在信号节点和第二电源节点之间的过冲限制电路。当在焊盘处检测到EOS事件时，过应力感测电路激活可控钳位。因此，EOS保护电路可以将与EOS事件关联的电荷转移离开信号节点以提供EOS保护。
在某些实现方式中，过应力感测电路包括多个串联连接的二极管和第一场效应晶体管(FET)，例如第一金属氧化物半导体(MOS)晶体管。另外，可控钳位包括具有基于第一FET的栅极电压可控制的栅极电压的第二FET，例如第二MOS晶体管。例如，第一和第二FET可以实现为电流镜。在焊盘处的EOS状况下，电流流动通过过应力感测电路的串联连接的二极管，由此打开第一和第二FET并且激活可控钳位。
另外，响应于焊盘处的电压增加，在焊盘和信号节点之间包括阻抗元件应当导致信号节点的电压小于焊盘的电压。另外，过冲限制电路可以将信号节点处的电压保持为相对较低的值，直到可控钳位被激活。以该方式实现EOS 保护电路可以减小注入第二电源节点中的峰值电流，并且减小信号节点处的电压过冲。峰值电流的减小可以导致第一和第二电源节点之间的较小的电源钳位(例如，更紧凑的电路布局)，以及IC的静态功耗的相应减小。
因此，该章节中的教导可以用于提供增强的EOS保护。另外，使用本文中所述的一个或多个EOS保护电路保护IC的焊盘可以导致更小和/或更低的泄漏电源钳位。
在某些配置中，第一电源节点对应于接地。在这样的配置中，EOS保护电路有利地将EOS事件的电荷分流到相对于其他电源节点呈现非常低的阻抗和/或增强的散热的节点。
图64是IC 1610的示意图。如图64中所示，IC 1610可以包括可以暴露于EOS状况(例如ESD事件1605)的一个或多个引脚或焊盘1601。IC 1610 可以包括根据本文中的教导实现的至少一个EOS保护电路1602。无线或移动装置可以包括图64的IC中的一个或多个。无线装置可以包括实现该章节的一个或多个特征的EOS保护电路。例如，无线装置可以包括多个半导体芯片或IC，并且IC中的一个或多个可以包括根据本文中的教导实现的EOS保护电路。
图65A是可以包括一个或多个EOS保护电路的模块1660的一个示例的示意图。图65B是沿着线65B-65B截取的图65A的模块1660的横截面。模块1660包括模块基板或层压件1662，绝缘体上硅(SOI)管芯1670，以及接合线1678。在某些实现方式中，模块1660对应于前端模块。
模块基板1662包括管芯附接焊盘1664和接合焊盘1666。如图65A中所示，SOI管芯1670附接到模块基板1662的管芯附接焊盘1664。如图65B中所示，模块基板1662可以包括层压在一起的多个导电和非导电层，并且管芯附接焊盘1664和接合焊盘1666可以由布置在用于附接SOI管芯1670的模块基板的表面上的导电层1681形成。
SOI管芯1670包括可以暴露于EOS事件(例如ESD事件1605)的焊盘 1676。SOI管芯1670的焊盘1676的至少一部分可以包括根据本文中的教导实现的相应的EOS保护电路1602。
图65C是根据另一实施例的模块1680的横截面。
图65C的模块80类似于图65A-65B的模块1660，区别在于模块1680 使用倒装芯片配置实现。例如，不是使用引线接合将SOI管芯1690电连接到模块基板1662，而是使用可以是焊料凸块的凸块1691将图65C的SOI管芯 1690倒置并且附接到模块基板1662。SOI管芯1670的焊盘1676的至少一部分可以包括根据本文中的教导实现的EOS保护电路1602。
因此，在本文中所述的某些实现方式中，EOS保护电路包括在使用倒装芯片布置实现的管芯中。
尽管图65A-65C示出了包括包含一个或多个EOS保护电路的SOI管芯的示例性模块，但是本文中的教导可应用于模块和/或管芯的其他配置。
图66A是根据实施例的包括EOS保护电路的IC接口1700的示意图。IC 接口1700包括焊盘1701，内部电路1703，以及EOS保护电路，其包括过应力感测电路1711，阻抗元件1712，可控钳位1713，和过冲保护或限制电路 1714。
IC接口1700可能非期望地遇到EOS事件，例如焊盘1701处的ESD事件1605。如果没有保护机制，EOS事件1605会导致IC损坏，例如栅极氧化物破裂，结击穿，和/或金属损坏。例如，内部电路1703可以包括在没有EOS 保护机制的情况下会被损坏的敏感晶体管和/或结构。
如图66A中所示，过应力感测电路1711电连接在焊盘1701和第一电源节点或导轨V1之间。另外，阻抗元件1712电连接在焊盘1701和信号节点 1702之间。此外，可控钳位1713电连接在信号节点1702和第一电源节点 V1之间，并且由过应力感测电路1711选择性地可激活。另外，过冲限制电路1714电连接在信号节点1702和第二电源节点或导轨V2之间。
过应力感测电路1711电连接到焊盘1701，并且检测何时在焊盘1701处接收到EOS事件，例如ESD事件1605。当检测到EOS事件时，过应力感测电路1711激活可控钳位1713以提供信号节点1702和第一电源节点V1之间的低阻抗路径。因此，EOS保护电路布置成将与EOS事件关联的电荷转移离开信号节点1702以提供EOS保护。
过应力感测电路1711和可控钳位1713可以以各种各样的方式实现。在一个实施例中，过应力感测电路1711包括多个串联连接的二极管和第一FET。另外，可控钳位1713包括具有基于第一FET的栅极电压控制的栅极电压的第二FET。当在焊盘1701处接收到EOS事件时，电流流动通过过应力感测电路的串联连接的二极管，由此激活第一和第二FET。
继续参考图66A，阻抗元件1712电连接在焊盘1701和信号节点1702 之间。因此，当EOS事件增加焊盘1701相对于第一电源节点V1的电压时，阻抗元件1712提供了导致信号节点1702的电压小于焊盘1701的电压的电压降。示出的EOS保护电路还包括过冲限制电路1714，当信号节点1702的电压增加超过第二电源节点V2的电压达到过冲限制电路1714的触发电压时所述过冲限制电路从高阻抗转变为低阻抗。
当存在EOS事件时，包括阻抗元件1712和过冲限制电路1714可以保持信号节点1702的电压水平相对较低。特别地，过冲限制电路1714将信号节点1702处的电压保持或限制到相对较低的电平，直到过应力感测电路1711 激活可控钳位1713。另外，阻抗元件1712提供电压降，即使当EOS事件使焊盘1701的电压增加到相对高的电压水平时所述电压降也允许过冲限制电路1714将信号节点的电压保持在相对低的电压水平。
因此，阻抗元件1712和过冲限制电路1714的所示配置可以有助于将信号节点1702保持在相对低的电压水平。此外，相对于其中信号节点1702直接连接到焊盘1701的配置，包括阻抗元件1712可以减少经由过冲限制电路 1714注入到第二电源节点V2中的电荷的量。因此，所示配置可以呈现相对小量的峰值电流注入到第二电源节点V2中，并且减小EOS事件期间的信号节点1702的电压过冲。在某些实现方式中，峰值电流的减小导致第一和第二电源节点V1、V2之间的较小的电源钳位(例如，图66C的电源钳位1757) 以及IC的静态功耗相应减小。
IC接口1700的附加细节可以如前所述。
图66B是根据另一实施例的包括EOS保护电路的IC接口1730的示意图。 IC接口1730包括焊盘1701，内部电路1703，以及EOS保护电路，所述EOS 保护电路包括过应力感测电路1711，阻抗元件1712，可控钳位1713，过冲限制电路1714，第一反向保护电路1731，和第二反向保护电路1732。
图66B的IC接口1730类似于图66A的IC接口1700，区别在于IC接口1730还包括第一反向保护电路1731和第二反向保护电路1732。在某些实现方式中，过应力感测电路1711实现为响应于检测到增加焊盘1701相对于第一电源节点V1的电压的正极性EOS事件而激活可控钳位1713。
在示出的实施例中，第一反向保护电路1731和第二反向保护电路1732 可以保护IC接口1730免受减小焊盘1701相对于第一电源节点V1的电压的负EOS事件。第一反向保护电路1731电连接在焊盘1701和第一电源节点V1之间，并且当焊盘1701的电压下降到低于第一电源节点V1的电压达到第一反向保护电路1731的触发电压时从高阻抗转变为低阻抗。另外，第二反向保护电路1732电连接在信号节点1702与第一电源节点V1之间，并且当信号节点1702的电压下降到低于第一电源节点V1的电压达到第二反向保护电路1732的触发电压时从高阻抗转变为低阻抗。
尽管图66B所示的IC接口1730包括两个反向保护电路，但是可以包括更多或更少的反向保护电路。在一个实施例中，包括第一反向保护电路1731 并且省略第二反向保护电路1732。在另一实施例中，省略第一反向保护电路 1731并且包括第二反向保护电路1732。
IC接口1730的附加细节可以如前所述。
图66C是根据另一实施例的包括EOS保护电路的IC接口1750的示意图。 IC接口1750包括焊盘1701，内部电路1703，以及EOS保护电路，所述EOS 保护电路包括过应力感测电路1711，阻抗元件1712，可控钳位1713，过冲限制电路1714，和电源钳位1757。
图66C的IC接口1750类似于图66A的IC接口1700，区别在于IC接口1750还包括电源钳位1757。在某些实现方式中，电源钳位1757可以在过应力事件期间帮助限制第二电源节点V2和第一电源节点V1之间的电压差。
IC接口1750的附加细节可以如前所述。
图67是图66A的EOS保护电路的电压对时间的图形1790的一个示例。图形1790包括图66A的信号节点1702的电压对时间的图形1791。
图形1790开始于零时刻，其中在焊盘1701处接收到EOS事件。图形 1790已被注释以示出与可控钳位1713由过应力感测电路1711激活或打开的时间对应的激活时间tACTIVATION。激活时间tACTIVATION可以与检测 EOS事件和提供足够幅度的控制电压和/或电流以激活可控钳位1713的延迟关联。
如图67中所示，信号节点1702的电压可以在其中可控钳位1713未被激活的时间段期间增加。通过包括阻抗元件1712和过冲限制电路1714，可以减小信号节点1702的电压过冲VOVERSHOOT。减少电压过冲可以为内部电路1703提供增强的保护和/或减少经由过冲限制电路1714到第二电源节点 V2的电荷注入。
尽管图67示出了图66A的EOS保护电路的电压对时间的图形的一个示例，但是其他结果是可能的。例如，模拟和/或测量结果可以基于实现方式和 /或应用而变化。
图68A是根据另一实施例的包括EOS保护电路的IC接口1800的示意图。IC接口1800包括输入焊盘1801，输入逻辑电路1803，以及EOS保护电路，所述EOS保护电路包括过应力感测电路1811，电阻器1812，可控钳位 1813，过冲限制电路1814，第一反向保护电路1815，第二反向保护电路1816，和电源钳位1817。
IC接口1800可以在输入焊盘1801处接收EOS事件，例如ESD事件1605。在没有保护机制的情况下，EOS事件可能导致IC损坏，例如损坏电连接到信号节点1802的输入逻辑电路1803。
示出的EOS保护电路针对增加输入焊盘1801相对于第一电源节点V1 的电压的正极性EOS事件和针对减小输入焊盘1801相对于第一电源节点V1 的电压的负极性EOS事件提供双向EOS保护。
如图68A中所示，过应力感测电路1811电连接在输入焊盘1801和第一电源节点V1之间。过应力感测电路1811相应地包括第一至第八二极管 1821-1828，以及第一n型金属氧化物半导体(NMOS)晶体管1830。如图 68A中所示，第一至第七二极管1821-1827从阳极到阴极串联电连接在输入焊盘1801和第一NMOS晶体管1830的漏极之间。另外，第八二极管1828包括电连接到第一NMOS晶体管1830的源极的阳极和电连接到第一电源节点V1的阴极。第一NMOS晶体管1830是二极管连接的，并且包括彼此电连接的栅极和漏极。
示出的可控钳位1813包括第二NMOS晶体管1831和钳位二极管1832。第二NMOS晶体管1831包括电连接到信号节点1802的漏极，和经由钳位二极管1832电连接到第一电源节点V1的源极。当存在正常信令条件并且可控钳位1813被关断时，在可控钳位1813中包括钳位二极管1832可以帮助减小钳位的漏电流。如图68A中所示，可控钳位1813的第二NMOS晶体管1831 的栅极电连接到过应力感测电路1811的第一NMOS晶体管1830的栅极。
在示出的实施例中，过应力感测电路1811的第一NMOS晶体管1830和可控钳位1813的第二NMOS晶体管1831作为电流镜被连接。尽管示出了过应力感测电路和可控钳位的具体实现方式，但是本文中的教导可应用于各种各样的过应力感测电路和可控钳位。
当在输入焊盘1801处检测到正极性EOS事件时，过应力感测电路1811 激活可控钳位1813。例如，当输入焊盘1801处的电压足够高时，电流可以流动通过第一至第八二极管1821-1828和第一NMOS晶体管1830，由此将第一NMOS晶体管1830的栅极电压控制为足以使第二NMOS晶体管1831导通的电压。过应力感测电路1811的激活电压可以基于二极管1821-1828的正向电压和第一NMOS晶体管1830的阈值电压。
如图68A中所示，电阻器1812电连接在输入焊盘1801和信号节点1802 之间。另外，过冲限制电路1814电连接在信号节点1802和第二电源节点V2 之间。在所示的配置中，过冲限制电路1814包括过冲限制二极管1841，所述过冲限制二极管包括电连接到信号节点1802的阳极和电连接到第二电源节点V2的阴极。以该方式实现过冲限制电路1814可以为过冲限制电路1814 提供大约等于过冲限制二极管1841的正向电压的相对低的触发电压。然而，其他配置是可能的，例如基于信令级别和/或处理限制选择的实现方式。
当EOS事件增加输入焊盘1801相对于第一电源节点V1的电压时，电阻器1812提供导致信号节点1802的电压小于输入焊盘1801的电压的电压降。当存在EOS事件时，包括电阻器1812和过冲限制电路1814可以保持信号节点1802的电压水平相对较低。特别地，过冲限制电路1814将信号节点 1802处的电压保持到相对较低的电平，直到过应力感测电路1811激活可控钳位1813。另外，电阻器1812提供电压降，即使当EOS事件使焊盘1801 的电压增加到相对高的电压水平时所述电压降也允许过冲限制电路1814将信号节点的电压保持在相对低的电压水平。
此外，相对于其中信号节点1802直接连接到输入焊盘1801的配置，包括电阻器1812可以减少经由过冲限制电路1814注入到第二电源节点V2中的电荷的量。因此，所示配置可以呈现相对小量的峰值电流注入到第二电源节点V2中，并且减小EOS事件期间的信号节点1802的电压过冲。峰值电流的减小导致电源钳位1817的尺寸减小以及泄漏电流的相应减小。
在示出的实施例中，电阻器1812是显式电阻器(例如，薄膜电阻器)，并且对应于不仅仅是寄生电阻。
示出的EOS保护电路还包括第一反向保护电路1815和第二反向保护电路1816，其有助于针对减小输入焊盘1801相对于第一电源节点V1的电压的负极性EOS事件提供保护。在示出的实施例中，第一反向保护电路1815包括二极管1851，所述二极管包括电连接到第一电源节点V1的阳极和电连接到输入焊盘1801的阴极。另外，第二反向保护电路1816包括二极管1852，所述二极管包括电连接到第一电源节点V1的阳极和电连接到信号节点1802的阴极。然而，其他配置是可能的。
IC接口1800的附加细节可以如前所述。
图68B是根据另一实施例的包括EOS保护电路的IC接口1900的示意图。 IC接口1900包括输入焊盘1701，输入逻辑电路1803，以及EOS保护电路，所述EOS保护电路包括过应力感测电路1911，电阻器1812，可控钳位1913，过冲限制电路1914，第一反向保护电路1915，第二反向保护电路1816，和电源钳位1817。
图68B的EOS保护电路类似于图68A的EOS保护电路，区别在于图68B 的EOS保护电路包括某些电路的不同实现方式。
例如，在图68B所示的实施例中，过应力感测电路1911相应地包括第一至第八二极管1921-1928和第一NMOS晶体管1930。第一至第八二极管 1921-1928从阳极到阴极串联电连接在输入焊盘1801和第一电源节点V1之间，并且控制过应力感测电路1911检测到过应力的电压。另外，第一NMOS 晶体管1930包括电连接到第七二极管1927的阳极的漏极和栅极，以及电连接到第七二极管1927的阴极的源极。
图68B所示的可控钳位1913包括第二NMOS晶体管1931和钳位二极管 1932，其可以类似于先前关于图68A描述的第二NMOS晶体管1831和钳位二极管1832。图68B的可控钳位1913还包括电连接在第二NMOS晶体管1931 的栅极和第一电源节点V1之间的电容器1933。电容器1933可以帮助稳定用于激活可控钳位1913的控制电压，由此有助于防止意外激活。
图68B所示的过冲限制电路1914包括从阳极到阴极串联电连接在信号节点1802和第二电源节点V2之间的第一二极管1941和第二二极管1942。尽管过冲限制电路1914包括串联的两个二极管，但是可以包括更多或更少的二极管。而且，过冲限制电路的其他实现方式是可能的，例如基于信令级别和/或处理限制选择的实现方式。
示出的第一反向保护电路1915包括从阳极到阴极串联电连接在第一电源节点V1和输入焊盘1801之间的第一至第四二极管1951-1954。然而，其他配置是可能的，包括但不限于，具有串联的更多或更少二极管的实现方式。
IC接口1900的附加细节可以如前所述。
可以如该章节中先前描述的本文中讨论的过电应力保护电路可以包括在任何合适的前端系统，封装模块，半导体管芯(例如，绝缘体上半导体管芯，如绝缘体上硅管芯)，无线通信装置(例如，移动电话，如智能手机)等中。例如，前端系统可以包括一个或多个半导体管芯或IC，其包括根据本文中的教导实现的EOS保护电路。本文中讨论的EOS保护电路的任何原理和优点可以与本文中讨论的可受益于EOS保护电路的任何其他合适的特征组合实现。
章节VI-射频模块的选择性屏蔽
根据本公开的一些实施例，本公开的该章节涉及选择性屏蔽的射频模块。射频模块可以包括封装基板，在封装基板上方延伸的射频屏蔽结构，在封装基板上和射频屏蔽结构的内部的射频部件，以及在射频屏蔽结构外部的封装基板上的天线。屏蔽结构可以包括屏蔽层，所述屏蔽层在射频部件上提供屏蔽并且在天线上使射频模块不被屏蔽。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
某些射频(RF)模块可以包括屏蔽结构以提供对电磁干扰的屏蔽。一些这样的屏蔽结构可以屏蔽整个模块和/或模块的所有电路。在某些情况下，屏蔽可能仅在模块的一部分上是期望的。例如，在具有RF电路和集成天线的模块中，可能期望在RF电路周围提供屏蔽并使天线不被屏蔽。这可以为RF 电路提供RF隔离，并且也允许天线接收和/或发射信号而没有屏蔽结构干扰。因此，具有选择性屏蔽的产品是可取的。而且，对于大批量制造，在精确且可重复的模块的选定部分上形成屏蔽的方法是可取的。
该章节的方面涉及部分地屏蔽射频模块的方法。这样的方法可以包括在射频模块的屏蔽部分上形成屏蔽层，并且使射频模块的未屏蔽部分不被屏蔽。屏蔽层可以屏蔽射频模块的射频电路，并且使射频模块的天线不被屏蔽。屏蔽层可以通过增材过程或减材过程形成。例如，通过用掩模掩蔽射频模块的一部分，形成屏蔽层，并且去除掩模以使先前被掩蔽的区域不被屏蔽，可以形成屏蔽层。作为另一示例，可以通过在模块上形成导电层并且去除射频模块的一部分上的导电层而形成屏蔽层。可以使用激光去除射频模块的一部分上的导电层。
该章节的另一方面是部分屏蔽的封装射频(RF)模块。RF模块包括封装基板，在封装基板上方延伸的RF屏蔽结构，在封装基板上和RF屏蔽结构的内部的RF部件，以及在RF屏蔽结构外部的封装基板上的天线。
图69是根据实施例的包括RF部件2012和集成天线2014的示例性RF 模块2010的示意图。RF模块2010可以是系统级封装。图69示出了没有顶部屏蔽层的平面图中的RF模块2010。例如，可以根据参考图72A，图73A，图74A，图75A或图76A所述的任何过程形成顶部屏蔽层。如图所示，RF 模块2010包括封装基板2016上的RF部件2012，封装基板2016上的天线2014，以及附接到封装基板2016并围绕RF部件2012的引线接合2018。RF 模块2010的天线2014在RF部件2012周围的射频屏蔽结构的外部。因此，天线2014可以无线地接收和/或发射RF信号，而不被RF部件2012周围的屏蔽结构屏蔽。同时，屏蔽结构可以在RF部件2012和天线2014和/或其他电子组件之间提供RF隔离。
RF部件2012可以包括配置成接收、处理和/或提供RF信号的任何合适的电路。例如，RF部件2012可以包括RF前端，晶体，片上系统，或其任何组合。在某些实现方式中，RF部件2012可以包括功率放大器，低噪声放大器，RF开关，滤波器，匹配网络，晶体，或其任何组合。RF信号可以具有从约30kHz到300GHz的范围内的频率。根据某些通信标准，RF信号可以在从约450MHz到约6GHz的范围内，在从约700MHz到约2.5GHz的范围内，或在从约2.4GHz到约2.5GHz的范围内。在某些实现方式中，RF部件2012 可以根据诸如蓝牙，ZigBee，Z-Wave，无线USB，INSTEON，IrDA，或体域网的无线个域网(WPAN)标准接收和/或提供信号。在一些其他实现方式中，RF部件根据诸如Wi-Fi的无线局域网(WLAN)标准接收和/或提供信号。
天线2014可以是配置成接收和/或发射RF信号的任何合适的天线。在某些应用中，天线2014可以是折叠式单极天线。天线2014可以是任何合适的形状。例如，天线2014可以具有如图69中所示的曲折形状。在其他实施例中，天线可以为U形，线圈形，或用于特定应用的任何其他合适的形状。天线2014可以发射和/或接收与RF部件2012关联的RF信号。天线2014可以占据封装基板2016的面积的任何合适量。例如，天线2014可以在某些实现方式中占据封装基板2016的面积的约10％至75％。
天线2014可以打印在封装基板2016上。打印天线可以由封装基板2016 上的一个或多个导电迹线形成。可以通过在封装基板2016上蚀刻金属图案形成一个或多个导电迹线。打印天线可以是微带天线。由于例如它们的二维物理几何形状，打印天线可以相对便宜和紧凑地制造。打印天线可以具有较高的机械耐久性。
封装基板2016可以是层压基板。封装基板2016可以包括一个或多个路由层，一个或多个绝缘层，接地平面，或其任何组合。在某些应用中，封装基板可以包括四层。RF部件2012可以在某些应用中通过封装基板2016的路由层中的金属路由电连接到天线2014。
引线接合2018是RF部件2012周围的RF屏蔽结构的一部分。RF屏蔽结构可以是配置成提供与RF信号关联的合适屏蔽的任何屏蔽结构。引线接合2018可以在天线2014和RF部件2012之间提供RF隔离以便防止这些部件之间的电磁干扰显著影响天线2014和/或RF部件2012的性能。引线接合 2018可以围绕RF部件2012，如图所示。引线接合2018可以以任何合适的布置围绕RF部件2012布置，所述布置可以如图所示为矩形或者在一些其他实现方式中为非矩形。在图69所示的RF模块2010中，引线接合2018围绕 RF部件2012形成四个壁。引线接合2018可以布置成使得相邻的引线接合彼此间间隔一定距离以提供RF部件2012和其他电子组件的足够RF隔离。
图70是根据实施例的在射频部件2012上形成屏蔽层之前的图69的射频模块2010的横截面图。如图70中所示，模制材料2022可以布置在RF部件 2012、引线接合2018和天线2014上。在图70中，RF部件2012包括封装基板2016上的两个管芯2012A和2012B。引线接合2018的上部分可以在另外处于引线接合2018上的模制材料2022的包塑结构的上表面2024上方延伸。引线接合2018可以在上表面2024上方延伸到引线接合2018的顶点2025。可以通过在形成模制材料2022的包塑结构之后去除模制材料而暴露引线接合2018的上部分2023。如图70中所示使引线接合2018的上部分2023暴露可以允许模制材料2022上的导电层与引线接合2018接触，由此提供电连接。图70也示出了封装基板2016中的通孔2026。引线接合2018可以通过通孔 2026电连接到封装基板2016的接地平面2027。引线接合2018可以电连接到模块2010通过通孔2026布置在其上的系统板的接地触点。
图71是根据实施例的具有在射频部件上而不在天线上的屏蔽层的图69 的射频模块的截面图。图71中所示的RF模块2010'包括在RF部件2012上的包塑结构的上表面2024上形成的屏蔽层2032。屏蔽层2032形成在RF模块2010'的屏蔽部分上，并且RF模块2010'的未屏蔽部分与封装基板2016相对地未被屏蔽。如图所示，天线2014包括在RF模块2010'的未屏蔽部分中。屏蔽层2032由导电材料形成。如图71中所示，屏蔽层2032与引线接合2018 接触。
RF部件2012周围的屏蔽结构包括屏蔽层2032和引线接合2018。屏蔽结构也可以包括封装基板2016中的通孔2026，封装基板2016中的接地平面 2027，RF模块2010布置在其上的系统板的接地焊盘和/或接地平面，或其任何合适的组合。RF屏蔽结构可以用作RF部件2012周围的法拉第笼。RF屏蔽结构可以配置在地电位。RF部件2012周围的RF屏蔽结构可以将RF部件 2012与屏蔽结构外部的信号屏蔽和/或将屏蔽结构外部的电路与RF部件2012 屏蔽。天线2014在图71中的屏蔽结构外部。
屏蔽层(例如图71的屏蔽层2032)可以形成在RF模块的一部分之上，并且RF模块的不同部分可以与封装基板相对地未被屏蔽。在本文中讨论的形成屏蔽层的方法中在RF模块上形成屏蔽层之前，RF模块可以具有在天线上的模制材料和具有暴露上部分的引线接合，所述暴露上部分延伸超出模制材料的包塑结构的表面(例如，如图70中所示)。将参考图72A至76I讨论形成这样的屏蔽层的示例性方法。本文中讨论的RF模块可以包括通过这些方法中的任何方法和/或通过参考这些方法中的任何方法讨论的任何合适的操作适当形成的屏蔽层。屏蔽层可以通过增材过程或减材过程在RF模块的选定部分上形成。本文中讨论的形成屏蔽层的方法可以以大批量制造实现。这样的方法可以以精确且可重复的方式自动化。
图72A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的示例性过程2040的流程图。过程2040涉及通过减材方法在RF模块的一部分上形成屏蔽层。在过程2040中，可以同时在多个RF模块(例如条带的RF模块)上形成屏蔽层。可以在RF模块上形成导电层，并且可以使用激光在每个RF模块的选定部分上去除导电层。涉及激光去除导电层的一部分的形成屏蔽层的方法对于制造尺寸相对较小的RF模块可能是有利的。图72B至72E示出了根据实施例的与图72A的过程的各个阶段对应的示例性模块或模块的条带。
在框2042，提供包括RF部件和集成天线的RF模块。RF模块可以包括布置在RF部件和天线之间的一个或多个导电特征，例如引线接合。导电特征是包括在屏蔽结构中的RF隔离结构。图72B示出了可以在框2042提供的示例性RF模块2010A。RF模块2010A可以对应于图69和70的RF模块2010。如图所示，图72B的RF模块2010A包括RF部件2012，所述RF部件包括部件2012A、2012B和2012C。也如图72B中所示，引线接合2018可以围绕 RF部件。例如，如图70中所示，引线接合2018的上部分可以暴露。
在框2044，可以在RF模块上形成导电层。导电层可以与RF模块的引线接合接触。导电层可以是通过物理气相沉积(PVD)形成的保形层。导电材料可以溅射在RF模块的条带上。射频模块的条带可以是一起处理的多个 RF模块的任何合适的阵列。溅射可以提供比由一些其他过程形成的导电层更平滑的导电层。导电材料层可以包括用于RF屏蔽的任何合适的导电材料。例如，导电材料可以是铜。铜可以提供理想的电磁干扰屏蔽，并且铜也相对便宜。用于导电层的另一示例性导电材料是钨镍。可以在导电层上形成保护层。这可以防止导电层的腐蚀。作为示例，可以在铜导电层上提供钛层以保护铜。图72C示出了RF模块2043的条带，在RF模块2043的条带的整个上表面上形成导电层2041。
在框2046，可以在RF模块的天线上去除导电层。例如，激光可以去除 RF模块的天线上的导电层。激光可以去除RF模块上的导电层的任何合适部分。激光束可以同时应用于RF模块组的两个或更多个RF模块。例如，可以同时去除RF模块的条带的每个RF模块的天线上的导电层的部分。在一些情况下，可以将激光束顺序地施加到RF模块组的不同RF模块。用激光去除导电层的一部分可以在RF模块上留下特征。例如，在激光去除导电层的一部分之后，可以在RF部件上存在诸如晕环的燃烧特征。相对于形成部分屏蔽的RF模块的一些其他方法，例如涉及掩蔽的方法，激光去除可以导致天线上的粗糙表面光洁度。
图72D示出了将激光束2045施加到RF模块以去除导电层2041的一部分。激光可以选择性地去除RF模块上的导电层，使得RF模块留下未屏蔽部分2047和屏蔽部分2049。因此，屏蔽层可以布置在RF部件上，并且天线可以与封装基板相对地未屏蔽。因而，天线可以发射和/或接收RF信号而没有屏蔽层干扰。尽管图72D示出了将激光束2045施加到一个模块，但是可以在过程2046的框2046将激光束施加到RF模块组。
参考图72A，在框2048，可以将RF模块的条带分割成单独的RF模块。因此，在RF模块的一部分上形成屏蔽层之后可以发生分割。图72E示出了在封装基板的一部分上包括屏蔽层的分割的RF模块2010A'。
图73A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的示例性过程2050的流程图。过程2050涉及通过增材方法在RF模块的一部分上形成屏蔽层。在过程2050中，可以将掩蔽材料施加到条带的多个RF模块的选定部分上，可以在RF模块和掩蔽材料上形成导电层，并且可以去除掩蔽材料。涉及掩蔽的形成屏蔽层的方法对于制造尺寸相对较大的RF 模块和/或同时为较少数量的RF模块形成屏蔽层可以是有利的。图73B至73F 示出了根据实施例的与图73A的过程的各种阶段对应的示例性模块或模块的条带。
在框2051，提供包括RF部件和集成天线的RF模块。RF模块可以包括布置在RF部件和天线之间的一个或多个导电特征，例如引线接合。导电特征是包括在屏蔽结构中的RF隔离结构。图73B示出了可以在框2051提供的示例性RF模块2010A。RF模块2010A可以对应于图69和70的RF模块2010。图73B的RF模块2010A也可以对应于图72B的RF模块2010A。如图所示，图73B的RF模块2010A包括RF部件2012，所述RF部件包括部件2012A、 2012B和2012C。也如图73B中所示，引线接合2018可以围绕RF部件。
在框2053，可以在RF模块的选定部分上提供掩蔽材料。在框2053，可以同时和/或顺序地掩蔽RF模块的条带。掩蔽材料可以是相对高温的带。掩蔽材料可以施加在RF模块的条带的每个RF模块的天线上。图73C示出了 RF模块的条带2052，在条带2052的每个RF模块的选定部分上形成掩蔽材料2054。
在框2055，在RF模块的条带上形成导电层。导电层可以与RF模块的引线接合接触。可以通过将导电材料PVD或喷涂在RF模块的条带上形成导电层。例如，可以根据参考过程2040的框2044讨论的任何原理和优点形成导电层。作为另一示例，可以通过在RF模块的条带上喷涂诸如银(Ag)基导电漆的导电漆形成导电层。图73D示出了具有由导电层2041覆盖的顶表面的RF模块的条带2052'。
在框2057去除掩蔽材料。例如，可以以任何合适的方式去除带。通过去除掩蔽材料，也去除了在掩蔽材料上形成的导电层的部分。因此，由掩蔽材料覆盖的RF模块的部分可以与封装基板相对地未被屏蔽。去除掩蔽材料可以在RF模块上留下特征。例如，可以通过去除掩蔽材料存在晶须特征和/或相对尖锐的台阶。图73E示出了RF模块的条带2052”，其顶面具有屏蔽部分 2049和未屏蔽部分2047。在屏蔽部分2049中，屏蔽层2032包括在每个RF 模块的RF部件2012周围的屏蔽结构中。
在框2058，可以将RF模块的条带分割成单独的RF模块。在过程2050 中，在RF模块的一部分上形成屏蔽层之后执行分割。图73F示出了在封装基板的一部分上包括屏蔽层的RF模块2010A'。图73F的RF模块2010A'可以类似于图72E的RF模块2010A'，区别在于图73F的RF模块2010A'可以包括通过去除天线上的掩模而产生的特征并且图72E的RF模块2010A'可以包括通过激光去除天线上的屏蔽层的材料而产生的特征。
某些过程(例如图73A的过程2050和图74B的过程2060)包括在分割 RF模块之前形成屏蔽层。在其他一些过程中，可以在RF模块的分割之后形成屏蔽层。在这样的过程中，保形结构可以沿着分割的模块的一个或多个边缘形成，同时在分割的模块上形成导电层。保形结构可以包括在RF部件周围的屏蔽结构中。保形结构代替沿着RF部件的一个或多个侧的引线接合实现。图74A、75A和76A是包括在RF模块的分割之后形成屏蔽层的过程的示例。
图74A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的示例性过程2060的流程图。过程2060涉及通过增材方法在RF模块的一部分上形成屏蔽层。在过程2060中，可以将掩蔽材料施加在条带的多个RF模块的选定部分上，可以分割RF模块，可以在RF模块和掩蔽材料上形成导电层，并且可以去除掩蔽材料。图74B至74F示出了根据实施例的对应于图74A的过程的各种阶段的示例性模块，模块的条带，或分割模块组。
在框2061，提供包括RF部件和集成天线的RF模块。RF模块可以包括布置在RF部件和天线之间的一个或多个导电特征，例如引线接合。导电特征是包括在屏蔽结构中的RF隔离结构。图74B示出了可以在框2061提供的示例性RF模块2010B。该RF模块2010B大体上可以对应于图69和70的 RF模块2010以及图72B和73B的RF模块2010A。与RF模块2010和2010A 相比，RF模块2010B包括RF部件2012的较少侧周围的引线接合2018。如图74B中所示，引线结合2018布置在RF部件2012与天线2014之间。示出的引线接合2018形成RF部件2012和天线2014之间的引线接合壁。也如图所示，图74B的RF模块2010B包括RF部件2012，所述RF部件包括部件 2012A、2012B和2012C。
在框2063，可以在RF模块的选定部分上提供掩蔽材料。在框2063，可以同时和/或顺序地掩蔽RF模块的条带。掩蔽材料可以是相对高温的带。掩蔽材料可以是相对较低粘合带。掩蔽材料可以施加在RF模块的条带的每个 RF模块的天线上。图74C示出了具有RF模块的条带2052，在条带2052的每个RF模块的选定部分上形成掩蔽材料2054。
在框2065，可以分割RF模块。例如，曲线锯可以将单独的RF模块彼此分离。分割的RF模块可以提供给PVD环。图74D示出了在其上形成屏蔽层之前的分割的RF模块2066的组。
在框2067，在分割的RF模块上形成导电层。导电层可以与分割的RF 模块的引线接合接触。可以通过溅射形成导电层。例如，可以根据参考应用于分割模块的过程2040的框2044讨论的任何原理和优点形成导电层。图74E 示出了其上形成有导电层的分割的RF模块2066'的组。导电层大致平行于RF 模块的封装基板。
在框2067，保形导电层也可以沿分割的RF模块的边缘形成。保形导电层可以基本上与大致平行于封装基板的导电层正交和接触。因此，RF部件周围的屏蔽结构可以包括RF部件的一侧周围的引线接合2018，RF部件的三侧周围的保形导电层，以及在RF部件上的屏蔽层。在其他实施例中，引线接合可以沿着RF部件的两侧或三侧布置，并且保形导电层可以沿着RF部件的其他侧布置。这样的实施例的示例对应于图77E和77F。
在框2069去除掩蔽材料。可以去除掩蔽材料，同时将分割的RF模块拾取和放置到托盘中。可以以任何合适的方式去除掩蔽材料，例如剥离掩蔽材料或溶解掩蔽材料。通过去除掩蔽材料，去除在掩蔽材料上形成的导电层的部分。因此，由掩蔽材料覆盖的RF模块的部分可以与封装基板相对地未被屏蔽。去除掩蔽材料可以在RF模块上留下特征。例如，可以通过去除掩蔽材料存在晶须特征和/或相对尖锐的台阶。图74F示出了在封装基板的一部分上包括屏蔽层的RF模块2010B'。
图75A是根据实施例的包括在模块的射频部件上形成屏蔽层并使天线未屏蔽的示例性过程2070的流程图。过程2070涉及通过减材方法在RF模块的一部分上形成屏蔽层。例如，可以在过程2070中使用激光去除分割的RF 模块的导电层的选定部分，而不是通过图74A的过程2060中的掩蔽。过程 2070涉及在分割的RF模块上形成导电层，并且然后去除导电层的选定部分。图75B至75F示出了根据实施例的对应于图75A的过程的各种阶段的示例性模块或分割模块组。
在框2071，提供包括RF部件和集成天线的RF模块。RF模块可以包括布置在RF部件和天线之间的一个或多个导电特征，例如引线接合。导电特征是包括在屏蔽结构中的RF隔离结构。图75B示出了可以在框2071提供的示例性RF模块2010B。RF模块2010B大体上可以对应于图69和70的RF 模块2010以及图72B和72B的RF模块2010A。图75B的RF模块2010B可以对应于图74B的RF模块2010B。如图所示，图75B的RF模块2010B包括RF部件2012，所述RF部件包括部件2012A、2012B和2012C。也如图 75B中所示，引线接合2018布置在RF部件2012和天线2014之间。示出的引线接合2018形成RF部件2012和天线2014之间的引线接合壁。
在框2073可以分割RF模块。例如，曲线锯可以将单独的RF模块彼此分离。单独的RF模块可以提供给PVD环。图75B示出了在其上形成导电层之前的分割的RF模块2074的组。RF模块2074可以对应于图74D的RF模块2066而不掩蔽在其上形成的材料。
在框2075在分割的RF模块上形成导电层。导电层可以与分割的RF模块的引线接合接触。可以通过溅射形成导电层。例如，可以根据参考应用于分割模块的过程2040的框2044讨论的任何原理和优点形成导电层。图74C 示出了其上形成有导电层的分割的RF模块2074'的组。导电层大致平行于RF 模块的封装基板。
在框2075，保形导电层也可以沿着分割的RF模块的边缘形成。保形导电层可以基本上与大致平行于封装基板的导电层正交和接触。因此，RF部件周围的屏蔽结构可以包括RF部件的一侧周围的引线接合2018，RF部件的三侧周围的保形导电层，以及在RF部件上的屏蔽层。在其他实施例中，引线接合可以沿着RF部件的两侧或三侧布置，并且保形导电层可以沿着RF部件的其他侧布置。这样的实施例的示例对应于图77E和77F。
在框2077，可以在RF模块的天线上去除导电层的选定部分。例如，激光可以去除RF模块的天线上的导电层。用激光去除导电层的一部分可以在 RF模块上留下特征。例如，在激光去除导电层的一部分之后，可以在RF部件上存在诸如晕环的燃烧特征。相对于形成部分屏蔽的RF模块的一些其他方法，例如涉及掩蔽的方法，激光去除可以导致天线上的粗糙表面光洁度。激光去除可以涉及参考应用于激光去除一个或多个分割的RF模块的导电层的选定部分的过程2040的框2046讨论的任何原理。在过程2070中，在分割之后执行激光去除。相比之下，在过程2040中，在分割之前执行激光去除导电层的选定部分。
图74E示出了应用于分割的RF模块的激光束2045。激光可以选择性地去除RF模块上的导电层，使得RF模块留有未屏蔽部分2047和屏蔽部分 2049。因此，屏蔽层可以布置在RF部件上，并且天线可以与封装基板相对地不被屏蔽。因而，天线可以发射和/或接收RF信号而没有屏蔽层干扰。
在框2077，将分割的RF模块拾取和放置到托盘中。图74F示出了在包括RF部件的封装基板的一部分上包括屏蔽层的RF模块2010B'。
图76A是根据实施例的包括在模块的射频部件上形成屏蔽层并且使天线未屏蔽的示例性过程2080的流程图。过程2080涉及通过增材方法在RF模块的一部分上形成屏蔽层。可以在RF模块的面板上施加掩蔽材料，可以切割掩蔽材料并且可以去除一部分掩蔽材料，可以形成导电层，并且可以去除剩余的掩蔽材料。图76B至76I示出了根据实施例的对应于图76A的过程的各种阶段的示例性模块，模块的条带，或分割模块组。
在框2081，提供包括RF部件和集成天线的RF模块。RF模块可以包括布置在RF部件和天线之间的一个或多个导电特征，例如引线接合。导电特征是包括在屏蔽结构中的RF隔离结构。图76B示出了可以在框2081提供的示例性RF模块2010B。RF模块2010B大体上可以对应于图69和70的RF 模块2010以及图72B和73B的RF模块2010A。图76B的RF模块2010B可以对应于图74B的RF模块2010B和图75B的RF模块2010B。如图所示，图76B的RF模块2010B包括RF部件2012，所述RF部件包括部件2012A、 2012B和2012C。如图76B中所示，引线接合2018布置在RF部件2010B和天线2014之间。示出的引线接合2018形成RF部件2010B和天线2014之间的引线接合壁。
在框2083可以在RF模块上提供掩蔽材料。掩蔽材料可以覆盖RF模块的条带。掩蔽材料可以包括本文中讨论的掩蔽材料的任何合适的特征。图76C 示出了RF模块的条带2082，在条带2052的每个RF模块的顶表面上形成掩蔽材料2054。尽管掩蔽材料在图76C中的RF模块的整个顶表面上形成，但是在一些其他实施例中，掩蔽材料可以在RF模块的顶表面的任何合适的部分上形成。
在框2085可以激光切割掩蔽材料。可以激光切割掩蔽材料，使得掩蔽材料可以以任何期望的形状在RF模块上。这样的期望形状可以为矩形。在一些其他实施例中，期望的形状可以为非矩形。例如，可以激光切割弯曲特征，圆形特征，椭圆形特征，非矩形多边形特征，或其任何组合。图76D示出了具有激光切割的掩蔽材料2054的RF模块的条带2082'。
在框2087，可以去除掩蔽材料的一部分。因此，在过程2080之后掩蔽材料可以保留在将未屏蔽的RF模块的一部分上。例如，掩蔽材料可以保留在RF模块的天线上。图76E示出了在部分去除之后具有掩蔽材料2054的 RF模块的条带2082”。
在框2089可以分割RF模块。例如，曲线锯可以将单独的RF模块彼此分离。分割的RF模块可以提供给PVD环。图76F示出了在其上形成导电层之前的分割的RF模块2090的组。图76G示出了在过程2080之后在将未屏蔽的部分上具有掩蔽材料2054的分割的RF模块。分割的RF模块2090的组可以包括多个这样的模块。RF模块2090可以对应于其上形成有掩蔽材料的不同图案的图74D的RF模块2066。
在框2091，在分割的RF模块上形成导电层。导电层可以与分割的RF 模块的引线接合接触。导电层可以溅射在RF模块上。可以通过PVD形成导电层。例如，导电层可以根据参考在本文中适当讨论的任何方法中形成导电层讨论的任何原理和优点形成。图76H示出了其上形成有导电层的分割的RF 模块2090'的组。每个RF模块的导电层大致平行于RF模块的封装基板。
在框2091，保形导电层也可以沿着分割的RF模块的边缘形成。保形导电层可以基本上与大致平行于封装基板的导电层正交和接触。因此，RF部件周围的屏蔽结构可以包括RF部件的一侧周围的引线接合2018，RF部件的三侧周围的保形导电层，以及在RF部件上的屏蔽层。在其他实施例中，引线接合可以沿着RF部件的两侧或三侧布置，并且保形导电层可以沿着RF部件的其他侧布置。这样的实施例的示例对应于图77E和77F。
在框2093去除剩余的掩蔽材料。可以以任何合适的方式去除掩蔽材料。通过去除掩蔽材料，去除在掩蔽材料上形成的导电层的部分。因此，由掩蔽材料覆盖的RF模块的部分可以与封装基板相对地不被屏蔽。去除掩蔽材料可以在RF模块上留下特征。例如，可以通过去除掩蔽材料存在晶须特征和/ 或相对尖锐的台阶。图76I示出了RF模块2010B'，其顶面具有屏蔽部分和未屏蔽部分。在屏蔽部分中，屏蔽层可以包括在RF部件周围的屏蔽结构中。RF模块的天线可以在非屏蔽部分中与封装基板相对地不被屏蔽。
在框2095，将分割的RF模块拾取和放置到托盘中。
图77A至77F是根据某些实施例的选择性屏蔽的RF模块的示例的示意图。结合这些实施例中的任何一个讨论的任何原理和优点可以与这些实施例中的任何其他实施例和/或本文中讨论的任何其他实施例相结合适当地实现。类似于图69，图77A至77F的RF模块在没有顶部屏蔽层的平面图中示出。例如，根据参考图72A，图73A，图74A，图75A或图76A的一个或多个过程讨论的任何原理和优点可以形成顶部屏蔽层。可以在这些RF模块的每一个的RF部件上形成屏蔽层，并且这些RF模块的每一个的天线可以未被屏蔽。这些模块的每一个的引线接合可以与屏蔽层接触，使得引线接合和屏蔽层都是RF部件周围的屏蔽结构的一部分。尽管图77A至77F示出了具有单个天线的RF模块，但是本文中讨论的任何合适的原理和优点可以应用于包括两个或更多个集成天线的RF模块。
图77A至77F示出了根据本文中讨论的原理和优点的各种RF模块。根据本文中讨论的任何合适的原理和优点，可以选择性地屏蔽这些RF模块的每一个。图77A至77F示出可以在屏蔽结构内实现各种RF部件，可以实现各种屏蔽结构，天线可以具有各种形状和/或位置，或其任何合适的组合。例如，图77A示出了包括三个不同元件的RF部件的示例。可以替代地或附加地实现其他RF部件。图77B、77C、77E和77F示出了屏蔽结构可以包括一个、两个或三个引线接合壁，并且导电保形结构可以沿着RF模块的其他侧布置以屏蔽RF部件。在RF模块的分割之前形成屏蔽层的实施例中，引线接合可以围绕RF模块的RF部件。在RF模块的分割之后形成屏蔽层的实施例中，保形层可以沿着RF模块的RF部件的至少一侧布置。保形结构可以包括任何合适的导电材料。例如，导电保形结构可以在某些应用中包括与屏蔽层相同的导电材料。图77D、77E和77F示出了示例性天线位置和形状。本文中讨论的任何RF模块可以包括天线，所述天线被适当地定位并且具有用于特定应用的任何合适的尺寸和形状。
图77A是根据实施例的示例性RF模块2010A的示意图。图77A的RF 模块2010A示出了图69的RF部件2012可以包括片上系统2012A，前端集成电路2012B，以及晶体2012C。图77A的RF模块2010A是可以在图72A 的过程2040和/或图73A的过程2050中提供的RF模块的示例。
图77B是根据实施例的示例性RF模块2010B的示意图。图77B的RF 模块2010B是可以在图74A的过程2060，图75A的过程2070或图76A的过程2080中提供的RF模块的示例。图77B的RF模块2010B类似于图69的 RF模块2010，区别在于引线接合2018不围绕RF部件2012。在图77B中，引线接合2018布置在RF部件2012和天线2014之间。图77B中的RF部件周围的剩余侧没有引线接合。
图77C示出了在形成屏蔽层2032和导电保形结构2098之后的图77B的射频模块。如图77C中所示，导电保形结构2098可以沿着模块2010B'的外边缘形成。例如，如结合图74A的过程2060，图75A的过程2070或图76A 的过程2080所述，可以形成这样的导电保形结构。因此，图77C中的RF部件2012周围的屏蔽结构包括布置在RF部件2012和天线2014之间的引线接合2018以及包括沿着RF模块2010B'的边缘的三个保形导电侧的导电保形结构2098。引线接合2018和保形导电表面可以与布置在RF部件2012上的屏蔽层2032接触。图77B和77C中所示的引线接合2018布置为壁。在一些其他情况下，导电保形结构也可以沿着天线2014周围的模块2010B'的边缘。屏蔽层可以形成在RF部件2012上，并且天线2014可以与封装基板2016相对地不被屏蔽。
图77D是根据实施例的示例性RF模块2010C的示意图。图77D的RF 模块2010C类似于图69的RF模块2010，区别在于天线2014A围绕RF部件 2012并且天线2014A具有与图69的天线2014不同的形状。与封装基板2016 相对的屏蔽层可以屏蔽RF部件2012并且使天线2014A不被屏蔽。
图77E是根据实施例的示例性RF模块2010D的示意图。图77E的RF 模块2010D类似于图69的RF模块2010，区别在于屏蔽结构和天线两者不同。在图77E所示的RF模块2010D中，屏蔽结构包括RF部件2012周围的引线接合2018的三个壁。保形导电层可以沿着没有引线接合的侧形成。保形导电层和屏蔽层可以包括在屏蔽结构中。天线2014B具有与图69的天线2014不同的位置和形状。图77E中所示的天线2014B布置在RF部件2012的四个侧中的三个周围。与封装基板2016相对的屏蔽层可以屏蔽RF部件并且使天线 2014B不被屏蔽。
图77F是根据实施例的示例性RF模块2010E的示意图。图77F的RF 模块2010E类似于图69的RF模块2010，区别在于屏蔽结构和天线不同。在图77F所示的RF模块2010E中，屏蔽结构包括在RF部件2012周围的引线接合2018的两个壁。保形导电层可以沿着没有引线接合的侧形成。保形导电层和屏蔽层可以包括在屏蔽结构中。天线2014C具有与图69的天线2014不同的位置和形状。图77F所示的天线2014C布置在RF部件2012的四个侧中的两个周围。与封装基板2016相对的屏蔽层可以屏蔽RF部件并且使天线 2014C不被屏蔽。
可以选择性地屏蔽射频模块，使得与封装基板相对的屏蔽层覆盖射频模块的任何合适的部分。这样的屏蔽层可以具有用于期望的应用的任何合适的图案。可以通过消融导电材料(例如通过激光刻划)和/或通过去除掩模以去除导电材料而形成图案。图案可以具有任何合适的形状和/或尺寸。例如，这样的图案可以覆盖图77A至77F中的任何一个中所示的RF部件。
可以通过消融暴露射频模块的未屏蔽部分。消融图案可以是用于期望的应用的任何合适的图案。例如，消融图案可以是一条线，多条线，如多条相交线，块等。去除掩蔽材料可以替代地执行与消融导电材料类似的功能。因此，射频模块的未屏蔽部分可以在平面图中具有一条或多条线和/或一个或多个块的形状。在一些情况下，射频模块的未屏蔽部分可以分离射频模块的不同屏蔽部分。
尽管图77A至77F的射频模块包括天线上的未屏蔽部分，但是未屏蔽部分可以在一个或多个其他电路元件(例如一个或多个匹配电路，一个或多个滤波器，一个或多个双工器等，或其任何合适的组合)上和/或射频模块的不同部分的电路之间。在某些应用中，可以对屏蔽结构进行分段以保持射频模块的一部分不干扰射频模块的另一部分。
图77G至77J是根据某些实施例的选择性屏蔽的RF模块的示例的图。结合这些实施例中的任何一个讨论的任何原理和优点可以与这些实施例中的任何其他实施例和/或本文中讨论的任何其他实施例相结合适当地实现。例如，图77G至77J的顶部屏蔽层可以根据参考图72A，图73A，图74A，图 75A或图76A中的一个或多个讨论的任何合适的原理和优点形成。
图77G示出了根据实施例的具有使射频模块的一部分未屏蔽的消融图案的屏蔽射频模块2010F'。消融图案可以在射频模块2010F'的顶部上并且也在射频模块2010F'的相对侧上延伸。例如，消融图案可以通过激光刻划形成。这样的激光刻划可以去除导电材料并且在模制材料上留下没有导电材料的未屏蔽部分2047A。激光刻划也可以去除未屏蔽部分2047A中的一些模制材料 (例如，约5微米的模制材料)。在某些应用中，示出的消融图案的宽度可以在约40至150微米的范围内，例如约100微米。
如图77G中所示，未屏蔽部分2047A将第一屏蔽结构与第二屏蔽结构分离。第一屏蔽结构可以为RF部件提供屏蔽。示出的第一屏蔽结构包括顶部屏蔽层2032A和三个保形侧。三个保形侧可以大致正交于顶部屏蔽层2032A。保形侧可以接地并且为顶部屏蔽层2032A提供接地连接。第一屏蔽结构也可以包括邻近未屏蔽部分2047A的第四侧上的引线接合。这样的引线接合可以与顶部屏蔽层2032A接触。替代地，导电保形结构可以沿着第四侧形成并且与顶部屏蔽层2032A接触。第二屏蔽结构可以为另一电子部件(例如另一RF 部件)提供屏蔽。示出的第二屏蔽结构包括顶部屏蔽层2032B和三个保形侧。三个保形侧可以大致正交于顶部屏蔽层2032B。保形侧可以接地，并且为顶部屏蔽层2032B提供接地连接。第二屏蔽结构也可以包括邻近未屏蔽部分 2047A的第四侧上的引线接合。这样的引线接合可以与顶部屏蔽层2032B接触。替代地，导电保形结构可以沿着第四侧形成并且与顶部屏蔽层2032B接触。在某些应用中，第一屏蔽结构和第二屏蔽结构在大致正交于顶部屏蔽层的方向上的未屏蔽部分2047A的相对侧上敞开。
图77H示出了根据实施例的选择性屏蔽射频模块2010G'。在图77H中，未屏蔽部分2047A比在图77G中更宽。未屏蔽部分2047A可以具有从约300 微米至700微米的范围内的宽度，例如约500微米。未屏蔽部分2047A可以具有用于特定应用的任何合适的尺寸。
图77I示出了根据实施例的具有两个屏蔽部分之间的未屏蔽部分2047A 的选择性屏蔽射频模块2010H'。射频模块2010H'示出了相同射频模块的两个射频部件可以被不同的屏蔽结构屏蔽。这些RF部件可以是任何合适的RF部件，例如在不同频带(例如，高频带和低频带)中操作的RF部件。在射频模块2010H'中，第一屏蔽结构为第一RF部件2012-1提供屏蔽，并且第二屏蔽结构为第二RF部件2012-2提供屏蔽。射频模块2010H'的屏蔽结构可以减少和/或消除第一RF部件2012-1和第二RF部件2012-2之间的干扰。第一射频部件2012-1位于第一屏蔽结构的顶部屏蔽层2032A和封装基板之间。第二射频部件2012-2位于第二屏蔽结构的顶部屏蔽层2032B和封装基板之间。
保形层可以形成射频模块2010H'的第一屏蔽结构的至少三个侧。类似地，保形层可以形成射频模块2010H'的第二屏蔽结构的至少三个侧。在某些应用中，第一屏蔽结构和第二屏蔽结构都在大致正交于顶部屏蔽层的方向上的未屏蔽部分2047A的相对侧上敞开。在一些情况下，一个或多个导电特征可以布置在第一RF部件2012-1和第二RF部件2012-B之间。例如，第一屏蔽结构可以包括布置在RF部件2012-1和未屏蔽部分2047A之间的一个或多个引线接合，其中一个或多个引线接合与顶部屏蔽层2032A接触。替代地或附加地，第二屏蔽结构可以包括布置在RF部件2012-2和未屏蔽部分2047A之间的一个或多个引线接合，其中一个或多个引线接合与顶部屏蔽层2032B接触。作为另一示例，第一屏蔽结构可以包括布置在RF部件2012-1和未屏蔽部分 2047A之间的保形结构和/或第二屏蔽结构可以包括布置在RF部件2012-2和未屏蔽部分2047A之间的保形结构。例如，可以根据参考图81A和81B讨论的任何合适的原理和优点形成这样的保形结构。在一些应用中，激光刻划可以去除通过模孔内的导电材料，使得通过模孔的底部可以对应于未屏蔽部分 2047A。
图77J示出了根据实施例的具有屏蔽部分之间的未屏蔽部分的选择性屏蔽射频模块2010I'。射频模块2010I'示出了另一示例性未屏蔽部分2047B和示例性RF部件2012-1，2012A和2012-2B，以及2012-3。例如，可以通过用激光刻划在模块上消融导电材料而形成未屏蔽部分2047B。如图77J中所示，未屏蔽部分47B可以将屏蔽结构分段成两个以上的独立屏蔽结构。射频模块 2010I'是将3个不同的部件(SoC2012-1，前端2012-2A和SOC2012-2，以及晶体2012-3)封装在一起并且通过未屏蔽部分2047B彼此分离的示例。在一些实施例中，与顶部屏蔽层接触的一个或多个导电特征可以在未屏蔽部分 2047B的一些或全部的一侧或两侧上。一个或多个导电特征可以包括一个或多个引线接合和/或保形结构。
例如，如上所述，集成天线可以打印在封装基板上。在某些实施例中，集成天线可以是多层天线。例如，集成天线的一部分可以在封装基板的表面上，并且集成天线的另一部分可以在封装基板的表面上的集成天线的部分之上或之下的另一层中实现。作为示例，集成天线的一部分可以被打印在封装基板的第一侧上，并且集成天线的另一部分可以在封装基板的第二侧上，其中第一侧与第二侧相对。作为另一示例，集成天线的一部分可以打印在封装基板的第一侧上，并且集成天线的另一部分可以在射频模块的模制层上实现。在一些应用中，多层天线可以相对于类似的单层天线以更小的占地面积实现天线。这可以减小天线的占地面积并且因此减小包括天线的射频模块的占地面积。
图78A和78B示出了包括在封装基板2016的相对侧上实现的集成天线的射频模块2100。示出的集成天线是多层天线。RF模块2100的任何合适的原理和优点可以与本文中讨论的任何其他实施例组合实现。天线可以包括在封装基板的相对侧上的迹线。图78A是射频模块2100的俯视图。图78B是射频模块2100的仰视图。
如图78A中所示，天线的第一部分2104A可以在RF部件2012也布置在其上的封装基板的第一侧上。第一部分2104A可以通过导电迹线实现。天线的第一部分2104A可以通过延伸通过封装基板2016的一个或多个通孔电连接到天线的第二部分2104B。第一部分2104A和第二部分2104B可以一起实现RF模块的天线2100。
如图78B中所示，天线的第二部分2104B可以在封装基板2016的与第一部分2104A相对的一侧上。第二部分2104A可以通过导电迹线实现。一个或多个焊盘可以布置在天线的第二部分2104A上。也如图78B中所示，焊盘 2108A到2108E可以与天线的第二部分2104A接触。焊盘2108A至2108E可以暴露以提供天线和RF模块2100布置在其上的系统板之间的连接。焊盘 2108A至2108E可以焊接到系统板。焊盘2108A至2108E中的一个或多个可以用作锚固点以将RF模块2100的天线与系统板对准。
返回参考图78A，示出的RF模块2100包括在屏蔽结构外部的封装基板 2016上实现的匹配电路2106。示出的匹配电路2106电连接到天线。匹配电路2106可以提供与天线关联的阻抗匹配。匹配电路2106可以包括任何合适的匹配电路元件，例如一个或多个电容器和/或一个或多个电感器。如图所示，匹配电路2106包括三个无源电路元件2106A、2106B和2106C。匹配电路2106 可以在其他应用中包括更多或更少的电路元件。例如，匹配电路可以在某些应用中包括两个电感器。匹配电路2106可以具有相对较高的活动因数。因此，在屏蔽结构外部实现匹配电路2106可以允许与匹配电路2106关联的热消散在屏蔽结构外部。
图79A和79B示出了包括在模制材料2022上部分地实现的集成天线的射频模块2110。示出的集成天线是多层天线。RF模块2110的任何合适的原理和优点可以与本文中讨论的任何其他实施例组合实现。图79A示出了为了示例性目的省略了模制材料的RF模块2110的部分视图。图79B示出了具有模制材料2022的RF模块2110的视图。在图79A和79B中，天线包括第一部分2114A和第二部分2114B。第一部分2114A可以是封装基板2016上的导电迹线。第二部分2114B可以布置在RF模块2110的模制材料2022上。第二部分2114B可以包括在模制材料2022上的图案化导电材料。第二部分 2114B可以由与RF模块2110的屏蔽结构的屏蔽层2032相同的材料实现。第二部分2114B可以在形成屏蔽层2032的操作期间形成。天线的第二部分 2114B和屏蔽层2032可以离封装基板2016大致相同的距离。一个或多个引线接合2116可以将天线的第一部分2114A与天线的第二部分2114B电连接。
可能期望减小具有集成天线的RF模块的物理尺寸。某些天线设计可以减小具有集成天线的这样的RF模块的物理尺寸和/或占地面积。图80示出了具有与屏蔽RF部件屏蔽的集成天线2124的RF模块2120。RF模块2120的任何合适的原理和优点可以与本文中讨论的任何其他实施例组合实现。使用天线2124，RF模块2120可以具有相对于一些其他天线设计减少大约15％至 20％的长度。因此，RF模块2120可以具有比其他天线设计更小的占地面积。
尽管图77A至77E中所示的RF模块包括布置在RF部件和集成天线之间的引线接合，但是在某些实施例中，其他导电结构可以提供RF部件和集成天线之间的屏蔽。例如，导电保形结构可以提供这这样的屏蔽。因此，根据在本文中讨论的任何合适的原理和优点，导电保形结构可以布置在RF部件和RF模块中的集成天线之间。
本文中讨论的在模块的射频部件上形成屏蔽层并且使天线未屏蔽的任何过程可以被修改以形成这样的保形层。例如，可以通过RF模块的模制结构的模制材料形成通过模孔。激光刻划可以去除模制材料以形成这样的通过模孔。然后可以通过溅射或任何其他合适的方式在RF模块上形成导电层。这可以在模制材料上和通过模孔内形成导电层，包括沿着通过模孔的侧壁。然后可以在集成天线上去除导电层，使得RF模块的天线在封装基板上不被屏蔽。可以根据本文中讨论的任何合适的原理和优点执行这样的去除，例如激光去除天线上的导电材料和/或去除天线上的掩蔽材料。在去除天线上的导电层之后，导电保形结构可以保留在通过模孔内。该导电保形结构可以与RF 部件上的屏蔽层接触并且包括在RF部件周围的屏蔽结构中。因此，该导电保形结构可以提供RF部件和RF模块的天线之间的屏蔽。
图81A示出了具有通过模孔2132的RF模块2130。通过模孔2132可以例如通过激光刻划形成。通过模孔2132可以具有一个或多个倾斜侧壁。如图所示，通过模孔2132布置在RF部件2012和天线2014之间。RF模块2130 包括在模制材料2022上的导电层2134。导电层2134也形成在通过模孔2132 的倾斜侧壁上。当导电层形成于RF部件2012上时，通过模孔2132的倾斜侧壁可以能够形成RF部件2012和天线2014之间的导电保形结构。使用倾斜侧壁，导电保形结构可以形成有天线2014和RF部件2012之间的期望的台阶覆盖。
图81B示出了在图81A中所示的导电层2134在天线2014上去除之后的 RF模块2130'。在RF模块2130'中，RF部件2012周围的屏蔽结构包括屏蔽层2032和在通过模孔2132的侧壁上的导电保形结构2136。导电保形结构 2136布置成提供RF部件2012和天线2014之间的屏蔽。RF部件2012的其他侧也可以由导电保形结构屏蔽。例如，RF模块2130'的RF部件2012可以由导电保形结构围绕。
图82A和图82B是根据实施例的具有打印天线的载体上的屏蔽RF部件的图。图82A是俯视图，并且图82B是侧视图。如图82A和82B中所示，载体2140可以具有打印在其上的天线2014。载体2140可以是封装基板，例如层压基板。与上面讨论的封装基板2016相比，载体2140可以具有更少的层。例如，在某些应用中，载体2140可以包括两层，而封装基板2016可以包括四层。RF部件2012可以由屏蔽结构2142屏蔽，所述屏蔽结构可以是如图所示的保形屏蔽结构。封装部件2144可以从天线2014横向地布置在载体 2140上。因此，天线2014可以发射和/或接收信号而没有屏蔽结构2142干扰。封装部件2144可以布置在载体2140上，使得载体2140上的接地焊盘电连接到保形屏蔽结构。封装部件2144可以包括具有保形屏蔽结构的封装中的系统。封装部件2144可以包括具有自身的封装基板的封装中的模制系统。
本文中讨论的前端系统可以根据该章节中讨论的选择性屏蔽的任何合适的原理和优点实现。该章节中讨论的任何模块可以被包括在无线通信装置中，例如IoT装置或移动电话(例如，智能电话)。该章节中讨论的任何射频模块可以包括无线个域网(WPAN)系统或包括在其中。WPAN系统是配置用于处理与个域网(PAN)关联的RF信号的RF前端系统。WPAN系统可以配置成发射和接收与一个或多个WPAN通信标准关联的信号，例如与蓝牙， ZigBee，Z-Wave，无线USB，INSTEON，IrDA，或体域网中的一种或多种关联的信号。该章节中讨论的任何RF模块可以包括无线局域网(WLAN) 系统或包括在其中。WLAN系统可以处理无线局域网信号，例如Wi-Fi信号。
该章节中描述的一些实施例已提供了与RF部件、前端系统和/或无线通信装置结合的示例。然而，该章节的实施例的原理和优点可以用于可以从本文中描述的任何选择性屏蔽技术，屏蔽结构，集成天线，电路或其任何组合受益的任何其他系统或装置。尽管在RF电路的背景下进行了描述，但是该章节中描述的一个或多个特征可以用于涉及非RF部件的封装应用中。类似地，该章节中描述的一个或多个特征也可以用于没有电磁隔离功能的封装应用中。而且，尽管该章节中讨论的实施例包括RF屏蔽结构和在屏蔽结构外部的天线，但是作为天线的替代或附加，其他电子部件可以在模块的封装基板上和在RF屏蔽结构外部在封装基板上。该章节中讨论的原理和优点可以应用于封装基板上的电子部件周围的两个或更多个屏蔽结构以及在两个或更多个屏蔽结构的每一个外部的封装基板上的天线。该章节中讨论的实施例的任何原理和优点可以用于可受益于本文中讨论的任何选择性屏蔽特征的任何其他系统或装置。
章节VII-具有集成天线的屏蔽射频部件
根据本公开的一些实施例，本公开的该章节涉及具有集成天线的屏蔽射频部件。天线可以在多层基板的第一侧上，并且射频部件可以布置在多层基板的第二侧上，使得多层基板的接地平面位于天线和射频部件之间。导电特征可以布置在射频部件周围并且电连接到接地平面。导电特征和接地平面可以为射频部件提供屏蔽。在某些实施例中，导电特征可以包括凸块，例如焊料凸块和/或铜柱。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
需要相对低成本的封装技术来屏蔽电路以减少辐射谐波，并且也允许天线未被屏蔽以接收和/或发射信号。该章节涉及具有集成天线的屏蔽封装。可以制造层压基板，其中天线打印在顶层上并且用于屏蔽的接地平面包括在顶层下方的层中。层压基板的其他层可以实现信号路由。诸如射频(RF)部件的电子部件可以沿着层压基板的底层布置。凸块可以布置在电子部件周围并且电连接到接地平面。在某些应用中凸块可以是焊料凸块。凸块可以在各种应用中包括铜柱。凸块可以将模块附接到载体或直接附接到系统板。电子部件可以由凸块围绕。例如，电子部件的外边缘可以具有通过通孔连接到接地平面的接地凸块。电子部件周围的接地凸块可以连接到载体或系统板的接地。因此，当模块放置到载体或系统板上时，可以完成屏蔽结构。屏蔽结构可以用作电子部件周围的法拉第笼。电子部件周围的屏蔽结构可以屏蔽电子部件免受屏蔽结构外部的信号和/或将屏蔽结构外部的电路与电子部件屏蔽。
该章节的一个方面是一种模块，其包括多层基板，天线，射频(RF)部件，以及布置在RF部件周围的导电特征。多层基板具有第一侧和与第一侧相对的第二侧。多层基板包括接地平面。天线在多层基板的第一侧上。RF部件在多层基板的第二侧上，使得接地平面位于天线和RF部件之间。导电特征布置在RF部件周围并且电连接到接地平面。导电特征和接地平面配置成为RF部件提供屏蔽。
该章节的另一方面是一种RF电路组件，其包括具有第一侧和与第一侧相对的第二侧的层压基板，在层压基板的第一侧上的打印天线，附接在层压基板的第二侧上的RF部件，以及布置在RF部件周围的多个凸块。层压基板包括位于打印天线和RF部件之间的接地平面。凸块形成到接地平面的电连接的至少一部分，由此形成RF部件周围的屏蔽结构的至少一部分。凸块可以包括焊料凸块和/或铜柱。
该章节的另一方面是一种系统板组件，其包括具有第一侧和与第一侧相对的第二侧的层压基板，在层压基板的第一侧上的打印天线，附接在层压基板的第二侧上的RF部件，布置在RF部件周围的多个凸块，以及系统板。层压基板包括形成接地平面的至少一个层。接地平面位于打印天线和射频部件之间。多个凸块电连接到接地平面。系统板包括通过多个凸块电连接到接地平面的接地焊盘，使得在RF部件周围形成屏蔽结构。
图83A示出了根据实施例的封装系统2210中的天线的横截面。封装系统2210中的天线是射频模块的示例。封装系统2210中的天线包括与RF部件集成和屏蔽的天线。天线未被屏蔽以将RF信号发射到系统并且从系统的远程接收RF信号。因此，天线可以发射和/或接收任何合适的RF信号。天线可以发射和/或接收用于片上系统(SOC)的RF信号。在某些实施例中，封装系统2210中的天线的天线可以布置成发射和/或接收蓝牙和/或ZigBee信号。
封装系统2210中所示的天线包括多层基板2212，其包括天线层2214，接地平面2216，绝缘层2220，以及另一层2222。RF部件2218在与天线层 2214相对的一侧上附接到多层基板2212。接地平面2216布置在天线层2214 和RF部件2218之间，使得接地平面2216提供RF部件2218和天线层2214 之间的屏蔽。天线2214可以通过一个或多个引线接合，通过延伸通过屏蔽结构外部的基板2212的一个或多个通孔，通过磁耦合，或其任何合适的组合与 RF部件2218连通。
多层基板2212可以是层压基板。绝缘层2220可以布置在天线层2214 和接地平面2216之间。绝缘层2220可以包括任何合适的介电材料。多层基板2212可以包括一个或多个其他层2222，其可以实现信号路由和/或无源部件。从接地平面2216延伸到图83A中所示的多层基板2212的底侧的通孔2224 可以在多层基板2212的底侧处提供接地连接。在一些实现方式中，每个通孔 2224可以由通过不同绝缘层的多个通孔实现，所述不同绝缘层通过布置在绝缘层之间的部件层中的金属相互连接。
RF部件2218可以包括配置成接收和/或提供RF信号的任何合适的电路。例如，RF部件2218可以包括功率放大器，低噪声放大器，RF开关，滤波器，匹配网络，或其任何组合。RF信号可以具有从约30kHz到300GHz范围内的频率。根据某些通信标准，RF信号可以在从约450MHz到约6GHz的范围内，在从约700MHz到约2.5GHz的范围内，或在从约2.4GHz到约2.5GHz的范围内。在某些实现方式中，RF部件2218可以根据诸如蓝牙，ZigBee，Z-Wave，无线USB，INSTEON，IrDA，或体域网的无线个域网(WPAN)标准接收和 /或提供信号。在一些其他实现方式中，RF部件根据诸如Wi-Fi的无线局域网 (WLAN)标准接收和/或提供信号。
RF部件2218可以包封在模制材料2226中。通过模孔2228可以通过模制材料2226延伸到凸块2229。凸块2229可以是任何合适的导电凸块，例如焊料凸块，焊球，铜柱等。凸块2229可以便于将封装系统2210中的天线安装到系统板上。凸块2229可以与通过模孔2228物理接触。因此，凸块2229 可以通过多层基板2212中的通过模孔2228和通孔2224电连接到接地平面 2216。尽管在图83A的横截面中示出了两个凸块2229，两个通过模孔2228，和两个通孔2224，但是在封装系统2210中的天线中可以包括任何合适数量的这样的元件，以提供合适的接地连接和/或提供RF部件2218周围的合适屏蔽。例如，凸块2229可以在平面图中沿着封装系统2210中的天线的外边缘延伸以围绕RF部件2218。可以用这样的凸块2229实现相应的通过模孔2228 和通孔2224。
图83B示出了根据实施例的封装系统2210'中的天线的横截面。封装系统2210'中的天线是射频模块的另一示例。图83B的封装系统2210'中的天线类似于图83A的封装系统2210中的天线，区别在于RF部件2218未包封在封装系统2210'中的天线中，并且凸块2229与多层基板2212中的通孔2224 物理接触。在一些应用中，封装系统2210'中的天线可以安装到载体上。
图84示出了根据实施例的具有提供间隙的凸块的封装系统2230中的天线的横截面。图84示出了在回流之后，凸块2232可以比阻焊层2234更远离模块延伸。这可以使凸块2232能够在RF部件和系统板或封装系统2230中的天线布置在其上的其他基板之间提供间隙。图84中所示的任何合适的特征可以结合本文中讨论的封装系统中的任何天线实现。
图85A至85C示出了示例性系统板组件。与这些系统板组件关联的任何合适的原理和优点可以用本文中讨论的封装系统中的任何天线和/或任何RF 模块实现。图85A示出了根据实施例的具有封装系统2210中的天线和布置在系统板2244上的其他部件2242的系统板组件2240。系统板2244可以是任何合适的应用板，例如用于移动电话的电话板。封装系统2210中的天线的凸块2229可以与系统板2244的一个或多个接地连接物理接触。因此，屏蔽结构可以在三个维度中至少部分地围绕封装系统2210中的天线的RF部件 2218。屏蔽结构可以在RF部件2218和封装系统2210中的天线的天线层2214 之间提供屏蔽。屏蔽结构可以在RF部件2218和布置在系统板2244上的一个或多个其他部件2242之间提供屏蔽。因此，可以将RF部件2218屏蔽以免受由一个或多个其他部件2242发射的辐射。同时，可以将其他部件2242 屏蔽以免受从RF部件2218发射的辐射。其他部件2242可以包括系统板2244 上的任何其他电路，例如其他RF电路，基带处理器，存储器等，或其任何合适的组合。
图85B示出了根据实施例的具有封装模块中的天线和布置在系统板2244 上的另一部件2242的系统板组件2240的横截面。如图所示，系统板2244包括与凸块2229接触的接地焊盘2241A。在图85B中，内凸块2243由包括凸块2229的屏蔽结构围绕。内凸块2243可以提供RF部件2218的电路和系统板2244之间的电连接。系统板2244上的焊盘2241B可以通过相应的凸块 2243，通孔2228'，路由金属2247和通孔2245电连接到RF部件2218。天线层2214的天线可以电连接到系统板2244的焊盘2241C。如图所示，引线接合2246将天线电连接到焊盘2241C。系统板2244可以提供天线和RF部件 2218和/或其他部件2242之间的信号路由。
图85C示出了根据实施例的具有封装模块中的天线和布置在系统板2244 上的另一部件2242的系统板组件2240'的横截面。系统板组件2240'类似于图 85B的系统板组件2240，区别在于实现了封装系统中的不同天线。在系统板组件2240'中，系统板2244上的焊盘2241B可以通过相应的凸块2243，通孔 2245和路由金属2247电连接到RF部件2218。
图86是根据实施例的封装系统2248中的天线的横截面图。封装系统 2248中所示的天线包括图83A和83B的封装系统中的天线的若干部件。在图 86中，示出了关于层2222的更多细节。在封装系统2248所示的天线中，层 2222可以实现信号路由。如图86中所示，RF部件2218和模制材料2226在所示的竖直维度上可以比多层基板2212更厚。
图87A和87B分别是根据某些实施例的具有集成天线的层射频电路组件 2250和2250'的示例性横截面图。这些图大体上示出了射频电路组件的层。结合图88A至89D提供了图87A和87B的所示层的一些示例的细节。
在图87A中，示出的射频电路组件2250包括天线层2214，接地平面2216，布置在天线层2214和接地平面2216之间的绝缘层2220，部件层2251，路由层2252、2255、2257，以及绝缘层2253、2254、2256和2258。路由层2252、 2255、2257，绝缘层2220、2253、2254、2256和2258，以及接地平面2216 可以包括在层压基板中。天线层2214也可以被认为是层压基板的一部分。部件层2251可以与层压基板集成。部件层2251可以包括本文中讨论的任何RF 部件，例如RF部件2218。部件层2251可以包括包含RF电路的半导体管芯。
每个路由层可以在相对侧上具有绝缘层以使路由层与其他路由层和/或其他层(例如接地平面2216或部件层2251)绝缘。如图所示，绝缘层2253 布置在接地平面2216和最接近接地平面2216的路由层2252之间。也如图 87A中所示，绝缘层2258布置在部件层2251和最接近部件层2251的路由层 2257之间。绝缘层可以由例如任何合适的介电材料形成。路由层可以实现金属路由。延伸通过绝缘层的通孔(在图87A中未示出)可以提供绝缘层的相对侧上的层中的金属之间的连接。
任何合适数量的路由层可以包括在射频电路组件中。例如，图87B的射频电路组件2250'包括一个路由层2252。作为另一示例，图87A的射频电路组件2250包括三个路由层2252、2255、2257。相对更多的路由层可以被实现以处理部件层2251的电路之间的信号路由的增加量。替代地或附加地，相对更多的路由层可以被实现以处理部件层2251的电路和射频电路组件2250 和/或2250'外部的电路之间的信号路由的增加量。信号路由可以由屏蔽结构屏蔽，所述屏蔽结构包括接地平面2216和通过射频电路组件2250和/或2250' 的绝缘层的通孔，所述绝缘层与接地焊料凸块连接并且布置在部件层2251的 RF部件周围。这样的通孔可以电连接到布置在部件层2251中的RF部件周围的导电特征，例如凸块。无源部件(例如一个或多个螺旋电感器)可以在一个或多个路由层中实现。路由层中的一个或多个无源部件可以包括在与部件层2251的射频电路关联的匹配网络中。
本文中讨论的封装系统中的任何天线的天线层2214可以包括任何合适的打印天线。打印天线可以由基板上的一个或多个导电迹线形成。可以通过在基板上蚀刻金属图案形成一个或多个导电迹线。打印天线可以是微带天线。由于例如它们的三维物理几何形状，打印天线可以相对便宜和紧凑地制造。打印天线可以具有较高的机械耐久性。
图88A和88B示出了根据某些实施例的射频电路组件的示例性打印天线。这些图示出了射频电路组件(例如射频电路组件2250和/或2250')的俯视图的示例。天线2260可以是任何合适的形状。例如，天线2260可以为U 形，如图88A中所示。图88A中的天线2260可以是折叠四分之一波天线。作为另一示例，天线2260'可以为曲折形状，如图88B中所示。天线在某些实现方式中可以为线圈状。天线可以在一些实现方式中是环形天线。天线层2214 和/或2214'的天线可以用作片上系统的天线。天线可以发射和/或接收任何合适的无线通信信号。例如，这样的天线可以配置成发射和/或接收蓝牙和/或 ZigBee信号。天线层的天线可以通过一个或多个引线接合，通过延伸通过天线布置(例如，在屏蔽结构的外部)在其上的基板的一个或多个通孔，通过磁耦合，或其任何合适的组合与发射和/或接收电路通信。天线层的天线可以一个或多个引线接合，通过延伸通过天线布置(例如，在屏蔽结构的外部)在其上的基板的一个或多个通孔，通过磁耦合，或其任何合适的组合与通过屏蔽结构与天线屏蔽的RF部件通信。
图89A至89D示出了根据某些实施例的射频电路组件的示例性部件层。这些图包括射频电路组件(例如射频电路组件2250和/或2250')的仰视图的示意图。
如图89A至89D中所示，接地凸块2229可以围绕RF部件并且形成RF 部件周围的屏蔽结构的一部分。接地凸块2229可以沿着部件层2251的每个边缘布置。接地凸块2229可以焊接或以其他方式连接到载体组件的接地连接，使得载体组件的接地平面2216、凸块2229和接地一起提供RF部件的三维屏蔽。例如，载体组件可以由乙基乙烯基苯(EVB)或另一层压件实现。
如图所示，接地凸块2229围绕信号路由凸块2271。信号路由凸块2271 可以提供部件层2251的电路与路由层中的金属路由之间的连接的至少一部分，所述路由层布置在部件层2251和接地平面2216之间。替代地或附加地，信号路由凸块2271可以提供RF部件2218的电路和封装系统中的天线布置在其上的系统板之间的电连接的至少一部分。
图89A至89D的示例性部件层示出了可以通过接地平面2216与天线层 2214的天线屏蔽的各种电子部件。这些图的每一个示出了可以包括在屏蔽结构内的电路。其他电路和/或部件可以替代地或附加地包括在这样的屏蔽结构内。例如，晶体、前端集成电路或片上系统中的一个或多个可以包括在屏蔽结构内。作为一个示例，晶体、前端集成电路和片上系统可以在屏蔽结构内实现，并且通过屏蔽结构与集成天线屏蔽。
图89A示出了包括连接到信号路由凸块2271的RF部件2218的部件层 2251。在图89B至89D中示出了一些示例性RF部件。图89B示出了包括低噪声放大器(LNA)2272和匹配网络2273的部件层2251'。图89C示出了包括功率放大器2274和匹配网络2275的部件层2251”。图89D示出了包括LNA 2272、功率放大器2274以及匹配网络2273和2275的部件层2251”'。图89A 至89D中所示的电路连接到信号路由凸块2271，并且由相应部件层中的接地凸块2229围绕。在一些其他实现方式中，匹配网络2273和/或匹配网络2275 可以包括在布置在部件层和接地平面之间的路由层中实现的一个或多个无源部件，例如，一个或多个电阻器，一个或多个电容器，和/或一个或多个电感器。
本文中讨论的前端系统可以根据该章节中讨论的具有集成天线的屏蔽射频部件的任何合适的原理和优点实现。该章节中讨论的封装模块可以是相对低成本的基于层压件的前端模块，其在某些实现方式中将低噪声放大器与功率噪声放大器和/或RF开关组合。一些这样的封装模块可以是多芯片模块。这样的RF模块的集成天线可以根据本文中讨论的任何原理和优点实现。这些RF前端模块可以是封装系统中的天线。集成天线可以在至少部分地通过在基板的层中实现的接地平面与基板的第二侧上的RF前端的电路屏蔽的基板的第一侧上的天线层中实现。
该章节中讨论的任何实施例可以包括在诸如IoT装置或移动电话(例如，智能电话)的无线通信装置中。该章节中讨论的任何实施例可以包括无线个域网(WPAN)系统或包括在其中。WPAN系统是配置用于处理与个域网 (PAN)关联的RF信号的RF前端系统。WPAN系统可以配置成发射和接收与一个或多个WPAN通信标准关联的信号，例如与蓝牙，ZigBee，Z-Wave，无线USB，INSTEON，IrDA，或体域网中的一种或多种关联的信号。该章节中讨论的任何实施例可以包括无线局域网(WLAN)系统或包括在其中。 WLAN系统可以处理无线局域网信号，例如Wi-Fi信号。
该章节中描述的一些实施例已提供了与RF部件、前端模块和/或无线通信装置结合的示例。然而，该章节的实施例的原理和优点可以用于可以从该章节中描述的与集成天线关联的任何屏蔽受益的任何其他系统或装置。尽管在RF电路的背景下进行了描述，但是本文中描述的一个或多个特征可以用于涉及非RF部件的封装应用中。类似地，本文中描述的一个或多个特征也可以用于没有电磁隔离功能的封装应用中。讨论的实施例的任何原理和优点可以用于可受益于本文中讨论的天线和/或屏蔽结构的任何其他系统或装置。该章节中讨论的实施例的任何原理和优点可以用于可受益于该章节中描述的任何技术的任何其他系统或装置。
章节VIII-具有堆叠部件的封装模块
根据本公开的一些实施例，本公开的该章节涉及具有堆叠部件的封装模块。封装模块可以是系统级封装(SiP)。SiP可以包括包含片上系统(SoC) 和分立部件的集成电路(IC)，其使用垂直集成技术以集成部件中的至少一些。 SiP的特征是长度(x维度)和宽度(y维度)上的封装尺寸相对较小。该章节提供了在基板上堆叠SoC、晶体、表面安装器件(SMT)和前端集成电路 (FEIC)的许多选择。由于晶体通常比SoC小，因此可以有效地从SiP的x 和y维度去除晶体和晶体路由的占地面积。除了减小封装尺寸之外，可以实现的其他优点包括减小晶体迹线寄生电容和/或减小晶体路由迹线和基板上其他敏感路径之间的耦合。如上所述，该章节的方面可以与一个或多个其他章节的其他方面组合以进一步改善前端系统以及相关装置、集成电路、模块和使用它们的方法的性能。
该章节中描述的任何SiP、多芯片模块(MCM)和其他封装器件或其他部件(包括具有垂直集成/堆叠配置的那些)可以配置成实现无线RF收发器和/或前端功能。例如，这样的器件可以配置成支持诸如Wi-Fi或蓝牙的一种或多种无线局域网(WLAN)标准(例如，符合IEEE 802.11系列标准中的一个或多个)，和/或一种或多种蜂窝技术，例如长期演进(LTE)，全球移动通信系统(GSM)，宽带码分多址(WCDMA)，和/或增强型数据速率GSM演进(EDGE)。
在该章节的SiP中，基板可以提供互连以形成电路的至少一部分。在实施例中，印刷电路板(PCB)或一些其他板可以使用导电迹线、焊盘和/或层压到基板上的其他特征机械地支撑和电连接电部件。在实施例中，SiP包括安装在基板上并封闭在单个封装中的多个IC。SiP中的集成电路可以通过与封装接合的细线进行内部连接。在实施例中，SoC包括将电子系统的一个或多个组件集成到单个基板中的IC。在实施例中，多芯片模块(MCM)包括电子组件，所述电子组件包括集成到统一基板上的多个集成电路(IC)，半导体管芯，和/或其他分立部件。
图90A示出了多芯片模块(MCM)2300的示例性俯视图，所述多芯片模块包括片上系统(SoC)2302，前端集成电路(FEIC)2304，晶体2308，晶体负载电容器2306，以及基板2312上的其他表面安装器件，其包括迹线和其他互连器件以电连接SMT部件和部件2302、2304、2306、2308。晶体 2308和晶体负载电容器2306可以形成晶体振荡器的至少一部分。
图90A进一步示出了提供晶体2308和SoC 2302之间的电连通的相对较长的晶体迹线2310。由于MCM 2300的水平布局，晶体迹线2310可以易于将寄生电容引入到MCM电路并且增加晶体路由迹线2310和基板2312上的其他敏感路径之间的耦合。寄生电容会不利地影响启动裕量。启动裕量是晶体在上电时开始振荡的能力，并且定义为R/ESR，其中R是加到晶体路径上的允许振荡的最大串联电阻，并且ESR是晶体的等效串联电阻。
图90B是MCM 2300的示例性框图，并且示出了MCM 2300包括SoC 2302，其包括至少一个微控制器(或微处理器)和无线电。示出的MCM 2300 还包括FEIC 2304，其包括功率放大器(PA)、低噪声放大器(LNA)和射频开关(例如双刀双掷开关)中的至少一个。示出的MCM2300还包括晶体2308 和晶体迹线2310。
图90C是MCM 2300的示例性侧视图，并且示出了基板2312上的SoC 2302，FEIC2304，负载电容器2306和晶体2308的水平布局。
多芯片模块(MCM)可以包括电子组件，例如具有诸如“引脚”的多个导体端子的封装，其中多个集成电路(IC)、半导体管芯和/或其他分立部件通常被集成到统一的基板上，使得在使用中它被看作是单一部件，好像更大的IC。
片上系统(SoC)是集成电路(IC)，其将计算机或其他电子系统的所有部件集成到单个管芯中。它可以包括单管芯基板上的数字、模拟、混合信号和/或射频功能。
前端集成电路(FEIC)或前端模块(FEM)可以包括功率放大器(PA)、低噪声放大器(LNA)和射频开关(例如双刀双掷开关)中的至少一个。RF 前端可以包括在天线到混频器级之间并包括混频器级的电路，使得RF前端包括接收器中的部件，其在转换到较低的中频(IF)之前处理原始输入射频 (RF)的信号。
RF前端电路可以使用本地振荡器(LO)，其生成与输入信号混合的从输入信号偏移的射频信号。LO可以包括晶体振荡器，其包括使用压电材料的振动晶体的机械谐振来产生具有精确频率的电信号的电子振荡器电路。
晶体振荡器是使用诸如晶体的压电谐振器作为其频率确定元件的电子振荡器电路。晶体是用于频率确定部件(具有与其连接的电极的石英晶体或陶瓷的晶圆)的电子器件中的常用术语。频率确定部件可以被称为压电谐振器。
负载电容器与晶体关联，并且可以用于近似地匹配从晶体望向晶体振荡器电路看到的总电容，以便以期望的频率操作晶体。
晶体可以包括用于晶体振荡器电路中的独立部件。晶体可以与负载电容器封装。在一些情况下，晶体振荡器包括晶体，负载电容器，以及与晶体振荡器电路包含在单个封装中的放大器。
封装中系统或系统级封装(SiP)包括封闭在单个模块或封装中的一个或多个集成电路。包含集成电路的管芯可以竖直堆叠在基板上。它们可以通过接合到封装的引线接合进行内部连接。替代地，使用倒装芯片技术，可以使用凸块(例如，焊料凸块)在堆叠的管芯之间进行电连接。
SiP管芯可以竖直堆叠或水平平铺，不同于稍不密集的多芯片模块，其将管芯水平放置在载体上。SiP可以将管芯与标准的管芯外引线接合或凸块连接，不同于稍稍密集的三维集成电路，其将堆叠硅管芯与穿过管芯的导体连接。
本文中公开了用于将管芯和/或无源部件(例如电容器和电阻器)堆叠到基板上的紧凑区域中的新型3D封装技术。本文公开了堆叠SoC和晶体的新颖实施例。此外，本文中公开了各种新颖的堆叠组件和新颖的堆叠配置。图 91-106示出了系统级封装的各种实施例。这些系统级封装中的任何一个可以用于无线通信装置中。
图91示出了用于无线装置中的系统级封装(SiP)2400的实施例。SiP 2400 包括SoC 2402，FEIC 2404，封装基板2412，晶体2408，一个或多个负载电容器2406，路由基板或中介层2414，一个或多个接地接合线2420，以及将晶体2408电连接到SoC 2402的一个或多个引线接合2418。在实施例中，一个或多个引线接合2418将晶体2408电连接到SoC 2402上的晶体振荡器电路。
图91将一个或多个负载电容器2406示出为在SoC 2402外部。在一些其他实施例中，SoC 2402包括一个或多个负载电容器2406。
示出的SoC 2402被环氧化到基板2412并且被引线接合到基板2412。路由基板2414堆叠在SoC 2402的顶部上。晶体2408及其负载电容器2406然后可以焊接在路由基板2414的顶部上。
路由基板2414保持晶体2408和电容器2406并且将信号路由到晶体 2408。在实施例中，路由基板2414包括单层或多层层压件。
在实施例中，一个或多个接地接合线2420与基板2412上的接地节点(例如接地平面，接地通孔等)连通并且路由基板2414进而将接地信号路由到晶体2408。在实施例中，一个或多个引线接合2418与SoC 2402和路由基板2414 上的器件(例如晶体振荡器等)连通，其进而将信号路由到晶体2408。
堆叠晶体2408和电容器2406允许基板2412比基板2312更小(具有更小的占地面积)并且提供相同或相似的功能。堆叠晶体2408和电容器2406 的优点不仅节省空间，而且晶体2408和SoC 2402之间的至少一个迹线的长度可以显著减小。在晶体和SoC之间具有尽可能短的迹线以减小迹线的寄生电容是可取的。通过在SoC 2402上堆叠晶体2408，迹线几乎被消除并且寄生电容发展的机会大大减少。在实施例中，去往/来自晶体2408的信号通过一个或多个线接合2418从SoC 2402直接路由到路由基板2414。减少与晶体 2508连通的迹线的另一益处是减少晶体路径和基板2412上的其他敏感路径 (例如与FEIC 2404连通的RF迹线)之间的耦合机会。
图92示出了用于无线装置中的系统级封装2500的实施例。SiP 2500包括SoC2502，FEIC 2504，封装基板2512，晶体2508，一个或多个负载电容器2506，路由基板2514，一个或多个接地接合线2520，以及将晶体2508电连接到SoC 2502的一个或多个引线接合2518。在实施例中，一个或多个引线接合2518将晶体2508电连接到SoC 2502上的晶体振荡器。
SiP 2500类似于SiP 2400，区别在于SoC 2502包括倒装芯片封装。SoC 2502焊接到基板2512。类似于SiP 2400的堆叠布置，路由基板2514堆叠在 SoC 2502的顶部上，并且晶体2508及其负载电容器2506然后焊接在路由基板2514的顶部上。在实施例中，SoC 2502紧邻基板2512和路由基板2514；并且晶体2508紧邻路由基板2514。有利地，SiP 2500可以节省空间，减小晶体路径中的迹线的长度，减小寄生电容，减小信号耦合，或其任何组合。
图93示出了用于无线装置中的系统级封装2600的实施例。SiP 2600包括SoC2602，FEIC 2604，封装基板2612，晶体2608，一个或多个负载电容器2606，将来自SoC 2602的信号电连接到基板2612上的迹线的一个或多个引线接合2620，以及一个或多个引线接合2618，其通过基板2612上路由迹线将与晶体2608关联的信号电连接到与SoC 2602关联的信号。在SiP 2600 中，晶体2608在基板2612上并且SoC 2602直接堆叠在晶体2608上，而在SoC 2602和晶体2608之间没有路由基板。在实施例中，晶体2608紧邻SoC 2602和基板2612。在实施例中，SoC 2602的占地面积大于晶体2608的占地面积，这产生由晶体2608的侧，延伸超出晶体2608的SoC 2602的部分，以及在SoC 2602的覆盖区内并且未由晶体2608覆盖的基板2612的部分界定的悬伸体积。
在实施例中，负载电容器2606和/或FEIC 2604放置在SoC覆盖区的外部。在另一实施例中，负载电容器2606和/或FEIC 2604在SoC覆盖区内放置SoC 2602和晶体2608之间。在另一实施例中，负载电容器2606和/或FEIC 2604放置在悬伸体积内。
当使用悬伸体积时，有几个因素需要考虑。考虑的因素包括但不限于SoC 的厚度，接合线类型，用于将接合线接合到SoC而不破裂SoC的压力的量，可以支持的悬伸的量等。
图94A示出了用于无线装置中的系统级封装2700的另一实施例。SiP 500 包括SoC2702，FEIC 2704，封装基板2712，晶体2708a，以及一个或多个负载电容器2706a。晶体2708a包括倒装芯片或可控塌陷管芯连接(C4)封装，并且堆叠在位于基板2712上的SoC 2702上。在实施例中，FEIC 2704和负载电容器2706a在SoC 2702旁边放置在基板2712上。
在实施例中，晶体2708通过倒装芯片封装的焊料凸块焊接到SoC 2702 以到达SoC2702上的匹配焊盘。在实施例中，在晶体2708和SoC 2702之间没有引线接合。在实施例中，当晶体2708焊接到SoC 2702时，晶体2708和 SoC 2702电连通，使得晶体2708和SoC 2702上的晶体振荡器之间的迹线长度短。
图94B示出了用于系统级封装中的表面安装晶体2708b的另一实施例。在该实施例中，晶体2708b在其背面翻转，使得晶体接合焊盘向上。晶体2708b 的封装的顶部接合或环氧化到下面的层。在实施例中，晶体2708b下方的层包括SoC。在另一实施例中，晶体2708b下方的层包括基板。来自晶体2708b 的接合焊盘的接合线向下接合以连接接地，晶体振荡器连接，负载帽等，或其任何组合。
图94C示出了用于系统级封装中的表面安装晶体2708c和至少一个表面安装负载电容器2706c的另一实施例。在该实施例中，晶体2708c在其背面翻转，使得晶体接合焊盘向上。晶体2708c的封装的顶部接合或环氧化到下面的层。在实施例中，晶体2708c下方的层包括SoC。在另一实施例中，晶体2708c下方的层包括基板。表面安装负载电容器2706c直接接合到翻转晶体2708c的晶体接合焊盘上。来自表面安装负载电容器2706c的接合焊盘的接合线向下接合以连接接地，晶体振荡器连接等，或其任何合适的组合。
图94D示出了用于系统级封装中的表面安装晶体2708d和至少一个表面安装负载电容器2706d的另一实施例。在该实施例中，晶体2708d在其背面翻转，使得晶体接合焊盘向上。晶体2708d的封装的顶部接合或环氧化到下面的层。在实施例中，晶体2708d下方的层包括SoC。在另一实施例中，晶体2708d下方的层包括基板。在该实施例中，表面安装负载电容器2706d太小而不能桥接晶体2708d上的接合焊盘之间的间隙。从表面安装负载电容器2706d的接合焊盘到晶体2708d的接合焊盘的接合线可以桥接晶体2708d上的接合焊盘之间的间隙。来自表面安装负载电容器2706d的接合焊盘的接合线和来自晶体2708d的接合焊盘的接合线向下接合以连接接地，晶体振荡器连接等，或其任何合适的组合。
在其他实施例中，晶体2708b，晶体2708c和表面安装负载电容器2706c，或晶体2708d和负载电容器2706d被翻转，使得晶体2708b，晶体2708c和表面安装负载电容器2706c，或晶体2708d和负载电容器2706d的接合焊盘向下并直接设置在SoC或基板上。
图95示出了用于无线装置中的系统级封装2800的另一实施例。SiP 2800 包括SoC2802，FEIC 2804，封装基板2812，晶体2808，以及一个或多个负载电容器2806。晶体2808在基板2812上，SoC 2802在晶体2808上，并且 FEIC 2804在SoC 2802上。SiP 2800还包括在FEIC 2804和SoC 2802之间的接地平面2822。如图所示，SoC 2802的占地面积大于晶体2808的占地面积，这产生由晶体2808的侧，延伸超出晶体2808的SoC 2802的部分，以及在 SoC2802的覆盖区内并且未由晶体2808覆盖的基板2812的部分界定的悬伸体积。如图95中所示，负载电容器2806可以在SoC 2802的覆盖区中位于基板2812和SoC 2802之间。这可以节省空间。在实施例中，负载电容器2806 放置在悬伸体积中。
图96示出了用于无线装置中的系统级封装2900的另一实施例。SiP 2900 包括SoC2902，FEIC 2904，封装基板2912，晶体2908，一个或多个负载电容器2906，以及一个或多个支撑件2924。晶体2908在基板2912上，并且 SoC 2902在晶体2908上。在实施例中，SoC 2902紧邻晶体2908；并且晶体 2908紧邻基板2912。在实施例中，SoC 2902的占地面积大于晶体2908的占地面积，这产生由晶体2908的侧，延伸超出晶体2908的SoC 2902的部分，以及在SoC 2902的覆盖区内并且未由晶体2908覆盖的基板2912的部分界定的悬伸体积。
支撑件2924放置在SoC 2902和基板2912之间，靠近晶体2908，以提供对SoC 2902的支撑。在实施例中，支撑件2924放置在悬伸体积中。在实施例中，支撑件2924包括诸如铜等的导电材料，除了提供机械支撑之外，将 SoC 2902上的接地焊盘与基板2912的接地迹线或接地平面电连接。在另一实施例中，支撑件2924将信号而不是接地电连接到基板2912上的焊盘或迹线。
在实施例中，负载电容器2906放置在SoC 2902的覆盖区中并靠近晶体 2908。在实施例中，负载电容器2906放置在悬伸体积中。在实施例中，负载电容器2906的高度小于SoC2902和基板2912之间的空间。为了增加电容器 2906的高度，可以将垫片或间隔件2926放置在负载电容器2906的顶部上以填充负载电容器2906和SoC 2902之间的空间。间隔件2926加上负载电容器 2906提供对SoC2902的支撑。此外，间隔件2926可以用于补偿可能由于堆叠不平部件而发生的任何倾斜，原因是当组装本文中讨论的任何SiP，例如 SiP 2400、2500、2600、2700、2800和/或2900时，这样的倾斜可以导致制造问题。在实施例中，间隔件2926可以放置在塞在SoC 2902和基板2912之间的空间中的任何其他部件上方或下方。替代地或附加地，间隔件可以定位在部件(例如，负载电容器2906)和基板2912之间。
图97示出了用于无线装置中的系统级封装3000的另一实施例。SiP 3000 包括SoC3002，FEIC 3004，封装基板3012，晶体3008，一个或多个负载电容器3006，以及一个或多个支撑件3024。晶体3008在基板3012上，并且 SoC 3002在晶体3024上。在实施例中，SoC 3002的占地面积大于晶体3008 的占地面积，这产生由晶体3008的侧，延伸超出晶体3008的SoC3002的部分，以及在SoC 3002的覆盖区内并且未由晶体3008覆盖的基板3012的部分界定的悬伸体积。
支撑件3024放置在SoC 3002和基板3012之间，靠近晶体3008，以提供对SoC 3002的支撑。在实施例中，支撑件3024放置在悬伸体积中。在实施例中，负载电容器3006放置在SoC 3002的覆盖区中并靠近晶体3008。在实施例中，负载电容器3006放置在悬伸体积中。此外，FEIC 3004在与晶体 3008相对的基板3012的一侧位于基板3012下方。
在某些实施例中，本文中讨论的任何封装基板(例如封装基板2412、 2512、2612、2712、2812、2912或3012中的一个或多个)包括基板，层压件，多层层压件，插入件等，并且配置成提供用于相应SiP(例如，SiP 2400、 2500、2600、2700、2800、2900或3000中的一个或多个)的至少一个部件的信号路由的物理连接和迹线。
本文中讨论的任何SoC(例如SoC 2402、2502、2602、2702、2802、2902 或3002中的一个或多个)可以包括用于便携式无线装置的基带子系统和无线电。在实施例中，无线电包括接收器和发射器。在实施例中，基带子系统包括配置成接收时钟信号的微处理器。在某些实施例中，本文中讨论的任何SoC (例如SoC 2402、2502、2602、2702、2802、2902或3002中的一个或多个) 包括将电子系统的组件集成到单个管芯中的集成电路。在实施例中，SoC2402、2502、2602、2702、2802、2902或3002中的一个或多个包括数字、模拟、混合信号和RF功能中的一个或多个。德克萨斯州奥斯汀市的Silicon Labs公司的EM358x是SoC的一个示例，其在IC上集成了处理器、收发器、存储器和串行通信。
在实施例中，FEIC 2404、2504、2604、2704、2804、2904或3004中的一个或多个包括前端系统，例如马萨诸塞州沃本的Skyworks Solutions公司的 SKY65249-11，其在层压封装中包括功率放大器，输入滤波器，功率检测器，谐波滤波器和开关。在某些实施例中，FEIC2404、2504、2604、2704、2804、 2904或3004中的一个或多个包括其他前端模块。
图98A1示出了示例性的晶体组件3108，其包括罩、外壳或壳体3132 以及沿着外壳3132的一个或多个侧的一个或多个柱3134。在实施例中，柱或通孔3134包括导电材料，例如焊料，金属，铜，金，镍镀金的金属等，或其任何合适的合金，并且外壳3132包括非导电材料。在实施例中，外壳3132 还包括盖3130。在实施例中，盖3130包括非导电材料，例如陶瓷，玻璃和环氧树脂，编织玻璃和聚酯，氧化铝，聚酰亚胺等，或其任何合适的组合。
柱或通孔3134从外壳3132的顶表面到外壳3132的底表面形成并且提供电和/或热传导。在实施例中，柱3134至少部分地形成在外壳3132的侧内。在另一实施例中，外壳3132沿着外壳3132的一个或多个侧形成有一个或多个管，使得用焊料填充管形成柱3134。在另一实施例中，柱3134在外壳3132 的外部，部分地与外壳3132或在外壳3132内形成为圆柱形、矩形等的管或筒。
在实施例中，柱3134的顶部和底部围绕外壳3132的周边形成焊盘3136。在另一实施例中，柱3134与沿着柱3134的顶和底表面形成的焊盘3136电连通。在实施例中，焊盘3136配置为表面安装焊盘。在另一实施例中，焊盘 3136是可引线接合的。在另一实施例中，焊盘3136配置成焊接到球栅阵列封装集成电路的焊球。
在实施例中，盖3130包括陶瓷基底材料和/或其他非导电材料，并且可以配置为路由基板、中介层或电路板。如图98A1中所示，盖3130还包括路由3133和焊盘3135，其中路由3133配置成在焊盘3135之间运载信号。在实施例中，路由和焊盘根据路由基板、中介层或电路板制造技术形成在盖3130 上。在实施例中，第一引线接合3131接合到第一柱3134，并且第二引线接合3131接合到第二柱3134。引线接合3131将来自引线接合连接柱3134中的一个的信号通过盖3130上的焊盘3135和迹线3133传送到引线接合连接柱 3134中的其它。
图98A2示出了晶体组件3108，其还包括围绕晶体组件3108的四个侧缠绕的导电层3137。导电层3137与每个柱3134电连通。在实施例中，缠绕的导电层3137包括铜，电镀铜，其中电镀材料可以是焊料，锡，镀金镍等，或任何其他导电材料。在另一实施例中，可以将缠绕的导电层电镀到晶体组件 3108的一侧，两侧，三侧或四侧上，其中电镀材料可以是焊料，锡，镀金镍等。
在其他实施例中，缠绕的导电层3137环绕晶体组件3108的一个，两个，三个或四个侧，并且相应地与一个，两个，三个或四个侧的柱3134电连通。在实施例中，与缠绕的导电层3137电连通的柱3134接地。接地柱3134和缠绕的导电层3137的组合形成“超接地”。超接地可以减小耦合到接地上的电感，并且提供更好的信号隔离。
在另一实施例中，与缠绕的导电层3137电连通的柱3134形成射频(RF) 屏蔽以屏蔽外壳3132的腔内的器件免受RF干扰。
在另一实施例中，与缠绕的导电层3137电连通的柱3134形成散热器以散热。例如，柱3134和缠绕的导电层3137可以消散由放置在晶体组件3108 上方或下方并且与由柱3134和缠绕的导电层3137形成的散热器热接触的功率放大器生成的热。
图98B1示出了包括盖3130、外壳3132和一个或多个柱3134的示例性晶体组件3108的横截面图。晶体组件3108还包括容纳在外壳3132内的晶体 3138。如图所示，晶体组件3108还包括容纳在晶体组件3108的外壳3132内的一个或多个负载电容器3140，振荡器电路3142，以及FEIC 3144。一个或多个集成电路管芯可以容纳在外壳3132内。
图98B2示出了包括盖3130、外壳3132和一个或多个柱3134的示例性晶体组件3108的横截面图。晶体组件3108还包括容纳在外壳3132内的晶体 3138。如图98B2中所示，晶体组件3108还包括容纳在晶体组件3108的外壳 3132内的一个或多个负载电容器3140，振荡器电路3142，以及表面声波 (SAW)器件3145。SAW器件3145的示例包括滤波器，延迟线，相关器和 DC到DC转换器。一个或多个集成电路管芯容纳在外壳3132内。
图98B2的实施例示出了形成在晶体组件3108内的相同物理腔中的SAW 器件3145(例如SAW滤波器)和晶体3138。在实施例中，晶体组件3108 被气密密封。在另一实施例中，腔充满气体，并且晶体组件被气密密封。将 SAW器件和晶体放置在相同的物理腔中可以有利地节省模块上的空间。
图98C示出了示例性晶体组件3108的仰视图。在实施例中，晶体组件 3108还包括一个或多个焊盘3152，其与容纳在外壳3132内的部件3138、3140、 3142、3144中的一个或多个连通。
图98D示出了包括在晶体组件3108上方的倒装芯片SoC 3102的示例性系统级封装3100。如图所示，晶体组件3108的盖3130布置在晶体3138和倒装芯片SoC 3102之间。在实施例中，倒装芯片SoC 3102的球栅阵列3106 与一个或多个柱3134和/或焊盘3136连通。系统级封装3100还包括与倒装芯片SoC 3102电连通的基板3104。
图98E示出了包括在晶体组件3108下方的倒装芯片SoC 3102的示例性系统级封装3110。如图98E中所示，晶体组件3108的封装布置在晶体3138 和倒装芯片SoC 3102之间。在实施例中，倒装芯片SoC 3102的球栅阵列3106 与一个或多个柱3134和/或焊盘3136连通。系统级封装3110还包括与倒装芯片SoC 3102电连通的基板3104。
图98F示出了包括安装到晶体组件3108的盖3130的集成电路3146的示例性电路组件3120。引线接合3148将集成电路3146的焊盘3150电连接到柱3134或焊盘3136。在实施例中，集成电路3146包括前端集成电路(FEIC)。在另一实施例中，集成电路3146包括射频发射器电路和射频接收器电路中的一个或多个的至少一部分。
本文中讨论的任何合适的晶体或晶体组件可以在没有负载电容器的情况下被封装。在本文中讨论的任何合适的晶体或晶体组件可以与一个或多个负载电容器封装。本文中讨论的任何合适的晶体或晶体组件可以形成晶体振荡器的至少一部分。
本文中讨论的任何晶体可以包括日本山形的Kyocera公司的CX2016DB16000D0HZLC1。本文中讨论的晶体对于特定的应用可以具有合适的尺寸。例如，在一些情况下，本文中讨论的任何晶体可以为大约 1.60mm±0.10mm×大约2.00mm±0.10mm。
表1示出了示例性额定值，并且表2示出了晶体2408、2508、2608、2708、 2808、2908、3008、3138的实施例的示例性电特性。
项 SYMB. 额定值 单位
操作温度范围 Topr -25至+75 ℃
储存温度范围 Tstg -40至+85 ℃
表1
表2
如表2中所示，晶体2408、2508、2608、2708、2808、2908、3008、3138 的等效串联电阻(ESR)约为150欧姆。在另一实施例中，ESR约为100欧姆。在另一实施例中，ESR在大约100欧姆至大约200欧姆之间。在另一实施例中，ESR在大约75欧姆至大约200欧姆之间，在大约75欧姆至大约150 欧姆之间，在大约75欧姆至大约100欧姆之间，小于大约200欧姆，小于大约150欧姆，小于大约100欧姆，或小于大约75欧姆。
在其他实施例中，晶体2408、2508、2608、2708、2808、2908、3008、 3138中的任一个可以具有不同的规格。
图99-105示出了用于无源部件，表面安装器件(SMD)，集成电路，堆叠组件，层压件及其组合的示例性新颖堆叠选择。
图99示出了示例性堆叠组件3200，其包括底层3202，位于底层3202 上的顶层3204，以及在顶层3204和底层3202之间对顶层3204提供支撑的一个或多个支撑件3206。在实施例中，支撑件3206的一个端部紧邻底层3202，并且支撑件3206的相对端部紧邻顶层3204。
支撑件3206可以定位成使得悬伸部3208在堆叠组件3200的至少两侧上形成于支撑件3206的外侧3206a、底层3202和顶层3204之间。此外，支撑件3206可以定位成使得腔3210形成于支撑件3206的内侧3206b、底层3202 和顶层3204之间。
例如，底层3202可以是层压件，IC，管芯，表面安装器件，晶体，SoC 等。在实施例中，例如，IC，管芯，倒装芯片管芯，引线接合管芯，表面安装器件，晶体，SoC，和组件可以放置在悬伸部3208内并紧邻底部层3202。在另一实施例中，IC，管芯，倒装芯片管芯，引线接合管芯，表面安装器件，晶体，SoC，和组件可以放置在腔3210内并紧邻底层3202。在另一实施例中，腔3210或悬伸部3208内的组件可以是本文中所述的任何合适的组件。
例如，顶层3204可以是层压件，IC，管芯，表面安装器件，晶体，SoC 等。在另一实施例中，层压件包括双面层压件，并且双面层压件的任一侧或两侧可以包括IC，管芯，表面安装器件，晶体，SoC等。在实施例中，顶层 3204包括球栅阵列，一个或多个表面安装器件与球栅阵列的相应的一个或多个焊料凸块连通。
在实施例中，支撑件3206包括IC，管芯，晶体，表面安装器件，矩形或圆柱形柱或支柱等以支撑顶层3204。在实施例中，支撑件3206用作机械支撑件。在另一实施例中，支撑件3206用作机械支撑件以及提供电功能。例如，诸如电阻器、电容器或电感器的表面安装器件可以形成底层3202和顶层 3204之间的连接并且是电路的一部分。在另一实施例中，支撑件3206包括导电材料并且形成底层3202和顶层3204之间的接地连接。
图100A1-100D示出了从接合源3370到表面安装器件3312、3332、3342、 3352的示例性接合配置。在实施例中，接合源3370包括管芯，IC，表面安装器件，层压件或可以引线接合的第一端部可以接合的任何其他物品。在实施例中，接合源3370紧邻层压件3304。在实施例中，层压件3304配置成进一步路由沿着图100A-100D的一个或多个表面安装连接行进的信号。
图100A示出了接合在接合源3370和水平定向表面安装器件3312的第一端部之间的第一引线接合3310，以及接合在接合源3370和表面安装器件 3312的第二端部之间以在接合源3370和表面安装器件3312之间形成串联连接的第二引线接合3320。
图100B示出了接合在接合源3370和水平定向表面安装器件3332的第一端部之间的引线接合3330，其中表面安装器件3332的第二端部与形成在层压件3304上一个或多个迹线和/或焊盘电连通。
图100C示出了接合在竖直定向表面安装器件3342的第一端部之间的引线接合3340，其中表面安装器件3342的第二端部与形成在层压件3304上的一个或多个迹线和/或焊盘电连通。
图100D示出了接合在竖直定向表面安装器件3352的第一端部之间的引线接合3350和接合在表面安装器件3352的第一端部和可接合器件3362之间以形成表面安装器件3352和可接合器件3362之间的分路或并联连接的另一引线接合3360。表面安装器件3352如图所示在竖直位置安装在层压件3304 上。在另一实施例中，表面安装器件3352在水平位置安装在层压件3304上。可接合器件3362可以是表面安装器件，管芯，IC，层压件3304的一部分，或具有可接合表面的任何器件。
图101A1-101D2示出了用于表面安装部分、部件、器件等或其任何合适组合的示例性节省空间的堆叠配置和相应的示例性电路图。与将每个表面安装部件直接安装到基板上相比，堆叠表面安装部件以形成电路或电路部分节省了基板(例如层压基板)上的物理布局空间。此外，迹线可以将基板上的表面安装部件互连以形成电路的部分。两个堆叠的表面安装部件之间的直接连接可以消除来自基板的至少一个迹线以节省额外的空间。在实施例中，堆叠的表面安装部件包括在配置成滤波射频信号的一个或多个滤波器电路中。表面安装器件包括一个或多个电感器，一个或多个电容器，一个或多个电阻器，或其任何合适的组合。表面安装部件可以在各种应用中包括有源和/或无源表面安装器件。
图101A1示出了表面安装堆叠组件3410，其包括堆叠在第二水平定位表面安装器件3414上并与其紧邻的第一水平定位表面安装器件3412，其中第二表面安装器件3414在底层3416上并与其紧邻。在实施例中，第一表面安装器件3412的触点与第二表面安装器件3414的相应触点电连通。
图101A2示出了示例性滤波器电路3415。在实施例中，堆叠配置3410 包括滤波器电路3415。如图所示，滤波器电路3415是并联LC电路。在其他实施例中，可以使用表面安装堆叠组件3410形成其他滤波器电路和/或其他电路。
图101B1示出了表面安装堆叠组件3420，其包括堆叠在第二竖直定向表面安装器件3424上并与其紧邻的第一竖直定向表面安装器件3422。表面安装器件3422的第一端部与第二表面安装器件3424的第一端部电连通，并且第二表面安装器件3424的第二端部在底层3426上并与其紧邻。在实施例中，第二表面安装器件3424的第二端部与底层3426上的一个或多个焊盘和/或迹线电连通。
图101B2示出了示例性滤波器电路3425。在实施例中，堆叠配置3420 包括滤波器电路3425。如图所示，滤波器电路3425包括彼此串联的两个电阻器。在其他实施例中，可以使用表面安装堆叠组件3420来形成其他滤波器电路和/或其他电路。
图101C1示出了表面安装堆叠组件3430，其包括水平定向的第一表面安装器件3432，水平定向的第二表面安装器件3434，和水平定向的第三表面安装器件3438。在实施例中，第一表面安装器件3432和第二表面安装器件3434 在底层3436上并与其紧邻并且间隔开，使得第三表面安装器件3438的第一端部堆叠在第一表面安装器件3432的第一端部上，并且第三表面安装器件 3434的第二端部堆叠在第二表面安装器件3434的第一端部上。在实施例中，表面安装器件3432、3434、3438串联电连接。在实施例中，堆叠配置3430 具有比通过将三个表面安装器件安装在底层3436上以形成串联连接而形成的占地面积更小的占地面积。
图101C2示出了表面安装堆叠组件3440，其包括第一竖直定向的表面安装器件3442，第二竖直定向的表面安装器件3444，和第三水平定向的表面安装器件3448。第一表面安装器件3442在底层3446并与其紧邻，使得第一表面安装器件3442的第一端部与底层3446上的焊盘或迹线电连通。第二表面安装器件3444在底层3446上并与其紧邻。第二表面安装器件3442的第一端部可以与底层3446上的一个或多个焊盘和/或迹线电连通。
此外，图101C2的相应的第一和第二表面安装器件3442和3444间隔开，使得第三表面安装器件3448的第一端部在第一表面安装器件3442的第二端部上并且与其电连通，并且第三表面安装器件3448的第二端部在第二表面安装器件3444的第二端部上并与其电连通。
在实施例中，表面安装堆叠组件3430和/或3440包括pi(π)滤波器拓扑。在图101C3中示出了示例性pi滤波器电路3445。如图所示，pi滤波器电路3445包括两个电容器和一个电感器。在实施例中，堆叠配置3440具有比通过在底层3436和/或3446上安装三个类似的表面安装器件以形成pi滤波器电路而形成的占地面积更小的占地面积。
在另一实施例中，堆叠配置3440可以被翻转，使得表面安装器件3448 在底层3446上，并且表面安装器件3442和3444在表面安装器件3448上。
图101D1示出了表面安装堆叠组件3450，其包括第一表面安装器件3452，第二表面安装器件3454，第三表面安装器件3458，和第四表面安装器件3460。在第一实施例中，如图101D1中所示，第一、第二和第三表面安装器件3452、3454、3458形成在底层3456上并与其紧邻的表面安装堆叠组件 3440，并且第四表面安装器件3460堆叠在第三表面安装器件3458上并与其紧邻。在实施例中，第四表面安装器件3460的焊盘与第三表面安装器件3458 的相应焊盘电连通。
在第二实施例(未示出)中，第一、第二和第三表面安装器件3452、3454、3458形成在底层3456上并与其紧邻的表面安装堆叠组件3440，并且第四表面安装器件3460堆叠在第三表面安装器件3458的旁边并与其紧邻，并且也在第一和第二表面安装器件3452、3454上并与其紧邻。在实施例中，第四表面安装器件3460的焊盘与第三表面安装器件3458的相应焊盘以及第一和第二表面安装器件3452、3544的相应焊盘电连通。
在第三实施例(未示出)中，第一、第二和第三表面安装器件3452、3454、 3458形成在底层3456上并与其紧邻的堆叠配置3430，并且第四表面安装器件3460堆叠在第三表面安装器件3458上并与其紧邻。在实施例中，第四表面安装器件3460的焊盘与第三表面安装器件3458的相应焊盘电连通。
在第四实施例(未示出)中，第一、第二和第三表面安装器件3452、3454、 3458形成在底层3456上并与其紧邻的表面安装堆叠组件3430，并且第四表面安装器件3460堆叠在第三表面安装器件3458的旁边并与其紧邻，并且也在第一和第二表面安装器件3452、3454上并与其紧邻。在实施例中，第四表面安装器件3460的焊盘与第三表面安装器件3458的相应焊盘以及第一和第二表面安装器件3452、3544的相应焊盘电连通。
在第五实施例(未示出)中，表面安装堆叠组件3450可以被翻转，使得表面安装器件3460在底层3456上，表面安装器件3458在表面安装器件3460 上，并且表面安装器件3452和3454均在表面安装器件3458的不同端部上。
在实施例中，表面安装堆叠组件3450包括带阻或陷波滤波器拓扑，其可以配置成在特定频率下形成陷波或带阻。在图101D2中示出了示例性带阻滤波器电路3455。在实施例中，表面安装堆叠组件包括在第二表面安装堆叠组件3450旁边的第一表面安装堆叠组件3450，使得第一和第二表面安装堆叠组件3450共用表面安装器件3454并且实现在两个指定频率处具有陷波的带阻滤波器电路。
在实施例中，堆叠配置3450具有比通过在底层3456上安装四个表面安装器件以形成带阻或陷波滤波器拓扑而形成的占地面积更小的占地面积。由于表面安装器件3412、3414、3422、3424、3432、3434、3438、3434、3444、 3448、3452、3454、3458、3460中的任何一个的任何节点或焊盘可以配置用于接合，因此附加的表面安装器件和/或堆叠结构3410、3420、3430、3440、 3450的各种组合可以例如被组合以产生具有更复杂拓扑的结构。
例如，表面安装器件3412、3414、3422、3424、3432、3434、3438、3442、3444、3448、3452、35454、3458、3460可以是无源部件，如电容器，电阻器，或电感器，分立半导体，如晶体管或二极管，集成电路等，或其任何合适的组合，并且可以具有各种类型的相对较短的引脚或引线，扁平触点，焊球(BGA)的矩阵，或部件的主体上的终端。
图101E示出了多芯片模块的示例性电路板布局3470。在实施例中，布局3470形成用于便携式收发器中的电路，SiP，SoC或MCM的至少一部分。在实施例中，部件L3、C2、C3形成第一天线滤波器，部件L4、C6、C7形成第二天线滤波器，并且部件L5、C8、C9形成第三天线滤波器。如布局3470 中所示，第一天线滤波器的占地面积包括部件L3、C2、C3的每一个的占地面积和部件之间的迹线。类似地，第二天线滤波器的占地面积包括部件L4， C6、C7的每一个的占地面积和相应的迹线，并且第三天线滤波器的占地面积包括部件L5、C8、C9的每一个的占地面积和相应的痕迹。此外，布局3470 包括提供器件U1和若干部件(例如至少C15、C26、C29、C32、C33)之间的电连接的迹线。这些迹线也占据电路板布局3470上的空间。
图101F示出了具有减小电路的形状因数的示例性接合配置和示例性堆叠配置的示例性电路板布局3480。在图101F中，部件L2、C2、C3堆叠以形成第一表面安装堆叠组件3490，部件L4、C6、C7堆叠以形成第二表面安装堆叠组件3490，并且部件L5、C8、C9堆叠以形成第三表面安装堆叠组件 3490。部件C2、C3、C6、C7、C8和C9是电容器。部件L2、L4和L5是电感器。在实施例中，表面安装堆叠组件3490配置为表面安装堆叠组件3440，并且部件被电连接，如电路3445中所示。在一些实施例中，表面安装堆叠组件3490包括高通滤波器，低通滤波器，带通滤波器，输出匹配网络的至少一部分等，或其任何合适的组合。
有利地，表面安装堆叠组件3490具有比图101E的电路板布局3407的单独的表面安装部件L3、L4、L5、C2、C3、C6、C7、C8、C9更小的占地面积(占据电路板布局上更少的物理面积)。例如，布局3480可以小于图101E 的布局3470。随着电子器件尺寸的不断缩小，这可能非常重要。替代地或附加地，由于空间限制而在布局3470中使用的较小和较贵的部件可以用布局 3480中的较大、较便宜的部件替换。
在图101F中，部件C15、C26、C29、C32、C33和器件U1之间的迹线已被去除并且用将部件C15、C26、C29、C32、C33与器件U1上的关联的可引线接合位置电耦合的引线接合3485替换。在实施例中，引线接合3485的第一端部直接接合到相应的表面安装部件，并且引线接合3485的第二端部直接接合到器件U1上的对应位置。在另一实施例中，引线接合3485的第一端部直接接合到对应的表面安装部件，并且引线接合3485的第二端部直接接合到电路板布局3480上的可接合位置。引线接合3485的示例在图100A-100D 中示出。有利地，用引线接合3485替换布局3480上的迹线允许布局3480比布局3470更小。替代地或附加地，由于空间限制而在布局3470中使用的较小和较贵的部件可以用布局3480中的较大、较便宜的部件替换。
图102示出了示例性堆叠组件3500，其包括安装在层压件3506上并与其紧邻的第一集成电路管芯3502。堆叠组件3500还包括堆叠在第一集成电路管芯3502上并与其紧邻的第二集成电路管芯3504。第一和第二集成电路管芯3502、3504通过引线接合3508与层压件3506上的焊盘和迹线电连通。
图103示出了示例性堆叠组件3600，其包括通过一个或多个引线接合 3608与层压件3606电连通的第一集成电路管芯3602。堆叠组件3600还包括在第一集成电路管芯3602上并与其紧邻的第二集成电路管芯3604。第一集成电路管芯3602配置成与第二集成电路管芯3604电连接。在实施例中，第二集成电路管芯3604包括晶体。在另一实施例中，第二集成电路管芯3604 配置为表面安装器件。在另一实施例中，第二集成电路管芯3604配置为倒装芯片管芯。这样的倒装芯片管芯可以通过凸块电连接到堆叠组件3600的其他部件，例如第二集成电路管芯3604。
在实施例中，任何堆叠配置3410、3420、3430、3440、3450和/或任何堆叠组件3500、3600可以定位在图99的腔3210或悬伸部3206中。
图104示出了示例性堆叠组件3700，其包括为底层3706上的顶层3708 提供支撑的支撑件3724a、3724b和间隔件3726。支撑件3724a、3724b的潜在问题是容错。例如，一个支撑件3724a可以比另一支撑件3724b高。例如，间隔件3726可以放置在支撑件3724b与顶层3708或底层3706之间以抵消支撑件之间的高度差。在实施例中，间隔件3726包括可以被“挤压”或压缩以配合在由支撑件3724a和支撑件3724b之间的任何高度差引起的空隙中的材料。
图105示出了示例性电路组件3800，其包括多个堆叠组件3810、3820、 3830，多个引线接合3818，和底层3806。堆叠组件3800示出了可以组装在底层3806上并与其紧邻的多个堆叠组件3810、3820、3820的一个实施例。在实施例中，堆叠组件3820至少部分地配合在由堆叠组件3810提供的悬伸部中。示出的电路组件3800还包括引线接合3818，其提供堆叠组件3810和底层3806上的焊盘和/或迹线之间，堆叠组件3810和堆叠组件3820之间，以及堆叠组件3810和堆叠组件3830之间的电连通。
本文中描述的电路组件还可以包括由模制材料形成的包塑结构。模制材料在过程中是柔软的和可模制的，并且在固化时变硬。在实施例中，包塑结构覆盖基板的顶部的至少一部分以及位于基板的顶部上的一个或多个部件，其中基板的底表面没有包塑结构以便形成到电路组件的电连接。在其他实施例中，包塑结构覆盖基板的底表面的至少一部分以及位于基板的底部上的一个或多个部件。本文中描述的电路组件的电连接可以从基板的顶部制成。
图106是包括晶体3908，SoC 3902和FEIC 3904的系统级封装(SiP) 3900的示例性框图。SiP 3900还包括提供信号互连的连接3906，用于封装电路的封装3912，例如封装基板和/或包塑，以及其他电路3910，例如与晶体 3908关联的负载电容器，滤波器，调制器，解调器，下变频器等，或其任何合适的组合。SiP 3900可以包括SiP 2400、2500、2600、2700、2800、2900、 3000、3100、3200、3500、3600、3700或3800中的一个或多个的任何合适的特征。
图107是示出包括SiP 4100，FEIC 4104和晶体4108的无线装置4000 的示例性框图，其中SiP 4100包括SoC 4102。在实施例中，无线装置4000 包括便携式收发器4000。在实施例中，SoC 4102包括基带子系统4010，接收器4070，和发射器4050。晶体4108为SoC 4102提供时钟信息。在实施例中，SiP 4100包括SiP 2400、2500、2600、2700、2800、2900、3000、3100、 3200、3500、3600、3700、3800或3900中的一个或多个的任何合适的特征。
示出的无线装置4000包括全部连接到基带子系统4010的扬声器4002，显示器4004，键盘4006，和麦克风4008。可以是直流(DC)电池或其他电源的电源4042也连接到基带子系统4010以向无线装置4000提供电力。在特定实施例中，无线装置4000可以是例如但不限于诸如移动蜂窝电话的便携式电信装置。扬声器4002和显示器4004接收来自基带子系统4010的信号。类似地，键盘4006和麦克风4008向基带子系统4010提供信号。在某些实现方式中，键盘4006可以由显示器4004显示的触摸屏实现。
基带子系统4010包括通过总线4028连通的微处理器(μP)4020，存储器4022，模拟电路4024，和数字信号处理器(DSP)4026。尽管示出为单个总线，但是总线4028可以使用在基带子系统4010内的子系统之间根据需要连接的多个总线实现。基带子系统4010也可以包括专用集成电路(ASIC) 4032或现场可编程门阵列(FPGA)4030中的一个或多个。
微处理器4020和存储器4022为无线装置4000提供信号定时、处理和存储功能。模拟电路4024为基带子系统4010内的信号提供模拟处理功能。在图107中，基带子系统4010向发射器4050、接收器4070和功率放大器电路 4080提供控制信号。
无线装置可以包括比图107中所示的更多或更少的部件。由基带子系统 4010提供的控制信号控制无线装置4000内的各种部件。发射器4050和接收器4070的功能可以集成到收发器中。
示出的基带子系统4010也包括模数转换器(ADC)4034以及数模转换器(DAC)4036和4038。在该示例中，DAC 4036生成提供给连接到调制器 4052的信号线4040的同相(I)和正交相位(Q)信号。ADC 4034、DAC 4036 和DAC 4038也通过总线4028与微处理器4020、存储器4022、模拟电路4024 和DSP 4026连通。DAC 4036将基带子系统4010内的数字通信信息转换成模拟信号，以便通过连接4040传输到调制器4052。尽管示为两个指向箭头，但是连接4040运载在从数字域转换到模拟域之后将由发射器4050发射的信息。
发射器4050包括调制器4052，其调制连接4040上的模拟信息并且将调制信号提供给上变频器4054。上变频器4054将调制信号变换成适当的发射频率，并且将经上变频的信号提供给功率放大器电路4080。功率放大器电路 4080将信号放大到无线装置4000被设计成操作的系统的适当功率水平。
连接4040上的数据通常由基带子系统4010格式化为同相(I)和正交(Q) 分量。I和Q分量可以采取不同的形式，并且根据所采用的通信标准进行不同的格式化。
前端模块4104包括功率放大器(PA)电路4080和包括低噪声放大器的开关/低噪声放大器(LNA)电路4072。在实施例中，开关/低噪声放大器电路4072还包括天线系统接口，所述天线系统接口可以包括例如具有允许同时通过发射信号和接收信号的滤波器对的双工器(或收发双工器)。
功率放大器电路4080将放大的发射信号提供给开关/低噪声放大器电路 4072。当开关处于发射模式时，放大的发射信号从前端模块4004提供给天线 4060。
当开关处于接收模式时，天线4060接收到的信号将从前端模块4004的开关/低噪声放大器电路4072提供给接收器4070。低噪声放大器放大接收到的信号。
如果使用直接转换接收器(DCR)实现，则下变频器4074将接收到的信号从RF水平放大到基带水平(例如，放大到直流(DC)水平)，或近基带水平(例如大约100kHz)。替代地，在某些应用中，放大的接收RF信号可以被下变频为中频(IF)信号。经下变频的信号被提供给滤波器4076。滤波器4076 包括至少一个滤波器级以滤波接收到的经下变频的信号。
经滤波的信号从滤波器4076发送到解调器4078。解调器4078恢复发射的模拟信息，并且通过连接4086将表示该信息的信号提供给ADC 4034。ADC 4034将模拟信息转换为基带频率的数字信号，并且该信号通过总线4028传播到DSP 4026以便进一步处理。
除了本文中所述之外的堆叠部件的许多其他变型将从本公开显而易见。 SiP2400、2500、2600、2700、2800、2900、3000、3100、3200、3500、3600、 3700或3800中所示的部件的不同组合可以形成可以在无线装置中使用的各种SiP以提供更小的占地面积，减小的寄生电容，减小的信号交叉耦合等，或其任何组合。
应用程序，术语和结论
本文中描述的任何实施例可以与无线通信装置(例如，任何合适的物联网(IoT)装置)关联地实现。实施例的原理和优点可以在可受益于本文中描述的一个或多个实施例的任何特征的任何合适的系统、封装模块、集成电路等中实现。本文中的教导可应用于各种系统。这样的系统的示例包括但不限于移动电话，平板电脑，基站，网络接入点，客户端设备(CPE)，支持IoT 的对象，膝上型电脑，和可穿戴电子设备。因此，本文中的实施例可以包括在各种电子装置中，包括但不限于消费电子产品。尽管本公开包括一些示例性实施例，但是本文中所述的教导可以应用于各种结构。本文中讨论的任何原理和优点可以与配置成处理从大约30kHz至300GHz的范围内，例如从大约450MHz至6GHz的范围内的信号的射频电路关联地实现。
本公开的方面可以在各种电子装置中实现。电子装置的示例可以包括但不限于消费电子产品，消费电子产品的部件，如集成电路和/或封装射频模块，上行链路无线通信装置，无线通信基础设施，电子测试设备等。电子装置的示例可以包括但不限于：移动电话，如智能电话，可穿戴计算装置，如智能手表或耳机，电话机，电视机，计算机监视器，计算机，调制解调器，手持式计算机，膝上型计算机，平板电脑，个人数字助理(PDA)，微波炉，冰箱，汽车，立体声系统，DVD播放器，CD播放器，数字音乐播放器，如MP3，收音机，摄影机，照相机，数码相机，便携式存储器管芯，洗衣机，干衣机，洗衣机/干衣机，复印机，传真机，扫描仪，多功能外围设备，腕表，时钟等。此外，电子装置可以包括未完成的产品。
除非上下文另有要求，否则在整个说明书和权利要求书中，词语“包括”，“包括”、“包含”等通常被解释为包含性的意义，而不是独有的或详尽的意义；也就是“包括但不限于”的意义。如本文通常使用的，词语“耦合”是指两个或更多个元件可以直接连接，或者通过一个或多个中间元件连接。类似地，如本文通常使用的，词语“连接”是指两个或更多个元件可以直接连接，或者通过一个或多个中间元件连接。另外，当在本申请中使用时，“在其中”、“在上面”、“在下面”以及类似含义的词语在适当的时候应当是指作为整体的本申请而不是本申请的任何特定部分。在上下文允许的情况下，以上具体实施方式中使用单数或复数的词语也可以相应地包括复数或单数。词语“或”是指两个或两个以上项的列表，该词语涵盖该词语的所有以下解释：列表中的任何项，列表中的所有项，以及列表中的项的任何组合。
而且，除非另外指出，或者在所使用的上下文中以其他方式理解，否则诸如“可以”，“可能”，“例如”，“诸如”等的本文中使用的条件语言通常旨在表达某些实施例包括，而其他实施例不包括某些特征、元件和/或状态。因此，这样的条件语言通常并不旨在暗示一个或多个实施例以任何方式需要特征、元件和/或状态，或者一个或多个实施例必然包括用于在有或者没有作者输入或提示的情况下决定这些特征、元件和/或状态是否被包括或将在任何特定实施例中执行的逻辑。
尽管已描述了某些实施例，但是这些实施例仅以示例的方式给出，并不旨在限制本公开的范围。实际上，本文中描述的新颖装置、方法和系统可以以各种其他形式体现；此外，在不脱离本公开的精神的情况下，可以对本文中描述的方法和系统的形式进行各种省略、替换和改变。例如，尽管块以给定布置呈现，但是替代实施例可以用不同的部件和/或电路拓扑来执行类似的功能，并且一些块可以被删除，移动，添加，细分，组合和/或修改。这些块的每一个可以以各种不同的方式实现。上述各种实施例的元件和动作的任何合适的组合可以被组合以提供另外的实施例。附带的权利要求及其等同物旨在涵盖落入本公开的范围和精神内的这样的形式或修改。

Claims (20)

1.一种封装模块，其包含：
封装内的低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到所述第一电感器以提供负反馈以线性化所述低噪声放大器；以及
所述封装内的多模式功率放大器电路，所述多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠，并且所述多模式功率放大器电路包括偏压电路，所述偏压电路配置成基于所述多模式功率放大器电路的模式控制所述晶体管堆叠的至少一个晶体管的偏压。
2.根据权利要求1所述的封装模块，其还包含封装基板，在所述封装基板上方延伸并且封闭所述低噪声放大器和所述多模式功率放大器电路的射频屏蔽结构，以及在所述射频屏蔽结构外部的所述封装基板上的天线。
3.根据权利要求2所述的封装模块，其中所述天线是多层天线。
4.根据权利要求1所述的前端系统，其还包含由所述封装基板支撑的管芯和由所述封装基板支撑的晶体，所述晶体布置在所述管芯和所述封装基板之间，并且所述管芯包括所述低噪声放大器和所述多模式功率放大器。
5.一种前端系统，其包含：
在所述前端系统的接收路径中的低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到所述第一电感器以提供负反馈以线性化所述低噪声放大器；以及
在所述前端系统的发射路径中的多模式功率放大器电路，所述多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠，并且所述多模式功率放大器电路包括偏压电路，所述偏压电路配置成基于所述多模式功率放大器电路的模式控制所述晶体管堆叠的至少一个晶体管的偏压。
6.根据权利要求5所述的前端系统，其中所述偏压电路配置成在第一模式下将所述晶体管堆叠的晶体管偏压到线性操作区域，并且在第二模式下作为开关。
7.根据权利要求6所述的前端系统，其中所述偏压电路配置成在所述第二模式下在饱和操作区域中偏压所述晶体管。
8.根据权利要求6所述的前端系统，其中所述第二模式与比所述第一模式更低的功率关联。
9.根据权利要求6所述的前端系统，其中所述堆叠输出级配置成相对于所述第一模式在所述第二模式下接收具有更低电压水平的电源电压。
10.根据权利要求5所述的前端系统，其中所述堆叠输出级在至少三种不同的模式下可操作。
11.根据权利要求5所述的前端系统，其中所述晶体管堆叠包括串联的至少三个晶体管。
12.根据权利要求5所述的前端系统，其中所述放大电路配置成通过所述第一电感器接收射频信号。
13.根据权利要求12所述的前端系统，其中所述低噪声放大器包括输入匹配电路，所述输入匹配电路包括所述第一电感器和串联电感器，所述串联电感器具有配置成接收射频信号的第一端部和电耦合到所述第一电感器的第二端部。
14.根据权利要求13所述的前端系统，其中所述匹配电路还包括配置成将射频信号提供到所述串联电感器的直流阻塞电容器。
15.根据权利要求5所述的前端系统，其中所述第二电感器是退化电感器。
16.根据权利要求5所述的前端系统，其还包含耦合到所述低噪声放大器和所述多模式功率放大器电路的射频开关。
17.根据权利要求16所述的前端系统，其中所述射频开关配置成在第一状态下将天线端口电耦合到所述发射路径，并且在第二状态下将所述天线端口电耦合到所述接收路径。
18.一种无线通信装置，其包含：
在前端系统的接收路径中的低噪声放大器，所述低噪声放大器包括第一电感器、放大电路以及第二电感器，所述第二电感器磁耦合到所述第一电感器以提供负反馈以线性化所述低噪声放大器；
在所述前端系统的发射路径中的多模式功率放大器电路，所述多模式功率放大器电路包括堆叠输出级，所述堆叠输出级包括两个或更多个晶体管的晶体管堆叠，并且所述多模式功率放大器电路包括偏压电路，所述偏压电路配置成基于所述多模式功率放大器电路的模式控制所述晶体管堆叠的至少一个晶体管的偏压；
天线；以及
射频开关，所述射频开关配置成在第一状态下将所述天线电耦合到所述发射路径，并且在第二状态下将所述天线电耦合到所述接收路径。
19.根据权利要求18所述的无线通信装置，其中所述低噪声放大器和所述多模式功率放大器体现在单个绝缘体上半导体管芯上。
20.根据权利要求18所述的无线通信装置，其中所述多模式功率放大器电路配置成输出经由所述天线发射的无线局域网信号。
CN201711483331.5A 2016-12-29 2017-12-29 前端系统以及相关装置、集成电路、模块和方法 Active CN108270464B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US201662440241P 2016-12-29 2016-12-29
US62/440,241 2016-12-29
US201762480002P 2017-03-31 2017-03-31
US62/480,002 2017-03-31
US201762570459P 2017-10-10 2017-10-10
US62/570,459 2017-10-10
US201762571409P 2017-10-12 2017-10-12
US62/571,409 2017-10-12
US201762594179P 2017-12-04 2017-12-04
US62/594,179 2017-12-04
US201762595935P 2017-12-07 2017-12-07
US62/595,935 2017-12-07

Publications (2)

Publication Number Publication Date
CN108270464A true CN108270464A (zh) 2018-07-10
CN108270464B CN108270464B (zh) 2021-04-16

Family

ID=62772844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711483331.5A Active CN108270464B (zh) 2016-12-29 2017-12-29 前端系统以及相关装置、集成电路、模块和方法

Country Status (5)

Country Link
US (6) US10276521B2 (zh)
KR (1) KR102100020B1 (zh)
CN (1) CN108270464B (zh)
HK (1) HK1253220A1 (zh)
TW (4) TW202329611A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371431A (zh) * 2020-03-20 2020-07-03 上海航天电子通讯设备研究所 三维封装的多层堆叠结构开关滤波器组
CN111654306A (zh) * 2020-06-19 2020-09-11 展讯通信（上海）有限公司 射频前端电路及收发设备
CN112514266A (zh) * 2018-09-17 2021-03-16 宝马股份公司 机动车的无线电接收装置
CN112751583A (zh) * 2019-10-31 2021-05-04 株式会社村田制作所 高频模块和通信装置
WO2021120379A1 (zh) * 2019-12-17 2021-06-24 惠州Tcl移动通信有限公司 用于防止 agps 灵敏度劣化的方法以及电子设备
CN113054421A (zh) * 2019-12-26 2021-06-29 三星电子株式会社 天线模块及使用该天线模块的电子装置
CN113078455A (zh) * 2021-04-13 2021-07-06 长沙新雷半导体科技有限公司 一种封装天线的制作方法、封装天线及电子设备
CN113496598A (zh) * 2020-03-18 2021-10-12 云南金隆伟业电子有限公司 一种具备无线电通信的道路交通信号灯转换控制装置
CN113992234A (zh) * 2021-12-27 2022-01-28 智道网联科技(北京)有限公司 用于车辆v2x设备的电路、车辆v2x设备以及车辆
WO2022105820A1 (en) * 2020-11-18 2022-05-27 Huawei Technologies Co.,Ltd. Multi-port concurrent dual-band interferometric receiver and transmitter
TWI768975B (zh) * 2020-06-26 2022-06-21 南韓商三星電子股份有限公司 接收器
CN115378369A (zh) * 2022-10-24 2022-11-22 成都嘉纳海威科技有限责任公司 一种低噪声高线性度驱动放大电路
US11929872B2 (en) 2020-09-18 2024-03-12 Huawei Technologies Co., Ltd. Method for configuring home devices in batches and device

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320728B2 (en) 2013-05-23 2022-05-03 Texas Instruments Incorporated Spatial light modulator image display projector apparatus with solid state illumination light sources
US11445274B2 (en) * 2014-07-29 2022-09-13 GroGuru, Inc. Sensing system and method for use in electromagnetic-absorbing material
US10770452B2 (en) * 2015-12-30 2020-09-08 Skyworks Solutions, Inc. Apparatus and methods for electrical overstress protection
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10110168B2 (en) 2016-04-01 2018-10-23 Skyworks Solutions, Inc. Multi-mode stacked amplifier
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
TW202329611A (zh) 2016-12-29 2023-07-16 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10454432B2 (en) 2016-12-29 2019-10-22 Skyworks Solutions, Inc. Radio frequency amplifiers with an injection-locked oscillator driver stage and a stacked output stage
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
WO2018183501A1 (en) * 2017-03-31 2018-10-04 Anokiwave, Inc. Apparatus and method for rf isolation in a packaged integrated circuit
JP6788562B2 (ja) * 2017-09-19 2020-11-25 株式会社東芝 受信回路および無線通信装置
US20190363690A1 (en) * 2017-10-09 2019-11-28 Psemi Corporation Low Noise Amplifier with Tunable Bypass Match
KR102456843B1 (ko) * 2017-12-28 2022-10-21 한국전자통신연구원 발룬을 포함하는 고주파 신호 증폭기
US10404313B1 (en) * 2018-02-21 2019-09-03 Analog Devices, Inc. Low noise amplifiers with output limiting
US10594268B2 (en) * 2018-05-18 2020-03-17 Cree, Inc. Switch circuits having integrated overdrive protection and related transmit/receive circuits and MMIC amplifiers
CN213937872U (zh) 2018-06-11 2021-08-10 株式会社村田制作所 高频模块和通信装置
KR102441262B1 (ko) * 2018-06-11 2022-09-07 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
WO2019244816A1 (ja) * 2018-06-20 2019-12-26 株式会社村田製作所 高周波モジュールおよび通信装置
WO2019244815A1 (ja) * 2018-06-20 2019-12-26 株式会社村田製作所 高周波モジュールおよび通信装置
KR102526400B1 (ko) * 2018-09-06 2023-04-28 삼성전자주식회사 5g 안테나 모듈을 포함하는 전자 장치
US10720956B2 (en) * 2018-09-06 2020-07-21 Intel Corporation Low loss transmitter receiver switch with transformer matching network
US20200091955A1 (en) * 2018-09-13 2020-03-19 Qualcomm Incorporated Second-order harmonic reduction for radio frequency transmitter
CN109194414B (zh) * 2018-09-19 2021-03-30 中科芯集成电路有限公司 一种Lora射频模组参数的测试系统
US11018703B2 (en) * 2018-09-21 2021-05-25 Qualcomm Incorporated Systems and methods for antenna tuning
SG11202104797RA (en) 2018-10-12 2021-06-29 Skyworks Solutions Inc Systems and methods for integration of injection-locked oscillators into transceiver arrays
CN209593838U (zh) * 2018-11-23 2019-11-05 宁波鑫合瑞电子有限公司 一种基于红外的rgb灯带用控制器及电源插头
US10916493B2 (en) * 2018-11-27 2021-02-09 International Business Machines Corporation Direct current blocking capacitors
KR102456844B1 (ko) * 2018-11-27 2022-10-21 한국전자통신연구원 초고주파 기반 빔포밍 안테나 및 이를 이용한 통신 방법
EP3896788A4 (en) 2018-12-10 2022-08-03 LG Electronics Inc. ANTENNA SYSTEM MOUNTED IN A VEHICLE
TWI670930B (zh) * 2018-12-18 2019-09-01 財團法人工業技術研究院 無線接收裝置
WO2020154650A1 (en) * 2019-01-24 2020-07-30 Wispry, Inc. Systems and methods for virtual ground extension for monopole antenna with a finite ground plane using a wedge shape
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
US10594368B1 (en) * 2019-01-31 2020-03-17 Capital One Services, Llc Array and method for improved wireless communication
US10530615B1 (en) 2019-03-08 2020-01-07 Apple Inc. Adaptive power equalization in electrical balance duplexers
KR20200114745A (ko) * 2019-03-29 2020-10-07 삼성전자주식회사 전력증폭기 소손 방지를 위한 전압 보호 회로 및 이를 포함하는 전자 장치
CN109889164B (zh) * 2019-04-11 2024-04-02 中电科技德清华莹电子有限公司 一种用于全球导航卫星系统的多模射频低噪声放大器模块
US11469717B2 (en) * 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
JP2020184691A (ja) 2019-05-08 2020-11-12 株式会社村田製作所 増幅装置
US11670875B2 (en) * 2019-05-21 2023-06-06 Ubicquia, Inc. Small cell with visually undetectable antennas and system including same
TWI705455B (zh) * 2019-07-03 2020-09-21 友懋國際科技股份有限公司 阻抗變換網路及包括其之記憶體模組
CN110493859A (zh) * 2019-07-03 2019-11-22 惠州高盛达科技有限公司 具有闭环功率控制功能的wifi电路
CN112217529B (zh) * 2019-07-09 2023-07-21 富泰华工业（深圳）有限公司 降低无线传输数字信号干扰的方法和装置
US11664833B2 (en) * 2019-07-23 2023-05-30 Skyworks Solutions, Inc. Power detectors with enhanced dynamic range
US10763899B1 (en) * 2019-09-26 2020-09-01 Apple Inc. Radio-frequency integrated circuit (RFIC) external front-end module
JP2021072583A (ja) * 2019-10-31 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置
JP2021082914A (ja) * 2019-11-18 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置
US11418225B2 (en) * 2019-12-03 2022-08-16 Murata Manufacturing Co., Ltd. Radio frequency module and communication device
US11973033B2 (en) 2020-01-03 2024-04-30 Skyworks Solutions, Inc. Flip-chip semiconductor-on-insulator transistor layout
US11595008B2 (en) 2020-01-09 2023-02-28 Skyworks Solutions, Inc. Low noise amplifiers with low noise figure
JP2021118380A (ja) 2020-01-22 2021-08-10 株式会社村田製作所 増幅回路
KR20220137041A (ko) * 2020-03-02 2022-10-11 엘지전자 주식회사 차량를 위한 무선 통신 장치
BR112022017664A2 (pt) * 2020-03-05 2022-11-01 Yank Tech Inc Sistema de carregamento sem fio para assento de carro automotivo
JP2021158554A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158556A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置
JP2021164017A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US11283479B2 (en) * 2020-06-18 2022-03-22 Analog Devices, Inc. Apparatus and methods for radio frequency signal limiting
US11848646B2 (en) 2020-08-05 2023-12-19 Mediatek Inc. Amplifier circuit using voltage-to-current conversion and associated envelope tracking supply modulator using the same
US11539393B2 (en) 2020-08-07 2022-12-27 Apple Inc. Radio-frequency front end modules with leakage management engines
US11349187B1 (en) * 2020-08-25 2022-05-31 Waymo Llc Modular telematics control unit with directional Bluetooth low energy
US11476128B2 (en) 2020-08-25 2022-10-18 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11502391B2 (en) 2020-09-24 2022-11-15 Apple Inc. Electronic devices having differentially-loaded millimeter wave antennas
FR3116399A1 (fr) * 2020-11-13 2022-05-20 Stmicroelectronics Sa Ensemble radiofréquence à isolation améliorée
US20220158676A1 (en) * 2020-11-19 2022-05-19 Thinkrf Corporation Rf downconverter-tuner
US11817829B2 (en) 2021-01-29 2023-11-14 Skyworks Solutions, Inc. Multi-mode broadband low noise amplifier
CN113037227B (zh) * 2021-03-12 2023-03-03 北京无线电测量研究所 一种p波段超宽带发射模块
CN112949094B (zh) * 2021-04-13 2022-05-10 北京航空航天大学 航空电子产品电磁性能裕量分析与确信可靠性评估方法
US11646501B2 (en) 2021-06-03 2023-05-09 Apple Inc. Electronic devices having antennas with hybrid substrates
US20220399908A1 (en) * 2021-06-09 2022-12-15 Qorvo Us, Inc. Dynamic band steering filter bank module
US11916541B2 (en) 2021-06-09 2024-02-27 Qorvo Us, Inc. Dynamic band steering filter bank module with passband allocations
US20220399875A1 (en) * 2021-06-09 2022-12-15 Qorvo Us, Inc. Dynamic band steering filter bank die having filter skirt management
US11381268B1 (en) * 2021-06-25 2022-07-05 Psemi Corporation Switchable clamps across attenuators
US11932396B1 (en) * 2021-08-09 2024-03-19 Bluehalo, Llc System and apparatus for a high-power microwave sensor using an unmanned aerial vehicle
TW202341645A (zh) * 2022-02-18 2023-10-16 美商喬治亞科技研究公司 混合互補雙向放大器及裝置
CN114879808B (zh) * 2022-04-08 2024-01-23 北京智芯微电子科技有限公司 温度检测芯片及其ptat电路、温度传感器
TWI801221B (zh) * 2022-04-26 2023-05-01 宏碁股份有限公司 行動裝置
CN115037357B (zh) * 2022-06-08 2023-03-14 西安交通大学 一种瓦片式下变频器、相控阵天线系统及卫星通信系统
CN116526987B (zh) * 2023-06-29 2023-12-29 深圳飞骧科技股份有限公司 偏置电路、射频电路及射频芯片
CN116936562B (zh) * 2023-09-14 2023-12-05 成都爱旗科技有限公司 一种芯片封装结构、WiFi6芯片以及物联网设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577110A (zh) * 2009-05-13 2012-07-11 马维尔国际贸易有限公司 具有面积有效实现方式的推挽式低噪放大器
CN102884724A (zh) * 2010-05-13 2013-01-16 高通股份有限公司 面积高效的并发匹配收发器
US20150340992A1 (en) * 2014-05-23 2015-11-26 Qualcomm Incorporated Low power multi-stacked power amplifier
CN105409116A (zh) * 2013-08-01 2016-03-16 高通股份有限公司 具有可配置的相互耦合的源极退化电感器的放大器
CN105515542A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种堆叠结构的射频功率放大器
US20160164476A1 (en) * 2014-12-04 2016-06-09 Qualcomm Incorporated Amplifier with triple-coupled inductors

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL65108C (zh) 1939-07-25 1950-01-16
US4079336A (en) 1976-12-22 1978-03-14 National Semiconductor Corporation Stacked transistor output amplifier
US4122403A (en) 1977-06-13 1978-10-24 Motorola, Inc. Temperature stabilized common emitter amplifier
US4159450A (en) 1978-05-22 1979-06-26 Rca Corporation Complementary-FET driver circuitry for push-pull class B transistor amplifiers
US4859967A (en) 1988-11-09 1989-08-22 Harris Corporation RF power amplifier protection
US5251331A (en) 1992-03-13 1993-10-05 Motorola, Inc. High efficiency dual mode power amplifier apparatus
JPH06507775A (ja) 1992-03-13 1994-09-01 モトローラ・インコーポレイテッド 電力増幅器結合回路
US5500628A (en) 1995-01-24 1996-03-19 Motorola, Inc. Double-sided oscillator package and method of coupling components thereto
JP3127813B2 (ja) 1995-12-05 2001-01-29 ヤマハ株式会社 オーディオ用アンプの保護回路
JP2974622B2 (ja) 1996-09-20 1999-11-10 松下電器産業株式会社 発振器
US6064249A (en) 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
US6188277B1 (en) * 1998-08-19 2001-02-13 Harris Corporation Power amplifier having monitoring and circuit protection
US6229249B1 (en) 1998-08-31 2001-05-08 Kyocera Corporation Surface-mount type crystal oscillator
CA2244507A1 (en) 1998-09-04 2000-03-04 Masahiro Kiyokawa Method and apparatus for cascading frequency doublers
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
SE522419C2 (sv) 1999-10-29 2004-02-10 Ericsson Telefon Ab L M Modulantenn
US6744213B2 (en) 1999-11-15 2004-06-01 Lam Research Corporation Antenna for producing uniform process rates
US6606483B1 (en) 2000-10-10 2003-08-12 Motorola, Inc. Dual open and closed loop linear transmitter
US6717463B2 (en) 2000-11-03 2004-04-06 Qualcomm Incorporated Circuit for linearizing electronic devices
US6586993B2 (en) * 2000-11-08 2003-07-01 Research In Motion Limited Impedance matching low noise amplifier having a bypass switch
EP1368858B1 (en) 2001-03-02 2011-02-23 Nxp B.V. Module and electronic device
JP2002280843A (ja) 2001-03-21 2002-09-27 Pioneer Electronic Corp 電力増幅装置
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP3633541B2 (ja) * 2001-10-10 2005-03-30 ヤマハ株式会社 フィルタコイル、ローパスフィルタ及びｂｔｌ出力方式ｄ級アンプ
US6664864B2 (en) 2001-10-31 2003-12-16 Cts Corporation Cavity design printed circuit board for a temperature compensated crystal oscillator and a temperature compensated crystal oscillator employing the same
US6549077B1 (en) 2002-02-20 2003-04-15 United Microelectronics Corp. Integrated inductor for RF transistor
US6850196B2 (en) 2003-01-06 2005-02-01 Vtech Telecommunications, Limited Integrated inverted F antenna and shield can
EP1611677A1 (en) 2003-03-28 2006-01-04 Koninklijke Philips Electronics N.V. Neutralization of feedback capacitance in amplifiers
JP2005005866A (ja) 2003-06-10 2005-01-06 Alps Electric Co Ltd アンテナ一体型モジュール
US7148851B2 (en) 2003-08-08 2006-12-12 Hitachi Metals, Ltd. Antenna device and communications apparatus comprising same
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US6873211B1 (en) * 2003-09-10 2005-03-29 Skyworks Solutions, Inc. Multi-mode bias circuit for power amplifiers
US7053718B2 (en) 2003-09-25 2006-05-30 Silicon Laboratories Inc. Stacked RF power amplifier
DE10345195A1 (de) 2003-09-29 2005-04-28 Infineon Technologies Ag Injection-Locked-Oscillator-Schaltkreis
JP3841304B2 (ja) 2004-02-17 2006-11-01 セイコーエプソン株式会社 圧電発振器、及びその製造方法
US7113043B1 (en) 2004-06-16 2006-09-26 Marvell International Ltd. Active bias circuit for low-noise amplifiers
EP1774620B1 (en) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integrated rf front end
US7068104B2 (en) 2004-07-08 2006-06-27 Amalfi Semiconductor, Inc. Power amplifier utilizing high breakdown voltage circuit topology
CN100557954C (zh) 2004-09-21 2009-11-04 Nxp股份有限公司 峰值电压保护电路及其方法
US7276976B2 (en) 2004-12-02 2007-10-02 Electronics And Telecommunications Research Institute Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
US20060245308A1 (en) 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
KR20050084978A (ko) 2005-05-06 2005-08-29 프레이투스, 에스.에이. 소형 안테나를 포함한 집적 회로 패키지
US20070010300A1 (en) 2005-07-08 2007-01-11 Hongxi Xue Wireless transceiving module with modularized configuration and method thereof
US7409192B2 (en) 2005-07-21 2008-08-05 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for frequency synthesis in direct-conversion transmitters
EP1748553B1 (en) 2005-07-26 2010-02-17 Austriamicrosystems AG Amplifier arrangement and method
CN1905357A (zh) 2005-07-27 2007-01-31 松下电器产业株式会社 射频放大装置
US7355375B2 (en) 2005-09-30 2008-04-08 Nxp B.V. Dynamic bias circuit for use with a stacked device arrangement
US7378780B2 (en) 2005-11-09 2008-05-27 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
US7342308B2 (en) 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7372408B2 (en) * 2006-01-13 2008-05-13 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
CN101401206B (zh) 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
US7348854B1 (en) 2006-04-28 2008-03-25 Scientific Components Corporation Automatic biasing and protection circuit for field effect transistor (FET) devices
US7489201B2 (en) 2006-05-10 2009-02-10 Georgia Tech Research Corp. Millimeter-wave cascode amplifier gain boosting technique
JP2008054260A (ja) 2006-08-28 2008-03-06 Kenwood Corp 受信高周波回路
TWI330951B (en) 2006-10-04 2010-09-21 Via Tech Inc Electronic apparatus
US20090017910A1 (en) 2007-06-22 2009-01-15 Broadcom Corporation Position and motion tracking of an object
US7675465B2 (en) 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
WO2008144897A1 (en) 2007-05-25 2008-12-04 Voinigescu Sorin P High frequency system on chip transceiver
JP5104865B2 (ja) 2007-07-18 2012-12-19 株式会社村田製作所 無線ｉｃデバイス
US20090027741A1 (en) 2007-07-27 2009-01-29 Kian Hong Quah Initializing an image scanner
JP2009094457A (ja) 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法
US20110273360A1 (en) 2007-10-08 2011-11-10 Sensormatic Electronics, LLC Combination radio frequency identification and electronic article surveillance antenna system
US20090295645A1 (en) 2007-10-08 2009-12-03 Richard John Campero Broadband antenna with multiple associated patches and coplanar grounding for rfid applications
US8410990B2 (en) 2007-12-17 2013-04-02 Armen E. Kazanchian Antenna with integrated RF module
US9955582B2 (en) 2008-04-23 2018-04-24 Skyworks Solutions, Inc. 3-D stacking of active devices over passive devices
CA2731451A1 (en) * 2008-07-23 2010-01-28 Vertex Pharmaceuticals Incorporated Pyrazolopyridine kinase inhibitors
US8373264B2 (en) 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
JP4713621B2 (ja) 2008-09-12 2011-06-29 株式会社エフ・イー・シー アンテナ搭載形の通信用ｉｃユニット
EP2356743A1 (en) 2008-11-07 2011-08-17 Greenray Industries, Inc. Crystal oscillator with reduced acceleration sensitivity
US7952433B2 (en) 2008-11-25 2011-05-31 Samsung Electro-Mechanics Company Power amplifiers with discrete power control
KR101025408B1 (ko) 2008-12-02 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
US7911269B2 (en) 2009-01-19 2011-03-22 Qualcomm Incorporated Ultra low noise high linearity LNA for multi-mode transceiver
US8229370B2 (en) 2009-03-10 2012-07-24 Minebea Co., Ltd. Automated power control to optimize power consumption and improved wireless connection
US8031005B2 (en) 2009-03-23 2011-10-04 Qualcomm, Incorporated Amplifier supporting multiple gain modes
US8456856B2 (en) 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US7786807B1 (en) 2009-04-23 2010-08-31 Broadcom Corporation Cascode CMOS RF power amplifier with programmable feedback cascode bias under multiple supply voltages
US9374100B2 (en) 2009-07-01 2016-06-21 Qualcomm Incorporated Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator
US8310835B2 (en) 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
US8102213B2 (en) 2009-07-23 2012-01-24 Qualcomm, Incorporated Multi-mode low noise amplifier with transformer source degeneration
US8847689B2 (en) 2009-08-19 2014-09-30 Qualcomm Incorporated Stacked amplifier with diode-based biasing
US8072272B2 (en) 2009-08-19 2011-12-06 Qualcomm, Incorporated Digital tunable inter-stage matching circuit
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8587398B2 (en) * 2009-09-30 2013-11-19 Silicon Laboratories Inc. Shielded differential inductor
US9543661B2 (en) 2009-11-09 2017-01-10 Tyco Electronics Services Gmbh RF module and antenna systems
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8515364B2 (en) 2010-03-08 2013-08-20 Intel Corporation Radio-frequency transmitter and amplifier
US8571492B2 (en) 2010-04-20 2013-10-29 Rf Micro Devices, Inc. DC-DC converter current sensing
CN102237342B (zh) 2010-05-05 2016-01-20 中兴通讯股份有限公司 一种无线通讯模块产品
US8487705B2 (en) 2010-05-26 2013-07-16 Triquint Semiconductor, Inc. Protection circuit for radio frequency power amplifier
US8164389B2 (en) 2010-05-26 2012-04-24 Triquint Semiconductor, Inc. Overdrive protection circuit
US8154345B2 (en) 2010-06-03 2012-04-10 Skyworks Solutions, Inc. Apparatus and method for current sensing using a wire bond
JP2011259083A (ja) 2010-06-07 2011-12-22 Renesas Electronics Corp Ｒｆ電力増幅装置およびその動作方法
US8472884B2 (en) 2010-09-09 2013-06-25 Texas Instruments Incorporated Terahertz phased array system
KR101101693B1 (ko) * 2010-09-14 2011-12-30 삼성전기주식회사 전력 증폭 회로
GB2483898B (en) 2010-09-24 2015-07-22 Cambridge Silicon Radio Ltd Injection-locked oscillator
US8930913B2 (en) 2010-09-28 2015-01-06 Microsoft Corporation Intermediate representation construction for static analysis
JP2012079468A (ja) 2010-09-30 2012-04-19 Alps Electric Co Ltd 電子回路ユニットおよびその取付構造
JP2012085215A (ja) 2010-10-14 2012-04-26 Panasonic Corp アンテナ装置、電子機器
JP5630648B2 (ja) * 2010-11-16 2014-11-26 ソニー株式会社 受信装置、受信方法、及び、電子機器
WO2012074711A2 (en) 2010-12-03 2012-06-07 Rambus Inc. Integrated circuit device having an injection-locked oscillator
US8610503B2 (en) 2010-12-17 2013-12-17 Skyworks Solutions, Inc. Apparatus and methods for oscillation suppression
US8804397B2 (en) 2011-03-03 2014-08-12 Rambus Inc. Integrated circuit having a clock deskew circuit that includes an injection-locked oscillator
US9231596B2 (en) 2011-03-28 2016-01-05 Agency For Science, Technology And Research Method and apparatus for a duty-cycled harmonic injection locked oscillator
JP5632319B2 (ja) 2011-03-29 2014-11-26 京セラ株式会社 基地局
US8704603B2 (en) 2011-04-13 2014-04-22 Qualcomm Incorporated Low power wideband LO using tuned injection locked oscillator
US8686796B2 (en) 2011-04-19 2014-04-01 Qualcomm Incorporated RF power amplifiers with improved efficiency and output power
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9099956B2 (en) * 2011-04-26 2015-08-04 King Abdulaziz City For Science And Technology Injection locking based power amplifier
US9154145B2 (en) 2011-05-02 2015-10-06 Rambus Inc. Integrated circuit having a multiplying injection-locked oscillator
KR101862370B1 (ko) 2011-05-30 2018-05-29 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 장치
US8976067B2 (en) 2011-06-09 2015-03-10 Adc Telecommunications, Inc. Antenna module having integrated radio frequency circuitry
US8576005B2 (en) 2011-07-05 2013-11-05 Mediatek Inc. Transceiver and integrated circuit
US8554162B2 (en) * 2011-08-03 2013-10-08 St-Ericsson Sa High efficiency power amplifier
KR101909200B1 (ko) 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
US8670797B2 (en) * 2011-10-04 2014-03-11 Qualcomm Incorporated Multi-antenna wireless device with power amplifiers having different characteristics
TWI433291B (zh) 2011-10-17 2014-04-01 矽品精密工業股份有限公司 封裝結構及其製法
JP2013153412A (ja) 2011-12-27 2013-08-08 Nippon Dempa Kogyo Co Ltd 表面実装型圧電発振器
US8803615B2 (en) 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
US8773204B2 (en) * 2012-02-14 2014-07-08 Qualcomm Incorporated Amplifier with reduced source degeneration inductance
US8648454B2 (en) 2012-02-14 2014-02-11 International Business Machines Corporation Wafer-scale package structures with integrated antennas
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
JP6174606B2 (ja) 2012-03-07 2017-08-02 エーエスエムエル ネザーランズ ビー．ブイ． 放射源及びリソグラフィ装置
US9024696B2 (en) 2013-03-15 2015-05-05 Innophase Inc. Digitally controlled injection locked oscillator
US9680232B2 (en) 2012-05-07 2017-06-13 Qualcomm Incorporated Graded-ground design in a millimeter-wave radio module
US9019010B2 (en) 2012-05-22 2015-04-28 Rf Micro Devices, Inc. Integrated stacked power amplifier and RF switch architecture
US8768270B2 (en) 2012-06-12 2014-07-01 Broadcom Corporation High linearity TX/RX switch
CN104285372B (zh) 2012-06-19 2017-07-04 株式会社大真空 表面安装型压电振荡器
US9281292B2 (en) 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
US9761700B2 (en) * 2012-06-28 2017-09-12 Skyworks Solutions, Inc. Bipolar transistor on high-resistivity substrate
US9543941B2 (en) * 2012-07-07 2017-01-10 Skyworks Solutions, Inc. Radio-frequency switches having frequency-tuned body bias
US20140015614A1 (en) * 2012-07-10 2014-01-16 Infineon Technologies Ag System and Method for a Low Noise Amplifier
CN104885216B (zh) 2012-07-13 2017-04-12 天工方案公司 在射频屏蔽应用中的轨道设计
JP5975211B2 (ja) 2012-07-20 2016-08-23 株式会社村田製作所 通信端末
US9614277B2 (en) 2012-09-26 2017-04-04 Omniradar Bv Radiofrequency module
TWI645773B (zh) 2012-09-28 2018-12-21 西凱渥資訊處理科技公司 用於提供模組內射頻隔離之系統及方法
KR101994930B1 (ko) 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
TWI528736B (zh) * 2012-11-19 2016-04-01 國立中山大學 具三線纏繞線圈式分配器之注入鎖定射頻接收機
JP2014110369A (ja) 2012-12-04 2014-06-12 Seiko Epson Corp ベース基板、振動子、発振器、センサー、電子デバイス、電子機器、および移動体
US9084124B2 (en) 2012-12-21 2015-07-14 Apple Inc. Methods and apparatus for performing passive antenna testing with active antenna tuning device control
US9716477B2 (en) 2012-12-28 2017-07-25 Peregrine Semiconductor Corporation Bias control for stacked transistor configuration
US9287829B2 (en) 2012-12-28 2016-03-15 Peregrine Semiconductor Corporation Control systems and methods for power amplifiers operating in envelope tracking mode
WO2014109964A1 (en) 2013-01-08 2014-07-17 Rambus Inc. Integrated circuit comprising circuitry to determine settings for an injection-locked oscillator
WO2014110686A1 (en) 2013-01-15 2014-07-24 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
JP5915778B2 (ja) 2013-01-22 2016-05-11 株式会社村田製作所 Ｌｃ複合部品
TWI518991B (zh) 2013-02-08 2016-01-21 Sj Antenna Design Integrated antenna and integrated circuit components of the shielding module
KR102048681B1 (ko) 2013-02-21 2019-11-27 삼성전자 주식회사 씰드된 수정 진동자 및 이를 포함한 반도체 패키지
WO2014136399A1 (ja) 2013-03-05 2014-09-12 パナソニック株式会社 注入同期型発振器
US9037096B2 (en) 2013-03-06 2015-05-19 Microchip Technology Incorporated Reducing insertion loss in LNA bypass mode by using a single-pole-triple-throw switch in a RF front end module
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9106185B2 (en) 2013-03-11 2015-08-11 Qualcomm Incorporated Amplifiers with inductive degeneration and configurable gain and input matching
US9294056B2 (en) * 2013-03-12 2016-03-22 Peregrine Semiconductor Corporation Scalable periphery tunable matching power amplifier
JP2014178731A (ja) 2013-03-13 2014-09-25 Renesas Electronics Corp 半導体装置の製造方法
US9035697B2 (en) 2013-03-15 2015-05-19 Qualcomm Incorporated Split amplifiers with improved linearity
US9788466B2 (en) 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
US9350310B2 (en) 2013-05-24 2016-05-24 Qualcomm Incorporated Receiver front end for carrier aggregation
FR3006131B1 (fr) 2013-05-27 2015-06-26 Commissariat Energie Atomique Dispositif de generation de signaux stables en frequence a oscillateur verrouille par injection commutable
WO2015006505A1 (en) * 2013-07-09 2015-01-15 Oleksandr Gorbachov Power amplifier with input power protection circuits
CN105409060B (zh) 2013-07-29 2018-09-04 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
US20150056940A1 (en) 2013-08-23 2015-02-26 Qualcomm Incorporated Harmonic trap for common gate amplifier
US9214902B2 (en) 2013-08-27 2015-12-15 Triquint Semiconductor, Inc. Bias-boosting bias circuit for radio frequency power amplifier
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
US9178498B2 (en) 2013-10-03 2015-11-03 Futurwei Technologies, Inc. Reconfigurable multi-path injection locked oscillator
KR20150040472A (ko) 2013-10-07 2015-04-15 한국전자통신연구원 주입동기식 발진기를 이용한 rfid 리더의 송신 누설 신호 상쇄 장치 및 방법
US9467101B2 (en) 2013-11-07 2016-10-11 Skyworks Solutions, Inc. Systems, circuits and methods related to multi-mode power amplifiers having improved linearity
US9935585B2 (en) 2013-12-02 2018-04-03 Qorvo Us, Inc. RF amplifier operational in different power modes
TWI546928B (zh) 2014-03-17 2016-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
US9432178B2 (en) 2014-03-24 2016-08-30 Mediatek Inc. Clock and data recovery circuit using an injection locked oscillator
TWI553817B (zh) 2014-06-17 2016-10-11 瑞昱半導體股份有限公司 具有電磁防護功能之積體電路及其製造方法
US9225303B1 (en) 2014-07-11 2015-12-29 Nuvoton Technology Corporation Method and apparatus for Class AB audio amplifier output stage voltage protection
US9595926B2 (en) 2014-07-29 2017-03-14 Skyworks Solutions, Inc. Apparatus and methods for overdrive protection of radio frequency amplifiers
US9786613B2 (en) * 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
US9991856B2 (en) 2014-09-25 2018-06-05 Skyworks Solutions, Inc. Variable load power amplifier supporting dual-mode envelope tracking and average power tracking performance
US9397613B2 (en) * 2014-10-03 2016-07-19 Short Circuit Technologies Llc Switching current source radio frequency oscillator
US10756445B2 (en) 2014-12-12 2020-08-25 The Boeing Company Switchable transmit and receive phased array antenna with high power and compact size
US9998128B2 (en) 2015-04-08 2018-06-12 Infineon Technologies Ag Frequency synthesizer with injection locked oscillator
FI127701B (en) 2015-05-25 2018-12-31 Maekelae Raimo Radio frequency module and circuit board
US20160365994A1 (en) 2015-06-10 2016-12-15 Richtek Technology Corporation Frequency-modulated carrier receiver using injection-locked oscillator
JP5898360B1 (ja) 2015-07-01 2016-04-06 東芝テック株式会社 チェックアウトシステム、決済装置、入力処理装置および制御プログラム
US9660609B2 (en) 2015-07-07 2017-05-23 Skyworks Solutions, Inc. Devices and methods related to stacked duplexers
US9755574B2 (en) 2015-08-06 2017-09-05 Sony Corporation Injection-locked oscillator and method for controlling jitter and/or phase noise
US9871007B2 (en) 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
JP2017103643A (ja) * 2015-12-02 2017-06-08 株式会社村田製作所 電力増幅回路
US9691710B1 (en) 2015-12-04 2017-06-27 Cyntec Co., Ltd Semiconductor package with antenna
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10770452B2 (en) 2015-12-30 2020-09-08 Skyworks Solutions, Inc. Apparatus and methods for electrical overstress protection
US10256863B2 (en) 2016-01-11 2019-04-09 Qualcomm Incorporated Monolithic integration of antenna switch and diplexer
US10084416B2 (en) 2016-03-25 2018-09-25 Skyworks Solutions, Inc. Apparatus and methods for overload protection of low noise amplifiers
US20170280392A1 (en) 2016-03-28 2017-09-28 Intel Corporation Fine timing measurement signaling
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10698079B2 (en) 2016-04-01 2020-06-30 Intel IP Corporation Method and apparatus for proximity radar in phased array communications
US10110168B2 (en) 2016-04-01 2018-10-23 Skyworks Solutions, Inc. Multi-mode stacked amplifier
US10269769B2 (en) 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
US20170302325A1 (en) 2016-04-18 2017-10-19 Skyworks Solutions, Inc. Radio frequency system-in-package including a stacked system-on-chip
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
US10362678B2 (en) 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
US10320071B2 (en) 2016-04-19 2019-06-11 Skyworks Solutions, Inc. Methods for selectively shielding radio frequency modules
US10297913B2 (en) 2016-05-04 2019-05-21 Skyworks Solutions, Inc. Shielded radio frequency component with integrated antenna
US10171053B2 (en) 2016-05-05 2019-01-01 Skyworks Solutions, Inc. Apparatus and methods for power amplifiers with an injection-locked oscillator driver stage
US10110468B2 (en) 2016-06-01 2018-10-23 Huawei Technologies Co., Ltd. System and method for semi-static traffic engineering
US10211795B2 (en) 2016-07-21 2019-02-19 Skyworks Solutions, Inc. Impedance transformation circuit and overload protection for low noise amplifier
US10454432B2 (en) 2016-12-29 2019-10-22 Skyworks Solutions, Inc. Radio frequency amplifiers with an injection-locked oscillator driver stage and a stacked output stage
TW202329611A (zh) 2016-12-29 2023-07-16 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577110A (zh) * 2009-05-13 2012-07-11 马维尔国际贸易有限公司 具有面积有效实现方式的推挽式低噪放大器
CN102884724A (zh) * 2010-05-13 2013-01-16 高通股份有限公司 面积高效的并发匹配收发器
CN105409116A (zh) * 2013-08-01 2016-03-16 高通股份有限公司 具有可配置的相互耦合的源极退化电感器的放大器
US20150340992A1 (en) * 2014-05-23 2015-11-26 Qualcomm Incorporated Low power multi-stacked power amplifier
US20160164476A1 (en) * 2014-12-04 2016-06-09 Qualcomm Incorporated Amplifier with triple-coupled inductors
CN105515542A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种堆叠结构的射频功率放大器

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112514266A (zh) * 2018-09-17 2021-03-16 宝马股份公司 机动车的无线电接收装置
CN112751583B (zh) * 2019-10-31 2023-03-10 株式会社村田制作所 高频模块和通信装置
CN112751583A (zh) * 2019-10-31 2021-05-04 株式会社村田制作所 高频模块和通信装置
WO2021120379A1 (zh) * 2019-12-17 2021-06-24 惠州Tcl移动通信有限公司 用于防止 agps 灵敏度劣化的方法以及电子设备
CN113054421A (zh) * 2019-12-26 2021-06-29 三星电子株式会社 天线模块及使用该天线模块的电子装置
US11923601B2 (en) 2019-12-26 2024-03-05 Samsung Electronics Co., Ltd Antenna module and electronic device using the same
CN113054421B (zh) * 2019-12-26 2023-10-10 三星电子株式会社 天线模块及使用该天线模块的电子装置
CN113496598A (zh) * 2020-03-18 2021-10-12 云南金隆伟业电子有限公司 一种具备无线电通信的道路交通信号灯转换控制装置
CN111371431A (zh) * 2020-03-20 2020-07-03 上海航天电子通讯设备研究所 三维封装的多层堆叠结构开关滤波器组
CN111654306A (zh) * 2020-06-19 2020-09-11 展讯通信（上海）有限公司 射频前端电路及收发设备
CN111654306B (zh) * 2020-06-19 2021-12-07 展讯通信（上海）有限公司 射频前端电路及收发设备
US11870399B2 (en) 2020-06-26 2024-01-09 Samsung Electronics Co., Ltd. Receiver for cancelling common mode offset and crosstalk
TWI768975B (zh) * 2020-06-26 2022-06-21 南韓商三星電子股份有限公司 接收器
US11929872B2 (en) 2020-09-18 2024-03-12 Huawei Technologies Co., Ltd. Method for configuring home devices in batches and device
WO2022105820A1 (en) * 2020-11-18 2022-05-27 Huawei Technologies Co.,Ltd. Multi-port concurrent dual-band interferometric receiver and transmitter
US11533069B2 (en) 2020-11-18 2022-12-20 Huawei Technologies Co., Ltd. Systems for concurrent dual-band interferometric transceiver based on multiport architecture
CN113078455A (zh) * 2021-04-13 2021-07-06 长沙新雷半导体科技有限公司 一种封装天线的制作方法、封装天线及电子设备
CN113992234B (zh) * 2021-12-27 2022-03-25 智道网联科技(北京)有限公司 用于车辆v2x设备的电路、车辆v2x设备以及车辆
CN113992234A (zh) * 2021-12-27 2022-01-28 智道网联科技(北京)有限公司 用于车辆v2x设备的电路、车辆v2x设备以及车辆
CN115378369A (zh) * 2022-10-24 2022-11-22 成都嘉纳海威科技有限责任公司 一种低噪声高线性度驱动放大电路

Also Published As

Publication number Publication date
HK1253220A1 (zh) 2019-06-14
TW202205806A (zh) 2022-02-01
US20180226367A1 (en) 2018-08-09
US20190214354A1 (en) 2019-07-11
US20210217714A1 (en) 2021-07-15
US11037893B2 (en) 2021-06-15
US10629553B2 (en) 2020-04-21
TWI744822B (zh) 2021-11-01
TW202329611A (zh) 2023-07-16
CN108270464B (zh) 2021-04-16
US11576248B2 (en) 2023-02-07
US10276521B2 (en) 2019-04-30
US20200357756A1 (en) 2020-11-12
US20240098864A1 (en) 2024-03-21
TWI800014B (zh) 2023-04-21
TWI692935B (zh) 2020-05-01
KR20180078169A (ko) 2018-07-09
US20210217713A1 (en) 2021-07-15
KR102100020B1 (ko) 2020-04-10
TW201838322A (zh) 2018-10-16
US11864295B2 (en) 2024-01-02
TW202118220A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
CN108270464A (zh) 前端系统以及相关装置、集成电路、模块和方法
US11043466B2 (en) Radio frequency modules
CN106688192B (zh) 用于间歇辐射和/或共存规范的前端结构
US9866178B2 (en) Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages
US10903806B2 (en) Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages
US10250191B2 (en) High-gain low noise figure complementary metal oxide semiconductor amplifier with low current consumption
CN103546101A (zh) 用于低噪声放大器的系统及方法
CN106982032A (zh) 用于载波聚集的具有基于变压器的信号分路的低噪声放大器
CN108155900A (zh) 射频开关模块及系统、无线设备、半导体裸芯及其制造方法
US11817832B2 (en) Power amplifier output matching
US11804435B2 (en) Semiconductor-on-insulator transistor layout for radio frequency power amplifiers
CN105099484A (zh) 全球频段的射频前端模块及其系统
CN105680803A (zh) 用于低噪声放大器模块的系统和方法
JP2007228021A (ja) 高周波回路部品およびこれを用いた通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1253220

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant