KR101101693B1 - 전력 증폭 회로 - Google Patents

전력 증폭 회로 Download PDF

Info

Publication number
KR101101693B1
KR101101693B1 KR1020100090081A KR20100090081A KR101101693B1 KR 101101693 B1 KR101101693 B1 KR 101101693B1 KR 1020100090081 A KR1020100090081 A KR 1020100090081A KR 20100090081 A KR20100090081 A KR 20100090081A KR 101101693 B1 KR101101693 B1 KR 101101693B1
Authority
KR
South Korea
Prior art keywords
power
frequency band
conductive pattern
combiner
high frequency
Prior art date
Application number
KR1020100090081A
Other languages
English (en)
Inventor
김기중
김윤석
김성근
원준구
남중진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100090081A priority Critical patent/KR101101693B1/ko
Priority to US13/024,740 priority patent/US8390382B2/en
Application granted granted Critical
Publication of KR101101693B1 publication Critical patent/KR101101693B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭기에서 고주파 대역 전력 결합기 및 저주파 대역 전력 결합기에 전원을 직접 전달하고 고주파 대역 전력 결합기에 전원이 전달되는 라인이 사전에 설정된 인덕턴스 또는 LC 공진 회로를 구성하도록 하여 고주파 대역 전력 결합기와 저주파 대역 전력 결합기 간의 크로스 아이솔레이션을 향상시킨 전력 증폭 회로를 제공하기 위한 것으로, 외부로부터 전원을 입력받아 입력 신호를 증폭하는 전력 증폭부와, 상기 전력 증폭부로부터의 증폭 신호 중 고주파 대역의 증폭 신호를 제1 출력단에 결합시키는 고주파 대역 전력 결합기와, 상기 전력 증폭부로부터의 증폭 신호 중 저주파 대역의 증폭 신호를 제2 출력단에 결합시는 저주파 대역 전력 결합기를 갖는 결합부와, 상기 전력 증폭부로부터 전원을 전달받아 상기 고주파 대역 전력 결합기에 상기 전원을 전달하는 제1 전원 라인과 상기 저주파 대역 전력 결합기에 상기 전원을 전달하는 제2 전원 라인을 구비하고, 상기 제1 전원 라인은 사전에 설정된 주파수 대역에서 발생되는 신호 간섭을 차단하는 인덕터를 갖는, 격리부를 포함하는 것을 특징으로 하는 전력 증폭 회로를 제공한다.

Description

전력 증폭 회로{POWER AMPLIFIER CIRCUIT}
본 발명은 전력 증폭 회로에 관한 것으로, 보다 상세하게는 전력 증폭기에서 고주파 대역 전력 결합기 및 저주파 대역 전력 결합기에 전원을 직접 전달하고 고주파 대역 전력 결합기에 전원이 전달되는 라인이 사전에 설정된 인덕턴스 또는 LC 공진 회로를 구성하도록 하여 고주파 대역 전력 결합기와 저주파 대역 전력 결합기 간의 크로스 아이솔레이션을 향상시킨 전력 증폭 회로에 관한 것이다.
최근 들어, 사용 및 이동이 용이하고, 설치 및 유지 보수의 이점으로 인해 무선 통신 회로를 채용하는 전자 장치가 널리 이용되고 있다.
이러한, 무선 통신 회로를 채용하는 전자 장치에는 대표적으로 이동 통신 단말기, 개인용 휴대 정보 단말기(Personal Digital Assistant;PDA) 등이 있다.
이러한 무선 통신 전자 장치에는 정보를 포함하는 신호를 전송하고 수신하기 위한 송수신기가 채용된다.
상술한 송수신기에는 필수적으로 송신하고자 하는 신호 또는 수신한 신호의 파워를 증폭시키는 전력 증폭 회로가 이용된다.
전력 증폭 회로의 출력 신호는 전력 결합 및 임피던스 매칭되어 안테나 또는 수신 회로에 전달되며, 이를 전력 증폭 회로는 도 1에 도시된 바와 같이, 전력 증폭기(11)과 전력 결합기(12)로 이루어질 수 있다. 한편, 상술한 전력 증폭기(11) 및 전력 결합기(12)는 하나의 기판에 집적화되며, 이때 전력 증폭기(11)는 CMOS(Complementary Metal Oxide Semiconductor) 공정으로 형성되고, 전력 결합기(12)는 IPD(Integrated Passive Device) 공정으로 형성될 수 있다.
이러한 구조는 전력 증폭기(11)에 공급된 전원은 외부의 전원 패드(13)와 본딩 와이어(14)를 통해 전력 결합기(12)의 고주파 대역 전력 결합기(12a)와 저주파 대역 전력 결합기(12b)에 각각 전달되는데, 저주파 대역 동작시 고주파 대역의 출력을 제한하는 크로스 아이솔레이션(cross isolation)의 기능이 낮아 크로스 아이솔레이션이 최소 -20dBm 이하를 요구하는 사용자 요구를 만족시키지 못하는 문제점이 있다.
본 발명의 목적은 전력 증폭기에서 고주파 대역 전력 결합기 및 저주파 대역 전력 결합기에 전원을 직접 전달하고 고주파 대역 전력 결합기에 전원이 전달되는 라인이 사전에 설정된 인덕턴스 또는 LC 공진 회로를 구성하도록 하여 고주파 대역 전력 결합기와 저주파 대역 전력 결합기 간의 크로스 아이솔레이션을 향상시킨 전력 증폭 회로를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 외부로부터 전원을 입력받아 입력 신호를 증폭하는 전력 증폭부와, 상기 전력 증폭부로부터의 증폭 신호 중 사전에 설정된 고주파 대역의 증폭 신호를 제1 출력단에 결합시켜 사전에 설정된 제1 출력 신호를 출력하는 고주파 대역 전력 결합기와, 상기 전력 증폭부로부터의 증폭 신호 중 상기 고주파 대역 전력 결합기의 고주파 대역보다 주파수가 낮게 설정된 저주파 대역의 증폭 신호를 제2 출력단에 결합시켜 사전에 설정된 제2 출력 신호를 출력하는 저주파 대역 전력 결합기를 갖는 결합부와, 상기 전력 증폭부로부터 전원을 전달받아 상기 고주파 대역 전력 결합기에 상기 전원을 전달하는 제1 전원 라인과 상기 저주파 대역 전력 결합기에 상기 전원을 전달하는 제2 전원 라인을 구비하고, 상기 제1 전원 라인은 사전에 설정된 주파수 대역에서 발생되는 신호 간섭을 차단하는 인덕터를 갖는, 격리부를 포함하는 것을 특징으로 하는 전력 증폭 회로를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 전력 증폭부, 결합부 및 격리부는 사전에 설정된 실장 면적을 갖는 하나의 기판 상에 집적 회로로 구성될 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 결합부의 상기 고주파 대역 전력 결합기와 상기 저주파 대역 전력 결합기는 서로 사전에 설정된 거리로 이격되어 상기 기판상에 배치될 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 격리부의 상기 제1 전원 라인과 상기 제2 전원 라인은 상기 고주파 대역 전력 결합기와 상기 저주파 대역 전력 결합기가 서로 이격된 이격 공간 사이에, 서로 사전에 설정된 거리로 이격되어 배치될 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제1 전원 라인은 적어도 하나의 제1 도전 패턴으로 형성되고, 상기 인덕터는 상기 제1 도전 패턴이 적어도 하나의 루프를 형성하여 이루어질 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제1 전원 라인은 상기 인덕터에 병렬 연결되어 상기 주파수 대역의 신호 간섭을 차단하는 LC 공진 필터를 형성하는 캐패시터를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 캐패시터는 적어도 하나의 제2 도전 패턴으로 형성되어 상기 적어도 하나의 루프 내에 상기 제1 도전 패턴과 사전에 설정된 거리로 이격되어 배치될 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 격리부의 제1 전원 라인과 제2 전원 라인 상에 상기 제1 전원 라인과 제2 전원 라인으로부터 사전에 설정된 거리로 이격되는 도전 패턴을 갖는 차폐부를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 고주파 대역 전력 결합기는 적어도 하나의 루프를 형성하여 상기 전력 증폭부로부터 증폭 신호를 입력받는 제1 일차 도전 패턴과, 적어도 하나의 루프를 형성하여 상기 제1 일차 도전 패턴과 전자기 결합하여 출력 신호를 출력하는 제1 이차 도전 패턴 구비하고, 상기 저주파 대역 전력 결합기는 적어도 하나의 루프를 형성하여 상기 전력 증폭부로부터 증폭 신호를 입력받는 제2 일차 도전패턴과, 적어도 하나의 루프를 형성하여 상기 제2 일차 도전 패턴과 전자기 결합하여 출력 신호를 출력하는 제2 이차 도전 패턴 구비하며, 상기 고주파 대역 전력 결합기와 상기 저주파 대역 전력 결합기가 서로 인접한 부분의 제1 일차 도전 패턴 및 제1 이차 도전 패턴 또는 상기 저주파 대역 전력 결합기의 제2 일차 도전패턴 및 제2 이차 도전 패턴 상에 사전에 설정된 거리로 이격되는 도전 패턴을 갖는 차폐부를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 전력 증폭부는 입력 신호를 차동 증폭하고, 상기 고주파 대역 전력 결합기는 상기 전력 증폭부로부터의 증폭 신호 중 사전에 설정된 고주파 대역의 증폭 신호를 싱글 신호로 결합하며,상기 저주파 대역 전력 결합기는 상기 전력 증폭부로부터의 증폭 신호 중 사전에 설정된 저주파 대역의 증폭 신호를 싱글 신호로 결합할 수 있다.
본 발명에 따르면, 전력 증폭기에서 고주파 대역 전력 결합기 및 저주파 대역 전력 결합기에 전원을 직접 전달하고 고주파 대역 전력 결합기에 전원이 전달되는 라인이 사전에 설정된 인덕턴스 또는 LC 공진 회로를 구성하도록 하여 고주파 대역 전력 결합기와 저주파 대역 전력 결합기 간의 크로스 아이솔레션을 향상시키는 효과가 있다.
도 1은 종래의 전력 증폭 회로의 개략적인 구성도.
도 2는 본 발명의 전력 증폭 회로의 개략적인 구성을 나타내는 구성도.
도 3은 본 발명의 전력 증폭 회로에 채용된 격리부의 일 실시형태를 개략적으로 나타내는 구성도.
도 4는 본 발명의 전력 증폭 회로가 하나의 IC 칩으로 구성될 때의 개략적인 구성도.
도 5a 및 도 5b는 본 발명의 전력 증폭 회로에 채용된 결합부 및 격리부가 하나의 IC 칩에 구성될 때의 개략적인 레이 아웃 실시예.
도 6a 및 도 6b는 본 발명의 전력 증폭 회로에 채용된 차단부가 결합부 및 격리부와 함께 하나의 IC 칩에 구성될 때의 개략적인 레이 아웃 실시예.
도 7은 종래와 본 발명의 전력 증폭 회로의 크로스 아이솔레이션 그래프.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 2는 본 발명의 전력 증폭 회로의 개략적인 구성을 나타내는 구성도이다.
도 2는 본 발명의 전력 증폭 회로(100)는 전력 증폭부(110), 결합부(120), 격리부(130)를 포함할 수 있고, 차폐부(140)를 더 포함할 수 있다.
전력 증폭부(110)는 외부로부터 전원을 입력받고, 입력되는 입력 신호의 레벨을 설정되는 이득에 따라 증폭시킬 수 있다. 입력 신호는 차동 신호일 수 있으며, 전력 증폭부(110)는 차동 신호를 증폭하여 출력할 수 있다. 이때, 증폭된 차동 신호는 주파수 대역에 따라 결합부(120)의 고주파 대역 전력 결합기(121) 또는 저주파 대역 전력 결합기(122)에 전달될 수 있다.
상술한 바와 같이, 결합부(120)는 고주파 대역 전력 결합기(121)와 저주파 대역 전력 결합기(122)를 포함할 수 있으며, 고주파 대역 전력 결합기(121)는 전력 증폭부(110)로부터의 증폭된 차동 신호 중 사전에 주파수가 높게 설정된 고주파 대역의 신호를 싱글 신호로 결합하여 제1 출력단을 통해 출력할 수 있고, 저주파 대역 전력 결합기(122)는 전력 증폭부(110)로부터의 증폭된 차동 신호 중 상기 고주파 대역의 신호보다 주파수가 낮게 설정된 저주파 대역의 신호를 싱글 신호로 결합하여 제2 출력단을 통해 출력할 수 있다. 한편, 결합부(120)의 고주파 대역 전력 결합기(121)와 저주파 대역 전력 결합기(122)는 전력 증폭부(110)로부터 외부의 전원을 전달받을 수 있다.
격리부(130)는 제1 전원 라인(PL1)과 제2 전원 라인(PL2)와 주파수 간섭을 차단하는 차단 유닛(131)을 포함할 수 있다.
제1 전원 라인(PL1)은 전력 증폭부(110)에 전달된 전원을 고주파 대역 전력 결합기(121)에 전달할 수 있고, 제2 전원 라인(PL2)은 전력 증폭부(110)에 전달된 전원을 저주파 대역 전력 결합기(122)에 전달할 수 있다.
차단 유닛(131)는 저주파 대역 전력 결합기(122)의 동작시에 사전에 설정된 주파수 대역의 신호 간섭의 발생을 차단하기 위해 인덕터(L)를 구비할 수 있다.
차폐부(140)는 제1 전원 라인(PL1)과 제2 전원 라인(PL2) 또는 고주파 대역 전력 결합기(121)와 저주파 대역 전력 결합기(122)과 사전에 설정된 거리로 이격되어 출력 신호의 짝수 차수의 하모닉스 성분을 차폐할 수 있다.
도 3은 본 발명의 전력 증폭 회로에 채용된 격리부의 일 실시형태를 개략적으로 나타내는 구성도이다.
도 3을 참조하면, 차단 유닛(131)는 저주파 대역 전력 결합기(122)의 동작시에 사전에 설정된 주파수 대역의 신호 간섭의 발생을 차단하기 위해 인덕터(L)와 인덕터(L)에 병렬 연결된 캐패시터(C)로 구성된 LC 공진 필터를 구비할 수 있다. 이외의 구성은 도 2에 도시된 구성과 동일하므로 상세한 설명은 생략하도록 한다.
도 4는 본 발명의 전력 증폭 회로가 하나의 IC 칩으로 구성될 때의 개략적인 구성도이다.
도 2와 함께, 도 4를 참조하면, 본 발명의 전력 증폭 회로(100)는 사전에 설정된 실장 영역을 갖는 기판(A) 상에 형성되어 하나의 IC 칩으로 구성될 수 있다. 기판(A) 상의 일부 실장 영역에 전력 증폭부(110)가 배치되고, 결합부(120)가 전력 증폭부(110)에 인접하여 배치된다. 이때, 결합부(120)의 고주파 대역 전력 결합기(121)와 저주파 대역 전력 결합기(122)는 서로 사전에 설정된 거리로 이격되어 배치되고, 격리부(130)는 고주파 대역 전력 결합기(121)와 저주파 대역 전력 결합기(122)의 이격 거리 사이에 배치될 수 있다.
상술한 구성에 의해 종래의 IC 칩이 전원을 전달하기 위한 도전 패드와 본딩 와이어에 의해 5mm X 5mm의 넓이를 가질 수 있는 반면, 본 발명의 IC 칩은 격리부(130)는 고주파 대역 전력 결합기(121)와 저주파 대역 전력 결합기(122)의 이격 거리 사이에 배치되어 그 넓이를 4mm X 4mm로 줄일 수 있다.
도 5a 및 도 5b는 본 발명의 전력 증폭 회로에 채용된 결합부 및 격리부가 하나의 IC 칩에 구성될 때의 개략적인 레이 아웃 실시예이다.
도 5a는 도 2에 도시된 본 발명의 전력 증폭 회로에 채용된 결합부 및 격리부가 하나의 IC 칩에 구성될 때의 개략적인 레이 아웃 실시예이고, 도 5b는 도 3에 도시된 본 발명의 전력 증폭 회로에 채용된 결합부 및 격리부가 하나의 IC 칩에 구성될 때의 개략적인 레이 아웃 실시예이다.
도 5a를 참조하면, 고주파 대역 전력 결합기(121)는 사전에 설정된 길이를 갖는 도전체로 이루어지고 적어도 하나의 루프를 형성하여 전력 증폭부(110)로부터 차동 신호를 입력받는 제1 일차 도전 패턴(121a)와, 사전에 설정된 길이를 갖는 도전체로 이루어지고 적어도 하나의 루프를 형성하며 제1 일차 도전 패턴(121a)와 전자기 결합하여 싱글 신호를 출력하는 제1 이차 도전 패턴(121b)를 구비할 수 있다.
마찬가지로, 저주파 대역 전력 결합기(122)는 사전에 설정된 길이를 갖는 도전체로 이루어지고 적어도 하나의 루프를 형성하여 전력 증폭부(110)로부터 차동 신호를 입력받는 제2 일차 도전 패턴(122a)와, 사전에 설정된 길이를 갖는 도전체로 이루어지고 적어도 하나의 루프를 형성하며 제2 일차 도전 패턴(122a)와 전자기 결합하여 싱글 신호를 출력하는 제2 이차 도전 패턴(122b)를 구비할 수 있다.
격리부(130)는 고주파 대역 전력 결합기(121)와 저주파 대역 전력 결합기(122)의 이격 거리 사이에 배치될 수 있으며, 제1 전원 라인(PL1)과 제2 전원 라인(PL2)는 각각 사전에 설정된 길이를 갖는 도전체로 이루어지고, 서로 일정 거리가 이격되어 제1 일차 도전 패턴(121a) 또는 제2 일차 도전 패턴(122a)에 각각 전원을 전달할 수 있다.
제1 전원 라인(PL1)의 도전체는 적어도 하나의 루프를 형성하여 사전에 설정된 주파수 대역의 신호 간섭을 차단하기에 충분한 거리를 확보함으로써 인덕터(L)을 형성할 수 있다.
도 5b를 참조하면, 제1 전원 라인(PL1)의 도전체는 적어도 하나의 루프를 형성하여 사전에 설정된 주파수 대역의 신호 간섭을 차단하기에 충분한 거리를 확보함으로써 인덕터(L)을 형성할 수 있다.
이외의 구성은 도 5a에 도시된 구성과 동일하므로 상세한 설명은 생략하도록 한다.
도 6a 및 도 6b는 본 발명의 전력 증폭 회로에 채용된 차단부가 결합부 및 격리부와 함께 하나의 IC 칩에 구성될 때의 개략적인 레이 아웃 실시예이다.
도 6a를 참조하면, 차폐부(140)는 상기 고주파 대역 전력 결합기와 저주파 대역 전력 결합기(122)가 서로 인접한 부분의 제2 일차 도전패턴 및 제2 이차 도전 패턴 상에 일정 간격 이격되어 배치될 수 있으며, 도시되지 않았지만 상기 고주파 대역 전력 결합기의 제1 일차 도전 패턴 및 제1 이차 도전 패턴 상에 일정 간격 이격되어 배치될 수 있다. 차폐부(140)는 상기 고주파 대역 전력 결합기 또는 저주파 대역 전력 결합기(122)에 전달되는 전원과, 일차 도전 패턴 및 이차 도전 패턴과의 신호 간섭을 억제할 수 있다. 이에 따라, 출력 신호의 2차 또는 4차 이상의 짝수 차수의 하모닉스 성분을 억제할 수 있다.
도 6b를 참조하면, 차폐부(140)는 제1 전원 라인(PL1)과 제2 전원 라인(PL2)상에 일정 간격 이격되어 배치될 수 있으며, 고주파 대역 전력 결합기(121) 또는 저주파 대역 전력 결합기(122)에 전달되는 전원과, 일차 도전 패턴 및 이차 도전 패턴과의 신호 간섭을 억제할 수 있다. 이에 따라, 출력 신호의 2차 또는 4차 이상의 짝수 차수의 하모닉스 성분을 억제할 수 있다.
도 7은 종래와 본 발명의 전력 증폭 회로의 크로스 아이솔레이션 그래프이다.
도 7을 참조하면, 종래의 전력 증폭 회로에 대비하여 본 발명의 전력 증폭 회로는 전력 증폭기에서 고주파 대역 전력 결합기 및 저주파 대역 전력 결합기에 전원을 직접 전달하고 고주파 대역 전력 결합기에 전원이 전달되는 라인이 사전에 설정된 인덕턴스 또는 LC 공진 회로를 구성하도록 하여 고주파 대역 전력 결합기와 저주파 대역 전력 결합기 간의 크로스 아이솔레이션이 -20dBm일 것을 요구하는 사용자의 요구를 만족하는 것을 볼 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100...전력 증폭 회로
110...전력 증폭부
120...결합부
130...격리부
140...차폐부

Claims (10)

  1. 외부로부터 전원을 입력받아 입력 신호를 증폭하는 전력 증폭부;
    상기 전력 증폭부로부터의 증폭 신호 중 사전에 설정된 고주파 대역의 증폭 신호를 제1 출력단에 결합시켜 사전에 설정된 제1 출력 신호를 출력하는 고주파 대역 전력 결합기와, 상기 전력 증폭부로부터의 증폭 신호 중 상기 고주파 대역 전력 결합기의 고주파 대역보다 주파수가 낮게 설정된 저주파 대역의 증폭 신호를 제2 출력단에 결합시켜 사전에 설정된 제2 출력 신호를 출력하는 저주파 대역 전력 결합기를 갖는 결합부; 및
    상기 전력 증폭부로부터 전원을 전달받아 상기 고주파 대역 전력 결합기에 상기 전원을 전달하는 제1 전원 라인과 상기 저주파 대역 전력 결합기에 상기 전원을 전달하는 제2 전원 라인을 구비하고, 상기 제1 전원 라인은 사전에 설정된 주파수 대역에서 발생되는 신호 간섭을 차단하는 인덕터를 갖는, 격리부
    를 포함하는 것을 특징으로 하는 전력 증폭 회로.
  2. 제1항에 있어서,
    상기 전력 증폭부, 결합부 및 격리부는 사전에 설정된 실장 면적을 갖는 하나의 기판 상에 집적 회로로 구성되는 것을 특징으로 하는 전력 증폭 회로.
  3. 제2항에 있어서,
    상기 결합부의 상기 고주파 대역 전력 결합기와 상기 저주파 대역 전력 결합기는 서로 사전에 설정된 거리로 이격되어 상기 기판상에 배치되는 것을 특징으로 하는 전력 증폭 회로.
  4. 제3항에 있어서,
    상기 격리부의 상기 제1 전원 라인과 상기 제2 전원 라인은 상기 고주파 대역 전력 결합기와 상기 저주파 대역 전력 결합기가 서로 이격된 이격 공간 사이에, 서로 사전에 설정된 거리로 이격되어 배치되는 것을 특징으로 하는 전력 증폭 회로.
  5. 제4항에 있어서,
    상기 제1 전원 라인은 적어도 하나의 제1 도전 패턴으로 형성되고, 상기 인덕터는 상기 제1 도전 패턴이 적어도 하나의 루프를 형성하여 이루어지는 것을 특징으로 하는 전력 증폭 회로.
  6. 제5항에 있어서,
    상기 제1 전원 라인은 상기 인덕터에 병렬 연결되어 상기 주파수 대역의 신호 간섭을 차단하는 LC 공진 필터를 형성하는 캐패시터를 더 포함하는 것을 특징으로 하는 전력 증폭 회로.
  7. 제6항에 있어서,
    상기 캐패시터는 적어도 하나의 제2 도전 패턴으로 형성되어 상기 적어도 하나의 루프 내에 상기 제1 도전 패턴과 사전에 설정된 거리로 이격되어 배치되는 것을 특징으로 하는 전력 증폭 회로.
  8. 제4항에 있어서,
    상기 격리부의 제1 전원 라인과 제2 전원 라인 상에 상기 제1 전원 라인과 제2 전원 라인으로부터 사전에 설정된 거리로 이격되는 도전 패턴을 갖는 차폐부를 더 포함하는 것을 특징으로 하는 전력 증폭 회로.
  9. 제4항에 있어서,
    상기 고주파 대역 전력 결합기는 적어도 하나의 루프를 형성하여 상기 전력 증폭부로부터 증폭 신호를 입력받는 제1 일차 도전 패턴과, 적어도 하나의 루프를 형성하여 상기 제1 일차 도전 패턴과 전자기 결합하여 출력 신호를 출력하는 제1 이차 도전 패턴 구비하고,
    상기 저주파 대역 전력 결합기는 적어도 하나의 루프를 형성하여 상기 전력 증폭부로부터 증폭 신호를 입력받는 제2 일차 도전패턴과, 적어도 하나의 루프를 형성하여 상기 제2 일차 도전 패턴과 전자기 결합하여 출력 신호를 출력하는 제2 이차 도전 패턴 구비하며,
    상기 고주파 대역 전력 결합기와 상기 저주파 대역 전력 결합기가 서로 인접한 부분의 제1 일차 도전 패턴 및 제1 이차 도전 패턴 또는 상기 저주파 대역 전력 결합기의 제2 일차 도전패턴 및 제2 이차 도전 패턴 상에 사전에 설정된 거리로 이격되는 도전 패턴을 갖는 차폐부를 더 포함하는 것을 특징으로 하는 전력 증폭 회로.
  10. 제1항에 있어서,
    상기 전력 증폭부는 입력 신호를 차동 증폭하고,
    상기 고주파 대역 전력 결합기는 상기 전력 증폭부로부터의 증폭 신호 중 사전에 설정된 고주파 대역의 증폭 신호를 싱글 신호로 결합하며,
    상기 저주파 대역 전력 결합기는 상기 전력 증폭부로부터의 증폭 신호 중 사전에 설정된 저주파 대역의 증폭 신호를 싱글 신호로 결합하는 것을 특징으로 하는 전력 증폭 회로.
KR1020100090081A 2010-09-14 2010-09-14 전력 증폭 회로 KR101101693B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100090081A KR101101693B1 (ko) 2010-09-14 2010-09-14 전력 증폭 회로
US13/024,740 US8390382B2 (en) 2010-09-14 2011-02-10 Power amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100090081A KR101101693B1 (ko) 2010-09-14 2010-09-14 전력 증폭 회로

Publications (1)

Publication Number Publication Date
KR101101693B1 true KR101101693B1 (ko) 2011-12-30

Family

ID=45507241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100090081A KR101101693B1 (ko) 2010-09-14 2010-09-14 전력 증폭 회로

Country Status (2)

Country Link
US (1) US8390382B2 (ko)
KR (1) KR101101693B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079285A (zh) * 2013-03-29 2014-10-01 国基电子（上海）有限公司 信号线受电电路、信号线供电电路与信号线供电系统
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
CN109155303B (zh) 2016-04-19 2020-05-22 天工方案公司 射频模块的选择性屏蔽
TWI692935B (zh) * 2016-12-29 2020-05-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315954A1 (en) * 2007-06-22 2008-12-25 Texas Instruments Integrated Power Amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054278A (ko) 2002-12-18 2004-06-25 엘지이노텍 주식회사 전력 증폭기 모듈
US7248120B2 (en) * 2004-06-23 2007-07-24 Peregrine Semiconductor Corporation Stacked transistor method and apparatus
KR20060071916A (ko) 2004-12-22 2006-06-27 주식회사 팬택 코일을 이용한 고주파 신호 및 잡음 차단 기능을 가지는무선통신 단말기
WO2008147932A2 (en) * 2007-05-24 2008-12-04 Bitwave Semiconductor, Incorporated Reconfigurable tunable rf power amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315954A1 (en) * 2007-06-22 2008-12-25 Texas Instruments Integrated Power Amplifier

Also Published As

Publication number Publication date
US8390382B2 (en) 2013-03-05
US20120062325A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
US20210119588A1 (en) Power amplifier module
KR101101693B1 (ko) 전력 증폭 회로
US12015433B2 (en) Radio frequency module and communication device
US11489547B2 (en) Radio frequency module and communication device
US11380654B2 (en) Radio-frequency module and communication apparatus
US8725088B2 (en) Antenna solution for near-field and far-field communication in wireless devices
EP2387097A2 (en) Compact directional coupler using semiconductor process and mobile RFID reader transceiver system using the same
KR101197904B1 (ko) 전력 결합기, 이를 갖는 전력 증폭 모듈 및 신호 송수신 모듈
CN214123862U (zh) 高频模块和通信装置
US8559620B2 (en) Communications circuit for reducing crosstalk
US20210152210A1 (en) Radio frequency module and communication device
US20080063092A1 (en) Printed wiring board and electronic equipment
US20210091796A1 (en) Radio-frequency module and communication device
US11239868B2 (en) Radio frequency module and communication device
US20200058436A1 (en) High-frequency module
WO2013075539A1 (zh) 频分双工器及移动终端
KR101101490B1 (ko) 차폐 기능을 갖는 무선 장치
KR100882131B1 (ko) 집적형 수동 소자
US20060183444A1 (en) Capacitance compensation type directional coupler and IPD for multi-band having the same
JP2014057207A (ja) 方向性結合器および無線通信装置
JP2013030904A (ja) 方向性結合器および無線通信装置
KR100714598B1 (ko) 방향성 커플러 및 이를 구비한 복합소자
CN115499028A (zh) 匹配网络、天线电路和电子设备
CN117811508A (zh) 射频功率放大芯片、射频功率放大器及无线信号发射系统
CN104467912A (zh) 射频通讯系统及应用于该射频通讯系统的隔离噪声方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee