TW202341645A - 混合互補雙向放大器及裝置 - Google Patents

混合互補雙向放大器及裝置 Download PDF

Info

Publication number
TW202341645A
TW202341645A TW112106010A TW112106010A TW202341645A TW 202341645 A TW202341645 A TW 202341645A TW 112106010 A TW112106010 A TW 112106010A TW 112106010 A TW112106010 A TW 112106010A TW 202341645 A TW202341645 A TW 202341645A
Authority
TW
Taiwan
Prior art keywords
amplifier
complementary
bidirectional
lna
transistors
Prior art date
Application number
TW112106010A
Other languages
English (en)
Inventor
王華
朴正洙
黃梓原
Original Assignee
美商喬治亞科技研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商喬治亞科技研究公司 filed Critical 美商喬治亞科技研究公司
Publication of TW202341645A publication Critical patent/TW202341645A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/62—Two-way amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Abstract

揭示一種例示性互補雙向放大器（例如，用於RF及毫米波頻率中之5G無線系統、RADAR等）及方法，其在各陣列像素（或天線）中使用一整合式前端傳輸器（TX）及接收器（RX）鏈，該等整合式前端傳輸器及接收器鏈可使用最小矽面積或封裝面積以形成一共同穿孔的低成本陣列。該例示性互補雙向放大器解決了整合問題，且可為小信號及大信號操作提供在RF及毫米波頻率兩者下具有寬操作頻寬、超緊湊性、高線性、低雜訊及高效率的一系統。

Description

混合互補雙向放大器及裝置
資料速率之連續增長刺激了5G新無線電（NR）在毫米波FR2頻段（高於24 GHz）中的快速開發。因此，為了補償毫米波高路徑損失，大規模MIMO陣列變得必不可少。此需要緊湊型、高效能毫米波5G前端電子裝置以在同一晶片上整合許多MIMO通道，以實現低成本及小外觀尺寸。
毫米波5G MIMO面臨的挑戰為在各陣列像素中以最小的矽面積整合前端傳輸器（TX）及接收器（RX）鏈以形成共同穿孔的低成本陣列。習知的TX及RX架構常常由PA及LNA組成，該PA及LNA以平行組態置放且藉由T/R開關組合以控制用於單相陣列元件之TX/RX模式。雖然此拓樸使設計更加模組化，例如，分配至不同設計小組，但此由於用於PA/LNA/開關之許多單獨的匹配網路而導致晶片面積增加，且導致引入了交換損失，其可降低PA輸出功率（Pout）及LNA雜訊指數（NF），尤其在較高頻率下。
雖然雙向毫米波前端越來越受歡迎，但現有設計僅提供窄頻寬及極有限的PA Pout以及效率。
改良用於相位陣列天線及各種電路系統之前端傳輸器（TX）及接收器（RX）係有益的。
揭示一種例示性互補雙向放大器（例如，用於RF及毫米波頻率中之5G無線系統）及方法，其在各陣列像素（或天線）中使用一整合式前端傳輸器（TX）及接收器（RX）鏈，該等整合式前端傳輸器及接收器鏈可使用最小矽面積或封裝面積以形成一共同穿孔的低成本陣列。該例示性互補雙向放大器解決了整合問題，且可為小信號及大信號操作提供在RF及毫米波頻率兩者下具有寬操作頻寬、超緊湊性、高線性、低雜訊及高效率的一系統。
在一些實施例中，該例示性雙向放大器包括一共用PA/LNA匹配網路，其可改良前端效能，同時亦避免T/R開關。該例示性雙向放大器可使用混合NMOS/PMOS（在本文中亦稱為N/PMOS）以及其他拓樸，此可允許PA深度AB類別偏置及裝置疊接，其可實質上增加PA P out及效率。
在一範疇中，一種裝置（例如，一RADAR陣列系統、RF陣列系統、一衛星酬載系統、一衛星接地端子、一5G及/或毫米波基地台、一5G或毫米波手持機、前端電路）包含一互補雙向PA/LNA電路（例如，前端模組（FEM）），該互補雙向PA/LNA電路包含：一第一放大器部分，其具有與一第一裝置類型相關聯的一第一組電晶體；及一第二放大器部分，其具有與一第二裝置類型相關聯的一第二組電晶體，該第二組電晶體與該第一組電晶體互補，其中該第一放大器部分經組態以用作用於一給定陣列通道之一第一天線陣列元件之一驅動放大器或一功率放大器，且其中該第二放大器部分經組態以用作用於該給定陣列通道之一第二天線陣列元件之一低雜訊放大器。
在一些實施例中，該裝置進一步包括（i）一共用PA/LNA匹配網路（例如，一分佈式平衡-不平衡轉換器），其耦接至該互補雙向PA/LNA電路之統一LNA輸入/PA輸出，或（ii）一多埠網路。
在一些實施例中，該互補雙向PA/LNA包括一整合式前端傳輸器（TX）及接收器（RX）鏈。
在一些實施例中，該互補雙向PA/LNA經組態以用於PA深度AB類別偏置及裝置疊接操作。
在一些實施例中，第一放大器級包括經組態以用作該低雜訊放大器之一PMOS電晶體級，且第二放大器級包括經組態以用作一功率驅動或功率放大器之一NMOS電晶體級。
在一些實施例中，該第一放大器級包括經組態以用作該低雜訊放大器之一NMOS電晶體級，且該第二放大器級包括經組態以用作一功率驅動或功率放大器之一PMOS電晶體級。
在一些實施例中，該互補雙向PA/LNA電路進一步包括：一第三放大器部分，其具有與該第一裝置類型相關聯的一第三組電晶體；及一第四放大器部分，其具有與一第二裝置類型相關聯的一第四組電晶體，該第四組電晶體與該第一組電晶體互補，其中該第三放大器部分及該第四放大器部分藉由一多埠網路（例如，級間匹配網路）連接。
在一些實施例中，寬頻高線性互補雙向PA/LNA電路進一步包括：一第三放大器部分，其具有與該第二裝置類型相關聯的一第三組電晶體；及一第四放大器部分，其具有與一第二裝置類型相關聯的一第四組電晶體，該第四組電晶體與該第一組電晶體互補，其中該第三放大器部分及該第四放大器部分藉由一多埠網路（例如，級間匹配網路）連接。
在一些實施例中，該互補雙向PA/LNA電路包括：NMOS/PMOS裝置、NPN/PNP雙極裝置、GaN裝置、GaAs裝置、碳奈米管、石墨烯裝置，或其組合。
在一些實施例中，該第三放大器部分及該第四放大器部分藉由一多埠網路（例如，級間匹配網路）連接。
在另一範疇中，一種裝置（例如，一RADAR陣列系統、RF陣列系統、一衛星酬載系統、一衛星接地端子、一5G及/或毫米波基地台、一5G或毫米波手持機、前端電路）包含：一互補雙向波束成形器電路（例如，前端模組（FEM）），該互補雙向波束成形器電路包含：一第一波束成形器部分，其具有與一第一裝置類型相關聯的一第一組電晶體；及一第二波束成形器部分，其具有與一第二裝置類型相關聯的一第二組電晶體，該第二組電晶體與該第一組電晶體互補，其中該第一波束成形器部分經組態以用作用於一給定陣列通道之一第一天線陣列元件之一驅動放大器或一功率放大器，且其中該第二放大器部分經組態以用作用於該給定陣列通道之一第二天線陣列元件之一低雜訊放大器。
在一些實施例中，該互補雙向波束成形器電路包括一升降頻轉換器或一互補雙向升降頻轉換器。
在一些實施例中，該互補雙向波束成形器電路包括一移相器或一互補移相器。
在一些實施例中，該第一放大器部分及該第二放大器部分經由DC連接而連接。
在一些實施例中，該第一放大器部分及該第二放大器部分藉由選自由電DC耦接、電AC耦接、磁耦接、EM耦接或其組合組成之群組的一耦接而連接。
在一些實施例中，該互補雙向PA/LNA電路連接至一第一天線陣列元件。
在一些實施例中，該互補雙向PA/LNA電路連接至兩個或多於兩個天線陣列元件之一集合。
在一些實施例中，該互補雙向PA/LNA電路連接至一極化天線陣列元件。
在另一範疇中，揭示一種方法，其包含：提供一寬頻高線性混合N/PMOS雙向PA/LNA電路，其包含：一第一放大器部分，其具有與一第一裝置類型相關聯的一第一組電晶體；及一第二放大器部分，其具有與一第二裝置類型相關聯的一第二組電晶體，該第二組電晶體與該第一組電晶體互補，其中該第一放大器部分經組態以用作一驅動放大器或一功率放大器，其中該第二放大器部分經組態以用作一低雜訊放大器；運用一第一信號致動經組態為該驅動放大器或該功率放大器之該第一放大器部分以經由一天線或天線陣列傳輸該信號；及致動經組態為該低雜訊放大器之該第二放大器部分以經由該天線或天線陣列接收一第二信號。
在一些實施例中，該方法包括上文所論述之特徵。
在一些實施例中，上文所論述之裝置、方法及/或電路組態係藉由調整偏置電流（例如，使用尾電流源）或偏置電壓來實現。
相關申請案
此巴黎公約申請案主張2022年2月18日提交之名為「BROADBAND ULTRA-COMPACT HIGH-LINEARITY HYBRID N/PMOS Bl-DIRECTIONAL AMPLIFIER」的美國臨時專利申請案第63/311,623號之優先權及權益，該美國臨時專利申請案特此以全文引用之方式併入。
為了促進理解本發明之各種實施例之原理及特徵，在下文中參考該等原理及特徵在說明性實施例中之實施來解釋該等原理及特徵。
本文中所提供的參考清單中引用了一些參考文獻且在本文中所提供的揭示內容中論述了該等參考文獻，其可包括各種專利、專利申請案及公開案。此類參考文獻之引用及/或論述僅被提供以闡明本發明之描述且不承認任何此類參考文獻係本文中所描述之本發明之任何範疇的「先前技術」。就標記而言，「[n]」對應於清單中之第n個參考文獻。在本說明書中引用及論述之所有參考文獻均以全文引用之方式且相同程度地併入本文中，如同各參考文獻單獨地以引用之方式併入。
實例系統
圖1A至圖1C各自展示根據說明性實施例之例示性天線模組系統100（經展示為100a、100b、100c），其經組態有混合雙向PA/LNA電路102（經展示為雙向PA/LNA「1」102a、「2」102b……「N」102N），該電路經組態有一個或多個混合互補放大器級104（例如，寬頻高線性混合互補放大器級）。術語「混合」係指雙向電路（例如，PA/LNA電路），其具有類型1裝置（例如，NMOS或PMOS）及類型2裝置（例如，PMOS或NMOS）兩者，該類型2裝置與類型1裝置互補。在圖1A中，例示性天線模組系統100a經組態以自5G或毫米波相控陣列天線模組驅動且接收信號。在圖1B中，例示性天線模組系統100b經組態以自RF相控陣列天線驅動且接收信號。在圖1C中，例示性系統100c經組態以作為波束成形器驅動且接收信號。
5G 及 / 或毫米波應用。在圖1A中所展示之實例中，例示性5G或毫米波天線模組系統100a包括：5G或毫米波相控陣列天線模組106（經展示具有元件「1」106a、元件「2」106b……元件「N」106n）及相關聯的電路系統，其包括功率放大器及低雜訊放大器（其經展示為混合雙向PA/LNA）；及其他5G或毫米波前端電路系統108（經展示為毫米波前端「1」108a、前端「2」108b……前端「N」108n），其例如實施於前端模組105中。在圖1B中所展示之實例中，針對RF天線模組系統100b展示相同或類似的寬頻高線性混合互補級104。
通道110（亦經展示為110'）展示前端組件111（經展示為111'）及互補雙向PA/LNA電路102（經展示為102'），其由另外兩個混合互補裝置104（經展示為「具有裝置類型1之放大器1」104a及「具有裝置類型2之放大器2」104b）及用於相控陣列元件106（經展示為106'）之一組共用匹配網路112形成。在圖1A中所展示之實例中，具有裝置類型2之放大器2（104b）經組態以用作用於天線陣列元件106'之低雜訊放大器，且具有裝置類型1之放大器1（104a）經組態以用作用於天線陣列元件106'之驅動低雜訊放大器。具有裝置類型1之放大器1（104a）及具有裝置類型2之放大器2 104b經展示為連接至其他前端電路系統108'（例如，混頻器、調變器等，習知的或以其它方式用於前端電路系統）。
混合互補雙向PA/LNA 102經組態以經由電晶體級104之致動在PA模式及LNA模式中操作，而無需T/R開關（用於習知的前端電路中）。在PA模式中，第二電晶體級104b可設定為「接通」，而第一電晶體級104a將為「斷開」（與PMOS電晶體級104b相反或互補）。在LNA模式中，第一電晶體級104a可設定為「接通」，而第二電晶體級10ba將為「斷開」（與NMOS電晶體級104a相反或互補）。
RF 應用。在圖1B中，例示性RF天線模組系統100b包括：RF相控陣列天線模組106（經展示為具有元件「1」106a'、元件「2」106b'……元件「N」106n'）及相關聯的電路系統，其包括功率放大器及低雜訊放大器（經展示為互補雙向PA/LNA）；及其他RF前端電路系統109（經展示為RF前端「1」109a、前端「2」109b……前端「n」109n）。在圖1B中所展示之實例中，針對RF天線模組系統100b展示相同或類似的混合互補雙向PA/LNA 104。
術語「RF」可指本文中所描述的任何射頻通信或應用，例如，5G及/或毫米波，例如，其具有在24 GHz與40 GHz之間的頻率。RF亦可包括具有大於40 GHz之頻率的應用域，該頻率例如高達50 GHz、高達55 GHz、高達60 GHz、高達65 GHz、高達70 GHz等。術語「RF」亦可指代用於RADAR應用以及本文中所描述的其他應用之頻率。
例示性混合N/PMOS雙向PA/LNA之實例電路實施
圖2A展示根據說明性實施例之互補雙向PA/LNA裝置（例如，102）之實例，其經組態有NMOS電晶體級（例如，104a）（經展示為104a'）及PMOS電晶體級（例如，104b）（經展示為104b'）。
習知核心202（參見圖2C）通常僅使用NMOS裝置（經展示為204）。當在PA模式中時，M PA裝置（206'）為「接通」，且M LNA裝置（208'）為「斷開」，如由其尾部開關控制。斷開的M LNA裝置的寄生電容C gd充當PA裝置M PA之中和電容器。LNA模式以類似方式操作。然而，此習知設計可在其裝置閘極偏置、輸出電壓擺幅及阻抗變換方面展現出限制性。在圖2C中所展示之實例中，在VDD = 1V之情況下，在PA模式中，若M PA裝置閘極偏置接近V T，例如，用於高效深度AB類別操作之0.3V，則所要輸出電壓擺幅接近2V單端（V X）（209a），受裝置膝節電壓限制。因此，LNA裝置M LNA之閘極電壓V GS211在長期的時段內超過電壓臨限值V T，且「斷開」LNA裝置可不合需要地變為「接通」。
因此，短的「接通」電阻可在差分M PA裝置閘極之間形成分流，從而降低P out、效率及線性度。因此，習知的NMOS雙向設計（例如，202）將不可避免地必須將其PA裝置閘極電壓V GS增加至A類別模式（例如，0.7 V）以防止M LNA裝置208'不合需要地轉變為「接通」。此外，LNA裝置M LNA及閘極可減少，亦即，用於PA模式之低VDD供應。相較於利用混合N/PMOS之例示性互補雙向PA/LNA核心，組合效應可能導致差或更差的PA效能以及低或更低的P out及效率。
又，高效能前端電路系統通常採用比LNA電源阻抗低的PA負載阻抗。共用與天線介接之相同或共同匹配網路將促使PA裝載及LNA電源具有相同阻抗，此將進一步降低用於習知雙向PA/LNA拓樸之前端效能。
參考圖2B，相比於習知的雙向PA/LNA，自圖2A再現的例示性混合互補雙向PA/LNA核心102利用互補裝置類型（包含N/PMOS，其經展示為NMOS 210及PMOS 212）以及疊接拓樸，在疊接拓樸中，可在PA模式與LNA模式之間致動混合N/PMOS。當PMOS電晶體（經展示為212a、212b）用作LNA裝置M LNA（208）（參見圖式220）時，NMOS電晶體（經展示為210a、210b）保持在「斷開」狀態中，即使LNA裝置M LNA之閘極電壓V GS超過V T亦如此。因此，LNA裝置M LNA208之寄生「斷開」電容可充當PA裝置M PA206之閘極與汲極之間的中和電容器（222）。因此，PA裝置MPA 206之閘極可偏置為接近其用於深度AB類別操作之V T。
當在PA模式中（參見圖式224）時，MPA裝置（206）為「接通」，且M LNA裝置（208）為「斷開」，如由其尾部開關所控制。斷開的M LNA裝置（208）的寄生電容C gd（226）充當PA裝置M PA（206）之中和電容器。
相較於習知的雙向放大器（例如，202，圖2C），用於圖2C中所展示之兩個電路的類似組態之例示性混合N/PMOS雙向PA/LNA（例如，102）放大器可將飽和的輸出功率（P SAT）改良約2 dB且可將效率改良約25%。PA/LNA核心電晶體（206，208）之大小可進一步經最佳化以匹配類似於最佳雜訊源模擬結果的負載牽引模擬結果之阻抗及電抗值。實際上，在例示性互補雙向操作中，被動元件可在各模式中共用，而無需否則會影響輸出功率及雜訊指數效能之T/R開關。
標繪圖214（參見圖2A）展示用於具有無損被動元件之習知的雙向放大器裝置核心（例如，202）及混合N/PMOS雙向PA/LNA裝置核心（例如，102）之較大信號模擬結果（分別為216及218）。該標繪圖展示飽和的輸出功率（P SAT）（217a）顯著改良了約2 dB（自16.7 dB至18.4 dB），且效率（217b）顯著改良了約25%（自33.5%至58.1%）。
用於例示性混合N/PMOS雙向PA/LNA之實例操作方法
圖3A展示經組態有混合N/PMOS雙向PA/LNA放大器級104之兩個集合（經展示為集合302、304）之例示性混合互補雙向PA/LNA 100（經展示為300）的實例之示意圖，作為多級混合N/PMOS雙向裝置之實例。在圖3A中所展示之實例中，例示性混合互補雙向PA/LNA 300包括藉由變壓器耦接之驅動放大器302及功率/低雜訊放大器（304），在該變壓器中，變壓器305a、305b之被動元件及用於各級匹配網路之分佈式平衡-不平衡轉換器307在PA模式及LNA模式中共用。
在圖3A中所展示之實例中，在PA模式中，混合N/PMOS雙向PA/LNA放大器級（302，304）之作為第一放大器（例如，104a）的一實例之NMOS電晶體（經展示為306及306'）可經特性化為共源（CS）拓樸驅動器放大器（參見302）及級聯拓樸功率放大器（參見304）。
且，在LNA模式中，使用混合N/PMOS雙向PA/LNA放大器級（302，304）之作為第二放大器（例如，104b）之一實例的PMOS電晶體（經展示為308及308'）可特性化為CS拓樸驅動器放大器（參見302）及CS拓樸低雜訊放大器（參見304）。
在圖3A中所展示之實例中，混合N/PMOS雙向PA/LNA放大器級（302，304）包括de-Q電阻器（經展示為「R1」、「R2」、「R3」310）及電容器（經展示為「C4」312），該等電阻器及電容器經組態以改良增益之平坦度且匹配各模式中之效能。在此實例中，MOSFET開關314（經展示為314a、314b、314c、314d）用於在兩種模式中控制「導通/斷開」狀態。在PA模式中，LNA PMOS電晶體（308）變為「斷開」，且PMOS寄生電容器C gd（先前在圖2B中展示）用作差分放大器中之中和電容。且，在LNA模式中，PA NMOS電晶體（306）變為「斷開」，且中和LNA PMOS差分放大器。在此實例中，PA/LNA級之LNA包括用於最佳化雜訊指數及最少寄生效應之小電晶體（例如，308），且PA使用大電晶體（例如，306）以獲得足夠的功率容量。包括額外電容器（經展示為C neu316），其經組態以補償由不同電晶體大小引起的C gd不平衡。在例示性拓樸中，PA模式中之共同閘極級之電晶體可用作LNA模式中之開關。
當開關（314c）操作時，寄生「導通」電阻（「R3」310）經引入至LNA輸入。在此實例中，可自實例模擬結果觀察到導通電阻之插入損耗在28 GHz下為1.2 dB且在37 GHz下為1.9 dB，且插入損耗促成LNA模式效能。
在圖3A及圖3B中所展示之實例中，例示性混合互補雙向PA/LNA 100包括用於PA模式之輸出網路及LNA模式之輸入網路的寬頻匹配網路（305a，305b），以及分佈式平衡-不平衡轉換器307，該分佈式平衡-不平衡轉換器可根據裝置電容（C dev）值經設計，該裝置電容值符合PA模式負載牽引模擬結果及LNA模式最佳雜訊源牽引結果。在此實例中，基於模擬結果，分佈式平衡-不平衡轉換器在23.8至45.1 GHz下具有＞85%的被動效率及＞0.8 dB的插入損耗。
圖3B亦展示用於實施於45 nm CMOS SOI中之圖3A之例示性互補雙向PA/LNA的對應的晶粒顯微照片。在該實例中，混合互補雙向PA/LNA 100包括用於PA模式之輸入網路及LNA模式之輸出網路的寬頻匹配網路305a及305b（經展示為305a'、305b'），以及分佈式平衡-不平衡轉換器307（經展示為307'）。例示性互補雙向PA/LNA佔據720 μm×260 μm之核心面積，及850 μm×700 μm之包括接合襯墊的總晶片面積。
圖3C展示圖3A之例示性互補雙向PA/LNA之模擬效能結果。模擬係針對PA模式及LNA模式兩者之PA/LNA核心在28 GHz下執行。在PA模式中，結果展示最大OP 1db為19 dB，步長為0.5 dB，且最大PAE P1db為55%，步長為5%。用於模擬中之參數在表318中展示。
圖3D展示輸出級之分佈式平衡-不平衡轉換器307'（經展示為307''）PA/LNA匹配網路之3D EM模擬。結果展示在20 GHz與45 GHz之間大於85%的效率，及在23.8 GHz與47.2 GHz之間大於-0.8 dB的插入損耗。
多級混合N/PMOS雙向裝置之額外實例
圖4A至圖4E展示根據各種實施例之單級或多級互補雙向PA/LNA電路之額外實例。
單一互補雙向 PA/LNA 電路在圖4A中所展示之實例中，圖1A之互補雙向PA/LNA電路102（經展示為400a）具有互補放大器級104，其經組態有NMOS類型電晶體402及PMOS類型電晶體404。如所提及，互補雙向PA/LNA電路可使用NMOS/PMOS裝置、NPN/PNP雙極裝置、氮化鎵（GaN）裝置、砷化鎵（GaAs）裝置、碳奈米管、石墨烯裝置，或其組合。又，該等裝置可經製造為互補金屬氧化物半導體（CMOS）、雙極接面電晶體（BJT）、場發射電晶體（FET）等。
在圖4A中所展示之實例中，NMOS類型電晶體402及PMOS類型電晶體404在其各別輸入及輸出處連接至各別多埠網路（經展示為406a、406b）或本文中所描述的其他類型的共用匹配電路。多埠網路之實例可包括多埠耦接器、多線圈耦接器，或多線圈變壓器。多埠網路可包括2、3、4、5或6個線圈、耦接器、變壓器，或本文中所描述或提及的任何其他組態。
多級互補雙向 PA/LNA 電路 #1 。在圖4B中所展示之實例中，互補雙向PA/LNA電路102（經展示為400b）包括多級互補放大器，其經組態有互補放大器之兩個集合。在圖4B中，互補放大器之第一集合408包括NMOS類型電晶體402及PMOS類型電晶體404，且互補放大器之第二集合410包括NMOS類型電晶體412及PMOS類型電晶體414。互補放大器（402，404）之第一集合408及互補放大器（412，414）之第二集合410藉由多埠網路416（經展示為416c）連接。級間多埠網路416可包括多埠耦接器、多線圈耦接器，或多線圈變壓器，其例如具有2、3、4、5、6個線圈、耦接器或變壓器，或本文中所描述或提及的任何其他組態。亦關於圖3A至圖3D展示且描述實例。
互補放大器（402，404）之第一集合408之輸入及互補放大器（412，414）之第二集合410之輸出藉由多埠網路（例如，416a，416b）連接。在某些設計組態中，互補放大器之第一集合408及互補放大器之第二集合410之輸入及輸出的多埠網路（例如，416a，416b）可為相同的。在一些實施例中，互補放大器之第一集合408及互補放大器之第二集合410之輸入及輸出的多埠網路（例如，416a，416b）可為不同的。級間多埠網路（例如，416c）亦可經組態以與第一輸入/輸出多埠網路（例如，416a）及/或第二輸入/輸出多埠網路（例如，416b）相同或不同。
多級互補雙向 PA/LNA 電路 #2 。圖4C展示經組態有互補放大器之兩個集合的多級互補雙向放大器之另一組態。在圖4C中，互補放大器之第一集合408包括NMOS類型電晶體402及PMOS類型電晶體404，且互補放大器之第二集合410包括NMOS類型電晶體412及PMOS類型電晶體414。如圖4B中所展示，互補放大器（402，404）之第一集合408及互補放大器（412，414）之第二集合410藉由各別多埠網路416（經展示為416d及416e）連接，而非藉由單個級間多埠網路（例如，416c）連接。級間多埠網路（例如，416c）可包括多埠耦接器、多線圈耦接器，或多線圈變壓器，其例如具有2、3、4、5、6個線圈、耦接器或變壓器，或本文中所描述或提及的任何其他組態。
互補放大器（402，404）之第一集合408之輸入及互補放大器（412，414）之第二集合410之輸出藉由多埠網路（例如，416a，416b）連接。
多級互補雙向 PA/LNA 電路 #1 之實例實施。圖4D展示經組態有互補放大器之兩個集合的多級互補放大器407（參見用於實例電路拓樸之407'）的實例實施，其類似於圖3A中所展示之實例實施。該實施可出於說明性目的而特性化為減少的電路集合，且自身亦可用作功能電路。在圖4D中所展示之實例中，互補放大器之兩個集合包括第一級408中之NMOS/PMOS補集（例如，402，404）（亦經展示為306'及308'）及第二級410中之第二NMOS/PMOS補集（例如，412，414）（亦經展示為306及308）。在圖4D中所展示之實例中，第一級408及第二級410經展示為經由單個級間多埠網路（經展示為416c）連接，但其可以其他組態實施，例如，如關於圖4C或本文中所描述的其他圖所描述。
互補放大器（402，404）之第一集合408之輸入及互補放大器（412，414）之第二集合410之輸出藉由多埠網路（例如，416a，416b）連接。
多級互補雙向 PA/LNA 電路 #2 之實例實施。圖4E展示經組態有互補放大器之兩個集合的多級互補放大器417（參見用於實例電路拓樸之417'）的另一實例實施，其類似於圖3A中所展示之實例實施。該實施亦可出於說明性目的而特性化為減少的電路集合，且自身亦可用作功能電路。在圖4E中所展示之實例中，互補放大器之兩個集合包括第一級418中之PMOS/NMOS補集（例如，422，424）（經展示為308'及306'）及第二級420中之第二NMOS/PMOS補集（例如，426，428）（經展示為306及308）。在圖4E中所展示之實例中，第一級418及第二級420亦經展示為經由單個級間多埠網路（經展示為416c）連接，但其可以其他組態實施，如關於圖4C或本文中所描述的其他圖所描述。
互補放大器（422，424）之第一集合418之輸入及互補放大器（426，428）之第二集合420之輸出藉由多埠網路（例如，416a，416b）連接。
實際上，考慮到此等兩個實例，可使用不同的NMOS或PMOS拓樸之其他組態。
互補雙向裝置之實例耦接。圖5A及圖5B各自展示雙向電路之互補裝置之間的耦接之實例類型。在圖5A中所展示之實例中，針對硬體DC連接展示電晶體層級實施。在圖5B中，展示另一類型之耦接。實際上，該耦接可為基於電DC之耦接、基於電AC之耦接、磁耦接、基於電磁（EM）之耦接，或其組合。
實例天線介面及互補雙向裝置。圖6A、圖6B及圖6C各自展示天線及天線陣列以及其各別介面之實例類型，以及雙向電路之互補裝置。在圖6A中所展示之實例中，（例如，圖1A之）雙向電路之互補裝置經展示為連接至天線陣列之單個天線或單個天線陣列元件。關於圖3A展示且描述實例介面。雖然針對圖1A之拓樸展示了該拓樸，但天線介面可由本文中所描述之實施例中之任一者來使用，包括關於圖1至圖5、圖6D及圖6E所描述之實施例。
在圖6B中所展示之實例中，（例如，圖1A之）雙向電路之互補裝置經展示為連接至天線陣列之至少兩個天線或至少兩個天線陣列元件。在圖3A中所展示之實例中，例如，如本文中所描述之多個耦接器、線圈或變壓器可用以提供至具有兩個或多於兩個饋入線（610，612）之第二天線或第二天線陣列元件的連接。雖然針對圖1A之拓樸展示了該拓樸，但天線介面可由本文中所描述之實施例中之任一者來使用，包括關於圖1至圖5、圖6D及圖6E所描述之實施例。
在圖6C中所展示之實例中，（例如，圖1A之且適用於本文中所描述的其他組態之）雙向電路的互補裝置經展示為在天線陣列之極化天線或極化天線陣列元件處連接。在圖3A中所展示之實例中，例如，如本文中所描述之多個耦接器、線圈或變壓器可用以提供至具有兩個或多於兩個饋入線之極化天線或極化天線陣列元件的連接。並且，雖然針對圖1A之拓樸展示了該拓樸，但天線介面可由本文中所描述之實施例中之任一者來使用，包括關於圖1至圖5、圖6D及圖6E所描述之實施例。
實例共用匹配或天線介面及互補雙向裝置。圖6D及圖6E各自展示天線及天線陣列以及其各別介面之實例類型，以及雙向電路之互補裝置。
在圖6D中所展示之實例中，（例如，圖1A之）雙向電路的互補裝置經展示為藉由多埠網路（經展示為618）連接至天線陣列之單個天線（例如，602）或單個天線陣列元件。如本文中所描述，多埠網路（例如，618）可包括多埠耦接器、多線圈耦接器，或多線圈變壓器，其例如具有2、3、4、5、6個線圈、耦接器或變壓器，或本文中所描述或提及的任何其他組態。
圖6E展示（例如，圖1A之）雙向電路的互補裝置藉由多埠耦接器（經展示為618）連接至天線陣列之單個天線（例如，602）或單個天線陣列元件。線圈及變壓器在其內具有捲繞或彎曲。耦接器為不具有此等特徵之結構。雖然針對圖1A之拓樸展示了該拓樸，但天線介面可由本文中所描述之實施例中之任一者來使用，包括關於圖1至圖5、圖6D及圖6E所描述之實施例。
實例互補雙向電路
圖7A及圖7B各自展示用於其他應用之互補雙向電路之實例組態。在圖7A中所展示之實例中，互補雙向電路可實施為互補雙向緩衝器702。在圖7B中所展示之實例中，互補雙向電路可實施為互補雙向濾波器704。
互補雙向緩衝器702可實施為兩個電路706、708之間的緩衝器。互補雙向濾波器704可實施為低通濾波器、帶通濾波器及高通濾波器。電路706、708之實例可包括其他前端組件、混頻器、調變器等。互補雙向緩衝器或互補雙向濾波器可使用放大器（例如，寬頻高線性混合N/PMOS級）及本文中所描述的各種組態以及設計來實施。
實例互補雙向波束成形器
波束成形器應用。返回參考圖1C，展示例示性波束成形器模組系統100（經展示為100c），其包括混合互補波束成形器（經展示為波束成形器「1」140a……波束成形器「n」140b），該混合互補波束成形器使用混合互補雙向放大器（例如，102）（經展示為142a、142b、142c、142d）來實施。圖1C展示使用混合互補雙向放大器（例如，142a、142b、142c及142d）之波束成形器的四個實例組態（經展示為144、146、148及150）。在實例組態144中，展示混合互補雙向放大器142a，其與混合互補雙向升降頻轉換器152（經展示為152a）及混合互補雙向移相器154（經展示為154a）一起操作。波束成形器（例如，140）連接至相控陣列106（經展示為106a''及106n''）。
波束成形操作可用以改良經接收信號之信雜比，消除不合需要的干擾源，且將經傳輸信號聚焦至特定位置。例示性波束成形操作可用於感測器或天線陣列，其包括MIMO無線通信系統，諸如5G、毫米波、LTE及WLAN，以及其他RF應用，諸如RADAR及本文中所描述的其他應用。
在圖1C中所展示之實例中，混合互補雙向放大器142a可經組態為互補雙向放大器、PA/LNA電路、混合N/PMOS級，或本文中所描述的各種組態。儘管展示為介接至混合互補雙向升降頻轉換器152a，但混合互補雙向放大器142a可替代地介接至混合互補雙向移相器154a或其他波束成形器電路。
實例組態（例如，146、148及150）展示不同實例組態，其中可使用互補雙向放大器、PA/LNA電路及混合N/PMOS級。
在實例組態146中，展示混合互補雙向放大器142b，其與升降頻轉換器152（經展示為152b）及混合互補雙向移相器154（經展示為154b）一起操作。
在實例組態148中，展示混合互補雙向放大器142c，其與升降頻轉換器152（經展示為152c）及移相器154（經展示為154c）一起操作。
在實例組態150中，展示混合互補雙向放大器142b，其與混合互補雙向升降頻轉換器152（經展示為152d）及移相器154（經展示為154d）一起操作。
實際上，各種實例中之電路系統的序列可變化且可包括額外電路系統。
額外實驗結果及實例
進行研究以開發且評估例如用於多頻帶5G大規模MIMO系統[1]及本文中所描述的各種其他應用之寬頻超緊湊型高線性無開關混合N/PMOS雙向PA/LNA前端。原型設計系統包括混合N/PMOS雙向PA/LNA前端，例如，如本文中關於圖1 至圖7所描述。
該研究執行各種電路系統及經製造對應的裝置之模擬。該等模擬似乎對應於經量測結果，且展示用於各種RF應用之混合互補雙向放大器電路的強力效力。實驗結果及模擬展示混合互補雙向放大器電路實現了目前先進技術雙向PA/LNA效能，包括具有高線性度及低雜訊之目前先進技術雙向操作，自26至39 GHz且在緊湊型晶片尺寸內之無T/R開關的目前先進技術寬頻操作。結果表明混合互補雙向放大器電路對多頻帶5G大規模MIMO系統以及本文中所描述的其他應用具有較大適用性。圖8A、圖8B、圖8C、圖8D、圖8E及圖8F展示在研究本文中所描述的混合互補雙向PA/LNA及/或放大器之開發及評估期間執行的量測結果及相關聯的量測之各種範疇。
PA 模式量測。圖8A展示PA模式中之小信號S參數及大信號連續波（CW）量測結果，其中經量測偏差條件為VG Tx= 0.35V，VG PA= 0.28V，VG CAS= 1.3V，VDD Tx= 1V，且VDD PA= 2V。在圖8A中，可觀察到，峰值增益（S21）具有27.8 GHz下之18.9 dB，且自25.3至42.0 GHz頻寬為3 dB。輸入回程損耗（S11）自28.0至41.0 GHz為＜10 dB。在28 GHz下，PA模式在19.4 dBm PSAT下實現42.9% PAE Peak且在17.8 dBm P1dB下實現34.9% PAE。在37 GHz下，PA模式在18.0 dBm PSAT下實現34.1% PAE Peak且在17.3 dBm P1dB下實現32.4% PAE。在26至39 GHz內，PA模式實現＞ 16.3dBm P1dB，其中在P1dB下＞30.0%。PA模式展示在26至39 GHz內的16.3至18.4 dBm的平坦P1dB及在P1dB下的30.0至34.9%的平坦PAE，驗證了寬頻大信號匹配。圖8C展示用於PA模式量測之實例量測設定。
LNA 模式量測。圖8B展示LNA模式中之小信號S參數、雜訊指數及2載頻調（IIP3）量測結果，其中經量測偏差條件為VDD Rx= VDD LNA= 0 V，VG Rx= 0.65 V，VG LNA= 0.55 V，且VSS Rx= VSS LNA= 1.1 V。在圖8B中，峰值增益（S21）在30.3 GHz下為17.6 dB，其中自27.0至38.0 GHz為3 dB頻寬。輸入回程損耗（S11）自24.0至39.0 GHz為＜8.6 dB，且輸出回程損耗（S22）自26.3至42.0 GHz為＜10 dB。最小雜訊指數（NF）在26 GHz下為5.2 dB，且總NF自24.0至40.0 GHz為＜7.8 dB。對於2載頻調（IIP3）量測，具有100 MHz偏移之兩個載頻調在24.0至42.0 GHz內分別應用於LNA輸入。在28 GHz下，LNA模式實現了-8.6 dBm輸入P1dB、11.0 dBm PSAT及0.9 dBm IIP3。在37 GHz下，LNA模式實現了-7.6 dBm輸入P1dB、10.5 dBm PSAT及1.4 dBm IIP3。在26.0至39.0 GHz內，LNA模式實現了＞ -0.9 dBm IIP3及＞ 10 dBm P SAT。圖8C亦展示用於LNA模式量測之實例量測設定。
圖8E展示使用單個載波64-QAM調變信號之調變量測結果。對於250 MSym/s（1.5 Gb/s）單一載波64-QAM信號，在28 GHz下，PA模式實現了12.0 dBm平均P out（P avg）及16.2%的平均PAE（PAE avg），以及-26.2 dB rms。在37 GHz下，PA模式實現了11.4 dBm平均P out（P avg）及16.7%的平均PAE（PAE avg），以及-24.8 dB rms EVM。圖8D展示用於調變量測設定之實例量測設定。
表1展示先前技術5G毫米波雙向、單向寬頻PA/LNA及例示性混合雙向PA/LNA當中的效能比較。 表1
   此工作 [2] Lokhandwala TMTT 2020 [3] J. Pang JSSC 2020 [41] J. Wang RFIT 2020 [5] F. Wang JS9C 2021 [6] Chauhan GSMM 2018
技術 45nm CMOS SOI 45nm CMOS SOI 65nmCMOS 6JjnmCMOS 45nm CMOS SOI 45nm CMOS SOI
拓樸 雙向 雙向 雙向 雙向 僅PA單向* 僅LNA單向*
核心面積（mm 2） 0.19 2.1 0.11 0.26 0.21 0.2
PA模式
增益（dB） 18.9 17.6 15.0 35.0 20.5 空值
BW -2Db增益（GHz） 25.3至42.0 22.7至40.0 22.0至34.0** 24.5至27.0 25.8至43.4
OP 1 dBBW -1dB（GHz） 25.0至37.0 空值 空值 空值 22.0至37.0
頻率（GHz） 26.0 28.0 37.0 39.0 28.0 37.0 28.0 28.0 28.0 37.0 39.0
P SAT（dBm） 19.2 19.4 18.0 17.2 19.0** 17.5** 15.1 16.0 20.4 20.2 19.1
op 1dB（dBm） 18.4 17.8 17.3 16.3 18.5** 空值 11.3 14.4 19.1 18.9 18.0
PAE peak（%） 37.0 42.9 34.1 33.1 18.0** 11.0** 20.0 23.2 45.0 36.7 38.6
PAE pidB（%） 33.6 34.9 32.4 29.9 18.0** 空值 14.0** 14.5 42.5 37.7 37.3
調變方案 64-QAM 空值 空值 64 QAM 64-QAM OFDM
資料速率（Gb/s） 1.5 空值 空值 2.4 0.8
EVM（dB） -25.4 -26.2 -24.8 -26.3 空值 空值 -26.4 -25.1 -25.1 -25.1
P avg（dBm） 12.3 12.0 11.5 10.8 空值 空值 12.9 11.3 10.2 10.2
PAE avg（%） 15.9 16.2 16.7 14.7 空值 空值 空值 16.6 13.6 13.4
供應（V） 2.0 4.0 1.0 1.0 2.0
大信號DC功率（mW） 171@OP 1dB 450@P SAT 149@ OP 1dB 121@OP 1dB 195@OP 1dB**
LNA-Mode
增益（dB） 17.6 19.3 15.0 25.5 NA 20.0
BW -3dB 增益（GHz） 27.0至38.0 19.7至40.0 23.0至34.0** 26.5至28.5 24.0至47.5
頻率（GHz） 25.0 28.0 37.0 39.0 18.0至42.0 28.0 28.0 24. 0 28.0 39.0
IP 1dB（dBm） -7.4 -8.6 -7.6 -7.1 -16.0 -14.6 † -22.0 -17.0 -19.0 -16.0
IIP3（dBm） 1.6 0.9 1.4 1.9 -6.4 † -5.0 -12.4 † -7.4 † -9.4 † -6.4 †
雜訊指數（dB） 5.2至7.8 4.0 4.2至5.0 5.9 4.2至5.5
供應（V） 1.1 10 1.0 1.0 1.1
靜態DC功率（mW） 66 36 31 50 58
*效能不包括T/R開關。典型的T/R開關損耗=24至42 GHz[2]內的1 dB **自紙面估計 †使用IIP3 = IP 1dB+ 9.6 dB估計
自表1，可觀察到，例示性混合互補雙向PA/LNA展現寬頻及高P out/效率雙向毫米波前端。考慮到例示性設計去除T/R開關，其中T/R開關損耗在此頻率範圍[2]中通常為1 dB，例示性雙向前端相較於圖8之經報告單向設計不僅實現競爭性效能，且亦提供實質上減少的矽面積。
論述
習知的雙向放大器架構常常由與信號路徑開關置放在一起的兩個反平行放大器組成，以控制放大器模式及方向。儘管此等習知的拓樸改良該設計，但其因具有用於兩個放大器及開關之許多單獨的匹配網路而增加了晶片面積，且增加了切換損耗，從而降低了放大器雜訊效能、線性度及輸出功率。另一方面，儘管已報告一些雙向前端，但其均使用相同類型的裝置，例如，僅NMOS，其產生降低的大信號效能、窄頻寬，以及極其有限的放大器雜訊、效率及功率能力。
結論
本文中所提供的參考清單中引用了一些參考文獻且在本文中所提供的揭示內容中論述了該等參考文獻，其可包括各種專利、專利申請案及公開案。此類參考文獻之引用及/或論述僅被提供以闡明本發明之描述且不承認任何此類參考文獻係本文中所描述之本發明之任何範疇的「先前技術」。就標記而言，「[n]」對應於清單中之第n個參考文獻。在本說明書中引用及論述之所有參考文獻均以全文引用之方式且相同程度地併入本文中，如同各參考文獻單獨地以引用之方式併入。
儘管本發明之實例實施例在一些情況下在本文中詳細地解釋，但應理解，亦涵蓋其他實施例。因此，不希望本發明在其範疇內限於以下描述中所闡述或圖式中所說明之構造之細節及組件之配置。本發明能夠具有其他實施例，且能夠以各種方式實踐或實施。
亦應注意，除非上下文明確另外指定，否則如本說明書及隨附申請專利範圍中所用之單數形式「一（a/an）」及「該（the）」包括複數個指示物。在本文中，範圍可表示為「約」或「5大致」一個特定值及/或至「約」或「大致」另一特定值。當表示此類範圍時，其他例示性實施例包括一個特定值及/或至另一特定值。
「包含（comprising）」、「含有（containing）」或「包括（including）」意謂至少所指定的化合物、元素、粒子或方法步驟存在於組合物或製品或方法中，但不排除存在其他化合物、材料、粒子、方法步驟，即使此類其他化合物、材料、粒子、方法步驟具有與所指定的化合物、材料、粒子、方法步驟相同的功能。
在描述實例實施例時，出於清楚起見將訴諸術語。希望各術語涵蓋如由熟習此項技術者所理解之其最廣泛含義，且包括以類似方式操作以實現類似目的之所有技術等效物。亦應理解，對一個或多個方法步驟之提及不排除額外方法步驟或清楚確認之彼等步驟之間的中間方法步驟之存在。方法步驟可在不脫離本發明之範疇之情況下以不同於本文中所描述的方法步驟之次序來執行。類似地，亦應理解，裝置或系統中之一個或多個組件的提及不排除額外組件或清楚確認之彼等組件之間的中間組件之存在。
如本文中所使用，術語「約」意謂大致、大約、粗略地或約。當術語「約」與數值範圍結合使用時，其藉由在闡述之數值之上及之下擴展邊界來修改該範圍。一般而言，術語「約」在本文中用以修改數值到所陳述值上方及下方10%之偏差。在一個範疇中，術語「約」意謂加上或減去所使用數字之數值的10%。因此，約50%意謂在45%至55%之範圍內。在本文中利用端點敍述之數值範圍包括該範圍內包含的所有數字及分數（例如1至5包括1、1.5、2、2.75、3、3.90、4、4.24及5）。
類似地，在本文中利用端點敍述之數值範圍包括該範圍內包含的子範圍（例如，1至5包括1至1.5、1.5至2、2至2.75、2.75至3、3至3.90、3.90至4、4至4.24、4.24至5、2至5、3至5、1至4及2至4）。亦應理解，假定所有數字及其分數均由術語「約」修飾。
如下文及整個此文件中所列之以下專利、申請案及公開案特此以全文引用之方式併入本文中。 [1]B. Sadhu等人,“用於5G通信之具有併發雙極化操作及正交相位以及增益控制的28-GHz 32元素TRX相控陣列IC（A 28-GHz 32-Element TRX Phased-Array IC with Concurrent Dual- Polarized Operation and Orthogonal Phase and Gain Control for 5G Communications）” IEEE JSSC,第52卷,第12號,第3373至3391頁, 2017年12月. [2]M. Lokhandwala等人,“用於45-nm CMOS SOI中之相控陣列的高功率24至40-GHz傳輸-接收前端（A High-Power 24-40-GHz Transmit-Receive Front End for Phased Arrays in 45-nm CMOS SOI）”, IEEE TMTT,第68卷,第11號,第4775至4786頁, 2020年11月. [3]J. Pang等人,“利用支援用於5G NR之雙極化MIMO之中和的雙向技術之28-GHz CMOS相控陣列波束成形器（A 28-GHz CMOS Phased-Array Beamformer Utilizing Neutralized Bi-Directional Technique Supporting Dual-Polarized MIMO for 5G NR）" IEEE JSSC,第55卷,第9號,第2371至2386頁, 2020年9月. [4]J. Wang等人,“具有用於5-G通信之基於變壓器的T/R開關的24.25至27.5 GHz前端模組（A 24.25-27.5 GHz Front-End Module with Transformer-Based T/R Switch for 5-G communications）” IEEE Int.Symp.Radio-Freq. Integration Technology,第205至207頁, 2020年9月. [5]F. Wang及H. Wang, “具有分佈式平衡-不平衡轉換器輸出網路的寬頻線性超緊湊型毫米波功率放大器：分析與設計（A Broadband Linear Ultra-Compact mm-Wave Power Amplifier With Distributed-Balun Output Network: Analysis and Design）” IEEE JSSC,第56卷,第8號,第2308至2323頁, 2021年8月. [6]V. Chauhan及B. Floyd, “用於5G蜂巢式頻帶之24至44 GHz UWB LNA（A 24-44 GHz UWB LNA for 5G Cellular Frequency Bands）” Global Symp. Millimeter Waves,第1至3頁,2018年5月.
100:例示性天線模組系統 100a:例示性天線模組系統 100b:例示性天線模組系統 100c:例示性天線模組系統 102:混合雙向PA/LNA電路 102':互補雙向PA/LNA電路 102a:雙向PA/LNA 102b:雙向PA/LNA 102n:雙向PA/LNA 104:混合互補放大器級 104a:NMOS電晶體級 104a':NMOS電晶體級 104b:PMOS電晶體級 104b':PMOS電晶體級 105:前端模組 106:5G或毫米波相控陣列天線模組 106':相控陣列元件 106a:元件 106a':元件 106a'':相控陣列 106b:元件 106b':元件 106n:元件 106n':元件 106n'':相控陣列 108:5G或毫米波前端電路系統 108':其他前端電路系統 108a:毫米波前端 108b:前端 108n:前端 109:其他RF前端電路系統 109a:RF前端 109b:前端 109n:前端 110:通道 110':通道 111:前端組件 111':前端組件 112:共用匹配網路 140:波束成形器 142a:混合互補雙向放大器 142b:混合互補雙向放大器 142c:混合互補雙向放大器 142d:混合互補雙向放大器 144:實例組態 146:實例組態 148:實例組態 150:實例組態 152:混合互補雙向升降頻轉換器 152a:混合互補雙向升降頻轉換器 152b:升降頻轉換器 152c:升降頻轉換器 152d:混合互補雙向升降頻轉換器 154:混合互補雙向移相器 154a:混合互補雙向移相器 154b:混合互補雙向移相器 154c:移相器 154d:移相器 202:習知核心 204:NMOS裝置 206:PA裝置M PA206':M PA裝置 208:LNA裝置M LNA208':M LNA裝置 209a:V X210:NMOS 210a:NMOS電晶體 210b:NMOS電晶體 211:閘極電壓V GS212:PMOS 212a:PMOS電晶體 212b:PMOS電晶體 214:標繪圖 216:較大信號模擬結果 217a:飽和的輸出功率 217b:效率 218:較大信號模擬結果 220:圖式 222:中和電容器 224:圖式 226:寄生電容C gd300:例示性混合互補雙向PA/LNA 302:驅動放大器 304:功率/低雜訊放大器 305a:變壓器 305a':寬頻匹配網路 305b:變壓器 305b':寬頻匹配網路 306:NMOS晶體管 306':NMOS晶體管 307:分佈式平衡-不平衡轉換器 307':分佈式平衡-不平衡轉換器 307'':分佈式平衡-不平衡轉換器 308:PMOS電晶體 308':PMOS電晶體 310:de-Q電阻器 312:電容器 314:MOSFET開關 314a:MOSFET開關 314b:MOSFET開關 314c:MOSFET開關 314d:MOSFET開關 316:額外電容器 318:表 400a:互補雙向PA/LNA電路 400b:互補雙向PA/LNA電路 402:NMOS類型電晶體 404:PMOS類型電晶體 406a:多埠網路 406b:多埠網路 407:多級互補放大器 407':多級互補放大器 408:互補放大器之第一集合 410:互補放大器之第二集合 412:NMOS類型電晶體 414:PMOS類型電晶體 416:多埠網路 416a:多埠網路 416b:多埠網路 416c:多埠網路 416d:多埠網路 416e:多埠網路 417:多級互補放大器 417':多級互補放大器 418:第一級 420:第二級 422:PMOS/NMOS補集 424:PMOS/NMOS補集 426:第二NMOS/PMOS補集 428:第二NMOS/PMOS補集 602:天線 610:饋入線 612:饋入線 618:多埠網路 702:互補雙向緩衝器 704:互補雙向濾波器 706:電路 708:電路
本發明之特定實施例的以下詳細描述當結合附圖閱讀時將得到更好的理解。出於說明本發明之目的，特定實施例展示於圖式中。然而，應理解，本發明不限於圖式中所展示之實施例的精確配置及工具。
圖1A至圖1C各自展示根據說明性實施例之例示性天線模組系統，其經組態有混合互補雙向PA/LNA電路，該混合互補雙向PA/LNA電路經組態有一個或多個混合互補放大器級104。
圖2A、圖2B及圖2C展示根據說明性實施例之互補雙向PA/LNA裝置及其相關聯的操作之實例，該互補雙向PA/LNA裝置經組態有寬頻高線性混合NMOS電晶體級以及PMOS電晶體級。
圖3A展示經組態有混合N/PMOS雙向PA/LNA放大器級104之兩個集合的例示性混合互補雙向PA/LNA 100之實例之示意圖，作為多級混合N/PMOS雙向裝置之實例。
圖3B亦展示用於實施於45 nm CMOS SOI中之圖3A之例示性互補雙向PA/LNA的對應的晶粒顯微照片。
圖3C及圖3D各自展示圖3A之例示性互補雙向PA/LNA之模擬效能結果。
圖4A至圖4E展示根據各種說明性實施例之例如圖1A的單級或多級互補雙向PA/LNA電路之額外實例。
圖5A及圖5B各自展示根據說明性實施例之雙向電路的互補裝置之間的耦接之實例類型。
圖6A、圖6B、圖6C、圖6D及圖6E各自展示天線及天線陣列以及其各別介面之實例類型，以及雙向電路之互補裝置。
圖7A及圖7B各自展示用於其他應用之互補雙向電路之實例組態。
圖8A、圖8B、圖8C、圖8D、圖8E及圖8F展示在研究本文中所描述的混合互補雙向PA/LNA及/或放大器之開發及評估期間執行的量測結果及相關聯的量測之各種範疇。
100a:例示性天線模組系統
102a:雙向PA/LNA
102b:雙向PA/LNA
102n:雙向PA/LNA
104a:NMOS電晶體級
104b:PMOS電晶體級
105:前端模組
106:5G或毫米波相控陣列天線模組
106':相控陣列元件
106a:元件
106b:元件
106n:元件
108':其他前端電路系統
108a:毫米波前端
108b:前端
108n:前端
110:通道
110':通道
111:前端組件
111':前端組件
112:共用匹配網路

Claims (26)

  1. 一種裝置，其包含： 一互補雙向PA/LNA電路，其包含： 一第一放大器部分，其具有與一第一裝置類型相關聯的一第一組電晶體；及 一第二放大器部分，其具有與一第二裝置類型相關聯的一第二組電晶體，該第二組電晶體與該第一組電晶體互補， 其中該第一放大器部分經組態以用作一驅動放大器或一功率放大器， 其中該第二放大器部分經組態以用作一低雜訊放大器。
  2. 如請求項1之裝置，其進一步包含： （i）一共用PA/LNA匹配網路，其耦接至該互補雙向PA/LNA電路之統一LNA輸入/PA輸出，或（ii）一多埠網路。
  3. 如請求項1之裝置，其中該互補雙向PA/LNA包括一整合式前端傳輸器（TX）及接收器（RX）鏈。
  4. 如請求項1之裝置，其中該互補雙向PA/LNA經組態以用於PA深度AB類別偏置及裝置疊接操作。
  5. 如請求項1之裝置，其中第一放大器級包括經組態以用作該低雜訊放大器之一PMOS電晶體級，且第二放大器級包括經組態以用作一功率驅動或功率放大器之一NMOS電晶體級。
  6. 如請求項1之裝置，其中該第一放大器級包括經組態以用作該低雜訊放大器之一NMOS電晶體級，且該第二放大器級包括經組態以用作一功率驅動或功率放大器之一PMOS電晶體級。
  7. 如請求項1至6中任一項之裝置，其中該互補雙向PA/LNA電路進一步包括： 一第三放大器部分，其具有與該第一裝置類型相關聯的一第三組電晶體；及 一第四放大器部分，其具有與一第二裝置類型相關聯的一第四組電晶體，該第四組電晶體與該第一組電晶體互補，其中該第三放大器部分及該第四放大器部分藉由一多埠網路連接。
  8. 如請求項1至6中任一項之裝置，其中該互補雙向PA/LNA電路進一步包括： 一第三放大器部分，其具有與該第二裝置類型相關聯的一第三組電晶體；及 一第四放大器部分，其具有與一第二裝置類型相關聯的一第四組電晶體，該第四組電晶體與該第一組電晶體互補，其中該第三放大器部分及該第四放大器部分藉由一多埠網路連接。
  9. 如請求項7之裝置，其中該第三放大器部分及該第四放大器部分藉由一多埠網路連接。
  10. 如請求項1至6中任一項之裝置，其中該互補雙向PA/LNA電路包括：NMOS/PMOS裝置、NPN/PNP雙極裝置、氮化鎵（GaN）裝置、砷化鎵（GaAs）裝置、碳奈米管、石墨烯裝置，或其組合。
  11. 一種裝置，其包含： 一互補雙向波束成形器電路，其包含： 一第一波束成形器部分，其具有與一第一裝置類型相關聯的一第一組電晶體；及 一第二波束成形器部分，其具有與一第二裝置類型相關聯的一第二組電晶體，該第二組電晶體與該第一組電晶體互補， 其中該第一波束成形器部分經組態以用作用於一給定陣列通道之一第一天線陣列元件之一驅動放大器或一功率放大器；且 其中該第二放大器部分經組態以用作用於該給定陣列通道之一第二天線陣列元件之一低雜訊放大器。
  12. 如請求項11之裝置，其中該互補雙向波束成形器電路包括一個或多個升降頻轉換器或一個或多個互補雙向升降頻轉換器。
  13. 如請求項11之裝置，其中該互補雙向波束成形器電路包括一個或多個移相器或一個或多個互補雙向移相器。
  14. 如請求項11之裝置，其中該互補雙向波束成形器電路包括一個或多個濾波器或一個或多個互補雙向濾波器。
  15. 如請求項11之裝置，其中該互補雙向波束成形器電路包括一個或多個緩衝器或一個或多個互補雙向緩衝器。
  16. 如請求項11至15中任一項之裝置，其中該第一放大器部分及該第二放大器部分經由DC連接來連接。
  17. 如請求項11至15中任一項之裝置，其中該第一放大器部分及該第二放大器部分藉由選自由電DC耦接、電AC耦接、磁耦接、EM耦接或其組合組成之群組的一耦接而連接。
  18. 如請求項11至15中任一項之裝置，其中該互補雙向PA/LNA電路連接至一第一天線陣列元件。
  19. 如請求項11至15中任一項之裝置，其中該互補雙向PA/LNA電路連接至兩個或多於兩個天線陣列元件之一集合。
  20. 如請求項11至15中任一項之裝置，其中該互補雙向PA/LNA電路連接至一極化天線陣列元件之一個或多個饋源。
  21. 如請求項11至15中任一項之裝置，其中該裝置包括如請求項2至10中任一項之特徵。
  22. 一種裝置，其包含： 一互補雙向電路，其包含： 一第一裝置雙向部分，其具有用於一第一電路之與一第一裝置類型相關聯的一第一組電晶體；及 一第二裝置雙向部分，其具有用於一第二電路之與一第二裝置類型相關聯的一第二組電晶體，該第二組電晶體與該第一組電晶體互補， 其中該互補雙向電路經組態為一緩衝器或一濾波器。
  23. 如請求項22之裝置，其中該裝置包括如請求項1至21中任一項之特徵。
  24. 一種方法，其包含： 提供一混合N/PMOS雙向PA/LNA電路，其包含： 一第一放大器部分，其具有與一第一裝置類型相關聯的一第一組電晶體；及 一第二放大器部分，其具有與一第二裝置類型相關聯的一第二組電晶體，該第二組電晶體與該第一組電晶體互補， 其中該第一放大器部分經組態以用作一驅動放大器或一功率放大器， 其中該第二放大器部分經組態以用作一低雜訊放大器， 運用一第一信號致動經組態為該驅動放大器或該功率放大器之該第一放大器部分，以經由一天線或天線陣列傳輸該信號；及 致動經組態為該低雜訊放大器之該第二放大器部分以經由該天線或天線陣列接收一第二信號。
  25. 如請求項24之方法，其具有如請求項1至23中任一項之特徵。
  26. 如請求項24或25之方法，其中裝置及/或電路組態係藉由調整偏置電流（例如，使用尾電流源）或偏置電壓來實現。
TW112106010A 2022-02-18 2023-02-18 混合互補雙向放大器及裝置 TW202341645A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263311623P 2022-02-18 2022-02-18
US63/311,623 2022-02-18

Publications (1)

Publication Number Publication Date
TW202341645A true TW202341645A (zh) 2023-10-16

Family

ID=87578870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112106010A TW202341645A (zh) 2022-02-18 2023-02-18 混合互補雙向放大器及裝置

Country Status (2)

Country Link
TW (1) TW202341645A (zh)
WO (1) WO2023158842A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017006442T5 (de) * 2016-12-21 2019-09-19 Intel Corporation Drahtlose kommunikationstechnologie, einrichtungen und verfahren
TW202329611A (zh) * 2016-12-29 2023-07-16 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10848197B2 (en) * 2018-05-04 2020-11-24 Psemi Corporation Hybrid coupler based T/R switch

Also Published As

Publication number Publication date
WO2023158842A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
Chen et al. A broadband stacked power amplifier in 45-nm CMOS SOI technology
CN107743686B (zh) 具有旁路拓扑的射频开关
US10153803B2 (en) Receiving circuit, wireless communication module, and wireless communication device
US11533096B2 (en) Reconfigurable, bi-directional, multi-band front end for a hybrid beamforming transceiver
US10505533B2 (en) Systems and methods to switch radio frequency signals for greater isolation
US10778211B2 (en) Switching circuit and semiconductor module
US8190099B2 (en) Switch-less bidirectional amplifier
Lee et al. 28 GHz RF front-end structure using CG LNA as a switch
US20210203374A1 (en) Hybrid Coupler Based T/R Switch
US20220345096A1 (en) RFFE LNA Topology Supporting Both Noncontiguous Intraband Carrier Aggregation and Interband Carrier Aggregation
US20240048137A1 (en) RF Switch with Bypass Topology
Tang et al. A 140 GHz T/R Front-End Module in 22 nm FD-SOI CMOS
US20210320634A1 (en) Amplifiers suitable for mm-wave signal splitting and combining
TWI548206B (zh) 基於ｆｅｔ電阻式混頻器的小型高線性單晶微波積體電路
US20230163732A1 (en) Balanced amplifier arrangement for power control and improved deep back-off efficiency
JP2004007703A (ja) 非対称、電圧最適化、広帯域共通ゲート双方向ｍｍｉｃ増幅器
US10848197B2 (en) Hybrid coupler based T/R switch
TW202341645A (zh) 混合互補雙向放大器及裝置
US20220158666A1 (en) Radio frequency front-end
Hill et al. A 1-to-18GHz distributed-stacked-complementary triple-balanced passive mixer with up to 33dBm IIP3 and integrated LO driver in 45nm CMOS SOI
Shiba et al. F-band bidirectional amplifier using 75-nm InP HEMTs
Li et al. A Ku-Band Self-Biased Bidirectional Amplifier in $0.25\\mu\mathrm {m} $ PHEMT Technology
Shireesha et al. Broadband 2W transmit/receive module using indigenous GaAs & GaN MMICs
KR101567472B1 (ko) 송수신 스위치가 없는 양방향 증폭장치
Eltaliawy CMOS Front-End Circuits in 45-nm SOI Suitable for Modular Phased-Array 60-GHz Radios