KR102048681B1 - 씰드된 수정 진동자 및 이를 포함한 반도체 패키지 - Google Patents

씰드된 수정 진동자 및 이를 포함한 반도체 패키지 Download PDF

Info

Publication number
KR102048681B1
KR102048681B1 KR1020130018869A KR20130018869A KR102048681B1 KR 102048681 B1 KR102048681 B1 KR 102048681B1 KR 1020130018869 A KR1020130018869 A KR 1020130018869A KR 20130018869 A KR20130018869 A KR 20130018869A KR 102048681 B1 KR102048681 B1 KR 102048681B1
Authority
KR
South Korea
Prior art keywords
substrate
sealed
semiconductor package
crystal oscillator
quartz
Prior art date
Application number
KR1020130018869A
Other languages
English (en)
Other versions
KR20140105108A (ko
Inventor
박재진
이희석
현지환
추강엽
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130018869A priority Critical patent/KR102048681B1/ko
Priority to US13/803,308 priority patent/US9048808B2/en
Publication of KR20140105108A publication Critical patent/KR20140105108A/ko
Application granted granted Critical
Publication of KR102048681B1 publication Critical patent/KR102048681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

씰드된 수정 진동자 및 이를 포함한 반도체 패키지가 제공된다. 상기 반도체 패키지는 패키지 기판; 상기 패키지 기판의 일면 상에 형성된 접적회로 칩; 및 상기 패키지 기판의 내측, 일면 및 타면 중 적어도 하나에 형성된 씰드된 수정 진동자(sealed quartz oscillator)를 포함하되, 상기 씰드된 수정 진동자는 기판과, 상기 기판의 일면 상에 형성된 수정 블랭크(quartz blank)와, 상기 수정 블랭크의 적어도 일면을 커버하고 금속을 포함하는 씰링캡(sealing cap)을 포함할 수 있다.

Description

씰드된 수정 진동자 및 이를 포함한 반도체 패키지{Sealed crystal oscillator and semiconductor package including the same}
본 발명은 씰드된 수정 진동자 및 이를 포함한 반도체 패키지에 관한 것이다.
수정 진동자는 컴퓨터, 통신기기, 우주 공간의 인공위성, 계측기 등 다양한 분야에서 사용된다. 그런데, 수정 진동자는 주위의 온도/습도의 변화, 또는 미세한 이물질에 영향을 받고, 그 특성이 미묘하게 변화하기 쉽고, 기계적 진동이나 충격에 의해 쉽게 파손될 수 있다.
본 발명이 해결하려는 과제는, 안정적인 동작 특성을 갖는 씰드된 수정 진동자를 포함하는 반도체 패키지를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 안정적인 동작 특성을 갖는 씰드된 수정 진동자를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 일 태양은 패키지 기판; 상기 패키지 기판의 일면 상에 형성된 접적회로 칩;및 상기 패키지 기판의 내측, 일면 및 타면 중 적어도 하나에 형성된 씰드된 수정 진동자(sealed quartz oscillator)를 포함하되, 상기 씰드된 수정 진동자는 기판과, 상기 기판의 일면 상에 형성된 수정 블랭크(quartz blank)와, 상기 수정 블랭크의 적어도 일면을 커버하고 금속을 포함하는 씰링캡(sealing cap)을 포함할 수 있다.
상기 씰링캡은 상기 수정 블랭크의 상면 또는 측면을 커버할 수 있다.
여기서, 상기 기판은 ━형태이고, 상기 씰링캡은 상기 기판 상에 П형태로 형성되어 상기 수정 블랭크를 커버할 수 있다.
또는, 상기 기판은 ㄴ형태이고, 상기 씰링캡은 상기 기판 상에 ㄱ형태로 형성되어 상기 수정 블랭크를 커버할 수 있다.
또는, 상기 기판은 u형태이고, 상기 씰링캡은 상기 기판 상에 ━형태로 형성되어 상기 수정 블랭크를 커버할 수 있다.
상기 씰드된 수정 진동자는 상기 집적회로 칩의 측면, 상면 또는 하면에 형성될 수 있다.
상기 기판은 상기 수정 블랭크와 전기적으로 연결된 다수의 전극 패턴과, 상기 다수의 전극 패턴 각각과 전기적으로 연결된 다수의 관통 전극을 포함할 수 있다.
상기 다수의 관통 전극 중 적어도 하나는 상기 수정 블랭크의 측면 또는 상면에 위치할 수 있다.
상기 기판과 상기 씰링캡은 금속 물질을 용해시켜 형성된 접합부에 의해서 접합될 수 있다. 상기 금속 물질은 AuSn 일 수 있다.
상기 반도체 패키지는 POP(package on package) 형태일 수 있다.
상기 집적회로 칩은 다수개이고, 상기 다수의 집적회로 칩은 적층된 형태일 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 다른 태양은 씰드된 수정 진동자를 내장하는 반도체 패키지에 있어서, 상기 씰드된 수정 진동자는 제1 기판; 상기 제1 기판의 일부 상에 형성된 제2 기판; 상기 제1 기판과 상기 제2 기판에 의해서 형성되는 공간에 형성된 수정 블랭크(quartz blank); 상기 제2 기판 상에 형성되고, 상기 수정 블랭크의 일면을 커버하고 금속을 포함하는 씰링캡(sealing cap); 및 상기 제2 기판과 상기 씰링캡은 접합부에 의해 접합되되, 상기 접합부는 금속 물질이 용해되어 형성된 씰드될 수 있다.
상기 접합부는 AuSn 인 씰드될 수 있다.
상기 씰링캡은 ━형태일 수 있다.
상기 제1 기판은 상기 수정 블랭크와 전기적으로 연결된 다수의 전극 패턴과, 상기 다수의 전극 패턴 각각과 전기적으로 연결된 다수의 관통 전극을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 또 다른 태양은 씰드된 수정 진동자를 내장하는 반도체 패키지에 있어서, 상기 씰드된 수정 진동자는 수정 블랭크(quartz blank); 상기 수정 블랭크와 전기적으로 연결된 다수의 관통 전극을 포함하는 기판; 및 상기 수정 블랭크의 적어도 일면을 커버하고 금속을 포함하는 씰링캡(sealing cap)을 포함하되, 상기 다수의 관통 전극 중 적어도 하나는, 상기 수정 블랭크의 측면 또는 상면에 위치할 수 있다.
상기 기판은 제1 부분과, 상기 제1 부분에 연결되고 측벽 형태로 형성된 제2 부분을 포함하고, 상기 다수의 관통 전극 중 일부는 상기 제2 부분에 형성될 수 있다. 뿐만 아니라, 상기 기판은 상기 제2 부분에 연결되고, 상기 제1 부분과 평행하게 형성된 제3 부분을 더 포함하고, 상기 다수의 관통 전극 중 일부는 상기 제3 부분에 형성될 수 있다.
또는, 상기 기판은, 상기 수정 블랭크의 하부에 위치하는 하부 기판과 상기 수정 블랭크의 상부에 위치하는 상부 기판을 포함하고, 상기 다수의 관통 전극 중 일부는 하부 기판에 위치하고, 다른 일부는 상부 기판에 위치할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 씰드된 수정 진동자의 일 태양은 반도체 패키지 내에 내장되고, 기판; 상기 기판의 일면 상에 형성된 수정 블랭크(quartz blank); 및 상기 수정 블랭크의 적어도 일면을 커버하고 금속을 포함하는 씰링캡(sealing cap)을 포함할 수 있다.
상기 씰링캡은 상기 수정 블랭크의 상면 또는 측면을 커버하는 씰드될 수 있다.
여기서, 상기 기판은 ━형태이고, 상기 씰링캡은 상기 기판 상에 П형태로 형성되어 상기 수정 블랭크를 커버할 수 있다.
또는, 상기 기판은 ㄴ형태이고, 상기 씰링캡은 상기 기판 상에 ㄱ형태로 형성되어 상기 수정 블랭크를 커버할 수 있다.
또는, 상기 기판은 u형태이고, 상기 씰링캡은 상기 기판 상에 ━형태로 형성되어 상기 수정 블랭크를 커버할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1a은 본 발명의 제1a 실시예에 따른 씰드된 수정 진동자를 설명하기 위한 단면도이다.
도 1b는 본 발명의 제1b 실시예에 따른 씰드된 수정 진동자를 설명하기 위한 단면도이다.
도 2는 도 1a, 도 1b의 씰드된 수정 진동자의 전극 패턴을 설명하기 위한 평면도이다.
도 3은 도 1a, 도 1b의 씰드된 수정 진동자의 예시적인 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 6는 본 발명의 제3 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 7 및 도 8은 본 발명의 제4 및 제5 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 9 및 도 10은 본 발명의 제6 및 제7 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 11 내지 도 14는 본 발명의 제2 내지 제5 실시예에 따른 씰드된 수정 진동자를 설명하기 위한 단면도들이다.
도 15 내지 도 17은 본 발명의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1a은 본 발명의 제1a 실시예에 따른 씰드된 수정 진동자를 설명하기 위한 단면도이다. 도 1b는 본 발명의 제1b 실시예에 따른 씰드된 수정 진동자를 설명하기 위한 단면도이다. 도 2는 도 1a, 도 1b의 씰드된 수정 진동자의 전극 패턴을 설명하기 위한 평면도이고, 도 3은 도 1a, 도 1b의 씰드된 수정 진동자의 예시적인 회로도이다. 도 4는 본 발명의 제1 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
우선 도 1a을 참조하면, 본 발명의 제1 실시예에 따른 씰드된 수정 진동자(10)는 기판(101), 수정 블랭크(quartz blank)(150), 씰링캡(sealing cap)(190) 등을 포함할 수 있다.
외부로 신호를 전달하거나, 외부로부터 신호를 제공받기 위해서, 기판(101)의 일면(예를 들어, 상면)에는 다수의 전극 패턴(121, 122)이 형성되고, 기판(101)의 타면(예를 들어, 하면)에는 다수의 배선 패턴(126, 127)이 형성된다. 또한, 다수의 관통 전극(111, 112)은 기판(101)을 관통하고, 다수의 전극 패턴(121, 122)과 다수의 배선 패턴(126, 127)을 서로 전기적으로 연결할 수 있다.
도 1a에서는 예시적으로, 다수의 전극 패턴(121, 122), 다수의 관통 전극(111, 112), 다수의 배선 패턴(126, 127) 등이, 수정 블랭크(150)의 아래에 위치하는 것으로 도시하였으나, 이에 한정되지 않는다.
다수의 전극 패턴(121, 122)은 예를 들어, 도 2에 도시된 것과 같은 형태일 수 있다. 즉, 기판(101)의 4면 각각에 4개의 전극 패턴(121~124)이 형성된다. 대각선에 배치된 2개의 전극 패턴(121, 122)에 수정 블랭크(150)가 전기적으로 연결될 수 있다.
다시, 도 1a을 참조하면, 수정 블랭크(150)는 기판(101)의 일면 상에 형성된다. 수정 블랭크(150)는 석영의 결정(6방정계)으로 천연 재료를 이용할 수도 있고, 불순물 함유량이 적고 결정성이 좋은 인공 수정을 이용할 수도 있다. 수정 블랭크(150)는 접착제(131, 132)를 통해서 다수의 전극 패턴(121, 122)에 전기적으로 연결될 수 있다. 수정 블랭크(150)는 외부에서 인가된 신호에 따라 공진 현상을 일으킨다.
접착제(131, 132)는 은, 텅스텐, 팔라듐(palladium) 등의 도전성 페이스트(paste)일 수 있다. 접착제(131, 132)의 두께에 따라, 기판(101)과 수정 블랭크(150) 사이의 간격을 조절할 수 있다. 수정 블랭크(150)와 다수의 전극 패턴을 전기적으로 연결하는 것은 접착제에 한정되지 않고, 예를 들어, 접속 단자(예를 들어, 솔더 볼(solder ball))이 사용될 수도 있다.
씰링캡(190)은 수정 블랭크(150)의 적어도 일면을 커버하도록 형성된다. 예를 들어, 씰링캡(190)은 수정 블랭크(150)의 상면 또는 측면을 커버할 수 있다. 도면에서는 예시적으로, 씰링캡(190)이 수정 블랭크(150)의 상면 및 측면에 형성된 것을 도시하였다.
기판(101)은 ━형태이고, 씰링캡(190)은 기판(101) 상에 П형태로 형성되어 수정 블랭크(150)를 커버할 수 있다. П형태는 하나의 면이 뚫려 있는 상자 형태, 모서리 부분이 모따기되어 있고 하나의 면이 뚫려 있는 상자 형태, 또는 반구 형태를 의미할 수 있다.
이러한 씰링캡(190)은 금속을 포함할 수 있다. 여기서, 금속은 알루미늄, 구리, 텅스텐, 금, 은 등일 수 있고, 특정한 금속에 한정되지 않는다.
한편, 도면에 별도로 표시하지 않았으나, 씰링캡(190)과 기판(101)은 금속 물질을 용해시켜 접합할 수 있다. 예를 들어, 금속 물질은 AuSn 일 수 있으나, 이에 한정되지 않는다.
씰드된 수정 진동자(10)의 동작을 설명하면, 다수의 전극 패턴(121, 122)을 통해서 수정 블랭크(150)에 일정한 전압 변화를 인가하면, 역압전효과로 수정 블랭크(150)가 진동하기 시작한다. 구동 주파수가 결정의 고유 진동수와 같으면, 수정 블랭크(150)는 공진기로서 공명 진동하게 된다. 씰링캡(190)은 온도/습도의 변화, 또는 미세한 이물질에 영향에 수정 블랭크(150)를 보호하여, 씰드된 수정 진동자(10)가 안정적으로 동작할 수 있게 한다.
한편, 씰드된 수정 진동자(10)의 회로도는 도 3에 도시된 형태일 수 있으나, 이에 한정되지 않는다. 예를 들어, 수정 블랭크(150)의 양단 각각에는 커패시터(Cg, Cd)가 연결되고, 수정 블랭크(150)의 양단 사이에는 저항(R1, Rd)과 인버터(INV)가 연결될 수 있다.
여기에서, 도 1b를 참조하면, 본 발명의 제1b 실시예에 따른 씰드된 수정 진동자(19)에서, 기판(101)은 제1 기판(101a)과, 제1 기판(101a)의 일부 상에 형성된 제2 기판(101b)를 포함할 수 있다. 마주보는 제2 기판(101b) 사이의 영역에 공간이 형성되고, 그 공간 안에 수정 블랭크(150)가 위치할 수 있다. 즉, 수정 블랭크(150)는 제1 기판(101a)과 제2 기판(102b)에 의해서 형성되는 공간에 형성될 수 있다.
제1 기판(101a)의 상면에는 다수의 전극 패턴(121, 122)이 위치하고, 제1 기판(101a)의 하면에는 다수의 배선 패턴(126, 127)이 위치하고, 제1 기판(101a)을 관통하도록, 다수의 관통 전극(111, 112)이 배치될 수 있다.
제2 기판(101b) 상면에는 씰링캡(190)이 배치될 수 있다. 씰링캡(190)은 수정 블랭크(150)의 일면을 커버하고, 금속을 포함한다. 씰링캡(190)은 ━형태일 수 있다.
제2 기판(101b)과 씰링캡(190)은 접합부(199)에 의해서 접합될 수 있다. 접합부(199)는 금속 물질이 용해되어 형성된 것으로, 예를 들어, 금속 물질은 AuSn 일 수 있으나, 이에 한정되지 않는다. 이와 같이, 제2 기판(101b)과 씰링캡(190)이 금속 물질이 용해된 접합부(199)
한편, 제2 기판(101b)과 씰링캡(190)은 예를 들어, 씸씰링(seam sealing) 방식(즉, 저항 용접 방식)으로 접합하지 않을 수 있다. 씸씰링 방식을 사용하면, 씰드된 수정 진동자(19)의 높이가 높아지므로, 반도체 패키지 내에 실장하는 것이 용이하지 않을 수 있다. 물론, 반도체 패키지의 패키지 기판의 두께가 충분히 두껍거나, 반도체 패키지 자체의 두께가 충분히 두꺼운 경우 등에는, 씸씰링 방식을 사용하여도 무방하다.
여기서, 도 4를 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(20)는 패키지 기판(201), 집적회로 칩(210), 씰드된 수정 진동자(10 or 19) 등을 포함할 수 있다. 도시된 것과 같이, 씰드된 수정 진동자(10 or 19)는 집적회로 칩(210)의 측면에 배치될 수 있다. 즉, 집적회로 칩(210), 씰드된 수정 진동자(10 or 19)이 패키지 기판(201)의 동일 면(예를 들어, 상면) 상에 형성될 수 있다.
집적회로 칩(210)은 AP(application processor), CIS(CMOS image sensor), 메모리(memory) 등과 관련된 칩일 수 있으나, 특정한 종류의 칩에 한정되지 않는다.
본 발명의 제1 실시예에 따른 반도체 패키지(20)에서, 씰드된 수정 진동자(10 or 19)는 반도체 패키지(20) 내에 내장된다. 수정 진동자가 내장되지 않고 PCB 보드 상에 형성되는 경우와 비교할 때, 씰드된 수정 진동자(10 or 19)가 반도체 패키지(20) 내에 내장되면 PCB 보드 사이즈를 줄일 수 있고, BOM(Bill of Material) 비용도 줄일 수 있다. 뿐만 아니라, 작고 얇게 제작할 필요가 있는 모바일 어플리케이션 제작에 유용할 수 있다. 또한, 집적회로 칩(210)과 씰드된 수정 진동자(10 or 19) 사이의 거리가 가까워지므로, 씰드된 수정 진동자(10 or 19)의 신호의 라우팅 커패시턴스(routing capacitance) 및 인덕턴스(inductance)가 감소된다.
뿐만 아니라, 씰드된 수정 진동자(10 or 19)는 씰링캡(190)에 의해서 씰드되어 있으므로, 온도/습도의 변화, 또는 미세한 이물질에 영향받지 않는다. 즉, 씰드된 수정 진동자(10 or 19)는 안정적으로 동작한다.
이하에서, 도 5 내지 도 10을 이용하여, 본 발명의 몇몇 실시예에 따른 반도체 패키지를 설명하도록 한다. 도 5 내지 도 10의 반도체 패키지에는, 씰드된 수정 진동자(10)가 내장된 것으로 도시되어 있으나, 씰드된 수정 진동자(19)가 내장될 수 있음은 자명하다.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 반도체 패키지(21)에서, 기판(201) 상에 집적회로 칩(210)이 형성되고, 기판(101)과 집적회로 칩(210)은 예를 들어, 접속 단자(260) 등을 통해서 서로 연결될 수 있다. 기판(101) 내에 공간(202)이 형성되고, 공간(202) 내에 씰드된 수정 진동자(10)가 위치할 수 있다.
도 6는 본 발명의 제3 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 설명의 편의상, 도 5를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 반도체 패키지(22)에서, 기판(101) 상에 집적회로 칩(210)이 형성되고, 씰드된 수정 진동자(10)는 집적회로 칩(210) 상에 위치할 수 있다. 씰드된 수정 진동자(10)와 집적회로 칩(210)은 예를 들어, 접속 단자(262)를 통해서 서로 연결 될 수 있다. 도면으로 도시하지 않았으나, 반대로, 기판(101) 상에 씰드된 수정 진동자(10)가 형성되고, 집적회로 칩(210)이 그 위에 위치할 수도 있다.
도 7 및 도 8은 본 발명의 제4 및 제5 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 설명의 편의상, 도 5를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 7을 참조하면, 본 발명의 제4 실시예에 따른 반도체 패키지(23)에서, 패키지 기판(201)의 일면 상에 다수의 집적회로 칩(222, 226)가 수직 적층(vertical stack)된 형태일 수 있다. 예를 들어, 하부 집적회로 칩(222) 상에 상부 집적회로 칩(226)이 배치된다. 하부 집적회로 칩(222)은 와이어(224)에 의해 패키지 기판(201)과 전기적으로 연결되고, 상부 집적회로 칩(226)은 와이어(228)에 의해 패키지 기판(201)과 전기적으로 연결될 수 있다. 별도로 도시하지 않았으나, 와이어(224, 228)가 아닌 다른 형태의 연결 수단(예를 들어, 솔더 볼, TSV(Through Silicon Via) 등을 이용할 수도 있다.
도 8을 참조하면, 본 발명의 제5 실시예에 따른 반도체 패키지(24)에서, 다수의 집적회로 칩(210)은 미러 적층(mirror type stack)된 형태일 수 있다. 패키지 기판(201)의 일면 상에 집적회로 칩(210)이 형성되고, 집적회로 칩(210)과 기판(101)은 접속 단자(예를 들어, 솔더 볼)(260)을 이용하여 전기적으로 연결될 수 있다. 패키지 기판(201)의 타면 상에 집적회로 칩(210b)이 형성되고, 집적회로 칩(210b)과 기판(101)은 접속 단자(예를 들어, 솔더 볼)(260b)을 이용하여 전기적으로 연결될 수 있다.
도 7 및 도 8에 도시된 것과 같이, 씰드된 수정 진동자(10)는 패키지 기판(201) 내에 내장될 수 있다. 또는, 도 4 또는 도 6을 이용하여 설명한 것과 같이, 씰드된 수정 진동자(10)는 패키지 기판(201) 상에 또는 집적회로 칩(222, 226, 210, 210b) 상에 형성될 수도 있다.
도 9 및 도 10은 본 발명의 제6 및 제7 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 설명의 편의상, 도 5를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 9를 참조하면, 본 발명의 제6 실시예에 따른 반도체 패키지(25)는 POP(package on package) 형태일 수 있다. 하부에 있는 반도체 패키지(252)와 상부에 있는 반도체 패키지(251)는 접속 단자(예를 들어, 솔더 볼)(266)을 통해서 서로 전기적으로 연결될 수 있다. 하부에 있는 반도체 패키지(252)는 패키지 기판(201)과 그 위에 형성된 집적회로 칩(212)을 포함하고, 상부에 있는 반도체 패키지(251)는 패키지 기판(206)과 그 위에 형성된 집적회로 칩(222, 226)을 포함할 수 있다. 도시된 반도체 패키지(251, 525)는 예시적인 것에 불과하고 이에 한정되지 않는다. 또한, 도면에서는, 씰드된 수정 진동자(10)가 하부에 있는 패키지 기판(201) 내에 위치하는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 씰드된 수정 진동자(10)는 상부에 있는 패키지 기판(206) 내에 위치할 수도 있다.
도 10을 참조하면, 본 발명의 제7 실시예에 따른 반도체 패키지(26)는 POP(package on package) 형태일 수 있다. 하부에 있는 반도체 패키지(252)와 상부에 있는 반도체 패키지(251)는 배선 구조체(240)를 통해서 서로 전기적으로 연결될 수 있다. 예를 들어, 배선 구조체(240)는 절연 영역(244)에 의해 정의된 수직 배선(242)을 포함할 수 있다.
도 11 내지 도 14는 본 발명의 제2 내지 제5 실시예에 따른 씰드된 수정 진동자를 설명하기 위한 단면도들이다. 설명의 편의상, 도 1a 내지 도 3을 이용하여 설명한 것과 다른 점을 위주로 설명한다.
본 발명의 제2 내지 제5 실시예에 따른 씰드된 수정 진동자(11~14)는, 도 4 내지 도 10에 도시된 반도체 패키지(20~26) 내에 내장될 수 있다.
우선, 도 11을 참조하면, 본 발명의 제2 실시예에 따른 씰드된 수정 진동자(11)에서, 기판(101)은 ㄴ형태이고, 씰링캡(190)은 기판(101) 상에 ㄱ형태로 형성되어 수정 블랭크(150)를 커버할 수 있다. 즉, 기판(101)은 제1 부분(101_1)과, 제1 부분(101_1)에 연결되고 측벽 형태로 형성된 제2 부분(101_2)을 포함할 수 있다. 다수의 관통 전극(111, 112)은 수정 블랭크(150)의 측면에 위치할 수 있다. 즉, 다수의 관통 전극(111, 112)은 측벽 형태의 제2 부분(101_2)에 위치할 수 있다.
도 12를 참조하면, 본 발명의 제3 실시예에 따른 씰드된 수정 진동자(12)에서, 기판(101)은 u형태이고, 씰링캡(190)은 기판(101) 상에 ━형태로 형성되어 수정 블랭크(150)를 커버할 수 있다. 즉, 기판(101)은 제1 부분(101_1)과, 제1 부분(101_1)에 연결되고 측벽 형태로 형성된 제2 부분(101_2)과 제3 부분(101_3)을 포함할 수 있다. 다수의 관통 전극(111, 112)의 수정 블랭크(150)의 측면에 위치할 수 있다. 예를 들어, 다수의 관통 전극(111, 112) 중 일부(111)는 측벽 형태의 제2 부분(101_2)에 위치하고, 다른 일부(112)는 측벽 형태의 제2 부분(101_3)에 위치할 수 있다.
도 13을 참조하면, 본 발명의 제4 실시예에 따른 씰드된 수정 진동자(13)에서, 씰링캡(190)은 수정 블랭크(150)의 측면에 위치할 수 있다. 구체적으로, 수정 블랭크(150)의 일면(즉, 하부)에는 하부 기판(101)이 위치하고, 수정 블랭크(150)의 타면(즉, 상부)에는 상부 기판(1011)이 위치할 수 있다. 다수의 관통 전극(111, 112) 중 일부(111)는 하부 기판(101)에 위치하고, 다른 일부(112)는 상부 기판(1011)에 위치할 수 있다.
도 14을 참조하면, 본 발명의 제5 실시예에 따른 씰드된 수정 진동자(14)에서, 씰링캡(190)은 수정 블랭크(150)의 일면의 일부만을 커버하도록 형성될 수 있다. 씰링캡(190)이 형성되지 않은 나머지 영역에는 기판(101)이 위치할 수 있다. 여기서, 기판(101)은 제1 부분(101_1)과, 제1 부분(101_1)에 연결되고 측벽 형태로 형성된 제2 부분(101_2)과 제3 부분(101_3)과, 제1 부분(101_1)과 평행하게 형성된 제4 부분(101_4)를 포함할 수 있다. 제4 부분(101_4)는 수정 블랭크(150)의 일부분과 오버랩되도록 형성될 수 있다. 예를 들어, 다수의 관통 전극(111, 112) 중 일부(112)는 수정 블랭크(150)의 일면(상면) 쪽에 위치하고, 다른 일부(111)는 수정 블랭크(150)의 측면에 위치할 수 있다. 예를 들어, 다수의 관통 전극(111, 112) 중 일부(111)는 제2 부분(101_2)에 위치하고, 다른 일부(112)는 제4 부분(101_4)에 위치할 수 있다.
한편, 도 11 내지 도 14를 이용하여 전술한 것과 같이, 다수의 관통 전극(111, 112) 중 적어도 하나는, 수정 블랭크(150)의 측면 또는 상면에 위치하게 된다. 이와 같이 다수의 관통 전극(111, 112)가 수정 블랭크(150)의 하부에만 위치하지 않고 다양한 위치에 배치되는 이유는, 반도체 패키지 내에 용이하게 내장하기 위해서이다. 즉, 이웃하는 여러가지 집적 회로 및 패키지 기판 내부의 형상에 맞추어서, 다수의 관통 전극(111, 112)의 위치가 변경될 수 있다. 다수의 관통 전극(111, 112)가 수정 블랭크(150)의 하부에만 위치하게 되면, 수정 블랭크(150)가 내장되는 위치가 한정적일 수 있다(즉, 특정한 위치에만 내장될 수 있다.).
한편, 도 11 내지 도 14에서 별도로 표시하지 않았으나, 씰링캡(190)과 기판(101)은 금속 물질을 용해시켜 접합할 수 있다. 예를 들어, 금속 물질은 AuSn 일 수 있으나, 이에 한정되지 않는다.
도 15 내지 도 17은 본 발명의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 15을 참조하면, 전술한 반도체 패키지(20~26)는 다양한 종류의 반도체 소자들을 구비하는 패키지 모듈 형태의 반도체 시스템(1600)에 적용될 수 있다. 반도체 시스템(1600)은 단자(1640)가 구비된 회로 기판(1610)과, 이 회로 기판(1610)에 실장된 반도체 칩(1620) 및 QFP(Quad Flat Package) 패키지된 반도체 칩(1630)을 포함할 수 있다. 반도체 칩들(1620, 1630)은 본 발명 실시예의 패키지 기술이 적용된 것일 수 있다. 반도체 시스템(1600)은 단자(1640)를 통해 외부전자장치와 연결될 수 있다.
도 16을 참조하면, 전술한 반도체 패키지(20~26)는 전자 시스템과 같은 반도체 시스템(1700)에 적용될 수 있다. 반도체 시스템(1700)은 제어기(1710), 입출력 장치(1720) 및 기억 장치(1730)를 포함할 수 있다. 제어기(1710), 입출력 장치(1720) 및 기억 장치(1730)는 데이터들이 이동하는 통로를 제공하는 버스(1750)를 통하여 결합될 수 있다.
예컨대, 제어기(1710)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 제어기(1710) 및 기억 장치(1730)는 전술한 반도체 패키지(20~26)를 적어도 어느 하나를 포함할 수 있다. 입출력 장치(1720)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 기억 장치(1730)는 데이터 및/또는 제어기(1710)에 의해 실행되는 명령어 등을 저장할 수 있다.
기억 장치(1730)는 디램과 같은 휘발성 기억 소자 및/또는 플래시 메모리와 같은 비휘발성 기억 소자를 포함할 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다.
반도체 시스템(1700)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1740)를 더 포함할 수 있다. 인터페이스(1740)는 유무선 형태일 수 있다. 예컨대, 인터페이스(1740)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 반도체 시스템(1700)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 그리고 입출력 장치 등이 더 제공될 수 있다.
반도체 시스템(1700)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 전자 시스템(1300)이 무선 통신을 수행할 수 있는 장비인 경우에, 전자 시스템(1300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDAM(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.
도 17을 참조하면, 전술한 반도체 패키지(20~26)는 메모리 카드와 같은 반도체 시스템(1800)의 형태로 제공될 수 있다. 일례로, 반도체 시스템(1800)는 비휘발성 기억 소자와 같은 메모리(1810) 및 메모리 제어기(1820)를 포함할 수 있다. 메모리(1810) 및 메모리 제어기(1820)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다. 메모리(1810)는 본 발명에 따른 반도체 패키지 기술이 적용된 비휘발성 기억 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 메모리 제어기(1820)는 호스트(1830)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 메모리(1810)를 제어할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 씰드된 수정 진동자
20: 반도체 패키지
101: 기판
150: 수정 블랭크
190: 씰링캡
201: 패키지 기판
210: 집적회로 칩

Claims (20)

  1. 패키지 기판;
    상기 패키지 기판의 일면 상에 형성된 집적회로 칩; 및
    상기 패키지 기판의 내측에 형성된 씰드된 수정 진동자(sealed quartz oscillator)를 포함하되,
    상기 씰드된 수정 진동자는 기판과, 상기 기판의 일면 상에 형성된 수정 블랭크(quartz blank)와, 상기 수정 블랭크의 적어도 일면을 커버하고 금속을 포함하는 씰링캡(sealing cap) 과, 상기 수정 블랭크와 연결되고 상기 기판의 일면 상에 형성된 복수의 전극 패턴과, 상기 기판을 통과하여 상기 복수의 전극 패턴 각각과 연결되는 복수의 관통 전극을 포함하고,
    상기 복수의 관통 전극 중 적어도 하나는 상기 수정 블랭크의 측면에 위치하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 씰링캡은 상기 수정 블랭크의 상면 또는 측면을 커버하는 반도체 패키지.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 기판과 상기 씰링캡은 금속 물질을 용해시켜 형성된 접합부에 의해서 접합된 반도체 패키지.
  6. 제 1항에 있어서,
    상기 집적회로 칩은 다수개이고, 상기 다수의 집적회로 칩은 적층된 형태인 반도체 패키지.
  7. 씰드된 수정 진동자를 내장하는 반도체 패키지에 있어서, 상기 씰드된 수정 진동자는
    제1 기판;
    상기 제1 기판의 일부 상에 형성된 제2 기판;
    상기 제1 기판과 상기 제2 기판에 의해서 형성되는 공간에 형성된 수정 블랭크(quartz blank);
    상기 제2 기판 상에 형성되고, 상기 수정 블랭크의 일면을 커버하고 금속을 포함하는 씰링캡(sealing cap); 및
    상기 수정 블랭크와 전기적으로 연결되는 복수의 관통 전극을 포함하고,
    상기 복수의 관통 전극 중 적어도 하나는 상기 제2 기판 내에 배치되는 반도체 패키지.
  8. 제 7항에 있어서,
    상기 제2 기판과 상기 씰링캡은 접합부에 의해 접합되되, 상기 접합부는 금속 물질이 용해되어 형성된 씰드된 반도체 패키지.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130018869A 2013-02-21 2013-02-21 씰드된 수정 진동자 및 이를 포함한 반도체 패키지 KR102048681B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130018869A KR102048681B1 (ko) 2013-02-21 2013-02-21 씰드된 수정 진동자 및 이를 포함한 반도체 패키지
US13/803,308 US9048808B2 (en) 2013-02-21 2013-03-14 Sealed crystal oscillator and semiconductor package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018869A KR102048681B1 (ko) 2013-02-21 2013-02-21 씰드된 수정 진동자 및 이를 포함한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20140105108A KR20140105108A (ko) 2014-09-01
KR102048681B1 true KR102048681B1 (ko) 2019-11-27

Family

ID=51350758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018869A KR102048681B1 (ko) 2013-02-21 2013-02-21 씰드된 수정 진동자 및 이를 포함한 반도체 패키지

Country Status (2)

Country Link
US (1) US9048808B2 (ko)
KR (1) KR102048681B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9306537B1 (en) * 2013-08-30 2016-04-05 Integrated Device Technology, Inc. Integrated circuit device substrates having packaged crystal resonators thereon
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10269769B2 (en) 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
US10362678B2 (en) * 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
US20170302325A1 (en) * 2016-04-18 2017-10-19 Skyworks Solutions, Inc. Radio frequency system-in-package including a stacked system-on-chip
US10944379B2 (en) 2016-12-14 2021-03-09 Qualcomm Incorporated Hybrid passive-on-glass (POG) acoustic filter
TW202329611A (zh) 2016-12-29 2023-07-16 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) * 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126519A1 (en) * 2005-12-07 2007-06-07 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
JP2010225714A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 振動デバイス付き実装基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041931A (ja) 2004-07-27 2006-02-09 Mitsumi Electric Co Ltd 高周波モジュール
JP2007173431A (ja) 2005-12-21 2007-07-05 Epson Toyocom Corp 圧電デバイス
JP2007180701A (ja) 2005-12-27 2007-07-12 Kyocera Kinseki Corp 圧電発振器及びその製造方法
JP2007201616A (ja) 2006-01-24 2007-08-09 Epson Toyocom Corp 表面実装型圧電発振器、及びその製造方法
JP2007201044A (ja) 2006-01-25 2007-08-09 Epson Toyocom Corp 電子デバイス
JP4730418B2 (ja) 2008-09-26 2011-07-20 エプソントヨコム株式会社 圧電発振器
JP2011009973A (ja) 2009-06-25 2011-01-13 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126519A1 (en) * 2005-12-07 2007-06-07 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
JP2010225714A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 振動デバイス付き実装基板

Also Published As

Publication number Publication date
US9048808B2 (en) 2015-06-02
US20140232477A1 (en) 2014-08-21
KR20140105108A (ko) 2014-09-01

Similar Documents

Publication Publication Date Title
KR102048681B1 (ko) 씰드된 수정 진동자 및 이를 포함한 반도체 패키지
US9129846B2 (en) Semiconductor package and method of forming
KR101880173B1 (ko) 멀티 칩 패키지
US20110175222A1 (en) Semiconductor package
KR20100046760A (ko) 반도체 패키지
US9799813B2 (en) Lead frame and semiconductor package including the lead frame
US8399994B2 (en) Semiconductor chip and semiconductor package having the same
US20120080222A1 (en) Circuit board including embedded decoupling capacitor and semiconductor package thereof
CN111081648A (zh) 包括支承上芯片层叠物的支承块的半导体封装件
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
KR20150104803A (ko) 반도체 패키지
KR20170083823A (ko) 측면 범프 결합 구조를 갖는 반도체 패키지
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US9659909B2 (en) Semiconductor packages including flexible wing interconnection substrate
US8466558B2 (en) Semiconductor package and semiconductor system including the same
CN111524879B (zh) 具有层叠芯片结构的半导体封装
KR20160022457A (ko) 반도체 패키지
KR101999114B1 (ko) 반도체 패키지
CN110931469A (zh) 包括层叠的半导体晶片的层叠封装
KR20160096510A (ko) 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치
KR102188644B1 (ko) 확장된 대역폭을 갖는 반도체 패키지
US20140327156A1 (en) Semiconductor package and method of manufacturing the same
KR102276477B1 (ko) 오버행부를 갖는 반도체 패키의 제조방법
US8816360B2 (en) Multi-chip package cross-reference to related applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant