CN108122956B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN108122956B
CN108122956B CN201711225931.1A CN201711225931A CN108122956B CN 108122956 B CN108122956 B CN 108122956B CN 201711225931 A CN201711225931 A CN 201711225931A CN 108122956 B CN108122956 B CN 108122956B
Authority
CN
China
Prior art keywords
line
dummy
region
insulating layer
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711225931.1A
Other languages
English (en)
Other versions
CN108122956A (zh
Inventor
金阳完
金炳善
李受珍
朴亨埈
李在容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202310830542.0A priority Critical patent/CN116806110A/zh
Priority to CN202310830309.2A priority patent/CN116806109A/zh
Publication of CN108122956A publication Critical patent/CN108122956A/zh
Application granted granted Critical
Publication of CN108122956B publication Critical patent/CN108122956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

一种显示设备包括：基板，包括具有第一宽度的第一显示区域、具有小于第一宽度的第二宽度的第二显示区域、位于第一显示区域和第二显示区域周围的周围区域以及位于周围区域中的虚设区域；位于第一显示区域中的第一像素；位于第二显示区域中的第二像素；连接至第一像素并且在第一显示区域中延伸的第一控制线；连接至第二像素并且在第二显示区域中延伸的第二控制线；以及位于虚设区域中的、连接至第二控制线的虚设线，其中第二控制线位于第一绝缘层上的第一导电层处，虚设线位于第一导电层上的第二绝缘层上的第二导电层处。

Description

显示设备
相关申请的交叉引用
本申请要求2016年11月29日递交至韩国知识产权局的韩国专利申请第10-2016-0160814号的优先权及权益，其全部公开通过引用合并于此。
技术领域
本公开的一个方面涉及一种显示设备。
背景技术
显示设备包括显示图像的有源区域。有源区域包括用于发射具有与输入数据对应的亮度的光的多个像素以及用于将驱动信号传输到像素的多条线。
近来，随着对具有各种形状的显示设备的需求的增加，有源区域的形状已经以各种方式被实施。因此，即使在有源区域中，对于每个区域，线的长度可以是不同的。如果线的长度是不同的，则线具有不同的负载值。因此，在有源区域中的不同位置处的像素之间的亮度偏差可能发生，并且亮度偏差可能引起图像质量劣化。
发明内容
本公开的实施例的方面涉及一种显示设备，该显示设备具有在显示具有均匀图像质量的图像的同时免受静电放电(ESD)的影响的结构。
根据本公开的一个方面，提供了一种显示设备，包括：基板，包括在第一方向上具有第一宽度的第一显示区域、在第一方向上具有小于第一宽度的第二宽度的第二显示区域、位于第一显示区域和第二显示区域周围的周围区域以及位于周围区域中的虚设区域；位于第一显示区域中的第一像素；位于第二显示区域中的第二像素；连接至第一像素的第一控制线，第一控制线在第一显示区域中沿第一方向延伸；连接至第二像素的第二控制线，第二控制线在第二显示区域中沿第一方向延伸；以及连接至第二控制线的虚设线，虚设线位于虚设区域中，其中第二控制线位于第一绝缘层上的第一导电层处，第一绝缘层位于基板上，并且虚设线位于第二绝缘层上的第二导电层处，第二绝缘层位于第一导电层上。
在一些实施例中，显示设备进一步包括连接第二控制线和虚设线的导电桥。
在一些实施例中，导电桥位于第二显示区域的一侧处。
在一些实施例中，导电桥位于虚设区域的一侧处。
在一些实施例中，第二像素连接至被施加不同信号的多条第二控制线，并且连接至多条第二控制线当中的不同的第二控制线的多条虚设线在虚设区域中。
在一些实施例中，多条第二控制线和多条虚设线当中的第二控制线和对应的虚设线通过位于第二显示区域的一侧处的第一导电桥中的一个彼此连接，并且多条第二控制线和多条虚设线当中的另一第二控制线和与另一第二控制线对应的另一虚设线通过位于虚设区域的一侧处的第二导电桥中的一个彼此连接。
在一些实施例中，多条虚设线中的连接至位于第二显示区域的一侧处的第一导电桥的虚设线和多条虚设线中的连接至位于虚设区域的一侧处的第二导电桥的虚设线在虚设区域中交替排列。
在一些实施例中，显示设备进一步包括位于周围区域中的电源线，电源线与虚设线至少部分地重叠。
在一些实施例中，电源线包括：位于基板与第一绝缘层之间的有源图案；以及位于第三绝缘层上的第三导电层处的主总线，第三绝缘层位于第二导电层上，主总线通过接触开口连接至有源图案。
在一些实施例中，第三绝缘层的厚度大于第一绝缘层的厚度和第二绝缘层的厚度。
在一些实施例中，第三绝缘层的厚度等于或大于第一绝缘层的厚度和第二绝缘层的厚度之和。
在一些实施例中，电源线包括：位于基板与第一绝缘层之间的多个有源图案，多个有源图案在与虚设线相交的方向上延伸；位于第三绝缘层上的第三导电层处的主总线，第三绝缘层位于第二导电层上，主总线与有源图案重叠；以及位于虚设区域的边缘处的多个接触开口，多个接触开口促进有源图案与主总线之间的电气连接。
在一些实施例中，第二像素包括连接至第二控制线的至少一个晶体管。
在一些实施例中，晶体管包括：位于基板与第一绝缘层之间的有源图案；连接至有源图案的源电极和漏电极；以及位于第一导电层上的、与有源图案重叠的栅电极，第一导电层位于第一绝缘层上，栅电极连接至第二控制线。
在一些实施例中，栅电极与第二控制线一体连接。
在一些实施例中，第二像素包括至少一个电容器，电容器包括位于第一导电层处的第一电极和位于第二导电层处的第二电极。
在一些实施例中，第二控制线包括第二像素的扫描线、发光控制线和初始化控制线中的至少一条。
在一些实施例中，第一像素和第二像素具有相同的结构。
在一些实施例中，周围区域包括围绕第一显示区域中的至少一个区域的第一周围区域和围绕第二显示区域中的至少一个区域的第二周围区域，并且虚设区域位于第二周围区域中。
在一些实施例中，显示设备进一步包括：第三显示区域，在第一方向上具有小于第一宽度的第三宽度；位于第三显示区域中的第三像素；连接至第三像素的第三控制线，第三控制线在第三显示区域中沿第一方向延伸；以及连接至第三控制线的虚设线，虚设线位于虚设区域中。
在一些实施例中，第二控制线和虚设线由相同的材料形成。
附图说明
现在将在下文中参考附图更充分地描述示例实施例，然而，这些实施例可以以不同的形式体现，并且不应当被解释为限于这里所提出的实施例。相反，提供这些实施例以使本公开内容将详尽且全面，并且将向本领域技术人员充分传达示例实施例的范围。
在附图中，为了例示清楚，尺寸可能被夸大。贯穿全文，相同的附图标记指代相同的要素。
图1和图2图示根据本公开的实施例的显示设备。
图3图示图1所示的显示设备中的显示区域和驱动器的实施例。
图4图示根据本公开的实施例的第一像素。
图5图示图4所示的第一像素的实施例的详细结构。
图6图示沿图5的线I-I’截取的截面。
图7图示沿图5的线II-II’截取的截面。
图8图示图1所示的第二像素和与区域P1对应的虚设区域的实施例的详细结构。
图9图示沿图8的线III-III’截取的截面。
图10图示沿图8的线IV-IV’截取的截面。
图11图示图1所示的第二像素和与区域P1对应的虚设区域的实施例的详细结构。
图12图示图1所示的第二像素和与区域P1对应的虚设区域的详细结构的实施例。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。然而，本公开不限于各实施例，而是可以实施为不同的形式。提供这些实施例，用于示意性的目的和用于使本领域的技术人员充分理解本公开的范围。
在以下实施例和附图中，未直接涉及本公开的要素可从附图中省略，并且附图中单个要素之间的尺寸关系仅为了易于理解而被图示，而不限制实际比例。应当注意，在对每个附图中的要素给出附图标记时，尽管相同的附图标记被示出于不同的附图中，但是相同的附图标记指代相同的要素。
图1和图2图示根据本公开的实施例的显示设备。图2是图1的修改，并且图示了其中例如基板和有源区域的形状被修改的实施例。
参考图1和图2，根据本公开的实施例的显示设备包括：基板SUB，包括多个显示区域PXA1、PXA2和PXA3(下文称为“PXA”)，周围区域PPA1、PPA2和PPA3(下文称为“PPA”)以及在周围区域PPA中的至少一些中提供的至少一个虚设区域DMP；在显示区域PXA中提供的像素PXL1、PXL2和PXL3(下文称为“PXL”)；以及在基板SUB上的周围区域PPA中提供的驱动器SDV1、SDV2、SDV3、EDV1、EDV2、EDV3和DDV以及电源线ELVDD和ELVSS。
在一些实施例中，基板SUB可以是玻璃基板或塑料基板；然而，本公开并不限于此。例如，基板SUB可以是柔性基板，包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(TAC)、乙酸丙酸纤维素(CAP)和/或类似物。在一些示例中，基板SUB可以是刚性基板，包括从玻璃或钢化玻璃中选择的一种材料。在一些示例中，基板SUB可以是由透明材料制成的基板，即，透射基板；然而，本公开并不限于此。
在一些实施例中，基板SUB可包括多个区域，并且区域中的至少两个可具有不同的面积。例如，基板SUB可包括第一至第三区域A1、A2和A3，并且第一区域A1可具有与第二区域A2和第三区域A3不同的面积。第二区域A2和第三区域A3可具有相同的面积或不同的面积。本实施例中图示了基板SUB被划分成三个区域A1、A2和A3的情况，然而，基板SUB上划分的区域的数量并不限于此。
第一至第三区域A1、A2和A3中的每个可具有各种合适的形状。例如，第一至第三区域A1、A2和A3中的每个可以以各种合适的形状提供，诸如，具有多个线性边的多边形、诸如圆形或椭圆形的具有弯曲边的形状、以及诸如半圆形或半椭圆形的具有线性边和弯曲边两者的形状。另外，第一至第三区域A1、A2和A3中的至少一个可具有倾斜的、台阶状的或弯曲拐角部分。例如，如图2所示，第一至第三区域A1、A2和A3的至少一个拐角部分可具有倾斜的斜面拐角。
在一些实施例中，包含在第一至第三区域A1、A2和A3中的显示区域PXA1、PXA2、PXA3、驱动器SDV1、SDV2、SDV3、EDV1、EDV2、EDV3和DDV、电源线ELVDD和ELVSS和/或虚设区域DMP可具有与第一至第三区域A1、A2和A3的形状对应的形状。也就是说，第一至第三区域A1、A2和A3以及在第一至第三区域A1、A2和A3中提供的部件的形状没有特别限制，并且可以以合适的形式进行各种改变并实施。
在一些实施例中，第一至第三区域A1、A2和A3可包括一个或多个显示区域PXA1、PXA2和PXA3，并且周围区域PPA1、PPA2和PPA3(下文称为“PPA”)被布置在显示区域PXA1、PXA2和PXA3的周围，以分别与显示区域PXA1、PXA2和PXA3相邻。也就是说，根据本公开的实施例的显示设备可包括多个显示区域PXA1、PXA2和PXA3。像素PXL1、PXL2和PXL3被提供在显示区域PXA1、PXA2和PXA3中，并且显示区域PXA1、PXA2和PXA3组成显示图像的有源区域(屏幕区域)。
在一些实施例中，显示区域PXA1、PXA2和PXA3可被连续布置，以实现一个连续的屏幕。在一些实施例中，显示区域PXA1、PXA2和PXA3中的至少两个可利用置于它们之间的一个或多个周围区域PPA而被离散地布置(例如，彼此隔开)，以实现分离的屏幕。
周围区域PPA是不显示图像并且其中未提供像素PXL的区域(例如，没有像素存在的区域)。用于驱动像素PXL的驱动器SDV1、SDV2、SDV3、EDV1、EDV2、EDV3和DDV、用于将电源施加到像素PXL的电源线ELVDD和ELVSS、用于连接像素PXL和驱动器SDV1、SDV2、SDV3、EDV1、EDV2、EDV3和DDV的线中的一些和/或虚设区域DMP可被提供在周围区域PPA中。周围区域PPA与最终显示设备中的边框对应，并且边框的宽度可根据周围区域PPA的宽度来确定。
在一些实施例中，在第一至第三区域A1、A2和A3当中，第一区域A1可具有最大的面积。第一区域A1可包括显示图像的第一显示区域PXA1和围绕第一显示区域PXA1的至少一部分的第一周围区域PPA1。
在一些实施例中，第一显示区域PXA1可以以与第一区域A1的形状对应的形状被提供。在本公开的实施例中，第一显示区域PXA1的至少一个区域在第一方向DR1上可具有第一宽度W1。在一些实施例中，第一显示区域PXA1在与第一方向DR1相交的第二方向DR2上可具有第一长度L1。例如，第一显示区域PXA1可以以具有与第一宽度W1对应的横向长度和与第一长度L1对应的纵向长度的四边形形状被实现。然而，第一显示区域PXA1的形状和/或尺寸并不限于此。例如，当第一显示区域PXA1的至少一个区域以弯曲的、倾斜的或台阶状的形状被实现时，第一显示区域PXA1可具有在对应的区域中逐渐增加或逐渐降低的宽度。
多个第一像素PXL1被提供在第一显示区域PXA1中。第一像素PXL1可以以各种合适的形状实现，并且稍后将描述第一像素PXL1的示例性结构。
在一些实施例中，第一周围区域PPA1可被提供在第一显示区域PXA1的至少一侧处。在本公开的实施例中，第一周围区域PPA1围绕第一显示区域PXA1的外周，并且可被提供在除稍后将被描述的第二区域A2和第三区域A3被布置的部分之外的部分处。也就是说，第一周围区域PPA1可被提供在第一显示区域PXA1的周围，以围绕第一显示区域PXA1的至少一部分。
在一些实施例中，第一周围区域PPA1可包括在第一方向DR1上延伸的横向部和在第二方向DR2上延伸的纵向部。第一周围区域PPA1的纵向部可以利用置于其间的第一显示区域PXA1以成对的方式沿第一方向DR1彼此间隔地被提供。例如，第一周围区域PPA1的纵向部可以以成对地设置在第一显示区域PXA1的左侧和右侧(或相对侧)的方式被提供。
用于驱动第一像素PXL1的至少一个驱动器(例如，第一扫描驱动器SDV1和第一发光控制驱动器EDV1)可被提供在第一周围区域PPA1中。尽管在本实施例中，第一扫描驱动器SDV1和第一发光控制驱动器EDV1被提供在基板SUB上，但是本公开并不限于此。例如，第一扫描驱动器SDV1和第一发光控制驱动器EDV1中的至少一个可被提供在基板SUB的外部，以通过焊盘单元电连接至第一像素PXL1。另外，根据第一像素PXL1的结构，可不提供第一发光控制驱动器EDV1。在图1和图2中，已经图示了第一扫描驱动器SDV1和第一发光控制驱动器EDV1中的每个被提供在第一显示区域PXA1的仅一侧处；然而，本公开并不限于此。例如，在另一实施例中，第一扫描驱动器SDV1和第一发光控制驱动器EDV1可被布置在第一显示区域PXA1的两侧。在一些实施例中，第一扫描驱动器SDV1和第一发光控制驱动器EDV1可分别被布置在第一显示区域PXA1的不同侧。
在一些实施例中，第一周围区域PPA1可具有关于第一显示区域PXA1对称的形状；然而，本公开并不限于此。例如，布置在第一显示区域PXA1左侧的第一周围区域PPA1的宽度W4可与布置在第一显示区域PXA1右侧的第一周围区域PPA1的宽度W5不同。
在一些实施例中，第二区域A2可包括显示图像的第二显示区域PXA2和布置在第二显示区域PXA2的周围以围绕第二显示区域PXA2的至少一部分的第二周围区域PPA2。
在一些实施例中，第二显示区域PXA2可以以与第二区域A2的形状对应的形状被提供。在本公开的实施例中，第二显示区域PXA2的至少一个区域在第一方向DR1上可具有第二宽度W2。在一些实施例中，第二显示区域PXA2在与第一方向DR1相交的第二方向DR2上可具有第二长度L2。例如，第二显示区域PXA2可以以具有与第二宽度W2对应的横向长度和与第二长度L2对应的纵向长度的四边形形状被实现。然而，第二显示区域PXA2的形状和/或尺寸并不限于此。例如，当第二显示区域PXA2的至少一个区域以弯曲的、倾斜的或台阶状的形状实现时，第二显示区域PXA2可具有在对应的区域中逐渐增加或逐渐降低的宽度。
在一些实施例中，第二显示区域PXA2的第二宽度W2可小于第一显示区域PXA1的第一宽度W1。在一些实施例中，第二显示区域PXA2的第二长度L2可小于第一显示区域PXA1的第一长度L1。也就是说，在一些实施例中，第二显示区域PXA2可具有比第一显示区域PXA1小的面积。
在一些实施例中，第二显示区域PXA2以从第一显示区域PXA1突出的形状被提供，并且可连续地连接至第一显示区域PXA1。也就是说，第二显示区域PXA2的一侧可与第一显示区域PXA1的一侧接触。
在第二显示区域PXA2中提供多个第二像素PXL2。在一些实施例中，第二像素PXL2中的每个可被配置为与第一像素PXL1中的每个基本相同；然而，本公开并不限于此。
在一些实施例中，第二周围区域PPA2可被提供在第二显示区域PXA2的至少一侧处。在本公开的实施例中，第二周围区域PPA2围绕第二显示区域PXA2，并且可不被提供在连接至第一显示区域PXA1和第二显示区域PXA2的部分处。也就是说，第二周围区域PPA2可被布置在第二显示区域PXA2的周围，以围绕第二显示区域PXA2的至少一部分。在一些实施例中，第二周围区域PPA2可包括在第一方向DR1上延伸的横向部和在第二方向DR2上延伸的纵向部。第二周围区域PPA2的纵向部可以利用置于其间的第二显示区域PXA2以成对的方式在第一方向DR1上彼此间隔地被提供。例如，第二周围区域PPA2的纵向部可以以成对地设置在第二显示区域PXA2的左侧和右侧(或相对侧)的方式被提供。
用于驱动第二像素PXL2的至少一个驱动器(例如，第二扫描驱动器SDV2和第二发光控制驱动器EDV2)可被提供在第二周围区域PPA2中。尽管在本实施例中，第二扫描驱动器SDV2和第二发光控制驱动器EDV2被提供在基板SUB上，但是本公开并不限于此。例如，第二扫描驱动器SDV2和第二发光控制驱动器EDV2中的至少一个可被提供在基板SUB的外部，来通过焊盘单元电连接至第二像素PXL2。另外，根据第二像素PXL2的结构，可不提供第二发光控制驱动器EDV2。在图1和图2中，已经图示了第二扫描驱动器SDV2和第二发光控制驱动器EDV2中的每个被提供在第二显示区域PXA2的仅一侧处；然而，本公开并不限于此。例如，在另一实施例中，第二扫描驱动器SDV2和第二发光控制驱动器EDV2可被布置在第二显示区域PXA2的两侧。在一些实施例中，第二扫描驱动器SDV2和第二发光控制驱动器EDV2可分别被布置在第二显示区域PXA2的不同侧。
在一些实施例中，第三区域A3可包括显示图像的第三显示区域PXA3和布置在第三显示区域PXA3的周围以围绕第三显示区域PXA3的至少一部分的第三周围区域PPA3。
在一些实施例中，第三显示区域PXA3可以以与第三区域A3的形状对应的形状被提供。在本公开的实施例中，第三显示区域PXA3的至少一个区域在第一方向DR1上可具有第三宽度W3。在一些实施例中，第三显示区域PXA3在与第一方向DR1相交的第二方向DR2上可具有第三长度L3。例如，第三显示区域PXA3可以以具有与第三宽度W3对应的横向长度和与第三长度L3对应的纵向长度的四边形形状被实现。然而，第三显示区域PXA3的形状和/或尺寸并不限于此。例如，当第三显示区域PXA3的至少一个区域以弯曲的、倾斜的或台阶状的形状被实现时，第三显示区域PXA3可具有在对应的区域中逐渐增加或逐渐降低的宽度。
在一些实施例中，第三显示区域PXA3的第三宽度W3可小于第一显示区域PXA1的第一宽度W1。在一些实施例中，第三显示区域PXA3的第三长度L3可小于第一显示区域PXA1的第一长度L1。也就是说，在一些实施例中，第三显示区域PXA3可具有比第一显示区域PXA1小的面积。
在一些实施例中，第三显示区域PXA3的第三宽度W3可等于第二显示区域PXA2的第二宽度W2；然而，本公开并不限于此。在一些实施例中，第三显示区域PXA3的第三长度L3可等于第二显示区域PXA2的第二长度L2；然而，本公开并不限于此。也就是说，在一些实施例中，第三显示区域PXA3可具有与第二显示区域PXA2相同的面积；然而，本公开并不限于此。
在一些实施例中，第三显示区域PXA3以从第一显示区域PXA1突出的形状被提供，并且可连续地连接至第一显示区域PXA1。也就是说，第三显示区域PXA3的一侧可与第一显示区域PXA1的一侧接触。在一些实施例中，第三显示区域PXA3可被布置成以设定的或预定的距离与第二显示区域PXA2隔开。例如，第二显示区域PXA2可以以在第一显示区域PXA1的左上侧处突出的形状被提供，并且第三显示区域PXA3可以以在第一显示区域PXA1的右上侧处突出的形状被提供，并且第二显示区域PXA2和第三显示区域PXA3可通过位于第一至第三显示区域PXA1、PXA2和PXA3之间的附加周围区域APA连接。
多个第三像素PXL3被提供在第三显示区域PXA3中。在一些实施例中，第三像素PXL3中的每个可被配置为与第一像素PXL1和/或第二像素PXL2中的每个基本相同；然而，本公开并不限于此。
在一些实施例中，第三周围区域PPA3可被提供在第三显示区域PXA3的至少一侧处。在本公开的实施例中，第三周围区域PPA3围绕第三显示区域PXA3，并且可不提供在连接至第一显示区域PXA1和第三显示区域PXA3的部分处。也就是说，第三周围区域PPA3可被布置在第三显示区域PXA3的周围，以围绕第三显示区域PXA3的至少一部分。在一些实施例中，第三周围区域PPA3可包括在第一方向DR1上延伸的横向部和在第二方向DR2上延伸的纵向部。第三周围区域PPA3的纵向部可以利用置于其间的第三显示区域PXA3以成对的方式在第一方向DR1上彼此间隔地被提供。例如，第三周围区域PPA3的纵向部可以以成对地设置在第三显示区域PXA3的左侧和右侧(或相对侧)的方式被提供。
用于驱动第三像素PXL3的至少一个驱动器(例如，第三扫描驱动器SDV3和第三发光控制驱动器EDV3)可被提供在第三周围区域PPA3中。尽管在本实施例中，第三扫描驱动器SDV3和第三发光控制驱动器EDV3被提供在基板SUB上，但是本公开并不限于此。例如，第三扫描驱动器SDV3和第三发光控制驱动器EDV3中的至少一个可被提供在基板SUB的外部，来通过焊盘单元电连接至第三像素PXL3。另外，根据第三像素PXL3的结构，可不提供第三发光控制驱动器EDV3。在图1和图2中，已经图示了第三扫描驱动器SDV3和第三发光控制驱动器EDV3中的每个被提供在第三显示区域PXA3的仅一侧处；然而，本公开并不限于此。例如，在另一实施例中，第三扫描驱动器SDV3和第三发光控制驱动器EDV3可被布置在第三显示区域PXA3的两侧。在一些实施例中，第三扫描驱动器SDV3和第三发光控制驱动器EDV3可分别被布置在第三显示区域PXA3的不同侧。
在本公开的实施例中，第三区域A3可具有与第二区域A2关于垂直中心线线性对称的形状，垂直中心线在第一区域A1的第一周围区域PPA1的横向部的中心点处沿第二方向DR2延伸。在此情形下，在第三区域A3中提供的部件的排列关系可以与第二区域A2中除了一些线之外的部件的排列关系基本相同。
因此，基板SUB可具有其中第二区域A2和第三区域A3在第一区域A1中在第二方向DR2上突出的形状。另外，由于第二区域A2和第三区域A3彼此隔开，因此基板SUB可具有在第二区域A2与第三区域A3之间凹陷的形状。也就是说，基板SUB可具有在第二区域A2与第三区域A3之间的槽口。
在本公开的实施例中，第一周围区域PPA1的纵向部可分别连接至第二周围区域PPA2和第三周围区域PPA3的纵向部的部分。例如，第一周围区域PPA1的左纵向部可连接至第二周围区域PPA2的左纵向部。在一些实施例中，第一周围区域PPA1的左纵向部和第二周围区域PPA2的左纵向部可具有相同的宽度W4(下文称为“第四宽度”)。另外，第一周围区域PPA1的右纵向部和第三周围区域PPA3的右纵向部可具有相同的宽度W5(下文称为“第五宽度”)。在一些实施例中，第四宽度W4和第五宽度W5可彼此不同。例如，第四宽度W4可小于第五宽度W5。
在本公开的实施例中，基板SUB可进一步包括附加周围区域APA。附加周围区域APA可被提供为与第一显示区域PXA1、第二周围区域PPA2和第三周围区域PPA3相邻。例如，附加周围区域APA可连接第二周围区域PPA2和第三周围区域PPA3。例如，附加周围区域APA可在第一显示区域PXA1的一个区域的上端处连接第二周围区域PPA2和第三周围区域PPA3。
在一些实施例中，在基板SUB上的显示区域PXA(即，第一至第三显示区域PXA1、PXA2和PXA3)中提供的像素PXL中的每个可包括发光的显示元件。例如，像素PXL中的每个可包括有机发光二极管(OLED)。然而，本公开并不限于OLED被应用的有机发光显示设备。也就是说，像素PXL可被实现为另一类型的显示设备的像素。
在一些实施例中，像素PXL中的每个可发射具有红色、绿色和蓝色中的一种颜色的光；然而，本公开并不限于此。例如，像素PXL中的每个可发射具有青色、品红色、黄色、白色等中的颜色的光。
在一些实施例中，数据驱动器DDV可被提供在周围区域PPA中。例如，数据驱动器DDV可被提供在第一周围区域PPA1中。然而，本公开并不限于此。例如，数据驱动器DDV可被提供在基板SUB的外部，来通过焊盘单元电连接至第一像素PXL1、第二像素PXL2和/或第三像素PXL3。
在一些实施例中，至少一条电源线可进一步被提供在周围区域PPA中。例如，用于分别将第一电源和第二电源供给到第一显示区域PXA1、第二显示区域PXA2和/或第三显示区域PXA3的第一电源线ELVDD和第二电源线ELVSS可被布置在周围区域PPA中。另外，可根据像素PXL的结构进一步提供一条或多条电源线，例如用于供给第三电源的初始化电源线。
在一些实施例中，第一电源线ELVDD和第二电源线ELVSS中的一条(例如第二电源线ELVSS)可被布置成与第一周围区域PPA1的一侧、第二周围区域PPA2的一侧和/或第三周围区域的一侧对应。例如，第二电源线ELVSS可被布置在第一周围区域PPA1的数据驱动器DDV被布置的区域中，例如，第一显示区域PXA1的下端处。在一些实施例中，第二电源线ELVSS可在第一周围区域PPA1中沿第一方向DR1延伸。
在一些实施例中，第一电源线ELVDD和第二电源线ELVSS中的另一条(例如第一电源线ELVDD)可被布置在除了第二电源线ELVSS被布置的区域之外的周围区域PPA中。例如，第一电源线ELVDD可被布置成围绕第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3。例如，第一电源线ELVDD可具有沿第一周围区域PPA1的左纵向部、第二周围区域PPA2、附加周围区域APA、第三周围区域PPA3以及第一周围区域PPA1的右纵向部延伸的形状。
在上述实施例中，作为示例已经描述了第二电源线ELVSS与第一显示区域PXA1的一侧对应地被布置在第一周围区域PPA1中并且第一电源线ELVDD被布置在其他周围区域PPA中的情况；然而，本公开并不限于此。例如，第一电源线ELVDD和第二电源线ELVSS可被布置成围绕第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3。
在一些实施例中，通过第一电源线ELVDD施加的电压可比通过第二电源线ELVSS施加的电压高。例如，高电位像素电源可通过第一电源线ELVDD被施加，并且低电位像素电源可通过第二电源线ELVSS被施加。然而，通过第一电源线ELVDD和/或第二电源线ELVSS施加的电源的种类并不限于此。
电源线ELVDD和ELVSS可电连接在焊盘单元与第一显示区域PXA1、第二显示区域PXA2和/或第三显示区域PXA3之间。因此，电源线ELVDD和ELVSS可将从外部供给的设定的或预定的电力传输到第一显示区域PXA1、第二显示区域PXA2和/或第三显示区域PXA3。
在本公开的实施例中，虚设区域DMP可位于周围区域PPA的一个区域中。虚设区域DMP包括形成寄生电容的虚设线，以便补偿布置在显示区域PXA中的像素PXL之间的亮度差异。
例如，根据本公开的实施例的显示设备包括至少两个具有不同宽度的显示区域PXA。也就是说，在一些实施例中，布置在第一显示区域PXA1、第二显示区域PXA2和/或第三显示区域PXA3中的一行上的第一像素PXL1、第二像素PXL2和/或第三像素PXL3的数量对于每个区域可以是不同的。
例如，具有第一宽度W1的第一显示区域PXA1的一行可具有与第一宽度W1对应的长度，并且具有第二宽度W2的第二显示区域PXA2的一行可具有与第二宽度W2对应的长度。因此，布置在第二显示区域PXA2的每行上的第二控制线(例如，第二显示区域PXA2的扫描线)可具有比布置在第一显示区域PXA1的每行上的第一控制线(例如，第一显示区域PXA1的扫描线)短的长度。另外，电连接至布置在第二显示区域PXA2的每行上的控制线的第二像素PXL2的数量可小于电连接至布置在第一显示区域PXA1的每行上的控制线的第一像素PXL1的数量。因此，第一控制线和第二控制线具有不同的负载值。因此，由于第一像素PXL1和第二像素PXL2之间的亮度差异发生，因此图像的显示可变得不均匀。
在一些实施例中，即使在第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3中，布置在一行上的第一像素PXL1、第二像素PXL2和/或第三像素PXL3的数量也可以是不同的。例如，当第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3中的每个的至少一个区域具有倾斜的或弯曲的形状时，根据第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3的形状，即使在第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3中，布置在每行上的控制线的长度和/或连接至控制线的第一像素PXL1、第二像素PXL2和/或第三像素PXL3的数量可以是不同的。
因此，在本公开的实施例中，虚设区域DMP被布置在周围区域PPA中，并且虚设线被形成在虚设区域DMP中，使得线的负载值之间的差异被补偿。例如，虚设区域DMP被布置在第二周围区域PPA2和第三周围区域PPA3中的每个中，并且连接至第二周围区域PPA2和第三周围区域PPA3的虚设线可被形成在相应的虚设区域DMP中。在一些实施例中，虚设线可被设计，使得连接至第一像素PXL1的第一控制线、连接至第二像素PXL2的第二控制线和连接至第三像素PXL3的第三控制线的负载值变得相似(例如，基本相同)。虚设线可与至少一条电源线(例如，第一电源线ELVDD)重叠，以形成寄生电容。因此，能够补偿第一像素PXL1与第二像素PXL2或第三像素PXL3的负载值之间的差异。因此，根据本公开的实施例，图像的图像质量可被改善。
也就是说，在本公开的实施例中，由于虚设区域DMP在与每个显示区域PXA对应的周围区域PPA中被提供或者不被提供，以便针对每个显示区域PXA补偿负载值之间的差异，因此可提供具有不同的寄生电容的结构。在本公开的实施例中，虚设区域DMP可被布置在第二周围区域PPA2和第三周围区域PPA3中的每个中；然而，本公开并不限于此。后面将更加详细地描述虚设区域。
如上所述，虚设区域DMP可与至少一条电源线(例如，第一电源线ELVDD)重叠。然而，为了稳定地驱动显示设备，在第一电源线ELVDD与连接至第二显示区域PXA2或第三显示区域PXA3的控制线的虚设线之间要确保电气稳定性(例如，从绝缘属性产生的)。因此，在后面将描述的本公开的实施例中，提供了一种显示设备，能够防止或降低在第一电源线ELVDD与布置在第二周围区域PPA2和第三周围区域PPA3中的虚设线(ESD相对容易被引入其中)之间短路的发生率。后面将更加详细地描述与此有关的实施例。
图3图示图1所示的显示设备中的显示区域和驱动器的实施例。为了方便起见，在图3中，ELVDD作为第一电源使用与图1的第一电源线ELVDD相同的附图标记，并且ELVSS作为第二电源使用与图1的第二电源线ELVSS相同的附图标记。通常，在图3中，与图2的部件类似或完全相同的部件由相同的附图标记指定，并且它们的详细描述可不再重复。
下面，将参考图3结合图1和图2更加详细描述根据本公开的实施例的显示区域和驱动器。
参考图1至图3，根据本公开的实施例的显示设备可包括像素PXL、驱动器SDV1、SDV2、SDV3、EDV1、EDV2、EDV3、DDV和TC以及导线。
在一些实施例中，像素PXL可包括第一至第三像素PXL1、PXL2和PXL3，并且驱动器SDV1、SDV2、SDV3、EDV1、EDV2、EDV3、DDV和TC可包括第一至第三扫描驱动器SDV1、SDV2和SDV3、第一至第三发光控制驱动器EDV1、EDV2和EDV3、数据驱动器DDV和时序控制器TC。在图3中，为了便于描述，设置了第一至第三扫描驱动器SDV1、SDV2和SDV3、第一至第三发光控制驱动器EDV1、EDV2和EDV3、数据驱动器DDV和时序控制器TC的位置。当实际的显示设备被实施时，第一至第三扫描驱动器SDV1、SDV2和SDV3、第一至第三发光控制驱动器EDV1、EDV2和EDV3、数据驱动器DDV和时序控制器TC可被布置在显示设备中其他合适的位置处。例如，已经图示了数据驱动器DDV被布置在比第一区域A1更靠近第二区域A2和第三区域A3的区域中；然而，数据驱动器DDV的位置可被改变。例如，数据驱动器DDV可被布置在与第一区域A1相邻的区域中。
导线将来自驱动器SDV1、SDV2、SDV3、EDV1、EDV2、EDV3、DDV和TC的驱动信号传输到像素PXL。导线可包括扫描线S11至S1n、S21、S22、S31和S32、数据线D1至Dm、发光控制线E11至E1n、E21、E22、E31和E32、第一电源线ELVDD、第二电源线ELVSS以及初始化电源线。
在一些实施例中，扫描线S11至S1n、S21、S22、S31和S32可包括第一至第三扫描线S11至S1n、S21、S22、S31和S32，并且发光控制线E11至E1n、E21、E22、E31和E32可包括分别连接至第一至第三像素PXL1、PXL2和PXL3的第一至第三发光控制线E11至E1n、E21、E22、E31和E32。数据线D1至Dm以及第一电源线ELVDD和第二电源线ELVSS可连接至第一至第三像素PXL1、PXL2和PXL3。
第一像素PXL1被布置在第一显示区域PXA1中，并且可连接至第一扫描线S11至S1n、第一发光控制线E11至E1n以及数据线D1至Dm。当扫描信号从第一扫描线S11至S1n被供给时，第一像素PXL1被供给有来自数据线D1至Dm的数据信号。供给有数据信号的第一像素PXL1中的每个可控制(或影响)通过有机发光二极管OLED从第一电源ELVDD流到第二电源ELVSS的电流的量。
第二像素PXL2被布置在第二显示区域PXA2中，并且可连接至第二扫描线S21和S22、第二发光控制线E21和E22以及数据线D1至D3。为了方便起见，尽管图3图示了第二像素PXL2连接至两条第二扫描线S21和S22、两条第二发光控制线E21和E22以及三条数据线D1至D3，不过第二像素PXL2的数量和位置不限于此。当扫描信号从第二扫描线S21和S22中的一条被供给时，第二像素PXL2中的每个被供给有来自数据线D1至D3中的一条的数据信号。供给有数据信号的第二像素PXL2中的每个可控制(或影响)通过有机发光二极管OLED从第一电源ELVDD流到第二电源ELVSS的电流的量。
第三像素PXL3被布置在第三显示区域PXA3中，并且可连接至第三扫描线S31和S32、第三发光控制线E31和E32以及数据线Dm-2至Dm。为了方便起见，尽管图3图示了第三像素PXL3连接至两条第三扫描线S31和S32、两条第三发光控制线E31和E32以及三条数据线Dm-2至Dm，但第三像素PXL3的数量和位置并不限于此。当扫描信号从第三扫描线S31和S32中的一条被供给时，第三像素PXL3中的每个被供给有来自数据线Dm-2至Dm中的一条的数据信号。供给有数据信号的第三像素PXL3中的每个可控制(或影响)通过有机发光二极管OLED从第一电源ELVDD流到第二电源ELVSS的电流的量。
第一扫描驱动器SDV1可响应于来自时序控制器TC的第一栅控制信号GCS1，将扫描信号供给到第一扫描线S11至S1n。例如，第一扫描驱动器SDV1可将扫描信号依次供给到第一扫描线S11至S1n。如果扫描信号被依次供给到第一扫描线S11至S1n，则第一像素PXL1可以以水平行为单位依次被选择。
第二扫描驱动器SDV2可响应于来自时序控制器TC的第二栅控制信号GCS2，将扫描信号供给到第二扫描线S21和S22。例如，第二扫描驱动器SDV2可将扫描信号依次供给到第二扫描线S21和S22。如果扫描信号被依次供给到第二扫描线S21和S22，则第二像素PXL2可以以水平行为单位依次被选择。
第三扫描驱动器SDV3可响应于来自时序控制器TC的第三栅控制信号GCS3，将扫描信号供给到第三扫描线S31和S32。例如，第三扫描驱动器SDV3可将扫描信号依次供给到第三扫描线S31和S32。如果扫描信号被依次供给到第三扫描线S31和S32，则第三像素PXL3可以以水平行为单位依次被选择。
第一发光控制驱动器EDV1可响应于第四栅控制信号GCS4将发光控制信号供给到第一发光控制线E11至E1n。例如，第一发光控制驱动器EDV1可将发光控制信号依次供给到第一发光控制线E11至E1n。这里，发光控制信号可具有比扫描信号大的宽度(例如，发光控制信号可被施加比扫描信号长的时间段)。例如，供给到第i(其中，i为自然数)条第一发光控制线E1i的发光控制信号可被供给成与供给到第(i-1)条第一扫描线S1i-1的扫描信号和供给到第i条第一扫描线S1i的扫描信号重叠至少一个时段。在一些实施例中，发光控制信号可被设置成栅极截止电压(例如，高电压)，使得包含在像素PXL中的晶体管可被截止，并且扫描信号可被设置成栅极导通电压(例如，低电压)，使得包含在像素PXL中的晶体管可被导通。
第二发光控制驱动器EDV2可响应于第五栅控制信号GCS5将发光控制信号供给到第二发光控制线E21和E22。例如，第二发光控制驱动器EDV2可将发光控制信号依次供给到第二发光控制线E21和E22。
第三发光控制驱动器EDV3可响应于第六栅控制信号GCS6将发光控制信号供给到第三发光控制线E31和E32。例如，第三发光控制驱动器EDV3可将发光控制信号依次供给到第三发光控制线E31和E32。
数据驱动器DDV可响应于数据控制信号DCS将数据信号供给到数据线D1至Dm。供给到数据线D1至Dm的数据信号可被供给到由扫描信号选择的像素PXL。
时序控制器TC可基于从外部供给的时序信号将产生的栅控制信号GCS1至GCS6供给到扫描驱动器SDV和发光驱动器EDV。此外，时序控制器TC可将数据控制信号DCS和图像数据供给到数据驱动器DDV。
时序控制器TC可以以各种合适的方式通过线连接至第一至第三扫描驱动器SDV1、SDV2和SDV3、第一至第三发光控制驱动器EDV1、EDV2和EDV3以及数据驱动器DDV。时序控制器TC的位置没有特别限制。例如，时序控制器TC可被安装在柔性印刷电路板上，以通过印刷电路板连接至第一至第三扫描驱动器SDV1、SDV2和SDV3、第一至第三发光控制驱动器EDV1、EDV2和EDV3以及数据驱动器DDV。在一些实施例中，印刷电路板可被布置在各种合适的位置处，诸如，基板SUB的一侧和基板SUB的背面。
启动脉冲和时钟信号可被包含在从时序控制器TC输出的栅控制信号GCS1至GCS6中的每个中。启动脉冲可控制第一扫描信号或第一发光控制信号的供给时序。时钟信号可用于移位启动脉冲。
源启动脉冲和时钟信号可被包含在从时序控制器TC输出的数据控制信号DCS中。源启动脉冲可控制数据的采样起始时间。时钟信号可用于控制采样操作。
如上所述，在根据本公开的实施例的显示设备中，像素PXL可被提供在具有不同面积的区域A1、A2和A3中。根据区域A1、A2和A3(例如，显示区域PXA1、PXA2和PXA3的面积)可改变将信号提供到像素PXL的扫描线S11至S1n、S21、S22、S31和S32以及发光控制线E11至E1n、E21、E22、E31和E32的长度。例如，第一显示区域PXA1的第一宽度W1比第二显示区域PXA2的第二宽度W2长。因此，当扫描线S11至S1n、S21、S22、S31和S32以及发光控制线E11至E1n、E21、E22、E31和E32沿它们的宽度方向延伸时，第一扫描线S11至S1n和第一发光控制线E11至E1n中的每条的长度比第二扫描线S21和S22和第二发光控制线E21和E22中的每条的长度长。另外，第一扫描线S11至S1n和第一发光控制线E11至E1n中的每条可连接至比第二扫描线S21和S22和第二发光控制线E21和E22中的每条所连接的像素数量多的像素PXL。
对于相应的区域A1、A2和A3，扫描线S11至S1n、S21、S22、S31和S32之间的长度差异、发光控制线E11至E1n、E21、E22、E31和E32之间的长度差异和/或连接至它们的像素PXL的数量可引起扫描线S11至S1n、S21、S22、S31和S32的负载值之间的差异以及发光控制线E11至E1n、E21、E22、E31和E32的负载值之间的差异。也就是说，第一扫描线S11至S1n的负载值可大于第二扫描线S21和S22的负载值。另外，第一发光控制线E11至E1n的负载值可大于第二发光控制线E21和E22的负载值。负载值之间的这种差异可引起在第一显示区域PXA1中提供的第一像素PXL1与在第二显示区域PXA2中提供的第二像素PXL2之间的亮度差异(或偏差)。在本公开的实施例中，在第三显示区域PXA3中提供的第三像素PXL3可以以与第二像素PXL2基本相同的形式被提供，因此，第三像素PXL3的详细描述可不再重复。
图4图示根据本公开的实施例的第一像素。为了便于描述，图4已经图示了连接至第m条数据线Dm和第i条第一扫描线S1i的第一像素PXL1。
参考图3和图4，根据本公开的实施例的第一像素PXL1可包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
有机发光二极管OLED的阳极可通过第六晶体管T6连接至第一晶体管T1，并且有机发光二极管OLED的阴极可连接至第二电源ELVSS。有机发光二极管OLED产生具有与从第一晶体管T1供给的电流的量对应的设定的或预定的亮度的光。第一电源ELVDD的电压可被设置成比第二电源ELVSS的电压高，使得电流可流过有机发光二极管OLED。
第七晶体管T7可连接在初始化电源Vint与有机发光二极管OLED的阳极之间。另外，第七晶体管T7的栅电极可连接至第(i+1)条第一扫描线S1i+1。第七晶体管T7可在扫描信号被供给到第(i+1)条第一扫描线S1i+1时被导通，以将初始化电源Vint的电压供给到有机发光二极管OLED的阳极。这里，初始化电源Vint的电压可被设置成比数据信号低的电压。也就是说，初始化电源Vint的电压可被设置成不超过数据信号的最小电压。在该实施例中，作为示例已经图示了连接至第七晶体管T7的栅电极的阳极初始化控制线是第(i+1)条第一扫描线S1i+1的情况；然而，本公开并不限于此。例如，在另一实施例中，第七晶体管T7的栅电极可连接至第i条第一扫描线S1i。在此情形下，当扫描信号被供给到第i条第一扫描线S1i时，初始化电源Vint的电压可通过第七晶体管T7被供给到有机发光二极管OLED的阳极。
第六晶体管T6可连接在第一晶体管T1与有机发光二极管OLED之间。另外，第六晶体管T6的栅电极可连接至第i条第一发光控制线E1i。当发光控制信号(例如，具有栅极截止电压(高电平电压)的发光控制信号)被供给到第i条第一发光控制线E1i时，第六晶体管T6可被截止，并且反之导通。
第五晶体管T5可连接在第一电源ELVDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极可连接至第i条第一发光控制线E1i。当发光控制信号被供给到第i条第一发光控制线E1i时，第五晶体管T5可被截止，并且反之导通。
第一晶体管(驱动晶体管)T1的第一电极可通过第五晶体管T5连接至第一电源ELVDD，并且第一晶体管T1的第二电极可连接至有机发光二极管OLED的阳极。另外，第一晶体管T1的栅电极可连接至第一节点N1。第一晶体管T1可与第一节点N1的电压对应地控制通过有机发光二极管OLED从第一电源ELVDD流到第二电源ELVSS的电流的量。
第三晶体管T3可连接在第一晶体管T1的第二电极与第一节点N1之间。另外，第三晶体管T3的栅电极可连接至第i条第一扫描线S1i。当扫描信号被供给到第i条第一扫描线S1i时，第三晶体管T3可被导通，以允许第一晶体管T1的第二电极和第一节点N1彼此电连接。因此，当第三晶体管T3被导通时，第一晶体管T1可以是二极管连接。
第四晶体管T4可连接在第一节点N1与初始化电源Vint之间。另外，第四晶体管T4的栅电极可连接至第(i-1)条第一扫描线S1i-1。当扫描信号被供给到第(i-1)条第一扫描线S1i-1时，第四晶体管T4可被导通，以将初始化电源Vint的电压供给到第一节点N1。在该实施例中，第(i-1)条第一扫描线S1i-1可被用作初始化控制线，用于初始化第一晶体管T1的栅节点，即，第一节点N1。然而，本公开并不限于此。例如，在另一实施例中，诸如第(i-2)条第一扫描线S1i-2的另一控制线可被用作初始化控制线，用于初始化第一晶体管T1的栅节点。
第二晶体管T2可连接至第m(其中，m为自然数)条数据线Dm和第一晶体管T1的第一电极。另外，第二晶体管T2的栅电极可连接至第i条第一扫描线S1i。当扫描信号被供给到第i条第一扫描线S1i时，第二晶体管T2可被导通，以允许第m条数据线Dm和第一晶体管T1的第一电极彼此电连接。
存储电容器Cst可连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可存储数据信号以及与第一晶体管T1的阈值电压对应的电压。
第一像素PXL1的结构不限于图4所示的实施例。例如，本领域公知的具有各种合适的结构的像素电路可被应用于第一像素PXL1将是显而易见的。
在关于本公开的非限制性的实施例中，第二像素PXL2和第三像素PXL3中的每个可被实施为具有与第一像素PXL1相同或基本相同的电路。因此，第二像素PXL2和第三像素PXL3中的每个的结构的详细描述可不再重复。
图5图示图4所示的第一像素的详细结构的实施例。具体地，图5是详细图示图4所示的第一像素的布局实施例的平面图。图6图示沿图5的线I-I’截取的截面。图7图示沿图5的线II-II’截取的截面。
基于布置在第一显示区域PXA1中的第i行和第j(其中，j为自然数)列上的一个第一像素PXL1，图5至图7中图示了连接至第一像素PXL1的三条第一扫描线S1i-1、S1i和S1i+1、第一发光控制线Eli、电力线PL和数据线Dj。也就是说，在本公开的实施例中，用于控制第一像素PXL1的驱动的第一控制线可包括连接至第一像素PXL1的多条扫描线S1i-1、S1i和S1i+1和第一发光控制线Eli。
这里，其上布置有第一像素PXL1的第i行上的第一扫描线S1i可以是用于将扫描信号供给到第i行上的第一像素PXL1的当前扫描线。另外，连接至第一像素PXL1的其他第一扫描线S1i-1和S1i+1被用作用于控制初始化的初始化控制线，并且可被用作在相邻行(例如，第(i-1)行和第(i+1)行)上的第一像素PXL1中的当前扫描线。第一控制线S1i-1、S1i、S1i+1和E1i在第一显示区域PXA1中沿第一方向DR1延伸，并且可具有与第一宽度W1对应的长度。
在图5至图7中，为了便于描述，在第(i-1)行上的第一扫描线被称为“第(i-1)条第一扫描线S1i-1”，在第i行上的第一扫描线被称为“第i条第一扫描线S1i”，在第(i+1)行上的第一扫描线被称为“第(i+1)条第一扫描线S1i+1”，在第i行上的第一发光控制线被称为“发光控制线E1i”，在第j列上的数据线被称为“数据线Dj”，并且在第j列上的电力线(例如，在第j列上的被施加第一电源ELVDD的电力线)被称为“电力线PL”。
将参考图5至图7结合上述图1至图4描述本公开的实施例。根据本公开的实施例的显示设备可包括基板SUB、线单元和像素PXL，例如，第一像素PXL1。
线单元将驱动信号和/或电力供给到第一像素PXL1中的每个。在一些实施例中，线单元可包括第一扫描线S1i-1、S1i和S1i+1、数据线Dj、发光控制线E1i、电力线PL和初始化电力线IPL。
第一扫描线S1i-1、S1i和S1i+1可在第一显示区域PXA1中在第一方向DR1上延伸。在一些实施例中，第一扫描线S1i-1、S1i和S1i+1可包括沿与第一方向DR1相交的第二方向DR2依次排列的第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i和第(i+1)条第一扫描线S1i+1。第一扫描线S1i-1、S1i和S1i+1可被施加有扫描信号。例如，第(i-1)条第一扫描线S1i-1可被施加有第(i-1)个第一扫描信号，第i条第一扫描线S1i可被施加有第i个第一扫描信号，并且第(i+1)条第一扫描线S1i+1可被施加有第(i+1)个第一扫描信号。
发光控制线E1i可在第一显示区域PXA1中在第一方向DR1上延伸。发光控制线E1i可被施加有发光控制信号。
数据线Dj可在第二方向DR2上延伸。也就是说，数据线Dj可在与第一控制线S1i-1、S1i、S1i+1和E1i相交的方向上延伸。数据线Dj可被施加有数据信号。
电力线PL可沿第二方向DR2延伸；然而，本公开并不限于此。电力线PL被布置成与数据线Dj隔开，并且可被施加有第一电源ELVDD。
初始化电力线IPL可沿第一方向DR1延伸；然而，本公开并不限于此。初始化电力线IPL可被施加有初始化电源Vint。
在一些实施例中，第一像素PXL1中的每个可包括第一至第七晶体管T1至T7、存储电容器Cst和有机发光二极管OLED。
第一晶体管T1可包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一连接线CNL1。第一栅电极GE1可连接至第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。在一些实施例中，第一连接线CNL1可连接在第一栅电极GE1与第三漏电极DE3和第四漏电极DE4之间。第一连接线CNL1的一端可通过第一接触孔(例如，第一接触开口)CH1连接至第一栅电极GE1，并且第一连接线CNL1的另一端可通过第二接触孔(例如，第二接触开口)CH2连接至第三漏电极DE3和第四漏电极DE4。
在本公开的实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可由未掺杂或掺杂杂质的半导体层形成。例如，第一源电极SE1和第一漏电极DE1可由掺杂杂质的半导体层形成，并且有源图案ACT1可由未掺杂杂质的半导体层形成。
在一些实施例中，第一有源图案ACT1具有在设定的或预定的方向上延伸的条形状，并且可具有沿延伸方向多次弯折的形状。当从俯视图或平面图中观察时，第一有源图案ACT1可与第一栅电极GE1重叠。由于第一有源图案ACT1被形成为长的，因此第一晶体管T1的沟道区可形成为长的。因此，施加到第一晶体管T1的栅电压的驱动范围变宽。因此，从有机发光二极管OLED发射的光的灰度可被精确控制。
第一源电极SE1可连接至第一有源图案ACT1的一端。第一源电极SE1可连接至第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。
第一漏电极DE1可连接至第一有源图案ACT1的另一端。第一漏电极DE1可连接至第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可连接至第i条第一扫描线S1i。第二栅电极GE2可被提供为第i条第一扫描线S1i的一部分，或者可以以从第i条第一扫描线S1i突出的形状被提供。
在一些实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可由未掺杂或掺杂杂质的半导体层形成。例如，第二源电极SE2和第二漏电极DE2可由掺杂杂质的半导体层形成，并且第二有源图案ACT2可由未掺杂杂质的半导体层形成。第二有源图案ACT2对应于与第二栅电极GE2重叠的部分。第二源电极SE2的一端可连接至第二有源图案ACT2。第二源电极SE2的另一端可通过第六接触孔(例如，第六接触开口)CH6连接至数据线Dj。第二漏电极DE2的一端可连接至第二有源图案ACT2。第二漏电极DE2的另一端可连接至第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可被提供为双栅结构以防止或减小漏电流。也就是说，第三晶体管T3可包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。下文中，第3a栅电极GE3a和第3b栅电极GE3b被称为第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b被称为第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b被称为第三源电极SE3，以及第3a漏电极DE3a和第3b漏电极DE3b被称为第三漏电极DE3。
第三栅电极GE3可连接至第i条第一扫描线S1i。第三栅电极GE3可被提供为第i条第一扫描线S1i的一部分，或者可以以从第i条第一扫描线S1i突出的形状被提供。例如，第3a栅电极GE3a可以以从第i条第一扫描线S1i突出的形状被提供，并且第3b栅电极GE3b可被提供为第i条第一扫描线S1i的一部分。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3可由未掺杂或掺杂杂质的半导体层形成。例如，第三源电极SE3和第三漏电极DE3可由掺杂杂质的半导体层形成，并且第三有源图案ACT3可由未掺杂杂质的半导体层形成。第三有源图案ACT3对应于与第三栅电极GE3重叠的部分。第三源电极SE3的一端可连接至第三有源图案ACT3。第三源电极SE3的另一端可连接至第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可连接至第三有源图案ACT3。第三漏电极DE3的另一端可连接至第四晶体管T4的第四漏电极DE4。此外，第三漏电极DE3可通过第一连接线CNL1、第二接触孔CH2和第一接触孔CH1连接至第一晶体管T1的第一栅电极GE1。
第四晶体管T4可被提供为双栅结构以防止或减小漏电流。也就是说，第四晶体管T4可包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a，并且第4b晶体管T4b可包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。下文中，第4a栅电极GE4a和第4b栅电极GE4b被称为第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b被称为第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b被称为第四源电极SE4，以及第4a漏电极DE4a和第4b漏电极DE4b被称为第四漏电极DE4。
第四栅电极GE4可连接至第(i-1)条第一扫描线S1i-1。第四栅电极GE4可被提供为第(i-1)条第一扫描线S1i-1的一部分，或者可以以从第(i-1)条第一扫描线S1i-1突出的形状被提供。例如，第4a栅电极GE4a可被提供为第(i-1)条第一扫描线S1i-1的一部分。第4b栅电极GE4b可以以从第(i-1)条第一扫描线S1i-1突出的形状被提供。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可由未掺杂或掺杂杂质的半导体层形成。例如，第四源电极SE4和第四漏电极DE4可由掺杂杂质的半导体层形成，并且第四有源图案ACT4可由未掺杂杂质的半导体层形成。第四有源图案ACT4对应于与第四栅电极GE4重叠的部分。
第四源电极SE4的一端可连接至第四有源图案ACT4。第四源电极SE4的另一端可连接至第(i-1)行上的第一像素PXL1的初始化电力线IPL和第(i-1)行上的第一像素PXL1的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可被提供在第四源电极SE4与初始化电力线IPL之间。辅助连接线AUX的一端可通过第九接触孔(例如，第九接触开口)CH9连接至第四源电极SE4。辅助连接线AUX的另一端可通过第(i-1)行上的第一像素PXL1的第八接触孔(例如，第八接触开口)CH8连接至第(i-1)行上的初始化电力线IPL。
第四漏电极DE4的一端可连接至第四有源图案ACT4。第四漏电极DE4的另一端可连接至第三晶体管T3的第三漏电极DE3。此外，第四漏电极DE4可通过第一连接线CNL1、第二接触孔CH2和第一接触孔CH1连接至第一晶体管T1的第一栅电极GE1。
第五晶体管T5可包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可连接至第一发光控制线E1i。第五栅电极GE5可被提供为第一发光控制线E1i的一部分，或者可以以从第一发光控制线E1i突出的形状被提供。
第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可由未掺杂或掺杂杂质的半导体层形成。例如，第五源电极SE5和第五漏电极DE5可由掺杂杂质的半导体层形成，并且第五有源图案ACT5可由未掺杂杂质的半导体层形成。第五有源图案ACT5对应于与第五栅电极GE5重叠的部分。
第五源电极SE5的一端可连接至第五有源图案ACT5。第五源电极SE5的另一端可通过第五接触孔(例如，第五接触开口)CH5连接至电力线PL。第五漏电极DE5的一端可连接至第五有源图案ACT5。第五漏电极DE5的另一端可连接至第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可连接至第一发光控制线E1i。第六栅电极GE6可被提供为第一发光控制线E1i的一部分，或者可以以从第一发光控制线E1i突出的形状被提供。
第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可由未掺杂或掺杂杂质的半导体层形成。例如，第六源电极SE6和第六漏电极DE6可由掺杂杂质的半导体层形成，并且第六有源图案ACT6可由未掺杂杂质的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6重叠的部分。
第六源电极SE6的一端可连接至第六有源图案ACT6。第六源电极SE6的另一端可连接至第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可连接至第六有源图案ACT6。第六漏电极DE6的另一端可连接至第七晶体管T7的第七源电极SE7。
第七晶体管T7可包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可连接至第(i+1)条第一扫描线S1i+1。第七栅电极GE7可被提供为第(i+1)条第一扫描线S1i+1的一部分，或者可以以从第(i+1)条第一扫描线S1i+1突出的形状被提供。
第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可由未掺杂或掺杂杂质的半导体层形成。例如，第七源电极SE7和第七漏电极DE7可由掺杂杂质的半导体层形成，并且第七有源图案ACT7可由未掺杂杂质的半导体层形成。第七有源图案ACT7对应于与第七栅电极GE7重叠的部分。
第七源电极SE7的一端可连接至第七有源图案ACT7。第七源电极SE7的另一端可连接至第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可连接至第七有源图案ACT7。第七漏电极DE7的另一端可连接至初始化电力线IPL。
存储电容器Cst可包括下电极LE和上电极UE。下电极LE可被形成为第一晶体管T1的第一栅电极GE1。上电极UE与第一栅电极GE1重叠，并且当从俯视图或平面图观察时，上电极UE可覆盖下电极LE。随着上电极UE和下电极LE的重叠区域变宽，存储电容器Cst的电容可增加。
在一些实施例中，上电极UE可在第一方向DR1上延伸。具有与第一电源相同或基本相同电平的电压可被施加到上电极UE。上电极UE在包含第一接触孔CH1的区域中可具有开口OPN，其中第一栅电极GE1和第一连接线CNL1通过第一接触孔CH1彼此接触。
有机发光二极管OLED可包括第一电极AD、第二电极CD以及在第一电极AD与第二电极CD之间提供的发射层EML。
第一电极AD可被提供在与每个像素PXL对应的发光区域中。第一电极AD可通过第七接触孔(例如，第七接触开口)CH7和第十接触孔(例如，第十接触开口)CH10连接至第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。桥接图案BRP可被提供在第七接触孔CH7与第十接触孔CH10之间。桥接图案BRP可将第一电极AD连接至第六漏电极DE6和第七源电极SE7。
下文中，将参考图5至图7沿堆叠顺序描述根据本公开的实施例的显示设备的结构。
首先，有源图案层可被布置在基板SUB上。在一些实施例中，有源图案ACT1至ACT7(下文称为“ACT”)可被提供在有源图案层中。在一些实施例中，有源图案ACT可包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可由半导体材料形成。在一些实施例中，缓冲层可被提供在基板SUB与第一有源图案ACT1至第七有源图案ACT7之间。
第一绝缘层GI可被提供在其上提供有第一有源图案ACT1至第七有源图案ACT7的基板SUB上。在一些实施例中，第一绝缘层GI可以是置于提供在像素PXL中的晶体管T1至T7的有源图案ACT1至ACT7与栅电极GE1至GE7之间的栅绝缘层。在一些实施例中，第一绝缘层GI可包括一个或多个无机层和/或一个或多个有机层。例如，第一绝缘层GI可被配置为包括SiOx、SiNx和/或类似物的无机层；然而，本公开并不限于此。例如，第一绝缘层GI可包括无机绝缘材料或有机绝缘材料，诸如，SiOx、SiNx、SiON、SiOF、AlOx和/或类似物。第一绝缘层GI可以是包括这些材料中的至少一种的单层或多层。
在本公开的实施例中，第一绝缘层GI可具有限制为设定的或预定的范围的厚度，以便容易地驱动晶体管T1至T7。例如，第一绝缘层GI可具有至/>的厚度，例如，大约/>的厚度；然而，第一绝缘层GI的厚度并不限于此。在一些实施例中，第一绝缘层GI可共同形成在多个显示区域中，例如，第一至第三显示区域PXA1、PXA2和PXA3；然而，本公开并不限于此。
第一导电层(例如，第一栅极层)可被布置在第一绝缘层GI上。在一些实施例中，第一控制线S1i-1、S1i、S1i+1和E1i以及栅电极GE1至GE7可被提供在第一导电层中。在一些实施例中，存储电容器Cst的一个电极(例如，下电极LE)可被提供在第一导电层中。例如，第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i、第(i+1)条第一扫描线S1i+1、发光控制线E1i和第一栅电极GE1至第七栅电极GE7可被提供在第一绝缘层GI上的第一导电层中。在一些实施例中，第一栅电极GE1可变成存储电容器Cst的下电极LE。也就是说，在一些实施例中，第一栅电极GE1和存储电容器Cst的下电极LE可一体形成。在一些实施例中，第二栅电极GE2和第三栅电极GE3可与第i条第一扫描线S1i一体形成。在一些实施例中，第四栅电极GE4可与第(i-1)条第一扫描线S1i-1一体形成。在一些实施例中，第五栅电极GE5和第六栅电极GE6可与发光控制线E1i一体形成。在一些实施例中，第七栅电极GE7可与第(i+1)条第一扫描线S1i+1一体形成。
在一些实施例中，布置在第一导电层中的第一控制线S1i-1、S1i、S1i+1和E1i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可由相同或基本相同的材料形成。例如，第一控制线S1i-1、S1i、S1i+1和E1i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可由第一栅金属(例如，预定的第一栅金属)形成。
在一些实施例中，能够组成第一栅金属的金属的示例可以是Ti、Cu、Mo、Al、Au、Cr、TiN、Ag、Pt、Pd、Ni、Sn、Co、Rh、Ir、Fe、Ru、Os、Mn、W、Nb、Ta、Bi、Sb、Pb和类似物，并且可包括各种合适的金属以及上述金属。能够组成第一栅金属的合金的示例可以是MoTi、AlNiLa和类似物，并且可包括各种合适的合金以及上述合金。能够组成第一栅金属的多层的示例可以是Ti/Cu、Ti/Au、Mo/Al/Mo、ITO/Ag/ITO、TiN/Ti/Al/Ti、TiN/Ti/Cu/Ti和类似物，并且可包括具有多层结构的各种合适的导电材料以及上述多层。
组成布置在第一导电层中的第一控制线S1i-1、S1i、S1i+1和E1i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的材料不一定局限于金属。也就是说，能够提供使第一像素PXL1能被流畅地驱动的程度(例如，足够低的程度)的导电性的任意材料可被用作组成第一控制线S1i-1、S1i、S1i+1和E1i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的材料。
例如，第一控制线S1i-1、S1i、S1i+1和E1i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可由导电聚合物或导电金属氧化物形成。能够组成第一控制线S1i-1、S1i、S1i+1和E1i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的导电聚合物的示例可以是聚噻吩基、聚吡咯基、聚苯胺基、聚乙炔基和聚亚苯基化合物、它们的混合物和类似物，并且具体地可包括聚噻吩基化合物中的PEDOT/PSS化合物。能够组成第一控制线S1i-1、S1i、S1i+1和E1i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的导电金属氧化物的示例可以是ITO、IZO、AZO、ITZO、ZnO、SnO2和/或类似物。
第二绝缘层IL1可被提供在第一导电层上。在一些实施例中，第二绝缘层IL1可以是置于存储电容器Cst的下电极LE与上电极UE之间的第一层间绝缘层。在一些实施例中，第二绝缘层IL1可具有限制为设定的或预定的范围的厚度，以便在限制的区域内充分获得存储电容器Cst的容量。在一些实施例中，第二绝缘层IL1可具有与第一绝缘层GI类似程度的厚度。例如，第二绝缘层IL1可具有至/>的厚度，例如，大约/>的厚度；然而，第二绝缘层IL1的厚度并不限于此。在一些实施例中，第二绝缘层IL1可共同形成在多个显示区域中，例如，第一至第三显示区域PXA1、PXA2和PXA3；然而，本公开并不限于此。
在一些实施例中，第二绝缘层IL1可包括一个或多个无机层和/或一个或多个有机层。例如，第二绝缘层IL1可被配置为包括SiOx、SiNx和/或类似物的无机层；然而，本公开并不限于此。例如，第二绝缘层IL1可包括无机绝缘材料或有机绝缘材料，诸如，SiOx、SiNx、SiON、SiOF、AlOx和/或类似物。第二绝缘层IL1可以是包括这些材料中的至少一种的单层或多层。
第二导电层(例如，第二栅极层)可被布置在第二绝缘层IL1上。在一些实施例中，存储电容器Cst的上电极UE和初始化电力线IPL可被提供在第二导电层中。在一些实施例中，上电极UE可覆盖下电极LE。由于上电极UE与下电极LE重叠，第二绝缘层IL1置于上电极UE与下电极LE之间，因此上电极UE连同下电极LE可组成存储电容器Cst。
在一些实施例中，布置在第二导电层中的存储电容器Cst的上电极UE和初始化电力线IPL可由相同或基本相同的材料形成。例如，存储电容器Cst的上电极UE和初始化电力线IPL可由第二栅金属(例如，预定的第二栅金属)形成。在一些实施例中，第二栅金属可以是如上述第一栅金属的示例所提出的金属中的一种；然而，本公开并不限于此。另外，组成布置在第二导电层中的存储电容器Cst的上电极UE和初始化电力线IPL的材料不一定局限于金属。也就是说，能够提供使第一像素PXL1能被流畅地驱动的程度(例如，足够低的程度)的导电性的任意材料可被用作组成存储电容器Cst的上电极UE和初始化电力线IPL的材料。例如，存储电容器Cst的上电极UE和初始化电力线IPL可由导电聚合物或导电金属氧化物形成。
第三绝缘层IL2可被提供在第二导电层上。在一些实施例中，第三绝缘层IL2可以是第二层间绝缘层。在一些实施例中，第三绝缘层IL2可具有比第一绝缘层GI和第二绝缘层IL1大的厚度。例如，第三绝缘层IL2可具有等于或大于第一绝缘层GI的厚度和第二绝缘层IL1的厚度之和的厚度。例如，第三绝缘层IL2可以具有约的厚度；然而，第三绝缘层IL2的厚度并不限于此。如果第三绝缘层IL2被形成为具有比第一绝缘层GI的厚度和第二绝缘层IL1的厚度之和大的足够的厚度，则能够确保布置在第三绝缘层IL2的底部和顶部上的部件之间的电稳定性。因此，可有效防止短路，或者可基本减少短路的情况。在一些实施例中，第三绝缘层IL2可共同形成在多个显示区域中，例如，第一至第三显示区域PXA1、PXA2和PXA3；然而，本公开并不限于此。
在一些实施例中，第三绝缘层IL2可包括一个或多个无机层和/或一个或多个有机层。例如，第三绝缘层IL2可被配置为包括SiOx、SiNx和/或类似物的无机层；然而，本公开并不限于此。例如，第三绝缘层IL2可包括无机绝缘材料或有机绝缘材料，诸如，SiOx、SiNx、SiON、SiOF、AlOx和/或类似物。第三绝缘层IL2可以是包括这些材料中的至少一种的单层或多层。
第三导电层(例如，源-漏层)可被布置在第三绝缘层IL2上。在一些实施例中，数据线Dj、电力线PL、第一连接线CNL1、辅助连接线AUX和桥接图案BRP可被提供在第三导电层中。
在一些实施例中，数据线Dj可通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第六接触孔CH6连接至第二源电极SE2。
在一些实施例中，电力线PL可通过穿过第三绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接至存储电容器Cst的上电极UE。此外，电力线PL可通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第五接触孔CH5连接至第五源电极SE5。
在一些实施例中，第一连接线CNL1可通过穿过第二绝缘层IL1和第三绝缘层IL2的第一接触孔CH1连接至第一栅电极GE1。此外，第一连接线CNL1通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第二接触孔CH2连接至第三漏电极DE3和第四漏电极DE4。
在一些实施例中，辅助连接线AUX可通过穿过第三绝缘层IL2的第八接触孔CH8连接至初始化电力线IPL。此外，辅助连接线AUX可通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第九接触孔CH9连接至第七漏电极DE7。
在一些实施例中，桥接图案BRP可以是被提供为在第六漏电极DE6与第一电极AD之间连接第六漏电极DE6和第一电极AD的媒介的图案。桥接图案BRP可通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第七接触孔CH7连接至第六漏电极DE6和第七源电极SE7。
在一些实施例中，布置在第三导电层中的数据线Dj、电力线PL、第一连接线CNL1、辅助连接线AUX和/或桥接图案BRP可由相同或基本相同的材料形成。例如，数据线Dj、电力线PL、第一连接线CNL1、辅助连接线AUX和/或桥接图案BRP可由源-漏金属(例如，预定的源-漏金属)形成。
在一些实施例中，源-漏金属可以是如上述第一栅金属和/或第二栅金属的示例所提出的金属中的一种；然而，本公开并不限于此。另外，组成布置在第三导电层中的数据线Dj、电力线PL、第一连接线CNL1、辅助连接线AUX和/或桥接图案BRP的材料不一定局限于金属。也就是说，能够提供使第一像素PXL1能被流畅地驱动的程度(例如，足够低的程度)的导电性的任意材料可被用作组成数据线Dj、电力线PL、第一连接线CNL1、辅助连接线AUX和/或桥接图案BRP的材料。例如，数据线Dj、电力线PL、第一连接线CNL1、辅助连接线AUX和/或桥接图案BRP可由导电聚合物或导电金属氧化物形成。
在一些实施例中，第一栅金属、第二栅金属和源-漏金属中的至少两种可由相同或基本相同的材料制成。例如，尽管第一栅金属和第二栅金属被布置在彼此不同的层中，但是第一栅金属和第二栅金属可由相同或基本相同的材料制成。然而，本公开并不限于此。例如，在另一实施例中，第一栅金属、第二栅金属和源-漏金属中的全部可由不同的材料制成。
第四绝缘层PSV可被提供在第三导电层上。在一些实施例中，第四绝缘层PSV可包括钝化层和/或平坦化层。
有机发光二极管OLED可被提供在第四绝缘层PSV上。有机发光二极管OLED可包括第一电极AD、第二电极CD以及在第一电极AD与第二电极CD之间提供的发射层EML。
在一些实施例中，第一电极AD可被提供在第四绝缘层PSV上。第一电极AD可通过穿过第四绝缘层PSV的第十接触孔CH10连接至桥接图案BRP。由于桥接图案BRP通过第七接触孔CH7连接至第六漏电极DE6和第七源电极SE7，因此第一电极AD可最终连接至第六漏电极DE6和第七源电极SE7。
在一些实施例中，限定与每个像素PXL对应的发光区域的像素限定层PDL可被提供在第一电极AD等被布置在其上的基板SUB上。像素限定层PDL暴露第一电极AD的上表面，并且可沿像素PXL的外周从基板SUB突出。
发射层EML可被提供在由像素限定层PDL围绕的发光区域中，并且第二电极CD可被提供在发射层EML上。在一些实施例中，覆盖第二电极CD的封装层SLM可被提供在第二电极CD之上。
在一些实施例中，第一电极AD和第二电极CD中的一个可以是阳极，并且第一电极AD和第二电极CD中的另一个可以是阴极。例如，第一电极AD可以是阳极，并且第二电极CD可以是阴极。
第一电极AD和第二电极CD中的至少一个可以是透射电极。例如，当有机发光二极管OLED是底部发射有机发光二极管时，第一电极AD可以是透射电极，并且第二电极CD是反射电极。当有机发光二极管OLED是顶部发射有机发光二极管时，第一电极AD可以是反射电极，并且第二电极CD可以是透射电极。当有机发光二极管OLED是双发射发光二极管时，第一电极AD和第二电极CD两者都可以是透射电极。在该实施例中，作为示例已经描述了有机发光二极管OLED为顶部发射有机发光二极管并且第一电极AD为阳极的情况。此外，在该实施例中，有机发光二极管OLED已经被用作光源；然而，本公开并不限于此。例如，有机发光二极管OLED可被另一类型的发光二极管替代。
在一些实施例中，第一电极AD可包括能够反射光的反射层和布置在反射层的顶部或底部上的透明导电层。透明导电层和反射层中的至少一个可连接至第六漏电极DE6和第七源电极SE7。
在一些实施例中，反射层可包括能够反射光的材料。例如，反射层可包括铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)和/或类似物，以及它们的合金。
在一些实施例中，透明导电层可包括透明导电氧化物。例如，透明导电层可包括从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO)选择的至少一种透明导电氧化物。
在一些实施例中，像素限定层PDL可包括有机绝缘材料。例如，像素限定层PDL可包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷基树脂、硅烷基树脂和/或类似物。
发射层EML可被布置在第一电极AD的被暴露的表面上。发射层EML可具有至少包括光产生层(LGL)的多层薄膜结构。例如，发射层EML可包括：空穴注入层(HIL)，用于注入空穴；具有卓越的空穴传输特性的空穴传输层(HTL)，HTL用于通过抑制LGL中没有被结合的电子的运动来增加空穴和电子重新结合的机会；LGL，用于通过注入的电子和空穴的重新结合来发光；空穴阻挡层(HBL)，用于抑制LGL中没有被结合的空穴的运动；电子传输层(ETL)，将电子流畅地传输到LGL；以及电子注入层(EIL)，用于注入电子。
在一些实施例中，LGL中产生的光的颜色可以是红色、绿色、蓝色和白色中的一种；然而，本公开并不限于此。例如，在发射层EML的LGL中产生的光的颜色也可以是品红色、青色和黄色中的一种。
在一些实施例中，HIL、HTL、HBL、ETL和EIL可以是连接至相邻的发光区域的公共层。
在一些实施例中，第二电极CD可以是半透反射层。例如，第二电极CD可以是具有一厚度的薄金属层，通过发射层EML发射的光可透过第二电极CD。第二电极CD可使从发射层EML发射的光的一部分透过，并且反射从发射层EML发射的其余的光。
在一些实施例中，第二电极CD可包括具有比透明导电层低的功函数的材料。例如，第二电极CD可包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和/或类似物，以及它们的任意合金。
从发射层EML发射的光的一部分可不透过第二电极CD，并且从第二电极CD反射的光可从反射层再次被反射。也就是说，从发射层EML发射的光可在反射层与第二电极CD之间共振。通过光的共振，有机发光二极管OLED的光提取效率可被改善(例如，增加)。
在一些实施例中，封装层SLM可防止或基本防止氧气和湿气渗透到有机发光二极管OLED中。为此，封装层SLM可包括无机层。无机层可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆、氧化锡和/或类似物。封装层SLM至少覆盖显示区域PXA，并且可向上延伸到显示区域PXA的外部。
在本公开的实施例中，在第二显示区域PXA2中提供的第二像素PXL2和在第三显示区域PXA3中提供的第三像素PXL3具有与第一像素PXL1基本相同的像素结构，因此，它们的描述可不再重复。
图8图示图1所示的第二像素和与区域P1对应的虚设区域的详细结构的实施例。图9图示沿图8的线III-III’截取的截面。图10图示沿图8的线IV-IV’截取的截面。在图8至图10中，与图5至图7所示的部件类似或完全相同的部件由相同的附图标记指定，并且它们的详细描述可不再重复。
基于布置在第二显示区域PXA2的第i行和第k(k为自然数)列上的一个第二像素PXL2_k和布置在第二显示区域PXA2的第i行和第(k+1)列上的一个第二像素PXL2_k+1，图8至图10图示了连接至该两个第二像素PXL2_k和PXL2_k+1的三条第二扫描线S2i-1、S2i和S2i+1、一条第二发光控制线E2i和两条第二数据线Dk和Dk+1。另外，图8图示了与虚设区域DMP相邻地布置的两个第二像素PXL2_k和PXL2_k+1，然而，其他的第二像素PXL2也可具有基本相同的结构。
在本公开的实施例中，用于控制第二像素PXL2中的每个的驱动的第二控制线可包括连接至第二像素PXL2的多条第二扫描线S2i-1、S2i和S2i+1和第二发光控制线E2i。这里，其上布置有第二像素PXL2的第i行上的第二扫描线S2i可以是用于将扫描信号供给到第i行上的第二像素PXL2的当前扫描线。另外，连接至第二像素PXL2的其他扫描线S2i-1和S2i+1被用作用于控制初始化的初始化控制线，并且可被用作在相邻行(例如，第(i-1)行和第(i+1)行)上的第二像素PXL2中的当前扫描线。第二扫描线S2i-1、S2i和S2i+1在第二显示区域PXA2中沿第一方向DR1延伸，并且可具有与第二宽度W2对应的长度。
在图8至图10中，在第(i-1)行上的第二扫描线被称为“第(i-1)条第二扫描线S2i-1”，在第i行上的第二扫描线被称为“第i条第二扫描线S2i”，在第(i+1)行上的第二扫描线被称为“第(i+1)条第二扫描线S2i+1”，在第i行上的第二发光控制线被称为“发光控制线E2i”，在第k列上的数据线被称为“第k条数据线Dk”，在第(k+1)列上的数据线被称为“第(k+1)条数据线Dk+1”，在第k列上的电力线被称为“第k条电力线PLk”，并且在第(k+1)列上的电力线被称为“第(k+1)条电力线PLk+1”。
参考图8至图10结合图1，在根据本公开的实施例的显示设备中，使用虚设区域DMP，针对相应的显示区域具有不同的寄生电容的结构可被应用，以便根据显示区域PXA补偿负载值之间的差异。例如，虚设区域DMP可被提供在与第一显示区域PXA1对应的第一周围区域PPA1中，以便补偿在第一显示区域PXA1中的控制线(扫描线和/或发光控制线)与第二显示区域PXA2和第三显示区域PXA3中的控制线(扫描线和/或发光控制线)的负载值之间的差异。另外，其中虚设线DMLi1至DMLi4(下文称为“DML”)分别连接至第二像素PXL2和第三像素PXL3的虚设区域DMP可位于与第二显示区域PXA2对应的第二周围区域PPA2以及与第三显示区域PXA3对应的第三周围区域PPA3中。尽管附图中没有示出，虚设区域DMP也可以被提供到附加周围区域APA。虚设区域DMP可被布置成与连接至虚设区域DMP的显示区域(例如，第二显示区域PXA2和第三显示区域PXA3)相邻；然而，虚设区域DMP的位置并不限于此。
根据本公开的实施例的显示设备可包括基板SUB、线单元和像素PXL，例如，第二像素PXL2_k和PXL2_k+1(下文称为“PXL2”)。
线单元将驱动信号和/或驱动电力供给到第二像素PXL2中的每个。在一些实施例中，线单元可包括第二扫描线S2i-1、S2i和S2i+1、数据线Dk和Dk+1、发光控制线E2i、电力线PLk和PLk+1以及初始化电力线IPL。
第二扫描线S2i-1、S2i和S2i+1被提供在第二显示区域PXA2中，并且可在第二显示区域PXA2中在第一方向DR1上延伸。在一些实施例中，第二扫描线S2i-1、S2i和S2i+1与上述第一扫描线S1i-1、S1i和S1i+1可被布置在基本同一层中。例如，第二扫描线S2i-1、S2i和S2i+1可被布置在第一绝缘层GI上的第一导电层(第一栅极层)中，其中第一绝缘层GI被提供在基板SUB上。
在一些实施例中，第二扫描线S2i-1、S2i和S2i+1可包括在与第一方向DR1相交的第二方向DR2依次排列的第(i-1)条第二扫描线S2i-1、第i条第二扫描线S2i和第(i+1)条第二扫描线S2i+1。第二扫描线S2i-1、S2i和S2i+1可被施加有扫描信号。例如，第(i-1)条第二扫描线S2i-1可被施加有第(i-1)个第二扫描信号，第i条第二扫描线S2i可被施加有第i个第二扫描信号，并且第(i+1)条第二扫描线S2i+1可被施加有第(i+1)个第二扫描信号。
这里，第二扫描线S2i-1、S2i和S2i+1可具有与提供在第一显示区域PXA1中的第一扫描线S11至S1n的长度不同的长度。也就是说，由于第二显示区域PXA2具有比第一显示区域PXA1短的宽度，因此在第二显示区域PXA2中沿宽度方向(即，第一方向DR1)延伸的第二扫描线S2i-1、S2i和S2i+1可具有比在第一显示区域PXA1中沿宽度方向(即，第一方向DR1)延伸的第一扫描线S11至S1n短的长度。
发光控制线E2i可在第二显示区域PXA2中在第一方向DR1上延伸。发光控制线E2i可被施加有发光控制信号。在一些实施例中，在第二显示区域PXA2中提供的发光控制线E2i与在第一显示区域PXA1中提供的上述发光控制线E1i可被布置在基本同一层中。例如，在第二显示区域PXA2中提供的发光控制线E2i可被布置在第一绝缘层GI上的第一导电层(第一栅极层)中，其中第一绝缘层GI被提供在基板SUB上。
在一些实施例中，第二像素PXL2_k和PXL2_k+1可具有与上述第一像素PXL1基本相同的结构。例如，第二像素PXL2_k和PXL2_k+1中的每个可包括连接至设定的或预定的第二控制线的至少一个晶体管(例如，第一晶体管T1至第七晶体管T7)、存储电容器Cst和有机发光二极管OLED。
在一些实施例中，与上述第一像素PXL1的第一晶体管T1至第七晶体管T7一样，第二像素PXL2_k和PXL2_k+1的第一晶体管T1至第七晶体管T7可包括位于有源图案层中的有源图案ACT1至ACT7、连接至有源图案ACT1至ACT7的源电极SE1至SE7和漏电极DE1至DE7以及在第一导电层(第一栅极层)上与对应的有源图案ACT1至ACT7重叠地的栅电极GE1至GE7，其中有源图案层被提供在基板SUB与第一绝缘层GI之间，第一导电层被提供在第一绝缘层GI上。在一些实施例中，第一晶体管T1至第七晶体管T7中的至少一些(例如，第二晶体管T2至第七晶体管T7的栅电极GE2至GE7)可连接至设定的或预定的第二控制线。例如，第二栅电极GE2至第七栅电极GE7可与设定的或预定的第二控制线一体形成。
在一些实施例中，存储电容器Cst可包括下电极LE和上电极UE，下电极LE连同栅电极GE1至GE7和第二控制线一起位于第一导电层中，上电极UE位于被提供在第二绝缘层IL1上的第二导电层(第二栅极层)中。
在一些实施例中，布置在第一导电层中的第二控制线S2i-1、S2i、S2i+1和E2i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可由相同或基本相同的材料形成。例如，第二控制线S2i-1、S2i、S2i+1和E2i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可由第一栅金属(例如，预定的第一栅金属)形成。在一些实施例中，第一栅金属可包括如图5至图7的描述中的第一栅金属所提到的材料中的至少一种；然而，本公开并不限于此。另外，组成布置在第一导电层中的第二控制线S2i-1、S2i、S2i+1和E2i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的材料不一定局限于金属。也就是说，能够提供使第二像素PXL2能被流畅地驱动的程度(例如，足够低的程度)的导电性的任意材料(包括导电聚合物、导电金属氧化物或类似物)可被用作组成第二控制线S2i-1、S2i、S2i+1和E2i、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的材料。
在一些实施例中，布置在第二导电层中的存储电容器Cst的上电极UE和初始化电力线IPL可由相同或基本相同的材料形成。例如，存储电容器Cst的上电极UE和初始化电力线IPL可由第二栅金属(例如，预定的第二栅金属)形成。在一些实施例中，第二栅金属可与第一栅金属相同或基本相同；然而，本公开并不限于此。也就是说，第二栅金属可与第一栅金属相同或不同。在一些实施例中，第二栅金属可包括如图5至图7的描述中的第二栅金属所提到的材料中的至少一种；然而，本公开并不限于此。另外，组成布置在第二导电层中的存储电容器Cst的上电极UE和初始化电力线IPL的材料不一定局限于金属。也就是说，能够提供使第二像素PXL2能被流畅地驱动的程度(例如，足够低的程度)的导电性的任意材料(包括导电聚合物、导电金属氧化物和/或类似物)可被用作组成存储电容器Cst的上电极UE和初始化电力线IPL的材料。
此外，在一些实施例中，布置在第三导电层中的数据线Dk和Dk+1、电力线PLk和PLk+1等可由相同或基本相同的材料形成。例如，数据线Dk和Dk+1、电力线PLk和PLk+1等可由源-漏金属(例如，预定的源-漏金属)形成。在一些实施例中，源-漏金属可包括如图5至图7的描述中的源-漏金属所提到的材料中的至少一种；然而，本公开并不限于此。另外，组成布置在第三导电层中的数据线Dk和Dk+1、电力线PLk和PLk+1等的材料不一定局限于金属。也就是说，能够提供使第二像素PXL2能被流畅地驱动的程度的导电性的任意材料(包括导电聚合物、导电金属氧化物和/或类似物)可被用作组成数据线Dk和Dk+1、电力线PLk和PLk+1等的材料。
第二像素PXL2_k和PXL2_k+1中的每个可具有与图4至图7中描述的第一像素PXL1基本相同的结构。因此，关于配置在第二像素PXL2_k和PXL2_k+1中的晶体管T1至T7、存储电容器Cst和/或有机发光二极管OLED的详细结构或它们之间的连接关系的描述可不再提供。
在本公开的实施例中，第二控制线(即，第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i)中的每条可连接至布置在虚设区域DMP中的至少一条虚设线DML。例如，第二扫描线S2i-1、S2i和S2i+1和发光控制线E2i中的每条可连接至在第二周围区域PPA2和/或要提供在虚设区域DMP中的附加周围区域APA中延伸的任一虚设线DML。
在一些实施例中，在不同的时间被施加不同的信号的第二控制线S2i-1、S2i、S2i+1和E2i可连接至不同的虚设线DML。例如，当不同的信号被施加到连接至布置在第二显示区域PXA2的第i行和第k列上的第二像素PXL2_k的四条第二控制线(即，布置在第i行上的第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i)时，第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i可连接至不同的虚设线DML。
例如，第(i-1)条第二扫描线S2i-1可连接至提供在虚设区域DMP中的第一虚设线DMLi1，并且第i条第二扫描线S2i可连接至提供在虚设区域DMP中的第二虚设线DMLi2。另外，发光控制线E2i可连接至提供在虚设区域DMP中的第三虚设线DMLi3，并且第(i+1)条第二扫描线S2i+1可连接至提供在虚设区域DMP中的第四虚设线DMLi4。在一些实施例中，第二扫描线S2i-1、S2i和S2i+1和发光控制线E2i中的至少一些可延伸到第二周围区域PPA2和/或附加周围区域APA。
虚设区域DMP包括分别连接至第二控制线S2i-1、S2i、S2i+1和E2i的虚设线DMLi1、DMLi2、DMLi3和DMLi4以及与虚设线DMLi1、DMLi2、DMLi3和DMLi4重叠的第一电源线ELVDD。也就是说，虚设区域DMP可包括与第二控制线S2i-1、S2i、S2i+1和E2i中的每条对应的多条虚设线DMLi1、DMLi2、DMLi3和DMLi4。
例如，连接至第(i-1)条第二扫描线S2i-1以向上延伸到虚设区域DMP的第一虚设线DMLi1、连接至第i条第二扫描线S2i以向上延伸到虚设区域DMP的第二虚设线DMLi2、连接至发光控制线E2i以向上延伸到虚设区域DMP的第三虚设线DMLi3和连接至第(i+1)条第二扫描线S2i+1以向上延伸到虚设区域DMP的第四虚设线DMLi4可被提供在虚设区域DMP中。以这种方式，与布置在第二显示区域PXA2的每行上的第二控制线S2i-1、S2i、S2i+1和E2i对应的多条虚设线DML可被提供在虚设区域DMP中。
在一些实施例中，如图9所示，虚设线DML可被布置在第二导电层(第二栅极层)中，其中第二导电层被提供在第二绝缘层IL1上。也就是说，在一些实施例中，虚设线DML可被布置在与第二控制线S2i-1、S2i、S2i+1和E2i不同的导电层中。例如，第二控制线S2i-1、S2i、S2i+1和E2i可与提供在第二像素PXL2中的每个中的栅电极GE1至GE7一起被布置在第一导电层(第一栅极层)中，并且虚设线DML可与提供在第二像素PXL2中的每个中的存储电容器Cst的上电极UE一起被布置在第二导电层(第二栅极层)中。在一些实施例中，虚设线DML可由与布置在同一层中的存储电容器Cst的上电极UE相同或基本相同的材料形成。例如，虚设线DML可由第二栅金属(例如，预定的第二栅金属)形成。然而，本公开并不限于此，并且组成虚设线DML的材料可进行各种适当地改变。
也就是说，在本公开的实施例中，例如，连接至第二显示区域PXA2的第二控制线S2i-1、S2i、S2i+1和E2i的虚设线DML可被布置在与其中布置有第二控制线S2i-1、S2i、S2i+1和E2i的层不同的层中，以便补偿显示区域PXA的负载值之间的差异。例如，第二控制线S2i-1、S2i、S2i+1和E2i与设定的或预定的晶体管的有源图案ACT隔开，使得第二控制线S2i-1、S2i、S2i+1和E2i中的每个与晶体管的有源图案ACT重叠的一个区域仅具有第一绝缘层GI，置于它们之间的第一绝缘层GI具有相对薄的厚度。也就是说，在第二显示区域PXA2中彼此重叠的第二控制线S2i-1、S2i、S2i+1和E2i与有源图案ACT沿第一绝缘层GI的厚度方向(例如，当基板SUB和第一绝缘层GI被布置在XY平面上时，垂直于XY平面的Z方向)以与第一绝缘层GI的厚度对应的距离彼此隔开。
虚设线DML与组成第一电源线ELVDD的第八有源图案ACT8利用置于它们之间的多个绝缘层(即，第一绝缘层GI和第二绝缘层IL1)彼此隔开。也就是说，在虚设区域DMP中彼此重叠的虚设线DML和第八有源图案ACT8沿第一绝缘层GI和第二绝缘层IL1的厚度方向(例如，当基板SUB以及第一绝缘层GI和第二绝缘层IL1被布置在XY平面上时，垂直于XY平面的Z方向)以与第一绝缘层GI和第二绝缘层IL1的厚度之和对应(例如，基本等于或大于第一绝缘层GI和第二绝缘层IL1的厚度之和)的距离彼此隔开。
根据本公开的实施例，响应于从第二控制线S2i-1、S2i、S2i+1和E2i施加的控制信号，其栅电极连接至第二控制线S2i-1、S2i、S2i+1和E2i的设定的或预定的晶体管可被流畅地驱动。此外，虚设线DML与第八有源图案ACT8之间的距离(间隙)在虚设区域DMP中被充分地获得，因此能够防止或基本降低虚设线DML与第八有源图案ACT8之间短路的发生率。
如上所描述的，在本公开的实施例中，彼此连接的第二控制线S2i-1、S2i、S2i+1和E2i与虚设线DML被布置在不同的层中。因此，根据本公开的实施例的显示设备进一步包括导电桥BRi1至BRi4(下文称为“BR”)，用于将第二控制线S2i-1、S2i、S2i+1和E2i电连接至虚设线DML。例如，虚设线DML中的每条通过一个或多个导电桥BR连接至设定的或预定的第二控制线。也就是说，用于将彼此对应的第二控制线S2i-1、S2i、S2i+1和E2i与虚设线DMLi1、DMLi2、DMLi3或DMLi4电连接的导电桥BRi1至BRi4被提供在第二控制线S2i-1、S2i、S2i+1与E2i与虚设线DML之间。
在一些实施例中，如图10所示，导电桥BR可被布置在第三绝缘层IL2上的第三导电层中，例如，源-漏层中。在本公开的实施例中，导电桥BR可由与布置在同一层中的数据线Dk和Dk+1和/或电力线PLk和PLk+1相同或基本相同的材料形成。例如，导电桥BR可由源-漏金属(例如，预定的源-漏金属)形成。然而，本公开并不限于此，并且组成导电桥BR的材料可进行各种适当地改变。
在一些实施例中，导电桥BR的一端可通过穿过第二绝缘层IL1和第三绝缘层IL2的接触孔(例如，接触开口)CNT1连接至设定的或预定的第二控制线，例如，第(i+1)条第二扫描线S2i+1。另外，导电桥BR的另一端可通过穿过第三绝缘层IL2的接触孔CNT2连接至设定的或预定的虚设线，例如，第四虚设线DMLi4。
在一些实施例中，导电桥BR被布置成与第二显示区域PXA2相邻。例如，导电桥BR可被布置在位于第二显示区域PXA2一侧的第二周围区域PPA2中。然而，导电桥BR的位置可进行各种适当地改变。
在一些实施例中，第一电源线ELVDD至少在虚设区域DMP中与虚设线DML重叠。在本公开的实施例中，第一电源线ELVDD至少在虚设区域DMP中被形成为多层结构。例如，如图9所示，第一电源线ELVDD可包括主总线PLB和第八有源图案ACT8。
在一些实施例中，第八有源图案ACT8与在第二像素PXL2_k和PXL2_k+1中提供的晶体管T1至T7的有源图案ACT1至ACT7可被提供同一层中。例如，第八有源图案ACT8可位于在基板SUB与第一绝缘层GI之间提供的有源图案层中。
第八有源图案ACT8可由未掺杂或掺杂杂质的半导体层形成。在一些实施例中，第八有源图案ACT8可具有在第二方向DR2上延伸的条形状，并且可在第一方向DR1上被布置成复数个。然而，本公开并不限于此。当从俯视图或平面图观察时，第八有源图案ACT8可与虚设线DML部分地重叠，并且第八有源图案ACT8和虚设线DML被第一绝缘层GI和第二绝缘层IL1隔开，以维持第八有源图案ACT8和虚设线DML彼此绝缘的状态。
在一些实施例中，主总线PLB可从连接至与虚设区域DMP相邻布置的第二像素PXL2_k和PXL2_k+1的电力线PLk和PLk+1延伸，以与电力线PLk和PLk+1一体形成。主总线PLB与数据线Dk和Dk+1以及电力线PLk和PLk+1可被提供在同一层中。例如，主总线PLB可被布置在第三绝缘层IL2上的第三导电层中，以与虚设线DML隔开，其中第三绝缘层IL2被提供在第二导电层上。主总线PLB可与第八有源图案ACT8和虚设线DML重叠，其中第一绝缘层GI、第二绝缘层IL1和/或第三绝缘层IL2置于主总线PLB与第八有源图案ACT8和虚设线DML之间。主总线PLB可覆盖第二周围区域PPA2的全部或部分。
在一些实施例中，供给到电力线PLk和PLk+1的固定电压可被施加到主总线PLB。例如，固定电压可以是施加到第一电源线ELVDD的第一电源。
在一些实施例中，主总线PLB和第八有源图案ACT8可通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的接触孔CNT3彼此电连接。在一些实施例中，接触孔CNT3可被布置在主总线PLB和第八有源图案ACT8彼此重叠的区域中。例如，接触孔CNT3可被提供在虚设线DML未被提供并且主总线PLB和第八有源图案ACT8彼此重叠的区域中。在一些实施例中，至少一个接触孔CNT3可被提供，然而接触孔CNT3的数量没有特别限制。例如，多个接触孔CNT3可均匀地分布在虚设区域DMP中。
在一些实施例中，具有等于或小于在预定的第二像素PXL2_k和PXL2_k+1中的每个中提供的接触孔CH1至CH10的数量的数量的接触孔CNT3可被提供在虚设区域DMP中。这里，第二像素PXL2_k和PXL2_k+1可以是在第二显示区域PXA2中沿第二方向DR2最靠近虚设区域DMP布置的像素。
如果多个接触孔CNT3被布置在虚设区域DMP中，则布置在最靠近虚设区域DMP布置的第二像素PXL2_k和PXL2_k+1中的部件(例如，线、有源图案、接触孔等)的密度可变得与布置在虚设区域DMP中的部件的密度类似。因此，第二像素PXL2_k和PXL2_k+1可使用掩模在工艺中很容易按照需要被形成。
第四绝缘层PSV可被提供在其上形成有主总线PLB的基板SUB上。另外，像素限定层PDL可被提供在其上形成有第四绝缘层PSV的基板SUB上。在一些实施例中，第四绝缘层PSV和像素限定层PDL可以是由有机材料制成的有机绝缘层。覆盖像素限定层PDL的封装层SLM可被提供在像素限定层PDL上。
在本公开的上述实施例中，虚设线DML和第一电源线ELVDD至少在虚设区域DMP中彼此重叠。因此，在虚设区域DMP中形成寄生电容。因此，连接至虚设线DML的第二控制线S2i-1、S2i、S2i+1和E2i的负载值增加。因此，能够补偿在第一显示区域PXA1中提供的第一控制线S1i-1、S1i、S1i+1和E1i的负载值与在第二显示区域PXA2中提供的第二控制线S2i-1、S2i、S2i+1和E2i的负载值之间的差异。
在一些实施例中，虚设线DML的尺寸(长度、宽度、面积、厚度等)和/或组成虚设线DML的材料可被如此设置，使得第一控制线S1i-1、S1i、S1i+1和E1i的负载值与第二控制线S2i-1、S2i、S2i+1和E2i的负载值变得类似或彼此相等。也就是说，在本公开的实施例中，虚设线DML中形成的寄生电容可根据要被补偿的第二控制线S2i-1、S2i、S2i+1和E2i的负载值被不同地设置。
在本公开的上述实施例中，第二控制线S2i-1、S2i、S2i+1和E2i位于第一导电层(第一栅极层)中，以与其中设置有晶体管T1至T7的有源图案ACT1至ACT7的有源图案层相邻。也就是说，如上所述，第二控制线S2i-1、S2i、S2i+1和E2i中的每个的一个区域与设定的或预定的晶体管的有源图案ACT重叠，其中具有相对薄的厚度的第一绝缘层GI置于它们之间，使得其栅电极连接至第二控制线S2i-1、S2i、S2i+1和E2i的设定的或预定的晶体管能被流畅地驱动。
与第二控制线S2i-1、S2i、S2i+1和E2i不同，虚设线DMLi1、DMLi2、DMLi3和DMLi4位于至少虚设区域DMP中的第二绝缘层IL1上的第二导电层(第二栅极层)中。因此，虚设线DMLi1、DMLi2、DMLi3和DMLi4与第八有源图案ACT8隔开，其中至少第一绝缘层GI和第二绝缘层IL1置于它们之间。因此，尽管ESD等被引入到虚设区域DMP中，但是虚设线DMLi1、DMLi2、DMLi3和DMLi4与第八有源图案ACT8之间将发生短路的可能性被降低。也就是说，根据本公开的实施例，由于虚设区域DMP位于基板SUB的边缘区域中，虚设线DMLi1、DMLi2、DMLi3和DMLi4被布置在虚设区域DMP中具有相对高的ESD将被引入到虚设区域DMP中的可能性的第二导电层中，使得在第八有源图案ACT8与虚设线DMLi1、DMLi2、DMLi3和DMLi4之间能够保障足够的距离。
尽管虚设线DMLi1、DMLi2、DMLi3和DMLi4被布置在第二导电层中，但是虚设线DMLi1、DMLi2、DMLi3和DMLi4通过第三绝缘层IL2与主总线PLB彼此隔开，其中第三绝缘层IL2可形成得比第一绝缘层GI和第二绝缘层IL1相对厚。第三绝缘层IL2与第一绝缘层GI或第二绝缘层IL1相比具有相对少限制的厚度，其中第一绝缘层GI的厚度被限制以便确保晶体管T1至T7的驱动稳定性，第二绝缘层IL1的厚度被限制以便保障存储电容器Cst的电容。例如，第三绝缘层IL2可被形成为具有大于第一绝缘层GI的厚度和第二绝缘层IL1的厚度之和的厚度。
例如，第一绝缘层GI和第二绝缘层IL1可具有类似的厚度范围，例如，至的范围，并且第三绝缘层IL2可被设置成具有第一绝缘层GI或第二绝缘层IL1的厚度的两倍或更大的厚度。例如，第三绝缘层IL2可以具有约/>的厚度。在一些实施例中，置于显示区域PXA的有源图案ACT与栅电极GE之间的第一绝缘层GI以及置于存储电容器Cst的上电极UE与下电极LE之间的第二绝缘层IL1中的每个可具有与通过将第一至第三绝缘层GI、IL1和IL2的全部厚度相加获得的总厚度的大约15％至大约25％对应的厚度。由于第一绝缘层GI和第二绝缘层IL1两者置于第八有源图案ACT8与虚设区域的虚设线DML之间，因此第八有源图案ACT8与虚设线DML之间的绝缘层可具有与通过将第一至第三绝缘层GI、IL1和IL2的全部厚度相加获得的总厚度的大约30％或更大(例如，大约30％至大约50％)对应的厚度。另外，由于第三绝缘层IL2具有等于或大于第一绝缘层GI和第二绝缘层IL1的总厚度的厚度，因此虚设区域DMP的虚设线DML与主总线PLB之间的距离可等于或大于第八有源图案ACT8与虚设线DML之间距离。也就是说，置于虚设线DML与主总线PLB之间的第三绝缘层IL2可具有与通过将第一至第三绝缘层GI、IL1和IL2的全部厚度相加获得的总厚度的50％或更大对应的厚度。
因此，尽管虚设线DMLi1、DMLi2、DMLi3和DMLi4被布置在第二导电层中，但是可以保障虚设线DMLi1、DMLi2、DMLi3和DMLi4与主总线PLB之间足够的距离。也就是说，根据本公开的实施例，可以防止或基本减小在虚设线DML与第一电源线ELVDD之间短路的发生率。
如上所述，根据本公开的实施例，通过补偿第一控制线S1i-1、S1i、S1i+1和E1i的负载值与第二控制线S1i-1、S2i、S2i+1和E2i的负载值之间的差异，可以提供在显示具有均匀图像质量的图像的同时具有强的抗ESD的结构的显示设备。
为了方便起见，图8至图10已经图示了位于第二周围区域PPA2中并且包括连接至第二像素PXL2的虚设线DMLi1、DMLi2、DMLi3和DMLi4的虚设区域DMP，并且已经描述了虚设区域DMP的结构。然而，在本公开的实施例中，包括连接至第三像素PXL3的第三控制线(图3的S31、S32、E31和E32)的虚设线的虚设区域DMP也可被提供在第三周围区域PPA3中。也就是说，在一些实施例中，位于第三周围区域PPA3中的虚设区域DMP可被配置为与位于第二周围区域PPA2中的虚设区域DMP基本相同。因此，在根据本公开的实施例的显示设备中，能够防止或基本减小位于第三周围区域PPA3中的虚设区域DMP中短路的发生率。
图11图示图1所示的第二像素和与区域P1对应的虚设区域的详细结构的实施例。图11图示了图8所示的虚设区域的结构被部分修改的修改。在图11中，与图8至图10所示的部件类似或完全相同的部件由相同的附图标记指定，并且它们的详细描述可不再重复。
参考图11，虚设区域DMP中接触孔CNT3的数量和/或分布可被改变，其中第八有源图案ACT8和主总线PLB通过接触孔CNT3彼此电连接。例如，接触孔CNT3不被提供在虚设线DMLi1、DMLi2、DMLi3与DMLi4之间的区域中，并且可被提供在虚设区域DMP的边缘(例如，仅一个边缘)处。例如，接触孔CNT3可分别被提供在虚设区域DMP的上边缘(例如，基板SUB的上边缘)处和虚设区域DMP的下边缘(例如，第二显示区域PXA2与虚设区域DMP之间)处。在另一实施例中，接触孔CNT3可被提供在虚设区域DMP的上边缘(例如，仅上边缘)处，或者可被提供在虚设区域DMP的下边缘(例如，仅下边缘)处。然而，接触孔CNT3的位置并不限于此，并且可以以合适的形式进行各种改变并实施。
在一些实施例中，第一电源线ELVDD可包括多个第八有源图案ACT8、主总线PLB和多个接触孔CNT3，其中多个第八有源图案ACT8在基板SUB与第一绝缘层GI之间在与虚设线DMLi1、DMLi2、DMLi3和DMLi4相交的方向上延伸，主总线PLB位于第三绝缘层IL2上的第三导电层中以与第八有源图案ACT8重叠，多个接触孔CNT3被提供在虚设区域DMP的边缘处，多个接触孔CNT3电连接第八有源图案ACT8和穿过其中的主总线PLB。
也就是说，在根据本公开的实施例的显示设备中，组成第一电源线ELVDD的第八有源图案ACT8与主总线PLB之间的接触结构没有特别限制。例如，通过考虑可用的周围区域PPA的面积、工艺环境等，第八有源图案ACT8和主总线PLB可以以各种合适的形式连接。
图12图示图1所示的第二像素和与区域P1对应的虚设区域的详细结构的实施例。图12图示了图8所示的虚设线与第二控制线之间的连接结构被部分修改的修改。在图12中，与图8至图10所示的部件类似或完全相同的部件由相同的附图标记指定，并且它们的详细描述可不再重复。
参考图12，在一些实施例中，导电桥BR的位置可进行各种适当地改变。也就是说，在根据本公开的实施例的显示设备中，第二控制线S2i-1、S2i、S2i+1和E2i与虚设线DMLi1、DMLi2、DMLi3和DMLi4之间的连接位置可被改变。
例如，至少一些导电桥BR可被布置在第二显示区域PXA2的一侧处以与第二显示区域PXA2相邻，并且其他导电桥BR可被布置在虚设区域DMP的一侧处以与虚设区域DMP相邻。例如，奇数虚设线DMLi1和DMLi3和与其对应的第二控制线S2i-1和E2i可连接至布置在虚设区域DMP的一侧处的导电桥BRi1和BRi3。另外，偶数虚设线DMLi2和DMLi4和与其对应的第二控制线S2i和S2i+1可通过布置在第二显示区域PXA2的一侧处的导电桥BRi2和BRi4连接。
也就是说，在一些实施例中，用于连接第二控制线S2i-1、S2i、S2i+1和E2i和虚设线DMLi1、DMLi2、DMLi3和DMLi4当中彼此连接的一对第二控制线(例如，S2i-1或E2i)和虚设线(例如，DMLi1或DMLi3)的导电桥(例如，BRi1或BRi3)可被布置在虚设区域DMP的一侧处。另外，用于连接第二控制线S2i-1、S2i、S2i+1和E2i和虚设线DMLi1、DMLi2、DMLi3和DMLi4当中与该对第二控制线(例如，S2i-1或E2i)和虚设线(例如，DMLi1或DMLi3)相邻的另一对第二控制线(例如，S2i或S2i+1)和虚设线(例如，DMLi2或DMLi4)的导电桥(例如，BRi2或BRi4)可被布置在第二显示区域PXA2的一侧处。
在本公开的实施例中，通过布置在虚设区域DMP的一侧处的导电桥BRi1和BRi3连接至虚设线(例如，预定的虚设线)DMLi1和DMLi3的第二控制线S2i-1和E2i可从第二显示区域PXA2整体延伸到其中布置有导电桥BRi1和BRi3的第二周围区域PPA2。在本公开的实施例中，通过布置在第二显示区域PXA2的一侧处的导电桥BRi2和BRi4连接至第二控制线(例如，预定的第二控制线)S2i和E2i+1的虚设线DMLi2和DMLi4可从虚设区域DMP整体延伸到第二显示区域PXA2的一侧处的第二周围区域PPA2。
形成在导电桥BRi1、BRi2、BRi3和BRi4中的每个中的接触孔CNT1和CNT2的数量没有特别的限制。例如，通过考虑安全设计空间、接触电阻等，形成在导电桥BRi1、BRi2、BRi3和BRi4中的接触孔CNT1和CNT2的数量可被调整。
在本公开的上述实施例中，位于第一导电层中的设定的或预定的第二控制线S2i-1和E2i的延伸部分与位于第二导电层中的设定的或预定的虚设线DMLi2和DMLi4的延伸部分被交替布置在位于第二显示区域PXA2与虚设区域DMP之间的布线区域中。由于第一导电层和第二导电层彼此隔开，其中第二绝缘层IL1置于其间，因此第二控制线(例如，预定的第二控制线)S2i-1和E2i的延伸部分与虚设线(例如，预定的虚设线)DMLi2和DMLi4的延伸部分可被布置在布线区域中，使得延伸部分之间的距离变窄。如上所述，根据本公开的实施例，即使当第二控制线S2i-1、S2i、S2i+1和E2i和虚设线DMLi1、DMLi2、DMLi3和DMLi4的数量增加时或者当布线区域作为周围区域不充分获得时，例如，第二周围区域PPA2变窄时，第二控制线S2i-1、S2i、S2i+1和E2i和虚设线DMLi1、DMLi2、DMLi3和DMLi4也可很容易地连接。
根据本公开，能够提供一种显示设备，该显示设备通过补偿线的负载值之间的差异，在显示具有均匀图像质量的图像的同时，具有强的抗ESD的结构。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应该受这些术语的限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分相区分。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本发明构思的精神和范围。
出于易于描述的目的，在本文中可以使用诸如“之下”、“下方”、“下”、“下面”、“上方”、“上”等的空间相对术语来描述如图中所示的一个元件或特征相对于另一个(些)元件或特征的关系。应当理解，空间相对术语旨在包含除图中描绘的方位之外的设备在使用中或操作中的不同方位。例如，如果图中设备被翻转，则被描述为在其他元件或特征“下方”、“之下”或“下面”的元件将被定向为在其他元件或特征的“上方”。因此，示例术语“下方”和“之下”可包含上方和下方两个方位。设备可以以其他方式定向(例如，旋转90度或在其他方位)，并且应当对本文使用的空间相对描述符进行相应的解释。另外，还将理解的是，当层被称为在两个层“之间”时，其可以是这两个层之间的唯一层，或者也可以存在一个或多个中间层。
本文中使用的术语是为了描述具体实施例的目的，并且并不旨在限制本发明构思。如本文所用，单数形式的“一”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包含”指定存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或它们的组。如本文所用，术语“和/或”包括所关联列出的项目中的一个或多个的任意和全部组合。诸如“……中的至少一个”的表达，在位于元件列表之后时，修饰整个元件列表并且不修饰列表中的个别元件。此外，在描述本发明构思的实施例时，使用“可”指“本发明构思的一个或多个实施例”。另外，术语“示例性”意指示例或例示。
将理解的是，当要素或层被称为“位于”另一要素或层“上”、“连接至”、“耦接到”或“邻近于”另一要素或层时，其可以直接位于另一要素或层上，直接连接至、耦接到或邻近于另一要素或层，或者可以存在一个或多个中间要素或中间层。当要素或层被称为“直接位于”另一要素或层“上”、“直接连接至”、“直接耦接到”或“紧邻”另一要素或层时，不存在中间要素或中间层。
如本文所用，术语“基本上”、“大约”以及类似术语被用作近似的术语并且不用作程度的术语，并且旨在考虑会被本领域技术人员所认识到的测量或计算的值中的固有偏差。
如本文所用，术语“使用”可被认为与术语“利用”同义。
另外，本文中叙述的任何数值范围旨在包括包含在所叙述范围内的相同数值精度的所有子区间。例如，“1.0至10.0”的范围旨在包括在所叙述的最小值1.0和所叙述的最大值10.0之间(含最小值1.0和最大值10.0)的所有子区间，也就是说，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如，例如，2.4至7.6。本文中叙述的任何最大数值限制旨在包括所有包含在其中的较低的数值限制，并且本说明书中叙述的任何最小数值限制旨在包括所有包含在其中的较高的数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以清楚地陈述包含在本文中清楚地叙述的范围中的任意子区间。所有这种范围旨在被固有地描述在本说明书中。
在本文中已经公开了示例实施例，尽管使用了特定的术语，但它们以一般和描述性的意思被使用和解释，而不是为了限制的目的。在某些情况下，如在递交本申请时对本领域技术人员来说将是显而易见的那样，结合特定实施例描述的特征、特性和/或要素可以单独使用，也可以与结合其他实施例描述的特征、特性和/或要素组合使用，除非另有明确说明。因此，本领域技术人员将理解，可在不脱离如以下权利要求及其等同方案中提出的本公开的精神和范围的情况下对形式和细节进行各种合适的改变。

Claims (19)

1.一种显示设备，包括：
基板，包括在第一方向上具有第一宽度的第一显示区域、在所述第一方向上具有小于所述第一宽度的第二宽度的第二显示区域、位于所述第一显示区域和所述第二显示区域周围的周围区域以及在所述周围区域中的虚设区域；
位于所述第一显示区域中的第一像素；
位于所述第二显示区域中的第二像素；
连接至所述第一像素的第一控制线，所述第一控制线在所述第一显示区域中沿所述第一方向延伸；
连接至所述第二像素的第二控制线，所述第二控制线在所述第二显示区域中沿所述第一方向延伸；
连接至所述第二控制线的虚设线，所述虚设线位于所述虚设区域中；
用于连接所述第二控制线和所述虚设线的导电桥；以及
位于所述周围区域中的电源线，所述电源线与所述虚设线至少部分地重叠，
其中所述第二控制线位于第一绝缘层上的第一导电层处，所述第一绝缘层位于所述基板上，所述虚设线位于第二绝缘层上的第二导电层处，并且所述第二绝缘层位于所述第一导电层上。
2.根据权利要求1所述的显示设备，其中所述导电桥位于所述第二显示区域的一侧处。
3.根据权利要求1所述的显示设备，其中所述导电桥位于所述虚设区域的一侧处。
4.根据权利要求1所述的显示设备，其中所述第二像素连接至被施加不同信号的多条第二控制线，并且连接至所述多条第二控制线当中的不同的第二控制线的多条虚设线位于所述虚设区域中。
5.根据权利要求4所述的显示设备，其中所述导电桥包括第一导电桥和第二导电桥，
其中所述多条第二控制线和所述多条虚设线当中的第二控制线和对应的虚设线通过位于所述第二显示区域的一侧处的所述第一导电桥中的一个彼此连接，并且
其中所述多条第二控制线和所述多条虚设线当中的另一第二控制线和与所述另一第二控制线对应的另一虚设线通过位于所述虚设区域的一侧处的所述第二导电桥中的一个彼此连接。
6.根据权利要求5所述的显示设备，其中所述多条虚设线中的连接至位于所述第二显示区域的一侧处的所述第一导电桥的虚设线和所述多条虚设线中的连接至位于所述虚设区域的一侧处的所述第二导电桥的虚设线在所述虚设区域中交替排列。
7.根据权利要求1所述的显示设备，其中所述电源线包括：
位于所述基板与所述第一绝缘层之间的有源图案；以及
位于第三绝缘层上的第三导电层处的主总线，所述第三绝缘层位于所述第二导电层上，所述主总线通过接触开口连接至所述有源图案。
8.根据权利要求7所述的显示设备，其中所述第三绝缘层的厚度大于所述第一绝缘层的厚度和所述第二绝缘层的厚度。
9.根据权利要求8所述的显示设备，其中所述第三绝缘层的厚度等于或大于所述第一绝缘层的厚度与所述第二绝缘层的厚度之和。
10.根据权利要求1所述的显示设备，其中所述电源线包括：
位于所述基板与所述第一绝缘层之间的多个有源图案，所述多个有源图案在与所述虚设线相交的方向上延伸；
位于第三绝缘层上的第三导电层处的主总线，所述第三绝缘层位于所述第二导电层上，所述主总线与所述有源图案重叠；以及
位于所述虚设区域的边缘处的多个接触开口，所述多个接触开口促进所述有源图案与所述主总线之间的电气连接。
11.根据权利要求1所述的显示设备，其中所述第二像素包括连接至所述第二控制线的至少一个晶体管。
12.根据权利要求11所述的显示设备，其中所述晶体管包括：
位于所述基板与所述第一绝缘层之间的有源图案；
连接至所述有源图案的源电极和漏电极；以及
位于所述第一导电层上的、与所述有源图案重叠的栅电极，所述第一导电层位于所述第一绝缘层上，所述栅电极连接至所述第二控制线。
13.根据权利要求12所述的显示设备，其中所述栅电极与所述第二控制线一体连接。
14.根据权利要求1所述的显示设备，其中所述第二像素包括至少一个电容器，所述电容器包括位于所述第一导电层处的第一电极和位于所述第二导电层处的第二电极。
15.根据权利要求1所述的显示设备，其中所述第二控制线包括所述第二像素的扫描线、发光控制线和初始化控制线中的至少一个。
16.根据权利要求1所述的显示设备，其中所述第一像素和所述第二像素具有相同的结构。
17.根据权利要求1所述的显示设备，其中所述周围区域包括围绕所述第一显示区域中的至少一个区域的第一周围区域和围绕所述第二显示区域中的至少一个区域的第二周围区域，并且
其中所述虚设区域位于所述第二周围区域中。
18.根据权利要求1所述的显示设备，进一步包括：
第三显示区域，在所述第一方向上具有小于所述第一宽度的第三宽度；
位于所述第三显示区域中的第三像素；
连接至所述第三像素的第三控制线，所述第三控制线在所述第三显示区域中沿所述第一方向延伸；以及
连接至所述第三控制线的虚设线，所述虚设线位于所述虚设区域中。
19.根据权利要求1所述的显示设备，其中所述第二控制线和所述虚设线由相同的材料形成。
CN201711225931.1A 2016-11-29 2017-11-29 显示设备 Active CN108122956B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310830542.0A CN116806110A (zh) 2016-11-29 2017-11-29 显示设备
CN202310830309.2A CN116806109A (zh) 2016-11-29 2017-11-29 显示设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160160814A KR102559096B1 (ko) 2016-11-29 2016-11-29 표시 장치
KR10-2016-0160814 2016-11-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202310830309.2A Division CN116806109A (zh) 2016-11-29 2017-11-29 显示设备
CN202310830542.0A Division CN116806110A (zh) 2016-11-29 2017-11-29 显示设备

Publications (2)

Publication Number Publication Date
CN108122956A CN108122956A (zh) 2018-06-05
CN108122956B true CN108122956B (zh) 2023-07-25

Family

ID=62190509

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310830309.2A Pending CN116806109A (zh) 2016-11-29 2017-11-29 显示设备
CN201711225931.1A Active CN108122956B (zh) 2016-11-29 2017-11-29 显示设备
CN202310830542.0A Pending CN116806110A (zh) 2016-11-29 2017-11-29 显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310830309.2A Pending CN116806109A (zh) 2016-11-29 2017-11-29 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310830542.0A Pending CN116806110A (zh) 2016-11-29 2017-11-29 显示设备

Country Status (3)

Country Link
US (4) US10115780B2 (zh)
KR (1) KR102559096B1 (zh)
CN (3) CN116806109A (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
US10650725B2 (en) 2016-04-15 2020-05-12 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102592010B1 (ko) * 2016-10-25 2023-10-24 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) * 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102449200B1 (ko) * 2017-07-04 2022-09-30 삼성디스플레이 주식회사 클럭 배선을 포함하는 표시 장치
KR102397411B1 (ko) * 2017-09-28 2022-05-16 삼성디스플레이 주식회사 표시 장치
EP3477705B1 (en) * 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
US11132953B2 (en) * 2018-03-19 2021-09-28 Sharp Kabushiki Kaisha Display device
CN111971731B (zh) * 2018-03-28 2022-04-12 夏普株式会社 显示设备及显示设备的制造方法
CN110782833B (zh) * 2018-07-30 2021-09-21 成都京东方光电科技有限公司 一种显示面板及显示装置
CN109166458B (zh) * 2018-09-30 2021-02-02 武汉天马微电子有限公司 显示面板和显示装置
TWI674572B (zh) * 2018-10-12 2019-10-11 友達光電股份有限公司 非矩形顯示裝置
CN109545823A (zh) * 2018-10-23 2019-03-29 武汉华星光电半导体显示技术有限公司 阵列基板、该阵列基板的制备方法及显示面板
CN208937876U (zh) * 2018-11-28 2019-06-04 北京京东方技术开发有限公司 显示基板、显示面板、显示装置
KR20200065161A (ko) 2018-11-29 2020-06-09 삼성디스플레이 주식회사 표시 장치
KR20200066471A (ko) 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
KR20200066505A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR102578624B1 (ko) * 2018-12-17 2023-09-13 엘지디스플레이 주식회사 표시장치
CN110767834B (zh) * 2019-03-29 2020-09-22 昆山国显光电有限公司 显示装置及其显示面板
CN110010668B (zh) 2019-04-09 2021-07-27 武汉天马微电子有限公司 有机发光显示面板和显示装置
KR20210031583A (ko) * 2019-09-11 2021-03-22 삼성디스플레이 주식회사 디스플레이 장치
CN111106155B (zh) * 2019-12-30 2022-10-25 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210086309A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
CN114999361A (zh) * 2020-01-03 2022-09-02 武汉天马微电子有限公司 显示面板和显示装置
US20220238630A1 (en) 2020-03-25 2022-07-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
WO2021189325A1 (zh) 2020-03-25 2021-09-30 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
WO2021189304A1 (zh) 2020-03-25 2021-09-30 京东方科技集团股份有限公司 显示基板和显示装置
CN111833741B (zh) * 2020-07-01 2022-03-29 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置
KR20220105210A (ko) * 2021-01-18 2022-07-27 삼성디스플레이 주식회사 발광 표시 장치
US11854490B1 (en) 2021-08-16 2023-12-26 Apple Inc. Displays with gate driver circuitry in an active area
KR20230103752A (ko) 2021-12-31 2023-07-07 엘지디스플레이 주식회사 터치 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101419A (zh) * 2002-07-17 2008-01-09 株式会社日立显示器 液晶显示装置
KR20120110887A (ko) * 2011-03-30 2012-10-10 엘지디스플레이 주식회사 액정표시패널
US9368058B2 (en) * 2012-10-19 2016-06-14 Japan Display Inc. Display apparatus
CN106098727A (zh) * 2015-04-29 2016-11-09 三星显示有限公司 显示装置
CN107871767A (zh) * 2016-09-23 2018-04-03 三星显示有限公司 显示装置

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100354906B1 (ko) 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
FR2805650B1 (fr) 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
KR100806808B1 (ko) 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
JP4609970B2 (ja) 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
JP4251801B2 (ja) 2001-11-15 2009-04-08 パナソニック株式会社 Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP3726803B2 (ja) 2001-12-17 2005-12-14 セイコーエプソン株式会社 有機ｅｌ表示装置及び電子機器
CN1209662C (zh) 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
KR100870003B1 (ko) 2001-12-24 2008-11-24 삼성전자주식회사 액정 표시 장치
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4770103B2 (ja) 2002-08-06 2011-09-14 ソニー株式会社 半導体装置
US6970223B2 (en) 2002-08-17 2005-11-29 Lg. Philips Lcd Co., Ltd. In-plane switching mode LCD device and method for fabricating the same
KR20040060619A (ko) 2002-12-30 2004-07-06 삼성전자주식회사 액정 표시 장치
JP4617645B2 (ja) 2003-08-12 2011-01-26 ソニー株式会社 マトリクス型表示装置およびその駆動方法
JP2005084260A (ja) 2003-09-05 2005-03-31 Agilent Technol Inc 表示パネルの変換データ決定方法および測定装置
KR100560482B1 (ko) 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광표시 장치 및 그 화소회로
JP4401971B2 (ja) 2004-04-29 2010-01-20 三星モバイルディスプレイ株式會社 発光表示装置
KR101054327B1 (ko) 2004-04-30 2011-08-04 엘지디스플레이 주식회사 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
JP2006065284A (ja) 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
JP5137299B2 (ja) 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP4543315B2 (ja) 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100583138B1 (ko) 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
TWI354833B (en) 2004-11-30 2011-12-21 Sanyo Electric Co Liquid crystal display device
US7573458B2 (en) 2004-12-03 2009-08-11 American Panel Corporation Wide flat panel LCD with unitary visual display
JP4697524B2 (ja) 2005-03-30 2011-06-08 ソニー株式会社 アクティブマトリクス型液晶表示装置
KR100707638B1 (ko) 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
FR2890759B1 (fr) 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
TWI318698B (en) 2005-10-06 2009-12-21 Au Optronics Corp Display panels
US20090303260A1 (en) 2005-11-29 2009-12-10 Shinji Takasugi Image Display Device
KR101301918B1 (ko) 2005-12-16 2013-08-30 크리에이터 테크놀로지 비.브이. 원형 디스플레이
JP2007232981A (ja) 2006-02-28 2007-09-13 Optrex Corp 液晶表示装置用電源回路
US20090102824A1 (en) 2006-03-15 2009-04-23 Sharp Kabushiki Kaisha Active matrix substrate and display device using the same
JP2008026435A (ja) 2006-07-19 2008-02-07 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP5299730B2 (ja) 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
US7830591B2 (en) 2006-11-20 2010-11-09 Seiko Epson Corporation Active-matrix circuit board and display
JP4201041B2 (ja) 2006-11-20 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス回路基板及び表示装置
EP2085952B1 (en) 2006-11-21 2016-08-10 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display
KR20080060886A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 유기전계발광소자 디스플레이 구동방법 및 이의 구동장치
JP5008412B2 (ja) 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
KR20080082279A (ko) 2007-03-08 2008-09-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR101376654B1 (ko) 2007-07-09 2014-03-21 엘지디스플레이 주식회사 액정표시장치
JP5131446B2 (ja) 2007-09-19 2013-01-30 カシオ計算機株式会社 表示パネル及びその製造方法
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
KR20090059335A (ko) 2007-12-06 2009-06-11 엘지전자 주식회사 디스플레이 패널
JP4737221B2 (ja) 2008-04-16 2011-07-27 ソニー株式会社 表示装置
KR101432126B1 (ko) 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101518324B1 (ko) 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101268963B1 (ko) 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
KR101064425B1 (ko) 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101040813B1 (ko) 2009-02-11 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101579853B1 (ko) 2009-03-23 2015-12-24 삼성디스플레이 주식회사 정전기 방지 패턴을 가지는 표시 패널
JP2010249955A (ja) 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5158148B2 (ja) 2010-08-13 2013-03-06 カシオ計算機株式会社 撮像装置
JP2012103335A (ja) 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置
KR20120118682A (ko) 2011-04-19 2012-10-29 삼성디스플레이 주식회사 다원색 표시 장치
KR101812176B1 (ko) 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102789755B (zh) 2011-05-20 2016-04-27 群创光电股份有限公司 显示面板
CN102254917B (zh) 2011-07-07 2014-05-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制法
KR101420479B1 (ko) 2011-10-31 2014-07-17 엘지디스플레이 주식회사 유기발광 표시장치
JP2013205588A (ja) 2012-03-28 2013-10-07 Canon Inc 発光装置及びその駆動方法
JP5319825B1 (ja) 2012-05-22 2013-10-16 株式会社東芝 電子機器
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101416529B1 (ko) 2012-10-29 2014-07-08 네오뷰코오롱 주식회사 휘도편차 개선을 위한 오엘이디 패널용 구동회로
KR20140094916A (ko) 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치
KR102018284B1 (ko) 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN105164743B (zh) 2013-03-15 2018-05-25 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法以及显示面板
JP2014191027A (ja) 2013-03-26 2014-10-06 Sony Corp 表示装置及び電子機器
US9406702B2 (en) 2013-03-27 2016-08-02 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating the same and display device
JP2014211825A (ja) 2013-04-19 2014-11-13 株式会社ジャパンディスプレイ 表示装置
KR102054851B1 (ko) 2013-07-17 2020-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
US9575382B2 (en) 2013-08-20 2017-02-21 Apple Inc. Electronic device having display with split driver ledges
KR102140302B1 (ko) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102197667B1 (ko) 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9190005B2 (en) 2014-03-05 2015-11-17 Innolux Corporation Display panel
KR102152950B1 (ko) 2014-04-09 2020-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US9620077B2 (en) * 2014-05-09 2017-04-11 Innolux Corporation Display panel structure
KR102166107B1 (ko) 2014-05-13 2020-10-16 엘지디스플레이 주식회사 프린지 필드형 액정표시장치
KR20150142820A (ko) 2014-06-11 2015-12-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR101588975B1 (ko) * 2014-06-24 2016-01-29 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치의 패널 어레이
KR102216995B1 (ko) * 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
KR102192722B1 (ko) 2014-07-08 2020-12-18 삼성디스플레이 주식회사 표시장치
KR102295874B1 (ko) 2014-07-24 2021-08-31 엘지디스플레이 주식회사 디스플레이 장치
KR102192473B1 (ko) 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10062317B2 (en) 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
KR102295168B1 (ko) 2014-12-29 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102276995B1 (ko) 2015-02-12 2021-07-21 삼성디스플레이 주식회사 비사각형 디스플레이
KR102318382B1 (ko) 2015-04-06 2021-10-28 삼성디스플레이 주식회사 표시 장치
KR102362883B1 (ko) 2015-04-29 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102537989B1 (ko) 2015-04-30 2023-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105161049B (zh) 2015-06-30 2017-12-26 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
CN105204248A (zh) 2015-10-10 2015-12-30 重庆京东方光电科技有限公司 一种阵列基板及显示装置
KR20170073068A (ko) 2015-12-18 2017-06-28 엘지전자 주식회사 이동단말기 및 그 제어방법
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170102147A (ko) 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
CN108352151B (zh) 2016-03-28 2020-12-01 苹果公司 发光二极管显示器
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102553236B1 (ko) 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) * 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
CN106711180B (zh) 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN107622749B (zh) 2017-09-08 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板、电致发光显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101419A (zh) * 2002-07-17 2008-01-09 株式会社日立显示器 液晶显示装置
KR20120110887A (ko) * 2011-03-30 2012-10-10 엘지디스플레이 주식회사 액정표시패널
US9368058B2 (en) * 2012-10-19 2016-06-14 Japan Display Inc. Display apparatus
CN106098727A (zh) * 2015-04-29 2016-11-09 三星显示有限公司 显示装置
CN107871767A (zh) * 2016-09-23 2018-04-03 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US20200127076A1 (en) 2020-04-23
KR102559096B1 (ko) 2023-07-26
CN116806110A (zh) 2023-09-26
US20180151660A1 (en) 2018-05-31
US11289566B2 (en) 2022-03-29
US11849615B2 (en) 2023-12-19
KR20230115278A (ko) 2023-08-02
US20190035876A1 (en) 2019-01-31
CN116806109A (zh) 2023-09-26
US10115780B2 (en) 2018-10-30
KR20180061565A (ko) 2018-06-08
CN108122956A (zh) 2018-06-05
US10516016B2 (en) 2019-12-24
US20220216292A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
CN108122956B (zh) 显示设备
CN107564412B (zh) 显示装置
CN107871766B (zh) 显示装置
CN107871767B (zh) 显示装置
KR102632907B1 (ko) 표시 장치
EP3346502B1 (en) Display device
CN108933159B (zh) 显示装置
CN107731144B (zh) 显示装置
CN108376694B (zh) 显示装置
CN108242217B (zh) 显示装置
CN108074961B (zh) 显示装置
CN107301831B (zh) 显示装置
KR102476724B1 (ko) 표시 장치
KR102543485B1 (ko) 표시 장치
KR102670801B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant