CN108933159B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108933159B
CN108933159B CN201810494799.2A CN201810494799A CN108933159B CN 108933159 B CN108933159 B CN 108933159B CN 201810494799 A CN201810494799 A CN 201810494799A CN 108933159 B CN108933159 B CN 108933159B
Authority
CN
China
Prior art keywords
dummy
line
region
electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810494799.2A
Other languages
English (en)
Other versions
CN108933159A (zh
Inventor
朴亨埈
金阳完
金炳善
李受珍
李在容
贾智铉
权泰勋
郑镇泰
车承智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108933159A publication Critical patent/CN108933159A/zh
Application granted granted Critical
Publication of CN108933159B publication Critical patent/CN108933159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示装置，所述显示装置包括：基底，包括第一显示区域至第三显示区域，第二显示区域和第三显示区域彼此分隔开，第二显示区域和第三显示区域中的每个具有比第一显示区域的面积小的面积并且与第一显示区域连续；第一像素至第三像素，位于第一显示区域至第三显示区域中；第一线至第三线，连接到第一像素至第三像素；虚设部分，被构造为补偿第一线的负载值与第二线和第三线的负载值之间的差异，其中，第二显示区域包括与第一显示区域相邻的第一子区域和与第一显示区域分隔开的第二子区域，第三显示区域包括与第一显示区域相邻的第三子区域和与第一显示区域分隔开的第四子区域。

Description

显示装置
本申请要求于2017年5月23日在韩国知识产权局提交的第10-2017-0063718号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开的方面涉及一种显示装置。
背景技术
显示装置包括多个像素，每个像素包括形成在其中的显示元件、线(例如，电连接件)以及连接到线并驱动显示元件的多个晶体管。
所述线根据它们的长度可以具有不同的负载值，并且负载值之间的差异会在由显示装置提供的最终图像中导致亮度差异。
发明内容
实施例的多个方面涉及一种不论任何区域都具有均匀亮度的显示装置。
根据本公开的一些实施例，提供了一种显示装置，所述显示装置包括：基底，包括第一显示区域、第二显示区域和第三显示区域，第二显示区域和第三显示区域彼此分隔开，第二显示区域和第三显示区域中的每个具有比第一显示区域的面积小的面积并且与第一显示区域连续；第一像素、第二像素和第三像素，分别位于第一显示区域至第三显示区域中；第一线、第二线和第三线，分别连接到第一像素至第三像素；以及虚设部分，被构造为补偿第一线的负载值与第二线和第三线的负载值之间的差异，其中，第二显示区域包括与第一显示区域相邻的第一子区域和与第一子区域相邻的第二子区域，第三显示区域包括与第一显示区域相邻的第三子区域和与第三子区域相邻的第四子区域，其中，虚设部分包括：第一虚设部分，连接到第一子区域的第二线和第三子区域的第三线并被构造为补偿第一负载值；第二虚设部分，连接到第二子区域的第二线并被构造为补偿第二负载值；以及第三虚设部分，连接到第四子区域的第三线并被构造为补偿第三负载值。
在一些实施例中，显示装置还包括连接第一子区域的第二线和第三子区域的第三线的线连接部分，其中，线连接部分与第一虚设部分叠置。
在一些实施例中，第一线比第二线和第三线长。
在一些实施例中，基底还包括外围区域，外围区域包括与第一显示区域相邻的第一外围区域、与第二显示区域相邻的第二外围区域、与第三显示区域相邻的第三外围区域以及连接第二外围区域和第三外围区域的附加外围区域，其中，第一虚设部分位于附加外围区域中，第二虚设部分位于与第二子区域对应的第二外围区域中，第三虚设部分位于与第四子区域对应的第三外围区域中。
在一些实施例中，第一像素、第二像素和第三像素中的每个包括：至少一个晶体管，连接到来自数据线之中的相应的数据线以及第一线至第三线中相应的一者；保护层，覆盖晶体管；以及有机发光器件，位于保护层上并连接到晶体管，其中，晶体管包括：有源图案，位于基底上；源电极和漏电极，源电极和漏电极中的每个连接到有源图案；栅电极，位于有源图案上，并且栅极绝缘层置于栅电极与有源图案之间；以及层间绝缘层，覆盖栅电极，层间绝缘层包括顺序地堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，其中，有机发光器件包括：第一电极，连接到晶体管；像素限定层，通过其暴露第一电极；发射层，设置在第一电极上，发射层被像素限定层暴露；以及第二电极，位于发射层上。
在一些实施例中，显示装置还包括在外围区域中位于第二层间绝缘层上的电源线，电源线在附加外围区域中与线连接部分叠置，其中，线连接部分位于第一层间绝缘层与第二层间绝缘层之间。
在一些实施例中，第一虚设部分包括由线连接部分和电源线形成的第一寄生电容器。
在一些实施例中，第一虚设部分还包括通过接触开口连接到电源线的第一虚设图案，第一虚设图案位于基底与栅极绝缘层之间。
在一些实施例中，在第二外围区域和第三外围区域中，第二虚设部分和第三虚设部分包括第一虚设线和第二虚设线，第一虚设线和第二虚设线与电源线叠置并连接到第二线和第三线，第一虚设线和第二虚设线位于第一层间绝缘层与第二层间绝缘层之间。
在一些实施例中，第二虚设部分和第三虚设部分包括由第一虚设线和第二虚设线与电源线形成的第二寄生电容器。
在一些实施例中，第二虚设部分和第三虚设部分还包括第二虚设图案和第三虚设图案，第二虚设图案和第三虚设图案通过虚设接触开口连接到电源线并位于基底与栅极绝缘层之间。
在一些实施例中，显示装置还包括：第四虚设部分，在第二外围区域中连接到第一虚设部分和第二虚设部分；以及第五虚设部分，在第三外围区域中连接到第一虚设部分和第三虚设部分。
在一些实施例中，第四虚设部分和第五虚设部分包括至少一个虚设像素，其中，所述至少一个虚设像素包括：至少一个虚设晶体管，连接到来自数据线之中的对应的数据线以及第二线和第三线中的对应的一者；保护层，位于所述至少一个虚设晶体管上；像素限定层，位于保护层上；以及虚设第二电极，位于像素限定层上，其中，虚设第二电极包括与第二电极的材料相同的材料。
在一些实施例中，所述至少一个虚设晶体管包括：虚设有源图案，位于基底上；虚设源电极和虚设漏电极，虚设源电极和虚设漏电极中的每个连接到虚设有源图案；以及虚设栅电极，位于虚设有源图案上，并且栅极绝缘层位于虚设栅电极与虚设有源图案之间，虚设栅电极连接到第一虚设线或第二虚设线。
在一些实施例中，第四虚设部分和第五虚设部分包括第三寄生电容器，所述第三寄生电容器包括由第二线和第三线中的一者与虚设有源图案形成的第一第三寄生电容器以及由第二线和第三线中的一者与数据线形成的第二第三寄生电容器。
在一些实施例中，第四虚设部分的所述至少一个虚设像素连接到第二线和第一虚设线，第五虚设部分的所述至少一个虚设像素连接到第三线和第二虚设线。
在一些实施例中，第一线是将第一扫描信号提供到第一像素的第一扫描线，第二线是将第二扫描信号提供到第二像素的第二扫描线，并且第三线是将第三扫描信号提供到第三像素的第三扫描线。
在一些实施例中，第一线是将第一发射控制信号提供到第一像素的第一发射控制线，第二线是将第二发射控制信号提供到第二像素的第二发射控制线，并且第三线是将第三发射控制信号提供到第三像素的第三发射控制线。
在一些实施例中，第二子区域和第四子区域中的每个具有这样的形状：所述形状具有随着远离第一显示区域而减小的宽度。
根据本公开的一些实施例，提供了一种显示装置，所述显示装置包括：基底，包括第一显示区域、第二显示区域和第三显示区域，第二显示区域和第三显示区域彼此分隔开，第二显示区域和第三显示区域中的每个具有比第一显示区域的面积小的面积并且连接到第一显示区域；第一像素、第二像素和第三像素，分别位于第一显示区域至第三显示区域中；第一线、第二线和第三线，分别连接到第一像素至第三像素；以及虚设部分，被构造为补偿第一线的负载值与第二线和第三线的负载值之间的差异，其中，第二显示区域包括与第一显示区域相邻的第一子区域和与第一子区域相邻的第二子区域，第三显示区域包括与第一显示区域相邻的第三子区域和与第三子区域相邻的第四子区域，其中，虚设部分包括：第一虚设部分，连接到第一子区域的第二线和第三子区域的第三线并被构造为补偿第一负载值；第二虚设部分，连接到第二子区域的第二线并被构造为补偿第二负载值；第三虚设部分，连接到第四子区域的第三线并被构造为补偿第三负载值；第四虚设部分，连接到第一虚设部分和第二虚设部分；以及第五虚设部分，连接到第一虚设部分和第三虚设部分。
在一些实施例中，第一线比第二线和第三线长。
在一些实施例中，基底还包括外围区域，所述外围区域包括与第一显示区域相邻的第一外围区域、与第二显示区域相邻的第二外围区域、与第三显示区域相邻的第三外围区域以及连接第二外围区域和第三外围区域的附加外围区域，其中，第一虚设部分位于附加外围区域中，第二虚设部分位于与第二子区域对应的第二外围区域中，第三虚设部分位于与第四子区域对应的第三外围区域中，第四虚设部分位于第二外围区域中，并且第五虚设部分位于第三外围区域中。
在一些实施例中，第一像素、第二像素和第三像素中的每个包括：至少一个晶体管，连接到数据线以及第一线至第三线中的一者；保护层，覆盖晶体管；以及有机发光器件，位于保护层上并连接到晶体管，其中，晶体管包括：有源图案，位于基底上；源电极和漏电极，源电极和漏电极中的每个连接到有源图案；栅电极，位于有源图案上，并且栅极绝缘层置于栅电极与有源图案之间；以及层间绝缘层，覆盖栅电极，层间绝缘层包括顺序地堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，其中，有机发光器件包括：第一电极，连接到晶体管；像素限定层，通过其暴露第一电极；发射层，设置在第一电极上，发射层被像素限定层暴露；以及第二电极，位于发射层上。
在一些实施例中，显示装置还包括：线连接部分，在附加外围区域中连接第一子区域的第二线和第三子区域的第三线；以及电源线，在外围区域中位于第二层间绝缘层上，电源线在附加外围区域中与线连接部分叠置，其中，线连接部分位于第一层间绝缘层与第二层间绝缘层之间，并且线连接部分与电源线叠置。
在一些实施例中，第一虚设部分包括由线连接部分和电源线形成的第一寄生电容器。
在一些实施例中，第一虚设部分还包括通过接触开口连接到电源线的第一虚设图案，第一虚设图案位于基底与栅极绝缘层之间。
在一些实施例中，在第二外围区域和第三外围区域中，第二虚设部分和第三虚设部分包括第一虚设线和第二虚设线，第一虚设线和第二虚设线与电源线叠置并连接到第二线和第三线，第一虚设线和第二虚设线位于第一层间绝缘层与第二层间绝缘层之间。
在一些实施例中，第二虚设部分和第三虚设部分包括由第一虚设线和第二虚设线与电源线形成的第二寄生电容器。
在一些实施例中，第二虚设部分和第三虚设部分还包括通过虚设接触开口连接到电源线并位于基底与栅极绝缘层之间的第二虚设图案和第三虚设图案。
在一些实施例中，第四虚设部分和第五虚设部分包括至少一个虚设像素，其中，所述至少一个虚设像素包括：至少一个虚设晶体管；保护层，位于所述至少一个虚设晶体管上；像素限定层，位于保护层上；以及虚设第二电极，位于像素限定层上，其中，虚设第二电极包括与第二电极的材料相同的材料。
在一些实施例中，所述至少一个虚设晶体管包括：虚设有源图案，位于基底上；虚设源电极和虚设漏电极，虚设源电极和虚设漏电极中的每个连接到虚设有源图案；以及虚设栅电极，位于虚设有源图案上，并且栅极绝缘层位于虚设栅电极与虚设有源图案之间，虚设栅电极连接到虚设线。
在一些实施例中，第四虚设部分和第五虚设部分包括第三寄生电容器，所述第三寄生电容器包括由第二线和第三线中的一者与虚设有源图案形成的第一第三寄生电容器以及由第二线和第三线中的一者与数据线形成的第二第三寄生电容器。
在一些实施例中，第四虚设部分的所述至少一个虚设像素连接到第二线和第一虚设线，第五虚设部分的所述至少一个虚设像素连接到第三线和第二虚设线。
附图说明
现在将参照附图在下文中更全面地描述示例实施例；然而，它们可以以不同的形式实施并且不应被解释为限于在此所阐述的实施例。更确切地说，提供这些实施例使得该公开将是彻底的和完整的，并且将向本领域技术人员充分地传达示例实施例的范围。
在附图中，为了说明的清楚，可以夸大尺寸。同样的附图标记始终指同样的元件。
图1是示出根据本公开的实施例的显示装置的平面图。
图2是图1的第二显示区域的放大图。
图3是示出根据本公开的实施例的像素和驱动单元的实施例的框图。
图4是示出图3中所示的第一像素的实施例的电路图。
图5是详细地示出图3和图4的第一像素的平面图。
图6是沿图5的线I-I'截取的剖视图。
图7是沿图5的线II-II'截取的剖视图。
图8是示出根据本公开的实施例的显示装置的平面图。
图9至图11是图8中所示的区域EA1的放大图。
图12是图8中所示的区域EA2或区域EA3的放大图。
图13是沿图9的线III-III'截取的剖视图。
图14是沿图12的线IV-IV'截取的剖视图。
图15是示出根据本公开的实施例的显示装置的平面图。
图16是图15中所示的区域EA4的放大图。
图17是示出图16中所示的虚设像素的平面图。
图18是沿图17的线V-V'截取的剖视图。
图19是沿图17的线VI-VI'截取的剖视图。
具体实施方式
在下文中，将参考附图来详细描述本公开的示例性实施例。
图1是示出根据本公开的实施例的显示装置的平面图。图2是图1的第二显示区域的放大图。
参照图1和图2，根据本公开的实施例的显示装置可以包括基底SUB、设置在基底SUB上的像素PXL1、PXL2和PXL3(在下文中，称作PXL)、设置在基底SUB上并驱动像素PXL的驱动单元(例如，驱动器)、向像素PXL供电的电源单元(或电源)以及将像素PXL连接到驱动单元的线单元(电连接单元)。
基底SUB可以包括多个区域，并且所述区域中的至少两个可以具有不同的面积。在示例中，基底SUB可以具有两个区域，并且所述两个区域可以具有彼此不同的面积。另外，在示例中，基底SUB可以具有三个区域。在这种情况下，所述三个区域可以具有彼此不同的面积，或者所述三个区域之中的仅两个区域可以具有彼此不同的面积。在示例中，基底SUB可以具有四个或更多个区域。
在以下实施例中，为了便于描述，作为示例示出了其中基底SUB包括三个区域(即，第一区域A1、第二区域A2和第三区域A3)的情况。
第一区域A1、第二区域A2和第三区域A3中的每个可以具有各种合适的形状。例如，第一区域A1、第二区域A2和第三区域A3中的每个可以具有包括线性(例如，直)边的封闭的多边形形状。第一区域A1、第二区域A2和第三区域A3中的每个可以具有包括曲边的诸如圆形和椭圆形的形状。第一区域A1、第二区域A2和第三区域A3中的每个可以具有包括线性边和曲边的诸如半圆形和半椭圆形的形状。
在本公开的实施例中，当第一区域A1、第二区域A2和第三区域A3中的每个具有线性边时，每个形状的至少一些角可以形成为曲线。例如，当第一区域A1、第二区域A2和第三区域A3中的每个具有矩形形状时，相邻的线性边彼此交汇处的部分可以被具有设定的或预定的曲率的曲线代替。即，矩形形状的顶点部分可以形成为具有曲边，曲边具有分别与两条相邻的线性边连接的两个相邻的端部，曲边具有设定的或预定的曲率。曲率可以根据位置被不同地设置。例如，曲率可以根据曲线开始的位置和/或曲线的长度等而改变。
在本公开的实施例中，第一区域A1、第二区域A2和第三区域A3中的每个可以具有近似四边形形状，在所述近似四边形中去除了与来自于四边形形状的顶点之中的至少一个顶点相邻的区域。与来自于四边形形状的顶点之中的至少一个顶点相邻的被去除区域可以是三角形形状和四边形形状中的一种。例如，如图1中所示，与第一区域A1、第二区域A2和第三区域A3中的每个的被去除区域对应的边可以具有相对于四边形形状的一条边偏斜(或倾斜)的斜线形状。
第一区域A1、第二区域A2和第三区域A3可以具有显示区域PXA1、PXA2和PXA3(在下文中，称作PXA)和外围区域PPA1、PPA2和PPA3(在下文中，称作PPA)。显示区域PXA是设置有显示图像的像素PXL的区域。将在后面描述每个像素PXL。
在本公开的实施例中，第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3可以大致具有分别与第一区域A1、第二区域A2和第三区域A3的形状对应的形状。
外围区域PPA可以是其中未设置像素PXL的区域，并且在外围区域PPA中不显示图像。外围区域PPA可以设置有用于驱动像素PXL的驱动单元、用于向像素PXL供电的电源单元以及将像素PXL连接到驱动单元的一些线。外围区域PPA对应于最终显示装置中的边框，并且边框的宽度可以基于外围区域的宽度来确定。
如下将描述第一区域A1、第二区域A2和第三区域A3中的每个。
来自于第一区域A1、第二区域A2和第三区域A3之中的第一区域A1可以具有最大面积。第一区域A1可以包括其中显示有图像的第一显示区域PXA1和围绕第一显示区域PXA1的至少一部分的第一外围区域PPA1。
第一显示区域PXA1可以设置为与第一区域A1的形状对应的形状。在本公开的实施例中，第一显示区域PXA1可以在第一方向DR1上具有第一宽度W1，并且在与第一方向DR1交叉的第二方向DR2上具有第一长度L1。
第一外围区域PPA1可以设置在第一显示区域PXA1的至少一侧处。在本公开的实施例中，第一外围区域PPA1围绕第一显示区域PXA1的外周，并且可以设置在其中未设置有第二区域A2和第三区域A3(稍后将描述)的部分处。在本公开的实施例中，第一外围区域PPA1可以包括在第一方向DR1上延伸的横向部分和在第二方向DR2上延伸的纵向部分。第一外围区域PPA1的纵向部分可以设置为沿着第一显示区域PXA1的宽度方向彼此分隔开的一对。
第二区域A2可以具有比第一区域A1的面积小的面积。第二区域A2可以包括其中显示有图像的第二显示区域PXA2和围绕第二显示区域PXA2的至少一部分的第二外围区域PPA2。
第二显示区域PXA2可以设置为与第二区域A2的形状对应的形状。在本公开的实施例中，第二显示区域PXA2可以具有比第一显示区域PXA1的第一宽度W1小的第二宽度W2。第二显示区域PXA2可以具有比第一显示区域PXA1的第一长度L1小的第二长度L2。第二显示区域PXA2设置为从第一显示区域PXA1突出的形状，并且可以直接连接到第一显示区域PXA1。换句话说，第二显示区域PXA2的最靠近第一显示区域PXA1的边缘部分可以对应于第一显示区域PXA1的边缘。
第二外围区域PPA2可以设置在第二显示区域PXA2的至少一侧处。在本公开的实施例中，第二外围区域PPA2围绕第二显示区域PXA2，但是可以不设置在第一显示区域PXA1和第二显示区域PXA2彼此连接的部分处。在本公开的实施例中，第二外围区域PPA2还可以包括在第一方向DR1上延伸的横向部分和在第二方向DR2上延伸的纵向部分。第二外围区域PPA2的纵向部分可以设置为沿着第二显示区域PXA2的宽度方向彼此分隔开的一对。
第三区域A3可以具有比第一区域A1的面积小的面积。第三区域A3可以具有与第二区域A2的面积相同的面积。在一些示例中，第三区域A3可以具有与第二区域A2的面积不同的面积。第三区域A3可以包括其中显示有图像的第三显示区域PXA3和围绕第三显示区域PXA3的至少一部分的第三外围区域PPA3。
第三显示区域PXA3可以设置为与第三区域A3的形状对应的形状。在本公开的实施例中，第三显示区域PXA3可以具有比第一显示区域PXA1的第一宽度W1小的第三宽度W3。第三显示区域PXA3可以具有比第一显示区域PXA1的第一长度L1小的第三长度L3。第二宽度W2和第三宽度W3可以彼此相同或不同。另外，第二长度L2和第三长度L3可以彼此相同或不同。
第三显示区域PXA3设置为从第一显示区域PXA1突出的形状，并且可以直接连接到第一显示区域PXA1。换句话说，第三显示区域PXA3的最靠近第一显示区域PXA1的边缘部分可以对应于第一显示区域PXA1的边缘。
第三外围区域PPA3可以设置在第三显示区域PXA3的至少一侧处。在本公开的实施例中，第三外围区域PPA3围绕第三显示区域PXA3，但是可以不设置在第一显示区域PXA1和第三显示区域PXA3彼此连接的部分处。在本公开的实施例中，第三外围区域PPA3还可以包括在第一方向DR1上延伸的横向部分和在第二方向DR2上延伸的纵向部分。第三外围区域PPA3的纵向部分可以设置为沿着第一显示区域PXA1的宽度方向彼此分隔开的一对。
在本公开的实施例中，第三区域A3可以具有相对于第一区域A1的中心线与第二区域A2线性对称的形状。在这种情况下，除了一些线之外，设置在第三区域A3中的组件的布置关系可以与设置在第二区域A2中的组件的布置关系基本上相同。
因此，基底SUB可以具有其中第二区域A2和第三区域A3在第二方向DR2上从第一区域A1突出的形状。另外，因为第二区域A2和第三区域A3设置为彼此分隔开，所以基底SUB可以具有在第二区域A2和第三区域A3之间凹进的形状。即，基底SUB可以具有设置在第二区域A2和第三区域A3之间的凹口。
在本公开的实施例中，第一外围区域PPA1的纵向部分可以分别连接到第二外围区域PPA2和第三外围区域PPA3的一些纵向部分。例如，第一外围区域PPA1的左纵向部分可以连接到第二外围区域PPA2的左纵向部分。第一外围区域PPA1的右纵向部分可以连接到第三外围区域PPA3的右纵向部分。另外，第一外围区域PPA1的左纵向部分和第二外围区域PPA2的左纵向部分可以具有相同的宽度W4。第一外围区域PPA1的右纵向部分和第三外围区域PPA3的右纵向部分可以具有相同的宽度W5。
第一外围区域PPA1和第二外围区域PPA2的左纵向部分的宽度W4可以与第一外围区域PPA1和第三外围区域PPA3的右纵向部分的宽度W5相同或不同。例如，第一外围区域PPA1和第二外围区域PPA2的左纵向部分的宽度W4可以小于第一外围区域PPA1和第三外围区域PPA3的右纵向部分的宽度W5。
在本公开的实施例中，第二外围区域PPA2和第三外围区域PPA3可以通过附加外围区域APA彼此连接。例如，附加外围区域APA可以将第二外围区域PPA2的右纵向部分连接到第三外围区域PPA3的左纵向部分。即，附加外围区域APA可以设置在第一显示区域PXA1的位于第二区域A2与第三区域A3之间的一侧处。
像素PXL可以在基底SUB上设置在显示区域PXA(即，第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3)中。每个像素PXL是用于显示图像的最小单元，并且可以设置为多个。每个像素PXL可以包括发射光的显示元件。例如，显示元件可以是液晶显示(LCD)元件、电泳显示(EPD)元件、电润湿显示(EWD)元件和有机发光显示(OLED)元件中的任何一种。在下面的实施例中，为便于描述，下面作为示例示出了显示元件是OLED元件的情况。
每个像素PXL可以发射红色、绿色和蓝色中的一种颜色的光，但是本公开不限于此。例如，每个像素PXL可以发射诸如青色、品红色、黄色或白色等的颜色的光。
像素PXL可以包括布置在第一显示区域PXA1中的第一像素PXL1、布置在第二显示区域PXA2中的第二像素PXL2和布置在第三显示区域PXA3中的第三像素PXL3。在本公开的实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每者可以设置为以沿着在第一方向DR1上延伸的行和在第二方向DR2上延伸的列的矩阵形式布置的多个像素。然而，第一像素PXL1、第二像素PXL2和第三像素PXL3的布置形式不被具体地限制，第一像素PXL1、第二像素PXL2和第三像素PXL3可以布置为各种合适的形式。例如，第一像素PXL1可以布置为使得第一方向DR1变为行方向，但是第二像素PXL2可以布置为使得与第一方向DR1不同的方向(例如，相对第一方向DR1倾斜的方向)变为行方向。另外，将明显的是，第三像素PXL3可以布置在与第一像素PXL1和/或第二像素PXL2的方向相同或不同的方向上。在本公开的另一个实施例中，行方向可以变为第二方向DR2并且列方向可以变为第一方向DR1。
在第二区域A2和第三区域A3中，第二像素PXL2和第三像素PXL3的数量可以根据行而改变。例如，在第二区域A2和第三区域A3中，设置在与被构造为具有斜坡(例如，斜率)的对角边的角对应的行上的第二像素PXL2和第三像素PXL3的数量可以小于设置在与被构造为线性边的角对应的行上的第二像素PXL2和第三像素PXL3的数量。另外，设置在行上的第二像素PXL2和第三像素PXL3的数量可以随着行的长度变得较短而减少。因此，可以缩短连接第二像素PXL2和第三像素PXL3的线的长度。
另外，在第二区域A2和第三区域A3中，对应于同一行的第二像素PXL2和第三像素PXL3的扫描线或发射控制线可以通过扫描线连接部分或发射控制线连接部分彼此电连接。
驱动单元通过线单元向每个像素PXL提供信号，因此，可以控制每个像素PXL的驱动。在图1中，为了便于描述，省略线单元。稍后将描述线单元。
驱动单元可以包括沿着扫描线向每个像素PXL提供扫描信号的扫描驱动器SDV1、SDV2和SDV3(在下文中，称作SDV)、沿着发射控制线向每个像素PXL提供发射控制信号的发射驱动器EDV1、EDV2和EDV3(在下文中，称作EDV)、沿着数据线向每个像素PXL提供数据信号的数据驱动器DDV以及时序控制器。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
在本公开的实施例中，扫描驱动器SDV可以包括连接到第一像素PXL1的第一扫描驱动器SDV1、连接到第二像素PXL2的第二扫描驱动器SDV2和连接到第三像素PXL3的第三扫描驱动器SDV3。在本公开的实施例中，发射驱动器EDV可以包括连接到第一像素PXL1的第一发射驱动器EDV1、连接到第二像素PXL2的第二发射驱动器EDV2和连接到第三像素PXL3的第三发射驱动器EDV3。
第一扫描驱动器SDV1可以设置在第一外围区域PPA1中的纵向部分处。因为第一外围区域PPA1的纵向部分成对设置为沿着第一显示区域PXA1的宽度方向彼此分隔开，所以第一扫描驱动器SDV1可以设置在第一外围区域PPA1的纵向部分中的至少一个处。第一扫描驱动器SDV1可以沿着第一外围区域PPA1的长度方向长距离地延伸。
以类似的方式，第二扫描驱动器SDV2可以设置在第二外围区域PPA2中，第三扫描驱动器SDV3可以设置在第三外围区域PPA3中。
在本公开的实施例中，扫描驱动器SDV可以直接安装在基底SUB上。当扫描驱动器SDV直接安装在基底SUB上时，扫描驱动器SDV可以在形成像素PXL的工艺中与像素PXL一起形成。然而，扫描驱动器SDV的安装位置和形成方法不限于此。例如，扫描驱动器SDV可以形成在以玻璃上芯片形式设置在基底SUB上的单独的芯片上。在一些示例中，扫描驱动器SDV可以安装在印刷电路板上以通过连接构件连接到基底SUB。
类似于第一扫描驱动器SDV1，第一发射驱动器EDV1可以设置在第一外围区域PPA1的纵向部分处。第一发射驱动器EDV1可以设置在第一外围区域PPA1的纵向部分中的至少一个处。第一发射驱动器EDV1可以沿着第一外围区域PPA1的长度方向长距离地延伸。
以类似的方式，第二发射驱动器EDV2可以设置在第二外围区域PPA2中，第三发射驱动器EDV3可以设置在第三外围区域PPA3中。
在本公开的实施例中，发射驱动器EDV可以直接安装在基底SUB上。当发射驱动器EDV直接安装在基底SUB上时，发射驱动器EDV可以在形成像素PXL的工艺中与像素PXL一起形成。然而，发射驱动器EDV的安装位置和形成方法不限于此。例如，发射驱动器EDV可以形成在以玻璃上芯片的形式设置在基底SUB上的单独的芯片上。在一些示例中，发射驱动器EDV可以安装在通过连接构件连接到基底SUB的印刷电路板上。
在本公开的实施例中，作为示例示出了扫描驱动器SDV和发射驱动器EDV彼此相邻并且形成在外围区域PPA的成对的纵向部分中的任何一个纵向部分处的情况，但是本公开不限于此。扫描驱动器SDV和发射驱动器EDV的布置可以以各种合适的方式改变。例如，第一扫描驱动器SDV1可以设置在第一外围区域PPA1的纵向部分中的一个处，第一发射驱动器EDV1可以设置在第一外围区域PPA1的纵向部分中的另一个处。在一些示例中，第一扫描驱动器SDV1可以设置在第一外围区域PPA1的纵向部分中的两个处，第一发射驱动器EDV1可以仅设置在第一外围区域PPA1的纵向部分中的一个处。
数据驱动器DDV可以设置在第一外围区域PPA1中。具体地，数据驱动器DDV可以设置在第一外围区域PPA1的横向部分处。数据驱动器DDV可以沿着第一外围区域PPA1的宽度方向长距离地延伸。
在本公开的实施例中，如果需要，可以改变扫描驱动器SDV、发射驱动器EDV和/或数据驱动器DDV的位置。
时序控制器可以以各种合适的方式通过线连接到第一扫描驱动器SDV1、第二扫描驱动器SDV2和第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2和第三发射驱动器EDV3以及数据驱动器DDV。设置有时序控制器的位置不被具体地限制。例如，时序控制器可以安装在通过柔性印刷电路板连接到第一扫描驱动器SDV1、第二扫描驱动器SDV2和第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2和第三发射驱动器EDV3以及数据驱动器DDV的印刷电路板上。印刷电路板可以设置在各种合适的位置(诸如基底SUB的一侧和基底SUB的后表面)处。
另外，在其中对应于同一行的第二像素PXL2和第三像素PXL3的扫描线或发射控制线通过扫描线连接部分或发射控制线连接部分彼此电连接的构造中，可以省略第二扫描驱动器SDV2和第三扫描驱动器SDV3中的一个以及第二发射驱动器EDV2和第三发射驱动器EDV3中的一个。
电源单元可以包括至少一条电源线ELVDD和ELVSS。例如，电源单元可以包括第一电源线ELVDD和第二电源线ELVSS(在下文中，也可被分别称为第一电源ELVDD和第二电源ELVSS)。第一电源线ELVDD和第二电源线ELVSS可以向第一像素PXL1、第二像素PXL2和第三像素PXL3供电。
第一电源线ELVDD和第二电源线ELVSS中的一条(例如，第一电源线ELVDD)可以设置为围绕第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3(除了第一外围区域PPA1中的设置有数据驱动器DDV的区域)。例如，第一电源线ELVDD可以具有沿着第一外围区域PPA1的左纵向部分、第二外围区域PPA2、附加外围区域APA、第三外围区域PPA3和第一外围区域PPA1的右纵向部分延伸的形状。
第一电源线ELVDD和第二电源线ELVSS中的另一条(例如，第二电源线ELVSS)可以设置为对应于第一显示区域PXA1的一侧。例如，第二电源线ELVSS可以设置在第一外围区域PPA1中的设置有数据驱动器DDV的区域中。另外，第二电源线ELVSS可以在第一显示区域PXA1的宽度方向上延伸。
在上面，作为示例描述了第二电源线ELVSS设置为在第一外围区域PPA1中与第一显示区域PXA1的一侧对应并且第一电源线ELVDD设置在其它外围区域PPA中的情况，但是本公开不限于此。例如，第一电源线ELVDD和第二电源线ELVSS可以设置为围绕第一显示区域PXA1、第二显示区域PXA2和第三显示区域PXA3。
施加到第一电源线ELVDD的电压可以高于施加到第二电源线ELVSS的电压。
图3是示出根据本公开的实施例的像素和驱动单元的实施例的框图。
参照图1至图3，根据本公开的显示装置可以包括像素PXL、驱动单元和线单元。
像素PXL可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3，驱动单元可以包括第一扫描驱动器SDV1、第二扫描驱动器SDV2和第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2和第三发射驱动器EDV3、数据驱动器DDV以及时序控制器TC。在图3中，第一扫描驱动器SDV1、第二扫描驱动器SDV2和第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2和第三发射驱动器EDV3、数据驱动器DDV以及时序控制器TC的位置是为了便于描述而设置的。当实施实际显示装置时，第一扫描驱动器SDV1、第二扫描驱动器SDV2和第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2和第三发射驱动器EDV3、数据驱动器DDV以及时序控制器TC可以设置在显示装置中的其它位置处。例如，数据驱动器DDV设置在比第二区域A2和第三区域A3靠近第一区域A1的区域中，但是本公开不限于此。例如，数据驱动器DDV可以设置为与第二区域A2和第三区域A3相邻。
线单元将驱动单元的信号提供到每个像素PXL，并且可以包括扫描线、扫描线连接部分ES和发射控制线连接部分EE、发射控制线、电源线和初始化电源线。
扫描线可以包括分别连接到第一像素PXL1、第二像素PXL2和第三像素PXL3的第一扫描线S11至S1n、第二扫描线S21至S2p和第三扫描线S31至S3q(其中，n、p和q分别为自然数)。发射控制线可以包括分别连接到第一像素PXL1、第二像素PXL2和第三像素PXL3的第一发射控制线E11至E1n、第二发射控制线E21至E2p和第三发射控制线E31至E3q。数据线D1至Dm(其中，m为自然数)和电源线可以连接到第一像素PXL1、第二像素PXL2和第三像素PXL3。
另外，第二扫描线S21至S2p和第三扫描线S31至S3q中的一些可以通过扫描线连接部分ES彼此电连接。例如，第(p-1)条第二扫描线S2p-1可以通过第(p-1)个扫描线连接部分ES电连接到第(q-1)条第三扫描线S3q-1。另外，第p条第二扫描线S2p可以通过第p个扫描线连接部分ES电连接到第q条第三扫描线S3q。
另外，第二发射控制线E21至E2p和第三发射控制线E31至E3q中的一些可以通过发射控制线连接部分EE彼此电连接。例如，第(p-1)条第二发射控制线E2p-1可以通过第(p-1)个发射控制线连接部分EE电连接到第(q-1)条第三发射控制线E3q-1。另外，第p条第二发射控制线E2p可以通过第p个发射控制线连接部分EE电连接到第q条第三发射控制线E3q。
第一像素PXL1位于第一显示区域PXA1中。第一像素PXL1可以连接到第一扫描线S11至S1n、第一发射控制线E11至E1n和数据线D1至Dm。当从第一扫描线S11至S1n供应扫描信号时，第一像素PXL1可以被供应有来自数据线D1至Dm的数据信号。被供应有数据信号的第一像素PXL1中的每个可以控制从第一电源ELVDD经由有机发光器件(例如，下文中描述的有机发光二极管OLED)流到第二电源ELVSS的电流的量。
第二像素PXL2可以位于第二显示区域PXA2中。第二像素PXL2可以连接到第二扫描线S21至S2p、第二发射控制线E21至E2p和数据线D1至D3。当从第二扫描线S21至S2p供应扫描信号时，第二像素PXL2可以被供应有来自数据线D1至D3的数据信号。被供应有数据信号的第二像素PXL2中的每个可以控制从第一电源ELVDD经由有机发光器件流到第二电源ELVSS的电流的量。
另外，在图3中，示出了十二个第二像素PXL2通过四条第二扫描线S21至S2p、四条第二发射控制线E21至E2p和三条数据线D1至D3定位在第二显示区域PXA2中，但是本公开不限于此。即，多个第二像素PXL2可以对应于第二显示区域PXA2的尺寸设置，第二扫描线S21至S2p、第二发射控制线E21至E2p和数据线的数量可以与第二像素PXL2对应地以任何合适的方式被各种不同地设置。
第三像素PXL3可以位于由第三扫描线S31至S3q、第三发射控制线E31至E3q和数据线Dm-2至Dm限定的第三显示区域PXA3中。当从第三扫描线S31至S3q供应扫描信号时，第三像素PXL3可以被供应有来自数据线Dm-2至Dm的数据信号。被供应有数据信号的第三像素PXL3中的每个可以控制从第一电源ELVDD经由有机发光器件流到第二电源ELVSS的电流的量。
另外，在图3中，示出了十二个第三像素PXL3通过四条第三扫描线S31至S3q、四条第三发射控制线E31至E3q和三条数据线Dm-2至Dm定位在第三显示区域PXA3中，但是本公开不限于此。即，多个第三像素PXL3可以对应于第三显示区域PXA3的尺寸设置，第三扫描线S31至S3q、第三发射控制线E31至E3q和数据线的数量可以与第三像素PXL3对应地以任何合适的方式被各种不同地设置。
第一扫描驱动器SDV1可响应于来自时序控制器TC的第一栅极控制信号GCS1将扫描信号供应到第一扫描线S11至S1n。例如，第一扫描驱动器SDV1可以将扫描信号顺序地供应到第一扫描线S11至S1n。当扫描信号被顺序地供应到第一扫描线S11至S1n时，可以以水平线为单位顺序地选择第一像素PXL1。
第二扫描驱动器SDV2可响应于来自时序控制器TC的第二栅极控制信号GCS2将扫描信号供应到第二扫描线S21至S2p。这里，被供应到来自于第二扫描线S21至S2p之中的连接到扫描线连接部分ES的第二扫描线S2p的扫描信号可以经由扫描线连接部分ES被供应到第三扫描线S3q。第二扫描驱动器SDV2可以将扫描信号顺序地供应到第二扫描线S21至S2p。当扫描信号被顺序地供应到第二扫描线S21至S2p时，可以以水平线为单位顺序地选择第二像素PXL2。
第三扫描驱动器SDV3可以响应于来自时序控制器TC的第三栅极控制信号GCS3将扫描信号供应到第三扫描线S31至S3q。这里，被供应到来自第三扫描线S31至S3q之中的与扫描线连接部分ES连接的第三扫描线S3q的扫描信号可以经由扫描线连接部分ES被供应到第二扫描线S2p。第三扫描驱动器SDV3可以将扫描信号顺序地供应到第三扫描线S31至S3q。当扫描信号被顺序地供应到第三扫描线S31至S3q时，可以以水平线为单位顺序地选择第三像素PXL3。
因为第二扫描线S21至S2p中的一些和第三扫描线S31至S3q中的一些通过扫描线连接部分ES彼此电连接，所以第二扫描驱动器SDV2的被供应到与扫描线连接部分ES连接的第二扫描线S2p的扫描信号和第三扫描驱动器SDV3的被供应到与扫描线连接部分ES连接的第三扫描线S3q的扫描信号可以被供应为彼此同步。例如，从第二扫描驱动器SDV2供应到第p条第二扫描线S2p的扫描信号可以与从第三扫描驱动器SDV3供应到第q条第三扫描线S3q的扫描信号同时被供应。
如上所述，当通过使用第二扫描驱动器SDV2和第三扫描驱动器SDV3将扫描信号供应到与扫描线连接部分ES连接的第二扫描线S2p和第三扫描线S3q时，能够防止或大幅减少由与扫描线连接部分ES连接的第二扫描线S2p和第三扫描线S3q的RC延迟所导致的扫描信号的延迟。因此，可以将期望的扫描信号供应到与扫描线连接部分ES连接的第二扫描线S2p和第三扫描线S3q。
另外，第二扫描驱动器SDV2和第三扫描驱动器SDV3可以被驱动为彼此同步，因此可以由相同的栅极控制信号GCS来驱动。例如，供应到第三扫描驱动器SDV3的第三栅极控制信号GCS3可以被设定为与第二栅极控制信号GCS2相同的信号。
第一发射驱动器EDV1可以响应于第四栅极控制信号GCS4将发射控制信号供应到第一发射控制线E11至E1n。例如，第一发射驱动器EDV1可以将发射控制信号顺序地供应到第一发射控制线E11至E1n。
这里，发射控制信号可以设定为具有比扫描信号的宽度宽的宽度。例如，供应到第i条(i是自然数)第一发射控制线E1i的发射控制信号可以被供应为在至少部分时段内与供应到第(i-1)条第一扫描线S1i-1的扫描信号和供应到第i条第一扫描线S1i的扫描信号重叠。
第二发射驱动器EDV2可以响应于第五栅极控制信号GCS5将发射控制信号供应到第二发射控制线E21至E2p。这里，供应到来自于第二发射控制线E21至E2p之中的与发射控制线连接部分EE连接的第二发射控制线E2p的发射控制信号可以经由发射控制线连接部分EE供应到第三发射控制线E3q。第二发射驱动器EDV2可以将发射控制信号顺序地供应到第二发射控制线E21至E2p。
第三发射驱动器EDV3可以响应于第六栅极控制信号GCS6将发射控制信号供应到第三发射控制线E31至E3q。这里，供应到来自于第三发射控制线E31至E3q之中的与发射控制线连接部分EE连接的第三发射控制线E3q的发射控制信号可以经由发射控制线连接部分EE供应到第二发射控制线E2p。第三发射驱动器EDV3可以将发射控制信号顺序地供应到第三发射控制线E31至E3q。
另外，可以将发射控制信号设定为栅极截止电压(例如，高电压)，使得包括在像素PXL中的晶体管可以截止，可以将扫描信号设定为栅极导通电压(例如，低电压)，使得包括在像素PXL中的晶体管可以导通。
因为第二发射控制线E21至E2p中的一些和第三发射控制线E31至E3q中的一些通过发射控制线连接部分EE彼此电连接，所以被顺序地供应到与发射控制线连接部分EE连接的第二发射控制线E2p和第三发射控制线E3q的第二发射驱动器EDV2的发射控制信号和第三发射驱动器EDV3的发射控制信号被供应为彼此同步。
例如，从第二发射驱动器EDV2供应到第p条第二发射控制线E2p的发射控制信号可以与从第三发射驱动器EDV3供应到第q条第三发射控制线E3q的发射控制信号同时被供应。
如上所述，当通过使用第二发射驱动器EDV2和第三发射驱动器EDV3向第二发射控制线E21至E2p和第三发射控制线E31至E3q供应发射控制信号时，能够防止或大幅减少由第二发射控制线E21至E2p和第三发射控制线E31至E3q的RC延迟所导致的发射控制信号的延迟。因此，可以将期望的发射控制信号供应到第二发射控制线E21至E2p和第三发射控制线E31至E3q。
另外，第二发射驱动器EDV2和第三发射驱动器EDV3彼此同步被驱动，因此可以由相同的栅极控制信号GCS来驱动。例如，供应到第三发射驱动器EDV3的第六栅极控制信号GCS6可以被设定为与第五栅极控制信号GCS5相同的信号。
数据驱动器DDV可以响应于数据控制信号DCS将数据信号供应到数据线D1至Dm。供应到数据线D1至Dm的数据信号可以被供应到由扫描信号选择的像素PXL。
时序控制器TC可以将基于从外部供应的时序信号生成的栅极控制信号GCS1至GCS6供应到扫描驱动器SDV和发射驱动器EDV。另外，时序控制器TC可以将数据控制信号DCS供应到数据驱动器DDV。
栅极控制信号GCS1至GCS6中的每个中可以包括起始脉冲和时钟信号。起始脉冲可以控制第一扫描信号或第一发射控制信号的时序。可以使用时钟信号来使起始脉冲移位。
数据控制信号DCS中可以包括源起始脉冲和时钟信号。源起始脉冲可以控制数据的采样起始时间。可以使用时钟信号来控制采样操作。
当显示装置被顺序地驱动时，第一扫描驱动器SDV1可以被供应有第二扫描驱动器SDV2的最后输出信号作为起始脉冲。相似地，当显示装置被顺序地驱动时，第一发射驱动器EDV1可以被供应有第二发射驱动器EDV2的最后输出信号作为起始脉冲。
图4是示出图3中所示的第一像素的实施例的电路图。为了便于描述，图4中示出了连接到第j条数据线Dj和第i条第一扫描线S1i的像素。
参照图3和图4，根据本公开的第一像素PXL1可以包括有机发光二极管OLED、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容器Cst。
有机发光二极管OLED的阳极可以经由第六晶体管T6连接到第一晶体管T1，有机发光二极管OLED的阴极可以连接到第二电源ELVSS。有机发光二极管OLED产生具有与从第一晶体管T1供应的电流的量对应的亮度(例如，预定亮度)的光。
第一电源ELVDD的电压可以设定为比第二电源ELVSS的电压高，使得电流可以流过有机发光二极管OLED。
第七晶体管T7可以连接在初始化电源Vint与有机发光二极管OLED的阳极之间。另外，第七晶体管T7的栅电极可以连接到第i条第一扫描线S1i。当扫描信号被供应到第i条第一扫描线S1i时，第七晶体管T7可以导通，以将初始化电源Vint的电压供应到有机发光二极管OLED的阳极。这里，初始化电源Vint可以被设定为比数据信号的电压低的电压。
第六晶体管T6可以连接在第一晶体管T1与有机发光二极管OLED之间。另外，第六晶体管T6的栅电极可以连接到第i条第一发射控制线E1i。第六晶体管T6可以在发射控制信号被供应到第i条第一发射控制线E1i时截止，否则导通。
第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极可以连接到第i条第一发射控制线E1i。第五晶体管T5可以在发射控制信号被供应到第i条第一发射控制线E1i时截止，否则导通。
第一晶体管(驱动晶体管)T1的第一电极可以经由第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6连接到有机发光二极管OLED的阳极。另外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以对应于第一节点N1的电压来控制从第一电源ELVDD经由有机发光二极管OLED流到第二电源ELVSS的电流的量。即，第一电源ELVDD可以电连接到有机发光二极管OLED的阳极。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。另外，第三晶体管T3的栅电极可连接到第i条第一扫描线S1i。第三晶体管T3可以在扫描信号被供应到第i条第一扫描线S1i时导通，以允许第一晶体管T1的第二电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第三晶体管T3可以与第一晶体管T1二极管连接，并补偿第一晶体管T1的阈值电压。即，第三晶体管T3可以是补偿第一晶体管T1的阈值电压的补偿晶体管。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。另外，第四晶体管T4的栅电极可以连接到第(i-1)条第一扫描线S1i-1。第四晶体管T4可以在扫描信号被供应到第(i-1)条第一扫描线S1i-1时导通，以将初始化电源Vint的电压供应到第一节点N1。
第二晶体管T2可以连接在第j条数据线Dj与第一晶体管T1的第一电极之间。另外，第二晶体管T2的栅电极可以连接到第i条第一扫描线S1i。第二晶体管T2可以在扫描信号被供应到第i条第一扫描线S1i时导通，以允许第j条数据线Dj电连接到第一晶体管T1的第一电极。
存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号对应的电压和第一晶体管T1的阈值电压。
第二像素PXL2和第三像素PXL3中的每个可以使用与第一像素PXL1的电路相同的电路来实现。因此，将省略第二像素PXL2和第三像素PXL3的详细描述。
图5是详细地示出图3和图4的第一像素的平面图。图6是沿图5的线I-I'截取的剖视图。图7是沿图5的线II-II'截取的剖视图。
基于设置在第一显示区域PXA1中的第i行第j列上的一个第一像素PXL1，图5至图7中示出了连接到所述一个第一像素PXL1的两条第一扫描线S1i-1和S1i、第一发射控制线Eli、电源线PL和数据线Dj。在图6和图7中，为了便于描述，第(i-1)行上的第一扫描线被称作“第(i-1)条第一扫描线S1i-1”，第i行上的第一扫描线称作“第i条第一扫描线S1i”，第i行上的第一发射控制线被称作“第一发射控制线E1i”，第j列上的数据线被称作“数据线Dj”，第j列上的电源线被称作“电源线PL”。
参照图3至图7，显示装置可以包括基底SUB、线单元和像素(例如，第一像素PXL1)。
基底SUB可以包括透明绝缘材料以使光能够穿过基底SUB透射。基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
另外，基底SUB可以是柔性基底。这里，基底SUB可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素和/或醋酸丙酸纤维素等。然而，构成基底SUB的材料可以以任何合适的方式进行各种改变，并且可以包括纤维增强塑料(FRP)等。
线单元向第一像素PXL1中的每个提供信号，并且可以包括第一扫描线S1i-1和S1i、数据线Dj、第一发射控制线E1i、电源线PL和初始化电源线IPL。
第一扫描线S1i-1和S1i可以在第一方向DR1上延伸。第一扫描线S1i-1和S1i可以包括沿着第二方向DR2顺序地布置的第(i-1)条第一扫描线S1i-1和第i条第一扫描线S1i。第一扫描线S1i-1和S1i可以施加有扫描信号。例如，第(i-1)条第一扫描线S1i-1可以施加有第(i-1)个第一扫描信号，第i条第一扫描线S1i可以施加有第i个第一扫描信号。第i条第一扫描线S1i可以分支成两条线，并且分支的第i条第一扫描线S1i可以连接到彼此不同的晶体管。
第一发射控制线E1i可以在第一方向DR1上延伸。第一发射控制线E1i可以施加有发射控制信号。
数据线Dj可以在第二方向DR2上延伸。数据线Dj可以施加有数据信号。
电源线PL可以沿着第二方向DR2延伸。电源线PL可以设置为与数据线Dj分隔开。电源线PL可以施加有第一电源ELVDD。
初始化电源线IPL可以沿着第一方向DR1延伸。初始化电源线IPL可以施加有初始化电源Vint。
每个第一像素PXL1可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器Cst和有机发光二极管OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1和第一漏电极DE1。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。连接线CNL可以连接在第一栅电极GE1与第三漏电极DE3和第四漏电极DE4之间。连接线CNL的一端可以通过第一接触孔(例如，第一接触开口)CH1连接到第一栅电极GE1，连接线CNL的另一端可以通过第二接触孔(例如，第二接触开口)CH2连接到第三漏电极DE3和第四漏电极DE4。
在本公开的实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以由未掺杂或掺杂有杂质的半导体层形成。例如，第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层形成，第一有源图案ACT1可以由未掺杂有杂质的半导体层形成。
第一有源图案ACT1具有在设定或预定方向上延伸的条形状，并且可以具有沿着延伸方向弯曲一次或更多次的形状。当在平面上观看时，第一有源图案ACT1可以与第一栅电极GE1叠置。当第一有源图案ACT1形成得长时，第一晶体管T1的沟道区可以形成得长。因此，可以加宽施加到第一晶体管T1的栅极电压的驱动范围。因此，可以精确地控制从有机发光二极管OLED发射的光的灰阶。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以连接到第i条第一扫描线S1i。第二栅电极GE2可以设置为第i条第一扫描线S1i的一部分或者可以设置为从第i条第一扫描线S1i突出的形状。
第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以由未掺杂或掺杂有杂质的半导体形成。例如，第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体形成，第二有源图案ACT2可以由未掺杂有杂质的半导体层形成。第二有源图案ACT2可以对应于与第二栅电极GE2叠置的部分。第二源电极SE2的一端可以连接到第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔(例如，第六接触开口)CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2。第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以设置为双栅极结构从而防止或减少漏电流。即，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b被称作第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b被称作第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b被称作第三源电极SE3，第3a漏电极DE3a和第3b漏电极DE3b被称作第三漏电极DE3。
第三栅电极GE3可以连接到第i条第一扫描线S1i。第三栅电极GE3可以设置为第i条第一扫描线S1i的一部分或者可以设置为从第i条第一扫描线S1i突出的形状。例如，第3a栅电极GE3a可以设置为从第i条第一扫描线S1i突出的形状，第3b栅电极GE3b可以设置为第i条第一扫描线S1i的一部分。
第三有源图案ACT3、第三源电极SE3、第三漏电极DE3可以由未掺杂或掺杂有杂质的半导体层形成。例如，第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层形成，第三有源图案ACT3可以由未掺杂有杂质的半导体层形成。
第三有源图案ACT3可以对应于与第三栅电极GE3叠置的部分。第三源电极SE3的一端可以连接到第三有源图案ACT3。第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3。第三漏电极DE3的另一端可以连接到第四晶体管T4的第四漏电极DE4。另外，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以设置为双栅极结构从而防止或减少漏电流。即，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a，第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b被称作第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b被称作第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b被称作第四源电极SE4，第4a漏电极DE4a和第4b漏电极DE4b被称作第四漏电极DE4。
第四栅电极GE4可以连接到第(i-1)条第一扫描线S1i-1。第四栅电极GE4可以设置为第(i-1)条第一扫描线S1i-1的一部分或者可以设置为从第(i-1)条第一扫描线S1i-1突出的形状。例如，第4a栅电极GE4a可以设置为第(i-1)条第一扫描线S1i-1的一部分。第4b栅电极GE4b可以设置为从第(i-1)条第一扫描线S1i-1突出的形状。
第四有源图案ACT4、第四源电极SE4、第四漏电极DE4可以由未掺杂或掺杂有杂质的半导体层形成。第四源电极SE4和第四漏电极DE4可以由掺杂有杂质的半导体层形成，第四有源图案ACT4可以由未掺杂有杂质的半导体层形成。
第四有源图案ACT4可以对应于与第四栅电极GE4叠置的部分。第四源电极SE4的一端可以连接到第四有源图案ACT4。第四源电极SE4的另一端可以连接到前一行上的像素的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以设置在第四源电极SE4与初始化电源线IPL之间。辅助连接线AUX的一端可以通过第九接触孔(例如，第九接触开口)CH9连接到第四源电极SE4。辅助连接线AUX的另一端可以通过前一行上的第八接触孔(例如，第八接触开口)CH8连接到前一行上的初始化电源线IPL。第四漏电极DE4的一端可以连接到第四有源图案ACT4，第四漏电极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。另外，第四漏电极DE4可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以连接到第一发射控制线E1i。第五栅电极GE5可以设置为第一发射控制线E1i的一部分或者可以设置为从第一发射控制线E1i突出的形状。
第五有源图案ACT、第五源电极SE5和第五漏电极DE5可以由未掺杂或掺杂有杂质的半导体层形成。例如，第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层形成，第五有源图案ACT5可以由未掺杂有杂质的半导体层形成。
第五有源图案ACT5可以对应于与第五栅电极GE5叠置的部分。第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔(例如，第五接触开口)CH5连接到电源线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以连接到第一发射控制线E1i。第六栅电极GE6可以设置为第一发射控制线E1i的一部分或者可以设置为从第一发射控制线E1i突出的形状。
第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以由未掺杂或掺杂有杂质的半导体层形成。例如，第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层形成，第六有源图案ACT6可以由未掺杂有杂质的半导体层形成。
第六有源图案ACT6可以对应于与第六栅电极GE6叠置的部分。第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接到第六有源图案ACT6。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以连接到第i条第一扫描线S1i。第七栅电极GE7可以设置为第i条第一扫描线S1i的一部分或者可以设置为从第i条第一扫描线S1i突出的形状。
第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以由未掺杂或掺杂有杂质的半导体层形成。例如，第七源电极SE7和第七漏电极DE7可以由掺杂有杂质的半导体层形成，第七有源图案ACT7可以由未掺杂有杂质的半导体层形成。
第七有源图案ACT7可以对应于与第七栅电极GE7叠置的部分。第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到初始化电源线IPL。另外，第七漏电极DE7可以连接到下一行上的像素的第四晶体管T4的第四源电极SE4。第七漏电极DE7与下一行上的第四晶体管T4的第四源电极SE4可以通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9彼此连接。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以被构造为第一晶体管T1的第一栅电极GE1。
当在平面上观看时，上电极UE与第一栅电极GE1叠置，并且可以覆盖下电极LE。当上电极UE与下电极LE的叠置区域变宽时，可以增大存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。在本公开的实施例中，上电极UE可以通过第三接触孔(例如，第三接触开口)CH3和第四接触孔(例如，第四接触开口)CH4连接到电源线PL。因此，可以将具有与第一电源ELVDD相同电平的电压施加到上电极UE。上电极UE可以在包括第一接触孔CH1的区域中具有开口OPN，其中，第一栅电极GE1和连接线CNL通过第一接触孔CH1彼此接触。
有机发光二极管OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在对应于每个像素PXL1的发光区域中。第一电极AD可以通过第七接触孔(例如，第七接触开口)CH7、第十接触孔(例如，第十接触开口)CH10和第十二接触孔(例如，第十二接触开口)CH12连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥接图案BRP1可以设置在第七接触孔CH7与第十接触孔CH10之间。第二桥接图案BRP2可以设置在第十接触孔CH10与第十二接触孔CH12之间。第一桥接图案BRP1和第二桥接图案BRP2可以通过其使第六漏电极DE6、第七源电极SE7和第一电极AD电连接。
在下文中，将参照图5至图7沿着堆叠顺序来描述根据本公开的实施例的显示装置的结构。
有源图案ACT1至ACT7可以设置在基底SUB上。有源图案ACT1至ACT7可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层可以设置在基底SUB与第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI可以设置在其上形成有第一有源图案ACT1至第七有源图案ACT7的基底SUB上。
栅极绝缘层GI可以包括有机绝缘层和无机绝缘层中的至少一个。有机绝缘层可以包括有机绝缘材料以使光能够穿过该有机绝缘层透射。例如，有机绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和/或苯并环丁烯树脂等。无机绝缘层可以包括氧化硅、氮化硅和/或氮氧化硅等。
第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i、第一发射控制线E1i和第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以成为存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i条第一扫描线S1i一体地形成。第四栅电极GE4可以与第(i-1)条第一扫描线S1i-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与第一发射控制线E1i一体地形成。第七栅电极GE7可以与第i条第一扫描线S1i一体地形成。
第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i、第一发射控制线E1i和第一栅电极GE1至第七栅电极GE7可以包括金属材料。例如，第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i、第一发射控制线E1i和第一栅电极GE1至第七栅电极GE7可以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和/或它们的任何合金等。第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i、第一发射控制线E1i和第一栅电极GE1至第七栅电极GE7可以以单层形成，但是本公开不限于此。例如，第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i、第一发射控制线E1i和第一栅电极GE1至第七栅电极GE7可以以多层形成，所述多层中堆叠有包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和/或它们的任何合金等的两个或更多个层。
第一层间绝缘层IL1可以设置在第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i、第一发射控制线E1i和第一栅电极GE1至第七栅电极GE7上方。第一层间绝缘层IL1可以包括聚硅氧烷、氧化硅、氮化硅和/或氮氧化硅等。
存储电容器Cst的上电极UE和初始化电源线IPL可以设置在第一层间绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE和下电极LE一起可以与置于它们之间的第一层间绝缘层IL1构成存储电容器Cst。上电极UE和初始化电源线IPL可以以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和/或它们的任何合金等的单层或多层形成。
第二层间绝缘层IL2可以设置在其上设置有上电极UE和初始化电源线IPL的基底SUB上。
第二层间绝缘层IL2可以包括无机绝缘层和有机绝缘层中的至少一个。例如，第二层间绝缘层IL2可以包括至少一个无机绝缘层。无机绝缘层可以包括氧化硅、氮化硅和/或氮氧化硅等。另外，第二层间绝缘层IL2可以包括至少一个有机绝缘层。有机绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和/或苯并环丁烯树脂等。另外，第二层间绝缘层IL2可以具有包括至少一个无机绝缘层和至少一个有机绝缘层的多层结构。
数据线Dj、连接线CNL、电源线PL、辅助连接线AUX和第一桥接图案BRP1可以设置在第二层间绝缘层IL2上。
数据线Dj可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6连接到第二源电极SE2。
连接线CNL的一端可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1连接到第一栅电极GE1。另外，连接线CNL的另一端可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8连接到初始化电源线IPL。另外，辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9连接到第四源电极SE4和第(i-1)行上的第一像素PXL1的第七漏电极DE7。
第一桥接图案BRP1可以是在第六漏电极DE6与第一电极AD之间设置为将第六漏电极DE6连接到第一电极AD的介质的图案。第一桥接图案BRP1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
第三层间绝缘层IL3可以设置在其上形成有第j条数据线Dj等的基底SUB上。
第三层间绝缘层IL3可以包括无机绝缘层和有机绝缘层中的至少一个。例如，第三层间绝缘层IL3可以包括包含无机绝缘材料的第一绝缘层和设置在第一绝缘层上并包含有机绝缘材料的第二绝缘层。这里，第一绝缘层可以包括聚硅氧烷、氧化硅、氮化硅和/或氮氧化硅。第二绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂等中的至少一种。
第二桥接图案BRP2可以设置在第三层间绝缘层IL3上。第二桥接图案BRP2可以通过第十接触孔CH10连接到第一桥接图案BRP1。
电源线PL可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。电源线PL可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第五接触孔CH5连接到第五源电极SE5。
保护层PSV可以设置在其上设置有第二桥接图案BRP2的第三层间绝缘层IL3上。
保护层PSV可以包括有机绝缘材料。例如，保护层PSV可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和/或苯并环丁烯树脂等。
有机发光二极管OLED可以设置在保护层PSV上。有机发光二极管OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在保护层PSV上。第一电极AD可以通过穿过保护层PSV的第十二接触孔CH12连接到第二桥接图案BRP2。第一电极AD可以电连接到第一桥接图案BRP1。因为第一桥接图案BRP1通过第七接触孔CH7连接到第六漏电极DE6，所以第一电极AD可以电连接到第六漏电极DE6。因此，第一电极AD可以电连接到第六漏电极DE6和第七源电极SE7。
将发光区域限定为对应于每个像素PXL1的像素限定层PDL可以设置在其上形成有第一电极AD等的基底SUB上。像素限定层PDL可以通过其暴露第一电极AD的顶表面。第一电极AD的暴露区域可以是发光区域。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧化物、苯并环丁烯(BCB)、硅氧烷类树脂和/或硅烷类树脂等。
发射层EML可以设置在第一电极AD的发光区域中，第二电极CD可以设置在发射层EML上。覆盖第二电极CD的封装层SLM可以设置在第二电极CD上方。
第一电极AD和第二电极CD中的一个可以是阳极电极，第一电极AD和第二电极CD中的另一个可以是阴极电极。例如，第一电极AD可以是阳极电极，第二电极CD可以是阴极电极。
另外，第一电极AD和第二电极CD中的至少一个可以是透光(例如，透明)电极。例如，当有机发光二极管OLED是底发射有机发光器件时，第一电极AD可以是透光电极，第二电极CD是反射电极。当有机发光二极管OLED是顶发射有机发光器件时，第一电极AD可以是反射电极，第二电极CD可以是透光电极。当有机发光二极管OLED是双发射发光器件时，第一电极AD和第二电极CD都可以是透光电极。在该实施例中，作为示例描述了有机发光二极管OLED是顶发射有机发光器件并且第一电极AD是阳极电极的情况。
第一电极AD可以包括能够反射光的反射层和设置在反射层的顶部或底部上的透明导电层。透明导电层和反射层中的至少一个可以电连接到第六漏电极DE6和第七源电极SE7。
反射层可以包括能够使光线从其被反射的材料。例如，反射层可以包括从由铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)和它们的合金构成的组中选择的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、掺镓氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺氟氧化锡(FTO)构成的组中选择的至少一种透明导电氧化物。
发射层EML可以设置在第一电极AD的发光区域上。发射层EML可以具有至少包括光产生层(LGL)的多层薄膜结构。例如，发射层EML可以包括：空穴注入层(HIL)，用于注入空穴；空穴传输层(HTL)，具有优异的空穴传输性质，HTL通过抑制未能在LGL中结合的电子的移动来增加空穴和电子复合的机会；LGL，用于通过注入的电子和空穴的复合来发光；空穴阻挡层(HBL)，用于抑制未能在LGL中结合的空穴的移动；电子传输层(ETL)，将电子平滑地传输到LGL；以及电子注入层(EIL)，用于注入电子。在发射层EML中，HIL、HTL、HBL、ETL和EIL可以是公共地设置在相邻像素PXL中的公共层。
第二电极CD可以是半透光(例如，半透明)反射层。例如，第二电极CD可以是薄金属层，所述薄金属层具有可以使通过发射层EML发射的光穿过其透射的厚度。第二电极CD可以使得从发射层EML发射的光的一部分穿过其透射，并且可以反射从发射层EML发射的其余的光。
第二电极CD可以包括具有比透明导电层的逸出功低的逸出功的材料。例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和/或它们的合金等。
从发射层EML发射的光的一部分可以不穿过第二电极CD透射，并且从第二电极CD反射的光可以从反射层再次被反射。即，从发射层EML发射的光可以在反射层与第二电极CD之间共振。有机发光二极管OLED的光提取效率可以通过光的共振而改善(例如，提高)。
反射层和第二电极CD之间的距离可以根据从发射层EML发射的光的颜色来改变。即，根据从发射层EML发射的光的颜色，可以调节反射层和第二电极CD之间的距离以满足从发射层EML发射的光的相长干涉。
封装层SLM可以防止或基本上防止氧和湿气渗透到有机发光二极管OLED中。封装层SLM可以包括多个无机层和多个有机层。例如，封装层SLM可以包括包含无机层和设置在无机层上的有机层的多个单元封装层。另外，无机层可以设置在封装层SLM的最上部。无机层可以包括从由氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化锆和氧化锡组成的组中选择的至少一种。
在本公开的实施例中，设置在第二显示区域PXA2中的第二像素PXL2和设置在第三显示区域PXA3中的第三像素PXL3具有与第一像素PXL1的像素结构基本上相同的像素结构，因此，将省略它们的描述。
图8是示出根据本公开的实施例的显示装置的平面图，其示出了具有设置在外围区域中的虚设部分的显示装置。图9至图11是图8中所示的区域EA1的放大图。图12是图8中所示的区域EA2或区域EA3的放大图。图13是沿图9的线III-III'截取的剖视图。图14是沿图12的线IV-IV'截取的剖视图。
参照图8至图13，第二显示区域PXA2和第三显示区域PXA3可以包括子区域SA1、SA2、SA3和SA4。例如，第二显示区域PXA2可以包括第一子区域SA1和第二子区域SA2。第一子区域SA1和第二子区域SA2中的一个(例如，第一子区域SA1)可以是与第一显示区域PXA1相邻的区域，第一子区域SA1和第二子区域SA2中的另一个(例如，第二子区域SA2)可以是与第一显示区域PXA1分隔开的区域。另外，第三显示区域PXA3可以包括第三子区域SA3和第四子区域SA4。第三子区域SA3和第四子区域SA4中的一个(例如，第三子区域SA3)可以是与第一显示区域PXA1相邻的区域，第三子区域SA3和第四子区域SA4中的另一个(例如，第四子区域SA4)可以是与第一显示区域PXA1分隔开的区域。如图8中所示，第二子区域SA2和第四子区域SA4中的每个可以具有这样的形状，所述形状具有随着远离第一显示区域PXA1而减小的宽度。
连接到第二区域A2的第二像素PXL2和第三区域A3的第三像素PXL3的扫描线的负载值(即，阻抗值)与连接到第一区域A1的第一像素PXL1的扫描线的负载值(即，阻抗值)可以不同。这是因为第二区域A2和第三区域A3中的像素的数量和扫描线的长度与第一区域A1中的像素的数量和扫描线的长度不同。具体地，第一区域A1中的扫描线的负载值可以大于第二区域A2和第三区域A3中的扫描线的负载值。
在本公开的实施例中，为了补偿根据显示区域的负载值的差异，可以使用虚设部分来应用其中对于每个显示区域而言寄生电容不同的结构。即，为了补偿第一显示区域PXA1与第二显示区域PXA2和第三显示区域PXA3之间的负载值的差异，任何虚设部分不连接到第一显示区域PXA1的第一像素PXL1，第二显示区域PXA2的第二像素PXL2和第三显示区域PXA3的第三像素PXL3可以连接到虚设部分DMP1、DMP2和DMP3。
虚设部分DMP1、DMP2和DMP3可以包括第一虚设部分DMP1、第二虚设部分DMP2和第三虚设部分DMP3。
第一虚设部分DMP1可以连接到设置在第二显示区域PXA2的第一子区域SA1中的第二像素PXL2和设置在第三显示区域PXA3的第三子区域SA3中的第三像素PXL3。即，第一虚设部分DMP1可以由第一子区域SA1的第二像素PXL2和第三子区域SA3的第三像素PXL3共用。第一虚设部分DMP1可以设置在连接第二外围区域PPA2和第三外围区域PPA3的附加外围区域APA中。
在本公开的实施例中，连接第一子区域SA1的第二扫描线S2p-1和S2p与设置在同一行上的第三扫描线S3q-1和S3q的至少一个扫描线连接部分ES可以设置在附加外围区域APA中。例如，如图8中所示，分别连接第一子区域SA1的第二扫描线S2p-1和S2p与第三扫描线S3q-1和S3q的多个扫描线连接部分ES可以设置在附加外围区域APA中。
相似地，连接设置在同一行上的第一子区域SA1的第二发射控制线E2p-1和E2p与第三子区域SA3的第三发射控制线E3q-1和E3q的至少一个发射控制线连接部分EE可以设置在附加外围区域APA中。
在本公开的实施例中，第一虚设部分DMP1可以设置在其中扫描线连接部分ES或发射控制线连接部分EE与电源单元叠置的区域中。电源单元可以是第一电源线ELVDD和第二电源线ELVSS中的一者。在下文中，为了便于说明，作为示例描述了第一虚设部分DMP1设置在其中扫描线连接部分ES或发射控制线连接部分EE与第一电源线ELVDD叠置的区域中的情况。
扫描线连接部分ES和发射控制线连接部分EE可以与初始化电源线IPL和存储电容器Cst的上电极UE利用同一工艺由相同的材料形成。
在本公开的实施例中，作为示例描述了扫描线连接部分ES和发射控制线连接部分EE与初始化电源线IPL和上电极UE形成在同一层中的情况，但是本公开不限于此。例如，扫描线连接部分ES和发射控制线连接部分EE可以与第一子区域SA1的第二扫描线S2p-1和S2p及第二发射控制线E2p-1和E2p形成在同一层中。另外，扫描线连接部分ES和发射控制线连接部分EE可以与第三子区域SA3的第三扫描线S3q-1和S3q及第三发射控制线E3q-1和E3q形成在同一层中。
在第一虚设部分DMP1中，第一电源线ELVDD的一部分可以与扫描线连接部分ES和发射控制线连接部分EE叠置，从而形成第一寄生电容器。
第一寄生电容器的第一寄生电容可以通过增加第一子区域SA1的第二扫描线S2p-1和S2p及第三子区域SA3的第三扫描线S3q-1和S3q的负载来补偿第一子区域SA1的第二扫描线S2p-1和S2p及第三子区域SA3的第三扫描线S3q-1和S3q的负载值。结果，第一子区域SA1的第二扫描线S2p-1和S2p及第三子区域SA3的第三扫描线S3q-1和S3q的负载值可以等于或相似于第一显示区域PXA1的第一扫描线S11至S1n的负载值。
在本公开的实施例中，由第一虚设部分DMP1形成的第一寄生电容器的第一寄生电容可以根据待补偿的扫描线的负载值来不同地设置。
相似地，第一虚设部分DMP1可以补偿第一子区域SA1的第二发射控制线E2p-1和E2p及第三子区域SA3的第三发射控制线E3q-1和E3q的负载值。例如，第一寄生电容器的第一寄生电容可以通过增加第一子区域SA1的第二发射控制线E2p-1和E2p及第三子区域SA3的第三发射控制线E3q-1和E3q的负载来补偿第一子区域SA1的第二发射控制线E2p-1和E2p及第三子区域SA3的第三发射控制线E3q-1和E3q的负载值。结果，第一子区域SA1的第二发射控制线E2p-1和E2p及第三子区域SA3的第三发射控制线E3q-1和E3q的负载值可以等于或相似于第一显示区域PXA1的第一发射控制线E11至E1n的负载值。
在本公开的实施例中，在第一子区域SA1中，设置在第二像素PXL2的数量小的行上的第二扫描线S21至S2p的长度可以比设置在第二像素PXL2的数量大的行上的第二扫描线S21至S2p的长度短。另外，在第三子区域SA3中，设置在第三像素PXL3的数量小的行上的第三扫描线S31至S3q的长度可以比设置在第三像素PXL3的数量大的行上的第三扫描线S31至S3q的长度短。扫描线连接部分ES之中的与长度短的第二扫描线S21至S2p和第三扫描线S31至S3q连接的扫描线连接部分ES的长度可以比扫描线连接部分ES之中的与长度长的第二扫描线S21至S2p和第三扫描线S31至S3q连接的扫描线连接部分ES的长度长。
因为第一虚设部分DMP1设置在第一电源线ELVDD和扫描线连接部分ES彼此叠置的区域中，所以长度长的扫描线连接部分ES与第一电源线ELVDD的叠置区域可以大于长度短的扫描线连接部分ES与第一电源线ELVDD的叠置区域。
由长度长的扫描线连接部分ES与第一电源线ELVDD叠置形成的第一寄生电容器的第一寄生电容可以大于由长度短的扫描线连接部分ES与第一电源线ELVDD叠置形成的第一寄生电容器的第一寄生电容。因此，在第一子区域SA1和第三子区域SA3中，设置在像素的数量小的行上的第二扫描线S21至S2p或第三扫描线S31至S3q的负载值可以等于或相似于设置在像素的数量大的行上的第二扫描线S21至S2p或第三扫描线S31至S3q的负载值。
第一寄生电容器的第一寄生电容可以根据待补偿的第二扫描线S21至S2p和第三扫描线S31至S3q的负载值而不同地设定，可以通过改变第一电源线ELVDD和扫描线连接部分ES的叠置面积来补偿负载值的差异。
相似地，第二发射控制线E21至E2p与第三发射控制线E31至E3q之间的负载值差异也可以通过改变第一电源线ELVDD和发射控制线连接部分EE的叠置面积来补偿。
在本公开的实施例中，还可以在第一虚设部分DMP1中设置第一虚设图案DAP1。第一虚设图案DAP1可以与第二像素PXL2和第三像素PXL3的第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7利用同一工艺由相同的材料形成。即，第一虚设图案DAP1可以与第二像素PXL2和第三像素PXL3的第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7设置在同一层上。
另外，第一虚设图案DAP1可以与扫描线连接部分ES和发射控制线连接部分EE叠置。第一虚设图案DAP1可以通过第一虚设接触孔(例如，第一虚设接触开口)DCH1电连接到第一电源线ELVDD。第一虚设接触孔DCH1可以穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2。
在第一虚设部分DMP1中，第一电源线ELVDD和第一虚设图案DAP1中的至少一者可以通过与扫描线连接部分ES和发射控制线连接部分EE叠置来形成第一寄生电容器。例如，第一电源线ELVDD和第一虚设图案DAP1两者可以通过与扫描线连接部分ES和发射控制线连接部分EE叠置来形成第一寄生电容器。即，第一寄生电容器可以包括由扫描线连接部分ES和发射控制线连接部分EE与第一电源线ELVDD形成的第(1-1)寄生电容器以及由扫描线连接部分ES和发射控制线连接部分EE与第一虚设图案DAP1形成的第(1-2)寄生电容器。
在本公开的实施例中，作为示例描述了第一电源线ELVDD和第一虚设图案DAP1两者通过与扫描线连接部分ES和发射控制线连接部分EE叠置来形成第一寄生电容器的情况，但是本公开不限于此。例如，当第一电源线ELVDD和第一虚设图案DAP1两者不都与扫描线连接部分ES和发射控制线连接部分EE叠置时，扫描线连接部分ES和发射控制线连接部分EE可以通过与第一虚设图案DAP1叠置来形成第一寄生电容器。
第二虚设部分DMP2可以连接到设置在第二显示区域PXA2的第二子区域SA2中的第二像素PXL2。第二虚设部分DMP2可以设置在与第二子区域SA2对应的第二外围区域PPA2中。例如，第二虚设部分DMP2可以设置在第二外围区域PPA2的横向部分处。
在本公开的实施例中，与第二子区域SA2的第二扫描线S21和S22连接的至少一条第一虚设扫描线DSL1可以设置在第二外围区域PPA2中。例如，与第二子区域SA2的第二扫描线S21和S22连接的多条第一虚设扫描线DSL1可以设置在第二外围区域PPA2中。
相似地，与第二子区域SA2的第二发射控制线E21和E22连接的至少一条第一虚设发射控制线DEL1可以设置在第二外围区域PPA2中。例如，与第二子区域SA2的第二发射控制线E21和E22连接的多条第一虚设发射控制线DEL1可以设置在第二外围区域PPA2中。
在本公开的实施例中，第二虚设部分DMP2可以设置在第一虚设扫描线DSL1或第一虚设发射控制线DEL1与电源单元(例如，第一电源线ELVDD的一部分)叠置的区域中。
第一虚设扫描线DSL1和第一虚设发射控制线DEL1可以与初始化电源线IPL和存储电容器Cst的上电极UE利用同一工艺由相同的材料形成。
在本公开的实施例中，作为示例描述了第一虚设扫描线DSL1和第一虚设发射控制线DEL1与初始化电源线IPL和上电极UE形成在同一层中的情况，但是本公开不限于此。例如，第一虚设扫描线DSL1和第一虚设发射控制线DEL1可以与第二扫描线S21至S2p和第二发射控制线E21至E2p形成在同一层中。
在第二虚设部分DMP2中，第一电源线ELVDD的一部分可以通过与第一虚设扫描线DSL1和第一虚设发射控制线DEL1叠置来形成第二寄生电容器。
第二寄生电容器的第二寄生电容可以通过增大第二子区域SA2的第二扫描线S21和S22的负载来补偿第二子区域SA2的第二扫描线S21和S22的负载值。结果，第二子区域SA2的第二扫描线S21和S22的负载值可以等于或相似于第一显示区域PXA1的第一扫描线S11至S1n的负载值。
在本公开的实施例中，由第二虚设部分DMP2形成的第二寄生电容器的第二寄生电容可以根据待补偿的扫描线的负载值而不同地设定。
相似地，第二虚设部分DMP2可以补偿第二子区域SA2的第二发射控制线E21和E22的负载值。例如，第二寄生电容器的第二寄生电容可以通过增大第二子区域SA2的第二发射控制线E21和E22的负载来补偿第二子区域SA2的第二发射控制线E21和E22的负载值。结果，第二子区域SA2的第二发射控制线E21和E22的负载值可以等于或相似于第一显示区域PXA1的第一发射控制线E11至E1n的负载值。
在本公开的实施例中，还可以在第二虚设部分DMP2中设置第二虚设图案DAP2。第二虚设图案DAP2可以与第二像素PXL2的第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7利用同一工艺由相同的材料形成。即，第二虚设图案DAP2可以与第二像素PXL2的第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7设置在同一层上。
另外，第二虚设图案DAP2可以与第一虚设扫描线DSL1和第一虚设发射控制线DEL1叠置。第二虚设图案DAP2可以通过第二虚设接触孔(例如，第二虚设接触开口)DCH2电连接到第一电源线ELVDD。第二虚设接触孔DCH2可以穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2。
在第二虚设部分DMP2中，第一电源线ELVDD和第二虚设图案DAP2中的至少一者可以通过与第一虚设扫描线DSL1和第一虚设发射控制线DEL1叠置来形成第二寄生电容器。例如，第一电源线ELVDD和第二虚设图案DAP2两者可以通过与第一虚设扫描线DSL1和第一虚设发射控制线DEL1叠置来形成第二寄生电容器。即，第二寄生电容器可以包括由第一虚设扫描线DSL1和第一虚设发射控制线DEL1与第一电源线ELVDD形成的第(2-1)寄生电容器以及由第一虚设扫描线DSL1和第一虚设发射控制线DEL1与第二虚设图案DAP2形成的第(2-2)寄生电容器。
在本公开的实施例中，作为示例描述了第一电源线ELVDD和第二虚设图案DAP2两者通过与第一虚设扫描线DSL1和第一虚设发射控制线DEL1叠置来形成第二寄生电容器的情况，但是本公开不被限制。例如，当第一电源线ELVDD和第二虚设图案DAP2两者不都与第一虚设扫描线DSL1和第一虚设发射控制线DEL1叠置时，第一虚设扫描线DSL1和第一虚设发射控制线DEL1可以通过与第二虚设图案DAP2叠置来形成第二寄生电容器。
在本公开的实施例中，为了补偿第一显示区域PXA1的第一扫描线S11至S1n和第一发射控制线E11至E1n与第四子区域SA4中的第三扫描线S31和S32及第三发射控制线E31和E32之间的负载值差异，不在与第一显示区域PXA1对应的第一外围区域PPA1中设置虚设部分DMP1、DMP2和DMP3，并且可以在与第四子区域SA4对应的第三外围区域PPA3中设置第三虚设部分DMP3。第三虚设部分DMP3可以连接到设置在第三显示区域PXA3的第四子区域SA4中的第三像素PXL3。第三虚设部分DMP3可以设置在与第四子区域SA4对应的第三外围区域PPA3中。例如，第三虚设部分DMP3可以设置在第三外围区域PPA3的横向部分处。
在本公开的实施例中，与第四子区域SA4的第三扫描线S31和S32连接的至少一条第二虚设扫描线DSL2可以设置在第三外围区域PPA3中。例如，与第四子区域SA4的第三扫描线S31和S32连接的多条第二虚设扫描线DSL2可以设置在第三外围区域PPA3中。
相似地，与第四子区域SA4的第三发射控制线E31和E32连接的至少一条第二虚设发射控制线DEL2可以设置在第三外围区域PPA3中。例如，与第四子区域SA4的第三发射控制线E31和E32连接的多条第二虚设发射控制线DEL2可以设置在第三外围区域PPA3中。
在本公开的实施例中，第三虚设部分DMP3可以设置在第二虚设扫描线DSL2或第二虚设发射控制线DEL2与电源单元(例如，第一电源线ELVDD的一部分)叠置的区域中。第二虚设扫描线DSL2和第二虚设发射控制线DEL2可以与初始化电源线IPL和存储电容器Cst的上电极UE利用同一工艺由相同的材料形成。
在本公开的实施例中，作为示例描述了第二虚设扫描线DSL2和第二虚设发射控制线DEL2与初始化电源线IPL和上电极UE形成在同一层中的情况，但是本公开不限于此。例如，第二虚设扫描线DSL2和第二虚设发射控制线DEL2可以与第三扫描线S31至S3q和第三发射控制线E31至E3q利用同一工艺由相同的材料形成。
在第三虚设部分DMP3中，第一电源线ELVDD的一部分可以通过与第二虚设扫描线DSL2和第二虚设发射控制线DEL2叠置来形成第三寄生电容器。
第三寄生电容器的第三寄生电容可以通过增大第四子区域SA4的第三扫描线S31和S32的负载来补偿第四子区域SA4的第三扫描线S31和S32的负载值。结果，第四子区域SA4的第三扫描线S31和S32的负载值可以等于或相似于第一显示区域PXA1的第一扫描线S11至S1n的负载值。
在本公开的实施例中，由第三虚设部分DMP3形成的第三寄生电容器的第三寄生电容可以根据待补偿的扫描线的负载值来不同地设定。
相似地，第三虚设部分DMP3可以补偿第四子区域SA4的第三发射控制线E31和E32的负载值。例如，第三寄生电容器的第三寄生电容可以通过增大第四子区域SA4的第三发射控制线E31和E32的负载来补偿第四子区域SA4的第三发射控制线E31和E32的负载值。结果，第四子区域SA4的第三发射控制线E31和E32的负载值可以等于或相似于第一显示区域PXA1的第一发射控制线E11至E1n的负载值。
在本公开的实施例中，还可以在第三虚设部分DMP3中设置第三虚设图案DAP3。第三虚设图案DAP3可以与第三像素PXL3的第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7利用同一工艺由相同的材料形成。即，第三虚设图案DAP3可以与第三像素PXL3的第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7设置在同一层上。
另外，第三虚设图案DAP3可以与第二虚设扫描线DSL2和第二虚设发射控制线DEL2叠置。第三虚设图案DAP3可以通过第三虚设接触孔(例如，第三虚设接触开口)DCH3电连接到第一电源线ELVDD。第三虚设接触孔DCH3可以穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2。
在第三虚设部分DMP3中，第一电源线ELVDD和第三虚设图案DAP3中的至少一者可以通过与第二虚设扫描线DSL2和第二虚设发射控制线DEL2叠置来形成第三寄生电容器。例如，第一电源线ELVDD和第三虚设图案DAP3两者可以通过与第二虚设扫描线DSL2和第二虚设发射控制线DEL2叠置来形成第三寄生电容器。即，第三寄生电容器可以包括由第二虚设扫描线DSL2和第二虚设发射控制线DEL2与第一电源线ELVDD形成的第(3-1)寄生电容器以及由第二虚设扫描线DSL2和第二虚设发射控制线DEL2与第三虚设图案DAP3形成的第(3-2)寄生电容器。
在本公开的实施例中，作为示例描述了第一电源线ELVDD和第三虚设图案DAP3两者通过与第二虚设扫描线DSL2和第二虚设发射控制线DEL2叠置来形成第三寄生电容器的情况，但是本公开不限于此。例如，当第一电源线ELVDD和第三虚设图案DAP3两者不都与第二虚设扫描线DSL2和第二虚设发射控制线DEL2叠置时，第二虚设扫描线DSL2和第二虚设发射控制线DEL2可以通过与第三虚设图案DAP3叠置来形成第三寄生电容器。
图15是示出根据本公开的实施例的显示装置的平面图。图16是图15中所示的区域EA4的放大图。图17是示出图16中所示的虚设像素的平面图。图18是沿图17的线V-V'截取的剖视图。图19是沿图17的线VI-VI'截取的剖视图。为了便于描述，图16和图17中示出了连接到第二扫描线的第二像素和虚设像素。
参照图15至图19，第二显示区域PXA2和第三显示区域PXA3可以包括子区域SA1、SA2、SA3和SA4。例如，第二显示区域PXA2可以包括第一子区域SA1和第二子区域SA2。第一子区域SA1和第二子区域SA2中的一个(例如，第一子区域SA1)可以是与第一显示区域PXA1相邻的区域，第一子区域SA1和第二子区域SA2中的另一个(例如，第二子区域SA2)可以是与第一显示区域PXA1分隔开的区域。另外，第三显示区域PXA3可以包括第三子区域SA3和第四子区域SA4。第三子区域SA3和第四子区域SA4中的一个(例如，第三子区域SA3)可以是与第一显示区域PXA1相邻的区域，第三子区域SA3和第四子区域SA4中的另一个(例如，第四子区域SA4)可以是与第一显示区域PXA1分隔开的区域。
与第二区域A2的第二像素PXL2和第三区域A3的第三像素PXL3连接的扫描线的负载值可以与连接到第一区域A1的第一像素PXL1的扫描线的负载值不同。这是因为第二区域A2和第三区域A3中的像素的数量和扫描线的长度与第一区域A1中的像素的数量和扫描线的长度不同。具体地，第一区域A1中的扫描线的负载值可以大于第二区域A2和第三区域A3中的扫描线的负载值。
在本公开的实施例中，为了根据显示区域来补偿负载值的差异，可以使用虚设部分来应用其中对于每个显示区域而言寄生电容不同的结构。即，为了补偿第一显示区域PXA1与第二显示区域PXA2和第三显示区域PXA3之间的负载值的差异，任何虚设部分不连接到第一显示区域PXA1的第一像素PXL1，并且第二显示区域PXA2的第二像素PXL2和第三显示区域PXA3的第三像素PXL3可以连接到虚设部分DMP1、DMP2、DMP3、DMP4和DMP5。
虚设部分DMP1、DMP2、DMP3、DMP4和DMP5可以包括第一虚设部分DMP1、第二虚设部分DMP2、第三虚设部分DMP3、第四虚设部分DMP4和第五虚设部分DMP5。
第一虚设部分DMP1、第二虚设部分DMP2和第三虚设部分DMP3与图8至图14中所示的第一虚设部分DMP1、第二虚设部分DMP2和第三虚设部分DMP3相同，因此，将简要描述。
第一虚设部分DMP1可以连接到设置在第二显示区域PXA2的第一子区域SA1中的第二像素PXL2和设置在第三显示区域PXA3的第三子区域SA3中的第三像素PXL3。即，第一虚设部分DMP1可以由第一子区域SA1的第二像素PXL2和第三子区域SA3的第三像素PXL3共用。在连接第二外围区域PPA2和第三外围区域PPA3的附加外围区域APA中，第一虚设部分DMP1可以设置在扫描线连接部分ES或发射控制线连接部分EE与第一电源线ELVDD叠置的区域中。
第一虚设部分DMP1可以通过增大第一子区域SA1的第二扫描线S2p-1和S2p及第三子区域SA3的第三扫描线S3q-1和S3q的负载来补偿第一子区域SA1的第二扫描线S2p-1和S2p及第三子区域SA3的第三扫描线S3q-1和S3q的负载值。另外，第一虚设部分DMP1可以补偿第一子区域SA1的第二发射控制线E2p-1和E2p及第三子区域SA3的第三发射控制线E3q-1和E3q的负载值。
第二虚设部分DMP2可以连接到设置在第二子区域SA2中的第二像素PXL2。第二虚设部分DMP2可以设置在与第二子区域SA2对应的第二外围区域PPA2中。
第二虚设部分DMP2可以通过增大第二子区域SA2的第二扫描线S21和S22及第二发射控制线E21和E22的负载来补偿第二子区域SA2的第二扫描线S21和S22及第二发射控制线E21和E22的负载值。
第三虚设部分DMP3可以连接到设置在第三显示区域PXA3的第四子区域SA4中的第三像素PXL3。第三虚设部分DMP3可以设置在与第四子区域SA4对应的第三外围区域PPA3中。
第三虚设部分DMP3可以通过增大第四子区域SA4的第三扫描线S31和S32及第三发射控制线E31和E32的负载来补偿第四子区域SA4的第三扫描线S31和S32及第三发射控制线E31和E32的负载值。
第四虚设部分DMP4可以设置在第二外围区域PPA2的与第二显示区域PXA2的纵向侧相邻的纵向部分处。例如，在第二外围区域PPA2中，第四虚设部分DMP4可以设置在第二显示区域PXA2与第一虚设部分DMP1之间。
第四虚设部分DMP4可以连接到第二扫描线S21至S2p和第二发射控制线E21至E2p。第四虚设部分DMP4可以电连接到第一虚设部分DMP1和第二虚设部分DMP2。
第四虚设部分DMP4可以包括多个虚设像素DPXL。虚设像素DPXL可以具有与设置在第二显示区域PXA2中的第二像素PXL2的结构类似的结构。然而，虚设像素DPXL可以具有省略了电源线PL、第二桥接图案BRP2和第二像素PXL2的第一电极AD的结构。如图16中所示，第四虚设部分DMP4中的至少一个虚设像素DPXL可以连接到第二扫描线S2p和第二发射控制线E2p，并且可以连接到第一虚设扫描线DSL1和第一虚设发射控制线DEL1。
在下文中，作为示例描述了与第二条第二扫描线S22连接的虚设像素DPXL。
虚设像素DPXL可以连接到第二条第二扫描线S22和第二条第二发射控制线E22。虚设像素DPXL可以包括与第二条第二扫描线S22和第二条第二发射控制线E22交叉的虚设数据线DDL、电连接到第二条第二扫描线S22和虚设数据线DDL的至少一个虚设晶体管DT1、DT2、DT3、DT4、DT5、DT6和DT7以及虚设存储电容器DCst。
在本公开的实施例中，虚设像素DPXL可以包括第一虚设晶体管DT1、第二虚设晶体管DT2、第三虚设晶体管DT3、第四虚设晶体管DT4、第五虚设晶体管DT5、第六虚设晶体管DT6和第七虚设晶体管DT7。第一虚设晶体管DT1至第七虚设晶体管DT7可以具有与第二像素PXL2的第一晶体管T1至第七晶体管T7的形式相似或相同的形式。例如，第一虚设晶体管DT1至第七虚设晶体管DT7中的每个可以包括虚设栅电极、虚设有源图案、虚设源电极和虚设漏电极。
第一虚设晶体管DT1可以包括第一虚设栅电极DGE1、第一虚设有源图案DACT1、第一虚设源电极DSE1和第一虚设漏电极DDE1。
第一虚设栅电极DGE1可以连接到第三虚设晶体管DT3的第三虚设漏电极DDE3和第四虚设晶体管DT4的第四虚设漏电极DDE4。虚设连接线DCNL可以连接在第一虚设栅电极DGE1与第三虚设漏电极DDE3和第四虚设漏电极DDE4之间。虚设连接线DCNL的一端可以通过第一接触孔CH1连接到第一虚设栅电极DGE1，虚设连接线DCNL的另一端可以通过第二接触孔CH2连接到第三虚设漏电极DDE3和第四虚设漏电极DDE4。
第一虚设有源图案DACT1、第一虚设源电极DSE1和第一虚设漏电极DDE1可以由未掺杂或掺杂有杂质的半导体层形成。例如，第一虚设源电极DSE1和第一虚设漏电极DDE1可以由掺杂有杂质的半导体层形成，第一虚设有源图案DACT1可以由未掺杂有杂质的半导体层形成。第一虚设源电极DSE1可以连接到第一虚设有源图案DACT1的一端。第一虚设源电极DSE1可以连接到第二虚设晶体管DT2的第二虚设漏电极DDE2和第五虚设晶体管DT5的第五虚设漏电极DDE5。第一虚设漏电极DDE1可以连接到第一虚设有源图案DACT1的另一端。第一虚设漏电极DDE1可以连接到第三虚设晶体管DT3的第三虚设源电极DSE3和第六虚设晶体管DT6的第六虚设源电极DSE6。
第二虚设晶体管DT2可以包括第二虚设栅电极DGE2、第二虚设有源图案DACT2、第二虚设源电极DSE2和第二虚设漏电极DDE2。
第二虚设栅电极DGE2可以连接到第二条第二扫描线S22。第二虚设栅电极DGE2可以设置为第二条第二扫描线S22的一部分或者可以以从第二条第二扫描线S22突出的形状设置。
第二虚设有源图案DACT2、第二虚设源电极DSE2和第二虚设漏电极DDE2可以由未掺杂或掺杂有杂质的半导体形成。例如，第二虚设源电极DSE2和第二虚设漏电极DDE2可以由掺杂有杂质的半导体形成，第二虚设有源图案DACT2可以由未掺杂有杂质的半导体层形成。第二虚设有源图案DACT2可以对应于与第二虚设栅电极DGE2叠置的部分。第二虚设源电极DSE2的一端可以连接到第二虚设有源图案DACT2。第二虚设源电极DSE2的另一端可以通过第六接触孔CH6连接到虚设数据线DDL。第二虚设漏电极DDE2的一端可以连接到第二虚设有源图案DACT2。第二虚设漏电极DDE2的另一端可以连接到第一虚设晶体管DT1的第一虚设源电极DSE1和第五虚设晶体管DT5的第五虚设漏电极DDE5。
第三虚设晶体管DT3可以设置为双栅极结构从而防止或大幅减少漏电流。即，第三虚设晶体管DT3可以包括第3a虚设晶体管DT3a和第3b虚设晶体管DT3b。第3a虚设晶体管DT3a可以包括第3a虚设栅电极DGE3a、第3a虚设有源图案DACT3a、第3a虚设源电极DSE3a和第3a虚设漏电极DDE3a。第3b虚设晶体管DT3b可以包括第3b虚设栅电极DGE3b、第3b虚设有源图案DACT3b、第3b虚设源电极DSE3b和第3b虚设漏电极DDE3b。在下文中，第3a虚设栅电极DGE3a和第3b虚设栅电极DGE3b被称作第三虚设栅电极DGE3，第3a虚设有源图案DACT3a和第3b虚设有源图案DACT3b被称作第三虚设有源图案DACT3，第3a虚设源电极DSE3a和第3b虚设源电极DSE3b被称作第三虚设源电极DSE3，第3a虚设漏电极DDE3a和第3b虚设漏电极DDE3b被称作第三虚设漏电极DDE3。
第三虚设栅电极DGE3可以连接到第二条第二扫描线S22。第三虚设栅电极DGE3可以设置为第二条第二扫描线S22的一部分或者可以以从第二条第二扫描线S22突出的形状设置。例如，第3a虚设栅电极DGE3a可以以从第二条第二扫描线S22突出的形状设置，第3b虚设栅电极DGE3b可以设置为第二条第二扫描线S22的一部分。
第三虚设有源图案DACT3、第三虚设源电极DSE3和第三虚设漏电极DDE3可以由未掺杂或掺杂有杂质的半导体层形成。例如，第三虚设源电极DSE3和第三虚设漏电极DDE3可以由掺杂有杂质的半导体层形成，第三虚设有源图案DACT3可以由未掺杂有杂质的半导体层形成。第三虚设有源图案DACT3可以对应于与第三虚设栅电极DGE3叠置的部分。第三虚设源电极DSE3的一端可以连接到第三虚设有源图案DACT3。第三虚设源电极DSE3的另一端可以连接到第一虚设晶体管DT1的第一虚设漏电极DDE1和第六虚设晶体管DT6的第六虚设源电极DSE6。第三虚设漏电极DDE3的一端可以连接到第三虚设有源图案DACT3。第三虚设漏电极DDE3的另一端可以连接到第四虚设晶体管DT4的第四虚设漏电极DDE4。另外，第三虚设漏电极DDE3可以通过虚设连接线DCNL、第二接触孔CH2和第一接触孔CH1连接到第一虚设晶体管DT1的第一虚设栅电极DGE1。
第四虚设晶体管DT4可以设置为双栅极结构从而防止或大幅减少漏电流。即，第四虚设晶体管DT4可以包括第4a虚设晶体管DT4a和第4b虚设晶体管DT4b。第4a虚设晶体管DT4a可以包括第4a虚设栅电极DGE4a、第4a虚设有源图案DACT4a、第4a虚设源电极DSE4a和第4a虚设漏电极DDE4a，第4b虚设晶体管DT4b可以包括第4b虚设栅电极DGE4b、第4b虚设有源图案DACT4b、第4b虚设源电极DSE4b和第4b虚设漏电极DDE4b。在下文中，第4a虚设栅电极DGE4a和第4b虚设栅电极DGE4b被称作第四虚设栅电极DGE4，第4a虚设有源图案DACT4a和第4b虚设有源图案DACT4b被称作第四虚设有源图案DACT4，第4a虚设源电极DSE4a和第4b虚设源电极DSE4b被称作第四虚设源电极DSE4，第4a虚设漏电极DDE4a和第4b虚设漏电极DDE4b被称作第四虚设漏电极DDE4。
第四虚设栅电极DGE4可以连接到第一条第二扫描线S21。第四虚设栅电极DGE4可以设置为第一条第二扫描线S21的一部分或者可以以从第一条第二扫描线S21突出的形状设置。例如，第4a虚设栅电极DGE4a可以设置为第一条第二扫描线S21的一部分。第4b虚设栅电极DGE4b可以以从第一条第二扫描线S21突出的形状设置。
第四虚设有源图案DACT4、第四虚设源电极DSE4和第四虚设漏电极DDE4可以由未掺杂或掺杂有杂质的半导体层形成。第四虚设源电极DSE4和第四虚设漏电极DDE4可以由掺杂有杂质的半导体层形成，第四虚设有源图案DACT4可以由未掺杂有杂质的半导体层形成。
第四虚设有源图案DACT4可以对应于与第四虚设栅电极DGE4叠置的部分。第四虚设源电极DSE4的一端可以连接到第四虚设有源图案DACT4。第四虚设源电极DSE4的另一端可以连接到设置在前一行上的初始化电源线IPL和前一行上的虚设像素DPXL的第七虚设晶体管DT7的第七虚设漏电极DDE7。虚设辅助连接线DAUX可以设置在第四虚设源电极DSE4与初始化电源线IPL之间。虚设辅助连接线DAUX的一端可以通过第九接触孔CH9连接到第四虚设源电极DSE4。虚设辅助连接线DAUX的另一端可以通过前一行上的虚设像素DPXL的第八接触孔CH8连接到前一行上的初始化电源线IPL。第四虚设漏电极DDE4的一端可以连接到第四虚设有源图案DACT4，第四虚设漏电极DDE4的另一端可以连接到第三虚设晶体管DT3的第三虚设漏电极DDE3。另外，第四虚设漏电极DDE4可以通过虚设连接线DCNL、第二接触孔CH2和第一接触孔CH1连接到第一虚设晶体管DT1的第一虚设栅电极DGE1。
第五虚设晶体管DT5可以包括第五虚设栅电极DGE5、第五虚设有源图案DACT5、第五虚设源电极DSE5和第五虚设漏电极DDE5。
第五虚设栅电极DGE5可以连接到第二条第二发射控制线E22。第五虚设栅电极DGE5可以设置为第二条第二发射控制线E22的一部分或者可以以从第二条第二发射控制线E22突出的形状设置。
第五虚设有源图案DACT5、第五虚设源电极DSE5和第五虚设漏电极DDE5可以由未掺杂或掺杂有杂质的半导体层形成。例如，第五虚设源电极DSE5和第五虚设漏电极DDE5可以由掺杂有杂质的半导体层形成，第五虚设有源图案DACT5可以由未掺杂有杂质的半导体层形成。第五虚设有源图案DACT5可以对应于与第五虚设栅电极DGE5叠置的部分。第五虚设源电极DSE5的一端可以连接到第五虚设有源图案DACT5。第五虚设漏电极DDE5的一端可以连接到第五虚设有源图案DACT5。第五虚设漏电极DDE5的另一端可以连接到第一虚设晶体管DT1的第一虚设源电极DSE1和第二虚设晶体管DT2的第二虚设漏电极DDE2。
第六虚设晶体管DT6可以包括第六虚设栅电极DGE6、第六虚设有源图案DACT6、第六虚设源电极DSE6和第六虚设漏电极DDE6。
第六虚设栅电极DGE6可以连接到第二条第二发射控制线E22。第六虚设栅电极DGE6可以设置为第二条第二发射控制线E22的一部分或者可以以从第二条第二发射控制线E22突出的形状设置。
第六虚设有源图案DACT6、第六虚设源电极DSE6和第六虚设漏电极DDE6可以由未掺杂或掺杂有杂质的半导体层形成。例如，第六虚设源电极DSE6和第六虚设漏电极DDE6可以由掺杂有杂质的半导体层形成，第六虚设有源图案DACT6可以由未掺杂有杂质的半导体层形成。第六虚设有源图案DACT6可以对应于与第六虚设栅电极DGE6叠置的部分。第六虚设源电极DSE6的一端可以连接到第六虚设有源图案DACT6。第六虚设源电极DSE6的另一端可以连接到第一虚设晶体管DT1的第一虚设漏电极DDE1和第三虚设晶体管DT3的第三虚设源电极DSE3。第六虚设漏电极DDE6的一端可以连接到第六虚设有源图案DACT6。第六虚设漏电极DDE6的另一端可以连接到第七虚设晶体管DT7的第七虚设源电极DSE7。
第七虚设晶体管DT7可以包括第七虚设栅电极DGE7、第七虚设有源图案DACT7、第七虚设源电极DSE7和第七虚设漏电极DDE7。
第七虚设栅电极DGE7可以连接到第二条第二扫描线S22。第七虚设栅电极DGE7可以设置为第二条第二扫描线S22的一部分或者可以以从第二条第二扫描线S22突出的形状设置。
第七虚设有源图案DACT7、第七虚设源电极DSE7和第七虚设漏电极DDE7可以由未掺杂或掺杂有杂质的半导体层形成。例如，第七虚设源电极DSE7和第七虚设漏电极DDE7可以由掺杂有杂质的半导体层形成，第七虚设有源图案DACT7可以由未掺杂有杂质的半导体层形成。
第七虚设有源图案DACT7可以对应于与第七虚设栅电极DGE7叠置的部分。第七虚设源电极DSE7的一端可以连接到第七有源图案ACT7。第七虚设源电极DSE7的另一端可以连接到第六虚设晶体管DT6的第六虚设漏电极DDE6。第七虚设漏电极DDE7的一端可以连接到第七虚设有源图案DACT7。第七虚设漏电极DDE7的另一端可以连接到初始化电源线IPL。另外，第七虚设漏电极DDE7可以连接到设置在下一行上的虚设像素DPXL的第四虚设晶体管DT4的第四虚设源电极DSE4。第七虚设漏电极DDE7与下一行上的第四虚设晶体管DT4的第四虚设源电极DSE4可以彼此连接。
虚设存储电容器DCst可以包括虚设下电极DLE和虚设上电极DUE。虚设下电极DLE可以被构造为第一虚设晶体管DT1的第一虚设栅电极DGE1。
当在平面上观看时，虚设上电极DUE与第一虚设栅电极DGE1叠置，并且可以覆盖虚设下电极DLE。当虚设上电极DUE与虚设下电极DLE的叠置区域变宽时，可以增大虚设存储电容器DCst的电容。虚设上电极DUE可以在第一方向DR1上延伸。在本公开的实施例中，可以将具有与第一电源ELVDD相同电平的电压施加到虚设上电极DUE。虚设上电极DUE可以在包括第一接触孔CH1的区域中具有开口OPN，其中，第一虚设栅电极DGE1和虚设连接线DCNL通过第一接触孔CH1彼此接触。
在第四虚设部分DMP4的虚设像素DPXL中，第二扫描线S21至S2p和第二发射控制线E21至E2p可以通过与虚设数据线DDL、第一虚设有源图案DACT1至第七虚设有源图案DACT7叠置来形成第四寄生电容器。例如，第二扫描线S21至S2p和第二发射控制线E21至E2p中的一者可以通过与第一虚设有源图案DACT1至第七虚设有源图案DACT7叠置来形成第(4-1)第四寄生电容器，第二扫描线S21至S2p和第二发射控制线E21至E2p中的一者可以通过与虚设数据线DDL叠置来形成第(4-2)第四寄生电容器。第四寄生电容器的第四寄生电容可以增大第二显示区域PXA2的第二扫描线S21至S2p和第二发射控制线E21至E2p的负载。因此，第四寄生电容可以补偿第二扫描线S21至S2p和第二发射控制线E21至E2p的负载值。
在下文中，将参照图17至图19沿着堆叠顺序描述与第二条第二扫描线S22连接的虚设像素DPXL的结构。
虚设有源图案DACT1至DACT7可以设置在基底SUB上。虚设有源图案DACT1至DACT7可以包括第一虚设有源图案DACT1至第七虚设有源图案DACT7。第一虚设有源图案DACT1至第七虚设有源图案DACT7可以包括半导体材料。
缓冲层可以设置在基底SUB与第一虚设有源图案DACT1至第七虚设有源图案DACT7之间。
栅极绝缘层GI可以设置在其上形成有第一虚设有源图案DACT1至第七虚设有源图案DACT7的基底SUB上。
第一条第二扫描线S21、第二条第二扫描线S22、第二条第二发射控制线E22以及第一虚设栅电极DGE1至第七虚设栅电极DGE7可以设置在栅极绝缘层GI上。第一虚设栅电极DGE1可以成为虚设存储电容器DCst的虚设下电极DLE。第二虚设栅电极DGE2和第三虚设栅电极DGE3可以与第二条第二扫描线S22一体地形成。第四虚设栅电极DGE4可以与第一条第二扫描线S21一体地形成。第五虚设栅电极DGE5和第六虚设栅电极DGE6可以与第二条第二发射控制线E22一体地形成。第七虚设栅电极DGE7可以与第二条第二扫描线S22一体地形成。
第一层间绝缘层IL1可以设置在其上形成有第一条第二扫描线S21等的基底SUB上。
虚设存储电容器DCst的虚设上电极DUE和初始化电源线IPL可以设置在第一层间绝缘层IL1上。虚设上电极DUE与虚设下电极DLE一起与置于它们之间的第一层间绝缘层IL1可以构成虚设存储电容器DCst。初始化电源线IPL可以具有延伸到第二外围区域PPA2的形状。
第二层间绝缘层IL2可以设置在其上设置有虚设上电极DUE和初始化电源线IPL的基底SUB上。
虚设数据线DDL、虚设连接线DCNL、虚设辅助连接线DAUX和第一虚设桥接图案DBRP1可以设置在第二层间绝缘层IL2上。
虚设数据线DDL可通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6连接到第二虚设源电极DSE2。
虚设连接线DCNL的一端可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1连接到第一虚设栅电极DGE1。另外，虚设连接线DCNL的另一端可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2连接到第三虚设漏电极DDE3和第四虚设漏电极DDE4。
虚设辅助连接线DAUX的一端可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9连接到第四虚设源电极DSE4和前一行上的虚设像素DPXL的第七虚设漏电极DDE7。另外，虚设辅助连接线DAUX的另一端可以通过穿过第二层间绝缘层IL2第八接触孔CH8连接到初始化电源线IPL。
第一虚设桥接图案DBRP1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7连接到第六虚设漏电极DDE6和第七虚设源电极DSE7。
第三层间绝缘层IL3可以设置在其上形成有虚设数据线DDL等的基底SUB上，保护层PSV可以设置在第三层间绝缘层IL3上。
像素限定层PDL可以设置在保护层PSV上。
虚设第二电极DCD可以设置在像素限定层PDL上。虚设第二电极DCD可以包括与第二电极CD的材料相同的材料。虚设第二电极DCD可以连接到有机发光二极管OLED的第二电极CD。因此，虚设第二电极DCD可以通过第二电极CD利用第二电源线(参见图2和图3的“ELVSS”)来实施。
有机层可以设置在像素限定层PDL与虚设第二电极DCD之间。有机层可以是构成图1至图7中所示的第一像素PXL1的有机发光二极管OLED的发射层EML的层中的至少一个层。例如，有机层可以包括将形成为公共层的HIL、HTL、HBL、ETL和EIL中的至少一个。
类似于第一像素PXL1，封装层SLM可以设置在虚设第二电极DCD上方。
如上所述，虚设像素DPXL可以具有其中省略了图1至图7中所示的第一像素PXL1的电源线PL、第二桥接图案BRP2、第一电极AD和发射层EML的结构。因此，虚设像素DPXL不能发光。另外，在虚设像素DPXL中，省略了电源线PL、第二桥接图案BRP2和第一电极AD，因此能够防止或大幅减少电源线PL与第一电极AD之间的短路或者第二桥接图案BRP2与第一电极AD之间的短路的发生。
第五虚设部分DMP5可以设置在第三外围区域PPA3的与第三显示区域PXA3的纵向侧相邻的纵向部分处。例如，在第三外围区域PPA3中，第五虚设部分DMP5可以设置在第三显示区域PXA3与第一虚设部分DMP1之间以及第三显示区域PXA3与第三虚设部分DMP3之间。
第五虚设部分DMP5可以电连接到第一虚设部分DMP1和第三虚设部分DMP3。
第五虚设部分DMP5可以具有与第四虚设部分DMP4的结构相似或相同的结构。然而，第五虚设部分DMP5与第四虚设部分DMP4的不同之处仅在于连接到第四虚设部分DMP4的扫描线和发射控制线。例如，第五虚设部分DMP5可以连接到第三扫描线S31至S3q和第三发射控制线E31至E3q。
在本公开的实施例中，第一子区域SA1的第二扫描线S2p-1和S2p和第二发射控制线E2p-1和E2p可以连接到第一虚设部分DMP1和第四虚设部分DMP4。因此，第一虚设部分DMP1和第四虚设部分DMP4可以通过增大第一子区域SA1的第二扫描线S2p-1和S2p及第二发射控制线E2p-1和E2p的负载来补偿第一子区域SA1的第二扫描线S2p-1和S2p及第二发射控制线E2p-1和E2p的负载值。结果，第一子区域SA1的第二扫描线S2p-1和S2p及第二发射控制线E2p-1和E2p的负载值可以等于或相似于第一显示区域PXA1的第一扫描线S11至S1n和第一发射控制线E11至E1n的负载值。
另外，第二子区域SA2的第二扫描线S21和S22及第二发射控制线E21和E22可以连接到第二虚设部分DMP2和第四虚设部分DMP4。因此，第二虚设部分DMP2和第四虚设部分DMP4可以通过增大第二子区域SA2的第二扫描线S21和S22及第二发射控制线E21和E22的负载来补偿第二子区域SA2的第二扫描线S21和S22及第二发射控制线E21和E22的负载值。结果，第二子区域SA2的第二扫描线S21和S22及第二发射控制线E21和E22的负载值可以等于或相似于第一显示区域PXA1的第一扫描线S11至S1n和第一发射控制线E11至E1n的负载值。
在本公开的实施例中，第三子区域SA3的第三扫描线S3q-1和S3q及第三发射控制线E3q-1和E3q可以连接到第一虚设部分DMP1和第五虚设部分DMP5。因此，第一虚设部分DMP1和第五虚设部分DMP5可以通过增大第三子区域SA3的第三扫描线S3q-1和S3q及第三发射控制线E3q-1和E3q的负载来补偿第三子区域SA3的第三扫描线S3q-1和S3q及第三发射控制线E3q-1和E3q的负载值。结果，第三子区域SA3的第三扫描线S3q-1和S3q及第三发射控制线E3q-1和E3q的负载值可以等于或相似于第一显示区域PXA1的第一扫描线S11至S1n和第一发射控制线E11至E1n的负载值。
另外，第四子区域SA4的第三扫描线S31和S32及第三发射控制线E31和E32可以连接到第三虚设部分DMP3和第五虚设部分DMP5。因此，第三虚设部分DMP3和第五虚设部分DMP5可以通过增大第四子区域SA4的第三扫描线S31和S32及第三发射控制线E31和E32的负载来补偿第四子区域SA4的第三扫描线S31和S32及第三发射控制线E31和E32的负载值。结果，第四子区域SA4的第三扫描线S31和S32及第三发射控制线E31和E32的负载值可以等于或相似于第一显示区域PXA1的第一扫描线S11至S1n和第一发射控制线E11至E1n的负载值。
如上所述，显示装置具有两个或更多个具有不同面积的区域，并且每个区域中的亮度可以是均匀的。
将理解的是，虽然可以在此使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离发明构思的精神和范围的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可以使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”等的空间相对术语来描述如图中示出的一个元件或特征与另一个元件或特征的关系。将理解的是，除了图中描绘的方位之外，空间相对术语还旨在包括装置在使用中或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为在另外的元件或特征“下方”、“之下”或“下面”的元件或特征随后将定位在所述另外的元件或特征的“上方”。因此，示例术语“在……下方”和“在……下面”可以包括上方和下方两种方位。装置可以被另外定位(例如，旋转90度或在其它方位处)，应当相应地解释在这里使用的空间相对描述语。另外，还将理解的是，当层被称作“在”两层“之间”时，该层可以是两层之间的唯一层，或者也可以存在一个或更多个中间层。
这里使用的术语是为了描述具体实施例的目的，而不意图成为发明构思的限制。如这里使用的，除非上下文另外明确地指出，否则单数形式“一个”和“一种”也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”及其各种变型时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。诸如“……中的至少一个(种)(者)”的表述在一列元件(要素)之后时，修饰整列的元件(要素)，而不是修饰该列中的个别元件(要素)。此外，在描述发明构思的实施例时使用“可以”指“发明构思的一个或更多个实施例”。另外，术语“示例性”旨在表示示例或说明。
将理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”、“结合到”或“邻近”另一个元件或层时，该元件或层可以直接在另一元件或层上、直接连接到、直接结合到或直接邻近另一元件或层，或者可以存在一个或更多个中间元件或层。当元件或层被称作“直接在”另一个元件或层“上”、“直接连接到”、“直接结合到”或“直接邻近”另一个元件或层时，不存在中间元件或层。
如这里使用的，术语“基本上”、“大约”和类似的术语被用作近似术语而不是程度术语，并且旨在解释本领域普通技术人员将认可的测量值或计算值的固有偏差。
如这里使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。
另外，这里所述的任何数值范围旨在包括归入所述范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所述最小值1.0与所述最大值10.0之间(并包括所述最小值1.0和所述最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如以2.4至7.6为例。这里所述的任何最大数值限制旨在包括归入其中的所有更低的数值限制，并且本说明书中所述的任何最小数值限制旨在包括归入其中的所有更高的数值限制。因此，申请人保留对本说明书(包括权利要求)进行修改的权利，以明确地叙述归入这里明确叙述的范围内的任何子范围。所有这些范围旨在在本说明书中内在地描述。
可以使用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的适当的结合来实现根据在此所描述的本发明的实施例的显示装置和/或任何其它相关装置或组件。例如，显示装置的各种组件可以形成在一个集成电路(IC)芯片上或分开的IC芯片上。此外，可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现或者在同一个基底上形成显示装置的各种组件。此外，显示装置的各种组件可以是在一个或更多个计算装置中在一个或更多个处理器上运行的、执行计算机程序指令并与其它系统组件交互以执行在此描述的各种功能的进程或线程。可以在使用诸如以随机存取存储器(RAM)为例的标准存储器装置的计算装置中实现将计算机程序指令存储在存储器中。计算机程序指令也可以存储在诸如以CD-ROM或闪存驱动器等为例的其它非暂时性计算机可读介质中。另外，本领域的技术人员应该认识到的是，在不脱离本发明的示例性实施例的范围的情况下，可以将各种计算装置的功能结合或集成到单个计算装置中，或者可以使特定计算装置的功能分布遍及一个或更多个其它计算装置。
在此已经公开了示例实施例，虽然使用了特定的术语，但是这些术语被使用并将被解释为一般性和描述性的意义，而不是为了限制的目的。在某些情况下，自提交本申请起如对于本领域普通技术人员将明显的那样，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离由权利要求及其等同物限定的本公开的精神和范围的情况下，可以进行形式上和细节上的各种合适的改变。

Claims (33)

1.一种显示装置，所述显示装置包括：
基底，包括第一显示区域、第二显示区域和第三显示区域，所述第二显示区域和所述第三显示区域彼此分隔开，所述第二显示区域和所述第三显示区域中的每个具有比所述第一显示区域的面积小的面积并且与所述第一显示区域连续；
第一像素、第二像素和第三像素，分别位于所述第一显示区域至所述第三显示区域中；
第一线、第二线和第三线，分别连接到所述第一像素至所述第三像素；以及
虚设部分，被构造为补偿所述第一线的负载值与所述第二线和所述第三线的负载值之间的差异，
其中，所述第二显示区域包括与所述第一显示区域相邻的第一子区域和与所述第一子区域相邻的第二子区域，所述第三显示区域包括与所述第一显示区域相邻的第三子区域和与所述第三子区域相邻的第四子区域，
其中，所述虚设部分包括：
第一虚设部分，连接到所述第一子区域的所述第二线和所述第三子区域的所述第三线，并被构造为补偿第一负载值；
第二虚设部分，连接到所述第二子区域的所述第二线，并被构造为补偿第二负载值；以及
第三虚设部分，连接到所述第四子区域的所述第三线，并被构造为补偿第三负载值。
2.根据权利要求1所述的显示装置，所述显示装置还包括线连接部分，所述线连接部分连接所述第一子区域的所述第二线和所述第三子区域的所述第三线，
其中，所述线连接部分与所述第一虚设部分叠置。
3.根据权利要求2所述的显示装置，其中，所述第一线比所述第二线和所述第三线长。
4.根据权利要求3所述的显示装置，其中，所述基底还包括外围区域，所述外围区域包括与所述第一显示区域相邻的第一外围区域、与所述第二显示区域相邻的第二外围区域、与所述第三显示区域相邻的第三外围区域以及连接所述第二外围区域和所述第三外围区域的附加外围区域，并且
其中，所述第一虚设部分位于所述附加外围区域中，所述第二虚设部分位于与所述第二子区域对应的所述第二外围区域中，并且所述第三虚设部分位于与所述第四子区域对应的所述第三外围区域中。
5.根据权利要求4所述的显示装置，其中，所述第一像素、所述第二像素和所述第三像素中的每个包括：至少一个晶体管，连接到来自数据线之中的相应的数据线以及所述第一线至所述第三线中的相应的一者；保护层，覆盖所述晶体管；以及有机发光器件，位于所述保护层上并连接到所述晶体管，
其中，所述晶体管包括：有源图案，位于所述基底上；源电极和漏电极，所述源电极和所述漏电极中的每个连接到所述有源图案；栅电极，位于所述有源图案上，并且栅极绝缘层置于所述栅电极与所述有源图案之间；以及层间绝缘层，覆盖所述栅电极，所述层间绝缘层包括顺序地堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，并且
其中，所述有机发光器件包括：第一电极，连接到所述晶体管；像素限定层，通过其暴露所述第一电极；发射层，设置在所述第一电极上，所述发射层被所述像素限定层暴露；以及第二电极，位于所述发射层上。
6.根据权利要求5所述的显示装置，所述显示装置还包括在所述外围区域中位于所述第二层间绝缘层上的电源线，所述电源线在所述附加外围区域中与所述线连接部分叠置，
其中，所述线连接部分位于所述第一层间绝缘层与所述第二层间绝缘层之间。
7.根据权利要求6所述的显示装置，其中，所述第一虚设部分包括由所述线连接部分和所述电源线形成的第一寄生电容器。
8.根据权利要求7所述的显示装置，其中，所述第一虚设部分还包括第一虚设图案，所述第一虚设图案通过接触开口连接到所述电源线，所述第一虚设图案位于所述基底与所述栅极绝缘层之间。
9.根据权利要求6所述的显示装置，其中，在所述第二外围区域和所述第三外围区域中，所述第二虚设部分和所述第三虚设部分包括第一虚设线和第二虚设线，所述第一虚设线和所述第二虚设线与所述电源线叠置并连接到所述第二线和所述第三线，并且
其中，所述第一虚设线和所述第二虚设线位于所述第一层间绝缘层与所述第二层间绝缘层之间。
10.根据权利要求9所述的显示装置，其中，所述第二虚设部分和所述第三虚设部分包括由所述第一虚设线和所述第二虚设线与所述电源线形成的第二寄生电容器。
11.根据权利要求10所述的显示装置，其中，所述第二虚设部分和所述第三虚设部分还包括第二虚设图案和第三虚设图案，所述第二虚设图案和所述第三虚设图案通过虚设接触开口连接到所述电源线并位于所述基底与所述栅极绝缘层之间。
12.根据权利要求9所述的显示装置，所述显示装置还包括：
第四虚设部分，在所述第二外围区域中连接到所述第一虚设部分和所述第二虚设部分；以及
第五虚设部分，在所述第三外围区域中连接到所述第一虚设部分和所述第三虚设部分。
13.根据权利要求12所述的显示装置，其中，所述第四虚设部分和所述第五虚设部分包括至少一个虚设像素，
其中，所述至少一个虚设像素包括：
至少一个虚设晶体管，连接到来自所述数据线之中的对应的数据线以及所述第二线和所述第三线中的对应的一者；
保护层，位于所述至少一个虚设晶体管上；
像素限定层，位于所述保护层上；以及
虚设第二电极，位于所述像素限定层上，并且
其中，所述虚设第二电极包括与所述第二电极的材料相同的材料。
14.根据权利要求13所述的显示装置，其中，所述至少一个虚设晶体管包括：
虚设有源图案，位于所述基底上；
虚设源电极和虚设漏电极，所述虚设源电极和所述虚设漏电极中的每个连接到所述虚设有源图案；以及
虚设栅电极，位于所述虚设有源图案上，并且栅极绝缘层位于所述虚设栅电极与所述虚设有源图案之间，所述虚设栅电极连接到所述第一虚设线或所述第二虚设线。
15.根据权利要求14所述的显示装置，其中，所述第四虚设部分和所述第五虚设部分包括第三寄生电容器，所述第三寄生电容器包括由所述第二线和所述第三线中的一者与所述虚设有源图案形成的第3-1寄生电容器以及由所述第二线和所述第三线中的一者与所述数据线形成的第3-2寄生电容器。
16.根据权利要求13所述的显示装置，其中，所述第四虚设部分的所述至少一个虚设像素连接到所述第二线和所述第一虚设线，并且
其中，所述第五虚设部分的所述至少一个虚设像素连接到所述第三线和所述第二虚设线。
17.根据权利要求3所述的显示装置，其中，所述第一线是将第一扫描信号提供到所述第一像素的第一扫描线，所述第二线是将第二扫描信号提供到所述第二像素的第二扫描线，并且所述第三线是将第三扫描信号提供到所述第三像素的第三扫描线。
18.根据权利要求3所述的显示装置，其中，所述第一线是将第一发射控制信号提供到所述第一像素的第一发射控制线，所述第二线是将第二发射控制信号提供到所述第二像素的第二发射控制线，并且所述第三线是将第三发射控制信号提供到所述第三像素的第三发射控制线。
19.根据权利要求1所述的显示装置，其中，所述第二子区域和所述第四子区域中的每个具有这样的形状：所述形状具有随着远离所述第一显示区域而减小的宽度。
20.一种显示装置，所述显示装置包括：
基底，包括第一显示区域、第二显示区域和第三显示区域，所述第二显示区域和所述第三显示区域彼此分隔开，所述第二显示区域和所述第三显示区域中的每个具有比所述第一显示区域的面积小的面积并且连接到所述第一显示区域；
第一像素、第二像素和第三像素，分别位于所述第一显示区域至所述第三显示区域中；
第一线、第二线和第三线，分别连接到所述第一像素至所述第三像素；以及
虚设部分，被构造为补偿所述第一线的负载值与所述第二线和所述第三线的负载值之间的差异，
其中，所述第二显示区域包括与所述第一显示区域相邻的第一子区域和与所述第一子区域相邻的第二子区域，所述第三显示区域包括与所述第一显示区域相邻的第三子区域和与所述第三子区域相邻的第四子区域，
其中，所述虚设部分包括：
第一虚设部分，连接到所述第一子区域的所述第二线和所述第三子区域的所述第三线并被构造为补偿第一负载值；
第二虚设部分，连接到所述第二子区域的所述第二线并被构造为补偿第二负载值；
第三虚设部分，连接到所述第四子区域的所述第三线并被构造为补偿第三负载值；
第四虚设部分，连接到所述第一虚设部分和所述第二虚设部分；以及
第五虚设部分，连接到所述第一虚设部分和所述第三虚设部分。
21.根据权利要求20所述的显示装置，其中，所述第一线比所述第二线和所述第三线长。
22.根据权利要求21所述的显示装置，其中，所述基底还包括外围区域，所述外围区域包括与所述第一显示区域相邻的第一外围区域、与所述第二显示区域相邻的第二外围区域、与所述第三显示区域相邻的第三外围区域以及连接所述第二外围区域和所述第三外围区域的附加外围区域，并且
其中，所述第一虚设部分位于所述附加外围区域中，所述第二虚设部分位于与所述第二子区域对应的所述第二外围区域中，所述第三虚设部分位于与所述第四子区域对应的所述第三外围区域中，所述第四虚设部分位于所述第二外围区域中，并且所述第五虚设部分位于所述第三外围区域中。
23.根据权利要求22所述的显示装置，其中，所述第一像素、所述第二像素和所述第三像素中的每个包括：至少一个晶体管，连接到数据线以及所述第一线至所述第三线中的一者；保护层，覆盖所述晶体管；以及有机发光器件，位于所述保护层上并连接到所述晶体管，
其中，所述晶体管包括：有源图案，位于所述基底上；源电极和漏电极，所述源电极和所述漏电极中的每个连接到所述有源图案；栅电极，位于所述有源图案上，并且栅极绝缘层置于所述栅电极与所述有源图案之间；以及层间绝缘层，覆盖所述栅电极，所述层间绝缘层包括顺序地堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，并且
其中，所述有机发光器件包括：第一电极，连接到所述晶体管；像素限定层，通过其暴露所述第一电极；发射层，设置在所述第一电极上，所述发射层被所述像素限定层暴露；以及第二电极，位于所述发射层上。
24.根据权利要求23所述的显示装置，所述显示装置还包括：
线连接部分，在所述附加外围区域中连接所述第一子区域的所述第二线和所述第三子区域的所述第三线；以及
电源线，在所述外围区域中位于所述第二层间绝缘层上，所述电源线在所述附加外围区域中与所述线连接部分叠置，
其中，所述线连接部分位于所述第一层间绝缘层与所述第二层间绝缘层之间，并且所述线连接部分与所述电源线叠置。
25.根据权利要求24所述的显示装置，其中，所述第一虚设部分包括由所述线连接部分和所述电源线形成的第一寄生电容器。
26.根据权利要求25所述的显示装置，其中，所述第一虚设部分还包括通过接触开口连接到所述电源线的第一虚设图案，所述第一虚设图案位于所述基底与所述栅极绝缘层之间。
27.根据权利要求24所述的显示装置，其中，在所述第二外围区域和所述第三外围区域中，所述第二虚设部分和所述第三虚设部分包括第一虚设线和第二虚设线，所述第一虚设线和所述第二虚设线与所述电源线叠置并连接到所述第二线和所述第三线，并且
其中，所述第一虚设线和所述第二虚设线位于所述第一层间绝缘层与所述第二层间绝缘层之间。
28.根据权利要求27所述的显示装置，其中，所述第二虚设部分和所述第三虚设部分包括由所述第一虚设线和所述第二虚设线与所述电源线形成的第二寄生电容器。
29.根据权利要求28所述的显示装置，其中，所述第二虚设部分和所述第三虚设部分还包括第二虚设图案和第三虚设图案，所述第二虚设图案和所述第三虚设图案通过虚设接触开口连接到所述电源线并位于所述基底与所述栅极绝缘层之间。
30.根据权利要求26所述的显示装置，其中，所述第四虚设部分和所述第五虚设部分包括至少一个虚设像素，
其中，所述至少一个虚设像素包括：
至少一个虚设晶体管；
保护层，位于所述至少一个虚设晶体管上；
像素限定层，位于所述保护层上；以及
虚设第二电极，位于所述像素限定层上，并且
其中，所述虚设第二电极包括与所述第二电极的材料相同的材料。
31.根据权利要求30所述的显示装置，其中，所述至少一个虚设晶体管包括：
虚设有源图案，位于所述基底上；
虚设源电极和虚设漏电极，所述虚设源电极和所述虚设漏电极中的每个连接到所述虚设有源图案；以及
虚设栅电极，位于所述虚设有源图案上，并且栅极绝缘层位于所述虚设栅电极与所述虚设有源图案之间，所述虚设栅电极连接到虚设线。
32.根据权利要求31所述的显示装置，其中，所述第四虚设部分和所述第五虚设部分包括第三寄生电容器，所述第三寄生电容器包括由所述第二线和所述第三线中的一者与所述虚设有源图案形成的第3-1寄生电容器以及由所述第二线和所述第三线中的一者与所述数据线形成的第3-2寄生电容器。
33.根据权利要求30所述的显示装置，其中，所述第四虚设部分的所述至少一个虚设像素连接到所述第二线和第一虚设线，并且
其中，所述第五虚设部分的所述至少一个虚设像素连接到所述第三线和第二虚设线。
CN201810494799.2A 2017-05-23 2018-05-22 显示装置 Active CN108933159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0063718 2017-05-23
KR1020170063718A KR102417989B1 (ko) 2017-05-23 2017-05-23 표시 장치

Publications (2)

Publication Number Publication Date
CN108933159A CN108933159A (zh) 2018-12-04
CN108933159B true CN108933159B (zh) 2023-08-25

Family

ID=64400415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810494799.2A Active CN108933159B (zh) 2017-05-23 2018-05-22 显示装置

Country Status (3)

Country Link
US (3) US10636859B2 (zh)
KR (1) KR102417989B1 (zh)
CN (1) CN108933159B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR102666831B1 (ko) 2016-04-15 2024-05-21 삼성디스플레이 주식회사 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102397411B1 (ko) 2017-09-28 2022-05-16 삼성디스플레이 주식회사 표시 장치
EP3477705B1 (en) * 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
US20190206894A1 (en) * 2017-12-28 2019-07-04 a.u. Vista Inc. Display systems with non-display areas
CN110112905A (zh) 2018-02-01 2019-08-09 台达电子企业管理（上海）有限公司 主板上芯片供电系统
CN111868807B (zh) * 2018-03-19 2022-05-24 夏普株式会社 显示装置
WO2019186751A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置
US11209705B2 (en) * 2018-06-06 2021-12-28 Hannstar Display Corporation Notched display panel
US10921499B1 (en) 2018-06-12 2021-02-16 Facebook Technologies, Llc Display devices and methods for processing light
US11145631B1 (en) * 2018-06-12 2021-10-12 Facebook Technologies, Llc Display devices and methods of making the same
KR102628360B1 (ko) * 2018-09-28 2024-01-22 엘지디스플레이 주식회사 표시장치
KR102578624B1 (ko) 2018-12-17 2023-09-13 엘지디스플레이 주식회사 표시장치
KR20200098742A (ko) 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
CN109935620B (zh) * 2019-03-14 2021-10-26 电子科技大学 一种应用于“刘海屏”notch区的电路补偿装置
CN110767834B (zh) * 2019-03-29 2020-09-22 昆山国显光电有限公司 显示装置及其显示面板
CN110515249B (zh) * 2019-08-28 2022-10-18 武汉天马微电子有限公司 异形显示面板及显示装置
CN110379356B (zh) * 2019-08-29 2022-04-22 武汉天马微电子有限公司 显示面板及显示装置
CN210429261U (zh) * 2019-09-12 2020-04-28 昆山国显光电有限公司 显示面板及显示装置
KR20210061484A (ko) 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치
KR20210087611A (ko) 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치
KR20210116832A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치
EP4138136A4 (en) * 2020-04-14 2023-06-07 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
CN111489655A (zh) * 2020-04-21 2020-08-04 京东方科技集团股份有限公司 显示面板及显示装置
KR20210149976A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
KR20210149959A (ko) 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
CN113838383B (zh) * 2020-06-05 2023-02-03 京东方科技集团股份有限公司 显示基板以及显示装置
EP4113612A4 (en) * 2020-06-24 2023-04-19 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD OF MAKING THEREOF, AND DISPLAY APPARATUS
KR20220031842A (ko) * 2020-09-04 2022-03-14 삼성디스플레이 주식회사 표시 장치
CN113096588B (zh) * 2021-04-07 2022-08-23 京东方科技集团股份有限公司 辅助像素电路、显示面板和显示装置
CN115843200A (zh) * 2021-08-16 2023-03-24 群创光电股份有限公司 显示面板
KR20230080759A (ko) * 2021-11-30 2023-06-07 엘지디스플레이 주식회사 표시 장치 및 표시 패널
KR20230083369A (ko) * 2021-12-02 2023-06-12 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065284A (ja) * 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
CN103941446A (zh) * 2013-01-23 2014-07-23 三星显示有限公司 显示器件

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100354906B1 (ko) 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
FR2805650B1 (fr) 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
KR100806808B1 (ko) 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4006284B2 (ja) 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR20040060619A (ko) 2002-12-30 2004-07-06 삼성전자주식회사 액정 표시 장치
JP2005084260A (ja) 2003-09-05 2005-03-31 Agilent Technol Inc 表示パネルの変換データ決定方法および測定装置
KR101054327B1 (ko) 2004-04-30 2011-08-04 엘지디스플레이 주식회사 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
JP5137299B2 (ja) 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
TWI349139B (en) 2004-11-30 2011-09-21 Sanyo Electric Co Liquid crystal display device
US7573458B2 (en) 2004-12-03 2009-08-11 American Panel Corporation Wide flat panel LCD with unitary visual display
KR100707638B1 (ko) 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
FR2890759B1 (fr) 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
TWI318698B (en) 2005-10-06 2009-12-21 Au Optronics Corp Display panels
WO2007063662A1 (ja) 2005-11-29 2007-06-07 Kyocera Corporation 画像表示装置
WO2007069187A2 (en) 2005-12-16 2007-06-21 Polymer Vision Limited Circular displays
JP2007232981A (ja) 2006-02-28 2007-09-13 Optrex Corp 液晶表示装置用電源回路
US20090102824A1 (en) 2006-03-15 2009-04-23 Sharp Kabushiki Kaisha Active matrix substrate and display device using the same
JP5299730B2 (ja) 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
WO2008062575A1 (fr) 2006-11-21 2008-05-29 Sharp Kabushiki Kaisha Substrat de matrice actif, panneau d'affichage et affichage
KR20080060886A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 유기전계발광소자 디스플레이 구동방법 및 이의 구동장치
JP5008412B2 (ja) 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
KR20080082279A (ko) 2007-03-08 2008-09-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR101376654B1 (ko) 2007-07-09 2014-03-21 엘지디스플레이 주식회사 액정표시장치
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
JP4737221B2 (ja) 2008-04-16 2011-07-27 ソニー株式会社 表示装置
KR101432126B1 (ko) 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101518324B1 (ko) 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101064425B1 (ko) 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2010249955A (ja) 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2012103335A (ja) 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置
CN102789755B (zh) 2011-05-20 2016-04-27 群创光电股份有限公司 显示面板
KR101420479B1 (ko) 2011-10-31 2014-07-17 엘지디스플레이 주식회사 유기발광 표시장치
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR101416529B1 (ko) 2012-10-29 2014-07-08 네오뷰코오롱 주식회사 휘도편차 개선을 위한 오엘이디 패널용 구동회로
US9685131B2 (en) 2013-03-15 2017-06-20 Sharp Kabushiki Kaisha Active-matrix substrate, method of manufacturing active-matrix substrate, and display panel
JP2014191027A (ja) 2013-03-26 2014-10-06 Sony Corp 表示装置及び電子機器
KR102054851B1 (ko) 2013-07-17 2020-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR102140302B1 (ko) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
US9620077B2 (en) 2014-05-09 2017-04-11 Innolux Corporation Display panel structure
KR102166107B1 (ko) 2014-05-13 2020-10-16 엘지디스플레이 주식회사 프린지 필드형 액정표시장치
KR102216995B1 (ko) 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
KR102192722B1 (ko) 2014-07-08 2020-12-18 삼성디스플레이 주식회사 표시장치
KR102295874B1 (ko) 2014-07-24 2021-08-31 엘지디스플레이 주식회사 디스플레이 장치
KR102192473B1 (ko) * 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10062317B2 (en) 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
KR102239481B1 (ko) 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102276995B1 (ko) 2015-02-12 2021-07-21 삼성디스플레이 주식회사 비사각형 디스플레이
KR102332255B1 (ko) * 2015-04-29 2021-11-29 삼성디스플레이 주식회사 표시 장치
CN105204248A (zh) 2015-10-10 2015-12-30 重庆京东方光电科技有限公司 一种阵列基板及显示装置
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
SG11201807505SA (en) 2016-03-28 2018-09-27 Apple Inc Light-emitting diode displays
KR102666831B1 (ko) 2016-04-15 2024-05-21 삼성디스플레이 주식회사 표시 장치
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102553236B1 (ko) 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102613863B1 (ko) * 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) * 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
CN106711180B (zh) 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
KR20180096875A (ko) * 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065284A (ja) * 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
CN103941446A (zh) * 2013-01-23 2014-07-23 三星显示有限公司 显示器件

Also Published As

Publication number Publication date
US10636859B2 (en) 2020-04-28
KR102417989B1 (ko) 2022-07-07
US11257896B2 (en) 2022-02-22
US20180342572A1 (en) 2018-11-29
US20200258973A1 (en) 2020-08-13
CN108933159A (zh) 2018-12-04
US20220173204A1 (en) 2022-06-02
KR20180128555A (ko) 2018-12-04

Similar Documents

Publication Publication Date Title
CN108933159B (zh) 显示装置
CN107871767B (zh) 显示装置
CN108878476B (zh) 显示装置
CN107301831B (zh) 显示装置
CN107564412B (zh) 显示装置
CN108074961B (zh) 显示装置
CN107731144B (zh) 显示装置
CN107871766B (zh) 显示装置
KR102666831B1 (ko) 표시 장치
CN108122956B (zh) 显示设备
KR20180125081A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant