KR20230080759A - 표시 장치 및 표시 패널 - Google Patents

표시 장치 및 표시 패널 Download PDF

Info

Publication number
KR20230080759A
KR20230080759A KR1020210168210A KR20210168210A KR20230080759A KR 20230080759 A KR20230080759 A KR 20230080759A KR 1020210168210 A KR1020210168210 A KR 1020210168210A KR 20210168210 A KR20210168210 A KR 20210168210A KR 20230080759 A KR20230080759 A KR 20230080759A
Authority
KR
South Korea
Prior art keywords
pixel
line
sub
subpixel
driving circuit
Prior art date
Application number
KR1020210168210A
Other languages
English (en)
Inventor
윤규한
권경섭
김인섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210168210A priority Critical patent/KR20230080759A/ko
Priority to CN202211261723.8A priority patent/CN116209309A/zh
Priority to US17/973,453 priority patent/US20230169919A1/en
Publication of KR20230080759A publication Critical patent/KR20230080759A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 명세서의 일 실시 예에 따른 표시 장치는, 제1 시점에 제1 라인을 통해 게이트 신호를 제공하고 제2 시점에 제2 라인을 통해 상기 게이트 신호를 제공하는 제1 구동회로; 상기 제1 라인과 연결되는 제1 서브 픽셀, 상기 제2 라인과 연결되는 제2 서브 픽셀 및 상기 제1 라인과 연결되는 제3 서브 픽셀을 포함하는 제1 픽셀이 배치되는 표시 패널; 및 상기 제1 시점에 상기 제1 서브 픽셀과 상기 제3 서브 픽셀에 데이터 신호를 제공하고, 상기 제2 시점에 상기 제2 서브 픽셀에 상기 데이터 신호를 제공하는 제2 구동회로를 포함할 수 있다.

Description

표시 장치 및 표시 패널 {DISPLAY DEVICE AND DISPLAY PANEL THEREOF}
본 명세서는 표시 품질을 향상시키는 표시 장치 및 표시 패널에 관한 것이다.
기술 발전에 따라 박형화, 경량화, 저전력화 등의 우수한 성능을 지닌 다양한 표시 장치(display device)가 개발되고 있다. 이러한 표시 장치의 구체적인 예로 유기발광 표시장치(Organic Light Emitting Diode device: OLED device)를 들 수 있다.
유기발광 표시장치는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치이다. 유기발광 표시장치는 LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐 아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 이점이 있어 최근 널리 사용되고 있다.
유기발광 표시장치에서 표시되는 화상을 구성하는 기본적인 단위인 픽셀은 복수의 서브 픽셀로 구성된다. 복수의 서브 픽셀 각각은 애노드 및 캐소드를 비롯하여 발광을 위한 다양한 구성을 포함할 수 있다. 이러한 서브 픽셀의 구조 및 배치 등에 따라 유기발광 표시 장치의 표시 품질이 결정될 수 있다.
최근 기술의 발전으로 인해 표시 장치가 생활의 다양한 영역에서 이용됨에 따라, 표시 장치의 형태나 요구되는 기능 등이 다양화되고 있다. 이에 따라 종래의 일원화된 사각형의 픽셀 형상에서 벗어나 다양한 형태의 픽셀 구조가 등장하기 시작하고 있으며, 변화된 픽셀 구조에 맞추어 표시 장치의 구성을 변화시키는 연구가 활발하게 진행되고 있다.
본 명세서의 실시 예가 해결하고자 하는 과제는, 서브 픽셀의 연결 구조를 변경을 통해 단선의 위험성을 저하함으로써 표시 품질을 향상시킨 표시 장치 및 표시 패널을 제공하는 것이다.
다만, 본 명세서의 과제들은 이상에서 언급한 바로 제한되지 않으며, 이하의 실시 예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
본 명세서의 일 실시 예에 따른 표시 장치는, 제1 시점에 제1 라인을 통해 게이트 신호를 제공하고 제2 시점에 제2 라인을 통해 상기 게이트 신호를 제공하는 제1 구동회로; 상기 제1 라인과 연결되는 제1 서브 픽셀, 상기 제2 라인과 연결되는 제2 서브 픽셀 및 상기 제1 라인과 연결되는 제3 서브 픽셀을 포함하는 제1 픽셀이 배치되는 표시 패널; 및 상기 제1 시점에 상기 제1 서브 픽셀과 상기 제3 서브 픽셀에 데이터 신호를 제공하고, 상기 제2 시점에 상기 제2 서브 픽셀에 상기 데이터 신호를 제공하는 제2 구동회로를 포함할 수 있다.
본 명세서의 일 실시 예에 따른 표시 패널은, 제1 시점에 게이트 신호를 제공하는 제1 라인과 제2 시점에 상기 게이트 신호를 제공하는 제2 라인; 상기 제1 라인과 연결되는 제1 서브 픽셀, 상기 제2 라인과 연결되는 제2 서브 픽셀 및 상기 제1 라인과 연결되는 제3 서브 픽셀을 포함하는 제1 픽셀; 및 상기 제1 시점에 상기 제1 서브 픽셀과 상기 제3 서브 픽셀에 데이터 신호를 제공하는 제3 라인과 상기 제2 시점에 상기 제2 서브 픽셀에 상기 데이터 신호를 제공하는 제4 라인을 포함할 수 있다.
기타 실시 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서에 따른 표시 장치 및 표시 패널은, 복수의 서브 픽셀 각각의 배선이 각각에 인접한 라인에 연결되도록 연결 구조를 변경함에 기초하여 배선의 단선을 방지함으로써 표시 품질을 향상시킬 수 있다.
다만, 본 명세서에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시 예에 따른 표시 장치의 블록도이다.
도 2는 본 명세서의 일 실시 예에 따른 표시 장치의 서브 픽셀의 등가회로도의 예를 나타내는 도면이다.
도 3은 본 명세서의 일 실시 예에 따른 표시 장치의 서브 픽셀을 설명하기 위한 도면이다.
도 4는 본 명세서의 일 실시 예에 따른 표시 장치의 서브 픽셀의 연결 구조를 설명하기 위한 개념도이다.
도 5는 본 명세서의 일 실시 예에 따라 표시 장치에 제공되는 신호를 설명하기 위한 도면이다.
도 6 내지 8은 본 명세서의 일 실시 예에 따른 표시 장치의 서브 픽셀의 연결 구조를 보다 자세히 설명하기 위한 도면이다.
도 9는 본 명세서의 다른 실시 예에 따른 표시 장치의 서브 픽셀의 연결 구조를 설명하기 위한 개념도이다.
도 10은 본 명세서의 다른 실시 예에 따라 표시 장치에 제공되는 신호를 설명하기 위한 도면이다.
도 11 내지 13은 본 명세서의 다른 실시 예에 따른 표시 장치의 서브 픽셀의 연결 구조를 보다 자세히 설명하기 위한 도면이다.
도 14는 본 명세서의 다양한 실시 예에 따른 표시 장치의 서브 픽셀의 구조와 배치를 설명하기 위한 도면이다.
실시 예들에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
명세서 전체에서 기재된 “a, b, 및 c 중 적어도 하나”의 표현은, ‘a 단독’, ‘b 단독’, ‘c 단독’, ‘a 및 b’, ‘a 및 c’, ‘b 및 c’, 또는 ‘a, b, 및 c 모두’를 포괄할 수 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다.
본 명세서에서 실시 예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서의 실시 예가 도시된 사항에 제한되는 것은 아니다. 또한, 실시 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 실시 예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 또한, 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등과 같은 용어가 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 내에 서술된 각 구성의 면적, 길이, 또는 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시 예들 각각의 특징은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시할 수도 있고 연관 관계로 함께 실시할 수도 있다.
그리고 후술되는 용어들은 본 명세서의 실시에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 명세서의 화소 회로를 구성하는 트랜지스터는 산화물 TFT(Oxide Thin Film Transistor; Oxide TFT), 비정질 실리콘 TFT(a-Si TFT), 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) TFT 중 적어도 하나 이상을 포함할 수 있다.
이하의 실시 예들은 유기 발광 표시 장치를 중심으로 설명된다. 하지만, 본 발명의 실시 예들은 유기 발광 표시 장치에 제한되지 않고, 무기 발광 물질을 포함한 무기 발광 표시 장치에 적용될 수도 있다. 예를 들어, 본 발명의 실시 예들은 양자점(Quantum Dot) 표시장치에도 적용될 수 있다.
‘제1’, ‘제2’, ‘제3’과 같은 표현은 실시 예 별로 구성을 구분하기 위해 사용되는 용어로서 이러한 용어에 실시 예가 제한되는 것은 아니다. 따라서 동일한 용어라도 실시 예에 따라 다른 구성을 지칭할 수도 있음을 밝혀둔다. 예를 들어 도 1의 제1 서브픽셀회로와 도 2의 제1 서브픽셀회로는 각 도면에서 구성을 구분하여 설명하기 위한 용어로서 서로 동일한 구성을 지칭하는 것은 아닐 수도 있다.
이하에서는 도면을 참조하여 본 명세서의 실시 예들을 설명한다.
도 1은 본 명세서의 일 실시 예에 따른 표시 장치의 블록도이다.
본 명세서의 일 실시 예에 따른 표시 장치(100)는 전계발광 디스플레이 장치(Electroluminescent Display)가 적용될 수 있다. 전계발광 디스플레이 장치는 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치, 퀀텀닷 발광 다이오드(Quantum-dot Light Emitting Diode) 디스플레이 장치, 또는 무기 발광 다이오드(Inorganic Light Emitting Diode) 디스플레이 장치가 이용될 수 있다.
도 1을 참조하면, 표시 장치(100)는 영상 처리부(110), 타이밍 제어부(120), 데이터 드라이버(130), 게이트 드라이버(140) 및 표시 패널(150)을 포함할 수 있다.
영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 게이트 드라이버(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 드라이버(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 드라이버(130)는 타이밍 제어부(120)로부터 제공된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 제공되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 드라이버(130)는 데이터 라인들(DL1 ~ DLm)을 통해 데이터 신호(DATA)를 출력한다. 데이터 드라이버(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
게이트 드라이버(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트 신호(또는 스캔 신호)를 출력(또는 제공)한다. 스캔 드라이버(140)는 게이트 라인들(GL1 ~ GLn+1)을 통해 게이트 신호를 출력한다. 스캔 드라이버(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
도 1에서는 게이트 드라이버(140)가 표시 패널(150)의 일단에 배치되는 예를 나타내었으나, 이에 제한되는 것은 아니고 예를 들어 게이트 드라이버(140)는 복수로 구성되어 표시 패널(150)의 양단에 각각 배치될 수도 있다. 이러한 경우 양단에 배치되는 게이트 드라이버(140)는 하나의 게이트 라인에 동시에 양단에서 게이트 신호를 출력함으로써 신호 출력이 보다 신속하게 이루어지도록 할 수 있다.
표시 패널(150)은 데이터 드라이버(130) 및 게이트 드라이버(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀(SP)을 포함한다. 표시 패널(150)은 복수의 서브 픽셀(SP)를 포함할 수 있다. 하나의 픽셀은 복수의 서브 픽셀 중 적어도 일부로 구성될 수 있다. 예를 들어 하나의 픽셀은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀로 구성될 수 있다. 다른 예를 들면 하나의 픽셀은 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀로 구성될 수 있다. 각 서브픽셀(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2는 본 명세서의 일 실시예에 따른 표시 장치의 서브 픽셀의 등가회로도의 예를 나타내는 도면이다.
도 2를 참조하면, 본 명세서의 일 실시예에 따른 표시 장치의 서브픽셀(SP)은 제1 내지 제5 스위칭 트랜지스터(T1-T5), 구동 트랜지스터(DT), 스토리지 커패시터(Cstg), 및 발광 소자(ED)를 포함할 수 있다.
여기서, 발광 소자(ED)는 유기 발광 다이오드(Organic Light Emitting Diode) 등과 같이 스스로 빛을 낼 수 있는 자발광 소자일 수 있으나 이에 제한되는 것은 아니다.
본 명세서의 일 실시예에 따른 서브 픽셀(SP)에서, 제1 내지 제5 스위칭 트랜지스터(T1-T5) 및 구동 트랜지스터(DT)는 P형 트랜지스터일 수 있다. 다만, 이에 제한되는 것은 아니며 경우에 따라 제1 내지 제5 스위칭 트랜지스터(T1-T5) 및 구동 트랜지스터(DT) 중 적어도 하나는 N형 트랜지스터일 수 있다. 이러한 경우 후술하는 트랜지스터의 소스와 드레인의 위치는 서로 바뀔 수 있다.
P형 트랜지스터는 N형 트랜지스터에 비해 비교적 신뢰성이 높다. P형 트랜지스터의 경우, 드레인 전극이 고전위 구동 전압(VDD)으로 고정되어 있기 때문에 발광 소자(ED)에 흐르는 전류가 커패시터(Cstg)에 의해 흔들리지 않는다는 장점이 있다. 따라서 전류를 안정적으로 공급하기 쉽다.
예를 들어, P형 트랜지스터는 발광 소자(ED)의 애노드 전극과 연결될 수 있다. 이 때, 발광 소자(ED)에 연결된 트랜지스터(T4, T5)가 포화(Saturation) 영역에서 동작할 경우 발광 소자(ED)의 전류 및 문턱 전압의 변화에 상관없이 일정한 전류를 흘려줄 수 있으므로 신뢰성이 비교적 높다.
실시 예에서, 트랜지스터는 실리콘과 같은 반도체로부터 형성된 실리콘 트랜지스터(예를 들어, LTPS 또는 저온 폴리 실리콘으로 지칭되는 저온 프로세스를 이용하여 형성된 폴리 실리콘 채널을 갖는 트랜지스터)일 수 있다. 다만 이에 제한되는 것은 아니고 경우에 따라 트랜지스터는 산화물 트랜지스터로 구성될 수 있다. 산화물 트랜지스터는 실리콘 트랜지스터보다 상대적으로 누설 전류가 낮은 특징을 가지므로, 산화물 트랜지스터를 이용하여 트랜지스터를 구현하는 경우, 구동 트랜지스터(DT)의 게이트 전극으로부터 전류가 누설되는 것을 방지함으로써 플리커(fliker)와 같은 영상 품질의 불량을 감소시킬 수 있는 효과가 있다.
제1 스위칭 트랜지스터(T1)의 게이트 전극은 제1 스캔 신호(Scan1)를 공급받을 수 있다. 제1 스위칭 트랜지스터(T1)의 소스 전극은 데이터 전압(Vdata)을 공급받을 수 있다. 제1 스위칭 트랜지스터(T1)의 드레인 전극은 스토리지 커패시터(Cstg)와 연결될 수 있다.
제2 스위칭 트랜지스터(T2)의 게이트 전극은 제2 스캔 신호(Scan2)를 공급 받을 수 있다. 제2 스위칭 트랜지스터(T2)는 제2 스캔 신호(Scan2)에 의해 턴-온 되어, 스토리지 커패시터(Cstg)에 저장된 고전위 구동 전압(VDD)을 통해 구동 트랜지스터(DT)의 동작을 제어할 수 있다.
제3 스위칭 트랜지스터(T3)의 게이트 전극은 발광 신호(EM)를 공급받을 수 있다. 제3 스위칭 트랜지스터(T3)의 소스 전극은 기준 전압(Vref)을 공급받을 수 있다.
제4 스위칭 트랜지스터(T4)의 게이트 전극은 발광 신호(EM)를 공급받을 수 있다. 제4 스위칭 트랜지스터(T4)의 소스 전극은 구동 트랜지스터(DT)의 드레인 전극과 연결될 수 있다. 제4 스위칭 트랜지스터(T4)의 드레인 전극은 발광 소자(ED)의 애노드 전극과 연결될 수 있다. 제4 스위칭 트랜지스터(T4)는 발광 신호(EM)에 의해 턴-온 되어, 발광 소자(ED)의 애노드 전극에 구동 전류를 공급할 수 있다.
제5 스위칭 트랜지스터(T5)의 게이트 전극은 제2 스캔 신호(Scan2)를 공급받을 수 있다. 제5 스위칭 트랜지스터(T5)는 소스 전극은 기준 전압(Vref)을 공급받을 수 있다. 제5 스위칭 트랜지스터(T5)의 드레인 전극은 발광 소자(ED)의 애노드 전극과 연결될 수 있다.
구동 트랜지스터(DT)의 게이트 전극은 스토리지 커패시터(Cstg)에 연결되고, 드레인 전극은 제2 스위칭 트랜지스터(T2)의 소스 전극에 연결될 수 있다. 구동 트랜지스터(DT)의 소스 전극은 고전위 구동 전압(VDD)를 공급받을 수 있다.
발광 소자(ED)의 애노드 전극은 제5 스위칭 트랜지스터(T5)의 드레인 전극 및 제4 스위칭 트랜지스터(T4)의 드레인 전극과 연결되어 있다. 발광 소자(ED)의 캐소드 전극에는 저전위 구동 전압(VSS)이 공급될 수 있다.
실시 예에서, 발광 소자(ED)의 애노드 전극과 구동 트랜지스터(DRT)의 사이에 위치하며 발광 신호(EM)로 제어되는 제4 스위칭 트랜지스터(T4)를 턴-오프 시킨 상태에서 발광 소자(ED)의 애노드 전극에 기준 전압(Vref)을 공급하는 경우, 발광 소자(ED)의 애노드 전극은 리셋될 수 있다.
도 2에서는 6개의 트랜지스터(DT, T1, T2, T3, T4, T5)와 1개의 커패시터(Cstg)로 이루어지는 서브 픽셀(SP)을 예로서 나타내었다. 다만 이에 제한되는 것은 아니고, 서브 픽셀(SP)을 구성하는 트랜지스터와 커패시터의 구조 및 개수는 다양하게 변경될 수 있을 것이다. 또한, 실시 예에서, 복수의 서브 픽셀(SP) 각각이 동일한 구조로 되어 있을 수도 있고, 복수의 서브 픽셀(SP) 중 일부는 다른 구조로 되어 있을 수도 있다.
도 3은 본 명세서의 일 실시 예에 따른 표시 장치의 서브 픽셀을 설명하기 위한 도면이다. 구체적으로, 도 3은 표시 패널의 일부에 서브 픽셀(SP)에 대응하는 회로가 배치되는 예를 나타낸다. 도 3에서는 서브 픽셀(SP)의 발광 소자에 대응하는 구성은 생략되어 있다.
도 3의 제1 영역(310)은 도 2에서 설명한 등가회로도에서 발광 소자가 제외된 상태의 서브 픽셀(SP)에 대응하는 구성이 배치된 영역이다. 제2 영역(320), 제3 영역(330), 제4 영역(340), 제5 영역(350) 및 제6 영역(360)도 발광 소자가 제외된 상태의 서브 픽셀(SP)에 대응하는 구성이 배치된 영역에 대응한다.
도 3의 제1 영역(310)에 따르면, 서브 픽셀의 회로 구성은 제1 내지 제5 스위칭 트랜지스터(T1, … T5), 구동 트랜지스터(DT), 스토리지 커패시터(Cstg)를 포함할 수 있다. 제1 영역(310)과 같이 서브 픽셀의 회로 구성은 행렬을 이루어 배치될 수 있다. 예를 들어 제2 영역(320), 제3 영역(330), 제4 영역(340), 제5 영역(350) 및 제6 영역(360)에도 서브 픽셀의 회로 구성이 각각 배치될 수 있다.
실시 예에서, 하나의 서브 픽셀은 하나의 발광 소자에 대응할 수 있다. 이러한 경우 제1 영역(310) 내지 제6 영역(360) 각각에 대응하는 회로 구성은 서로 다른 서브 픽셀과 연결될 수 있다.
실시 예에서, 하나의 픽셀을 구성하는 서브 픽셀은 복수일 수 있다. 예를 들어 하나의 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀, 및 제3 서브 픽셀로 구성될 수 있다. 이러한 경우 제1 서브 픽셀, 제2 서브 픽셀, 및 제3 서브 픽셀 각각은 서로 다른 색을 발광함에 기초하여 하나의 픽셀이 다양한 색으로 표현되도록 한다. 예를 들어 제1 서브 픽셀은 적색을 발광하고, 제2 서브 픽셀은 녹색을 발광하며, 제3 서브 픽셀은 청색을 발광할 수 있다. 이와 같이 서브 픽셀 각각이 발광하기 위해서는 데이터 신호와 게이트 신호가 필요하다, 즉 하나의 서브 픽셀에 데이터 신호와 게이트 신호가 인가되면 서브 픽셀이 발광할 수 있다. 그렇기 때문에 서브 픽셀은 도 3에 도시된 회로 구성과 연결됨에 기초하여 게이트 신호와 데이터 신호를 제공받는다.
실시 예에서, 하나의 픽셀을 구성하는 제1 서브 픽셀은 제1 영역(310)에 대응하는 회로 구성과 연결되고, 제2 서브 픽셀은 제5 영역(350)에 대응하는 회로 구성과 연결되고, 제3 서브 픽셀은 제3 영역(330)에 대응하는 회로 구성과 연결될 수 있다. 제1 영역(310)에서 제1 서브 픽셀과 회로 구성이 연결되는 지점은 제1 지점(311)에 대응할 수 있다. 제3 영역(330)에서 제3 서브 픽셀과 회로 구성이 연결되는 지점은 제3 지점(331)에 대응할 수 있다. 제5 영역(350)에서 제1 서브 픽셀과 회로 구성이 연결되는 지점은 제5 지점(351)에 대응할 수 있다.
이러한 경우 제1 영역(310)과 제3 영역(330) 사이에 배치되는 제2 영역(320)에는 제1 영역(310)과 제3 영역(330)에 대응하는 픽셀과는 다른 픽셀의 서브 픽셀이 연결될 수 있다. 예를 들어, 제1 영역(310)에는 제1 픽셀의 제1 서브 픽셀이 연결되고, 제3 영역(330)에는 제1 픽셀의 제2 서브 픽셀이 연결될 수 있다. 제2 영역(320)에는 제2 픽셀의 제3 서브 픽셀이 연결될 수 있다. 다만 제2 영역(320)에 연결되는 서브 픽셀이 제1 영역(310)과 제3 영역(330)의 서브 픽셀과는 다른 픽셀에 속한다고 하더라도 제2 영역(320) 상에는 제1 영역(310) 및 제3 영역(330)에 대응하는 픽셀의 발광 소자의 적어도 일부(예: 애노드(anode)의 일부)가 배치될 수 있다. 이와 관련하여서는 후술하겠다.
도 4는 본 명세서의 일 실시 예에 따른 표시 장치의 서브 픽셀의 연결 구조를 설명하기 위한 개념도이다. 도 4는 표시 장치의 일부 구성을 개념적으로 나타낸다.
도 4를 참조하면, 표시 장치는 제1 구동회로(410, 420), 픽셀(예: 제1 픽셀(430), 제2 픽셀(440)) 및 복수의 라인(411, 412, 413, 414, 415)을 포함할 수 있다.
실시 예에서, 픽셀은 표시 장치의 표시 영역 상에 배치될 수 있다. 제1 구동회로(410, 420)는 표시 영역의 양단(예: 표시 장치 전면의 좌측과 우측)에 분리되어 배치될 수 있다. 다만 이에 제한되는 것은 아니고 제1 구동회로(410, 420)는 하나로 배치되거나, 2개 이상으로 분리되어 표시 장치의 서로 다른 위치에 배치될 수 있다.
제1 구동회로(410, 420)은 게이트 드라이버를 포함할 수 있다. 이러한 경우, 제1 구동회로(410, 420)는 게이트(gate) 신호(또는 스캔(scan) 신호)를 픽셀에 제공할 수 있다.
실시 예에서, 픽셀은 복수의 서브 픽셀(R, G, B)를 포함할 수 있다. 복수의 서브 픽셀 각각은 서로 다른 색을 발광할 수 있다. 예를 들어 적색 서브 픽셀은 적색(red, R)을 발광하고, 녹색 서브 픽셀은 녹색(green, G)을 발광하고, 청색 서브 픽셀은 청색(blue, 이하 B)을 발광할 수 있다.
경우에 따라 픽셀은 R, G, B 외의 다른 색을 발광하는 서브 픽셀을 더 포함할 수도 있다. 예를 들어 픽셀은 백색(white, W)을 발광하는 백색 서브 픽셀을 더 포함할 수 있다. 또는 픽셀에 포함되는 적어도 하나의 서브 픽셀은 R, G, B 이외의 다른 색을 발광할 수도 있다. 예를 들어 제1 서브 픽셀은 적색 대신 핑크색(pink, P)을 발광할 수 있다.
실시 예에서, 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 청색 서브 픽셀(B) 각각의 중심을 연결하는 가상의 선은 삼각형으로 나타날 수 있다. 이와 관련된 구체적인 예는 도 14를 참고할 수 있다.
실시 예에 따라, 적색 서브 픽셀(R)은 y축 상에서 녹색 서브 픽셀(G) 보다 상단에 배치될 수 있다. 즉, 청색 서브 픽셀(B)는 x축 상에서 적색 서브 픽셀(R)또는 녹색 서브 픽셀(G)과 나란히 배치될 수 있다.
복수의 라인(411, 412, 413, 414, 415) 각각은 제1 구동회로(410, 420)와 픽셀을 연결할 수 있다. 실시 예에서, 복수의 라인(411, 412, 413, 414, 415)은 각 라인에 인접한 서브 픽셀 중 적어도 하나를 제1 구동회로(410, 420)와 연결할 수 있다. 예를 들어 제1 라인(411)은 제1 픽셀(430)의 적어도 일부를 제1 구동회로(410, 420)와 연결시키고, 제2 라인(412)은 제1 픽셀(430)의 다른 일부와 제2 픽셀(440)의 적어도 일부를 제1 구동회로(410, 420)와 연결시킬 수 있다.
실시 예에서, 복수의 라인(411, 412, 413, 414, 415)을 통해 제1 구동회로(410, 420)의 신호가 픽셀로 제공될 수 있다. 제1 구동회로(410, 420)의 신호는 예를 들면 게이트(gate) 신호(또는 스캔(scan) 신호)를 포함할 수 있다. 제1 구동회로(410, 420)의 신호는 제1 라인(411)부터 제5 라인(415)까지 순차적으로 제공될 수 있다. 예를 들어 제1 라인(411)에 대해 n 시점에 신호가 제공되면, 제2 라인(412)에 대해 n+1 시점에 신호가 제공되고, 제5 라인(415)에 대해 n+5 시점에 신호가 제공될 수 있다.
이 때, 하나의 시점은 기지정된 시간 간격일 수 있다. 예를 들어 n시점이 기준 시점(또는 특정 시각)인 경우 추가되는 1 시점은 기지정된 시간 간격, 예를 들어 0.01초에 대응할 수 있다. 기지정된 시간 간격은 명세서의 예에 제한되지 않고 다양한 시간 간격이 적용될 수 있다.
실시 예에서, 제1 라인(411)은 픽셀이 배치되는 영역의 최상단에 배치되는 라인에 대응할 수 있다. 이러한 경우 제1 라인(411)의 상단에는 서브 픽셀(또는 픽셀)이 존재하지 않을 수 있다. 그러므로 제1 라인(411)에 연결되는 서브 픽셀은 제1 라인(411)의 하단에 배치되는 서브 픽셀 중 적어도 하나를 포함할 수 있다.
예를 들어, 제1 라인(411)에 연결되는 서브 픽셀은 제1 라인(411)의 하단에 배치되는 서브 픽셀 중 제1 라인(411)으로부터 소정 거리 범위 내에 배치되는 서브 픽셀에 대응할 수 있다. 보다 구체적으로 예를 들면 제1 라인(411)에 연결되는 서브 픽셀은 제1 픽셀(430)의 적색 서브 픽셀(R)과 청색 서브 픽셀(B)를 포함할 수 있다.
실시 예에서, 제1 라인(411)에 연결되지 않은 제1 픽셀(430)의 녹색 서브 픽셀(G)은 제2 라인(412)에 연결될 수 있다. 또한, 제2 라인(412)은 제2 픽셀(440) 중 제2 라인(412)으로부터 소정 거리 범위 내에 배치되는 서브 픽셀과 더 연결될 수 있다. 예를 들어 제2 라인(412)은 제2 픽셀(440)의 적색 서브 픽셀(R)과 청색 서브 픽셀(B)과 연결될 수 있다. 제2 픽셀(440)의 서브 픽셀 중 제2 라인(412)과 연결되지 않은 서브 픽셀은 제3 라인(413)과 연결될 수 있다.
실시 예에서, 제5 라인(415)은 최하단에 배치되는 라인일 수 있다. 이러한 경우 제5 라인(415)의 하단에는 픽셀이 배치되지 않을 수 있다. 제5 라인(415)은 도시된 바와 같이 제5 라인(415)의 상단에 배치되는 서브 픽셀 중 하나와 연결될 수 있다. 예를 들어, 제5 라인(415)은 제5 라인(415)의 상단에 배치되는 픽셀의 녹색 서브 픽셀(G)과 연결될 수 있다.
한편, 본 명세서의 실시 예에서 방향을 나타내는 용어, 예를 들어 상단, 하단, 좌측, 우측과 같은 용어는 실시 예에 따라 다른 방향을 나타낼 수도 있다. 예를 들어 상단은 좌측으로 하단은 우측으로 읽힐 수도 있으므로, 이러한 예에 실시 예가 제한되지는 않는다.
도시하지는 않았으나, 표시 장치는 제2 구동회로를 더 포함할 수 있다. 제2 구동회로는 데이터 신호를 픽셀에 제공할 수 있다. 예를 들어, 제2 구동 회로는 데이터 신호를 제공하는 라인(이하, 데이터 라인)을 통해 픽셀과 연결될 수 있다. 제2 구동 회로는 데이터 라인을 통해 픽셀에 데이터 신호를 제공할 수 있다. 이 때, 데이터 신호는 서브 픽셀 별로 제공될 수 있다. 예를 들어 제2 구동회로는 제1 시점에 적색 서브 픽셀(R)과 청색 서브 픽셀(B)로 데이터 신호를 제공하고, 제2 시점에 녹색 서브 픽셀(G)로 데이터 신호를 제공할 수 있다.
여기서, 제1 시점과 제2 시점은 기지정된 시간 간격을 가지는 순차적인 시점에 대응할 수 있다. 예를 들어 n 시점이 제1 시점에 대응하면, n+1 시점이 제2 시점에 대응할 수 있다.
도 5는 본 명세서의 일 실시 예에 따라 표시 장치에 제공되는 신호를 설명하기 위한 도면이다. 구체적으로, 도 5는 본 명세서의 일 실시 예에 따른 표시 장치에서 제1 구동회로로부터 픽셀로 제공되는 신호의 타이밍을 설명하기 위한 도면이다.
도 5를 참고하면, 표시 장치의 픽셀이 발광되는 구간을 디스플레이 프레임(display frame)이라 지칭될 수 있다. 디스플레이 프레임은 복수의 서브 프레임으로 구분될 수 있다. 이 때 하나의 프레임은 도 4에서 상술한 하나의 시점에 대응하는 것일 수 있다. 예를 들어 n시점은 n번째 서브 프레임에 대응하고, n+1시점은 n+1번째 서브 프레임에 대응할 수 있다. 하나의 서브 프레임은 10us에 대응할 수 있으나 이에 제한되는 것은 아니다.
도 5를 참고하면, 실시 예에서, 디스플레이 프레임 내에서 제1 구동회로(예: 게이트 드라이버)는 GQRST, G1VST, G1CLK1~4, GVGH 및 GVGL이라는 신호를 제공할 수 있다. 여기서, GQRST는 제1 구동회로를 초기화하기 위한 신호이고, G1VST는 구동회로의 첫번째 단을 켜기 위한 신호이고, G1CLK1~4는 동기화 신호이다. GVGH는 하이(high) 신호로 구동회로의 내부 트랜지스터를 오프(off)해주기 위한 신호이고, GVGL는 로우(low) 신호로 구동회로의 내부 트랜지스터을 온(on)해주기 위한 신호이다.
디스플레이 프레임 내에서 제2 구동회로(예: 데이터 드라이버)는 서브 픽셀 각각에 대해 데이터 신호를 제공할 수 있다. 예를 들어 제2 구동회로는 제1 시점에 적색 서브 픽셀(R)과 청색 서브 픽셀(B)로 데이터 신호(도 5의 RB En)를 제공할 수 있다. 제2 구동회로는 제2 시점에 녹색 서브 픽셀(G)로 데이터 신호(도 5의 G En)를 제공할 수 있다. 제2 시점은 제1 시점 보다 하나의 서브 프레임이 지연된 시점에 대응할 수 있다. 즉, 제1 시점이 n번째 서브 프레임인 경우, 제2 시점은 n+1번째 서브 프레임에 대응할 수 있다.
도 6은 제1 구동회로의 복수의 라인 중 최상단에 배치되는 라인에 대한 서브 픽셀의 연결을 설명하기 위한 도면이다.
도 6을 참조하면, 제1 라인(610)은 제1 구동회로의 최상단에 배치되는 라인일 수 있다. 예를 들어 제1 구동회로와 픽셀을 연결하는 복수의 라인이 y축을 기준으로 배치되는 경우 제1 라인(610)은 복수의 라인 중 최상단에 배치되는 라인에 대응할 수 있다. 제2 라인(620)은 제1 라인(610) 보다 아래에 배치되는 라인에 대응할 수 있다. 다른 예로, 제1 구동회로와 연결되는 복수의 라인이 k개인 경우 제1 라인(610)은 첫번째 라인에 대응하고, 제2 라인(620)은 두번째 라인에 대응할 수 있다.
실시 예에서, 제1 라인(610) 보다 위쪽에는 더미(dummy) 픽셀이 배치될 수 있다. 제1 라인(610)은 제1 라인(610) 보다 아래쪽에 배치되는 픽셀들 각각에 포함되는 적어도 하나의 서브 픽셀과 연결될 수 있다. 예를 들어 제1 라인(610)은 제1 라인(610) 보다 아래쪽에 배치되는 제1 픽셀(615)의 적색 서브 픽셀(R) 및 청색 서브 픽셀(B)과 연결될 수 있다.
제1 픽셀(615)의 적색 서브 픽셀(R)과 청색 서브 픽셀(B)이 제1 라인(610)과 컨택(contact)하는 부분(예: 제1 컨택홀(601), 제3 컨택홀(603))은 적색 서브 픽셀(R)과 청색 서브 픽셀(B)의 x축 상 배치에 대응하여 배치될 수 있다. 즉, 적색 서브 픽셀(R)이 왼쪽에 배치되고 청색 서브 픽셀(B)이 오른쪽에 배치되는 경우, 제1 라인(610) 상에서 상기 제1 컨택홀(601)이 왼쪽에 배치되고 제3 컨택홀(603) 오른쪽에 배치될 수 있다.
도시하지는 않았으나, 실시 예에 따라 제1 라인(610)의 상단에는 더미(dummy) 픽셀이 배치될 수 있다. 이러한 경우 더미 픽셀과 제1 라인(610)이 연결될 수 있고, 더미 픽셀과 제1 라인(610)이 컨택하는 부분이 제1 라인(610) 상에 배치될 수 있다. 예를 들어 더미 픽셀과 제1 라인(610)이 컨택하는 부분이 제1 컨택홀(601)과 제3 컨택홀(603) 사이에 배치될 수 있다.
실시 예에서, 제2 라인(620)은 제1 라인(610)의 하단에 배치되는 라인일 수 있다. 제2 라인(620)은 제1 라인(610) 보다 하나의 서브 프레임만큼 지연된 시점에 제1 구동회로로부터 제공되는 신호(예: 게이트 신호)를 제공할 수 있다.
실시 예에서, 제1 픽셀(615)의 녹색 서브 픽셀(G)은 제2 라인(620)과 연결될 수 있다. 이러한 경우, 녹색 서브 픽셀(G)이 제2 라인(620)과 컨택하는 부분, 즉 제2 컨택홀(602)은 제2 라인(620) 상에 배치될 수 있다.
또한, 실시 예에서, 제2 라인(620)에는 제2 라인(620)의 하단에 배치되는 제2 픽셀(625)의 적색 서브 픽셀(R)과 청색 서브 픽셀(B)이 더 연결될 수 있다. 이러한 경우 제2 라인(620) 상의 적색 서브 픽셀(R)의 제4 컨택홀(621)과 청색 서브 픽셀(B)의 제6 컨택홀(623) 사이에 녹색 서브 픽셀(G)의 제2 컨택홀(602)이 배치될 수 있다.
도 7은 상기 복수의 라인 중 중간에 배치되는 라인과 서브 픽셀의 연결관계를 설명하기 위한 도면이다.
도 7을 참조하면, 제1 구동회로와 연결되는 복수의 라인이 k개인 경우, 제3 라인(710)은 제1 구동회로의 복수의 라인 중 n(n은 k보다 작은 자연수)번째 라인이고, 제4 라인(720)은 제1 구동회로의 복수의 라인 중 n+1 번째 라인일 수 있다. 이러한 경우 도시된 바와 같이 제3 라인(710)과 제4 라인(720) 사이에 배치되는 제3 픽셀(715)의 적색 서브 픽셀(R)과 청색 서브 픽셀(B)은 제3 라인(710)과 연결되고, 제3 픽셀(715)의 녹색 서브 픽셀(G)은 제4 라인(720)과 연결될 수 있다.
도 8은 상기 복수의 라인 중 최하단에 배치되는 라인과 서브 픽셀의 연결관계를 설명하기 위한 도면이다.
도 8을 참조하면, 제1 구동회로와 연결되는 복수의 라인이 k+1개인 경우, 제5 라인(810)은 k번째 라인에 대응하고, 제6 라인(820)은 k+1번째 라인에 대응할 수 있다. 이러한 경우, 제5 라인(810)과 제6 라인(820) 사이에 배치되는 제4 픽셀(815)의 적색 서브 픽셀(R)과 청색 서브 픽셀(B)은 제5 라인(810)에 연결되고 제4 픽셀(815)의 녹색 서브 픽셀(G)은 제6 라인(820)에 연결될 수 있다.
제6 라인(820) 보다 아래쪽에는 발광 가능한 픽셀이 배치되지 않을 수 있다. 이에 따라 제6 라인(820)은 제4 픽셀(815)을 포함하여 제6 라인(820)에 인접하여 배치되는 픽셀의 녹색 서브 픽셀(G)과만 연결될 수 있다. 이러한 경우 제6 라인(820) 상에는 제6 라인(820)에 인접하여 배치되는 녹색 서브 픽셀(G)과 연결되는 컨택홀이 배치될 수 있다. 제6 라인(820) 상에는 적색 서브 픽셀(R) 및 청색 서브 픽셀(B)과 연결되는 컨택홀은 생략될 수 있다.
도 9는 본 명세서의 다른 실시 예에 따른 표시 장치의 서브 픽셀의 연결 구조를 설명하기 위한 개념도이다. 도 9는 도 4와는 구분되는 실시 예에 대한 것으로, 본 명세서의 표시 장치의 일부 구성을 개념적으로 나타낸다. 이하 도 9에서는 앞서 서술한 내용과 중복되는 내용이 생략될 수 있다.
도 9를 참조하면, 표시 장치는 적어도 2개의 부분으로 구분되는 제1 구동회로(910, 920), 픽셀(예: 제1 픽셀(930), 제2 픽셀(940)) 및 복수의 라인(911, 912, 913, 914, 915)을 포함할 수 있다.
실시 예에서, 픽셀(930, 940)은 표시 장치의 표시 영역 상에 배치될 수 있다. 제1 구동회로(910, 920)는 표시 영역의 양단(예: 표시 장치 전면의 좌측과 우측)에 분리되어 배치될 수 있다. 다만 이에 제한되는 것은 아니고 제1 구동회로(910, 920)는 하나로 배치되거나, 2개 이상으로 분리되어 표시 장치의 서로 다른 위치에 배치될 수 있다.
제1 구동회로(910, 920)은 게이트 드라이버를 포함할 수 있다. 제1 구동회로(910, 920)는 게이트(gate) 신호(또는 스캔(scan) 신호)를 픽셀에 공급할 수 있다.
실시 예에서, 픽셀은 복수의 서브 픽셀(R, G, B)를 포함할 수 있다. 복수의 서브 픽셀 각각은 서로 다른 색을 발광할 수 있다. 예를 들어 적색 서브 픽셀은 적색(red, 이하 R)을 발광하고, 녹색 서브 픽셀은 녹색(green, 이하 G)을 발광하고, 청색 서브 픽셀은 청색(blue, 이하 B)을 발광할 수 있다.
복수의 라인(911, 912, 913, 914, 915) 각각은 제1 구동회로(910, 920)와 픽셀을 연결할 수 있다. 실시 예에서, 복수의 라인(911, 912, 913, 914, 915)은 각 라인에 인접한 서브 픽셀 중 적어도 하나를 제1 구동회로(910, 920)와 연결할 수 있다. 예를 들어, 제1 라인(911)은 제1 픽셀(930)의 적어도 일부를 제1 구동회로(910, 920)와 연결시키고, 제2 라인(912)은 제1 픽셀(930)의 다른 일부와 제2 픽셀(940)의 적어도 일부를 제1 구동회로(910, 920)와 연결시킬 수 있다.
실시 예에서, 제1 라인(911)은 픽셀이 배치되는 영역의 최상단에 배치되는 라인에 대응할 수 있다. 이러한 경우 제1 라인(911)의 상단에는 서브 픽셀(또는 픽셀)이 존재하지 않을 수 있다. 그러므로 제1 라인(911)에 연결되는 서브 픽셀은 제1 라인(911)의 하단에 배치되는 서브 픽셀 중 적어도 하나를 포함할 수 있다.
예를 들어, 제1 라인(911)에 연결되는 서브 픽셀은 제1 라인(911)의 하단에 배치되는 서브 픽셀 중 제1 라인(911)으로부터 소정 거리 범위 내에 배치되는 서브 픽셀에 대응할 수 있다. 보다 구체적으로 예를 들면 제1 라인(911)에 연결되는 서브 픽셀은 제1 픽셀(930)의 적색 서브 픽셀(R)을 포함할 수 있다. 이러한 경우 제1 픽셀(930)에 포함되는 서브 픽셀 중 제1 라인(911)과 연결되지 않은 서브 픽셀은 제2 라인(912)에 연결될 수 있다.
다른 예를 들면, 제1 라인(911)에 연결되는 서브 픽셀은 제1 라인(911)의 하단에 배치되는 서브 픽셀 중 제1 라인(911)으로부터 서브 픽셀의 중심점까지의 거리가 소정 거리 범위 내에 속하는 서브 픽셀에 대응할 수 있다. 이러한 경우, 제1 라인(911)의 하단에 배치되는 서브 픽셀 중 제1 라인(911)으로부터 서브 픽셀의 중심점까지의 거리가 소정 거리 범위를 초과하는 서브 픽셀은 제2 라인(912)과 연결될 수 있다.
실시 예에서, 제5 라인(915)은 최하단에 배치되는 라인일 수 있다. 이러한 경우 제5 라인(915)의 하단에는 픽셀이 배치되지 않을 수 있다. 제5 라인(915)은 도시된 바와 같이 제5 라인(915)의 상단에 배치되는 서브 픽셀 중 하나와 연결될 수 있다. 예를 들어, 제5 라인(915)은 제5 라인(915)의 상단에 배치되는 픽셀의 녹색 서브 픽셀(G)과 연결될 수 있다.
도시하지는 않았으나, 표시 장치는 제2 구동회로를 더 포함할 수 있다. 제2 구동회로는 데이터 신호를 픽셀에 제공할 수 있다. 예를 들어, 제2 구동 회로는 데이터 신호를 제공하는 라인(이하 데이터 라인)을 통해 픽셀과 연결될 수 있다. 제2 구동 회로는 데이터 라인을 통해 픽셀에 데이터 신호를 제공할 수 있다. 이 때, 데이터 신호는 서브 픽셀 별로 제공될 수 있다. 예를 들어 제2 구동회로는 제1 시점에 적색 서브 픽셀(R)로 데이터 신호를 제공하고, 제2 시점에 녹색 서브 픽셀(G)과 청색 서브 픽셀(B)로 데이터 신호를 제공할 수 있다.
여기서, 제1 시점과 제2 시점은 기지정된 시간 간격을 가지는 순차적인 시점에 대응할 수 있다. 예를 들어 n시점이 제1 시점에 대응하면, n+1시점이 제2 시점에 대응할 수 있다.
도 10은 본 명세서의 다른 실시 예에 따라 표시 장치에 제공되는 신호를 설명하기 위한 도면이다. 구체적으로, 도 10은 본 명세서의 다른 실시 예에 따른 표시 장치에서 제1 구동회로로부터 픽셀로 제공되는 신호의 타이밍을 설명하기 위한 도면이다. 이하에서는 도 5에서 서술한 내용과 중복되는 내용이 생략될 수 있다.
도 10을 참고하면, 표시 장치의 픽셀이 발광되는 구간을 디스플레이 프레임(display frame)이라 지칭될 수 있다. 디스플레이 프레임은 복수의 서브 프레임으로 구분될 수 있다. 이 때 하나의 프레임은 도 9에서 상술한 하나의 시점에 대응하는 것일 수 있다. 예를 들어 n시점은 n번째 서브 프레임에 대응하고, n+1시점은 n+1번째 서브 프레임에 대응할 수 있다. 하나의 서브 프레임은 10us에 대응할 수 있으나 이에 제한되는 것은 아니다.
디스플레이 프레임 내에서 제2 구동회로(예: 데이터 드라이버)는 서브 픽셀 각각에 대해 데이터 신호를 제공할 수 있다. 예를 들어 제2 구동회로는 제1 시점에 적색 서브 픽셀(R)로 데이터 신호(도 10의 R En)를 제공할 수 있다. 제2 구동회로는 제2 시점에 녹색 서브 픽셀(G)과 청색 서브 픽셀(B)로 데이터 신호(도 10의 BG En)를 제공할 수 있다. 제2 시점은 제1 시점 보다 하나의 서브 프레임이 지연된 시점에 대응할 수 있다. 즉, 제1 시점이 n번째 서브 프레임인 경우, 제2 시점은 n+1번째 서브 프레임에 대응할 수 있다.
도 11은 제1 구동회로의 복수의 라인 중 최상단에 배치되는 라인에 대한 서브 픽셀의 연결을 설명하기 위한 도면이다.
도 11을 참조하면, 제1 라인(1110)은 제1 구동회로의 최상단에 배치되는 라인일 수 있다. 예를 들어 제1 구동회로와 픽셀을 연결하는 복수의 라인이 y축을 기준으로 배치되는 경우 제1 라인(1110)은 복수의 라인 중 최상단에 배치되는 라인에 대응할 수 있다. 제2 라인(1120)은 제1 라인(1110) 보다 아래에 배치되는 라인에 대응할 수 있다. 다른 예로, 제1 구동회로와 연결되는 복수의 라인이 k개인 경우 제1 라인(1110)은 첫번째 라인에 대응하고, 제2 라인(1120)은 두번째 라인에 대응할 수 있다.
실시 예에서, 제1 라인(1110) 보다 위쪽에는 더미(dummy) 픽셀이 배치될 수 있다. 제1 라인(1110)은 제1 라인(1110) 보다 아래쪽에 배치되는 픽셀들 각각에 포함되는 적어도 하나의 서브 픽셀과 연결될 수 있다. 예를 들어 제1 라인(1110)은 제1 라인(1110) 보다 아래쪽에 배치되는 제1 픽셀(1115)의 적색 서브 픽셀(R)과 연결될 수 있다.
도시하지는 않았으나, 실시 예에 따라 제1 라인(1110)의 상단에는 더미(dummy) 픽셀이 배치될 수 있다. 이러한 경우 더미 픽셀과 제1 라인(1110)이 연결될 수 있고, 더미 픽셀과 제1 라인(1110)이 컨택하는 부분이 제1 라인(1110) 상에 배치될 수 있다. 예를 들어 더미 픽셀과 제1 라인(1110)이 컨택하는 부분이 제1 컨택홀(1101)의 우측(예: 제1 지점(1105))에 배치될 수 있다.
실시 예에서, 제1 픽셀(1115)의 녹색 서브 픽셀(G)과 청색 서브 픽셀(B)은 제2 라인(1120)과 연결될 수 있다. 이러한 경우, 녹색 서브 픽셀(G)이 제2 라인(1120)과 컨택하는 부분인 제2 컨택홀(1102)과 청색 서브 픽셀(B)이 제2 라인(1120)과 컨택하는 부분인 제3 컨택홀(1103)은 제2 라인(1120) 상에 배치될 수 있다.
또한, 실시 예에서, 제2 라인(1120)에는 제2 라인(1120)의 하단에 배치되는 제2 픽셀(1125)의 적색 서브 픽셀(R)이 더 연결될 수 있다. 이러한 경우 제2 라인(1120) 상의 적색 서브 픽셀(R)의 제4 컨택홀(1121)은 녹색 서브 픽셀(G)의 제2 컨택홀(1102)의 좌측에 배치될 수 있다.
도 12는 상기 복수의 라인 중 중간에 배치되는 라인과 서브 픽셀의 연결관계를 설명하기 위한 도면이다. 이하에서는 도 7에서 서술한 내용과 중복되는 내용이 생략될 수 있다.
도 12를 참조하면, 제1 구동회로와 연결되는 복수의 라인이 k개인 경우, 제3 라인(1210)은 제1 구동회로의 복수의 라인 중 n(n은 k보다 작은 자연수)번째 라인이고, 제4 라인(1220)은 제1 구동회로의 복수의 라인 중 n+1번째 라인일 수 있다. 이러한 경우 도시된 바와 같이 제3 라인(1210)과 제4 라인(1220) 사이에 배치되는 제3 픽셀(1215)의 적색 서브 픽셀(R)은 제3 라인(1210)과 연결되고, 제3 픽셀(1215)의 녹색 서브 픽셀(G)과 청색 서브 픽셀(B)은 제4 라인(1220)과 연결될 수 있다.
도 13은 상기 복수의 라인 중 최하단에 배치되는 라인과 서브 픽셀의 연결관계를 설명하기 위한 도면이다.
도 13을 참조하면, 제1 구동회로와 연결되는 복수의 라인이 k개인 경우, 제5 라인(1310)은 k-1번째 라인에 대응하고, 제6 라인(1320)은 k번째 라인에 대응할 수 있다. 이러한 경우, 제5 라인(1310)과 제6 라인(1320) 사이에 배치되는 제4 픽셀(1315)의 적색 서브 픽셀(R)은 제5 라인(1310)에 연결되고 제4 픽셀(1315)의 녹색 서브 픽셀(G)과 청색 서브 픽셀(B)은 제6 라인(1320)에 연결될 수 있다.
제6 라인(1320) 보다 아래쪽에는 발광 가능한 픽셀이 배치되지 않을 수 있다. 이에 따라 제6 라인(1320)은 제4 픽셀(1315)을 포함하여 제6 라인(1320)에 인접하여 배치되는 픽셀의 녹색 서브 픽셀(G) 및 청색 서브 픽셀(B)과만 연결될 수 있다. 이러한 경우 제6 라인(1320) 상에는 제6 라인(1320)에 인접하여 배치되는 녹색 서브 픽셀(G)과 연결되는 컨택홀이 배치될 수 있다. 제6 라인(1320) 상에는 적색 서브 픽셀(R)과 연결되는 컨택홀이 생략될 수 있다.
도 14는 본 명세서의 다양한 실시 예에 따른 표시 장치의 서브 픽셀의 구조와 배치를 설명하기 위한 도면이다.
도 14의 참조번호 1410에 의하면, 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 및 청색 서브 픽셀(B) 각각의 중심점은 삼각형의 형상을 이루도록 배치될 수 있다. 참조번호 1410에 의하면 적색 서브 픽셀(R)과 녹색 서브 픽셀(G)은 삼각형의 형상을 가질 수 있다. 청색 서브 픽셀(B)은 마름모의 형상을 가질 수 있다.
실시 예에서, 각 서브 픽셀은 다양한 형상으로 구현될 수 있다. 일 예로, 참조번호 1420과 같이, 적색 서브 픽셀(R)과 녹색 서브 픽셀(G)은 사각형의 형상을 가지고, 청색 서브 픽셀(B)은 마름모의 형상을 가질 수 있다. 다른 예로, 참조번호 1430과 같이, 적색 서브 픽셀(R)과 녹색 서브 픽셀(G)은 사다리꼴의 형상을 가지고, 청색 서브 픽셀(B)은 마름모의 형상을 가질 수 있다.
다만, 도 14에서 서술된 바에 서브 픽셀의 배치나 형상이 제한되는 것은 아니고, 다양한 형태로 구현될 수 있다.
본 명세서의 실시 예에 따른 표시 장치는, 픽셀을 구성하는 서브 픽셀이 각각에 인접한 게이트 라인에 연결되도록 함으로써 서브 픽셀이 모두 하나의 게이트 라인에 연결되는 경우에 발생가능한 쇼트(short) 문제를 방지할 수 있다.
구체적으로 설명하면, 일 실시 예에 따른 표시 장치의 픽셀을 구성하는 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 및 청색 서브 픽셀(B) 중 적색 서브 픽셀(R)과 청색 서브 픽셀(B)은 픽셀의 위쪽에 배치되는 라인, 예를 들어 n번째 라인에 연결될 수 있다. 반면에 동일한 픽셀을 구성하는 녹색 서브 픽셀(G)은 픽셀의 아래쪽에 배치되는 라인, 예를 들어 n+1번째 라인에 연결될 수 있다. 이러한 경우, 녹색 서브 픽셀(G)이 n번째 라인에 연결되기 위해 적색 서브 픽셀(R)과 청색 서브 픽셀(B) 사이로 연장될 필요가 없어 쇼트 결함을 방지할 수 있다.
본 명세서의 일 실시 예에 따른 표시 장치는, 제1 시점에 제1 라인을 통해 게이트 신호를 제공하고 제2 시점에 제2 라인을 통해 상기 게이트 신호를 제공하는 제1 구동회로; 상기 제1 라인과 연결되는 제1 서브 픽셀, 상기 제2 라인과 연결되는 제2 서브 픽셀 및 상기 제1 라인과 연결되는 제3 서브 픽셀을 포함하는 제1 픽셀이 배치되는 표시 패널; 및 상기 제1 시점에 상기 제1 서브 픽셀과 상기 제3 서브 픽셀에 데이터 신호를 제공하고, 상기 제2 시점에 상기 제2 서브 픽셀에 상기 데이터 신호를 제공하는 제2 구동회로를 포함할 수 있다.
또한, 상기 제1 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응할 수 있다.
또한, 상기 제1 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응할 수 있다.
또한, 상기 제1 서브 픽셀은 y축 상에서 상기 제2 서브 픽셀 보다 상단에 배치될 수 있다.
또한, 상기 제1 서브 픽셀, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀 각각의 중심을 연결하는 가상의 선은 삼각형으로 나타날 수 있다.
또한, 상기 제1 시점과 상기 제2 시점은 연속될 수 있다.
또한, 상기 제1 구동회로는 게이트 드라이버를 포함하고, 상기 제2 구동회로는 데이터 드라이버를 포함할 수 있다.
또한, 상기 제1 구동회로와 연결되어 상기 표시 장치에 포함되는 복수의 서브 픽셀에 상기 게이트 신호를 제공하는 n+1(n은 0 또는 자연수)개의 게이트 라인과, 상기 제2 구동회로와 연결되어 상기 복수의 서브 픽셀에 상기 데이터 신호를 제공하는 m(m은 0 또는 자연수)개의 데이터 라인을 포함할 수 있다.
또한, 상기 게이트 라인은 상기 제1 라인과 상기 제2 라인을 포함할 수 있다.
본 명세서의 일 실시 예에 따른 표시 패널은, 제1 시점에 게이트 신호를 제공하는 제1 라인과 제2 시점에 상기 게이트 신호를 제공하는 제2 라인; 상기 제1 라인과 연결되는 제1 서브 픽셀, 상기 제2 라인과 연결되는 제2 서브 픽셀 및 상기 제1 라인과 연결되는 제3 서브 픽셀을 포함하는 제1 픽셀; 및 상기 제1 시점에 상기 제1 서브 픽셀과 상기 제3 서브 픽셀에 데이터 신호를 제공하는 제3 라인과 상기 제2 시점에 상기 제2 서브 픽셀에 상기 데이터 신호를 제공하는 제4 라인을 포함할 수 있다.
또한, 상기 제1 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응할 수 있다.
또한, 상기 제1 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응할 수 있다.
또한, 상기 제1 서브 픽셀은 y축 상에서 상기 제2 서브 픽셀 보다 상단에 배치될 수 있다.
또한, 상기 제1 서브 픽셀, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀 각각의 중심을 연결하는 가상의 선은 삼각형으로 나타날 수 있다.
또한, 상기 제1 시점과 상기 제2 시점은 연속될 수 있다.
또한, 상기 제1 라인과 상기 제2 라인은 제1 구동회로와 연결되고, 상기 제3 라인과 상기 제4 라인은 제2 구동회로와 연결될 수 있다.
또한, 상기 제1 구동회로는 게이트 드라이버를 포함하고, 상기 제2 구동회로는 데이터 드라이버를 포함할 수 있다.
또한, 상기 제1 구동회로와 연결되어 상기 표시 장치에 포함되는 복수의 서브 픽셀에 상기 게이트 신호를 제공하는 n+1(n은 자연수)개의 게이트 라인과, 상기 제2 구동회로와 연결되어 상기 복수의 서브 픽셀에 상기 데이터 신호를 제공하는 m(m은 자연수)개의 데이터 라인을 포함할 수 있다.
또한, 상기 게이트 라인은 상기 제1 라인과 상기 제2 라인을 포함하고, 상기 데이터 라인은 상기 제3 라인과 상기 제4 라인을 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시 예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 영상 처리부
120: 타이밍 제어부 130: 데이터 드라이버
140: 게이트 드라이버 150: 표시 패널

Claims (19)

  1. 제1 시점에 제1 라인을 통해 게이트 신호를 제공하고 제2 시점에 제2 라인을 통해 상기 게이트 신호를 제공하는 제1 구동회로;
    상기 제1 라인과 연결되는 제1 서브 픽셀, 상기 제2 라인과 연결되는 제2 서브 픽셀 및 상기 제1 라인과 연결되는 제3 서브 픽셀을 포함하는 제1 픽셀이 배치되는 표시 패널; 및
    상기 제1 시점에 상기 제1 서브 픽셀과 상기 제3 서브 픽셀에 데이터 신호를 제공하고, 상기 제2 시점에 상기 제2 서브 픽셀에 상기 데이터 신호를 제공하는 제2 구동회로를 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응하는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응하는, 표시 장치.
  4. 제1항에 있어서,
    상기 제1 서브 픽셀은 y축 상에서 상기 제2 서브 픽셀 보다 상단에 배치되는, 표시 장치.
  5. 제1항에 있어서,
    상기 제1 서브 픽셀, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀 각각의 중심을 연결하는 가상의 선은 삼각형으로 나타나는, 표시 장치.
  6. 제1항에 있어서,
    상기 제1 시점과 상기 제2 시점은 연속되는, 표시 장치.
  7. 제1항에 있어서,
    상기 제1 구동회로는 게이트 드라이버를 포함하고,
    상기 제2 구동회로는 데이터 드라이버를 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1 구동회로와 연결되어 상기 표시 장치에 포함되는 복수의 서브 픽셀에 상기 게이트 신호를 제공하는 n+1(n은 0 또는 자연수)개의 게이트 라인과,
    상기 제2 구동회로와 연결되어 상기 복수의 서브 픽셀에 상기 데이터 신호를 제공하는 m(m은 0 또는 자연수)개의 데이터 라인을 포함하는, 표시 장치.
  9. 제8항에 있어서,
    상기 게이트 라인은 상기 제1 라인과 상기 제2 라인을 포함하는, 표시 장치.
  10. 제1 시점에 게이트 신호를 제공하는 제1 라인과 제2 시점에 상기 게이트 신호를 제공하는 제2 라인;
    상기 제1 라인과 연결되는 제1 서브 픽셀, 상기 제2 라인과 연결되는 제2 서브 픽셀 및 상기 제1 라인과 연결되는 제3 서브 픽셀을 포함하는 제1 픽셀; 및
    상기 제1 시점에 상기 제1 서브 픽셀과 상기 제3 서브 픽셀에 데이터 신호를 제공하는 제3 라인과 상기 제2 시점에 상기 제2 서브 픽셀에 상기 데이터 신호를 제공하는 제4 라인을 포함하는 표시 패널.
  11. 제10항에 있어서,
    상기 제1 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응하는, 표시 패널.
  12. 제10항에 있어서,
    상기 제1 서브 픽셀은 녹색 서브 픽셀에 대응하고, 상기 제2 서브 픽셀은 적색 서브 픽셀에 대응하고, 상기 제3 서브 픽셀은 청색 서브 픽셀에 대응하는, 표시 패널.
  13. 제10항에 있어서,
    상기 제1 서브 픽셀은 y축 상에서 상기 제2 서브 픽셀 보다 상단에 배치되는, 표시 패널.
  14. 제10항에 있어서,
    상기 제1 서브 픽셀, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀 각각의 중심을 연결하는 가상의 선은 삼각형으로 나타나는, 표시 패널.
  15. 제10항에 있어서,
    상기 제1 시점과 상기 제2 시점은 연속되는, 표시 패널.
  16. 제10항에 있어서,
    상기 제1 라인과 상기 제2 라인은 제1 구동회로와 연결되고,
    상기 제3 라인과 상기 제4 라인은 제2 구동회로와 연결되는, 표시 패널.
  17. 제16항에 있어서,
    상기 제1 구동회로는 게이트 드라이버를 포함하고,
    상기 제2 구동회로는 데이터 드라이버를 포함하는, 표시 패널.
  18. 제10항에 있어서,
    상기 제1 구동회로와 연결되어 상기 표시 장치에 포함되는 복수의 서브 픽셀에 상기 게이트 신호를 제공하는 n+1(n은 자연수)개의 게이트 라인과,
    상기 제2 구동회로와 연결되어 상기 복수의 서브 픽셀에 상기 데이터 신호를 제공하는 m(m은 자연수)개의 데이터 라인을 포함하는, 표시 패널.
  19. 제18항에 있어서,
    상기 게이트 라인은 상기 제1 라인과 상기 제2 라인을 포함하고,
    상기 데이터 라인은 상기 제3 라인과 상기 제4 라인을 포함하는, 표시 패널.
KR1020210168210A 2021-11-30 2021-11-30 표시 장치 및 표시 패널 KR20230080759A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210168210A KR20230080759A (ko) 2021-11-30 2021-11-30 표시 장치 및 표시 패널
CN202211261723.8A CN116209309A (zh) 2021-11-30 2022-10-14 显示设备及其显示面板
US17/973,453 US20230169919A1 (en) 2021-11-30 2022-10-25 Display apparatus and display panel thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210168210A KR20230080759A (ko) 2021-11-30 2021-11-30 표시 장치 및 표시 패널

Publications (1)

Publication Number Publication Date
KR20230080759A true KR20230080759A (ko) 2023-06-07

Family

ID=86500415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210168210A KR20230080759A (ko) 2021-11-30 2021-11-30 표시 장치 및 표시 패널

Country Status (3)

Country Link
US (1) US20230169919A1 (ko)
KR (1) KR20230080759A (ko)
CN (1) CN116209309A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754913B2 (en) * 2010-04-21 2014-06-17 Lg Display Co., Ltd. Subpixel arrangement structure of display device
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
CN110503917A (zh) * 2018-05-16 2019-11-26 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
KR20230000531A (ko) * 2021-06-24 2023-01-03 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN116209309A (zh) 2023-06-02
US20230169919A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
TWI623094B (zh) 顯示單元及電子裝置
US10991309B2 (en) Display device
US8952374B2 (en) Display and electronic apparatus
KR102167309B1 (ko) 표시 장치 및 전자 기기
JP6074587B2 (ja) 表示パネル、表示装置ならびに電子機器
JP6159965B2 (ja) 表示パネル、表示装置ならびに電子機器
US20180137816A1 (en) Pixel circuit in an electroluminescent display
US9672767B2 (en) Organic light emitting display device
US9626904B2 (en) Display device, electronic device, and driving method of display device
JP2014029424A (ja) 表示装置および電子機器、ならびに表示パネルの駆動方法
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
KR102513840B1 (ko) 표시패널
KR102633406B1 (ko) 표시장치
US11972735B2 (en) Display device
KR102594557B1 (ko) 유기발광표시패널 및 이를 이용한 유기발광표시장치
TWI794955B (zh) 顯示裝置
KR20230080759A (ko) 표시 장치 및 표시 패널
JP4049191B2 (ja) 画像表示装置
US11978387B2 (en) Display device and display driving method that controls a level of bias voltage applied to a source electrode of a drive transistor
WO2023240457A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
US11881179B2 (en) Display device, data driver and timing controller
US20240185795A1 (en) Display substrate, display device and driving method
KR20240033509A (ko) 화소 회로, 화소 회로의 구동 방법 및 화소 회로를 포함하는 표시 장치
KR20210084084A (ko) 표시 장치
KR20210036685A (ko) 발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination