CN104078505A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104078505A
CN104078505A CN201410098589.3A CN201410098589A CN104078505A CN 104078505 A CN104078505 A CN 104078505A CN 201410098589 A CN201410098589 A CN 201410098589A CN 104078505 A CN104078505 A CN 104078505A
Authority
CN
China
Prior art keywords
dielectric film
centerdot
semiconductor device
voltage
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410098589.3A
Other languages
English (en)
Other versions
CN104078505B (zh
Inventor
冈彻
园山贵广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN104078505A publication Critical patent/CN104078505A/zh
Application granted granted Critical
Publication of CN104078505B publication Critical patent/CN104078505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体装置。该半导体装置即使对栅极电极层反复施加晶体管动作时的栅极电压，也不会发生阈值电压的漂移。在具备层叠于半导体层的一侧的面的栅极绝缘膜、和层叠在栅极绝缘膜上，用于经由该栅极绝缘膜向半导体层施加用于形成沟道的电压的栅极电极层的半导体装置中，栅极绝缘膜具备层叠于半导体层的一侧的面的第一绝缘膜、和配置在第一绝缘膜与栅极电极层之间的第二绝缘膜，在将第一以及第二绝缘膜的相对介电常数设为ε1、ε2，将第一以及第二绝缘膜的膜厚设为d1[nm]、d2[nm]，将对栅极电极层能够施加的额定电压设为Vmax[V]时，构成为ε1<ε2，并且满足下式（C1）：公式1

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
半导体所使用的绝缘膜材料以漏电流的减少、电容（增益）的提高以及迁移率的改善为目的，使用层叠有由相对介电常数较低但能够降低界面态密度的二氧化硅（SiO2）等构成的第一层、和由相对介电常数较高的high-k材料（Hf、Zr等的氧化物、氮氧化物）构成的第二层的栅极绝缘膜（专利文献1～专利文献2）。在专利文献1～2的技术中，第一层被层叠在半导体层上，第二层被配置在第一层与栅极电极层之间。
专利文献1：日本特开2011-233695号公报
专利文献2：日本特开2007-311740号公报
但是，high-k材料在相对低温下容易结晶化，由于在制造工序的途中结晶化而容易在绝缘膜中形成载流子的俘获能级。另外，在是施加电压较高的电力用半导体器件等情况下，在对栅极绝缘膜施加了较高的电压使得在栅极绝缘膜下形成（积累电容）沟道时，在以往的技术中，半导体侧的栅极绝缘膜（第一层/下层）较薄，所以在下层的栅极绝缘膜中容易产生漏电流（隧穿电流）。因此，若在沟道的未充分地积累有载流子那样的低偏置点，产生上述的漏电流，则载流子经由下层的栅极绝缘膜向high-k绝缘膜（第二层/上层）流出，并在high-k绝缘膜的内部被俘获。其结果，阈值电压向施加的电压侧漂移。到被俘获的载流子被释放需要时间，所以产生在使电压施加返回到0V，再次施加电压时阈值电压仍保持漂移，即使施加相同的电压，沟道也不能积累，而电流减小的问题。特别是在电力转换用半导体装置（功率器件）中，与硅基的微细元件相比对栅极绝缘膜施加的电压高，所以该课题显著。
发明内容
本发明是为了解决上述的课题而完成的，能够作为以下的方式来实现。
（1）根据本发明的一个方式，在具备层叠于半导体层的一侧的面的栅极绝缘膜、和层叠在上述栅极绝缘膜上，且用于经由该栅极绝缘膜对上述半导体层施加用于形成沟道的电压的栅极电极层的半导体装置中，上述栅极绝缘膜具备层叠于上述半导体层的一侧的面的第一绝缘膜、和配置在上述第一绝缘膜与上述栅极电极层之间的第二绝缘膜，在将上述第一以及第二绝缘膜的相对介电常数设为ε1、ε2，将上述第一以及第二绝缘膜的膜厚设为d1[nm]、d2[nm]，将对上述栅极电极层能够施加的额定电压设为Vmax[V]时，构成为ε1<ε2，并且满足下面的公式（C1）。
公式1
V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 21 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( C 1 )
这里，所谓的额定电压是在栅极绝缘膜不发生击穿地使用的基础上能够对栅极电极层施加的最大的电压。在本方式中，通过以满足公式（C1）的条件的方式来构成栅极绝缘膜，即使第二绝缘膜结晶化而在膜中形成载流子的俘获能级，在半导体装置动作时的施加电压下，在第一绝缘膜中也不会流过漏电流（隧穿电流），能够在动作时在反复施加栅极电压的情况下不产生阈值电压漂移的问题。
（2）在上述方式的半导体装置中，上述栅极绝缘膜满足公式（C2）。
公式2
V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 16 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( C 2 )
（3）在其他的方式中，上述第一绝缘膜的膜厚d1是10nm以上。
（4）在其他的方式中，在将上述第一绝缘膜的击穿场强设为E1bd[MV/cm]时，上述栅极绝缘膜满足公式（C3）。
公式3
&epsiv; 1 &CenterDot; Elbd V max &le; 1 d 1 &epsiv; 1 + d 2 &epsiv; 2 &CenterDot; &CenterDot; &CenterDot; ( C 3 )
（5）在（4）的方式中，上述击穿场强E1bd能够成为10MV/cm。
（6）在其他的方式中，上述额定电压Vmax是10V以上。
（7）在其他的方式中，上述第一绝缘膜是主要包含硅的绝缘材料，上述第二绝缘膜是具有包含从Hf、Zr、Al中选择出的一种以上的氧化物或者氮氧化物的绝缘材料。
（8）在其他的方式中，上述第一绝缘膜是主要包含Al的绝缘材料，上述第二绝缘材料是具有包含从Hf、Zr中选择出的一种以上的氧化物或者氮氧化物的绝缘材料。
（9）在其他的方式中，上述第二绝缘膜是层叠多个层而构成的。
（10）在其他的方式中，上述半导体层包含Ⅲ族氮化物半导体。
在本发明中，通过以满足公式（C1）的条件的方式来构成栅极绝缘膜，能够在半导体装置动作时的反复施加栅极电压的情况下不产生阈值电压漂移的问题。
附图说明
图1是示意性地表示第一实施方式中的半导体装置的结构的剖面图。
图2是表示第一实施方式中的半导体装置的制造方法的流程图。
图3是说明在对栅极电极层施加了电压的情况下该施加电压与对栅极绝缘膜施加的电压的关系的说明图。
图4是说明对半导体装置中的栅极电极层施加的电压与栅极电极层中流过的电流的关系的说明图。
图5是说明半导体装置的栅极电压与在源极电极层-漏极电极层间流过的电流的关系的说明图。
图6是说明第一实施方式的半导体装置的栅极绝缘膜的规格与实验结果的说明图。
图7是说明第一实施方式中的半导体装置的其他的栅极绝缘膜的规格与实验结果的说明图。
图8是示意性地表示第二实施方式中的半导体装置的结构的剖面图。
图9是说明第二实施方式中的半导体装置的栅极绝缘膜的规格与实验结果的说明图。
图10是示意性地表示第三实施方式中的半导体装置的结构的剖面图。
图11是说明第三实施方式中的半导体装置的栅极绝缘膜的规格与实验结果的说明图。
图12是示意性地表示第四实施方式中的半导体装置的结构的剖面图。
图13是说明第四实施方式中的半导体装置的栅极绝缘膜的规格与实验结果的说明图。
附图标记说明
10…半导体装置；110…基板；120…第一N型半导体层；130…P型半导体层；140…第二N型半导体层；150…栅极沟槽；160…凹槽；190…栅极绝缘膜；192、194…第一以及第二绝缘膜；210…源极电极层；220…漏极电极层；230…栅极电极层；240…P本体电极层；300…半导体装置；300C…半导体装置；310…基板；320…缓冲层；330…P型半导体层；340…第二N型半导体层；350…第三N型半导体层；360…接触孔；390…栅极绝缘膜；390C…栅极绝缘膜；392…第一绝缘膜；392C…第一绝缘膜；394…第二绝缘膜；394C…第二绝缘膜；394Ca…第一膜；394Cb…第二膜；410…源极电极层；420…漏极电极层；430…栅极电极层；500…半导体装置；510…基板；520…缓冲层；530…载流子传输层；540…阻挡层；560…栅极凹槽；570…接触孔；590…栅极绝缘膜；592…第一绝缘膜；594…第二绝缘膜；610…源极电极层；620…漏极电极层；630…栅极电极层；
具体实施方式
A.第一实施方式
（1）半导体装置的简要结构
图1是示意性地表示第一实施方式中的半导体装置10的结构的剖面图。半导体装置10是所谓的纵型MOSFET，是使用氮化镓（GaN）形成的半导体元件。半导体装置10例如被应用于电力控制，也被称作功率器件。图1中示有本实施方式中的半导体装置10的剖面的一部分。应予说明，图1是用于容易理解地表示半导体装置10的技术特征的图，并没有准确地表示各部分的尺寸。另外，在图1中，为了容易地进行说明，图示有相互正交的XYZ轴。
半导体装置10具备基板110、第一N型半导体层120、P型半导体层130、第二N型半导体层140、栅极沟槽150、凹槽160、栅极绝缘膜190、源极电极层210、漏极电极层220、栅极电极层230、以及P本体电极层240。
（2）半导体装置10的各部分的结构
半导体装置10的基板110呈沿着Y轴以及Z轴扩展的板状。基板110是GaN基板，且以比第一N型半导体层120高的浓度含有硅（Si）作为施主。
以从基板110向+X方向层叠的状态形成有第一N型半导体层120，第一N型半导体层120是GaN，且含有硅（Si）作为施主。
以从第一N型半导体层120向+X方向层叠的状态形成有P型半导体层130。P型半导体层130是GaN，且含有镁（Mg）作为受主。
以从P型半导体层130向+X方向层叠的状态形成有第二N型半导体层140。第二N型半导体层140是GaN，且以比第一N型半导体层120高的浓度含有硅（Si）作为施主。
栅极沟槽150是用于形成栅极的槽部，且是从第二N型半导体层140的表面到达第一N型半导体层120的槽部。只要栅极沟槽150的剖面形状是从第二N型半导体层140的表面到达第一N型半导体层120，则例如也可以是V字型的形状等其他的形状。凹槽160是用于形成P本体电极层240的凹部，且是从第二N型半导体层140的表面到达P型半导体层130的凹部。此外，只要P型半导体层130露出于第二N型半导体层140侧，凹槽160的形状例如也可以是阶梯状的形状、V字型的形状等其他的形状。另外，栅极沟槽150以及凹槽160的侧面的形状也可以不垂直，也可以是倾斜的形状。
栅极绝缘膜190是形成在栅极沟槽150的底面以及侧面和栅极沟槽150的周边的第二N型半导体层140的表面的绝缘膜。栅极绝缘膜190具备层叠在半导体层的面上的第一绝缘膜192、和配置在第一绝缘膜192与栅极电极层230之间的第二绝缘膜194。此外，对于栅极绝缘膜190的结构以及作用，在后面详细说明。
栅极电极层230是以经由栅极绝缘膜190覆盖栅极沟槽150的底面与侧面和栅极沟槽150的周边的方式形成的电极。在本实施方式中，栅极电极层230具有由铝（Al）构成的构造。作为栅极电极层230使用铝，但也可以使用多晶硅。另外，栅极电极层230也可以由其他的材料形成，也可以是多层的结构。例如，栅极电极层230也可以是像金（Au）/镍（Ni）结构、Al/钛（Ti）结构、Al/TiN（氮化钛）结构（分别为Ni、Ti、TiN是栅极绝缘膜侧）那样的双层结构，也可以是如TiN/Al/TiN结构那样的三层结构。
源极电极层210是形成在第二N型半导体层140的表面的电极。在本实施方式中，源极电极层210具有在由钛（Ti）构成的层（第二N型半导体层140侧）上层叠有由铝（Al）构成的层的构造。在其他的实施方式中，源极电极层210也可以代替Ti例如使用钒（V）、铪（Hf）。
漏极电极层220是形成于基板110的与层叠有第一N型半导体层120的面的相反侧的面的电极。在本实施方式中，漏极电极层220具有在配置于基板110侧且由钛（Ti）构成的层上层叠有由铝（Al）构成的层的2层构造。在其他的实施方式中，漏极电极层220也可以代替Ti例如使用钒（V）、铪（Hf）。
P本体电极层240是以与P型半导体层130欧姆接触的方式形成于凹槽160的电极。在本实施方式中，P本体电极层240具有由在由钯（Pd）构成的层上层叠有由金（Au）构成的层而成的层形成，且将Pd层层叠在P型半导体层130侧的构造。在其他的实施方式中，P本体电极层240也可以是包含镍（Ni）、白金（Pt）、钴（Co）等导电性材料的至少一个的电极。
（3）半导体装置的制造方法
图2是表示第一实施方式中的半导体装置10的制造方法的流程图。首先，在基板110上，通过结晶生长形成第一N型半导体层120（步骤S110），接下来，依次形成P型半导体层130以及第二N型半导体层140（步骤S120、步骤S130）。接着，通过干法刻蚀形成用于形成栅极的栅极沟槽150以及用于P本体电极层240的凹槽160（步骤S140）。
接下来，在栅极沟槽150以及第二N型半导体层140上，形成栅极绝缘膜190（步骤S150）。以第一绝缘膜192以及第二绝缘膜194这两层的顺序依次形成栅极绝缘膜190。接下来，形成电极（步骤S160）。以与第二N型半导体层140连接的方式形成源极电极层210。以与P型半导体层130连接的方式形成P本体电极层240。进行用于降低这些电极与半导体层的接触电阻的热处理。应予说明，对于源极电极层210以及P本体电极层240的热处理，除了同时进行以外，也可以分别进行。即，也可以在形成源极电极层210后，进行用于源极电极层210的热处理，在形成了P本体电极层240后，进行用于P本体电极层240的热处理。也可以相反。另外，形成栅极电极层230。在基板110的背面形成漏极电极层220。并且，执行用于这些电极与半导体层的接触电阻降低的热处理。在步骤S160中，如以上那样形成电极。
通过以上的工序，制造本实施方式的半导体装置10。
（4）半导体装置10的动作
在半导体装置10中，在未对栅极电极层230施加电压的状态下，由于P型半导体层130的存在，源极电极层210与漏极电极层220之间不导通。另一方面，若对栅极电极层230施加的电压（以下，称为栅极电压）为规定值以上，则在栅极绝缘膜190的界面附近的P型半导体层130侧形成反型层。由于该反型层作为沟道来发挥作用，所以若对源极电极层210与漏极电极层220之间施加电压，则源极电极层210与漏极电极层220经由第二N型半导体层140、形成于P型半导体层130的反型层、第一N型半导体层120、以及基板110而导通。
（5）实施方式的作用-效果
（5）-1栅极绝缘膜190的特性
图3是说明在对栅极电极层230施加了栅极电压的情况下该施加电压与施加给栅极绝缘膜190的电压的关系的说明图。对半导体装置10动作时的栅极绝缘膜190的特性进行说明。
如图3所示，在施加有半导体装置10动作的电压时，即、在施加有能够在栅极绝缘膜190下累积载流子那样的电压时，在将向栅极电极层230施加的栅极电压设为V[V]，将施加于第一以及第二绝缘膜192、194的电压设为V1[V]、V2[V]，将第一以及第二绝缘膜192、194的膜厚设为d1[nm]、d2[nm]，将第一以及第二绝缘膜192、194的相对介电常数设为ε1、ε2的情况下，公式（4）、（5）的关系成立。
公式4
V=V1+V2                …（4）
V…施加电压
V1…对第一绝缘膜施加的电压
V2…对第二绝缘膜施加的电压
公式5
&epsiv; 1 &CenterDot; V 1 d 1 = &epsiv; 2 &CenterDot; V 2 d 2 &CenterDot; &CenterDot; &CenterDot; ( 5 )
ε1…第一绝缘膜的相对介电常数
ε2…第二绝缘膜的相对介电常数
d1…第一绝缘膜的膜厚
d2…第二绝缘膜的膜厚
根据公式（4）、（5），对第一绝缘膜192施加的电压V1通过公式（6）来表示。此外，因在绝缘膜/半导体的界面存在的固定电荷等的影响而产生的平带漂移电压与对栅极电极层230能够施加的额定电压Vmax[V]相比足够地小，不包含于公式（5）。
公式6
V 1 = V &CenterDot; &epsiv; 2 &CenterDot; d 1 &epsiv; 2 &CenterDot; d 1 + &epsiv; 1 &CenterDot; d 2 &CenterDot; &CenterDot; &CenterDot; ( 6 )
从可靠性的观点来看，半导体装置10动作时的栅极电压V优选是额定电压Vmax的1/3～1/2。在半导体装置动作时的施加电压中，为了抑制向阈值电压的施加电压方向的漂移，需要抑制向第一绝缘膜192流入过量的漏电流。即，需要设计为不向第一绝缘膜192流入FX型（Fowler-Nordheim）的隧穿电流。虽然取决于第一绝缘膜192的膜的种类、膜的材质，但在SiO2、SiN、Al2O3等相对地耐压较高的绝缘膜中，FN型的隧穿电流所产生的电场强度E1[MV/cm]多产生在7～8[MV/cm]内。因此，优选栅极电压V是额定电压Vmax的1/3～1/2时，对第一绝缘膜192施加的电场强度是7～8MV/cm以下。
第一绝缘膜192的膜厚d1与对第一绝缘膜192施加的电压V1的关系用公式7来表示，并且，将公式（6）带入公式（7），以公式（8）来表示。这里，公式（8a）表示栅极电压V是额定电压Vmax的1/3，电场强度E1为7MV/cm的情况，公式（8b）表示栅极电压V是额定电压Vmax的1/2，电场强度E1为8MV/cm的情况。
公式7
V 1 d 1 &le; 7 [ MV / cm ] ~ V 1 d 1 &le; 8 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( 7 )
公式8
V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 21 [ MV / cm ] ~ V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 16 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( 8 )
V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 21 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( 8 a )
V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 16 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( 8 b )
在栅极绝缘膜190以满足上述的公式（8）的方式来设计的情况下，根据以下叙述的理由，能够抑制阈值电压的漂移。
图4是说明对半导体装置的栅极电极层施加的电压与流入栅极电极层的电流（以下，称为栅极电流）的关系的说明图。图4的横轴表示栅极电压[Vg]，纵轴表示对栅极电流[Ig]取对数后的值。通过到存在于0V与额定电压Vmax之间的电压V04为止，从0V开始反复施加栅极电压，来测量I-V特性。图4（A）表示实施例的测定结果，图4（B）表示比较例的测定结果。
在实施例中，在第一次施加了栅极电压的情况下，若使栅极电压从0V开始上升，则表示出如在图4（A）中以实线表示的（a）曲线那样的栅极电流的值。在第二次以后施加了栅极电压的情况下，表示出如在图4（A）中以虚线表示的（b）曲线那样的栅极电流的值。在第二次以后施加了栅极电压的情况下，在栅极电压是电压V02～V03时，示有与第一次的栅极电流的值不同的栅极电流值。这是因为以下的理由。因第一次的栅极电流的施加，向第一绝缘膜192（参照图3）流入隧穿电流，载流子被第二绝缘膜194的俘获能级俘获。被俘获的载流子到被释放需要时间。因此，在第二次以后施加栅极电压的情况下，显示出与第一次施加栅极电压的情况不同的栅极电流的值。应予说明，实际上，在电压V02～V03以外的部分中，表示第一次与第二次的电流的曲线重合，但为了容易进行技术的理解，在图4中将双方错开来表示。在栅极电压在V02以下反复进行测定的情况下，不会发生在第一次与第二次以后显示不同的值的现象。
在比较例中，在第一次施加栅极电压的情况下，若使栅极电压从0V开始上升，则表示出如在图4（B）中以实线表示的（c）曲线那样的栅极电流的值。在第二次以后施加栅极电压的情况下，表示出如图4（B）的以虚线表示的（d）曲线那样的栅极电流的值。在第二次以后施加栅极电压的情况下，在栅极电压为电压V01～V03时，如以图4（A）的实施例说明的那样，因被俘获的载流子的影响，表示有与第一次的栅极电流的值不同的栅极电流的值。应予说明，实际上，在电压V01～V03以外的部分，表示第一次与第二次的电流的曲线重合，但为了容易进行技术的理解，在图4（B）中将双方错开来表示。在该比较例中，在栅极电压在V01以下反复进行测定的情况下，不会发生在第一次与第二次以后表示不同的值的现象，但在实施例中未发生问题的电压V01到V02之间表示不同的值。
图5是说明半导体装置的栅极电压与流入源极电极层-漏极电极层间的电流（以下，称为漏极电流。）的关系的说明图。图5的横轴表示栅极电压[Vg]，纵轴表示漏极电流的值[Id]。例如，在图4（B）的比较例中，在作为栅极电压施加了不超过电压V01的电压Va的情况下，由于没有向第一绝缘膜192（参照图3）流入隧穿电流，漏极电流相对于栅极电压表示如在图5中以实线表示的（e）曲线那样的特性。与此相对，若在作为图4（B）所示的栅极电压，施加了超过电压V01的电压Vb后进行测定，则得到如在图5中以双点划线表示的（f）曲线那样的漏极电流的值。其结果，可知阈值电压Vth0向阈值电压Vthx漂移。
另一方面，在图4（A）的实施例的情况下，不光是栅极电压为电压Va的情况，在以比电压Va高的电压Vb（电压V02以下）反复施加的情况下，也不向第一绝缘膜192流入隧穿电流，第二绝缘膜194的俘获能级未积累载流子，所以在第一次、第二次以后，漏极电流的值表示相同的特性。其结果，阈值电压也不漂移。
因此，若考虑以图4（A）所示的电压Vb来施加半导体装置动作时的栅极电压，假定在电压Vb是额定电压Vmax的1/3，上述的第一绝缘膜192（参照图3）的电场强度E1[MV/cm]是7MV/cm的情况下，为了制作不发生阈值电压的漂移的半导体装置，以满足公式（8a）的条件设计栅极绝缘膜190即可。另一方面，在假定电压Vb是额定电压Vmax的1/2，且上述电场强度E1[MV/cm]是8MV/cm的情况下，为了制作不发生阈值电压的漂移的半导体装置，以满足公式（8b）的条件设计栅极绝缘膜即可。
图6是说明第一实施方式中的栅极绝缘膜190的规格与实验结果的说明图，示有样品A1、样品A2。在样品A1、A2中，对第一绝缘膜使用相对介电常数ε1为4的SiO2、对第二绝缘膜使用相对介电常数ε2为20的ZrO2。设计为对栅极电极层230能够施加的额定电压Vmax是30V，将样品A1的第一绝缘膜的膜厚d1设为12nm，将第二绝缘膜的膜厚d2设为40nm，将样品A2的第一绝缘膜的膜厚d1设为4nm，将第二绝缘膜的膜厚d2设为48nm。将这些值代入公式（8）的左边求出值。公式（8）的值以对小数第一位进行了四舍五入后的值来表示。在判定的栏中，用×来表示不满足公式（8a）的情况，用◎来表示满足公式（8b）的情况。在样品A1、A2中，对栅极电压从0V开始施加到某一电压，另外，在未反复进行返回到0V时，测量开始发生阈值电压的漂移的栅极电压。在满足公式（8b）的样品A1中，在栅极电压是17V，即是在额定电压Vmax的1/2以上的电压发生了阈值电压的漂移。与此相对，在未满足（8a）的样品A2中，在栅极电压是额定电压Vmax的1/3即10V发生了阈值电压的漂移。
第一绝缘膜192满足公式（8），并且作为其膜厚d1的具体的值，优选10nm以上。这是因为若第一绝缘膜192的膜厚d1较薄，则受到由存在于第二绝缘膜194的内部或者第一绝缘膜192与第二绝缘膜194的界面的固定电荷引起的库伦散射的影响，在沟道中传输的载流子的迁移率减小。
（5）-2第二绝缘膜194的膜厚
图7是说明第一实施方式中的其他的栅极绝缘膜的规格与实验结果的说明图。在本实验例中，制作样品A3～样品A7，对第二绝缘膜194的膜厚的关系进行测量。对于各样品A3～样品A7，将第一绝缘膜192的膜厚d1固定在12nm，将第二绝缘膜194的膜厚d2设为10nm、25nm、40nm、55nm、70nm。此时的各样品的额定电压Vmax分别15V、23V、30V、38V、45V。公式（8）的值用对小数第一位进行了四舍五入后的值来表示。在判定的栏中，以◎表示满足公式（8b）的情况，以○表示满足公式（8a）的情况。在样品A3～样品A7中，在作为栅极电压施加了额定电压Vmax的1/3的电压的情况下，对任意的样品都未确认出阈值电压的漂移。此时，满足公式（8a）。另一方面，若为了降低沟道的电阻，作为栅极电压施加额定电压Vmax的1/2的电压，则在55nm（样品A6）以及70nm（样品A7）的情况下，确认了阈值电压的漂移。
关于第二绝缘膜194的膜厚d2，能够考虑以下的点来确定。在仅以一层第一绝缘膜192来形成栅极绝缘膜的情况下，为了第一绝缘膜192在额定电压Vmax下不被击穿，若将第一绝缘膜192的击穿场强设为E1bd，则根据与膜厚d1的关系，优选满足公式（9）。
公式9
d 1 &GreaterEqual; V max Elbd &CenterDot; &CenterDot; &CenterDot; ( 9 )
E1bd…击穿场强
半导体装置10的跨导是与栅极电容，即，处于栅极电极层230与半导体层之间的栅极绝缘膜190的电容成比例的值。在仅以第一绝缘膜192形成栅极绝缘膜190的情况下，用公式（10）来表示栅极电极层230的每单位面积的栅极电容Csingle。
公式10
C sin gle = &epsiv; 1 d 1 &CenterDot; &CenterDot; &CenterDot; ( 10 )
Csingle…单层情况下的栅极电容
将公式（10）带入公式（9），得到公式（11）。
公式11
C sin gle &le; &epsiv; 1 &CenterDot; Elbd V max &CenterDot; &CenterDot; &CenterDot; ( 11 )
另一方面，在栅极绝缘膜190使用了两层绝缘膜的情况下，若将第一膜以及第二膜的栅极电容设为C1、C2，则用公式（12）来表示栅极电容Cmulti。
公式12
1 Cmulti = 1 C 1 + 1 C 2 &CenterDot; &CenterDot; &CenterDot; ( 12 )
Cmulti…第一层与第二层的总计的栅极电容
C1…第一膜的栅极电容
C2…第二膜的栅极电容
由于各层的栅极电容C1、C2具有公式（13）的关系，所以用公式（14）来表示公式（12）。
公式13
C 1 = &epsiv; 1 d 1 , C 2 = &epsiv; 2 d 2 &CenterDot; &CenterDot; &CenterDot; ( 13 )
公式14
Cmulti = 1 d 1 &epsiv; 1 + d 2 &epsiv; 2 &CenterDot; &CenterDot; &CenterDot; ( 14 )
若第二绝缘膜194使用相对介电常数ε2较高的绝缘材料，则能够提高栅极电容。但是，若膜厚d2过厚，则栅极电容比仅使用第一绝缘膜192的情况低，将栅极绝缘膜190设为两层的优点被降低。因此，优选满足公式（15）的条件。
公式15
Csingle≤Cmulti…（15）
若带入公式（11）以及公式（14），则公式（15）成为公式（16）。
公式16
&epsiv; 1 &CenterDot; Elbd V max &le; 1 d 1 &epsiv; 1 + d 2 &epsiv; 2 &CenterDot; &CenterDot; &CenterDot; ( 16 )
因此，通过使栅极绝缘膜190的各层的膜厚d1以及膜厚d2成为满足公式（16）的结构，即使施加相同栅极电压，也能够实现跨导较高的、即沟道电阻较低的半导体装置10。例如，如本实施方式那样对第一绝缘膜使用相对介电常数ε1为4的SiO2、对第二绝缘膜使用相对介电常数ε2为20的ZrO2，将额定电压Vmax设计为30V的半导体装置中，优选以下构成：第一绝缘膜SiO2的击穿场强E1bd是10MV/cm，在将膜厚d1设为12nm的情况下，优选膜厚d2是90nm以下。
B.第二实施方式
图8是示意性地表示第二实施方式中的半导体装置300的结构的剖面图。半导体装置300是所谓的横型MOSFET，是利用氮化镓（GaN）形成的半导体元件。半导体装置300例如应用于电力控制，也被称为功率器件。半导体装置300层叠基板310、缓冲层320、P型半导体层330、第二N型半导体层340、以及第三N型半导体层350而构成。基板310是由硅（Si）形成的基板。缓冲层320由在较薄的未掺杂AlN层上层叠了较薄的未掺杂GaN而成的多层的氮化物半导体层形成。P型半导体层330是GaN，且含有镁（Mg）作为受主。第二N型半导体层340是GaN，且是通过向P型半导体层330注入离子作为施主添加有Si的高浓度的n层。第二N型半导体层340在P型半导体层330上形成有两处（图8的两侧）。第三N型半导体层350是GaN，且是通过向P型半导体层330离子注入作为施主添加有Si的n层，且与第二N型半导体层340相比施主的浓度较低地形成。此外，只要第二N型半导体层340以及第三N型半导体层350作为施主发挥作用，则还可以是Si以外，另外，除了离子注入法以外，也可以使用杂质扩散、选择再生长等其他的方法来形成。
在第二N型半导体层340、P型半导体层330以及第三N型半导体层350上层叠有栅极绝缘膜390。栅极绝缘膜390具备半导体层的面上的第一绝缘膜392、和层叠于第一绝缘膜392的第二绝缘膜394。在栅极绝缘膜390上形成有两处（图8的两侧）接触孔360。在各个接触孔360以与两侧的第二N型半导体层340接触的方式分别形成有源极电极层410以及漏极电极层420。另外，在栅极绝缘膜390的外表面（同与半导体层接触的面相反的面），且在源极电极层410侧的第二N型半导体层340与第三N型半导体层350之间形成有栅极电极层430。
对半导体装置300的动作进行说明。在未对栅极电极层430施加栅极电压的状态下，由于P型半导体层330的存在，源极电极层410与漏极电极层420之间不导通。另一方面，若对栅极电极层430施加规定值以上的栅极电压，则在源极电极层410侧的第二N型半导体层340与第三N型半导体层350之间的P型半导体层330形成反型层。由于该反型层作为沟道发挥作用，所以若对源极电极层410与漏极电极层420之间施加电压，则源极电极层410与漏极电极层420经由源极电极层410侧的第二N型半导体层340、形成于P型半导体层330的反型层、第三N型半导体层350、以及漏极电极层420侧的第二N型半导体层340导通。
图9是说明第二实施方式中的栅极绝缘膜的规格与实验结果的说明图，示有样品B1、样品B2。通过变更在半导体装置300的结构中的栅极绝缘膜390的规格，制造出样品B1、样品B2。作为第一绝缘膜，在样品B1中使用相对介电常数ε1为4的SiO2、在样品B2中使用相对介电常数ε1为8的Al2O3，作为第二绝缘膜，在样品B1、样品B2中都使用相对介电常数ε2为24的ZrON。设计为对栅极电极层430能够施加的额定电压Vmax是30V，将样品B1、样品B2的第一绝缘膜的膜厚d1都设为10nm、将第二绝缘膜的膜厚d2都设为50nm。与第一实施方式相同地测量阈值电压的漂移。公式（8）的值以对小数第一位进行了四舍五入后的值来表示。在判定的栏中，用◎来表示满足公式（8b）的情况。其结果，样品B1、样品B2的规格都满足公式（8b）的条件，在对第一绝缘膜使用了SiO2的样品B1中，在超过了额定电压Vmax的二分之一1V的16V处发生了阈值电压的漂移，另一方面，在对第一绝缘膜使用了Al2O3的样品B2中，在充分超过了额定电压Vmax的二分之一的22V处发生了阈值电压的漂移。
C.第三实施方式
图10是示意性地表示第三实施方式中的半导体装置300C的结构的剖面图。半导体装置300C在图8的半导体装置300的结构中的绝缘膜具有特征。即、栅极绝缘膜390C由第一绝缘膜392C、和形成在第一绝缘膜392C上的第二绝缘膜394C形成。第二绝缘膜394C通过层叠作为材质不同的2层的第一膜394Ca和第二膜394Cb而形成。
图11是说明第三实施方式中的栅极绝缘膜的规格与实验结果的说明图，示有样品C1。在样品C1中，对第一绝缘膜392C使用相对介电常数ε1为4的SiO2，在第二绝缘膜394C中，对第一膜394Ca使用相对介电常数ε2a为8的Al2O3，对第二膜394Cb使用相对介电常数ε2b为24的ZrON。在样品C1中，设计为对栅极电极层430能够施加的额定电压Vmax是30V。这里，第二绝缘膜394C中的相对介电常数ε2的平均值是根据公式（17）求出第一膜394Ca与第二膜394Cb的总计的膜厚d2，进一步使用对作为串联电容的计算式的公式（18）进行变形后公式（19）来求出。在样品C1的规格中，若利用公式（19）来计算，则第二绝缘膜394C中的相对介电常数ε2的平均值为16。
公式17
d2＝d2a+d2b…(17)(17)
d 2 &epsiv; 2 = d 2 a &epsiv; 2 a + d 2 b &epsiv; 2 b &CenterDot; &CenterDot; &CenterDot; ( 18 )
d2a…第一膜的膜厚
d2b…第二膜的膜厚
ε2a…第一膜的相对介电常数
ε2b…第二膜的相对介电常数
公式18
&epsiv; 2 = d 2 d 2 a &epsiv; 2 a + d 2 b &epsiv; 2 b &CenterDot; &CenterDot; &CenterDot; ( 19 )
在样品C1中，第一绝缘膜392C的膜厚d1是10nm。第二绝缘膜394C的膜厚d2根据公式（17）来求出。在样品C1中，第一膜394Ca以及第二膜394Cb的膜厚d2a、d2b是10nm、30nm，所以总计的膜厚是40nm。
与第一实施方式相同地测量了阈值电压的漂移。公式（8）的值以对小数第一位进行了四舍五入后的值来表示。在判定的栏中，用◎来表示满足公式（8b）的情况。在满足了公式（8b）的本实施方式中，在栅极电压为超过了额定电压Vmax的1/2的17V处，发生了阈值电压的漂移。像这样，根据本实施方式，即使由多个第一膜394Ca以及第二膜394Cb形成第二绝缘膜394C，只要使用第二绝缘膜394C中的相对介电常数ε2的平均值以及总计的膜厚d2来设计，也能够与上述的实施方式同样地解决阈值电压漂移的课题。
D.第四实施方式
图12是示意性地表示第四实施方式中的半导体装置500的结构的剖面图。半导体装置500是在沟道部分以外利用了二维电子气2DEG的横型MOSFET。半导体装置500层叠基板510、缓冲层520、载流子传输层530、以及阻挡层540而构成。
基板510是由硅形成的基板。作为基板510的其他结构，能够使用蓝宝石、SiC、GaN等材料。缓冲层520由在较薄的未掺杂AlN层上层叠有较薄的未掺杂GaN层而成的多层的氮化物半导体层形成。载流子传输层530是由未掺杂GaN层构成的半导体层。阻挡层540是由禁带宽度比载流子传输层530宽的未掺杂Al0.25Ga0.75N构成的氮化物半导体。
在载流子传输层530与阻挡层540的异质结界面，由于正的极化电荷的影响，在载流子传输层530侧产生二维电子气2DEG。此外，在本实施方式中，阻挡层540由一层未掺杂层AlGaN形成，但在其他的实施方式中，也可以用GaN/AlGaN、InGaN/AlGaN、InGaN/AlGaN/AlN等多层构成的氮化物半导体层来形成。另外，阻挡层540也可以使用由被掺杂的AlGaN、AlInN、AlGaInN等一层构成的氮化物半导体层、由包含Al成分、掺杂浓度不同的多个AlGaN而成的多层AlGaN层等、由一层或者多层的未掺杂或者被掺杂的层构成的其他的半导体层。
此外，载流子传输层530与阻挡层540分别只是一层，但也可以在阻挡层540上进一步设置一个或多个载流子传输层/阻挡层对。
从阻挡层540到载流子传输层530的一部分，形成有栅极凹槽560。以覆盖栅极凹槽560以及阻挡层540的方式形成有栅极绝缘膜590。栅极绝缘膜590通过在第一绝缘膜592上层叠第二绝缘膜594而形成。在栅极绝缘膜590，且在栅极电极层630的两侧形成有接触孔570。在图示的左侧的接触孔570以与图示的左侧的阻挡层540接触的方式形成有源极电极层610。在图示的右侧的接触孔570以与图示的右侧的阻挡层540接触的方式形成有漏极电极层620。另外，在栅极绝缘膜590的外表面，且在阻挡层540之间的上方形成有栅极电极层630。源极电极层610以及漏极电极层620经由阻挡层540通过隧穿电流机构与载流子传输层530欧姆接触。
栅极凹槽560通过从阻挡层540的上表面雕刻到载流子传输层530的部分深度而形成。即，栅极凹槽560的深度在未对栅极电极层630施加栅极电压的状态下，为了控制源极电极层610与漏极电极层620之间的电流实现常断，以在源极电极层610与栅极电极层630之间的二维电子气2DEG和栅极电极层630与漏极电极层620间的二维电子气2DEG是未施加栅极电压的状态下，充分分离的方式来形成。此外，栅极凹槽560的侧面无需与载流子传输层530以及阻挡层540垂直，侧面也可以倾斜地形成。接触孔570的侧面也同样可以倾斜地形成。
对半导体装置500的动作进行说明。若对栅极电极层630施加栅极电压，则在与其下方和侧面连接的栅极绝缘膜590中的、与栅极绝缘膜590的下方和侧面连接的载流子传输层530中累积电子。通过这些电子，连接在源极电极层610和漏极电极层620之间形成的二维电子气2DEG。因此，若对源极电极层610和漏极电极层620之间施加电压，则电流在源极电极层610与漏极电极层620之间流动。
图13是说明第四实施方式中的栅极绝缘膜的规格与实验结果的说明图，示有样品D1、样品D2。在样品D1、样品D2中，对第一绝缘膜592使用相对介电常数ε1为4的SiO2，对第二绝缘膜594使用相对介电常数ε2为16的HfO2。在样品D1中，将第一绝缘膜592的膜厚d1设为10nm，将第二绝缘膜594的膜厚d2设为40nm。在样品D2中，将第一绝缘膜592的膜厚d1设为4nm，将第二绝缘膜594的膜厚d2设为55nm。将这些值代入公式（8）的左边而求出值。对样品D1、D2，与第一实施方式同样地测量阈值电压的漂移。公式（8）的值以对小数第一位进行了四舍五入后的值来表示。在判定的栏中，用◎来表示满足公式（8b）的情况，用○来表示满足公式（8a）的情况。样品D1、样品D2的额定电压Vmax设计为30V。在满足公式（8b）的样品D1中，在作为额定电压Vmax的1/2以上的17V处发生了阈值电压的漂移。另一方面，在满足公式（8a）的样品D2中，在额定电压Vmax的1/3即10V处未发生阈值电压的漂移，但在小于额定电压Vmax的1/2的13V处发生了阈值电压的漂移。
在本实施方式中，也与上述的第一实施方式等相同，即使第二绝缘膜594的材料结晶化而在膜中形成载流子的俘获能级，也能够抑制阈值电压的漂移的发生。
E.其他的变形例
在上述的各实施方式中，若第一绝缘膜能够被形成为二氧化硅（SiO2）、氧化铝（Al2O3）、氮化硅（SiN）、氮氧化铝（Al ON）等相对地耐压较高的绝缘膜。在这样的方式中，第一绝缘膜只要是FN（Fowler-Nordheim）型的隧穿电流所产生的电场强度产生在7～8MV/cm的绝缘膜就能够同样适用。
另外，对第二绝缘膜是一层或两层的结构进行了说明，但即使是三层以上也同样能够适用。另外，对第二绝缘膜使用Al2O3、HfO2、ZrON进行了说明，但使用与第一绝缘膜的关系满足d1＜d1、ε1＜ε2的膜也同样能够适用。
作为半导体层的材料也可以不是GaN，而是由SiN、Si等其他的材料体系构成的半导体装置，另外，并不限于垂直以及横型MOSFET，利用具有IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管）等绝缘栅构造的其他半导体装置也同样能够实施。
在上述实施方式中，对栅极电极层能够施加的额定电压Vmax设计为30V的情况进行了说明，但并不限于此，对额定电压Vmax是10V以上的半导体装置有效，额定电压Vmax也可以是15V、20V、50V、100V、1000V等，另外，即使是超过1000V的电压也同样能够实施，额定电压Vmax的值并不限于上述的实施方式。
本发明并不限于上述的实施方式、变形例，在不脱离其主旨的范围内能够以各种结构来实现。例如，与发明的概要栏所记载的各方式中的技术特征对应的实施方式、变形例中的技术特征，为了解决上述的课题的一部分或者全部，或者，为了实现上述的效果的一部分或者全部，能够适当地进行更换、组合。另外，该技术特征只要不是在本说明书中作为必需的结构来说明的，也能够适当地删除。

Claims (10)

1.一种半导体装置，其中，
在具备层叠于半导体层的一侧的面的栅极绝缘膜、和层叠在所述栅极绝缘膜上，且用于经由该栅极绝缘膜向所述半导体层施加用于形成沟道的电压的栅极电极层的半导体装置中，
所述栅极绝缘膜具备层叠于所述半导体层的一侧的面的第一绝缘膜、和配置在所述第一绝缘膜与所述栅极电极层之间的第二绝缘膜，在将所述第一绝缘膜以及第二绝缘膜的相对介电常数设为ε1、ε2，将所述第一绝缘膜以及第二绝缘膜的膜厚设为d1[nm]、d2[nm]，将对所述栅极电极层能够施加的额定电压设为Vmax[V]时，构成为ε1<ε2，并且满足下式（C1）：
公式1
V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 21 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( C 1 ) .
2.根据权利要求1所述的半导体装置，其中，
所述栅极绝缘膜满足下式（C2）：
公式2
V max d 1 + &epsiv; 1 &epsiv; 2 &CenterDot; d 2 &le; 16 [ MV / cm ] &CenterDot; &CenterDot; &CenterDot; ( C 2 ) .
3.根据权利要求1所述的半导体装置，其中，
所述第一绝缘膜的膜厚d1是10nm以上。
4.根据权利要求1所述的半导体装置，其中，
在将所述第一绝缘膜的击穿场强设为E1bd[MV/cm]时，所述栅极绝缘膜满足下式（C3）：
公式3
&epsiv; 1 &CenterDot; Elbd V max &le; 1 d 1 &epsiv; 1 + d 2 &epsiv; 2 &CenterDot; &CenterDot; &CenterDot; ( C 3 ) .
5.根据权利要求4所述的半导体装置，其中，
所述击穿场强E1bd是10MV/cm。
6.根据权利要求1所述的半导体装置，其中，
所述额定电压Vmax是10V以上。
7.根据权利要求1所述的半导体装置，其中，
所述第一绝缘膜是主要包含Si的绝缘材料，所述第二绝缘膜是具有包含从Hf、Zr、Al中选择出的一种以上的氧化物或者氮氧化物的绝缘材料。
8.根据权利要求1所述的半导体装置，其中，
所述第一绝缘膜是主要包含Al的绝缘材料，所述第二绝缘膜是具有包含从Hf、Zr中选择出的一种以上的氧化物或者氮氧化物的绝缘材料。
9.根据权利要求1所述的半导体装置，其中，
所述第二绝缘膜层叠多层而构成。
10.根据权利要求1所述的半导体装置，其中，
所述半导体层包含Ⅲ族氮化物半导体。
CN201410098589.3A 2013-03-28 2014-03-17 半导体装置 Active CN104078505B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013069258A JP2014192493A (ja) 2013-03-28 2013-03-28 半導体装置
JP2013-069258 2013-03-28

Publications (2)

Publication Number Publication Date
CN104078505A true CN104078505A (zh) 2014-10-01
CN104078505B CN104078505B (zh) 2017-12-08

Family

ID=51599667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410098589.3A Active CN104078505B (zh) 2013-03-28 2014-03-17 半导体装置

Country Status (3)

Country Link
US (2) US9508822B2 (zh)
JP (1) JP2014192493A (zh)
CN (1) CN104078505B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018036413A1 (en) * 2016-08-22 2018-03-01 The Hong Kong University Of Science And Technology Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer
CN109037340A (zh) * 2018-07-27 2018-12-18 西安电子科技大学 T型栅Ge/SiGe异质结隧穿场效应晶体管及制备方法
CN109478567A (zh) * 2016-07-15 2019-03-15 罗姆股份有限公司 半导体装置
CN111613668A (zh) * 2020-06-02 2020-09-01 华南师范大学 增强型GaN基MIS-HEMT器件及其制备方法
CN114883193A (zh) * 2022-07-06 2022-08-09 江苏第三代半导体研究院有限公司 叠层栅介质层的增强型hemt器件及其制备方法
CN115579386A (zh) * 2022-07-05 2023-01-06 江苏第三代半导体研究院有限公司 沟槽栅型hemt器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6007769B2 (ja) * 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
JP6234122B2 (ja) * 2013-09-04 2017-11-22 トランスフォーム・ジャパン株式会社 半導体装置
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9240478B2 (en) * 2014-04-16 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. 3D UTB transistor using 2D material channels
TWI653742B (zh) * 2014-05-30 2019-03-11 台達電子工業股份有限公司 半導體裝置與其之製造方法
JP6356009B2 (ja) * 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
US10243057B2 (en) * 2015-10-23 2019-03-26 The Board Of Trustees Of The University Of Illinois MISHFET having a comparatively high and selectable or customizable breakdown voltage
JP6724844B2 (ja) * 2017-03-30 2020-07-15 豊田合成株式会社 半導体装置
TWI710134B (zh) * 2017-07-12 2020-11-11 聯華電子股份有限公司 穿隧場效電晶體及其製作方法
KR102608959B1 (ko) * 2017-09-04 2023-12-01 삼성전자주식회사 2차원 물질을 포함하는 소자
WO2019151277A1 (ja) * 2018-01-31 2019-08-08 株式会社デンソー 半導体装置および半導体装置の製造方法
JP7303807B2 (ja) * 2018-07-17 2023-07-05 パナソニックホールディングス株式会社 窒化物半導体装置
KR20210074871A (ko) 2019-12-12 2021-06-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ
CN102484069A (zh) * 2009-09-07 2012-05-30 罗姆股份有限公司 半导体装置及其制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
US20010013629A1 (en) * 1998-06-30 2001-08-16 Gang Bai Multi-layer gate dielectric
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP2002324813A (ja) 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
JP4537643B2 (ja) 2002-01-24 2010-09-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP4479886B2 (ja) 2003-03-26 2010-06-09 日本電信電話株式会社 半導体装置
JP4966490B2 (ja) 2004-11-15 2012-07-04 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2006080109A1 (ja) 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
US20060216548A1 (en) * 2005-03-22 2006-09-28 Ming Mao Nanolaminate thin films and method for forming the same using atomic layer deposition
JP2007067266A (ja) * 2005-09-01 2007-03-15 Toshiba Corp 半導体装置
JP5071761B2 (ja) 2006-04-20 2012-11-14 独立行政法人産業技術総合研究所 窒化物半導体電界効果トランジスタ
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
JPWO2008081567A1 (ja) * 2007-01-05 2010-04-30 信越半導体株式会社 シリコンウエーハの評価方法
JP5101143B2 (ja) 2007-03-26 2012-12-19 国立大学法人名古屋大学 電界効果トランジスタ及びその製造方法
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
JP4761319B2 (ja) 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP5301208B2 (ja) 2008-06-17 2013-09-25 日本電信電話株式会社 半導体装置
JP5496635B2 (ja) 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5568559B2 (ja) * 2009-08-31 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置および電界効果トランジスタ
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8921894B2 (en) * 2010-03-26 2014-12-30 Nec Corporation Field effect transistor, method for producing the same, and electronic device
JP6116477B2 (ja) 2010-05-28 2017-04-19 ザ ジェネラル ホスピタル コーポレイション 心血管疾患及び心機能に関する情報を分析する装置
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US8748977B2 (en) * 2011-03-23 2014-06-10 Panasonic Corporation Semiconductor device and method for producing same
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP5209152B1 (ja) * 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
JP6119121B2 (ja) * 2012-06-14 2017-04-26 ソニー株式会社 調光器、撮像素子および表示装置
KR101980197B1 (ko) * 2012-09-04 2019-05-20 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
US8987780B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484069A (zh) * 2009-09-07 2012-05-30 罗姆股份有限公司 半导体装置及其制造方法
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478567A (zh) * 2016-07-15 2019-03-15 罗姆股份有限公司 半导体装置
CN109478567B (zh) * 2016-07-15 2022-12-16 罗姆股份有限公司 半导体装置
WO2018036413A1 (en) * 2016-08-22 2018-03-01 The Hong Kong University Of Science And Technology Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer
US11705511B2 (en) 2016-08-22 2023-07-18 The Hong Kong University Of Science And Technology Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer
CN109037340A (zh) * 2018-07-27 2018-12-18 西安电子科技大学 T型栅Ge/SiGe异质结隧穿场效应晶体管及制备方法
CN111613668A (zh) * 2020-06-02 2020-09-01 华南师范大学 增强型GaN基MIS-HEMT器件及其制备方法
CN115579386A (zh) * 2022-07-05 2023-01-06 江苏第三代半导体研究院有限公司 沟槽栅型hemt器件
CN114883193A (zh) * 2022-07-06 2022-08-09 江苏第三代半导体研究院有限公司 叠层栅介质层的增强型hemt器件及其制备方法

Also Published As

Publication number Publication date
US10074728B2 (en) 2018-09-11
US9508822B2 (en) 2016-11-29
US20140291775A1 (en) 2014-10-02
JP2014192493A (ja) 2014-10-06
US20170025515A1 (en) 2017-01-26
CN104078505B (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
CN104078505A (zh) 半导体装置
JP2014192493A5 (zh)
US8940593B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
TWI607569B (zh) 半導體裝置
US10043883B2 (en) Semiconductor device, and method of manufacturing semiconductor device
CN107112241B (zh) 半导体装置
CN103460390B (zh) 碳化硅纵型场效应晶体管
CN102403315A (zh) 半导体装置
JP2008277640A (ja) 窒化物半導体素子
US10381472B2 (en) Nitride-semiconductor field-effect transistor
JP7083112B2 (ja) 半導体層と絶縁体層との界面特性の測定方法
CN105264651B (zh) 场效应晶体管
JP2010067816A (ja) 半導体装置
US9978842B2 (en) Semiconductor device and method for manufacturing the same
TW202005086A (zh) 具有改良終端結構之氮化鎵電晶體
TWI597844B (zh) Field effect transistor
JP2011233695A (ja) ノーマリオフ型ＧａＮ系電界効果トランジスタ
US9136346B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently
JP2015220430A (ja) 電界効果トランジスタ
CN103003930B (zh) 场效应晶体管
CN103493188A (zh) 常闭型异质结场效应晶体管
CN104064593A (zh) 半导体装置
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
US20170125575A1 (en) Silicon carbide semiconductor element and method for manufacturing the same
JP7194120B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant