CN101997003B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101997003B
CN101997003B CN201010246753.2A CN201010246753A CN101997003B CN 101997003 B CN101997003 B CN 101997003B CN 201010246753 A CN201010246753 A CN 201010246753A CN 101997003 B CN101997003 B CN 101997003B
Authority
CN
China
Prior art keywords
layer
oxide
electrode layer
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010246753.2A
Other languages
English (en)
Other versions
CN101997003A (zh
Inventor
山崎舜平
坂田淳一郎
坂仓真之
及川欣聪
冈崎健一
丸山穗高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510001758.1A priority Critical patent/CN104617103B/zh
Publication of CN101997003A publication Critical patent/CN101997003A/zh
Application granted granted Critical
Publication of CN101997003B publication Critical patent/CN101997003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的课题之一是提高半导体装置的可靠性。本发明的一种方式是一种半导体装置，包括同一个衬底上的驱动电路部、显示部(也称为像素部)，驱动电路部和显示部包括其半导体层使用氧化物半导体构成的薄膜晶体管、第一布线、第二布线，并且，薄膜晶体管包括与半导体层的边缘部相比其边缘部位于内侧的源电极层或漏电极层，并且，在驱动电路部中的薄膜晶体管中，利用栅电极层和导电层夹持半导体层，并且，第一布线和第二布线通过设置在栅极绝缘层中的开口中隔着氧化物导电层电连接。

Description

半导体装置
技术领域
本发明涉及一种使用氧化物半导体的半导体装置。
注意，在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装置，因此如液晶显示装置等电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
近年来，通过利用形成在具有绝缘表面的衬底上的半导体薄膜(膜厚度为大约几nm至几百nm)来构成薄膜晶体管(TFT)的技术引人注目。薄膜晶体管广泛地应用于电子装置如集成电路(Integrated Circuit：略号为IC)或电光装置，尤其是目前正在加快开发作为图像显示装置的开关元件的薄膜晶体管。金属氧化物的种类繁多且用途广泛。氧化铟是公知的材料，并且，氧化铟用于液晶显示器等所需要的透明电极材料。
在金属氧化物中存在有呈现半导体特性的金属氧化物。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等。将这些呈现半导体特性的金属氧化物用于沟道形成区的薄膜晶体管已经是众所周知的(参照专利文献1及2)。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
要求使用氧化物半导体层的薄膜晶体管有快的工作速度、比较简单的制造工序以及足够的可靠性。
发明内容
本发明的课题之一是提高使用氧化物半导体层的薄膜晶体管的工作特性、可靠性。
尤其是，优选用于驱动电路的薄膜晶体管的工作速度快。
例如，当使薄膜晶体管的沟道长度(L)短或使沟道宽度(W)宽时，实现工作速度的高速化。然而，当使沟道长度短时，存在开关特性例如导通截止比变小的问题。此外，当使沟道宽度(W)宽时，存在薄膜晶体管本身的电容负荷上升的问题。
此外，本发明的课题之一也是提供一种具备即使沟道长度短也具有稳定的电特性的薄膜晶体管的半导体装置。
此外，当在绝缘表面上形成多个不同的电路时，例如在同一个衬底上形成像素部和驱动电路时，用于像素部的薄膜晶体管要求具有优越的开关特性，例如要求其导通截止比较大，并且用于驱动电路的薄膜晶体管要求快的工作速度。尤其是，显示装置的清晰度越高，显示图像的写入时间越短，所以优选使用于驱动电路的薄膜晶体管具有快的工作速度。
本发明的课题之一也是降低使用氧化物半导体层的薄膜晶体管的电特性的偏差。
本发明的课题之一也是简化使用氧化物半导体层的薄膜晶体管的制造工序。
本发明的一种方式是一种半导体装置，包括：同一个衬底上的驱动电路部、显示部(也称为像素部)，该驱动电路部和该显示部包括：薄膜晶体管、第一布线(也称为端子或连接电极)、第二布线(也称为端子或连接电极)，其中，薄膜晶体管包括：使用金属构成的栅电极、该栅电极上的栅极绝缘层、该栅极绝缘层上的氧化物半导体层、该氧化物半导体层上的使用金属构成且与该氧化物半导体层的边缘部相比其边缘部位于内侧的源电极(也称为源电极层)及漏电极(也称为漏电极层)、氧化物半导体层和源电极及漏电极上的保护绝缘层，并且，驱动电路部中的薄膜晶体管在保护绝缘层上的重叠于氧化物半导体层的位置中包括导电层，并且，显示部中的薄膜晶体管与像素电极(也称为像素电极层)电连接，并且，第一布线使用与栅电极相同的材料形成，而且第二布线使用与源电极或漏电极相同的材料形成，再者，第一布线和第二布线通过设置在栅极绝缘层和保护绝缘层中的开口(接触孔)电连接。
作为像素用薄膜晶体管及驱动电路用薄膜晶体管，使用底栅结构的反交错型薄膜晶体管。像素用薄膜晶体管及驱动电路用薄膜晶体管是如下沟道蚀刻型薄膜晶体管，该沟道蚀刻型薄膜晶体管设置有接触于在源电极层与漏电极层之间暴露的氧化物半导体层的氧化物绝缘层。
驱动电路用薄膜晶体管具有使用栅电极和导电层夹持氧化物半导体层的结构。由此，可以降低薄膜晶体管的阈值的偏差，而可以提供具备其电特性稳定的薄膜晶体管的半导体装置。导电层的电位可以被设定为与栅电极层相同的电位、浮动电位、固定电位例如GND电位或0V。此外，通过对导电层施加任意的电位，可以控制薄膜晶体管的阈值。
用来实现上述结构的本发明的一种方式是一种半导体装置的制造方法，包括如下步骤：通过第一光刻过程在同一个衬底上的形成有驱动电路部的第一区域和形成有显示部的第二区域中形成分别用作栅电极的第一电极、使用与第一电极相同的材料构成的第一布线；在第一电极及第一布线上形成用作栅极绝缘层的第一绝缘膜；在第一绝缘膜上形成氧化物半导体层；进行用来使氧化物半导体层脱水化或脱氢化的热处理；在氧化物半导体层上形成用来形成源电极及漏电极的金属膜；通过第二光刻过程在金属膜上利用多级灰度掩模形成具有膜厚度不同的区域的抗蚀剂掩模，并且，以具有膜厚度不同的区域的抗蚀剂掩模为掩模层对氧化物半导体层和金属膜进行蚀刻来将该氧化物半导体层和该金属膜加工为岛状的氧化物半导体层和岛状的金属层；对掩模层进行灰化处理来缩小掩模层的同时，去除抗蚀剂掩模的膜厚度薄的区域，来形成被分离的掩模层；通过对掩模层的露出部分进行蚀刻，形成其边缘部比氧化物半导体层的边缘部缩退到内侧的用作源电极的第二电极及用作漏电极的第三电极、使用与源电极和漏电极相同的材料构成的第二布线；去除掩模层；在第二电极、第三电极及氧化物半导体层上形成作为氧化物绝缘层的第二绝缘膜；通过第三光刻过程选择性地去除重叠于第一布线的第一绝缘膜及第二绝缘膜来形成第一开口，选择性地去除重叠于第二布线的第二绝缘膜来形成第二开口，并且，在第二区域中通过选择性地去除第二绝缘膜来在位于重叠于第二电极和第三电极中的任一个的位置中形成第三开口；通过第四光刻过程，形成通过第一开口及第二开口使第一布线和第二布线电连接的第一导电层，在第一区域中，在隔着第二绝缘膜而重叠于氧化物半导体层的位置中形成使用与第一导电层相同的材料构成的第四电极，在第二区域中，使用与所述第一导电层相同的材料形成用作像素电极的通过第三开口电连接到薄膜晶体管的第五电极
通过减少光掩模数，可以简化工序。
利用多级灰度掩模形成的掩模层成为具有多种膜厚度的形状，并且通过对掩模层进行蚀刻，可以进一步改变其形状，所以可以将该掩模层用于用来加工为不同图案的多个蚀刻工序。因此，利用一个多级灰度掩模，可以形成对应于至少两种以上的不同图案的掩模层。因此，可以削减曝光掩模数，并且可以削减所对应于的光刻过程数，所以可以简化工序。
上述结构解决上述课题中的至少一个。
此外，例如将在本说明书中使用的氧化物半导体形成为以InMO3(ZnO)m(m＞0)表示的薄膜，并且制造将该薄膜用作氧化物半导体层的薄膜晶体管。注意，M表示选自Ga、Fe、Ni、Mn及Co中的一个或多个金属元素。例如，除了有作为M而包括Ga的情况以外，还有作为M而包括Ga和Ni或者Ga和Fe等，作为M而包括Ga以外的上述金属元素的情况。此外，在上述氧化物半导体中，还有如下氧化物半导体：除了包括作为M而包含的金属元素以外，还包括作为杂质元素的Fe、Ni、其他的过渡金属元素、该过渡金属的氧化物。在本说明书中，将以InMO3(ZnO)m(m＞0)表示的结构的氧化物半导体层中的作为M而包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且将其薄膜称为In-Ga-Zn-O类非单晶膜。
另外，作为用于氧化物半导体层的金属氧化物，除了上述以外，还可以使用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的金属氧化物。此外，也可以在使用上述金属氧化物构成的氧化物半导体层中包含氧化硅。
在进行氮、稀有气体(氩、氦等)的惰性气体气氛下的加热处理的情况下，也可以说：氧化物半导体层通过加热处理变成氧缺乏型而被低电阻化，即被N型化(N-化等)，然后通过形成接触于氧化物半导体层的氧化物绝缘层并在成膜之后进行加热处理，来使氧化物半导体层变成氧过剩状态，而被高电阻化，即被I型化。此外，也可以说成是：进行使氧化物半导体层成为氧过剩状态的固相氧化。由此，可以制造并提供具有其电特性良好且可靠性好的薄膜晶体管的半导体装置。
在脱水化或脱氢化中，通过在氮、或稀有气体(氩、氦等)的惰性气体气氛下以400℃以上且低于衬底的应变点的温度，优选以420℃以上且570℃以下的温度进行加热处理，减少氧化物半导体层所含有的水分等的杂质。此外，可以防止后面的水(H2O)的再浸渗。
脱水化或脱氢化的热处理优选在H2O为20ppm以下的氮气氛下进行。此外，也可以在H2O为20ppm以下的超干燥空气中进行。
进行氧化物半导体层的脱水化或脱氢化的热处理条件为：即使在将温度升至450℃的条件下利用TDS对受到脱水化或脱氢化后的氧化物半导体层进行测量，也不检测出水的两个峰值，至少不检测出在300℃附近出现的一个峰值。从而，即使在将温度升至450℃的条件下利用TDS对使用受到脱水化或脱氢化的氧化物半导体层的薄膜晶体管进行测量，也不检测出至少在300℃附近出现的水的峰值。
并且，当对氧化物半导体层进行脱水化或脱氢化的加热温度T的降温时，使用与进行了脱水化或脱氢化的炉相同的炉来不暴露于大气，而不使水或氢再混入到氧化物半导体层中，是很重要的。当使用如下氧化物半导体层，即进行脱水化或脱氢化使氧化物半导体层低电阻化，就是说N型化(N-等)后进行高电阻化而成为I型的氧化物半导体层来制造薄膜晶体管时，可以使薄膜晶体管的阈值电压成为正值，而可以实现所谓的常关闭型开关元件。作为半导体装置(显示装置)，优选的是，以薄膜晶体管的栅电压为尽量近于0V的正的阈值电压形成沟道。注意，当薄膜晶体管的阈值电压值为负值时，容易成为即使栅电压为0V也在源电极和漏电极之间也有电流流过的所谓的常开启型。在有源矩阵型显示装置中，构成电路的薄膜晶体管的电特性是很重要的，并且该电特性决定显示装置的性能。尤其是，在薄膜晶体管的电特性中，阈值电压(Vth)是很重要的。即使在场效应迁移率高的情况下，当阈值电压值高或者阈值电压值为负值时，不容易控制电路。在采用阈值电压值高且阈值电压的绝对值大的薄膜晶体管的情况下，当驱动电压低时不能发挥作为TFT的开关功能，而有可能成为负荷。作为n沟道型的薄膜晶体管，优选采用如下晶体管：对栅电压施加正电压时初次形成沟道，来使漏电流流过。不提高驱动电压就不形成沟道的晶体管、在负的电压状态下也形成沟道而使漏电流流过的晶体管不适合用于电路的薄膜晶体管。
此外，也可以将从加热温度T降温的气体气氛转换为与升温到加热温度T的气体气氛不同的气体气氛。例如，使用与进行了脱水化或脱氢化的炉相同的炉不暴露于大气地将高纯度的氧气体、N2O气体、超干燥空气(露点为-40℃以下，优选为-60℃以下)充满在炉中并进行冷却。
通过使用如下氧化物半导体层，提高薄膜晶体管的电特性，并且实现具备高量产性和高性能的双方的薄膜晶体管。在利用进行脱水化或脱氢化的加热处理来降低膜中所含有的水分后，在不包含水分的气氛(露点为-40℃以下，优选为-60℃以下)下进行缓冷(或冷却)而得到上述氧化物半导体层。
在本说明书中，将氮或稀有气体(氩、氦等)的惰性气体气氛下的加热处理称为用于脱水化或脱氢化的加热处理。在本说明书中，为方便起见，不仅将通过该加热处理使H2脱离称为脱氢化，而且将包括使H、OH等脱离也称为脱水化或脱氢化。
在进行氮或稀有气体(氩、氦等)的惰性气体气氛下的加热处理时，氧化物半导体层通过加热处理而变成氧缺乏型，以被低电阻化，即被N型化(N-化等)。
此外，形成重叠于漏电极层的氧缺乏型的高电阻漏区(也称为HRD(High Resistance Drain)区)。此外，形成重叠于源电极层的氧缺乏型的高电阻源区(也称为HRS(High Resistance Source)区)。
具体地说，高电阻漏区的载流子浓度在1×1018/cm3以上的范围内，并且，该高电阻漏区是载流子浓度至少高于沟道形成区的载流子浓度(小于1×1018/cm3)的区域。注意，本说明书中的载流子浓度是指在室温下利用霍尔效应测量来求得的载流子浓度的值。
并且，通过使受到脱水化或脱氢化的氧化物半导体层中的至少一部分成为氧过剩状态，来进一步实现高电阻化，即I型化，以形成沟道形成区。注意，作为用来使受到脱水化或脱氢化的氧化物半导体层成为氧过剩状态的处理，有如下处理：利用溅射法形成接触于受到脱水化或脱氢化的氧化物半导体层的氧化物绝缘层的处理；加热处理或者在包含氧的气氛下的加热处理、或者在形成氧化物绝缘层后在惰性气体气氛下进行加热处理，然后在氧气氛或者超干燥空气(露点为-40℃以下，优选为-60℃以下)下的冷却处理；等等。
此外，为了使受到脱水化或脱氢化的氧化物半导体层中的至少一部分(重叠于栅电极层的部分)成为沟道形成区，通过选择性地使它成为氧过剩状态，可以实现高电阻化，即I型化。在受到脱水化或脱氢化的氧化物半导体层上以接触的方式形成使用Ti等的金属电极构成的源电极层或漏电极层，选择性地使不重叠于源电极层或漏电极层的露出区域成为氧过剩状态，从而可以形成沟道形成区。在选择性地使它成为氧过剩状态的情况下，形成重叠于源电极层的第一高电阻源区、重叠于漏电极层的第二高电阻漏区，并且，第一高电阻源区和第二高电阻漏区之间的区域成为沟道形成区。在源电极层和漏电极层之间以自对准的方式形成沟道形成区。
由此，可以制造并提供具有其电特性良好且可靠性好的薄膜晶体管的半导体装置。
注意，通过在重叠于漏电极层的氧化物半导体层中形成高电阻漏区，可以提高形成驱动电路时的可靠性。具体地说，通过形成高电阻漏区，可以得到导电性从漏电极层到高电阻漏区、沟道形成区能够阶段性地变化的结构。因此，可以得到如下结构：当使薄膜晶体管与连接到用来供应高电源电位VDD的布线的漏电极层一起工作时，对栅电极层和漏电极层之间施加高电场也高电阻漏区成为缓冲而不被施加局部性的高电场，从而提高晶体管的耐压性。
此外，在重叠于漏电极层及源电极层的氧化物半导体层中，通过形成高电阻漏区及高电阻源区，可以降低形成驱动电路时的沟道形成区的漏电流。具体地说，通过形成高电阻漏区，作为流过在漏电极层和源电极层之间的晶体管的漏电流依次流过漏电极层、漏电极层一侧的高电阻漏区、沟道形成区、源电极层一侧的高电阻源区、源电极层。此时，在沟道形成区中，可以将从漏电极层一侧的高电阻漏区流向沟道区的漏电流集中在当晶体管截止时成为高电阻的栅极绝缘层和沟道形成区的界面附近，从而可以降低背沟道部(离栅电极层远的沟道形成区的表面的一部分)的漏电流。
此外，虽然也要根据栅电极层的宽度，但是重叠于源电极层的高电阻源区和重叠于漏电极层的高电阻漏区隔着栅极绝缘层而与栅电极层的一部分重叠，从而可以更有效地缓和漏电极层的端部附近的电场强度。
此外，也可以在氧化物半导体层和源电极及漏电极之间形成氧化物导电层。氧化物导电层优选作为成分而包含氧化锌，并且优选不包含氧化铟。例如，可以使用氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等。氧化物导电层也用作低电阻漏区(也称为LRN(Low ResistanceN-type conductivity)区、LRD(Low Resistance Drain)区)。具体地说，低电阻漏区的载流子浓度优选大于高电阻漏区(HRD区)，例如在1×1020/cm3以上且1×1021/cm3以下的范围内。通过在氧化物半导体层和源电极及漏电极之间设置氧化物导电层，可以降低接触电阻，并且可以实现晶体管的高速工作，所以可以提高外围电路(驱动电路)的频率特性。
在将氧化物导电层的形成方法应用于上述制造方法的情况下，在形成氧化物半导体层后形成氧化物导电层，然后形成金属膜，即可。氧化物导电层的形成既可以在用来使氧化物半导体层脱水化或脱氢化的热处理之前进行，又可以在该热处理之后进行。
可以连续形成用来形成氧化物导电层和源电极及漏电极的金属膜。
此外，上述第一布线及第二布线可以采用使用与用作LRN或LRD的氧化物导电层相同的材料和金属材料构成的叠层布线。通过采用使用金属和氧化物导电层构成的叠层，改善对下层布线的重叠部分或者开口等的水平差的覆盖性，从而可以降低布线电阻。此外，也可以期待防止迁移等所引起的布线的局部性的高电阻化、断线的效果，所以可以提供可靠性高的半导体装置。
此外，当连接上述第一布线和第二布线时，也通过隔着氧化物导电层而进行连接，可以期待防止因在连接部(接触部)的金属表面上形成绝缘氧化物而发生的接触电阻的增大，从而可以提供可靠性高的半导体装置。
此外，因为薄膜晶体管容易被静电等破坏，所以优选相对于栅极线或源极线而在同一个衬底上设置用来保护像素部的薄膜晶体管的保护电路。保护电路优选利用使用氧化物半导体层的非线性元件来构成。
另外，为了方便起见而附上第一、第二的序数词，该序数词不表示工序顺序或叠层顺序。此外，在本说明书中，上述序数词不表示作为特定发明的事项的固有名称。
利用氧化物半导体层，可以实现具有优越于电特性及可靠性的薄膜晶体管的半导体装置。
附图说明
图1是说明半导体装置的图；
图2A至2C是说明半导体装置的制造方法的图；
图3A和3B是说明半导体装置的制造方法的图；
图4A至4C是说明半导体装置的制造方法的图；
图5是说明半导体装置的图；
图6A至6D是说明半导体装置的制造方法的图；
图7A和7B是说明半导体装置的制造方法的图；
图8A和8B是说明半导体装置的图；
图9A至9D是说明多级灰度掩模的图；
图10是说明半导体装置的图；
图11A1至11B2是说明半导体装置的图；
图12A和12B是说明半导体装置的方框图的图；
图13A和13B是说明信号线驱动电路的结构的图；
图14A至14D是说明移位寄存器的结构的电路图；
图15A和15B是说明移位寄存器的工作的电路图及时序图；
图16A1至16B是说明半导体装置的图；
图17是说明半导体装置的图；
图18是示出电子书阅读器的一例的外观图；
图19A和19B是示出电视装置及数码相框的实例的外观图；
图20A和20B是示出游戏机的实例的外观图；
图21A和21B是示出便携式计算机及移动电话机的一例的外观图；
图22是说明半导体装置的图；
图23是说明半导体装置的图；
图24是说明半导体装置的图；
图25是说明半导体装置的图；
图26是说明半导体装置的图；
图27是说明半导体装置的图；
图28是说明半导体装置的图；
图29是说明半导体装置的图；
图30是说明半导体装置的图；
图31是说明半导体装置的图；
图32是说明半导体装置的图；
图33是说明半导体装置的图；
图34是说明半导体装置的图；
图35是说明半导体装置的图。
具体实施方式
参照附图而详细说明实施方式。但是，不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容可以不脱离本发明的宗旨及其范围地变换为各种各样的形式。因此，不应该被解释为仅限定在以下实施方式所记载的内容中。注意，在以下说明的结构中，在不同的附图之间共同使用同一附图标记来表示同一部分或具有同一功能的部分，而省略其重复说明。
实施方式1
参照图1至图5而说明包括薄膜晶体管的半导体装置的制造工序。
图1示出作为本发明的一种方式的半导体装置的液晶显示装置。在图1所示的液晶显示装置中，衬底100和衬底190以夹着液晶层192的方式相对，该衬底100设置有包括薄膜晶体管170及电容器147的像素部、包括薄膜晶体管180的驱动电路部、像素电极层110、用作取向膜的绝缘层191，并且，衬底190设置有用作取向膜的绝缘层193，对置电极层194、用作滤色片的着色层195。此外，在衬底100和衬底190的与液晶层192相反一侧分别设置有偏振片(具有偏振器的层，也简单地称为偏振器)196a、196b，并在栅极布线的端子部中设置有第一端子121及连接用端子电极128，并且在源极布线的端子部中设置有第二端子122及连接用端子电极129。
在氧化物半导体层120上层叠有第二端子122，并且，第二端子122及氧化物半导体层120通过利用使用多级灰度掩模而形成的抗蚀剂掩模的光刻过程来形成。
在驱动电路部中，在薄膜晶体管180中，在栅电极层及半导体层的上方设置导电层111，并且，漏电极层165b通过布线层145与利用与栅电极层相同的工序形成的导电层162电连接。此外，在像素部中，薄膜晶体管170的漏电极层与像素电极层110电连接。
在薄膜晶体管170和180的制造方法中，进行利用如下掩模层的蚀刻工序，该掩模层利用作为所透过的光具有多种强度的曝光掩模的多级灰度掩模来形成。从而，氧化物半导体层103、163的边缘部不由源电极层105a、165a和漏电极层105b、165b覆盖而露出。注意，在氧化物半导体层103、163的边缘中露出的区域是接触于氧化物绝缘层107的区域。当氧化物半导体层103、163具有露出的边缘时，在其上层叠的氧化物绝缘层107的覆盖性好。
以下，参照图2A至图5而详细地说明制造方法。图5是液晶显示装置的像素部的平面图，并且图1至图4C相当于沿图5中的线A1-A2、B1-B2的截面图。
在具有绝缘表面的衬底100的整个表面上形成导电层之后，进行第一光刻过程，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，而形成布线及电极(栅电极层101、栅电极层161、导电层162、电容布线层108及第一端子121)。如图2A所示，当进行蚀刻以在布线及电极的端部上形成锥形形状时，提高所层叠的膜的覆盖性，所以是优选的。注意，栅电极层101、栅电极层161分别包括在栅极布线中。
虽然对可用于具有绝缘表面的衬底100的衬底没有很大的限制，但是至少需要具有能够承受后面的加热处理程度的耐热性。作为具有绝缘表面的衬底100，可以使用玻璃衬底。
此外，当后面的加热处理的温度高时，作为玻璃衬底，使用其应变点为730℃以上的衬底，即可。此外，作为玻璃衬底，例如使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等玻璃材料。注意，通过包含比硼多的氧化钡(BaO)，可以得到更有实用性的耐热玻璃。由此，优选使用包括比B2O3多的BaO的玻璃衬底。
注意，也可以使用陶瓷衬底、石英衬底、蓝宝石衬底等的使用绝缘体构成的衬底而代替上述玻璃衬底。此外，还可以使用结晶化玻璃等。因为在本实施方式中示出的液晶显示装置为透过型，所以作为衬底100使用具有透光性的衬底，但是，当采用反射型时，作为衬底100，也可以使用非透光性的金属衬底等的衬底。
也可以在衬底100与栅电极层101、栅电极层161、导电层162、电容布线层108及第一端子121之间设置作为基底膜的绝缘膜。基底膜具有防止杂质元素从衬底100扩散的功能，并且基底膜可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的叠层结构形成。
栅电极层101、栅电极层161、导电层162、电容布线层108及第一端子121可以通过使用钼、钛、铬、钽、钨、铝、铜、钕、钪等的金属材料或以这些材料为主要成分的合金材料的单层或叠层来形成。
例如，作为栅电极层101、栅电极层161、导电层162、电容布线层108及第一端子121的双层的叠层结构，优选采用：在铝层上层叠有钼层的双层的叠层结构；在铜层上层叠有钼层的双层结构；在铜层上层叠有氮化钛层或氮化钽层的双层结构；层叠有氮化钛层和钼层的双层结构。作为三层的叠层结构，优选采用层叠如下层的结构：钨层或氮化钨层；铝和硅的合金层或铝和钛的合金层；以及氮化钛层或钛层。
接着，在栅电极层101、栅电极层161、导电层162、电容布线层108及第一端子121上形成栅极绝缘层102。
通过利用等离子体CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层或者氧化铝层的单层或叠层，可以形成栅极绝缘层102。例如，作为成膜气体使用SiH4、氧及氮并利用等离子体CVD法形成氧氮化硅层即可。将栅极绝缘层102的膜厚度设定为100nm以上且500nm以下，并且，当采用叠层结构时，例如采用如下结构：在膜厚度为50nm以上且200nm以下的第一栅极绝缘层上层叠有膜厚度为5nm以上且300nm以下的第二栅极绝缘层的叠层结构。
在本实施方式中，通过等离子体CVD法形成作为氮化硅层的膜厚度为200nm以下的栅极绝缘层102。
接着，在栅极绝缘层102上形成氧化物半导体层130。
另外，优选在通过溅射法形成氧化物半导体层之前，进行通过导入氩气体来产生等离子体的反溅射，而去除附着于栅极绝缘层102的表面的尘屑。反溅射是指一种方法，其中在氩气氛下使用RF电源对衬底一侧施加电压来在衬底近旁形成等离子体，以对表面进行改性。另外，也可以使用氮、氦等而代替氩气氛。另外，也可以在对氩气氛加入氧、N2O等的气氛下进行。另外，也可以在对氩气氛加入Cl2、CF4等的气氛下进行。
接着，在栅极绝缘层102上形成膜厚度为2nm以上且200nm以下的氧化物半导体层130(参照图2A)。在形成氧化物半导体层130后，为了即使进行用来实现脱水化或脱氢化的加热处理也得到非晶状态的氧化物半导体层130，而优选采用50nm以下的薄的膜厚度。通过采用膜厚度薄的氧化物半导体层，可以抑制当在形成氧化物半导体层后进行加热处理时被结晶化。
作为氧化物半导体层130，使用In-Ga-Zn-O类非单晶膜、In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、In-Ga-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体层。在本实施方式中，通过使用In-Ga-Zn-O类氧化物半导体靶材的溅射法进行成膜。此外，氧化物半导体层130可以在稀有气体(典型为氩)气氛下、氧气氛下、稀有气体(典型为氩)及氧气氛下通过溅射法来形成。此外，在利用溅射法的情况下，优选使用包括2wt％以上且10wt％以下的SiO2的靶材进行成膜，使氧化物半导体层130包括阻碍结晶化的SiOx(X＞0)，以抑制当在后面的工序中进行用于脱水化或脱氢化的加热处理时被结晶化。
在此，在以下条件下进行成膜：使用包括In、Ga及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol％]、In∶Ga∶Zn＝1∶1∶0.5[at％])；衬底与靶材之间的距离是100mm；压力是0.2Pa；直流(DC)电源是0.5kW；并且在氩及氧(氩∶氧＝30sccm∶20sccm，氧流量比率是40％)的气氛下。注意，优选使用脉冲直流(DC)电源，因为可以减少尘屑，而且膜厚分布也变得均匀。In-Ga-Zn-O类非单晶膜的膜厚度为5nm以上且200nm以下。在本实施方式中，使用In-Ga-Zn-O类氧化物半导体靶材并通过溅射法形成膜厚度为20nm的In-Ga-Zn-O类非单晶膜作为氧化物半导体层。
在溅射法中，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，并且还有以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而且DC溅射法主要用于金属膜的形成。
此外，还有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中使多种材料同时放电而进行成膜。
此外，有利用如下溅射法的溅射装置：即在处理室内具备磁铁机构并且用于磁控管溅射法；以及不使用辉光放电而利用使用微波来产生的等离子体的ECR溅射法。
此外，作为使用溅射法的成膜方法，还有在成膜时使靶材物质与溅射气体成分产生化学反应而形成它们的化合物薄膜的反应溅射法、在成膜时对衬底也施加电压的偏压溅射法。
也可以在栅极绝缘层上直接形成抗蚀剂图案来形成接触孔。在此情况下，优选在剥离抗蚀剂后进行热处理，进行栅极绝缘层表面的脱水化、脱氢化、脱羟化的处理。例如，在惰性气体气氛(氮、或者氦、氖、氩等)下、氧气氛下进行加热处理(400℃以上且低于衬底的应变点)，而去除包括在栅极绝缘层中的氢及水等杂质，即可。
接着，进行氧化物半导体层130的脱水化或脱氢化，来形成受到脱水化或脱氢化的氧化物半导体层131(参照图2B)。将进行脱水化或脱氢化的第一加热处理的温度设定为400℃以上且低于衬底的应变点，优选为425℃以上。注意，只要采用425℃以上的温度就热处理时间是一个小时以下，即可。但是，如果采用低于425℃的温度就热处理时间是一个小时以上。在此，将衬底放入加热处理装置之一的电炉中，在氮气气氛下对氧化物半导体层130进行加热处理后，不接触于大气，防止水、氢再混入到氧化物半导体层中，而得到氧化物半导体层131。在本实施方式中，在氮气氛下使用同一炉将氧化物半导体层的温度从进行氧化物半导体层130的脱水化或脱氢化所需的加热温度T缓冷到水无法再次混入的温度，具体而言将氧化物半导体层的温度降低到比加热温度T低100℃以上的温度。此外，不局限于氮气氛，而在氦、氖、氩等稀有气体气氛下或者减压下进行脱水化或脱氢化。
通过以400℃至700℃的温度对氧化物半导体层130进行热处理，实现氧化物半导体层130的脱水化或脱氢化，可以防止后面的水(H2O)的再浸渍。
注意，在第一加热处理中，优选的是，在氮或者诸如氦、氖、氩等的稀有气体中不包括水、氢等。尤其是，以400℃至700℃对氧化物半导体层130进行的脱水化或脱氢化的热处理优选在H2O为20ppm以下的氮气氛下进行。或者，优选将引入加热处理装置中的氮或氦、氖、氩等稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即杂质浓度为1ppm以下，优选为0.1ppm以下)。
此外，根据第一加热处理的条件、氧化物半导体层的材料，有时进行结晶化而成为微晶膜或多晶膜。
对氧化物半导体层的脱水化或脱氢化的热处理可以在形成氧化物半导体层后、在氧化物半导体层上层叠源电极层及漏电极层后、或者在源电极层及漏电极层上形成钝化膜后进行。
接着，通过溅射法或真空蒸镀法在氧化物半导体层131上形成使用金属材料构成的金属导电层137(参照图2C)。
作为金属导电层137的材料，可以举出选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素为成分的合金、组合上述元素的合金膜等。此外，金属导电层可以具有单层结构或者两层以上的叠层结构。例如，可以举出：包括硅的铝膜的单层结构；在铝膜上层叠钛膜的双层结构；层叠Ti膜、该Ti膜上的铝膜和其上的Ti膜而成的三层结构；等等。此外，也可以使用将Al与钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的一个或多个元素组合而成的合金膜、这些元素中的任一种的氮化膜。
当在形成金属导电层137后进行加热处理时，优选使金属导电层具有耐受该加热处理的耐热性。
进行第二光刻过程，在栅极绝缘层102、氧化物半导体层131以及金属导电层137上形成抗蚀剂掩模135a、135b、135c。
在本实施方式中示出为了形成抗蚀剂掩模135a、135b、135c而进行使用高级灰度掩模的曝光的实例。为了形成抗蚀剂掩模135a、135b、135c而形成抗蚀剂。作为抗蚀剂，可以采用正性抗蚀剂或者负性抗蚀剂。在此，采用正性抗蚀剂。抗蚀剂既可以通过旋涂法形成，又可以通过喷墨法选择性地形成。当通过喷墨法选择性地形成抗蚀剂时，可以削减在不需要的部分中形成抗蚀剂的情况，所以可以减轻材料的浪费。
接着，作为曝光掩模而使用多级灰度掩模81a或81b，对抗蚀剂照射光，对抗蚀剂进行曝光。
在此，参照图9A至9D而说明使用多级灰度掩模81a或81b的曝光。
多级灰度掩模指的是能够以三个级别进行曝光的掩模，该三个级别为曝光部分、中间曝光部分以及未曝光部分，并且，多级灰度掩模是所透过的光具有多种强度的曝光掩模。通过进行一次曝光及显影工序，可以形成具有多种(典型为两种)膜厚度区域的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以削减曝光掩模的数目。
作为多级灰度掩模的典型实例，有如图9A所示的灰色调掩模81a、如图9C所示的半色调掩模81b。
如图9A所示，灰色调掩模81a使用透光衬底83以及形成在其上的遮光部84和衍射光栅85构成。在遮光部84中，光透过率为0％。另一方面，衍射光栅85通过将狭缝、点、网眼等的光的透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔，可以控制光的透过率。另外，周期性狭缝、点、网眼或非周期性狭缝、点、网眼都可以用于衍射光栅85。
作为透光衬底83，可以使用石英等的透光衬底。遮光部84及衍射光栅85可以使用铬、氧化铬等的吸收光的遮光材料形成。
当对灰色调掩模81a照射所曝光的光时，如图9B所示，在遮光部84中，光透过率86为0％，而且在不设置遮光部84以及衍射光栅85的区域中，光透过率86为100％。另外，在衍射光栅85中，可以将光透过率调整为10％至70％。衍射光栅85中的光的透过率可以通过调整衍射光栅的狭缝、点或网眼的间隔及间距而调整。
如图9C所示，半色调掩模81b使用透光衬底83、形成在其上的半透过部87及遮光部88构成。可以将MoSiN、MoSi、MoSiO、MoSiON、CrSi等用于半透过部87。遮光部88可以使用铬或氧化铬等的吸收光的遮光材料形成。
在将所曝光的光照射到半色调掩模81b的情况下，如图9D所示，在遮光部88中，光透光率89为0％，而且在不设置遮光部88及半透过部87的区域中，光透光率89为100％。另外，在半透过部87中，可以将光透过率调整为10％至70％。半透过部87中的光透光率可以根据半透过部87的材料而调整。
通过使用多级灰度掩模进行曝光之后进行显影，可以形成如图3A所示的具有膜厚度不同的区域的抗蚀剂掩模135a、135b、135c。
接着，使用抗蚀剂掩模135a、135b、135c进行第一蚀刻工序，对氧化物半导体层131、金属导电层137进行蚀刻而加工成岛状。其结果，可以形成氧化物半导体层133、134、120、金属导电层185、186、188(参照图3A)。
接着，对抗蚀剂掩模135a、135b、135c进行灰化。其结果，抗蚀剂掩模的面积(在三次元上为体积)缩小，而膜厚度变薄。此时，膜厚度薄的区域的抗蚀剂掩模的抗蚀剂(与栅电极层161的一部分重叠的区域)被去除，可以形成被分离的抗蚀剂掩模136a、136b。同样地，抗蚀剂掩模135b、135c也受到灰化，抗蚀剂掩模的面积(在三次元上为体积)缩小，而成为抗蚀剂掩模136c、136d、136e。
使用抗蚀剂掩模136a、136b、136c、136d、136e并利用蚀刻去除不需要的部分，以形成源电极层165a、漏电极层165b、源电极层105a、漏电极层105b、氧化物半导体层120、第二端子122(参照图3B)。
注意，当对金属导电层进行蚀刻时，为了防止氧化物半导体层133、134也被去除，而适当地调整各材料及蚀刻条件。
在本实施方式中，作为金属导电层而使用Ti膜，并作为氧化物半导体层133、134而使用In-Ga-Zn-O类氧化物，并且作为蚀刻剂而使用过氧化氢氨水(ammonia hydrogen peroxide solution)(氨、水、过氧化氢水的混合液)。
在该第二光刻过程中，在端子部中形成使用氧化物半导体层120相同的材料形成的第二端子122、源电极层105a、165a、漏电极层105b、165b。注意，第二端子122电连接到源极布线(包括源电极层105a、165a的源极布线)。
注意，在此的对金属导电层、氧化物半导体层以及绝缘膜的蚀刻不局限于湿蚀刻，而也可以使用干蚀刻。
作为用于干蚀刻的蚀刻气体，优选使用包括氯的气体(氯类气体，例如，氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)、四氯化碳(CCl4)等)。
另外，还可以使用包括氟的气体(氟类气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)、对上述气体添加氦(He)或氩(Ar)等的稀有气体的气体等。
作为干蚀刻法，可以使用平行平板型RIE(Reactive Ion Etching：反应离子蚀刻)法或ICP(Inductively Coupled Plasma：感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈形电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以可以蚀刻为所希望的加工形状。
作为用于湿蚀刻的蚀刻液，可以使用将磷酸、醋酸及硝酸混合而成的溶液、氨水和过氧化氢以及纯水的混合液简称APM(AmmoniaPeroxide Mixture)(过氧化氢水∶氨∶水＝5∶2∶2)等。此外，也可以使用ITO07N(关东化学株式会社制造)。
此外，通过清洗去除湿蚀刻后的蚀刻液以及受到蚀刻的材料。也可以提纯包括该被去除的材料的蚀刻液的废液，来再次利用所包括的材料。通过从该蚀刻后的废液回收包括在氧化物半导体层中的铟等的材料并将它再次利用，可以有效地利用资源并且实现低成本化。
根据材料适当地调节蚀刻条件(蚀刻液、蚀刻时间、温度等)，以便可以蚀刻为所希望的加工形状。
接着，去除抗蚀剂掩模136a、136b、136c、136d、136e，以形成接触于氧化物半导体层133、134的成为保护绝缘层的氧化物绝缘层107。
在该阶段中，形成氧化物半导体层133和134、接触于氧化物绝缘层的区域，并且，在该区域中，接触于氧化物绝缘层107并且重叠于栅电极层和栅极绝缘层的部分用作沟道形成区。
将氧化物绝缘层107的膜厚度设定为至少1nm以上，并且氧化物绝缘层107可以通过适当地利用溅射法等不使水、氢等杂质混入到氧化物绝缘层107中的方法来形成。在本实施方式中，作为氧化物绝缘层107，通过溅射法形成膜厚度为300nm的氧化硅膜。将成膜时的衬底温度设定为室温以上且300℃以下即可，而在本实施方式中采用室温。利用溅射法的氧化硅膜的形成可以在稀有气体(典型为氩)气氛下、氧气氛下、稀有气体(典型为氩)及氧的气氛下进行。此外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在氧气氛下通过使用硅靶材的溅射法形成氧化硅。接触于后面低电阻化的氧化物半导体层地形成的氧化物绝缘层不包括水分、氢离子、OH-等杂质，并且采用阻挡水分、氢离子、OH-等杂质从外部侵入的无机绝缘膜，而典型地采用氧化硅膜、氮氧化硅膜、氧化镓膜、氧化铝膜、或者氧氮化铝膜等。
接着，在惰性气体气氛下或者氮气体气氛下进行第二加热处理(优选为200℃以上且400℃以下，例如为250℃以上且350℃以下)(参照图4A)。例如，在氮气氛下进行250℃且一个小时的第二加热处理。当进行第二加热处理时，重叠于氧化物绝缘层107的氧化物半导体层133、134的一部分以接触于氧化物绝缘层107的状态受到加热。
通过上述工序，对成膜后的氧化物半导体层进行用于脱水化或脱氢化的加热处理，进行低电阻化，然后选择性地使氧化物半导体层的一部分成为氧过剩状态。
其结果，在氧化物半导体层133中，重叠于栅电极层161的沟道形成区166成为I型，并以自对准的方式形成重叠于源电极层165a的高电阻源区167a及重叠于漏电极层165b的高电阻漏区167b，以形成氧化物半导体层163。同样地，在氧化物半导体层134中，重叠于栅电极层101的沟道形成区116成为I型，并以自对准的方式形成重叠于源电极层105a的高电阻源区117a及重叠于漏电极层105b的高电阻漏区117b，以形成氧化物半导体层103。
通过在重叠于漏电极层105b、165b(及源电极层105a、165a)的氧化物半导体层103、163中形成高电阻漏区117b、167b(或高电阻源区117a、167a)，可以实现形成电路时的可靠性的提高。具体而言，通过形成高电阻漏区117b、167b，可以实现导电性从漏电极层105b、165b通过高电阻漏区117b、167b到沟道形成区116、166能够阶梯性地变化的结构。因此，在将漏电极层105b、165b连接到供应高电源电位VDD的布线而使薄膜晶体管工作的情况下，即使对栅电极层101、161和漏电极层105b、165b之间施加高电场，也高电阻漏区成为缓冲而不被施加局部性的高电场，可以提高晶体管的耐压性。
此外，通过在重叠于漏电极层105b、165b(及源电极层105a、165a)的氧化物半导体层103、163中形成高电阻漏区117b、167b(或高电阻源区117a、167a)，可以实现形成电路时的沟道形成区116、166中的漏电流的降低。
在本实施方式中，通过溅射法形成作为氧化物绝缘层107的氧化硅膜，然后进行250℃至350℃的热处理，将氧从源区和漏区之间的氧化物半导体层的露出部分(沟道形成区)浸渍并扩散到氧化物半导体层中。通过溅射法形成氧化硅膜，可以使该氧化硅膜包括过剩的氧，并且利用热处理可以将该氧浸渍并扩散到氧化物半导体层中。通过将氧浸渍并扩散到氧化物半导体层中，可以实现沟道区的高电阻化(I型化)。由此，可以得到常关闭型薄膜晶体管。
通过上述工序，可以在同一衬底上，在驱动电路部中形成薄膜晶体管180并且在像素部中形成薄膜晶体管170。薄膜晶体管170、180是包括具有高电阻源区、高电阻漏区以及沟道形成区的氧化物半导体层的底栅型薄膜晶体管。因此，即使对薄膜晶体管170、180施加高电场也高电阻漏区或高电阻源区成为缓冲而不被施加局部性的高电场，从而提高晶体管的耐压性。
通过在同一衬底上形成驱动电路和像素部，可以缩短驱动电路和外部信号的连接布线，从而可以实现半导体装置的小型化、低成本化。
也可以在氧化物绝缘层107上还形成保护绝缘层。例如，利用RF溅射法来形成氮化硅膜。因为RF溅射法具有良好的量产性，所以优选作为保护绝缘层的成膜方法而使用RF溅射法。保护绝缘层不包括水分、氢离子、OH-等杂质，并且采用阻挡水分、氢离子、OH-等杂质从外部侵入的无机绝缘膜，并且采用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等。
接着，进行第三光刻过程，形成抗蚀剂掩模，对氧化物绝缘层107进行蚀刻，形成到达漏电极层105b的接触孔125、到达漏电极层165b的接触孔118以及到达导电层162的接触孔119，去除抗蚀剂掩模(参照图4B)。此外，通过在此的蚀刻，也形成到达第二端子122的接触孔127、到达第一端子121的接触孔126。此外，也可以通过喷墨法形成用来形成该接触孔的抗蚀剂掩模。当通过喷墨法形成抗蚀剂掩模时，不使用光掩模，因此可以降低制造成本。
接着，形成具有透光性的导电膜。作为具有透光性的导电膜的材料，通过溅射法或真空蒸镀法等形成氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等。作为具有透光性的导电膜的其他材料，也可以使用：包括氮的Al-Zn-O类非单晶膜，即Al-Zn-O-N类非单晶膜；包括氮的Zn-O-N类非单晶膜；包括氮的Sn-Zn-O-N类非单晶膜。注意，Al-Zn-O-N类非单晶膜中的锌的组成比(原子％)为47原子％以下，即大于Al-Zn-O-N类非单晶膜中的铝的组成比(原子％)，并且，Al-Zn-O-N类非单晶膜中的铝的组成比(原子％)大于Al-Zn-O-N类非单晶膜中的氮的组成比(原子％)。对上述材料的蚀刻处理利用盐酸类溶液来进行。然而，尤其是，当对ITO进行蚀刻时容易发生残渣，所以也可以使用用来改善蚀刻加工性的氧化铟氧化锌合金(In2O3-ZnO)。
注意，将具有透光性的导电膜的组成比的单位设定为原子％，并且，利用使用电子探针X射线微区分析仪(EPMA：Electron ProbeX-ray Micro Analyzer)的分析进行评价。
接着，进行第四光刻过程，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，形成像素电极层110、导电层111、布线层145、端子电极128和129，去除抗蚀剂掩模。该阶段的截面图相当于图4C。注意，该阶段的平面图相当于图5。
此外，在该第四光刻过程中，以电容部中的栅极绝缘层102及氧化物绝缘层107为电介质，利用电容布线层108和像素电极层110形成存储电容器。
也可以在与驱动电路部和像素部同一衬底上形成作为以栅极绝缘层102为电介质并利用电容布线层和电容电极形成的存储电容器的电容器147。此外，也可以不设置电容布线，而隔着保护绝缘层及栅极绝缘层重叠像素电极与相邻的像素的栅极布线来形成存储电容器。
形成在端子部中的端子电极128、129成为用来与FPC连接的电极或布线。形成在第一端子121上的端子电极128成为用作栅极布线的输入端子的用来连接的端子电极。形成在第二端子122上的端子电极129是用作源极布线的输入端子的用来连接的端子电极。
此外，图11A1和11A2分别表示该阶段的栅极布线端子部的俯视图及截面图。图11A1相当于沿着图11A2中的线C1-C2的截面图。在图11A1中，形成在保护绝缘层154上的导电膜155是用作输入端子的用来连接的端子电极。此外，在图11A1中，在端子部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153在设置于栅极绝缘层152中的接触孔中隔着氧化物半导体层157而实现导电。此外，连接电极153和导电膜155在设置于保护绝缘层中的接触孔中直接接触而实现导电。
此外，图11B1和11B2分别表示源极布线端子部的俯视图及截面图。此外，图11B1相当于沿着图11B2中的线D1-D2的截面图。在图11B1中，形成在保护绝缘层154上的导电膜155是用作输入端子的用来连接的端子电极。此外，在图11B1中，在端子部中，使用与栅极布线相同的材料形成的电极156和电连接到源极布线的第二端子150的下方隔着栅极绝缘层152彼此重叠。电极156不电连接到第二端子150，并且，当将电极156设定为不同于第二端子150的电位，例如，浮动电位、GND、0V等时，可以形成作为对杂波的对策的电容器或者作为对静电的对策的电容器。此外，第二端子150隔着保护绝缘层154电连接到导电膜155。在第二端子150下形成有氧化物半导体层158。
根据像素密度设置多个栅极布线、多个源极布线及多个电容布线。此外，在端子部中排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，实施者适当地决定各端子的数量即可。
像这样，通过四次的光刻过程，使用六个光掩模，可以完成包括薄膜晶体管180的驱动电路部、包括薄膜晶体管170的像素部、包括存储电容器的电容器147以及外部取出端子部。通过对应于各像素而将薄膜晶体管和存储电容器配置为矩阵状来构成像素部，可以将它用作用来制造有源矩阵型显示装置的一方的衬底。在本说明书中，为方便起见而将这种衬底称为有源矩阵衬底。
如本实施方式，由于当使用利用多级灰度掩模形成的具有多种(典型的是两种)膜厚度的区域的抗蚀剂掩模时，可以减少抗蚀剂掩模数，从而可以实现工序的简化以及低成本化。因此，可以以低成本生产率好地制造半导体装置。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，以固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的公共电极，并且在端子部中设置与公共电极电连接的第四端子。该第四端子是用来将公共电极设定为固定电位，例如GND、0V等的端子。
在氧化物绝缘层107、导电层111、布线层145、像素电极层110上形成用作取向膜的绝缘层191。
在对置衬底190上形成着色层195、对置电极层194、用作取向膜的绝缘层193。隔着用来调节液晶显示装置的单元间隙的间隔物并夹持液晶层192而利用密封剂(未图示)将衬底100和对置衬底190贴合在一起。上述贴合工序也可以在减压下进行。
作为密封剂，优选典型地使用可见光固化树脂、紫外线固化树脂、热固化树脂。典型的是，可以使用丙烯酸树脂、环氧树脂、胺树脂等。此外，也可以包括光(典型为紫外线)聚合引发剂、热固化剂、填料、耦合剂。
液晶层192通过对空隙封入液晶材料来形成。当形成液晶层192时，既可以采用在将衬底100和对置衬底190贴合在一起之前进行滴下的分配器方法(滴落法)，又可以采用在将衬底100和对置衬底190贴合在一起后利用毛细现象注入液晶的注入法。对液晶材料没有特别的限制，而可以使用各种各样的材料。此外，当作为液晶材料而使用呈现蓝相的材料时，不需要取向膜。
在衬底100的外侧设置偏振片196a，并且在对置衬底190的外侧设置偏振片196b，从而可以制造本实施方式中的透过型液晶显示装置(参照图1)。
此外，虽然在本实施方式中未图示，但是适当地设置黑底(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。详细地说，通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制被观察者识别为显示图案。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余象或动态图像的模糊的问题。有一种被称为所谓的黑插入的驱动技术，在该驱动技术中为了改善液晶显示装置的动态图像特性，而每隔一帧地进行整个画面的黑显示。
此外，还有被称为所谓的倍速驱动的驱动技术，其中通过将帧频率设定为通常的帧频率(60Hz)的1.5倍，优选设定为通常的2倍以上来改善动画特性。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，作为背光灯使用多个LED(发光二极管)光源或多个EL光源等来构成面光源，并使构成面光源的各光源独立地在一个帧期间内进行间歇点亮驱动。作为面光源，可以使用三种以上的LED或白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序而使LED的发光时序同步。因为在该驱动技术中可以部分地关断LED，所以尤其是在进行一个画面中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量减少的效果。
通过组合这些驱动技术，与现有的液晶显示装置相比，可以进一步改善液晶显示装置的动态图像特性等的显示特性。
通过利用使用氧化物半导体的薄膜晶体管来形成，可以降低制造成本。尤其是，通过利用上述方法，接触于氧化物半导体层地形成氧化物绝缘层，可以制造并提供具有稳定的电特性的薄膜晶体管。因此，可以提供具有电特性和可靠性良好的薄膜晶体管的半导体装置。
因为沟道形成区的半导体层为高电阻化区域，所以薄膜晶体管的电特性稳定化，而可以防止截止电流的增加等。因此，可以制造具有电特性和可靠性良好的薄膜晶体管的半导体装置。
此外，因为薄膜晶体管容易因静电等而破坏，所以优选在与像素部或驱动电路同一的衬底上设置保护电路。保护电路优选利用使用氧化物半导体层的非线性元件来构成。例如，在像素部与扫描线输入端子及信号线输入端子之间设置有保护电路。在本实施方式中，通过设置多个保护电路，实现如下结构：在因静电等而扫描线、信号线及电容总线被施加冲击电压时，像素晶体管等不被破坏。因此，保护电路采用当它被施加冲击电压时，将电荷释放在公共布线中的结构。此外，保护电路使用相对于扫描线而并列地配置的非线性元件构成。非线性元件使用如二极管的二端子元件或如晶体管的三端子元件构成。例如，也可以利用与像素部的薄膜晶体管170相同的工序进行形成，例如，通过连接晶体管的栅极端子和漏极端子来可以得到与二极管同样的特性。
本实施方式可以与其他实施方式所记载的结构适当地组合来实施。
实施方式2
在本实施方式中，图6A至6D和图7A和7B示出，在实施方式1中，在氧化物半导体层和源电极层或漏电极层之间设置用作源区及漏区的氧化物导电层的实例。从而，其他部分可以与实施方式1同样地进行，而省略与实施方式1相同的部分或具有与实施方式1相同的功能的部分、以及工序的重复说明。此外，因为图6A至6D和图7A和7B除了一部分以外与图1至图5的工序大体上相同，所以对相同的部分使用相同的附图标记，并且省略对相同的部分的详细说明。
首先，根据实施方式1，在衬底100上形成金属导电层，利用通过第一光刻过程形成的抗蚀剂掩模对金属导电层进行蚀刻，形成第一端子121、栅电极层161、导电层162、栅电极层101、电容布线层108。
在第一端子121、栅电极层161、导电层162、栅电极层101、电容布线层108上形成栅极绝缘层102，并且层叠氧化物半导体层、氧化物导电层、金属导电层。可以以不暴露于大气的方式连续形成栅极绝缘层102、氧化物半导体层、氧化物导电层、金属导电层。
作为氧化物导电层的形成方法，使用溅射法、真空蒸镀法、(电子束蒸镀法等)、电弧放电离子电镀法、喷射法。作为氧化物导电层的材料，优选使用作为成分而包括氧化锌的材料，并且优选使用不包括氧化铟的材料。作为这种氧化物导电层，可以应用氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等。将膜厚度适当地设定为50nm以上且300nm以下。此外，在利用溅射法的情况下，优选的是，使用包括2wt％以上且10wt％以下的SiO2的靶材进行成膜，使氧化物导电层包括阻碍结晶化的SiOx(X＞0)，以抑制当在后面的工序中进行用来脱水化或脱氢化的加热处理时被结晶化。
接着，在层叠有氧化物半导体层及氧化物导电层的情况下进行用于脱水化或脱氢化的热处理，形成氧化物半导体层131、氧化物导电层140以及金属导电层137(参照图6A)。通过以400℃至700℃的温度进行热处理，实现氧化物半导体层的脱水化或脱氢化，可以防止后面的水(H2O)的再浸渍。
通过该热处理，当氧化物导电层不包括如氧化硅的结晶化阻碍物质时，就氧化物导电层结晶化。氧化物导电层的结晶相对于基底面而生长为柱形。其结果，在为了形成源电极层及漏电机层而对氧化物导电层的上层的金属导电层进行蚀刻的情况下，可以防止形成凹蚀(undercut)。
此外，通过氧化物半导体层的脱水化或脱氢化的热处理，可以提高氧化物导电层的导电性。注意，也可以以低于对氧化物半导体层的热处理的温度只对氧化物导电层进行热处理。
通过利用使用高级灰度掩模的曝光进行第二光刻过程，在栅极绝缘层102、氧化物半导体层131以及金属导电层137上形成抗蚀剂掩模135a、135b、135d。
接着，使用抗蚀剂掩模135a、135b、135d进行第一蚀刻工序，对氧化物半导体层131、金属导电层137进行蚀刻，以加工为岛状。其结果，可以形成氧化物半导体层133、134、120、氧化物导电层175、176、177、金属导电层185、186、188(参照图6B)。
接着，对抗蚀剂掩模135a、135b、135d进行灰化。其结果，抗蚀剂掩模的面积(在三次元上为体积)缩小，而膜厚度变薄。此时，膜厚度薄的区域的抗蚀剂掩模的抗蚀剂(与栅电极层161的一部分重叠的区域)被去除，可以形成被分离的抗蚀剂掩模136a、136b。同样地，抗蚀剂掩模135b、135d也受到灰化，抗蚀剂掩模的面积(在三次元上为体积)缩小，而成为抗蚀剂掩模136c、136d、136e。
使用抗蚀剂掩模136a、136b、136c、136d、136e并利用蚀刻去除不需要的部分，以形成源电极层165a、漏电极层165b、源电极层105a、漏电极层105b、第二端子122(参照图6C)。
在该工序中，在端子部中形成使用与氧化物半导体层120、源电极层105a、165a、漏电极层105b、165b相同的材料形成的第二端子122。注意，第二端子122电连接到源极布线(包括源电极层105a、165a的源极布线)。
注意，当对金属导电层进行蚀刻时，为了防止氧化物导电层175、176、177及氧化物半导体层133、134、120被去除，而适当地调整各材料及蚀刻条件。
接着，去除抗蚀剂掩模136a、136b、136c、136d、136e，以源电极层105a、漏电极层105b、源电极层165a、漏电极层165b为掩模对氧化物导电层140进行蚀刻，以形成氧化物导电层164a、164b、氧化物导电层104a、104b(参照图6D)。可以例如利用如抗蚀剂的剥离液的碱性溶液而容易对以氧化锌为成分的氧化物导电层140进行蚀刻。此外，通过同一工序，在端子部也形成氧化物导电层139。
利用氧化物半导体层与氧化物导电层的蚀刻速度的差别，进行蚀刻处理。该蚀刻处理是分割氧化物导电层形成沟道区的。利用氧化物导电层的蚀刻速度比氧化物半导体层快的情况，对氧化物半导体层上的氧化物导电层选择性地进行蚀刻。
因此，优选利用灰化工序去除抗蚀剂掩模136a、136b、136c、136d、136e。在进行利用剥离液的蚀刻的情况下，为了防止氧化物导电层175、176及氧化物半导体层133、134受到过剩的蚀刻，而适当地调整蚀刻条件(蚀刻剂的种类、浓度、蚀刻时间)。
如本实施方式，通过层叠氧化物导电层和金属导电层，并以同一掩模进行蚀刻来形成包括源电极层及漏电极层的布线图案，可以在金属导电层的布线图案下残存氧化物导电层。
在栅极布线和源极布线的接触部中，优选在源极布线下形成有氧化物导电层，因为氧化物导电层成为缓冲并不与金属形成绝缘氧化物。
形成接触于氧化物半导体层133、134的成为保护绝缘层的氧化物绝缘层107。在本实施方式中，作为氧化物绝缘层107，通过溅射法形成膜厚度为300nm的氧化硅膜。
接着，在惰性气体气氛下或者氮气体气氛下进行第二加热处理(优选为200℃以上且400℃以下，例如为250℃以上且350℃以下)。例如，在氮气氛下进行250℃且一个小时的第二加热处理。当进行第二加热处理时，重叠于氧化物绝缘层107的氧化物半导体层133、134的一部分以接触于氧化物绝缘层107的状态受到加热。
通过上述工序，对成膜后的氧化物半导体层进行用于脱水化或脱氢化的加热处理，进行低电阻化，然后选择性地使氧化物半导体层的一部分成为氧过剩状态。
其结果，在氧化物半导体层133中，重叠于栅电极层161的沟道形成区166成为I型，并以自对准的方式形成重叠于源电极层165a及氧化物导电层164a的高电阻源区167a及重叠于漏电极层165b及氧化物导电层164b的高电阻漏区167b，并且形成氧化物半导体层163。同样地，在氧化物半导体层134中，重叠于栅电极层101的沟道形成区116成为I型，并以自对准的方式形成重叠于源电极层105a及氧化物导电层104a的高电阻源区117a及重叠于漏电极层105b及氧化物导电层104b的高电阻漏区117b，并且形成氧化物半导体层103。
此外，设置在氧化物半导体层163、103和使用金属材料构成的漏电极层105b、漏电极层165b之间的氧化物导电层104b、164b也用作低电阻漏区(也称为LRN(Low Resistance N-type conductivity)区、LRD(Low Resistance Drain)区)。同样地，设置在氧化物半导体层163、103和使用金属材料构成的源电极层105a、源电极层165a之间的氧化物导电层104a、164a也用作低电阻源区(也称为LRN(LowResistance N-type conductivity)区、LRS(Low Resistance Source)区)。通过采用使用氧化物半导体层、低电阻漏区、使用金属材料构成的漏电极层构成的结构，可以进一步提高晶体管的耐压性。具体地说，低电阻漏区的载流子浓度优选大于高电阻漏区(HRD区)，例如为1×1020/cm3以上且1×1021/cm3以下的范围内。
通过上述工序，可以在同一衬底上，在驱动电路部中形成薄膜晶体管181并且在像素部中形成薄膜晶体管171。薄膜晶体管171、181是包括具有高电阻源区、高电阻漏区以及沟道形成区的氧化物半导体层的底栅型薄膜晶体管。因此，即使对薄膜晶体管171、181施加高电场也高电阻漏区或者高电阻源区成为缓冲而不被施加局部性的高电场，从而提高晶体管的耐压性。
此外，在电容器部中，形成有由电容布线层108、栅极绝缘层102、利用与氧化物导电层104b相同的工序形成的氧化物导电层、利用与漏电极层105b相同的工序形成的金属导电层的叠层构成的电容器146。
接着，在氧化物绝缘层107上形成平坦化绝缘层109。注意，在本实施方式中，只在像素部中形成平坦化绝缘层109。作为平坦化绝缘层109，可以使用诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧树脂等的具有耐热性的有机材料。此外，除了上述有机材料以外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，也可以通过层叠多个使用这些材料形成的绝缘膜，来形成平坦化绝缘层109。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。作为硅氧烷类树脂的取代基，可以使用有机基(例如烷基、芳基)、氟基团。另外，有机基也可以具有氟基团。
对平坦化绝缘层109的形成方法没有特别的限制，可以根据其材料而利用诸如溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)等的方法。此外，还可以使用诸如刮片、辊涂机、幕涂机、刮刀涂布机等来形成平坦化绝缘层109。在本实施方式中，平坦化绝缘层109利用感光丙烯酸树脂来形成。
接着，进行第三光刻过程，形成抗蚀剂掩模，对平坦化绝缘层109、氧化物绝缘层107进行蚀刻，形成到达漏电极层105b的接触孔125，去除抗蚀剂掩模。此外，通过在此的蚀刻，也形成到达第二端子122的接触孔127、到达第一端子121的接触孔126。
接着，形成具有透光性的导电膜，进行第四光刻过程，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，形成像素电极层110、导电层111、端子电极128和129，去除抗蚀剂掩模(参照图7A)。
与实施方式1同样，夹持液晶层192而将衬底100和对置衬底190贴合在一起，以制造本实施方式的液晶显示装置(参照图7B)。
通过在氧化物半导体层与源电极层及漏电极层之间设置作为源区及漏区的氧化物导电层，可以实现源区及漏区的低电阻化，并且可以实现晶体管的高速工作。作为源区及漏区而使用氧化物导电层是为了提高外围电路(驱动电路)的频率特性而有效的。这是因为如下缘故：与金属电极(Ti等)和氧化物半导体层的接触相比，金属电极(Ti等)和氧化物导电层的接触可以降低接触电阻。
此外，用于液晶面板中的布线材料的一部分的钼(Mo)(例如，Mo/Al/Mo)有其与氧化物半导体层之间的接触电阻高的问题。这是因为如下缘故：与Ti相比，Mo不容易氧化而其从氧化物半导体层抽出氧的作用弱，因此Mo和氧化物半导体层的接触界面不n型化。然而，在此情况下，也通过在氧化物半导体层与源电极层及漏电极层之间设置氧化物导电层，可以降低接触电阻，并且可以提高外围电路(驱动电路)的频率特性。
因为当对氧化物导电层进行蚀刻时决定薄膜晶体管的沟道长度，所以可以进一步缩短沟道长度。例如，可以将沟道长度L缩短为0.1μm以上且2μm以下，以使工作速度高速化。
实施方式3
这里，示出如下实例：在第一衬底和第二衬底之间封入液晶层的液晶显示装置中，将用来电连接到设置在第二衬底上的对置电极的共同连接部形成在第一衬底上。注意，在第一衬底上形成有用作开关元件的薄膜晶体管，并且通过使共同连接部的制造工序与像素部的开关元件的制造工序共同化，可以不使工序复杂地形成。
共同连接部配置于与用来粘结第一衬底和第二衬底的密封剂重叠的位置，并且通过密封剂所包括的导电粒子与对置电极电连接。或者，在不与密封剂重叠的位置(像素部以外)设置共同连接部，并且，以与共同连接部重叠的方式将包括导电粒子的膏剂与密封剂另行设置，而与对置电极电连接。
图8A是示出在同一衬底上形成薄膜晶体管和共同连接部的半导体装置的截面结构图的图。
在图8A中，电连接到像素电极层227的薄膜晶体管220是设置在像素部中的沟道保护型薄膜晶体管，并且，在本实施方式中，采用与实施方式1的薄膜晶体管170相同的结构。
此外，图8B是示出共同连接部的俯视图的一例的图，并且图中的虚线C3-C4相当于图8A的共同连接部的截面。注意，在图8B中，利用相同的附图标记而说明与图8A相同的部分。
设置在氧化物半导体层210上的共同电位线205设置在栅极绝缘层202上，并且，利用与薄膜晶体管220的源电极层及漏电极层相同的材料及工序制造。
此外，共同电位线205利用保护绝缘层203覆盖，并且，保护绝缘层203在重叠于共同电位线205的部分中具有多个开口部。该开口部通过与连接薄膜晶体管220的漏电极层和像素电极层227的接触孔相同的工序来制造。
注意，在此由于面积的尺寸差异很大，所以分别称为像素部中的接触孔和共同连接部的开口部。另外，在图8A中，不使用相同的缩尺来图示像素部和共同连接部，例如共同连接部的虚线C3-C4的长度为500μm左右，而薄膜晶体管的宽度小于50μm，虽然实际上共同连接部的面积尺寸是薄膜晶体管的10倍以上，但是为了明了地示出，而在图8A中分别改变像素部和共同连接部的缩尺而进行图示。
另外，共同电极层206设置在保护绝缘层203上，并利用与像素部的像素电极层227相同的材料及工序来形成。
如此，与像素部的开关元件的制造工序共同地进行共同连接部的制造工序。共同电位线优选采用降低作为金属布线的布线电阻的结构。
并且，使用密封剂固定设置有像素部和共同连接部的第一衬底200和具有对置电极的第二衬底。
当密封剂包括导电粒子时，对一对的衬底进行位置对准以使密封剂和共同连接部重叠。例如，在小型的液晶面板中，在像素部的对角等上与密封剂重叠地配置两个共同连接部。另外，在大型的液晶面板中，与密封剂重叠地配置四个以上的共同连接部。
另外，共同电极层206是与包括在密封剂中的导电粒子接触的电极，与第二衬底的对置电极电连接。
当使用液晶注入法时，在使用密封剂固定一对衬底之后，将液晶注入到一对衬底之间。另外，当使用液晶滴落法时，在第二衬底或第一衬底上涂画密封剂，在使液晶滴落后，在减压下将一对衬底贴合在一起。
另外，虽然在本实施方式中示出与对置电极电连接的共同连接部的例子，但是不特别局限于此，而可以将共同连接部用于与其他的布线连接的连接部、与外部连接端子等连接的连接部。
本实施方式可以与其他实施方式自由地组合。
实施方式4
在本实施方式中，参照图10而说明薄膜晶体管的制造工序的一部分与实施方式1不同的实例。因为图10除了一部分以外与图1至图5的工序大体上相同，所以对相同的部分使用相同的附图标记，并且省略对相同的部分的详细说明。
首先，根据实施方式1，在衬底100上形成栅电极层、栅极绝缘层102以及氧化物半导体层130。
接着，进行氧化物半导体层130的脱水化或脱氢化。将进行脱水化或脱氢化的第一加热处理的温度设定为400℃以上且低于衬底的应变点，优选为425℃以上。注意，只要是采用425℃以上的温度就热处理时间是一个小时以下，即可。但是，如果采用低于425℃的温度就热处理时间是一个小时以上。在此，将衬底放入加热处理装置之一的电炉中，在氮气气氛下对氧化物半导体层进行加热处理后，不接触于大气，防止水、氢再混入到氧化物半导体层中，而得到氧化物半导体层。然后，对同一炉引入高纯度的氧气体、高纯度的N2O气体、超干燥空气(露点为-40℃以下，优选为-60℃以下)并进行冷却。优选的是，在氧气体或者N2O气体中不包括水、氢等。或者，优选将引入到加热处理装置中的氧气体或者N2O气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即将氧气体或者N2O气体中的杂质浓度设定为1ppm以下，优选为0.1ppm以下)。
或者，也可以在进行用于脱水化或脱氢化的第一加热处理后，以200℃以上且400℃以下，优选为200℃以上且300℃以下的温度进行氧气体或N2O气体气氛下的加热处理。
通过上述工序，使整个氧化物半导体层成为氧过剩状态，以实现高电阻化，即I型化。由此，得到整个部分I型化了的氧化物半导体膜。
接着，在氧化物半导体层上形成金属导电层，通过利用多级灰度掩模的第二光刻过程形成抗蚀剂掩模，选择性地进行蚀刻，形成源电极层及漏电极层、氧化物半导体层168、118，通过溅射法形成氧化物绝缘层107。
接着，为了减少薄膜晶体管的电特性的不均匀性，而也可以在惰性气体气氛下或者在氮气体气氛下进行加热处理(优选为150℃以上且低于350℃)。例如，在氮气气氛下进行250℃且一个小时的加热处理。
通过第三光刻过程，形成抗蚀剂掩模，选择性地进行蚀刻，在栅极绝缘层及氧化物绝缘层中形成到达第一端子121、导电层162、漏电极层105b、与氧化物半导体层120层叠的第二端子122的接触孔。在形成具有透光性的导电膜之后，通过第五光刻过程形成抗蚀剂掩模，选择性地进行蚀刻，形成像素电极层110、端子电极128、端子电极129、布线层145。
在本实施方式中，示出不隔着连接电极120而直接进行第一端子121和端子电极128的连接的实例。此外，隔着布线层145而进行漏电极层165b和导电层162的连接。
此外，在电容器部中，形成有使用电容布线层108、栅极绝缘层102、利用与源电极层及漏电极层相同的工序形成的金属导电层、氧化物绝缘层107、像素电极层110的叠层构成的电容器148。
通过上述工序，可以在同一衬底上，在驱动电路部中形成薄膜晶体管183并且在像素部中形成薄膜晶体管173。
与实施方式1同样，夹持液晶层192而将衬底100和对置衬底190贴合在一起，以制造本实施方式的液晶显示装置(参照图10)。
本实施方式可以与其他实施方式自由地组合。
实施方式5
在本实施方式中，以下说明在同一衬底上至少形成驱动电路的一部分、配置在像素部中的薄膜晶体管的实例。
根据实施方式1至实施方式4形成配置在像素部中的薄膜晶体管。此外，因为实施方式1至实施方式4所示的薄膜晶体管是n沟道型TFT，所以将驱动电路中的可以使用n沟道型TFT构成的驱动电路的一部分形成在与像素部中的薄膜晶体管同一衬底上。
图12A示出有源矩阵型显示装置的框图的一个例子。在显示装置的衬底5300上包括：像素部5301；第一扫描线驱动电路5302；第二扫描线驱动电路5303；信号线驱动电路5304。在像素部5301中从信号线驱动电路5304延伸地设置多个信号线，并且从第一扫描线驱动电路5302及第二扫描线驱动电路5303延伸地设置多个扫描线。此外，在扫描线与信号线的交叉区中分别具有显示元件的像素设置为矩阵形状。另外，显示装置的衬底5300通过FPC(柔性印刷电路)等连接部连接到时序控制电路5305(也称为控制器、控制IC)。
在图12A中，在与像素部5301同一的衬底5300上形成第一扫描线驱动电路5302、第二扫描线驱动电路5303、信号线驱动电路5304。由此，减少在外部设置的驱动电路等的构件的数量，所以可以实现成本的降低。另外，可以减少当在衬底5300外部设置驱动电路而使布线延伸时的连接部的连接数量，因此可以提高可靠性或成品率。
注意，时序控制电路5305向第一扫描线驱动电路5302作为一例而供应第一扫描线驱动电路用起始信号(GSP1)、扫描线驱动电路用时钟信号(GCLK1)。此外，时序控制电路5305向第二扫描线驱动电路5303作为一例而供应第二扫描线驱动电路用起始信号(GSP2)(也称为起始脉冲)、扫描线驱动电路用时钟信号(GCLK2)。向信号线驱动电路5304供应信号线驱动电路用起始信号(SSP)、信号线驱动电路用时钟信号(SCLK)、视频信号用数据(DATA)(也简单地称为视频信号)及锁存信号(LAT)。注意，各时钟信号可以是错开其周期的多个时钟信号或与使时钟信号反转而得到的信号(CKB)一起被供应的信号。注意，可以省略第一扫描线驱动电路5302和第二扫描线驱动电路5303中的一方。
图12B示出在与像素部5301同一的衬底5300上形成驱动频率低的电路(例如，第一扫描线驱动电路5302、第二扫描线驱动电路5303)，并且在与像素部5301不同的衬底上形成信号线驱动电路5304的结构。通过采用该结构，可以利用与使用单晶半导体的晶体管相比其场效应迁移率小的薄膜晶体管构成形成在衬底5300上的驱动电路。从而，可以实现显示装置的大型化、成本的降低或成品率的提高等。
另外，实施方式1至实施方式4所示的薄膜晶体管是n沟道型TFT。图13A和图13B示出使用n沟道型TFT构成的信号线驱动电路的结构、工作的一例而说明。
信号线驱动电路具有移位寄存器5601及开关电路5602。开关电路5602具有开关电路5602_1至5602_N(N是自然数)的多个电路。开关电路5602_1至5602_N分别具有薄膜晶体管5603_1至5603_k(k是自然数)的多个晶体管。对薄膜晶体管5603_1至5603_k是N沟道型TFT的例子进行说明。
以开关电路5602_1为例子对信号线驱动电路的连接关系进行说明。薄膜晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接到移位寄存器5601。
移位寄存器5601具有对布线5605_1至5605_N依次输出H电平(也称为H信号、高电源电位水平)的信号，并依次选择开关电路5602_1至5602_N的功能。
开关电路5602_1具有控制布线5604_1至5604_k与信号线S1至Sk的导电状态(第一端子和第二端子之间的导电)的功能，即将布线5604_1至5604_k的电位供应还是不供应到信号线S1至Sk的功能。像这样，开关电路5602_1具有作为选择器的功能。另外，薄膜晶体管5603_1至5603_k分别具有控制布线5604_1至5604_k与信号线S1至Sk的导电状态的功能，即将布线5604_1至5604_k的电位供应到信号线S1至Sk的功能。像这样，薄膜晶体管5603_1至5603_k分别具有作为开关的功能。
另外，对布线5604_1至5604_k分别输入视频信号用数据(DATA)。在很多情况下，视频信号用数据(DATA)是根据图像信息或图像信号的模拟信号。
接着，参照图13B的时序图而说明图13A的信号线驱动电路的工作。图13B示出信号Sout_1至Sout_N及信号Vdata_1至Vdata_k的一例。信号Sout_1至Sout_N分别是移位寄存器5601的输出信号的一例，而且信号Vdata_1至Vdata_k分别是输入到布线5604_1至5604_k的信号的一例。另外，信号线驱动电路的一个工作期间对应于显示装置中的一个栅极选择期间。作为一例，一个栅极选择期间被分割为期间T1至期间TN。期间T1至期间TN分别是用来对属于被选择的行的像素写入视频信号用数据(DATA)的期间。
注意，为了明确地表示而有时夸大而表示本实施方式的附图等中示出的各结构的信号波形畸变等。因此，并不局限于其尺寸。
在期间T1至期间TN中，移位寄存器5601将H电平的信号依次输出到布线5605_1至5605_N。例如，在期间T1中，移位寄存器5601将高电平的信号输出到布线5605_1。然后，薄膜晶体管5603_1至5603_k导通，所以布线5604_1至5604_k和信号线S1至Sk成为导电状态。此时，对布线5604_1至5604_k输入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分别通过薄膜晶体管5603_1至5603_k写入到属于被选择的行的像素中的第一列至第k列像素。通过上述步骤，在期间T1至TN中，对属于被选择的行的像素的每k列按顺序写入视频信号用数据(DATA)。
如上所述，通过对每多个列的像素写入视频信号用数据(DATA)，可以减少视频信号用数据(DATA)的数量或布线的数量。因此，可以减少与外部电路的连接数量。此外，通过对每多个列的像素写入视频信号，可以延长写入时间，因此可以防止视频信号的写入不足。
另外，作为移位寄存器5601及开关电路5602，可以使用利用实施方式1至实施方式5所示的薄膜晶体管构成的电路。此时，移位寄存器5601所具有的所有晶体管的极性可以仅利用N沟道型和P沟道型中的任一个极性构成。
注意，对扫描线驱动电路的结构进行说明。扫描线驱动电路具有移位寄存器。此外，有时也可以具有电平移动器、缓冲器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供应到对应于的扫描线。扫描线连接到一行的像素的晶体管的栅电极。而且，由于需要将一行的像素的晶体管同时导通，因此使用能够产生大电流的缓冲器。
参照图14A至图15B而说明用于扫描线驱动电路及/或信号线驱动电路的一部分的移位寄存器的一种方式。
参照图14A至图15B而说明扫描线驱动电路、信号线驱动电路的移位寄存器。移位寄存器具有第一脉冲输出电路10_1至第N脉冲输出电路10_N(N是3以上的自然数)(参照图14A)。向图14A所示的移位寄存器的第一脉冲输出电路10_1至第N脉冲输出电路10_N从第一布线11供应第一时钟信号CK1，从第二布线12供应第二时钟信号CK2，从第三布线13供应第三时钟信号CK3，从第四布线14供应第四时钟信号CK4。另外，对第一脉冲输出电路10_1输入来自第五布线15的起始脉冲SP1(第一起始脉冲)。此外，对第二级以后的第n脉冲输出电路10_n(n是2以上且N以下的自然数)输入来自前一级的脉冲输出电路10_(n-1)的信号(称为前级信号OUT(n-1))。另外，对第一脉冲输出电路10_1输入来自后二级的第三脉冲输出电路10_3的信号。同样地，对第二级以后的第n脉冲输出电路10_n输入来自后二级的第(n+2)脉冲输出电路10_(n+2)的信号(称为后级信号OUT(n+2))。从而，从各级的脉冲输出电路输出用来输入到后级及/或前二级的脉冲输出电路的第一输出信号(OUT(1)(SR)至OUT(N)(SR))、输入到其他布线等的第二输出信号(OUT(1)至OUT(N))。另外，如图14A所示，由于不对移位寄存器的最后级的两个级输入后级信号OUT(n+2)，所以作为一例，采用分别输入第二起始脉冲SP2、第三起始脉冲SP3的结构即可。
另外，时钟信号(CK)是以一定间隔反复H电平和L电平(也称为L信号、低电源电位水平)的信号。在此，第一时钟信号(CK1)至第四时钟信号(CK4)依次迟延1/4周期。在本实施方式中，利用第一时钟信号(CK1)至第四时钟信号(CK4)而进行脉冲输出电路的驱动的控制等。注意，时钟信号根据所输入的驱动电路而有时称为GCLK、SCLK，但是在此称为CK而进行说明。
第一输入端子21、第二输入端子22及第三输入端子23电连接到第一布线11至第四布线14中的任一个。例如，在图14A中，在第一脉冲输出电路10_1中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，并且第三输入端子23电连接到第三布线13。此外，在第二脉冲输出电路10_2中，第一输入端子21电连接到第二布线12，第二输入端子22电连接到第三布线13，并且第三输入端子23电连接到第四布线14。
第一脉冲输出电路10_1至第N脉冲输出电路10_N分别包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、第二输出端子27(参照图14B)。在第一脉冲输出电路10_1中，对第一输入端子21输入第一时钟信号CK1，对第二输入端子22输入第二时钟信号CK2，对第三输入端子23输入第三时钟信号CK3，对第四输入端子24输入起始脉冲，对第五输入端子25输入后级信号OUT(3)，从第一输入端子26输出第一输出信号OUT(1)(SR)，从第二输出端子27输出第二输出信号OUT(1)。
此外，在第一脉冲输出电路10_1至第N脉冲输出电路10_N中，除了三端子的薄膜晶体管(也称为TFT：Thin Film Transistor)以外，还可以使用在上述实施方式中说明的四端子的薄膜晶体管。图14C示出在上述实施方式中说明的四端子薄膜晶体管28的标志(symbol)。图14C所示的薄膜晶体管28的标志是指在上述实施方式1、2、5及6中的任一中说明的四端子薄膜晶体管，而以下在附图等中使用该标志。注意，在本说明书中，在薄膜晶体管隔着半导体层而具有两个栅电极的情况下，将位于半导体层的下方的栅电极也称为下方的栅电极，并且将位于半导体层的上方的栅电极也称为上方的栅电极。
在将氧化物半导体用于薄膜晶体管的包括沟道形成区的半导体层的情况下，根据制造工序，而有时阈值电压移动到负侧或正侧。因此，在将氧化物半导体用于包括沟道形成区的半导体层的薄膜晶体管中，优选采用能够控制阈值电压的结构。薄膜晶体管的阈值电压可以通过在薄膜晶体管28的沟道形成区的上下隔着栅极绝缘层而设置栅电极，以控制上方及/或下方的栅电极的电位来控制为所希望的值。
接着，参照图14D而说明图14B所示的脉冲输出电路的具体的电路结构的一例。
图14D所示的脉冲输出电路具有第一晶体管31至第十三晶体管43。此外，除了上述第一输出端子21至第五输出端子25以及第一输出端子26、第二输出端子27以外，从被供应第一高电源电位VDD的电源线51、被供应第二高电源电位VCC的电源线52、被供应低电源电位VSS的电源线53向第一晶体管31至第十三晶体管43供应信号或电源电位。在此示出，图14D中的各电源线的电源电位的大小关系：第一电源电位VDD是第二电源电位VCC以上的电位；第二电源电位VCC是大于第三电源电位VSS的电位。此外，第一时钟信号(CK1)至第四时钟信号(CK4)是以一定间隔反复H电平和L电平的信号，在H电平时电位为VDD，并且在L电平时电位为VSS。另外，通过使电源线51的电位VDD高于电源线52的电位VCC，可以不影响到工作地将施加到晶体管的栅电极的电位抑制为低，降低晶体管的阈值的移动，可以抑制劣化。注意，作为第一晶体管31至第十三晶体管43中的第一晶体管31、第六晶体管36至第九晶体管39，优选使用四端子的薄膜晶体管。第一晶体管31、第六晶体管36至第九晶体管39是需要根据栅电极的控制信号而切换连接有成为源极或漏极的电极的一方的节点的电位的晶体管，并且它们是由于对于输入到栅电极的控制信号的响应快(导通电流的上升陡峭)而可以进一步降低脉冲输出电路的错误工作的晶体管。因此，可以利用通过使用四端子的薄膜晶体管28，可以进一步控制阈值电压，而可以进一步降低错误工作的脉冲输出电路。
在图14D的第一晶体管31中，第一端子电连接到电源线51，第二端子电连接到第九晶体管39的第一端子，栅电极(下方的栅电极及上方的栅电极)电连接到第四输入端子24。在第二晶体管32中，第一端子电连接到电源线53，第二端子电连接到第九晶体管39的第一端子，栅电极电连接到第四晶体管34的栅电极。在第三晶体管33中，第一端子电连接到第一输入端子21，第二端子电连接到第一输出端子26。在第四晶体管34中，第一端子电连接到电源线53，第二端子电连接到第一输出端子26。在第五晶体管35中，第一端子电连接到电源线53，第二端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，栅电极电连接到第四输入端子24。在第六晶体管36中，第一端子电连接到电源线52，第二端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，栅电极(下方的栅电极及上方的栅电极)电连接到第五输入端子25。在第七晶体管37中，第一端子电连接到电源线52，第二端子电连接到第八晶体管38的第二端子，栅电极(下方的栅电极及上方的栅电极)电连接到第三输入端子23。在第八晶体管38中，第一端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，栅电极(下方的栅电极及上方的栅电极)电连接到第二输入端子22。在第九晶体管39中，第一端子电连接到第一晶体管31的第二端子及第二晶体管32的第二端子，第二端子电连接到第三晶体管33的栅电极及第十晶体管40的栅电极，栅电极(下方的栅电极及上方的栅电极)电连接到电源线52。在第十晶体管40中，第一端子电连接到第一输入端子21，第二端子电连接到第二输出端子27，栅电极电连接到第九晶体管39的第二端子。在第十一晶体管41中，第一端子电连接到电源线53，第二端子电连接到第二输出端子27，栅电极电连接到第二晶体管32的栅电极及第四晶体管34的栅电极。在第十二晶体管42中，第一端子电连接到电源线53，第二端子电连接到第二输出端子27，栅电极电连接到第七晶体管37的栅电极(下方的栅电极及上方的栅电极)。在第十三晶体管43中，第一端子电连接到电源线53，第二端子电连接到第一输出端子26，栅电极电连接到第七晶体管37的栅电极(下方的栅电极及上方的栅电极)。
在图14D中，以第三晶体管33的栅电极、第十晶体管40的栅电极以及第九晶体管39的第二端子的连接部分为节点A。此外，以第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以及第十一晶体管41的栅电极的连接部分为节点B。
图15A示出当将图14B所说明的脉冲输出电路应用于第一脉冲输出电路10_1时对第一输入端子21至第五输入端子25输入的信号或者从第一输出端子26及第二输出端子27输出的信号。
具体而言，对第一输入端子21输入第一时钟信号CK1，对第二输入端子22输入第二时钟信号CK2，对第三输入端子23输入第三时钟信号CK3，对第四输入端子24输入起始脉冲，对第五输入端子25输入后级信号OUT(3)，从第一输出端子26输出第一输出信号OUT(1)(SR)，并且从第二输出端子27输出第二输出信号OUT(1)。
注意，薄膜晶体管是指包括栅极、漏极以及源极的至少三个端子的元件。此外，包括在重叠于栅极的区域中形成沟道区的半导体，并且，通过控制栅极的电位，可以控制通过沟道区而流过在漏极和源极之间的电流。在此，因为源极和漏极根据薄膜晶体管的结构或工作条件等而改变，因此很难限定哪个是源极哪个是漏极。因此，有时不将用作源极或漏极的区域称为源极或漏极。在此情况下，作为一例，有时将它们分别记为第一端子、第二端子。
注意，在图14D、图15A中，也可以另行设置通过使节点A成为浮动状态来进行自举操作的电容器。此外，为了保持节点B的电位而也可以另行设置将一方电极电连接到节点B的电容器。
在此，图15B示出具有多个图15A所示的脉冲输出电路的移位寄存器的时序图。此外，在移位寄存器是扫描线驱动电路时，图15B中的期间61相当于垂直回扫期间，而且期间62相当于栅极选择期间。
此外，如图15A所示，通过设置对其栅极施加第二电源电位VCC的第九晶体管39，在自举操作的前后，有如下优点。
在没有对其栅电极施加第二电源电位VCC的第九晶体管39的情况下，当由于自举操作而节点A的电位上升时，第一晶体管31的第二端子的源极的电位上升，而其电位变大于第一电源电位VDD。然后，第一晶体管31的源极转换为第一端子一侧，即电源线51一侧。由此，在第一晶体管31中，由于栅极和源极之间、栅极和漏极之间被施加较大的偏压所以受到较大的压力，这会导致晶体管的劣化。于是，通过设置其栅电极被施加第二电源电位VCC的第九晶体管39，虽然因自举操作而节点A的电位上升，但是可以不使产生第一晶体管31的第二端子的电位的上升。换言之，通过设置第九晶体管39，可以使对第一晶体管31的栅极和源极之间施加的负偏压值变小。由此，由于通过采用本实施方式的电路结构，可以使施加到第一晶体管31的栅极和源极之间的负偏压也变小，所以可以抑制压力所导致的第一晶体管31的劣化。
此外，关于设置第九晶体管39的部分，采用在第一晶体管31的第二端子和第三晶体管33的栅极之间通过第一端子和第二端子连接而设置第九晶体管39的结构即可。另外，在具有多个本实施方式的脉冲输出电路的移位寄存器中，与扫描线驱动电路相比其级数多的信号线驱动电路也可以省略第九晶体管39，具有减少晶体管的数量的优点。
另外，通过作为第一晶体管31至第十三晶体管43的半导体层而使用氧化物半导体，可以降低薄膜晶体管的截止电流并提高导通电流及场效应迁移率，并且可以降低劣化的程度，所以可以降低电路内的错误工作。此外，使用氧化物半导体的晶体管的因对其栅电极施加高电位而发生的晶体管的劣化的程度比使用非晶硅的晶体管小。由此，即使对供应第二电源电位VCC的电源线供应第一电源电位VDD也可以得到相同的工作，并可以减少在电路之间引绕的电源线的数量，所以可以实现电路的小型化。
另外，向第七晶体管37的栅电极(下方的栅电极及上方的栅电极)通过第三输入端子23供应的时钟信号、向第八晶体管38的栅电极(下方的栅电极及上方的栅电极)通过第二输入端子22供应的时钟信号成为向第七晶体管37的栅电极(下方的栅电极及上方的栅电极)通过第二输入端子22供应的时钟信号、向第八晶体管38的栅电极(下方的栅电极及上方的栅电极)通过第三输入端子23供应的时钟信号，即使替换连接关系也具有同样的作用。此时，在图15A所示的移位寄存器中，通过从第七晶体管37及第八晶体管38的状态都是导通状态变化到第七晶体管37截止且第八晶体管38导通的状态，然后成为第七晶体管37截止且第八晶体管38截止的状态，而由第二输入端子22及第三输入端子23的电位降低所产生的节点B的电位的降低发生两次，该节点B的电位的降低起因于第七晶体管37的栅电极的电位的降低及第八晶体管38的栅电极的电位的降低。另一方面，在图15A所示的移位寄存器中，如图15B所示，通过从第七晶体管37及第八晶体管38的状态都是导通状态变化到第七晶体管37导通且第八晶体管38截止的状态，然后成为第七晶体管37截止且第八晶体管38截止的状态，而由第二输入端子22及第三输入端子23的电位的降低所产生的节点B的电位的降低仅发生一次，该节点B的电位的降低起因于第八晶体管38的栅电极的电位的降低。由此，采用向第七晶体管37的栅电极(下方的栅电极及上方的栅电极)通过第三输入端子23供应的时钟信号、向第八晶体管38的栅电极(下方的栅电极及上方的栅电极)通过第二输入端子22供应的时钟信号的连接关系，可以使节点B的电位的变动变小来降低噪声，因此是优选的。
像这样，通过采用在将第一输出端子26及第二输出端子27的电位保持为L电平的期间中，向节点B定期供应H电平的信号的结构，可以抑制脉冲输出电路的错误工作。
实施方式6
通过制造薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以在与像素部同一衬底上一体地形成使用薄膜晶体管的驱动电路的一部分或整体，而形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)元件、有机EL元件等。此外，也可以使用电子墨水等的其对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的面板、在该面板中安装有包括控制器的IC等的模块。再者，相当于制造该显示装置的过程中的显示元件完成之前的一种方式的元件衬底在多个各像素中分别具备用来将电流供应到显示元件的单元。具体而言，元件衬底既可以处于只形成有显示元件的像素电极的状态，又可以处于形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，可以是任意的状态。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置还包括：安装有连接器诸如FPC(Flexible Printed Circuit：柔性印刷电路)、TAB(Tape AutomatedBonding：载带自动键合)带或TCP(Tape Carrier Package：载带封装)的模块；在TAB带或TCP的端部上设置有印刷线路板的模块；通过COG(Chip On Glass：玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
参照图16A1至图16B而说明相当于半导体装置的一种方式的液晶显示面板的外观及截面。图16A1、图16A2是一种面板的平面图，其中利用密封剂4005将形成在第一衬底4001上的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图16B相当于沿着图16A1、图16A2的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封剂4005和第二衬底4006密封。此外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图16A1是通过COG方法安装信号线驱动电路4003的例子，而且图16A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图16B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有保护绝缘层4020、4021。
可以将实施方式1至实施方式5所示的包括氧化物半导体层的可靠性高的薄膜晶体管应用于薄膜晶体管4010、4011。作为驱动电路用薄膜晶体管4011，可以使用实施方式1、2及4所示的薄膜晶体管180、181、183，并且，作为像素用的薄膜晶体管4010，可以使用薄膜晶体管170、171、173。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
在绝缘层4021上的重叠于驱动电路用薄膜晶体管4011的氧化物半导体层的沟道形成区的位置上设置有导电层4040。通过将导电层4040设置在重叠于氧化物半导体层的沟道形成区的位置上，可以降低BT试验前后的薄膜晶体管4011的阈值电压的变化量。此外，导电层4040的电位既可以与薄膜晶体管4011的栅电极层的电位相同，又可以与薄膜晶体管4011的栅电极层的电位不同。并且，可以将导电层4040用作第二栅电极层。此外，导电层4040的电位也可以为GND、0V、浮动状态。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外，像素电极层4030、对置电极层4031分别设置有分别用作取向膜的绝缘层4032、4033，并隔着绝缘层4032、4033夹持液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用透光衬底诸如玻璃、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。另外，对置电极层4031电连接到设置在与薄膜晶体管4010同一衬底上的公共电位线。可以使用公共连接部并通过配置在一对衬底之间的导电粒子电连接对置电极层4031和公共电位线。此外，将导电粒子包括在密封剂4005中。
另外，还可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt％以上的手性试剂的液晶组成物用于液晶层4008。由于包括呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且它具有光学各向同性，所以不需要取向处理，从而视角依赖性低。
另外，除了可以应用于透过型液晶显示装置之外，还可以应用于半透过型液晶显示装置。
另外，虽然示出在液晶显示装置中在衬底的外侧(可见一侧)设置偏振片，并且在内侧依次设置着色层(滤色片)、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，根据偏振片及着色层的材料或制造工序条件而适当地设定即可。另外，在显示部以外的部分中也可以设置用作黑底的遮光膜。
另外，在薄膜晶体管4010、4011上形成有保护绝缘层4020。虽然保护绝缘层4020可以利用与实施方式1所示的氧化物绝缘层107同样的材料及方法形成，但是，在此作为保护绝缘层4020，通过RF溅射法形成氮化硅膜。
另外，形成绝缘层4021作为平坦化绝缘膜。绝缘层4021利用与实施方式1所示的平坦化绝缘层109相同的材料及方法形成即可，并且，可以使用具有耐热性的有机材料如丙烯酸树脂、聚酰亚胺、苯并环丁烯、聚酰胺、环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个使用这些材料形成的绝缘膜来形成绝缘层4021。
另外，对绝缘层4021的形成方法没有特别的限制，而根据其材料而可以利用如下方法及设备：方法诸如溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)；设备诸如刮片、辊涂机、幕涂机、刮刀涂布机等。通过兼作绝缘层4021的焙烧工序和对半导体层的退火，可以有效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供应的。
连接端子电极4015使用与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016使用与薄膜晶体管4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图16A1至16B中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图17示出使用根据本说明书所公开的制造方法制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图17是液晶显示模块的一例，利用密封剂2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素地设置有分别对应于红色、绿色、蓝色的各颜色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源使用冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且组装有控制电路、电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态层叠。
作为液晶显示模块，可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；Patterned Vertical Alignment)模式、ASM(轴对称排列微胞；AxiallySymmetric Aligned Micro-cell)模式、OCB(光学补偿弯曲；OpticalCompensated Birefringence)模式、FLC(铁电性液晶；FerroelectricLiquid Crystal)模式、AFLC(反铁电性液晶；Antiferroelectric LiquidCrystal)模式等。
通过上述工序，可以制造作为半导体装置的可靠性高的液晶显示面板。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
本说明书所公开的半导体装置通过具有柔性来可以应用于电子书阅读器(电子书)、招贴、电车等交通工具的车厢广告、信用卡等各种卡片的显示部等。图18示出电子设备的一例。
图18示出电子书阅读器的一例。例如，电子书阅读器2700使用两个框体，即框体2701及框体2703构成。框体2701及框体2703使用轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭动作。通过该结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而且框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右边的显示部(图18中的显示部2705)中显示文章，而且在左边的显示部(图18中的显示部2707)中显示图像。
此外，在图18中示出框体2701具备操作部等的例子。例如，在框体2701中具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接端子(耳机端子、USB端子或可以与AC适配器及USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有作为电子词典的功能。
此外，电子书阅读器2700也可以采用以无线方式收发信息的结构。还可以采用以无线方式从电子书籍服务器购买所希望的书籍数据等并下载的结构。
实施方式8
本说明书所公开的半导体装置可以应用于各种各样的电子设备(也包括游戏机)。作为电子设备，例如可以举出：电视装置(也称为电视或电视接收机)；用于计算机等的监视器；如数码相机、数码摄像机等影像拍摄装置；数码相框；移动电话机(也称为移动电话、移动电话装置)；便携式游戏机；便携式信息终端；声音再现装置；弹珠机等大型游戏机等。
图19A示出电视装置的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示影像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道、音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机、调制解调器等的结构。通过利用接收机可以接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图19B示出数码相框的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这些结构也可以组装到与显示部同一面上，但是通过将它们设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框9700的记录媒体插入部插入储存有利用数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700也可以采用能够以无线的方式收发信息的结构。也可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图20A示出一种便携式游戏机，它使用框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图20A所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、旋转频率(rotational frequency)、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备本说明书所公开的半导体装置的结构即可，并且可以采用适当地设置有其它附属设备的结构。图20A所示的便携式游戏机具有如下功能：读出储存在记录介质中的程序或数据并将它显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图20A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图20B示出大型游戏机的一种的投币机的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动手柄、停止开关等的操作单元、投币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用至少具备本说明书所公开的半导体装置的结构即可，可以采用适当地设置有其它附属设备的结构。
图21A是示出便携式计算机的一例的立体图。
在图21A所示的便携式计算机中，当将连接上部框体9301与下部框体9302的铰链装置设定为关闭状态时，可以使具有显示部9303的上部框体9301与具有键盘9304的下部框体9302成为重叠状态，而便于携带，并且，当使用者利用键盘进行输入时，将铰链装置设定为打开状态，而可以看着显示部9303进行输入操作。
另外，下部框体9302除了键盘9304之外还包括进行输入操作的定位装置9306。另外，当显示部9303为触屏输入面板时，可以通过触摸显示部的一部分来进行输入操作。另外，下部框体9302还包括CPU、硬盘等的计算功能部。此外，下部框体9302还具有用来插入其它器件，例如符合USB的通信标准的通信电缆的外部连接端口9305。
在上部框体9301中还具有通过使它滑动到上部框体9301内部而可以收纳的显示部9307，因此可以实现宽显示画面。另外，使用者可以调节可以收纳的显示部9307的画面的方向。另外，当可以收纳的显示部9307为触屏输入面板时，通过触摸可以收纳的显示部的一部分来可以进行输入操作。
显示部9303或可以收纳的显示部9307使用如液晶显示面板、诸如有机发光元件或无机发光元件等的发光显示面板等的影像显示装置。
另外，图21A的便携式计算机安装有接收机等，而可以接收电视广播并将影像显示于显示部9303或者显示部9307。另外，使用者可以在连接上部框体9301与下部框体9302的铰链装置处于关闭状态的状态下滑动显示部9307而使其整个面露出并调整画面角度来观看电视广播。此时，不将铰链装置成为打开状态并不使显示部9303进行显示，并仅启动只显示电视广播的电路，所以可以将耗电量控制为最少，这对电池容量有限的便携式计算机而言是十分有利的。
另外，图21B是示出像手表那样能够戴在使用者的手臂上的移动电话的一例的立体图。
该移动电括包括：包括电池以及至少具有电话功能的通信装置的主体；用来将主体戴在手臂上的带部9204；调节带部9204与手臂的固定状态的调节部9205；显示部9201；扬声器9207；以及麦克风9208。
另外，主体具有操作开关9203，该操作开关9203除了用作电源输入开关、显示转换开关、摄像开始指示开关以外，还用作按一下就启动网络的程序的开关等，如此，可以将操作开关9203设定为具有各种功能。
通过用手指或输入笔等触摸显示部9201；操作操作开关9203；或者对麦克风9208输入声音来进行该移动电括的输入操作。另外，在图21B中，示出显示在显示部9201上的显示钮9202，通过用手指等触摸该显示钮9202来可以进行输入。
另外，主体具有影像拍摄装置部9206，该影像拍摄装置部9206具有将通过摄影透镜成像的物体图像转换为电子图像信号的摄影单元。另外，也可以不特别设置影像拍摄装置部。
另外，图21B所示的移动电话安装有电视广播的接收机等，而可以接收电视广播并将影像显示于显示部9201，并且它还具有存储器等的存储装置等，而可以将电视广播录像到存储器中。此外，图21B所示的移动电话还可以具有收集GPS等的位置信息的功能。
显示部9201使用如液晶显示面板、诸如有机发光元件或无机发光元件等的发光显示面板等的影像显示装置。由于图21B所示的移动电话为小型且重量轻，所以其电池容量有限，从而作为用于显示部9201的显示装置，优选使用能够以低耗电量进行驱动的面板。
另外，虽然在图21B中示出戴在“手臂”上的方式的电子设备，但是不特别局限于此，只要具有能够携带的形状的即可。
实施方式9
在本实施方式中，作为半导体装置的一种形式，参照图22至图35而说明具有实施方式1至实施方式6所示的薄膜晶体管的显示装置的实例。在本实施方式中，参照图22至图35而说明将液晶元件用作显示元件的液晶显示装置的实例。作为用于图22至图35的液晶显示装置的TFT628、629，可以应用实施方式1、2、5、6所示的薄膜晶体管，并且，它们是可以与实施方式1至实施方式6所示的工序同样地制造的电特性及可靠性高的薄膜晶体管。
首先，对VA(Vertical Alignment：垂直取向)型液晶显示装置进行描述。VA型液晶显示装置是指一种控制液晶显示面板的液晶分子的排列的方式。VA型液晶显示装置具有在没有施加电压时液晶分子朝垂直于面板表面的方向的方式。在本实施方式中，特别地，将像素分成几个区域(子像素)，并分别将分子朝不同的方向推倒。这称为多畴(multi-domain)化或多畴设计。在下面的说明中，对考虑多畴设计的液晶显示装置进行说明。
图23及图24分别示出像素电极及对置电极。注意，图23是形成像素电极的衬底一侧的平面图，并将对应于图中的切断线E-F的截面结构示出于图22。此外，图24是形成对置电极的衬底一侧的平面图。下面，参照这些附图进行说明。
图22示出衬底600和对置衬底601重叠并且注入有液晶的状态，在该衬底600上形成有TFT628、与该TFT628连接的像素电极层624以及存储电容器部630，并且在该对置衬底601上形成有对置电极层640等。
在对置衬底601上形成有着色膜636、对置电极层640，并且在对置电极层640上形成有突起644。在像素电极层624上形成有取向膜648，并且，同样地在对置电极层640及突起644上也形成有取向膜646。在衬底600与对置衬底601之间形成有液晶层650。
间隔物可以是柱状间隔物或者珠状间隔物。在间隔物具有透光性的情况下，也可以在形成于衬底600上的像素电极层624上形成间隔物。
在衬底600上形成TFT628、与该TFT628连接的像素电极层624以及存储电容器部630。像素电极层624通过贯穿覆盖TFT628、布线616、存储电容器部630的绝缘膜620、覆盖绝缘膜620的绝缘膜622的接触孔623连接到布线618。作为TFT628，可以适当地使用实施方式1至实施方式6所示的薄膜晶体管。另外，存储电容器部630使用与TFT628的栅极布线602同时形成的第一电容布线604、栅极绝缘层606以及与布线618同时形成的第二电容布线617构成。
像素电极层624、液晶层650以及对置电极层640彼此重叠，从而形成液晶元件。
图23示出衬底600上的结构。像素电极层624使用实施方式1所示的材料来形成。在像素电极层624中设置狭缝625。狭缝625用来控制液晶取向。
图23所示的TFT629、与该TFT629连接的像素电极层626及存储电容器部631分别可以与TFT628、像素电极层624及存储电容器部630同样地形成。TFT628和TFT629都连接到布线616。该液晶显示面板的像素使用像素电极层624及像素电极层626构成。像素电极层624及像素电极层626是子像素。
图24示出对置衬底一侧的平面结构。在遮光膜632上形成有对置电极层640。对置电极层640优选使用与像素电极层624同样的材料形成。在对置电极层640上形成有用来控制液晶取向的突起644。另外，在图24中，以虚线表示形成在衬底600上的像素电极层624及像素电极层626，并且示出对置电极层640、像素电极层624及像素电极层626彼此重叠地配置的情况。
图25示出该像素结构的等效电路。TFT628和TFT629都连接到栅极布线602和布线616。在此情况下，通过使电容布线604和电容布线605的电位不同，可以使液晶元件651和液晶元件652进行不同的工作。就是说，通过分别控制电容布线604和电容布线605的电位，来精密地控制液晶的取向并扩大视角。
当对设置有狭缝625的像素电极层624施加电压时，在狭缝625附近发生电场的畸变(倾斜电场)。通过互相咬合地配置所述狭缝625和对置衬底601一侧的突起644，有效地产生倾斜电场来控制液晶的取向，从而根据位置而使液晶所取向的方向不同。就是说，通过进行多畴化来扩大液晶显示面板的视角。
接着，参照图26至图29而说明与上述不同的VA型液晶显示装置。
图26及图27示出VA型液晶显示面板的像素结构。图27是衬底600的平面图，而且图26示出沿着图中的切断线Y-Z的截面结构。
在该像素结构中，一个像素具有多个像素电极，并且各像素电极连接到TFT。各TFT使用不同的栅极信号驱动。具体而言，在以多畴方式设计的像素中，独立地控制施加到各像素电极的信号。
像素电极层624在贯穿绝缘膜620、绝缘膜622的接触孔623中利用布线618连接到TFT628。此外，像素电极层626在分别贯穿绝缘膜620、绝缘膜622的接触孔627中利用布线619连接到TFT629。TFT628的栅极布线602和TFT629的栅极布线603彼此分离，以能够提供不同的栅极信号。另一方面，TFT628和TFT629共用用作数据线的布线616。TFT628和TFT629可以适当地使用实施方式1至实施方式6所示的薄膜晶体管。注意，在栅极布线602、栅极布线603上形成有栅极绝缘层606。
像素电极层624和像素电极层626具有不同的形状，并且被狭缝625彼此分离。像素电极层626被形成为围绕扩展为V字状的像素电极层624的外侧。使用TFT628及TFT629分别施加到像素电极层624和像素电极层626的电压不同，以控制液晶的取向。图29示出该像素结构的等效电路。TFT628连接到栅极布线602，而且TFT629连接到栅极布线603。此外，TFT628和TFT629都连接到布线616并通过电容器连接到电容布线660。通过对栅极布线602和栅极布线603施加不同的栅极信号，可以使液晶元件651和液晶元件652的工作不同。就是说，通过个别控制TFT628和TFT629的工作，可以精密地控制液晶的取向并扩大视角。
在对置衬底601上形成有着色膜636、对置电极层640。此外，在着色膜636和对置电极层640之间形成有平坦化膜637，以防止液晶的取向错乱。图28示出对置衬底一侧的结构。在不同的像素之间共同使用对置电极层640，并且在该对置电极层640中形成有狭缝641。通过互相咬合地配置所述狭缝641和像素电极层624及像素电极层626一侧的狭缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以根据位置而使液晶所取向的方向不同，从而扩大视角。另外，在图28中，以虚线表示形成在衬底600上的像素电极层624及像素电极层626，并且示出对置电极层640、像素电极层624及像素电极层626彼此重叠地配置的情况。
在像素电极层624及像素电极层626上形成有取向膜648，同样地在对置电极层640上也形成有取向膜646。在衬底600和对置衬底601之间形成有液晶层650。此外，像素电极层624、液晶层650和对置电极层640彼此重叠，从而形成第一液晶元件。此外，像素电极层626、液晶层650和对置电极层640彼此重叠，从而形成第二液晶元件。在图30至图33中说明的显示面板的像素结构是在一个像素中设置有第一液晶元件和第二液晶元件的多畴结构。
接着，说明横向电场方式的液晶显示装置。横向电场方式是指通过对单元内的液晶分子沿水平方向施加电场来驱动液晶而显示灰度的方式。通过横向电场方式，可以使视角扩大为大约180度。以下，对采用横向电场方式的液晶显示装置进行说明。
图30示出衬底600和对置衬底601重叠并且注入了液晶的状态，在该衬底600上形成有电极层607、TFT628、连接到TFT628的像素电极层624。在对置衬底601上形成有着色膜636、平坦化膜637等。注意，在对置衬底601一侧不设置对置电极层。此外，在衬底600和对置衬底601之间隔着取向膜646及取向膜648而形成有液晶层650。
在衬底600上形成电极层607、与电极层607连接的电容布线604以及TFT628。电容布线604可以与TFT628的栅极布线602同时形成。TFT628可以应用实施方式1至实施方式6所示的薄膜晶体管。电极层607可以使用与实施方式1至实施方式6所示的像素电极层相同的材料。另外，将电极层607形成为大致分割成像素形状的形状。栅极绝缘层606形成在电极层607及电容布线604上。
在栅极绝缘层606上形成TFT628的布线616及布线618。布线616是在液晶显示面板中传送视频信号的数据线，是沿一个方向延伸的布线，并且它与TFT628的源区或漏区连接而成为源极及漏极中的一方的电极。布线618成为源区及漏区中的另一方的电极，是与像素电极层624连接的布线。
在布线616及布线618上形成绝缘膜620。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔623连接到布线618的像素电极层624。像素电极层624使用与实施方式1至实施方式6所示的像素电极相同的材料来形成。
如上所述，在衬底600上形成TFT628以及与它连接的像素电极层624。注意，存储电容器形成在电极层607和像素电极层624之间。
图31是说明像素电极的结构的平面图。图30示出对应于图31所示的切断线O-P的截面结构。在像素电极层624中设置狭缝625。该狭缝625用来控制液晶的取向。在此情况下，电场在电极层607和像素电极层624之间发生。在电极层607和像素电极层624之间形成有栅极绝缘层606，但是栅极绝缘层606的膜厚度为50nm至200nm，该膜厚度与2μm至10μm的液晶层的膜厚度相比充分薄，因此实际上在平行于衬底600的方向(水平方向)上发生电场。通过该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场来使液晶分子水平地旋转。在此情况下，由于液晶分子在任何状态下都为水平，所以观看角度所导致的对比度等的影响很少，从而扩大视角。而且，电极层607和像素电极层624都是透光电极，因此可以提高开口率。
下面，说明横向电场方式的液晶显示装置的另一个实例。
图32及图33示出IPS型液晶显示装置的像素结构。图33是平面图，而且图32示出对应于图中的切断线V-W的截面结构。下面，参照上述两个附图而进行说明。
图32示出衬底600和对置衬底601重叠并且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极层624。在对置衬底601上形成有着色膜636、平坦化膜637等。注意，在对置衬底601一侧不设置对置电极层。在衬底600和对置衬底601之间隔着取向膜646及取向膜648而形成有液晶层650。
在衬底600上形成公共电位线609及TFT628。公共电位线609可以与TFT628的栅极布线602同时形成。TFT628可以应用实施方式1至实施方式6所示的薄膜晶体管。
在栅极绝缘层606上形成TFT628的布线616及布线618。布线616是在液晶显示面板中传送视频信号的数据线，是沿一个方向延伸的布线，并且它与TFT628的源区或漏区连接而成为源极及漏极中的一方的电极。布线618成为源极及漏极中的另一方的电极，它是与像素电极层624连接的布线。
在布线616及布线618上形成绝缘膜620及绝缘膜621。另外，在绝缘膜620上形成通过形成在绝缘膜620中的接触孔623连接到布线618的像素电极层624。像素电极层624使用与实施方式1至实施方式6所示的像素电极相同的材料形成。注意，如图33所示，将像素电极层624形成为与在形成公共电位线609的同时形成的梳形电极之间产生横向电场。而且，将像素电极层624的梳齿部分形成为与在形成公共电位线609的同时形成的梳形电极互相咬合。
在施加到像素电极层624的电位和公共电位线609的电位之间产生电场时，由于该电场而控制液晶的取向。通过利用该大致平行于衬底的方向的电场来使液晶分子水平地旋转。在此情况下，由于液晶分子在任何状态下也为水平，所以观看角度所导致的对比度等的影响很少，可以扩大视角。
如上所述，在衬底600上形成TFT628及与它连接的像素电极层624。存储电容器通过在公共电位线609和电容电极615之间设置栅极绝缘层606而形成。电容电极615和像素电极层624通过接触孔633连接。
下面，说明TN型液晶显示装置的方式。
图34及图35示出TN型液晶显示装置的像素结构。图35是平面图，而且图34示出对应于沿着图中的切断线K-L的截面结构。下面，参照上述两个附图进行说明。
像素电极层624通过形成在第二栅极绝缘层606b中的接触孔623利用布线618连接到TFT628。用作数据线的布线616与TFT628连接。TFT628可以应用实施方式1至实施方式6所示的TFT的任一种。
像素电极层624使用实施方式1至实施方式6所示的像素电极来形成。电容布线604可以与TFT628的栅极布线602同时形成。在栅极布线602及电容布线604上形成第一栅极绝缘层606a、第二栅极绝缘层606b。存储电容器在电容布线604和电容电极615之间隔着第一栅极绝缘层606a、第二栅极绝缘层606b而形成。电容电极615和像素电极层624通过接触孔623彼此连接。
在对置衬底601上形成有着色膜636、对置电极层640。此外，在着色膜636和对置电极层640之间形成平坦化膜637，以防止液晶的取向错乱。液晶层650隔着取向膜648及取向膜646而形成在像素电极层624和对置电极层640之间。
像素电极层624、液晶层650以及对置电极层640彼此重叠，从而形成液晶元件。
此外，着色膜636也可以形成在衬底600一侧。此外，将偏振片贴合到衬底600的与形成有薄膜晶体管的表面相反的表面，并且，将偏振片贴合到对置衬底601的与形成有对置电极层640的表面相反的表面。
通过上述工序，可以制造作为显示装置的液晶显示装置。
本说明书根据2009年8月7日在日本专利局受理的日本专利申请编号2009-185318而制作，所述申请内容包括在本说明书中。

Claims (11)

1.一种半导体装置，包括：
同一个衬底上的包括第一薄膜晶体管的驱动电路部、包括第二薄膜晶体管的像素部，所述第一薄膜晶体管及所述第二薄膜晶体管分别包括：
衬底上的栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的氧化物半导体层，所述氧化物半导体层重叠于所述栅电极层；
所述氧化物半导体层上的第一导电层，所述第一导电层与所述氧化物半导体层电连接；
所述氧化物半导体层上的第二导电层，所述第二导电层与所述氧化物半导体层电连接；
所述氧化物半导体层、所述第一导电层和所述第二导电层上的氧化物绝缘层，所述氧化物绝缘层接触于所述氧化物半导体层的端部的第一上表面以及所述第一导电层和所述第二导电层之间的所述氧化物半导体层的第二上表面；
所述氧化物绝缘层上的像素电极层；以及
所述像素电极层上的液晶层，
其中，所述第一薄膜晶体管还包括所述氧化物绝缘层上的重叠于所述氧化物半导体层的第三导电层，
所述第二薄膜晶体管的所述第二导电层与所述像素电极层电连接，以及
所述氧化物半导体层的不重叠于所述第一导电层或所述第二导电层的区域处于氧过剩状态。
2.根据权利要求1所述的半导体装置，还包括所述第一导电层和所述氧化物半导体层之间的第一氧化物导电层以及所述第二导电层和所述氧化物半导体层之间的第二氧化物导电层，其中，所述第一氧化物导电层和所述第二氧化物导电层分别包括氧化锌、氧化锌铝、氧氮化锌铝或者氧化镓锌。
3.根据权利要求1所述的半导体装置，其中，所述栅极绝缘层具有氧化硅层、氧氮化硅层或者氧化铝层的单层结构或叠层结构。
4.根据权利要求1所述的半导体装置，其中，所述像素电极层包括氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金或者氧化锌。
5.根据权利要求1所述的半导体装置，其中，所述第二薄膜晶体管的所述第一导电层和所述第二导电层使用以选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素为主要成分的膜、所述元素的合金膜、或者所述元素的叠层膜形成。
6.一种半导体装置，包括：
同一个衬底上的包括第一薄膜晶体管的驱动电路部、包括第二薄膜晶体管的像素部，所述第一薄膜晶体管及所述第二薄膜晶体管分别包括：
衬底上的栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的氧化物半导体层；
所述氧化物半导体层上的源电极层，所述源电极层具有与所述氧化物半导体层的边缘部相比其边缘部位于内侧的形状；
所述氧化物半导体层上的漏电极层，所述漏电极层具有与所述氧化物半导体层的端部相比其端部位于内侧的形状；
与所述源电极层和所述氧化物半导体层接触的第一氧化物导电层；
与所述漏电极层和所述氧化物半导体层接触的第二氧化物导电层；
所述氧化物半导体层、所述源电极层以及所述漏电极层上的氧化物绝缘层；
所述氧化物绝缘层上的像素电极层；以及
所述像素电极层上的液晶层，
其中，所述第一薄膜晶体管还包括所述氧化物绝缘层上的重叠于所述氧化物半导体层的导电层，以及
所述第二薄膜晶体管与所述像素电极层电连接。
7.根据权利要求6所述的半导体装置，其中，所述第一氧化物导电层和所述第二氧化物导电层分别包括氧化锌、氧化锌铝、氧氮化锌铝或者氧化镓锌。
8.根据权利要求6所述的半导体装置，其中，所述栅极绝缘层具有氧化硅层、氧氮化硅层或者氧化铝层的单层结构或叠层结构。
9.根据权利要求6所述的半导体装置，其中，所述像素电极层和所述导电层包括氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金或者氧化锌。
10.根据权利要求6所述的半导体装置，其中，所述第二薄膜晶体管的所述源电极层和所述漏电极层使用以选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素为主要成分的膜、所述元素的合金膜、或者所述元素的叠层膜形成。
11.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成第一栅电极层和第二栅电极层；
在所述第一栅电极层和所述第二栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成第一导电层；
在所述第一导电层上形成包括第一区域和其厚度比所述第一区域的厚度薄的第二区域的第一抗蚀剂掩模；
通过利用所述第一抗蚀剂掩模对所述第一导电层和所述氧化物半导体层进行蚀刻来形成重叠于所述第一栅电极层的第一岛状氧化物半导体层、重叠于所述第二栅电极层的第二岛状氧化物半导体层、所述第一岛状氧化物半导体层上的第一岛状导电层、以及所述第二岛状氧化物半导体层上的第二岛状导电层；
对所述第一抗蚀剂掩模进行灰化以去掉所述第二区域来形成第二抗蚀剂掩模；
通过利用所述第二抗蚀剂掩模对所述第一岛状导电层和所述第二岛状导电层进行蚀刻来形成电连接到所述第一岛状氧化物半导体层的第一源电极层、电连接到所述第一岛状氧化物半导体层的第一漏电极层、电连接到所述第二岛状氧化物半导体层的第二源电极层以及电连接到所述第二岛状氧化物半导体层的第二漏电极层；
在所述第一岛状氧化物半导体层、所述第二岛状氧化物半导体层、所述第一源电极层、所述第一漏电极层、所述第二源电极层以及所述第二漏电极层上形成氧化物绝缘层；
在所述氧化物绝缘层上形成透明导电膜；
对所述透明导电膜进行蚀刻来形成电连接到所述第二漏电极层的像素电极层以及重叠于所述第一栅电极层的第二导电层；以及
在所述像素电极层上形成液晶层。
CN201010246753.2A 2009-08-07 2010-08-04 半导体装置 Active CN101997003B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510001758.1A CN104617103B (zh) 2009-08-07 2010-08-04 液晶显示装置和半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-185318 2009-08-07
JP2009185318 2009-08-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510001758.1A Division CN104617103B (zh) 2009-08-07 2010-08-04 液晶显示装置和半导体装置

Publications (2)

Publication Number Publication Date
CN101997003A CN101997003A (zh) 2011-03-30
CN101997003B true CN101997003B (zh) 2015-02-04

Family

ID=43534145

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010246753.2A Active CN101997003B (zh) 2009-08-07 2010-08-04 半导体装置
CN201510001758.1A Active CN104617103B (zh) 2009-08-07 2010-08-04 液晶显示装置和半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510001758.1A Active CN104617103B (zh) 2009-08-07 2010-08-04 液晶显示装置和半导体装置

Country Status (5)

Country Link
US (3) US8502220B2 (zh)
JP (8) JP5552395B2 (zh)
KR (4) KR101762105B1 (zh)
CN (2) CN101997003B (zh)
TW (2) TWI634642B (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598279B (zh) * 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
CN103426935A (zh) 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
CN105810752B (zh) * 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
TWI412856B (zh) * 2010-07-29 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板之薄膜電晶體基板與其製作方法
DE112011102837B4 (de) 2010-08-27 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5383951B2 (ja) * 2011-04-07 2014-01-08 シャープ株式会社 液晶表示パネルおよびそれを備える液晶表示装置
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW202230814A (zh) 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI614995B (zh) * 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
DE112012007295B3 (de) 2011-06-08 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung
KR102014876B1 (ko) * 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5784732B2 (ja) * 2011-08-10 2015-09-24 シャープ株式会社 液晶表示装置、および液晶表示装置の製造方法
US9613825B2 (en) * 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
US9818763B2 (en) * 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
CN103353633B (zh) * 2013-08-05 2016-04-06 武汉邮电科学研究院 波长选择开关和波长选择方法
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
JP6758844B2 (ja) * 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
KR102462475B1 (ko) * 2015-04-20 2022-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2017013538A1 (ja) 2015-07-23 2017-01-26 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
KR102472867B1 (ko) 2015-09-22 2022-12-02 삼성디스플레이 주식회사 표시장치
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
KR102493218B1 (ko) * 2016-04-04 2023-01-30 삼성디스플레이 주식회사 액정 표시 장치
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR102359245B1 (ko) * 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
DE112017004584T5 (de) * 2016-09-12 2019-07-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
KR20230107411A (ko) 2016-10-07 2023-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법,및 유리 기판
JP6932598B2 (ja) * 2017-09-25 2021-09-08 株式会社ジャパンディスプレイ 表示装置
KR20200101966A (ko) * 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN107957822A (zh) * 2018-01-11 2018-04-24 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
KR102637791B1 (ko) * 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
US20200073155A1 (en) * 2018-08-31 2020-03-05 Sharp Kabushiki Kaisha Electronic component board, display panel, and method of producing them
CN109637932B (zh) * 2018-11-30 2020-11-10 武汉华星光电技术有限公司 薄膜晶体管及其制备方法
CN109638049B (zh) * 2018-12-13 2021-06-01 武汉华星光电半导体显示技术有限公司 显示面板
KR20200098750A (ko) * 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
CN110373589B (zh) * 2019-07-08 2021-06-15 中国科学院物理研究所 W-Cr合金和包含W-Cr合金的纯自旋流器件
JP2021027199A (ja) * 2019-08-06 2021-02-22 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20210152083A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치
CN112951830B (zh) * 2021-02-01 2023-02-07 泉芯集成电路制造(济南)有限公司 集成电路器件、存储器和电子设备
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
TWI823754B (zh) * 2023-01-17 2023-11-21 友達光電股份有限公司 畫素結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607561A (zh) * 2003-10-15 2005-04-20 三星电子株式会社 具有光传感器的显示装置

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP4414568B2 (ja) * 2000-07-24 2010-02-10 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
WO2002047061A1 (fr) 2000-12-06 2002-06-13 Sony Corporation Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier
JP2002175053A (ja) 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP4739510B2 (ja) * 2000-12-15 2011-08-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP2006191127A (ja) * 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003069028A (ja) 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP4310969B2 (ja) * 2002-06-13 2009-08-12 カシオ計算機株式会社 アクティブ基板の配線構造及び指紋読取装置
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TWI232991B (en) 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
JP4651929B2 (ja) * 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20050022525A (ko) 2003-09-02 2005-03-08 삼성전자주식회사 면광원 장치, 이의 제조 방법 및 이를 이용한 액정표시장치
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20070171157A1 (en) 2003-10-15 2007-07-26 Samsung Electronics Co., Ltd Display apparatus having photo sensor
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4039446B2 (ja) 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
CN100533238C (zh) * 2005-08-02 2009-08-26 爱普生映像元器件有限公司 电光装置及电子设备
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
KR20080092716A (ko) * 2007-04-13 2008-10-16 삼성전자주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5324837B2 (ja) * 2007-06-22 2013-10-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN101884112B (zh) * 2007-12-03 2012-09-05 株式会社半导体能源研究所 薄膜晶体管的制造方法和显示器件的制造方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
EP2086013B1 (en) * 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP2452362B1 (en) 2009-07-10 2017-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007675A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607561A (zh) * 2003-10-15 2005-04-20 三星电子株式会社 具有光传感器的显示装置

Also Published As

Publication number Publication date
KR101762105B1 (ko) 2017-07-27
JP2014197691A (ja) 2014-10-16
JP2016136633A (ja) 2016-07-28
US20130302924A1 (en) 2013-11-14
KR101899311B1 (ko) 2018-09-18
KR20110015381A (ko) 2011-02-15
TWI559501B (zh) 2016-11-21
CN101997003A (zh) 2011-03-30
US20110031493A1 (en) 2011-02-10
CN104617103B (zh) 2018-04-10
TW201603240A (zh) 2016-01-16
TW201133788A (en) 2011-10-01
JP7079307B2 (ja) 2022-06-01
TWI634642B (zh) 2018-09-01
KR101802737B1 (ko) 2017-11-29
JP2019216259A (ja) 2019-12-19
US20170005118A1 (en) 2017-01-05
JP7451599B2 (ja) 2024-03-18
US9466756B2 (en) 2016-10-11
JP2022122900A (ja) 2022-08-23
US8502220B2 (en) 2013-08-06
CN104617103A (zh) 2015-05-13
JP5552395B2 (ja) 2014-07-16
KR102005257B1 (ko) 2019-07-31
JP2021039354A (ja) 2021-03-11
JP2018032864A (ja) 2018-03-01
JP6626598B2 (ja) 2019-12-25
US10243005B2 (en) 2019-03-26
JP6216818B2 (ja) 2017-10-18
JP5989032B2 (ja) 2016-09-07
KR20180103792A (ko) 2018-09-19
KR20150093644A (ko) 2015-08-18
KR20170132117A (ko) 2017-12-01
JP2011054957A (ja) 2011-03-17
JP2020046677A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
CN101997003B (zh) 半导体装置
CN101997036B (zh) 半导体装置及其制造方法
CN101997005B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant