CN101677096B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101677096B
CN101677096B CN2009101461061A CN200910146106A CN101677096B CN 101677096 B CN101677096 B CN 101677096B CN 2009101461061 A CN2009101461061 A CN 2009101461061A CN 200910146106 A CN200910146106 A CN 200910146106A CN 101677096 B CN101677096 B CN 101677096B
Authority
CN
China
Prior art keywords
mentioned
pad
semiconductor chip
limit
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101461061A
Other languages
English (en)
Other versions
CN101677096A (zh
Inventor
小松干彦
日高隆雄
木村纯子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201310353788.XA priority Critical patent/CN103794591B/zh
Publication of CN101677096A publication Critical patent/CN101677096A/zh
Application granted granted Critical
Publication of CN101677096B publication Critical patent/CN101677096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01003—Lithium [Li]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种半导体器件，该半导体器件是在一个封装中层叠有多个半导体芯片，将多个半导体芯片中的任何一个所产生的电压作为电源电压供给其它半导体芯片并可使其稳定运行。本发明的主要一例是将2个芯片层叠，将焊盘(A、B、C)分别配置于各芯片并排的边，将所述焊盘分别以金属线(wireA、B、C)共同地连接。另一例为沿着与配置有焊盘(A、B、C)的边不同的边配置焊盘(H)及焊盘(J)，并通过金属线(wireHJ)将芯片间接合连接。

Description

半导体器件
技术领域
本发明公开了一种在一个封装中层叠有多个半导体芯片的半导体器件中，将多个半导体芯片中的任何一个所产生的电压作为电源电压供给其它的半导体芯片并使其稳定运行的技术。
背景技术
两个半导体芯片之间的关系，一般已知的有如下。
一个半导体芯片具有调整器电路，其被供给外部电源电压，并输出将外部电源电压降压后的内部电源电压(第1半导体芯片)。
另一个的半导体芯片则被供给所述内部电源电压作为动作电源电压(第2半导体芯片)。
此时，第1半导体芯片以高的电源电压进行动作，例如可以以4～25V来进行动作。第2半导体芯片以比第1半导体芯片低的电源电压进行动作，例如可以以1.4-3.6V来进行动作。
即，以半导体产品目录所示的最大电压值来进行比较时，第1半导体芯片为最大电压值比第2半导体芯片高的半导体芯片。
过去，第1半导体芯片与第2半导体芯片收容于不同的封装中，经由连接于半导体芯片的外部引脚，向两个半导体芯片供给电源电压。
但是，在电路板上并排搭载两个封装时，则存在需要很大安装面积的问题。
为了使安装面积变小，已知有如下的背景技术。
在日本公开特许公报特开2005-183611号公报(专利文献1)中，记载有关于多芯片型半导体器件的技术，为将设于外部的调整器电路内置于芯片，并在1个封装中将2个芯片并排装载(平放)。
可将2个芯片并排收容于一个封装，与将2个封装并排安装相比，可减少安装面积，即可使封装尺寸变小。该文献虽记载了在1个封装内平放2个芯片的技术，但是并没有充分的记载通过1个封装化而使调整器电路更加稳定地动作的技术。
另外，作为安装方法，使封装尺寸更小的技术一般被认为是芯片层叠技术。
但是，在本次的背景技术调查中，并未发现着重于层叠时使调整器电路稳定地动作的技术文献。
另一方面，在本次的背景技术调查中，找到了记载关于使调整器电路的动作稳定化的电路及半导体器件的技术的专利第3732884号(专利文献2)。
但是，该文献仅记载关于在1芯片内的调整器电路的稳定化技术。并未记载在有多个芯片及层叠所述芯片的构造中，使调整器电路稳定地动作的技术。
《专利文献1》
日本公开特许公报特开2005-183611号公报
《专利文献2》
专利第3732884号
发明内容
本发明的目的在于提供一种在多个半导体芯片层叠于同一封装的半导体器件中，可将多个半导体芯片中的任何一个所产生的电压作为其它的半导体芯片的电源电压，且可稳定动作的技术。
于本案所公开的技术中，其中一实施例如下。即，关于本发明的半导体器件，包括：第1半导体芯片，其具有包括第1边的4个边，并在主面设有焊盘；第2半导体芯片，其具有包括第2边的4个边，并在主面设有焊盘，上述第1边与上述第2边并排层叠于上述第1半导体芯片的主面上，且各主面朝向同一方向；封装体，将上述第1半导体芯片及上述第2半导体芯片进行封装；及多个外部引脚，连接于上述焊盘，且引脚的一部分露出在上述封装体的外部。上述第1半导体芯片包括：外部电源输入焊盘，由上述外部引脚供给外部电源电压；调整器电路，电连接于上述外部电源输入焊盘，按照参考电压及与该参考电压比较的输入电压以生成将上述外部电源电压降压后的内部电源电压；内部电源电压输出焊盘，电连接于上述调整器电路，并输出上述内部电源电压；及监测器焊盘，电连接于输入有上述输入电压的上述调整器电路的输入部。上述第2半导体芯片包括：内部电源输入焊盘，由上述内部电源电压输出焊盘输入上述内部电源电压；上述内部电源电压输出焊盘及上述监测器焊盘，沿着上述第1半导体芯片的上述第1边配置，上述内部电源输入焊盘，沿着上述第2半导体芯片的上述第2边配置，上述监测器焊盘与上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径间电连接，或经由上述内部电源输入焊盘与上述内部电源电压输出焊盘电连接。另外，上述第1半导体芯片具有：第1信号焊盘，沿着与上述第1边不同的边，与上述第2半导体芯片之间收发信号；上述第2半导体芯片具有：第2信号焊盘，沿着与配置上述第1信号焊盘的边并排的边，并与上述第1信号焊盘电连接。
在本案所公开的发明中，对于解决上述课题的手段所示的一实施例可得到的效果简单说明如下。
即，通过将上述芯片作成层叠构造，可减少因第1信号焊盘与第2信号焊盘之间所进行的信号收发所产生的噪声对内部电源电压的影响。
附图的简单说明
图1是本发明实施方式1的半导体器件的功能框图。
图2是本发明实施方式1的半导体器件的封装构造的平面图。
图3是本发明实施方式1的半导体器件的封装构造的剖面图。(a)是图2的A-A′的剖面图。(b)是图2的B-B′的剖面图。
图4是表示本发明实施方式1的半导体器件的调整器电路及外围部分的详细内容。
图5是表示本发明实施方式1的半导体器件的比较部的等价电路的详细内容。
图6是表示本发明实施方式1的半导体器件的带隙电路的一例。
图7是图2所示本发明实施方式1的半导体器件的封装构造的平面图的比较例的详细内容图。
图8是表示图2及图7的等价电路的详细内容图。(a)是表示图7的等价电路的详细内容图。(b)是表示图2的等价电路的详细内容图。
图9是表示信号区域与电源区域并排于同一边时的详细内容图。
图10是表示相对于配置有电源区域的边，将信号区域配置于不同的边的例子的详细内容。(a)是表示将信号区域配置于与配置有电源区域的边交叉的边的例子的详细内容。(b)是表示将信号区域配置于与配置有电源区域的边相对的边的例子的详细内容。
图11是表示相对于配置有电源区域的边，将信号区域配置于不同的边且与图10不同例的详细内容。
图12是表示调整器电路、第1-1内部电路及第1-2内部电路，分别连接于金属布线的详细内容。(a)是表示调整器电路、第1-1内部电路及第1-2内部电路，共同地连接于焊盘的图。(b)是表示将连接调整器电路的焊盘，与连接第1-1内部电路及第1-2内部电路的焊盘分开设置的图。
图13是表示本发明实施方式2的半导体器件的引线引脚与第1金属线、第2金属线及第3金属线的连接部的放大图。(a)是表示第3金属线与引线引脚的第3连接点，比第2金属线的第2连接点更靠近第1金属线的第1连接点的位置的状态图。(b)是表示第3金属线与引线引脚的第3连接点，在于第1连接点与第2连接点之间的位置的状态。
图14是表示在于本发明实施方式3的半导体器件的降压开关部的PMOS晶体管及外围部分的剖面的详细内容图。
图15是表示在于本发明实施方式3的半导体器件的降压开关部的PMOS晶体管及外围部分的布局的详细内容图。
图16是表示本发明实施方式4的半导体器件的焊盘与多个第2内部电路的连接图。(a)是表示第2-1内部电路与第2-2内部电路连接于焊盘，且在焊盘与第2-2内部电路之间连接有焊盘X的图。(b)是表示第2-1内部电路、第2-2内部电路、第2-3内部电路及第2-4内部电路共同地连接于焊盘的图。
图17是本发明实施方式5的半导体器件的引线引脚与第1金属线、第2金属线及第3金属线的连接部的放大图。(a)是表示第1焊盘及第3焊盘，分别以多个第1金属线及第3金属线与引线引脚连接的状态图。(b)是表示多个第1焊盘及第3焊盘分别以多个第1金属线及第3金属线与引线引脚连接的状态图。
图18是表示本发明实施方式6的半导体器件的调整器电路及外围部分的详细内容图。
图19是表示本发明实施方式7的半导体器件的调整器电路及外围部分的详细内容图。
图20是表示本发明实施方式8的半导体器件的调整器电路及外围部分的详细内容图。
图21是表示本发明实施方式9的半导体器件的调整器电路及外围部分的详细内容图。
图22是本发明实施方式10的半导体器件的封装构造的平面图。
图23是本发明实施方式10的半导体器件的封装构造的剖面图。(a)是图22的A-A′的剖面图。(b)是图22的B-B′的剖面图。
图24是表示图22的平面图的比较例的详细内容图。
图25是表示在焊盘配置于第2半导体芯片的第1长边时，第1焊盘、第2焊盘的外围部分的放大图。
图26是表示并非将调整器电路配置于第2半导体芯片之下，而配置在不与第2半导体芯片重迭的区域时的图。
图27是在调整器电路上重迭第2半导体芯片时，重迭在降压开关部以外的区域做层叠时的图。
图28是表示一般的输入/输出电路的一例的详细内容图。
图29是表示本发明实施方式11的半导体器件的封装构造的平面图。
图30是表示本发明实施方式12的半导体器件的封装构造的平面图。
图31是表示本发明实施方式13的半导体器件的封装构造的平面图。
图32是表示本发明实施方式13的半导体器件的调整器电路及外围部分的详细内容图。
图33是表示AFE与MCU的电池电压控制系统的详细内容的电路框图。
图34是表示本发明实施方式14的半导体器件的封装构造的平面图。
图35是表示本发明实施方式14的半导体器件的封装构造的剖面图。(a)是图34的A-A′的剖面图。(b)是图34的B-B′的剖面图。
图36是表示本发明实施方式15的半导体器件的封装构造的平面图。
图37是表示本发明实施方式15的半导体器件的封装构造的剖面图。(a)是图36的A-A′的剖面图。(b)是图36的B-B′的剖面图。
符号的说明
A、B、C、D、E、F、G、H、J    焊盘
S、V、X、BP1、BP2            焊盘
Ball                         焊锡球
Cap                          电容器
chip1                        第1半导体芯片
chip2                        第2半导体芯片
circ1                        内部电路
circ1-1                      内部电路
circ1-2                              内部电路
circ2                                内部电路
circ2-1                              内部电路
circ2-2                              内部电路
circ2-3                              内部电路
circ2-4                              内部电路
circ3                                内部电路
corner1                              角
corner2                              角
CS                                   定电流源
extVcc                               外部电源电压
film1、film2                         接着膜
GND                                  接地电压(接地极)
ifD                                  漏极电极的接触部
ifS                                  源极电极的接触部
IN                                   输入部
inter                                内插器衬底
intVcc、intVcc2                      内部电源电压
Lac、Lbc、Lda、Lsv、t1、t2           距离
La、Lv                               长度
LD1、LD2                             触点
Lead、VREG0、VREG1                   引线引脚
VREG2、Vcc、Vss                      引线引脚
VDD、VDD2                            引线引脚
LP                                   触点焊盘
metal、metalA、metalB                金属布线
metalC、metalH、metalJ               金属布线
metalV、metalG、metalX               金属布线
mold                                 封装体
Ntr1、Ntr2                       NMOS晶体管
PKG                              封装
pointA、pointB、pointC           连接点
PowArea                          电源区域
Ptr1、Ptr2、Ptr3                 PMOS晶体管
R1、R2                           电阻
Ref                              比较部
Reg                              调整器电路
Reg2                             调整器电路
Rvreg1、Rvdd                     导体电阻
RwireA、RwireB、RwireC           布线电阻
S1、S2                           区域
secP                             第二焊盘
Sep                              分压部
SigArea                          信号区域
sig1、sig2、sig3、sig4           信号引脚
SW                               降压开关部
tab                              晶台
Vback                            输入电压
via                              通孔
Vmon                             监测电压
Vref                             参考电压
wire、wireA、wireB               金属线
wireC、wireD、wireE              金属线
wireF、wireH、wireJ              金属线
wireHJ、wireV、wireG             金属线
wireSub                          电路板上的布线
1L1、2L1                         第1长边
1L2、2L2                         第2长边
1S1、2S1                 第1短边
1S2、2S2                 第2短边
具体实施方式
以下根据附图详细说明本发明的实施方式。为了说明实施方式的所有图中，原则上对具有同一功能的构件采用同一符号，省略掉重复的说明。另外，在除了需要特别说明的以外，对具有同一或同样的部分原则上不进行重复说明。
(实施方式1)
图1是本发明实施方式1的半导体器件的功能框图。
如图1所示，在第1半导体芯片chip1之上，层叠第2半导体芯片chip2，所述2个芯片收容于1个封装PKG内。
例如，第1半导体芯片chip1具有模拟电路，是进行电源控制等的模拟芯片，第2半导体芯片chip2是控制所述模拟芯片，并进行信息处理的微型计算机芯片。
第1半导体芯片chip1具有1个或多个输出将外部电源电压extVcc降压后的内部电源电压intVcc的调整器电路Reg。
而且，第1半导体芯片chip1经由信号引脚sig1与封装PKG外部进行信号的收发，具有1个或多个处理信息的内部电路circ1。
调整器电路Reg及内部电路circ1电连接于供给外部电源电压extVcc的引脚。
第2半导体芯片chip2经由信号引脚sig2与封装PKG外部进行信号的收发，并具有1个或多个处理信息的内部电路circ2。
内部电路circ2电连接于调整器电路Reg。
内部电路circ1具有与内部电路circ2进行信号收发的信号引脚sig3。
内部电路circ2具有与内部电路circ1进行信号收发的信号引脚sig4。
信号引脚sig3与信号引脚sig4经由金属线wire电连接。
此时，第1半导体芯片以高的电源电压进行动作，例如可以以4～25V进行动作。第2半导体芯片是以比第1半导体芯片低的电源电压进行动作，例如可以以1.4～3.6V进行动作。
即，以半导体产品目录所示的最大电压值来进行比较时，第1半导体芯片为比第2半导体芯片的最大电压值高的半导体芯片。
调整器电路Reg、内部电路circ1及内部电路circ2，与提供接地电压GND的引脚电连接。
图2是本发明实施方式1的半导体器件的封装构造的平面图。
图3是本发明实施方式1的半导体器件的封装构造的剖面图。
图3(a)是图2的A-A′的剖面图。图3(b)是图2的B-B′的剖面图。
如图2及图3所示，实施方式1的半导体器件的封装在本实施方式中使用QFP(Quad Flat Package：方型扁平式封装)。
如图2及图3所示，封装内有用于装载半导体芯片的晶座tab。晶座tab以图中未示出的吊带导线保持于4个角落。晶座tab上装载有第1半导体芯片chip1。
第1半导体芯片chip1以及后述的第2半导体芯片chip2以使用半导体晶圆工艺技术形成有晶体管等的电路层的面为主面。另外，以与所述主面相对的面，即相反的面为背面。
如图3所示，第1半导体芯片chip1的背面通过与例如晶座tab的表面和以热硬化性环氧接着膜film1等固定。晶座tab是由构成QFP的材料之一、在以金属性(导电性)材料所组成的导线架的制造阶段中，与吊带导线、引线引脚Lead等一起一体地成形。换言之，晶座tab为用于装载半导体芯片的导线架的一部分。
在第1半导体芯片chip1的主面上，第2半导体芯片chip2的主面与第1半导体芯片chip1的主面朝相同的方向层叠。
第1半导体芯片chip1的主面及第2半导体芯片chip2的背面亦以接着膜film2等固定。
例如第1半导体芯片chip1及第2半导体芯片chip2的芯片厚度分别都是150μm左右。另外，接着膜film1及接着膜film2的接着厚度分别都是25μm左右。
如图2所示，第1半导体芯片chip1及第2半导体芯片chip2为四角形，而在本实施方式中为长方形。
另外，第2半导体芯片chip2的外形比第1半导体芯片chip1的外形小。因此，第2半导体芯片chip2的4个边被第1半导体芯片chip1的4个边围绕。
另外，第2半导体芯片chip2的各边与第1半导体芯片chip1的各边并列层叠。
如图2所示，第1半导体芯片chip1的主面上，内置的调整器电路Reg及内部电路circ1连接的多个焊盘BP1沿着芯片的各边配置。也可以说是所述多个焊盘BP1被配置成夹在第1半导体芯片chip1的各边与第2半导体芯片chip2的各边之间。
另外，同样地，第2半导体芯片chip2的主面上的连接内部电路circ2的多个焊盘BP2被沿着芯片各边配置。
另外，如图2所示，关于第1半导体芯片chip1的多个焊盘BP1及第2半导体芯片chip2的多个焊盘BP2的数量，图标中的数字只是为了方便说明而举出的适当数，实际数量可比图示的数多或少。
如图2及图3所示，多个焊盘BP1及BP2由金属线wire连接至各自对应的多个引线(外部)引脚Lead。所述金属线wire例如可为金线、铝(Al)线及铜(Cu)线等。所述金属线wire通过兼用了超音波和热的打线接合法等来连结。
收容于封装PKG的第1半导体芯片chip1及第2半导体芯片chip2经由以金属线wire连接的引线引脚Lead，由封装外部输入电源电压、接地电压，并且进行信号类的收发(相当于图1所示的信号引脚sig1、sig2)。
如图2及图3所示，第1半导体芯片chip1以及第2半导体chip2以热硬化性环氧类树脂等材料所构成，被由传递模法等形成的封装体mold覆盖。封装体mold的厚度，例如可为1.4mm左右。
封装体mold具有保护半导体芯片受到来自外部的电性冲击及机械性冲击的作用。
引线引脚Lead的一部分从封装体mold的4个边露出。
此外，关于图2所示的封装的引线引脚Lead的数量，图标中的数字只是为了方便说明而举出的适当数，实际数量可比图示的数多或少。藉此，将2个半导体芯片进行层叠，并收容于1个封装内，比起以前的将2个封装排列安装于电路板上的方法相比，可减小安装面积。
图4表示本发明实施方式1的半导体器件的调整器电路Reg及外围部分的详细内容。
如图4所示，调整器电路Reg由比较部Ref、降压开关部SW及分压部Sep构成。
图5表示本发明实施方式1的半导体器件的比较部Ref的等价电路的详细内容。
如图5所示，在本实施方式中，比较部Ref为由PMOS晶体管Ptr1，Ptr2、NMOS晶体管Ntr1，Ntr2及定电流源CS所构成的电流镜型放大电路。
如图4及图5所示，降压开关部SW由PMOS晶体管Ptr3构成。
如图4及图5所示，分压部Sep由电阻R1及电阻R2构成。另外，电阻R1及电阻R2为在半导体芯片中使用多晶硅等所形成的电阻。
如图4及图5所示，构成调整器电路Reg的晶体管及电阻等分别用金属布线metal连接。金属布线metal为使用半导体晶圆工艺技术等，以铝(Al)、铜(Cu)等形成的布线。
如图4所示，配置于第1半导体芯片chip1的主面的焊盘V，为通过金属布线metalV连接于内部电路circ1及调整器电路Reg，并输入外部电源电压extVcc的外部电源输入焊盘。
焊盘V通过金属线wireV与输入外部电源电压extVcc的引线引脚Vcc连接。
如图4所示，配置于第1半导体芯片chip 1的主面的焊盘A，为通过金属布线metalA与调整器电路Reg的降压开关部SW的漏极电极连接，并输出内部电源电压intVcc的内部电源输出焊盘。
如图4所示，配置于第1半导体芯片chip1的主面的焊盘B，通过金属布线metalB与调整器电路Reg的分压部Sep连接，为用于输入在调整器电路Reg内用于与后述的参考电压Vref比较的输入电压Vback的监测焊盘。
分压部Sep通过金属布线metal与具有用于输入2个比较用电压的比较部Ref的输入部IN连接。
如图4所示，配置于第2半导体芯片chip2的主面的焊盘C，通过金属布线metalC与内部电路circ2连接，为输入内部电源电压intVcc的内部电源输入焊盘。
焊盘A、B、C分别通过金属线wireA、B、C与输出内部电源电压intVcc的引线引脚VREG1连接。
如图4所示，在引线引脚VREG1与接地极GND之间，连接有补偿内部电源电压intVcc的相位补偿及稳定电压的调整器容量的电容器Cap。调整器容量的电容器，一般多为设有μF等级的大容量。因此，最好使用电解电容。电容器Cap安装于封装PKG的外侧，即与封装PKG一起安装在电路板上。
如图4所示，配置于第1半导体芯片chip1的主面的1个或多个焊盘H，为通过金属布线metalH与内部电路circ1连接，并与内部电路circ2进行信号收发的焊盘。另外，焊盘H相当于图1的信号引脚sig3。
如图4所示，配置于第2半导体芯片chip2的主面的1个或多个焊盘J，为通过金属布线metalJ与内部电路circ2连接，并与内部电路circ1进行信号收发的焊盘。此外，焊盘J相当于图1的信号引脚sig4。
焊盘H与焊盘J通过金属线wireHJ连接。
如图4所示，配置于第1半导体芯片chip1及第2半导体芯片chip2的主面的1个或多个焊盘G，为通过金属布线metalG与调整器电路Reg、内部电路circ1及内部电路circ2连接，并供给有接地电压GND的接地极焊盘。
多个焊盘G，通过金属线wireG与供给有接地电压GND的1个或多个引线引脚Vss连接。
下面说明图4所示电路的动作。
调整器电路Reg为产生将外部电源电压extVcc降压后的内部电源电压intVcc的电路。
内部电源电压intVcc由焊盘A输出，并经由引线引脚VREG1从第2半导体芯片chip2的焊盘C输入。
由焊盘C输入的内部电源电压intVcc，被输入第2半导体芯片chip2的内部电路circ2。藉此，内部电路circ2，即第2半导体芯片chip2为可以动作的状态。
调整器电路Reg的比较部Ref中，输入对于周围的温度变化而电压值变化小的带隙电路所产生的参考电压Vref。
图6为表示本发明实施方式1的半导体器件的带隙电路的一例。
一般地，在通常的电路中，电压的电压偏差值相对于目标电压值为±3％左右。通过使用带隙电路生成电压，可在对温度变动为0～60℃的范围内将电压偏差值抑制在目标电压值的±0.5％左右。
如图4所示，由引线引脚VREG1反馈的内部电源电压intVcc，即由焊盘B输入而进入分压部Sep的输入电压Vback，通过电阻R1及电阻R2被分压成与参考电压Vref的电压值相等的监测电压Vmon。
调整器电路Reg的比较部Ref通过调整供给PMOS晶体管Ptr3的栅极的电压，调整内部电源电压intVcc的大小，以使得输入至输入部IN的参考电压Vref与监测电压Vmon相等。
以上说明了关于在层叠有2个半导体芯片收容于同一封装的半导体器件中，由一边的芯片向另一边的芯片供给电源电压，并在2个半导体芯片之间进行信号的收发的构造。如果在多数特征中以例子来说明的话，例子如下。但是，并非仅限定于以下各例。
其中1个例为关于第1半导体芯片chip1的内部电源输出焊盘(焊盘A)、监测器焊盘(焊盘B)及层叠的第2半导体芯片chip2的内部电源输入焊盘(焊盘C)的配置关系。
另一例为关于收发第1半导体芯片chip1与第2半导体芯片chip2的信号的焊盘的连接方法及其配置。
关于这些特征，以下使用比较例进行详细说明。
图7为与图2所示的本发明实施方式1的半导体器件的封装构造的平面图的比较例的详细内容图。
如图7所示，焊盘A及焊盘B为在第1半导体芯片chip1的主面上，沿着4个边之中的1边配置，在本实施方式中为沿着一边的长边配置。
其次，焊盘C为在第2半导体芯片chip2的主面上，沿着与配置有焊盘A及焊盘B的边相反的第2半导体芯片chip2的长边而配置。
焊盘A及B通过金属线wireA及金属线wireB分别与多个引线引脚Lead之中的引线引脚VREG1共同连接。
另外，引线引脚VREG1与引线引脚VDD通过藉由将铜(Cu)等进行蚀刻所形成的电路板上的布线wireSub被连接，并且引线引脚VDD通过金属线wireC与焊盘C连接。
对此，图2所示的本发明实施方式1的半导体器件的焊盘C，为在第2半导体芯片chip2的主面上，沿着与配置有焊盘A及焊盘B的边并排的第2半导体芯片chip2的边配置。
另外，焊盘A、B、C分别通过金属线wireA、B、C共通地与引线引脚VREG1连接。
亦可说是焊盘A、B、C经由引线引脚VREG1分别通过金属线wireA、B、C电连接。
如上所述，通过层叠芯片使2个芯片的各边并排，将焊盘A、B、C分别沿着2个芯片所排列的边配置，并通过金属线wire将所述焊盘共通地连接于引线引脚VREG1，与以电路板上的布线wireSub连接相比，可使布线长度变短。通过缩短布线长度，可使布线电阻变小，故可减少内部电源电压intVcc的电压降。
另外，在图2中，由于不需要图7所示的引线引脚VDD，故亦可减少封装PKG的引脚数。
图8表示图2及图7的等价电路的详细内容。
图8(a)表示图7的等价电路的详细内容。图8(b)表示图2的等价电路的详细内容。
如图8(a)所示，连接焊盘A与引线引脚VREG1的金属线wireA中具有布线电阻RwireA。连接焊盘B与引线引脚VREG1的金属线wireB中具有布线电阻RwireB。引线引脚VREG1中具有导体电阻Rvreg1。在连接引线引脚VRGE1与引线引脚VDD的电路板上的布线wireSub中具有布线电阻RwireSub。引线引脚VDD中具有导体电阻Rvdd。连接焊盘C与引线引脚VDD的金属线wireC中具有布线电阻RwireC。
即，图7所示的比较例的焊盘A与焊盘C之间的合计电阻R可用R＝RwireA+Rvreg1+RwireSub+Rvdd+RwireC表示。
对此，如图8(b)所示，图2的本发明实施方式1的半导体器件的焊盘A与焊盘C之间的合计电阻R可用R＝RwireA+Rvreg1+RwireC表示。
图2的本发明实施方式1的半导体器件的焊盘A经由引线引脚VREG1与焊盘C连接。因此，在图2的本发明实施方式1的半导体器件中，由于没有电路板上的布线wireSub与引线引脚VDD的连接，所以布线长度可比图7中的比较例短。即，在图2的本发明实施方式1的半导体器件中，可使电阻比图7中的比较例小，可减小电路板上的布线wireSub的布线电阻RwireSub及引线引脚VDD的导体电阻Rvdd的部分。通过减小电阻，可减少内部电源电压intVcc的电压降。
另外，流过的电流比流过金属线wireB的电流多的金属线wireA的金属线长度最好比金属线wireB的金属线的长度短。
藉此，可使金属线wireA的布线电阻RwireA变小，从而可减少内部电源电压intVcc的电压降。
下面说明其特征。
如图7的比较例所示，在第1半导体芯片chip1的主面中，沿着配置有焊盘A、B的边配置1个或多个焊盘H。
如图4所示，焊盘H通过金属布线metalH与第1半导体芯片chip1的内部电路circ1连接。
接着，如图7的比较例所示，在第2半导体芯片chip2的主面中，沿着与配置有焊盘C的边相反(相对)的边配置1个或多个焊盘J。
如图4所示，焊盘J通过金属布线metalJ与第2半导体芯片chip2的内部电路circ2连接。
焊盘H与焊盘J分别以金属线wireH及金属线wireJ，经由各自对应的引线引脚Lead连接。
藉此，第1半导体芯片chip1的内部电路circ1与第2半导体芯片chip2的内部电路circ2可进行信号的收发。
对图7的比较例，图2所示的本发明实施方式1的半导体器件中，焊盘H为在第1半导体芯片chip1的主面上，沿着与配置有焊盘A、B的边不同的边而配置。在本实施方式中，焊盘H沿着与配置有焊盘A、B的边交叉的边而配置。
另外，焊盘J也为在第2半导体芯片chip2的主面上中，沿着与配置有焊盘C的边不同的边配置，配置该焊盘J的边与配置有上述焊盘H的边并排。
另外，焊盘H与焊盘J通过金属线wireHJ连接于芯片间。所述芯片间的连接通过打线接合法等形成。金属线wireHJ的金属线长度最好比金属线wireA短。藉此，可减少信号的恶化及延迟。
另外，金属线wireA由于会有比金属线wireB多的电流流过，故金属线wireA的金属线长度最好比金属线wireB的金属线的长度短。由于以上原因，各金属线长度的关系变成：金属线wireHJ＜金属线wireA＜金属线wireB。
如图2所示，通过将焊盘H与焊盘J做芯片间连接，与图7所示的比较例中经由引线连接时相比，可使布线的长度变短。藉此，与图7所示的比例中，经由引线引脚Lead的连接时相比，可减少内部电路circ1与内部电路circ2之间的信号的恶化及延迟。
另外，通过将焊盘H与焊盘J作芯片间连接，由于不需要用于连接的引线引脚Lead，故可减少封装PKG的引脚数。另外还可将来自封装PKG外部的噪声对信号线的影响抑制至最小。
如图2所示的本发明实施方式1的半导体器件中，包括焊盘H与焊盘J的信号区域SigArea，及包括焊盘A、焊盘B、焊盘C及引线引脚VREG1的电源区域PowArea配置于彼此不同的边。下面将说明其理由。
图9表示信号区域SigArea与电源区域PowArea排列于同一边时的详细内容。
如图9所示，信号区域SigArea与电源区域PowArea排列配置时，内部电路circ1与内部电路circ2经由金属线wireHJ进行信号收发时，由信号区域SigArea与电源区域PowArea回绕形成的金属线wire将成为天线，有可能将从信号区域SigArea向电源区域PowArea传递噪声。此类噪声，多为以超过数百MHz的信号所产生的高频波噪声。特别是由于电源区域PowArea中具有3条金属线，故容易受到噪声的影响。
因此，如图2所示，并不是将信号区域SigArea与电源区域PowArea排列配置，而通过互相配置于不同的边(在本实施方式中是直角方向)，从而减少电源区域PowArea受到来自信号区域SigArea的噪声的影响。
图10表示相对于配置有电源区域PowArea的边，而将信号区域SigArea配置于不同的边的例子的详细内容图。
图10(a)表示在与配置有电源区域PowArea的边交叉的边上，配置有信号区域SigArea的例子的详细内容。图10(b)表示在与配置有电源区域PowArea的边相对的边上，配置有信号区域SigArea的例子的详细内容。
图10(a)与图2相同，在与配置有电源区域PowArea的边交叉的边上配置有信号区域SigArea。而且，所述信号区域SigArea配置在比配置有电源区域PowArea的边更靠近没配置有电源区域PowArea的边相对的边上。
图10(b)所示的是在与配置有电源区域PowArea的边相对的边上配置有信号区域SigArea。换言之，就是电源区域PowArea与信号区域SigArea夹着第2半导体芯片chip2而配置。
如上述所示，图10(a)(b)均为将信号区域SigArea配置于与配置有电源区域PowArea的边不同的边上。藉此，由于电源区域PowArea与信号区域SigArea并不会并排，所以可减少电源区域PowArea受到来自信号区域SigArea的噪声的影响。所述信号区域SigArea的配置方法，可减少在封装内受限的空间中的噪声。
图11表示与相对于配置有电源区域PowArea的边上，信号区域SigArea配置在不同边上与图10不同的例子的详细内容图。
图11与图10的差异是焊盘C并非配置于与配置有焊盘A、B的边并排的边上，而是沿着与配置有焊盘A、B的边交叉的边而配置。如上所述，也可将电源区域PowArea横跨2个边配置。
对此，信号区域SigArea为使用没配置有电源区域PowArea的对角侧的2个边配置。换言之，就是电源区域PowArea与信号区域SigArea夹着第2半导体芯片chip2而配置于对角方向。
即使如图11所示地进行配置，也与图10的情况相同，由于电源区域PowArea并不会与信号区域SigArea并排，所以可减少来自信号区域SigArea的噪声。
要是对图10及图11中的焊盘A、B、C的配置，以及焊盘H及焊盘J的配置进行总结则可作如下描述。
第1半导体芯片chip1具有4个角，将其中1个角作为角corner1时，在4个角之中焊盘A及焊盘B接近于角corner1配置。
同样地，第2半导体芯片chip2亦具有四个角，将其中的1个角作为角corner2时，第2半导体芯片chip2为在第1半导体芯片chip1的主面上，使角corner2比第1半导体芯片的其它角更接近角corner1而层叠。而且，在4个角之中接近于焊盘C角corner2配置。
其次，焊盘H配置在与构成第1角的边不同的边上，焊盘J配置在与配置有焊盘H的边并排的边上。
另外，如图10及图11所示的引线引脚VREG1的两个相邻引脚，分配给无连接NC或接地电压(接地极)GND比分配给信号或频率时更好。藉此，可减少带给内部电源电压intVcc的噪声。
接着说明在信号区域SigArea中内部电路间的信号的收发对电源区域PowArea内的调整器电路Reg的动作的影响，以及减少影响的方法。
图12表示调整器电路Reg、内部电路circ1-1及内部电路circ1-2分别连接于金属布线metalV与金属布线metalG的详细内容。内部电路circ1-1及内部电路circ1-2是指设有多个图1所示的内部电路circ1。
图12(a)表示将调整器电路Reg、内部电路circ1-1及内部电路circ1-2分别共同连接于焊盘G。图12(b)表示将连接有调整器电路Reg的焊盘G与连接有内部电路circ1-1及内部电路circ1-2的焊盘G分开设置时的情况。
如图12(a)所示，调整器电路Reg、内部电路circ1-1及内部电路circ1-2以金属布线metalV与由封装PKG的外部供给外部电源电压extVcc的焊盘V连接。
另外，调整器电路Reg、内部电路circ1-1及内部电路circ1-2以金属布线metalG与由封装PKG外部供给接地电压(接地极)GND的焊盘G连接。
内部电路circ1-1及内部电路circ1-2与内部电路circ2进行信号的收发时，则由各电路流出电流i至金属布线metalG。金属布线metalG由于具有布线电阻R，且有来自2个电路的电流流过，故会产生2iR(＝V)电压。
此时，有可能所产生的2iR(＝V)使接地极GND的电位上升(发生接地极偏移)的情况。然后，连接于相同焊盘G的调整器电路Reg的接地极GND亦因电位上升而有可能变得动作不稳定。
为了避免如上所述的调整器电路Reg的不稳定动作，如图12(b)所示，可将连接有调整器电路Reg的焊盘G、及连接有内部电路circ1-1及内部电路circ1-2的焊盘G分开设置。
即，最好将电源区域PowArea的焊盘G及信号区域SigArea的焊盘G分开设置。
通过分开设置焊盘G，如图12(b)所示，即使内部电路circ1-1及内部电路circ1-2与内部电路circ2进行信号收发，电流也不会流入调整器电路Reg的接地极GND，所以接地极GND的电位亦不会上升，由此可以减少调整器电路Reg的动作不稳定的情况。
以上说明了实施方式1的半导体器件的几个特征。
主要的1例是将2个芯片层叠，并将焊盘A、B、C分别配置于各个芯片并排的边上，将所述焊盘分别通过金属线wireA、B、C共通地连接。
藉此，与通过电路板上的布线连接相比，可使布线长度变短，从而使内部电源电压intVcc不容易接受到来自布线电阻的电压降的影响。
另一例是沿着与配置有焊盘A、B、C的边不同的边配置焊盘H及焊盘J，且以金属线wireHJ做芯片间接合连接。
藉此，可使布线长度比经由引线引脚Lead连接时短，所以可减少信号恶化。另外，通过将电源区域PowArea与信号区域SigArea配置于不同的边而非并排，所以电源区域PowArea不容易接受到来自信号区域SigArea的噪声。
再者，虽已于实施方式1中说明了多个特征，但并非是说必须要全部具备这些特征，而只要具有所述特征中的1个即可，亦可为多个特征的组合。这点在以后所说明的实施方式中亦相同。
(实施方式2)
图13是本发明实施方式的半导体器件的引线引脚VREG1与金属线wireA、B、C的连接部的放大图。
图13(a)表示金属线与引线引脚的连接点pointC比连接点pointB更接近连接点pointA的位置的状态。图13(b)表示金属线与引线引脚的连接点pointC在连接点pointA与连接点pointB之间的位置的状态。
如图13(a)所示，内部电源输出焊盘的焊盘A与引线引脚VREG1通过金属线wireA连接。将所述金属线wireA与引线引脚VREG1的连接部为连接点pointA。
监测器焊盘的焊盘B与引线引脚VREG1通过金属线wireB连接。将该金属线wireB与引线引脚VREG1的连接部作为连接点pointB。
内部电源输入焊盘的焊盘C与引线引脚VREG1通过金属线wireC连接。使所述金属线wireC与引线引脚VREG1的连接部作为连接点pointC。
从焊盘A输出，经过金属线wireA及连接点pointA输入至引线引脚VREG1的内部电源电压intVcc，经过从连接点pointC输入的金属线wireC进入焊盘C。
此时，由于连接点pointB比连接点pointC更接近连接点pointA，所以为从连接点pointA附近取出输入电压Vback的状态。
相对于图13(a)，图13(b)表示连接点pointC设于连接点pointA与连接点pointB之间的状态。
通过在连接点pointA与连接点pointB之间设置连接点pointC，连接点pointB可从连接点pointC附近取出输入电压Vback。
藉此，不从连接点pointA附近取出，而是从连接点pointC附近取出输入电压Vback，可以从更接近焊盘C的位置取出。内部电源电压intVcc在输入至焊盘C前的布线路径中，会因布线电阻等影响而逐渐地产生电压降。因此，在接近焊盘C的位置取出输入电压Vback，可更好地得到高精度的电压。
另外，为了提升精度，最好使连接点pointC接近连接点pointB。即，最好是使连接点pointB至连接点pointC的距离Lbc比从连接点pointA至连接点pointC的距离Lac短。基于与上述相同的理由，由此可获得更高精度的电压。
(实施方式3)
图14表示本发明实施方式3的半导体器件的降压开关部SW的PMOS晶体管Ptr3及外围部分的剖面的详细内容。
如图14所示，输入有外部电源电压extVcc的焊盘V通过金属布线metalV与PMOS晶体管Ptr3的源极电极的接触部ifS连接。
另外，输出内部电源电压intVcc的焊盘A通过金属布线metalA与PMOS晶体管Ptr3的漏极电极的接触部ifD连接。
例如，将具有4～25V电压值的外部电源电压extVcc，通过调整器电路Reg降压到具有1.4～3.6V电压值的内部电源电压intVcc时，因图4所示的金属布线metalV的布线电阻造成的电压降对半导体器件的稳定动作影响方面，大多情况下并不需要考虑。
但是，在1.4-3.6V的电压值较小的内部电源电压intVcc中，因图4所示的金属布线metalV的布线电阻造成的电压降，有时会招致内部电路circ2的不稳定动作，从而可能引发问题。
基于上述理由，如图14所示从焊盘A至漏极电极的接触部ifD的长度La最好比从焊盘V至源极电极的接触部ifS的长度Lv短。
通过使之变短，可减少内部电源电压intVcc因布线电阻产生的影响。
另外，最好使金属布线metalA的布线宽度比金属布线(栅极布线)metal的宽度宽。
通过使布线宽度变宽，可减少布线电阻。
图15表示本发明实施方式3的半导体器件的降压开关部SW的PMOS晶体管Ptr3及外围部分的布局的详细内容。
难以比较上述焊盘A至漏极电极的接触部ifD的长度La与焊盘V至源极电极的接触部ifS的长度Lv时，由于性质方面并没有较大地变化，所以也可代用接触部与焊盘的直线距离的比较。
即，最好分别将图15所示的焊盘A至漏极电极的接触部ifD的直线距离Lda配置为比焊盘V至源极电极的接触部ifS的直线距离Lsv短。
另外，为使直线距离Lda比直线距离Lsv短，最好将调整器电路Reg配置于配置有焊盘A及焊盘C的边，这比起配置于没有焊盘A及焊盘C配置的边更好。
(实施方式4)
图16所示的是本发明实施方式4的半导体器件的焊盘C与多个内部电路circ2的连接图。
图16(a)所示的是内部电路circ2-1与内部电路circ2-2连接于焊盘C、且焊盘C与内部电路circ2-2之间连接有焊盘X的连接图。图16(b)所示的是内部电路circ2-1、内部电路circ2-2、内部电路circ2-3、及内部电路circ2-4共通地连接于焊盘C的连接图。内部电路circ2-1、内部电路circ2-2、内部电路circ2-3、及内部电路circ24是指设有多个图1所示的内部电路circ2。
如图16(a)所示，内部电路circ2-2是与内部电路circ2-1比较时，例如为比CPU等其它电路流过更多电流的电路。为更好地把握输入至这样有较多电流流过的内部电路circ2-2的电压精度，最好是焊盘X通过金属布线metalX与连接焊盘C及内部电路circ2-2的金属布线metalC连接。
藉此，通过金属布线metalX连接焊盘X，将从焊盘X取出的反馈至调整器电路Reg的输入电压Vback反馈至调整器电路Reg，与图4所示的通过引线引脚VREG1取出相比，可取出精度较高的电压。
另外，此时，如图4所示的第1半导体芯片chip1的焊盘B并不是连接于引线引脚VREG1，而最好是使用图16(a)所示的焊盘X与金属线wireB连接。
其次，有许多内部电路circ2、且在第2半导体芯片chip2动作并有使电源ON或OFF的电路混在一起时，在各个电路上，因为需要许多的焊盘而较难于将各个电路连接到上述焊盘X而进行个别监测。
对此，最好如图16(b)所示，使金属布线metalC由焊盘C分歧，分别连接至内部电路circ2-1、内部电路circ2-2、内部电路circ2-3及内部电路circ2-4。
藉此，经由引线引脚VREG1监测焊盘C的电压的焊盘B，即使有ON的电路与OFF的电路混在一起，亦可对输入至内部电路circ2的电压整体作最低限度的监测。
(实施方式5)
图17是本发明实施方式5的半导体器件的引线引脚VREG1与金属线wireA、B、C的连接部的放大图。
图17(a)是表示焊盘A及焊盘C分别通过以多条金属线wireA及金属线wireC与引线引脚VREG1连接的状态图。图17(b)是表示多个焊盘A及焊盘C分别通过多条金属线wireA及金属线wireC与引线引脚VREG1连接的状态图。
如图17(a)所示，最好是使焊盘A及焊盘C的焊盘面积扩大到可连接多条金属线的程度，并使连接焊盘A与引线引脚VREG1的金属线wireA及连接焊盘C与引线引脚VREG1的金属线wireC为多条。
通过将金属线wireA与金属线wireC设为多条，可降低2个焊盘(焊盘A、焊盘C)与引线引脚VREG1之间的布线电阻，从而减少内部电源电压intVcc的电压降。
另外，亦可如图17(b)所示，通过使焊盘A以及焊盘C多焊盘化，从而将金属线wireA以及金属线wireC多条化。
在本实施方式中，亦可降低2个焊盘(焊盘A、焊盘C)与引线引脚VREG 1间的布线电阻，从而减少内部电源电压intVcc的电压降。
(实施方式6)
图18所示的是本发明实施方式6的半导体器件的调整器电路及外围部分的详细内容。
如图18所示，本发明实施方式6的半导体器件与实施方式1的主要差异，在于金属线wireA与引线引脚VREG1之外的引线引脚VREG0连接。
另外，引线引脚VREG1与其它的引线引脚VREG0，是通过安装有封装PKG的电路板上的布线wireSub连接。
引线引脚的宽度狭窄时，造成使用的打线接合装置等的性能较低，而无法将3条金属线wireA、B、C一起连接于引线引脚VREG1时，如果引线引脚容许，最好如图18所示分成2个引线引脚进行连接。
通过使所述2个引线引脚在封装PKG的外侧连接，可得到与实施方式1的半导体器件同等的效果。
(实施方式7)
图19所示的是本发明实施方式7的半导体器件的调整器电路及外围部分的详细内容。
如图19所示，本发明实施方式7的半导体器件与实施方式1的主要差异，在于金属线wireC并非连接于引线引脚VREG1，而是连接于作为内部电源输出焊盘的焊盘A。
通过使金属线wireC与焊盘A连接，因不经由引线引脚VREG1而可使布线长度变短。因此，可对焊盘C输入比实施方式1的半导体器件电压降少的内部电源电压intVcc。
但是，由于焊盘C与引线引脚VREG1并没有连接，从封装PKG外侧经由引线引脚VREG1可监测的电压并不是焊盘C的电压，而是焊盘A的电压。
(实施方式8)
图20所示的是本发明实施方式8的半导体器件的调整器电路及外围部分的详细内容。
如图20所示，本发明实施方式8的半导体器件与实施方式1的主要差异，在于金属线wireB并不是连接于引线引脚VREG1，而是连接于作为内部电源输入焊盘的焊盘C。
通过使金属线wireB与焊盘C连接，可不经由引线引脚VREG1从焊盘C取出输入电压Vback。藉此，可使引线引脚VREG1所产生电压降部分消失，所以比起实施方式1的半导体器件，可取出精度更高的输入电压Vback，并反馈至调整器电路Reg。
(实施方式9)
图21所示的是本发明实施方式9的半导体器件的调整器电路及外围部分的详细内容。
如图21所示，本发明实施方式9的半导体器件与实施方式8的主要差异在于金属线wireA并不是连接于引线引脚VREG1，而是连接于作为内部电源输入焊盘的焊盘C。
通过使金属线wireA与焊盘C连接，因不经由引线引脚而可使布线长度变短。因此，可对焊盘C输入比实施方式8的半导体器件精度更高的内部电源电压intVcc。
另外，由于焊盘B经由金属线wireB与焊盘C连接，所以比起与实施方式8的半导体器件，可取出输入电压精度所提高的部分的高精度的输入电压Vback，并反馈至调整器电路上。
以上，说明了实施方式1、6、7、8、9的半导体器件。关于所述作为监测器焊盘的焊盘B的连接，可大致分为二种。
在实施方式1、6、7的半导体器件中，焊盘B由引线引脚VREG1取出输入电压Vback。
即，可说是监测器焊盘的焊盘B，电连接于内部电源输出焊盘的焊盘A与内部电源输入焊盘的焊盘C的连接路径间。
另外，实施方式8、9的半导体器件中，焊盘B从焊盘C取出输入电压Vback。
即，可说是监测器焊盘的焊盘B，经由内部电源输入焊盘的焊盘C电连接于内部电源输出焊盘的焊盘A。
(实施方式10)
图22所示的是本发明实施方式10的半导体器件的封装构造的平面图。
图23是本发明实施方式10的半导体器件的封装构造的剖面图。
图23(a)是图22的A-A′的剖面图。图23(b)是图22的B-B′的剖面图。
如图22及图23所示，本发明实施方式10的半导体器件与实施方式1的主要差异，在于第2半导体芯片chip2在第1半导体芯片chip1的主面上呈十字平面形状层叠。另外，在没有第2半导体芯片chip2重叠的第1半导体芯片chip1的主面上所露出的区域集中配置有多个焊盘BP1。
下面说明如此层叠的理由。
图24所示的是相对于图22的平面图的比较例的详细内容。
如图24所示，在本实施方式中，第1半导体芯片chip1与第2半导体芯片chip2的外形是大致相同的。此时，在第1半导体芯片chip1的主面上，如果将第2半导体芯片chip2以各个长边相互并排地层叠，则配置于第1半导体芯片chip1的主面上的多个焊盘BP1及焊盘H将被第2半导体芯片chip2掩盖。
将2个芯片层叠时，上层芯片会覆盖下层芯片的主面时，如图22所示，为了确保用于配置下层芯片的焊盘的区域，最好考虑好上层芯片的装载方向再做层叠。
通过确保用于配置下层芯片的焊盘的区域，可容易进行全体焊盘的配置。
另外，如图22所示有几个通过层叠2个芯片而得。以下说明所述的例子。
最初的例子是关于第1半导体芯片chip1的内部电源输出焊盘(焊盘A)、监测器焊盘(焊盘B)及第2半导体芯片chip2的内部电源输入焊盘(焊盘C)的配置关系。
如图22所示，第1半导体芯片chip1具有第1长边1L1、第2长边1L2、第1短边1S1、第2短边1S2。
第2半导体芯片chip2具有第1长边2L1、第2长边2L2、第1短边2S1、第2短边2S2。
如图22所示，焊盘A与焊盘B配置于第1半导体芯片chip1与第2半导体芯片chip2没有重叠的第1半导体芯片chip1的主面上的区域S1。
该区域S1是被第1半导体芯片chip1的第1短边1S1与第2半导体芯片的第1长边2L1所夹的区域
而且，焊盘A与焊盘B是在区域S1上沿着第1长边1L1配置。
焊盘C是在第2半导体芯片chip2的主面上沿着第1短边2S1配置。
第1半导体芯片chip1的第1长边1L1，与第2半导体芯片chip2的第1短边2S1是并排的边。因此，沿着所述的边配置的焊盘A、B、C均并排配置于同一侧。
另外，焊盘A、B、C分别通过金属线wireA、B、C共通地连接于引线引脚VREG1。
换言之，就是焊盘A、B、C是经由引线引脚VREG1，分别以金属线wireA、B、C电连接。
如图22所示，即使是使2个芯片以十字平面形状层叠时，可将焊盘A、B、C沿着各个芯片所并排的边配置，并以金属线wireA、B、C分别共通地连接于引线引脚VREG1。藉此，与实施方式1的半导体器件同样地，可使布线长度比以安装有封装PKG的电路板上的布线连接时短。
下面说明下一个例子。
如图22所示，在第1半导体芯片chip1的第2短边1S2与第2半导体芯片chip2的第2长边2L2所夹的第1半导体芯片chip的主面上设有区域S2。
在该区域S2上面，配置有1个或多个焊盘H。
而且，在第2半导体芯片chip2的主面，沿着第2半导体芯片chip2的第2长边2L2配置有1个或多个焊盘J。
焊盘H与焊盘J，与实施方式1的半导体器件同样，通过金属线wireHJ进行芯片间连接。
藉此，与实施方式1的半导体器件同样地，第1半导体芯片chip1的内部电路circ1及连接于焊盘J的第2半导体芯片chip2的内部电路circ2可进行信号的收发。
而且，关于本实施方式10的半导体器件，也与实施方式1的半导体器件一样，芯片间连接有焊盘H、J的信号区域SigArea配置的边，与焊盘A、B、C与引线引脚VREG1共通地连接的电源区域PowAre配置的边，为不同的边。
藉此，与实施方式1的半导体器件一样，金属线wire成为天线，从而可减少从信号区域SigArea对电源区域PowArea所造成的噪声。
下面说明下一个例子。
如图22所示，在第2半导体芯片chip2的主面，沿着第2长边2L2、第1短边2S1及第2短边2S2配置有多个焊盘BP2。但是，并没有沿着第1长边2L1配置焊盘BP2。
对沿着第2半导体芯片chip2的第1长边2L1配置有焊盘BP2时的不良的事项加以说明。
图25是在第2半导体芯片chip2的第1长边2L1配置有焊盘BP2时，焊盘A、B的外围部分的放大图。
如图25所示，沿着第2半导体芯片chip2的第1长边2L1配置多个焊盘BP2，并且连接有金属线wire。另外，在区域S1上配置有焊盘A、焊盘B及多个焊盘BP1，同样地，与金属线wire连接。连接于焊盘BP2的金属线wire，为覆盖连接于焊盘A、焊盘B及多个焊盘BP1的金属线wire上。
此时，若连接于焊盘BP2的金属线与连接于焊盘A、焊盘B及多个焊盘BP1的金属线的距离(间隙)并不充分时，对形成封装PKG的封装体mold的成形模具注入熔融树脂时，因该注入压而发生使金属线倒塌现象的导线流，而会使金属线wire之间短路(短路)的情形变多。
另一个是例如在通上内部电源电压intVcc的金属线wireA，或通上输入电压Vback的金属线wireB上，有收发超过数百MHz的信号的金属线wire时，将会以金属线wire作为天线而将噪声传播，从而有可能使内部电源电压intVcc受到噪声的影响。
基于以上的理由，并不沿着第2半导体芯片chip2的第1长边2L1配置焊盘BP2。
下面说明下一个例子。
在层叠于上层的第2半导体芯片chip2之下配置有调整器电路Reg时，调整器电路Reg在动作时所产生的热有可能对第2半导体芯片chip2的动作带来影响。
如图22所示的本发明实施方式10的半导体器件中，例如假设将供给的最大25V的外部电源电压extVcc，生成降压至1.5V的内部电源电压intVcc。此时，调整器电路Reg中，流过最大20mA左右的电流*。
另外，假设QFP的热电阻为51℃/W。
则调整器电路Reg在动作时，为(25-1.5)(V)*0.020(A)*51(℃/W)＝23.97(℃)、即，温度上升最大为大约24℃。
假设周围环境温度为85℃，则调整器电路Reg上升24℃为109℃。
构成半导体芯片的材料，例如有硅(Si)。所述硅的热传导率是168W/(m.K)。
另外，构成封装体mold的环氧树脂的热传导率是0.21W/(m.K)。
硅的热传导率比环氧树脂大。即，半导体芯片比封装体容易传导热。
第2半导体芯片chip2经由接着膜film2层叠于第1半导体芯片chip1之上。
接着膜film2一般由环氧树脂构成，由于膜厚度较薄(25μm左右)，在此可以忽略其阻碍热传导。
调整器电路Reg配置在第2半导体芯片chip2下时，其热量(在此是109℃)将被传至第2半导体芯片chip2。
一般而言，半导体芯片的接面温度为150℃左右，达到该温度时则接面漏电流会增大，从而可能造成芯片的动作不稳定。实际上亦有从超过120℃时起，漏电流即以μA的羃次急剧地变大的情况。
来自调整器电路Reg的热量(在此是109℃)传入第2半导体芯片chip2，例如在该温度前后饱和时，芯片对接面温度的容许范围会变小。
而且，第2半导体芯片chip2流过比在本实施方式中所计算的20mA更大电流的芯片时，供给内部电源电压intVcc的调整器电路Reg的发热量也会变大，容许范围将变得更小。
因此，对于芯片的接面温度，为了确保容许范围，如图26所示，并不是将调整器电路Reg配置于第2半导体芯片chip2下，而最好是配置于区域S1。
藉此，可使第2半导体芯片chip2不容易受到热的影响。
例如在布局上，第2半导体芯片chip2与调整器电路Reg重迭时，最好使调整器电路Reg由第2半导体芯片chip2露出于第1长边2L1外的部分的面积比没有露出的部分的面积大。
一般地，用于生成外部电源电压extVcc降压后的内部电源电压intVcc的降压开关部SW，为调整器电路Reg之中产生热最多的部分。因此，在调整器电路Reg上层叠第2半导体芯片chip2时，如图27所示，最好在降压开关部SW之外的区域重叠层叠。
如上所述，通过至少使调整器电路Reg的降压开关部SW不与第2半导体芯片chip2重叠，可减少传入第2半导体芯片chip2的热量，从而可减少第2半导体芯片chip2的不稳定动作。
以下说明下一个例子。
在上层芯片的位于调整器电路Reg的上方的区域，最好不要配置进行信号输入/输出的焊盘。
图28所示的是一般的输入/输出电路的一例的详细内容。
如图28所示，内部电路circ2-1以金属布线metal与输出电路outcirc的输入部OI连接。
另外，内部电路circ2-2以金属布线metal与输入电路incirc的输出部IO连接。
焊盘S以金属布线metal与输出电路outcirc的输出部OO及输入电路incirc的输入部II连接。藉此，内部电路circ2-1及内部电路circ2-2经由焊盘S与其它电路进行信号的收发。
内部电路circ2-1、内部电路circ2-2及内部电路circ2-3以金属布线metalG分别与接地极GND连接。
从内部电路circ2-1经由输出电路outcirc对焊盘S输出信号时，由于输出电路outcirc的晶体管尺寸大多比输入电路incirc大(栅极宽度大)，所以将会流过比输入电路incirc更大的电流。
此时，在连接输出电路outcirc与接地极GND的金属布线metalG中会有电流i流过。
金属布线metalG具有布线电阻R，而在此将产生iR(＝V)的电压。
此时，因产生的iR(＝V)使接地极GND的电位上升(接地偏移)，连接于金属布线metalG的内部电路circ2-3有可能受其影响而导致动作变得不稳定。
特别是内部电路circ2-3为以微小电流动作的模拟电路时，更容易受到此影响。
例如，电压的限值在电源附近或在接地极附近的模拟电路，或如检测用于测定功率晶体管的ON电阻的严格的检测限值的电路等。
如上所述，在进行信号输入/输出的焊盘S中连接有输入电路incirc或输出电路outcirc，所述输入/输出电路，如上所述，信号收发时容易使接地极GND电位上升(接地偏移)。
因此，将焊盘S配置于调整器电路Reg的附近时，连接于焊盘S的输入电路incirc或输出电路outcirc，将受到来自调整器电路Reg的热的影响，而出现接地极GND的限值进一步发生变化的情况。此时，连接于该接地极GND的其它的电路亦会随着该限值的变化而变得更加不稳定的状态。
基于上述原因，上层芯片的位于调整器电路Reg上的部分，最好不要配置进行信号输入/输出的焊盘。
而且，将多个芯片层叠收容于1个封装时，层叠芯片的顺序最好考虑以下几点。
有会发热的芯片，且其会对其他的芯片的动作带来影响时，最好将发热的芯片置于最下层。
最下层芯片如图22及图23所示，于封装(QFP)内与晶座tab粘接。
QFP为使用将引线引脚Lead、晶座吊挂导线及晶座tab一体成形的导线架组装而成的封装。所述导线架的材质以铜(Cu)类为多。
铜(Cu)的热传导率为398W/(mK)，比168W/(mK)的硅热传导率高，所以比较容易将热传导。
因此，通过将发热的芯片配置于最下层，晶座起到散热片(heatsink)的作用，由此可减少热传至上层芯片。
另外，为有焊盘数较多的芯片时，最好将该芯片层叠于最上层。
通过层叠于最上层，可于4个边全部配置焊盘，由此可容易以金属线连接焊盘与引线引脚(使打线接合变得容易)。
如图22所示，为了使区域S1的面积比区域S2的面积大，最好在第1半导体芯片chip1之上层叠第2半导体芯片chip2(S1＞S2)。即，使第1半导体芯片chip1的第1短边1S1至第2半导体芯片chip2的第1长边2L1的距离t1大于第1半导体芯片chip1的第2短边1S2至第2半导体芯片chip2的第2长边2L2的距离t2长(t1＞t2)。
藉此，比起距离t1与距离t2的关系t1≤t2时，可收发内部电路circ1与内部电路circ2的信号的金属线wireHJ的金属线长度变短，由此可减少信号的恶化及延迟。另外，还可增加配置于区域S1的焊盘数。
以上，说明了实施方式10的半导体器件的几个特征。并不需要全部具备所述特征，可为具有所述特征之中的1个特征或为多个特征的组合。
(实施方式11)
图29是本发明实施方式11的半导体器件的封装构造的平面图。
如图29所示，本发明实施方式11的半导体器件与实施方式10的差异，在于焊盘A及焊盘B并不是配置于第1半导体芯片chip1的第1长边1L1，而是沿着与配置有焊盘C的边交叉的方向上的第1半导体芯片chip1的第1短边1S1配置。
即使如上所述地配置焊盘A、B、C，亦与实施方式10的半导体器件相同，可使布线长度比通过电路板上的布线连接时短，从而减少内部电源电压intVcc因布线电阻导致的电压降。
以上，至此，在本发明实施方式10及11所说明的主要内容，亦可如下进行说明。
第2半导体芯片chip2具有：以第1长边2L1与第1半导体芯片chip1的第1短边1S1所夹的区域S1；及以第2长边2L2与第1半导体芯片chip1的第2短边1S2所夹的区域S2。而且，在区域S1中，将第2半导体芯片chip2层叠于第1半导体芯片chip1的主面以使得第1半导体芯片chip1的焊盘BP1露出且覆盖第1半导体芯片chip1的第1长边1L1及第2长边1L2。
第1半导体芯片chip1具有包括以第1短边1S1与第1长边1L1所构成的角corner1的四个角，焊盘A及焊盘B在区域S1上配置在比其它的角更接近角corner1之处。
另外，第2半导体芯片chip2具有包括以所述第1短边2S1与第1长边2L1所构成的角corner2的四个角，焊盘C是在第2半导体芯片chip2的主面上配置在比其它的角更接近角corner2之处。
而且，焊盘H配置在区域S2上，与焊盘H电连接的焊盘J在第2半导体芯片chip2的主面上沿着第2长边2L2配置。
(实施方式12)
图30是本发明实施方式12的半导体器件的封装构造的平面图。
如图30所示，本发明实施方式12的半导体器件与实施方式10的差异，在于第1半导体芯片chip1的焊盘数比第2半导体芯片chip2的焊盘数多，而且，第1半导体芯片chip1层叠于第2半导体芯片chip2的主面上。
如调整器电路Reg的发热小，无需经由晶座tab放热时，可在第2半导体芯片chip2的上层叠具有调整器电路Reg的第1半导体芯片chip1。即使是如所述地将上下层的芯片交换时，最好将焊盘A、B、C分别以金属线wireA、B、C连接于引线引脚VREG1。
2个芯片之中，通过使焊盘数较多的芯片在上层，可使焊盘全部露出，可对焊盘连接金属线wire。
(实施方式13)
本发明实施方式13的半导体器件与实施方式10的差异，在于其构成为第1半导体芯片chip1具有2个调整器电路，而对第2半导体芯片chip2供给电压值不同的2种电源电压。
图31是本发明实施方式13的半导体器件的封装构造的平面图。
图32所示的是本发明实施方式13的半导体器件的调整器电路及外围部分的详细内容。
如图32所示，本发明实施方式13的半导体器件中，在调整器电路Reg上追加设置调整器电路Reg2。
调整器电路Reg2产生将外部电源电压extVcc降压的内部电源电压intVcc2。
内部电源电压intVcc2从焊盘D输出，并经由引线引脚VREG2、电路板上的布线wireSub及引线引脚VDD2而输入焊盘F。
而且，调整器电路Reg从调整器电路Reg2供给内部电源电压intVcc2，并产生将内部电源电压intVcc2降压后的内部电源电压intVcc。
因此，内部电源电压intVcc2的电压值，比内部电源电压intVcc的电压值高。
如图32表示，焊盘F连接有内部电路circ2-2。连接于焊盘F的内部电路circ2-2，以比连接于焊盘C的内部电路circ2-1高的电压动作的电路。
例如，内部电源电压intVcc2的电压值为3.45V左右，而内部电源电压intVcc的电压值为1.5V左右。
如上所述，通过以图32所示的电路构成，可将通过多个半导体芯片的任何一个所产生的电压值不同的多个种类的电压，作为电源电压稳定地供给其它的半导体芯片。
而且在本实施方式中，内部电源电压intVcc2为从引线引脚VREG2输出，经由电路板上的布线wireSub，并供给引线引脚VDD2的结构。即，相对于内部电源电压intVcc在封装PKG内部供给第2半导体芯片chip2的内部电路circ2-1，内部电源电压intVcc2为经过封装PKG外部供给内部电路circ2-2。
如上所述，因配置焊盘等的限制事项，而无法经由封装PKG内的金属线wire由一边的芯片向另一边的芯片供给内部电源电压时，最好是将一般地对布线电阻的影响少，且不是那么要求精度的电压值较高的电源电压，经由封装PKG外部的电路板上的布线wireSub供给其它的芯片。
藉此，即使对焊盘的配置等的有所限制时，也不会对需要精度的电压值低的内部电源电压带来影响，由此可稳定地将多个种类不同的电压值的内部电源电压稳定供给其它的半导体芯片。
另外，本发明实施方式13的半导体器件可用于各式各样的应用程序。
例如，本发明实施方式13的半导体器件，可使用于移动电话或笔记本型计算机等数码机器的电源所用的锂离子电池(以下，称为「Li电池」)的电池电压控制系统等。
以下，说明关于Li电池的电池电压控制系统的应用例。
在Li电池的电池电压控制系统中，第1半导体芯片chip1具有模拟电路，为进行电源控制等的模拟芯片。所述模拟芯片从连接的Li电池输入电压等信息，并进行处理。常被称为模拟前端IC(以下，称为「AFE」)。
第2半导体芯片chip2为控制AFE，并处理信息的微型计算机芯片(以下，简称为“MCU”)。
在Li电池的电池电压控制系统中，将AFE与MCU收容于一个封装的半导体器件，多被搭载于笔记本型计算机等的电池包内。
图33所示的是AFE与MCU的电池电压控制系统的详细内容的电路框图。
如图33所示，AFE监视例如4支串联的Li电池Li的电压等。各个Li电池的+引脚及-引脚连接于AFE。并于终端的+引脚与-引脚之间连接有负荷或充电器。
AFE按照来自MCU的命令，将各个Li电池电压以既定的倍率(例如0.3倍左右)放大，作为GND基准的模拟数据输出至MCU。
MCU根据从AFE所输入的模拟资料算出Li电池的电压。MCU除了上述检测电池电压的手段以外，还具有检测充放电电流和温度的手段。
而且，MCU将根据所述检测结果与电池电压检测结果，判断过充电状态、过放电状态等的电池状态。
MCU的判定结果将输出到AFE。AFE按照MCU的判定结果，将外接的功率MOSFET进行ON/OFF。AFE在内部具有FET控制部，并输出功率MOSFET的控制信号。
功率MOSFET串联于充电及放电路径，并作为充放电开关进行动作。如上所述，通过本半导体器件，可将Li电池的电压控制在既定的电压范围内。
另外，此时的AFE具有高耐压部(35V)及低耐压部(5V)。高耐压部设有连接4个Li电池(单电池胞的Max电压为4.2V左右)或16～18V左右的充电器的引脚等。
低耐压部设有如与MCU的串行资料的I/O部等。这相当于图31所示的焊盘H及焊盘J经由金属线Wire连接芯片间连接的部分。
另一方面，MCU仅由低耐压部构成。
MCU由AFE的调整器电路供给内部电源电压而动作。图33所示的引线引脚VREG1及引线引脚VREG2相当于其供应引脚。由引线引脚VREG1供给内部电源电压intVcc，由引线引脚VREG2供给内部电源电压intVcc2。另外，内部电源电压intVcc的电压值为1.5V左右，内部电源电压intVcc2的电压值为3.45V左右。MCU将内部电源电压intVcc作为MCU电源、将内部电源电压intVcc2作为MCU电源及LED用电源使用。
(实施方式14)
图34是本发明实施方式14的半导体器件的封装构造的平面图。
图35是本发明实施方式14的半导体器件的封装构造的剖面图。
图35(a)为图34的A-A′的剖面图。图35(b)为图34的B-B′的剖面图。
如图34及图35所示，本发明实施方式14的半导体器件与实施方式10的主要差异，将作为内部电源电压intVcc的相位补偿及对电压稳定化的调整器容量的电容器Cap组装入封装PKG内部。
在晶座tab上，经由接着膜film1搭载内插器衬底inter。内插器衬底inter以减去法等所形成的单层或2层左右的树脂衬底等或陶瓷衬底等。另外，也可为薄膜衬底。可有效地使衬底厚度变薄。
第1半导体芯片chip1及第2半导体芯片chip2分别经由接着膜film2、3层叠于内插器衬底inter上。
如图34所示，以第1半导体芯片chip1的第1长边1L1、第2半导体芯片chip2的第1长边2L1及内插器衬底inter的外周所围的内插器衬底inter的主面，设有触点LD1及触点LD2。而且，在所述触点LD1及触点LD2上搭载有电容器Cap。
电容器Cap最好使用可收容在封装PKG(QFP)中的程度的小面安装型。在本实施方式中，图示使用以层叠介电体片所形成的积层陶瓷芯片电容的例。另外，电容器Cap亦可为烧结金属钽粉所形成的钽质电解电容器。钽质电解电容器可得到比积层陶瓷电容器更大的容量。
电容器Cap的2个电极分别以焊锡或导电性糊料等电连接于触点LD1及触点LD2。
焊盘A、B、C分别以金属线wireA、B、C与触点LD1连接。另外，触点LD2以金属线wireG连接于供给接地电压(接地极)GND的引线引脚Vss。
如上所述，通过在封装内组装入电容器Cap，可减少电路板上的零件数。另外，由于焊盘A、B、C分别以金属线wireA、B、C共同地连接于触点LD1，所以不需要如图22所示的引线引脚VREG1。因此，可减少封装PKG的引脚数。
另外，将2个芯片以十字平面形状层叠所获得的区域，即，于第1半导体芯片chip1的第1长边1L1、第2半导体芯片chip2的第1长边2L1及内插器衬底inter的外周所围的内插器衬底inter的主面上的区域配置电容器Cap，由此，无需扩大封装尺寸，便可使尺寸与实施方式10的半导体器件的封装PKG尺寸同等。
另外，将电容器Cap连接于触点LD1及触点LD2的焊锡，最好使用铅(Pb)含有率为90％以上的高熔点焊锡。通过使用高熔点焊锡，可使焊锡熔点比在电路板上安装封装PKG时的回焊温度高。藉此，可防止焊锡在封装PKG内再溶融而造成电容器Cap电极间的短路(short)或封装龟裂。
封装PKG需要对应无铅(Pb)时，最好使用有通用性、容易购得的Sn-Ag类或Sn-Ag-Cu类的焊锡作为无铅(Pb)焊锡。组成比为Ag1.0～3.5％，Cu0～0.5％，其它的是Sn。但是，无法避免在将封装PKG安装在电路板上的回焊时发生焊锡再溶融。因此，封装体mold可吸收(缓和)，在焊锡发生溶融而体积膨胀时的其体积膨胀部分，最好事先采用树脂材料降低弹性率而使封装不会发生龟裂。
(实施方式15)
图36是本发明实施方式15的半导体器件的封装构造的平面图。
图37是本发明实施方式15的半导体器件的封装构造的剖面图。
图37(a)为图36的A-A′的剖面图。图37(b)为图36的B-B′的剖面图。
如图36及图37所示，本发明实施方式15的半导体器件与实施方式14的主要差异在于封装PKG为BGA(Ball Grid Array)封装。
第1半导体芯片chip1及第2半导体芯片chip2分别经由接着膜film1、2层叠于内插器衬底inter上。
内插器衬底inter以建构法等形成的多层布线树脂衬底等。布线多以铜(Cu)等形成。
第1半导体芯片chip1及第2半导体芯片chip2分别经由接着膜film1、2层叠于内插器衬底inter上。
另外，于内插器衬底inter的主面配置有多个第二焊盘secP。第1半导体芯片chip1的多个接合焊盘BP1及第2半导体芯片chip2的多个接合焊盘BP2分别以金属线wire连接对应的多个第二焊盘secP。
另外，如图36及图37所示，关于第二焊盘secP的数量，图字中的数字只是为了方便说明而举出的适当数，实际数量可比图字的数多或少。
多个第二焊盘secP经由通孔via连接于封装PKG背面的触点焊盘LP。此外触点焊盘LP上连接有焊锡球ball。焊锡球ball的焊锡，多为Sn-Pb的共晶焊锡。封装PKG需要对应无铅(Pb)时，最好使用通用性、容易购得的Sn-Ag类或Sn-Ag-Cu类的焊锡作为无铅(Pb)焊锡。组成比为Ag 1.0～3.5％，Cu 0～0.5％，其它的是Sn。
另外，如图36及图37所示，关于触点焊盘LP与焊锡球ball的数量，图字中的数字只是为了方便说明而举出的适当数，实际数量可比图字的数多或少。
上述实施方式14的半导体器件中，搭载有电容器Cap的触点LD2，通过金属线wireG与引线引脚Vss连接。本实施方式15的半导体器件中，触点LD2经由通孔via与供给有接地电压(接地极)GND的焊锡球ball连接。
如上所述，通过将封装PKG由QFP改成BGA，由于无需引线引脚Lead，可使封装尺寸变小。而且，为QFP时所得的效果，在将封装形态改为BGA的本实施方式15的半导体器件时亦可得到同样的效果。
以上，说明了本发明实施方式1至15的半导体器件。至此所述的任何发明，都是关于提供在将多个半导体芯片层叠于同一封装的半导体器件中，将多个半导体芯片的任何一个所产生的电压，作为电源电压供给其它的半导体芯片，从而可实现该半导体器件稳定地动作的技术。
于至此说明的各实施方式的半导体器件的封装虽为QFP及BGA，同时亦可为同是面安装封装的CSP(Chip Size Package：芯片尺寸封装)或在封装的背面没有设置焊锡球的LGA(Land Grid Array：栅格阵列)封装，并非限定于在本实施方式中所记载的封装种类。
QFP引线引脚(导线架)可为金属性(导电性)材料的铜(Cu)类，亦可为铁(Fe)类与镍(Ni)的合金的合金42。
引线引脚以封装体为边界露出于封装外部，以安装时与电路板焊接的外引线，及以金属线wire于封装内部与半导体芯片连接的内引线所构成。
外引线的表面施有外层镀敷。外层镀敷为Sn-Pb焊锡镀敷等。封装需要对应无铅化时为无铅焊锡镀敷。
虽然图中所示的晶座的外形(尺寸)比搭载于QFP的晶座上的芯片外形(尺寸)大，相反地，为小亦可。
晶座的外形(尺寸)比搭载于晶座上的芯片外形(尺寸)小时，芯片的背面会与封装体的树脂粘着。由于半导体芯片(硅)与树脂的界面粘着力比晶座(金属)与树脂的界面粘着力大，故可防止水分渗入晶座与树脂的界面。结果，通过焊锡回焊将封装安装于衬底时可抑制渗入水分因回焊的热产生膨胀而造成封装龟裂。
另外，以上就使用接着膜层叠半导体芯片的构造进行了说明。亦可用接着涂料来代替接着膜。
但是，比起接着涂料，接着膜在制造时的管理更容易。接着膜由于膜厚的偏差比接着涂料的供应量的偏差小，故芯片安装后的完成品偏差也较少。因此，容易管理接着后的膜(接着膜)的厚度。
另外，对于接着后接着材料从芯片的溢出，接着膜比接着涂料少。溢出较少者可避免在下层芯片的焊盘沾到接合剂，从而可避免无法连接到金属线等不良。
以上按照实施方式具体地说明了本案发明人所作的发明，但是本发明并不受到上述实施方式的限定，在不超出其要旨的范围下能够进行各种变更，在此无需赘言。另外，可将实施方式1至15进行适当的组合，也可仅利用各实施方式的一部分进行适当的组合。
本发明可广泛地用于制造半导体器件的制造业。

Claims (19)

1.一种半导体器件，其中上述半导体器件包括：
第1半导体芯片，具有包括第1边的4个边，并在主面设有多个第一焊盘；
第2半导体芯片，具有包括第2边的4个边，并在主面设有多个第二焊盘，并且上述第2半导体芯片层叠于上述第1半导体芯片的主面上以使上述第1边与上述第2边并排，而且各主面朝向同一方向；
封装体，对上述第1半导体芯片和上述第2半导体芯片进行封装；以及
多个外部引脚，每一个外部引脚连接于上述多个第一焊盘和第二焊盘中的部分，且引脚的一部分露出于上述封装体的外部；
其中上述第1半导体芯片的上述多个第一焊盘包括：
外部电源输入焊盘，由上述外部引脚供给外部电源电压；
调整器电路，与上述外部电源输入焊盘电连接，且按照参考电压和与上述参考电压进行比较的输入电压来生成将上述外部电源电压降压后的内部电源电压；
内部电源电压输出焊盘，与上述调整器电路电连接，并输出上述内部电源电压；以及
监测器焊盘，与输入上述输入电压的上述调整器电路的输入部电连接；
其中上述第2半导体芯片的上述多个第二焊盘包括：
内部电源输入焊盘，所述内部电源输入焊盘由上述内部电源电压输出焊盘输入上述内部电源电压；
其中上述内部电源电压输出焊盘和上述监测器焊盘沿着上述第1半导体芯片的上述第1边而配置；
其中上述内部电源输入焊盘沿着上述第2半导体芯片的上述第2边而配置；
上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径之间电连接，或经由上述内部电源输入焊盘而与上述内部电源电压输出焊盘电连接；
其中上述第1半导体芯片包括第1信号焊盘，所述第1信号焊盘沿着与上述第1边不同的边而与上述第2半导体芯片之间收发信号；
其中上述第2半导体芯片包括第2信号焊盘，所述第2信号焊盘沿着与配置有上述第1信号焊盘的边并排的边而与上述第1信号焊盘电连接。
2.一种半导体器件，其中上述半导体器件包括：
第1半导体芯片，具有包括第1角的4个角，并在主面设有多个第一焊盘；
第2半导体芯片，具有包括第2角的4个角，并在主面设有多个第二焊盘，并且上述笫2半导体芯片层叠于所述第1半导体芯片的主面上，以使各主面朝向同一方向、且使上述第1角与上述第2角接近；
封装体，将上述第1半导体芯片和上述第2半导体芯片进行封装；以及
多个外部引脚，每一个外部引脚连接于上述多个第一焊盘和第二焊盘的部分，且引脚的一部分露出在上述封装体外部；
上述第1半导体芯片的上述多个第一焊盘包括：
外部电源输入焊盘，由上述外部引脚供给外部电源电压；
调整器电路，与上述外部电源输入焊盘电连接，并按照参考电压及与所述参考电压比较的输入电压生成将上述外部电源电压降压后的内部电源电压；
内部电源电压输出焊盘，与上述调整器电路电连接，并输出上述内部电源电压；以及
监测器焊盘，与被输入上述输入电压的上述调整器电路的输入部电连接；
其中上述第2半导体芯片的上述多个第二焊盘包括：
内部电源输入焊盘，由上述内部电源电压输出焊盘而输入上述内部电源电压；
其中上述内部电源电压输出焊盘和上述监测器焊盘被配置于上述4个角之中靠近上述第1角的位置；
其中上述内部电源输入焊盘被配置于上述4个角之中靠近上述第2角的位置；
其中上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径间电连接，或经由上述内部电源输入焊盘与上述内部电源电压输出焊盘电连接；
其中上述第1半导体芯片包括：
第1信号焊盘，沿着与构成上述第1角的边不同的边而与上述第2半导体芯片之间收发信号；
其中上述第2半导体芯片包括：
第2信号焊盘，沿着与配置了上述第1信号焊盘的边并排的边而与上述第1信号焊盘电连接。
3.根据权利要求1或2所记载的半导体器件，其中上述内部电源电压输出焊盘与上述外部引脚通过第1金属线连接，上述监测器焊盘与上述外部引脚通过第2金属线连接，从而上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径间电连接，并且
其中上述第1信号焊盘与上述第2信号焊盘通过第3金属线连接，上述第3金属线的金属线长度比上述第1金属线短，上述第1金属线的金属线长度比上述第2金属线短。
4.根据权利要求1或2所记载的半导体器件，其中上述内部电源电压输出焊盘和上述内部电源输入焊盘通过第1金属线连接，上述监测器焊盘与上述内部电源输入焊盘通过第2金属线连接，从而上述监测器焊盘经由上述内部电源输入焊盘与上述内部电源电压输出焊盘电连接；并且
其中上述笫1信号焊盘与上述第2信号焊盘通过第3金属线连接，上述第3金属线的金属线长度比上述第1金属线短，上述第1金属线的金属线长度比上述第2金属线短。
5.一种半导体器件，其中上述半导体器件包括：
第1半导体芯片，在主面设有多个第一焊盘，并且其包括第1边、与上述第1边相对的第2边、以及与上述第2边交叉的第3边和第4边；
第2半导体芯片，在主面设有多个第二焊盘，并且其包括第5边、以及与上述第5边相对的第6边，并且上述第2半导体芯片层叠于上述第1半导体芯片的主面上，使得在由上述第1边与上述第5边所夹的第1区域以及由上述第2边与上述第6边所夹的第2区域露出上述第1半导体芯片的上述多个焊盘，并将上述第3边与上述第4边覆盖，且使各主面朝向同一方向；
封装体，将上述第1半导体芯片和上述第2半导体芯片进行封装；以及
多个外部引脚，每一个外部引脚连接于上述多个第一焊盘和第二焊盘中的部分，引脚的一部分露出于上述封装体外部；
其中上述第1半导体芯片的多个上述第一焊盘包括：
外部电源输入焊盘，配置于上述第1区域，并从上述外部引脚供给外部电源电压；
调整器电路，配置于上述第1区域，并与上述外部电源输入焊盘电连接，按照参考电压及与所述参考电压比较的输入电压生成将上述外部电源电压降压后的内部电源电压；
内部电源电压输出焊盘，配置于上述第1区域，与上述调整器电路电连接并输出上述内部电源电压；以及
监测器焊盘，配置于上述第1区域，与输入有上述输入电压的上述调整器电路的输入部电连接；
其中上述第2半导体芯片的上述多个第二焊盘包括：
内部电源输入焊盘，由上述内部电源电压输出焊盘而输入上述内部电源电压；
其中上述第1半导体芯片包括：
第1信号焊盘，在上述第2区域进行与上述第2半导体芯片之间的信号收发；以及
其中上述第2半导体芯片包括：
第2信号焊盘，沿着上述第6边而与上述第1信号焊盘电连接。
6.根据权利要求5所记载的半导体器件，其中上述第1半导体芯片具有包括由上述第1边与上述第3边所形成的第1角的4个角；
其中上述第2半导体芯片具有4个角，这4个角中包括由上述第5边以及与上述第5边交叉的第7边所形成且比上述第1半导体芯片的其他角更接近上述第1角的第2角；
其中上述内部电源电压输出焊盘和上述监测器焊盘配置在上述4个角之中的上述第1角的附近；
其中上述内部电源输入焊盘配置在上述4个角之中的上述第2角的附近；以及
其中上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径间电连接，或经由上述内部电源输入焊盘与上述内部电源电压输出焊盘电连接。
7.根据权利要求6所记载的半导体器件，其中上述内部电源电压输出焊盘与上述外部引脚通过第1金属线连接，上述监测器焊盘与上述外部引脚通过第2金属线连接，从而上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径间电连接，并且
其中上述第1信号焊盘与上述第2信号焊盘通过第3金属线连接。
8.根据权利要求6所记载的半导体器件，其中上述内部电源电压输出焊盘与上述内部电源输入焊盘通过第1金属线连接，上述监测器焊盘与上述内部电源输入焊盘通过第2金属线连接，从而上述监测器焊盘经由上述内部电源输入焊盘与上述内部电源电压输出焊盘电连接，并且
其中上述第1信号焊盘与上述第2信号焊盘通过第3金属线连接。
9.根据权利要求7或8所记载的半导体器件，其中上述第3金属线的金属线长度比上述第1金属线短，上述第1金属线的金属线长度比上述第2金属线短。
10.根据权利要求5所记载的半导体器件，其中从上述调整器电路的上述第5边所露出的部分的面积，比上述第2半导体芯片覆盖上述调整器电路的部分的面积大。
11.根据权利要求5所记载的半导体器件，其中上述调整器电路包括降压开关部，所述降压开关部生成将上述外部电源电压降压后的上述内部电源电压；上述降压开关部从上述第5边露出。
12.根据权利要求5所记载的半导体器件，其中上述第2半导体芯片在除了上述第5边之外的边上集中配置有上述多个第二焊盘。
13.根据权利要求5所记载的半导体器件，其中上述第1区域中从上述第1边至上述第5边的距离比上述第2区域中从上述第2边至上述第6边的距离长。
14.根据权利要求5所记载的半导体器件，其中上述第2半导体芯片的焊盘数比上述第1半导体芯片的焊盘数多。
15.根据权利要求14所记载的半导体器件，其中上述第1半导体芯片为包括模拟电路并进行电源控制的模拟芯片，上述第2半导体芯片为控制上述模拟芯片并处理信息的微型计算机芯片。
16.根据权利要求1、2和5中的任何一项所记载的半导体器件，还包括，上述封装体内安装的作为用于相位补偿和稳定电压的调整器电容的电容器，其中上述内部电源电压输出焊盘通过第1金属线与上述电容器的一个引脚电连接；上述监测器焊盘通过第2金属线与连接有上述第1金属线的上述电容器的引脚电连接；上述内部电源输入焊盘通过第3金属线与连接有上述第1金属线的上述电容器的引脚电连接，从而上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径之间电连接，并且
其中上述电容器的另一个引脚与从外部来提供接地电压的上述外部引脚电连接。
17.一种半导体器件，其中上述半导体器件包括：
第1半导体芯片，具有包括第1边的4个边，并在主面设有多个第一焊盘；
第2半导体芯片，具有包括第2边的4个边，并在主面设有多个第二焊盘，并且上述第2半导体芯片层叠于上述第1半导体芯片的主面上，以使上述第1边与上述第2边并排，而且各主面朝向同一方向；
封装体，对上述第1半导体芯片和上述第2半导体芯片进行封装；以及
多个外部引脚，每一个外部引脚连接于上述多个第一焊盘和第二焊盘中的部分，且引脚的一部分露出于上述封装体的外部；
其中上述第1半导体芯片的上述多个第一焊盘包括：
外部电源输入焊盘，由上述外部引脚供给外部电源电压；
调整器电路，与上述外部电源输入焊盘电连接，且按照参考电压和与上述参考电压进行比较的输入电压来生成将上述外部电源电压降压后的内部电源电压；
内部电源电压输出焊盘，与上述调整器电路电连接，并输出上述内部电源电压；以及
监测器焊盘，与输入上述输入电压的上述调整器电路的输入部电连接；
其中上述第2半导体芯片的上述多个第二焊盘包括：
内部电源输入焊盘，所述内部电源输入焊盘由上述内部电源电压输出焊盘输入上述内部电源电压；
其中上述内部电源电压输出焊盘和上述监测器焊盘沿着上述第1半导体芯片的上述第1边而配置；
其中上述内部电源输入焊盘沿着上述第2半导体芯片的上述第2边而配置；
其中上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径之间电连接，或经由上述内部电源输入焊盘而与上述内部电源电压输出焊盘电连接。
18.一种半导体器件，其中上述半导体器件包括：
第1半导体芯片，具有包括第1角的4个角，并在主面设有多个第一焊盘；
第2半导体芯片，具有包括第2角的4个角，并在主面设有多个第二焊盘，并且上述第2半导体芯片层叠于所述第1半导体芯片的主面上，以使各主面朝向同一方向、且使上述第1角与上述第2角接近；
封装体，将上述第1半导体芯片和上述第2半导体芯片进行封装；以及
多个外部引脚，每一个外部引脚连接于上述多个第一焊盘和第二焊盘的部分，且引脚的一部分露出在上述封装体外部；
其中上述第1半导体芯片的上述多个第一焊盘包括：
外部电源输入焊盘，由上述外部引脚供给外部电源电压；
调整器电路，与上述外部电源输入焊盘电连接，并按照参考电压及与所述参考电压比较的输入电压生成将上述外部电源电压降压后的内部电源电压；
内部电源电压输出焊盘，与上述调整器电路电连接，并输出上述内部电源电压；以及
监测器焊盘，与被输入上述输入电压的上述调整器电路的输入部电连接；
其中上述第2半导体芯片的上述多个第二焊盘包括：
内部电源输入焊盘，由上述内部电源电压输出焊盘而输入上述内部电源电压；
其中上述内部电源电压输出焊盘和上述监测器焊盘被配置于上述4个角之中靠近上述第1角的位置；
其中上述内部电源输入焊盘被配置于上述4个角之中靠近上述第2角的位置；以及
其中上述监测器焊盘在上述内部电源电压输出焊盘和上述内部电源输入焊盘的连接路径间电连接，或经由上述内部电源输入焊盘与上述内部电源电压输出焊盘电连接。
19.一种半导体器件，其中上述半导体器件包括：
第1半导体芯片，在主面设有多个第一焊盘，并且其包括第1边、与上述第1边相对的第2边、以及与上述第2边交叉的第3边和第4边；
第2半导体芯片，在主面设有多个第二焊盘，并且其包括第5边、以及与上述第5边相对的第6边，并且上述第2半导体芯片层叠于上述第1半导体芯片的主面上，使得在由上述第1边与上述第5边所夹的第1区域以及由上述第2边与上述第6边所夹的第2区域露出上述第1半导体芯片的上述多个焊盘，并将上述第3边与上述第4边覆盖，且使各主面朝向同一方向；
封装体，将上述第1半导体芯片和上述第2半导体芯片进行封装；以及
多个外部引脚，每一个外部引脚连接于上述多个第一焊盘和第二焊盘中的部分，引脚的一部分露出于上述封装体外部；
其中上述第1半导体芯片的多个上述第一焊盘包括：
外部电源输入焊盘，配置于上述第1区域，并从上述外部引脚供给外部电源电压；
调整器电路，配置于上述第1区域，并与上述外部电源输入焊盘电连接，按照参考电压及与所述参考电压比较的输入电压生成将上述外部电源电压降压后的内部电源电压；
内部电源电压输出焊盘，配置于上述第1区域，与上述调整器电路电连接并输出上述内部电源电压；以及
监测器焊盘，配置于上述第1区域，与输入有上述输入电压的上述调整器电路的输入部电连接；
其中上述第2半导体芯片的上述多个第二焊盘包括：
内部电源输入焊盘，由上述内部电源电压输出焊盘而输入上述内部电源电压。
CN2009101461061A 2008-09-19 2009-06-12 半导体器件 Active CN101677096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310353788.XA CN103794591B (zh) 2008-09-19 2009-06-12 半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-240825 2008-09-19
JP2008240825 2008-09-19
JP2008240825A JP5405785B2 (ja) 2008-09-19 2008-09-19 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201310353788.XA Division CN103794591B (zh) 2008-09-19 2009-06-12 半导体器件
CN201310353825.7A Division CN103400818B (zh) 2008-09-19 2009-06-12 半导体器件

Publications (2)

Publication Number Publication Date
CN101677096A CN101677096A (zh) 2010-03-24
CN101677096B true CN101677096B (zh) 2013-09-11

Family

ID=42029591

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009101461061A Active CN101677096B (zh) 2008-09-19 2009-06-12 半导体器件
CN201310353825.7A Active CN103400818B (zh) 2008-09-19 2009-06-12 半导体器件
CN201310353788.XA Active CN103794591B (zh) 2008-09-19 2009-06-12 半导体器件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201310353825.7A Active CN103400818B (zh) 2008-09-19 2009-06-12 半导体器件
CN201310353788.XA Active CN103794591B (zh) 2008-09-19 2009-06-12 半导体器件

Country Status (5)

Country Link
US (4) US8134228B2 (zh)
JP (2) JP5405785B2 (zh)
CN (3) CN101677096B (zh)
HK (1) HK1195667A1 (zh)
TW (3) TWI505426B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5448727B2 (ja) 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
KR101695770B1 (ko) * 2010-07-02 2017-01-13 삼성전자주식회사 회전 적층 구조를 갖는 반도체 패키지
FR2966982B1 (fr) * 2010-10-27 2012-12-07 St Microelectronics Sa Ligne de transmission pour circuits electroniques
US8889995B2 (en) 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US8686537B2 (en) 2011-03-03 2014-04-01 Skyworks Solutions, Inc. Apparatus and methods for reducing impact of high RF loss plating
US9402319B2 (en) * 2011-05-11 2016-07-26 Vlt, Inc. Panel-molded electronic assemblies
CN103718469B (zh) * 2011-08-01 2016-06-08 株式会社村田制作所 高频模块
JP5743922B2 (ja) * 2012-02-21 2015-07-01 日立オートモティブシステムズ株式会社 熱式空気流量測定装置
JP6051542B2 (ja) * 2012-03-07 2016-12-27 ミツミ電機株式会社 電池電圧監視回路
WO2013188712A1 (en) 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
WO2014038081A1 (ja) * 2012-09-10 2014-03-13 ルネサスエレクトロニクス株式会社 半導体装置及び電池電圧監視装置
JP6063713B2 (ja) * 2012-11-08 2017-01-18 ルネサスエレクトロニクス株式会社 電池保護システム
KR101350388B1 (ko) 2012-11-22 2014-01-15 숭실대학교산학협력단 적층 구조를 가지는 집적회로
CN103750834A (zh) * 2014-02-13 2014-04-30 重庆海睿科技有限公司 一种心电信号采集线
US9557755B2 (en) * 2014-06-13 2017-01-31 Gn Resound A/S Interface circuit for a hearing aid and method
US9875963B2 (en) * 2014-12-19 2018-01-23 Toshiba Memory Corporation Semiconductor device
US9666509B2 (en) * 2015-01-16 2017-05-30 New Japan Radio Co., Ltd. Semiconductor device
CN107836037B (zh) * 2015-01-22 2020-07-17 瑞萨电子株式会社 半导体器件及其制造方法
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP6515724B2 (ja) * 2015-07-31 2019-05-22 富士通株式会社 半導体装置
JP6771870B2 (ja) * 2015-08-31 2020-10-21 三菱電機株式会社 点灯装置および照明装置
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
TWI637476B (zh) * 2017-02-14 2018-10-01 來揚科技股份有限公司 雙晶片封裝結構
CN108511427A (zh) * 2017-02-24 2018-09-07 来扬科技股份有限公司 双芯片封装结构
TWI631681B (zh) * 2017-12-15 2018-08-01 來揚科技股份有限公司 雙晶片封裝結構
JP7243845B2 (ja) * 2019-09-25 2023-03-22 富士電機株式会社 半導体装置
CN112309995B (zh) * 2019-10-30 2023-05-30 成都华微电子科技股份有限公司 电压调整器陶瓷管壳、封装结构及其制造方法
JP7413102B2 (ja) 2020-03-17 2024-01-15 キオクシア株式会社 半導体装置
TWI749580B (zh) * 2020-06-08 2021-12-11 星河半導體股份有限公司 多通道天線晶片測試系統及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183611A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd マルチチップ型半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159762A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 半導体装置
JPH0741607U (ja) * 1993-11-17 1995-07-21 富士通テン株式会社 電源回路
US5408127A (en) * 1994-03-21 1995-04-18 National Semiconductor Corporation Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
JP3732884B2 (ja) 1996-04-22 2006-01-11 株式会社ルネサステクノロジ 内部電源電圧発生回路、内部電圧発生回路および半導体装置
KR0179920B1 (ko) * 1996-05-17 1999-03-20 문정환 칩 사이즈 패키지의 제조방법
JP3311935B2 (ja) 1996-08-12 2002-08-05 株式会社東芝 半導体装置およびその計測方法
JP2001110184A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 半導体装置
JP2002026173A (ja) * 2000-07-10 2002-01-25 Fuji Photo Film Co Ltd Ｉｃ装置、基板、およびｉｃ組付基板
JP2002043504A (ja) 2000-07-27 2002-02-08 Sharp Corp 複合デバイス
JP2002124626A (ja) 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
JP2005516417A (ja) * 2002-01-31 2005-06-02 ミクロナス ゲーエムベーハー プログラム可能な電子処理装置用のマウント
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004128329A (ja) 2002-10-04 2004-04-22 Rohm Co Ltd 電圧帰還回路を有する半導体装置及びそれを用いた電子装置
KR100594872B1 (ko) * 2002-10-04 2006-06-30 롬 씨오.엘티디 전압귀환회로를 갖는 반도체 장치 및 이를 이용한 전자장치
JP4236448B2 (ja) 2002-11-15 2009-03-11 三洋電機株式会社 半導体集積回路
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
EP1544917A1 (en) * 2003-12-15 2005-06-22 Dialog Semiconductor GmbH Integrated battery pack with lead frame connection
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
JP2006073625A (ja) * 2004-08-31 2006-03-16 Sharp Corp 電子部品
US20060065962A1 (en) * 2004-09-29 2006-03-30 Intel Corporation Control circuitry in stacked silicon
JP4808979B2 (ja) * 2005-03-18 2011-11-02 株式会社リコー マルチチップ型半導体装置及びその製造方法
JP2006309312A (ja) * 2005-04-26 2006-11-09 Sharp Corp レギュレータ
US7368960B2 (en) * 2005-06-15 2008-05-06 Cypress Semiconductor Corp. Circuit and method for monitoring the integrity of a power supply
US8258607B2 (en) * 2005-10-19 2012-09-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Apparatus and method for providing bypass capacitance and power routing in QFP package
JP2008004639A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置
JP2008060444A (ja) 2006-09-01 2008-03-13 Seiko Epson Corp 集積回路装置
TW200814275A (en) * 2006-09-06 2008-03-16 Advanced Semiconductor Eng Chip carrier with a signal collection tape and manufacturing method thereof
WO2008084841A1 (ja) * 2007-01-11 2008-07-17 Nec Corporation 半導体装置
JP4940064B2 (ja) * 2007-08-28 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US7676912B2 (en) * 2007-09-05 2010-03-16 Headway Technologies, Inc. Method of manufacturing electronic component package
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
CN102265716B (zh) * 2008-12-26 2015-04-01 高通股份有限公司 具有功率管理集成电路的芯片封装和相关技术
JP5481161B2 (ja) * 2009-10-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置および電源装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183611A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd マルチチップ型半導体装置

Also Published As

Publication number Publication date
US20160035706A1 (en) 2016-02-04
JP2014060417A (ja) 2014-04-03
US9209113B2 (en) 2015-12-08
CN101677096A (zh) 2010-03-24
TW201511207A (zh) 2015-03-16
HK1195667A1 (zh) 2014-11-14
TWI505426B (zh) 2015-10-21
US9000574B2 (en) 2015-04-07
TW201603222A (zh) 2016-01-16
CN103400818B (zh) 2016-06-22
JP2010073951A (ja) 2010-04-02
TWI581393B (zh) 2017-05-01
US8134228B2 (en) 2012-03-13
TWI462260B (zh) 2014-11-21
US20150102501A1 (en) 2015-04-16
US20100072604A1 (en) 2010-03-25
JP5405785B2 (ja) 2014-02-05
CN103794591B (zh) 2016-08-10
CN103400818A (zh) 2013-11-20
CN103794591A (zh) 2014-05-14
TW201013890A (en) 2010-04-01
US20120146245A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
CN101677096B (zh) 半导体器件
EP1900022B1 (en) Complete power management system implemented in a single surface mount package
CN105283956B (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
US9735122B2 (en) Flip chip package structure and fabrication process thereof
US20120193772A1 (en) Stacked die packages with flip-chip and wire bonding dies
US9177944B2 (en) Semiconductor device with stacked power converter
US20150048491A1 (en) Lead frame, manufacture method and package structure thereof
US20220199581A1 (en) Multi-die package structure and multi-die co-packing method
CN112736043B (zh) 多裸片封装模块及方法
US20220208731A1 (en) Multi-die package structure and multi-die co-packing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100917

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100917

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder