CN107836037B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN107836037B
CN107836037B CN201580051552.8A CN201580051552A CN107836037B CN 107836037 B CN107836037 B CN 107836037B CN 201580051552 A CN201580051552 A CN 201580051552A CN 107836037 B CN107836037 B CN 107836037B
Authority
CN
China
Prior art keywords
semiconductor chip
electrode
wire
pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580051552.8A
Other languages
English (en)
Other versions
CN107836037A (zh
Inventor
池田侑一郎
小谷宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107836037A publication Critical patent/CN107836037A/zh
Application granted granted Critical
Publication of CN107836037B publication Critical patent/CN107836037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半导体器件(PKG)具有：半导体芯片(CP)、引线(LD3)、将半导体芯片(CP)的焊盘电极(PD2)和引线(LD3)电连接的导线(BW5)、将半导体芯片(CP)的焊盘电极(PD3)和引线(LD3)电连接的导线(BW3)、以及将这些部分用树脂封固的封固体。半导体芯片(CP)包含内部电路(5b)、内部电路(5c)和开关电路部(SW)，能够在内部电路(5c)与焊盘电极(PD3)之间传递信号。开关电路部(SW)是能够设定第1状态和第2状态的电路，其中，在第1状态下，能够在内部电路(5b)与焊盘电极(PD2)之间传递信号，在第2状态下，不能在内部电路(5b)与焊盘电极(PD2)之间传递信号。在半导体器件(PKG)的工作过程中，开关电路部(SW)被固定于第2状态。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，例如，能够良好地利用 于通过导线将半导体芯片的电极和外部端子连接的半导体器件及其 制造方法。
背景技术
在芯片焊盘上搭载半导体芯片，将半导体芯片的焊盘电极和作 为外部端子的引线经由导线而电连接，并对这些部件进行树脂封固， 由此能够制造半导体封装形式的半导体器件。
在日本特开2007-324291号公报(专利文献1)中，公开了关于 通过导线将引线框架和焊盘连接的半导体集成器件的技术。
在日本特开2011-100828号公报(专利文献2)中，公开了关于 将半导体芯片的电极焊盘和与其对应的内引线通过多条接合导线而 电连接的半导体封装的技术。
现有技术文献
专利文献
专利文献1：日本特开2007-324291号公报
专利文献2：日本特开2011-100828号公报
发明内容
在将导线连接于半导体芯片且进行树脂封固而成的半导体器件 中，也期望尽可能地提高制造成品率。或者，期望降低半导体器件 的制造成本。或者，期望提高半导体器件的制造成品率且降低半导 体器件的制造成本。
其他课题和新的特征将从本说明书的记载及附图得以明确。
根据一个实施方式，半导体器件具有：半导体芯片；第1外部 端子，其配置在上述半导体芯片的周围；第1导线，其将上述半导 体芯片的第1电极和上述第1外部端子电连接；第2导线，其将上 述半导体芯片的第2电极和上述第1外部端子电连接；以及封固体， 其用树脂将这些部件封固。上述半导体芯片包含第1内部电路、第2 内部电路和开关电路部，上述第2电极与上述第2内部电路电连接， 能够在上述第2内部电路与上述第2电极之间传递信号。上述开关 电路部是能够设定第1状态和第2状态的电路，其中，在上述第1 状态下，能够在上述第1内部电路与上述第1电极之间传递信号， 在上述第2状态下，不能在上述第1内部电路与上述第1电极之间 传递信号，在上述半导体器件的工作过程中，上述开关电路部被固 定于上述第2状态。
另外，根据一个实施方式，半导体器件的制造方法具有：(a) 工序，准备半导体芯片，所述半导体芯片包含第1内部电路、第2 内部电路、存储电路部和开关电路部；和(b)工序，将上述半导体 芯片搭载到芯片搭载部上。半导体器件的制造方法还具有：(c)工 序，将上述半导体芯片的第1电极和配置于上述芯片搭载部的周围 的第1外部端子经由第1导线电连接、且将上述半导体芯片的第2 电极和上述第1外部端子经由第2导线电连接；和(d)工序，将上 述半导体芯片、上述第1导线和上述第2导线用树脂封固来形成树 脂封固部。半导体器件的制造方法还具有(e)工序，在上述半导体 芯片的上述存储电路部中存储第1信息。上述第2电极与上述第2 内部电路电连接，能够在上述第2内部电路与上述第2电极之间传递信号。上述开关电路部是能够设定第1状态和第2状态的电路， 其中，在上述第1状态下，能够在上述第1内部电路与上述第1电 极之间传递信号，在上述第2状态下，不能在上述第1内部电路与 上述第1电极之间传递信号。而且在上述(e)工序之后，基于上述 存储电路中存储的上述第1信息，在半导体器件的工作过程中，上 述开关电路部被固定于上述第2状态。
发明效果
根据一个实施方式，能够提高半导体器件的制造成品率。或者， 能够降低半导体器件的制造成本。或者，能够提高半导体器件的制 造成品率且降低半导体器件的制造成本。
附图说明
图1是一个实施方式的半导体器件的俯视图。
图2是一个实施方式的半导体器件的俯视透视图。
图3是一个实施方式的半导体器件的俯视透视图。
图4是一个实施方式的半导体器件的俯视透视图。
图5是一个实施方式的半导体器件的剖视图。
图6是表示一个实施方式的半导体器件的制造工序的处理流程 图。
图7是表示一个实施方式的半导体器件的组装工序的详情的处 理流程图。
图8是用于说明一个实施方式的半导体器件的制造工序的俯视 图。
图9是用于说明一个实施方式的半导体器件的制造工序的剖视 图。
图10是用于说明一个实施方式的半导体器件的制造工序的俯视 图。
图11是用于说明一个实施方式的半导体器件的制造工序的剖视 图。
图12是用于说明一个实施方式的半导体器件的制造工序的俯视 图。
图13是用于说明一个实施方式的半导体器件的制造工序的剖视 图。
图14是用于说明一个实施方式的半导体器件的制造工序的俯视 图。
图15是用于说明一个实施方式的半导体器件的制造工序的剖视 图。
图16是用于说明一个实施方式的半导体器件的制造工序的剖视 图。
图17是用于说明一个实施方式的半导体器件的制造工序的剖视 图。
图18是用于说明一个实施方式的半导体器件的制造工序的俯视 图。
图19是用于说明一个实施方式的半导体器件的制造工序的剖视 图。
图20是示意地表示使用共通芯片来制造半导体封装产品的情况 下的进行了导线键合工序的阶段的主要部分俯视图。
图21是示意地表示使用共通芯片来制造半导体封装产品的情况 下的进行了导线键合工序的阶段的主要部分俯视图。
图22是在图21的状态下进行了树脂封固工序的情况的说明图。
图23是说明对图21的结构适用第1手法来作为导线窜动对策 的情况的说明图。
图24是说明对图21的结构适用第2手法来作为导线窜动对策 的情况的说明图。
图25是表示在一个实施方式的半导体器件中使用的半导体芯片 的电路结构的电路框图。
图26是表示使用图25的半导体芯片而制造出半导体封装的情 况下的电路结构的电路框图。
图27是表示使用图25的半导体芯片而制造出半导体封装的情 况下的电路结构的电路框图。
图28是表示使用图25的半导体芯片而制造出半导体封装的情 况下的电路结构的电路框图。
图29是用于说明对焊盘电极成为有效焊盘还是成为无效焊盘进 行切换的具体手法的电路图。
图30是表示在图29中由虚线包围的区域的结构例的说明图。
图31是概念性地表示一个实施方式的半导体器件的说明图。
图32是表示一个实施方式的半导体器件制造工序中的树脂封固 工序的俯视图。
图33是将图32的一部分放大的局部放大俯视图。
图34是其他实施方式的半导体器件的俯视透视图。
图35是其他实施方式的半导体器件的剖视图。
具体实施方式
在以下实施方式中，为了方便起见，在需要时分割为多个部分 或实施方式而进行说明，但是除了特别明示的情况以外，它们之间 并非是毫无关系的，而是一方是另一方的一部分或者全部的变形例、 详细、补充说明等的关系。另外，在以下实施方式中，在提及要素 的数等(包括个数、数值、量、范围等)的情况下，除了特别明示 的情况及原理上明确限定为特定数的情况等以外，并不限定于该特 定数，也可以是特定数以上或者特定数以下。而且，在以下实施方 式中，除了特别明示的情况及认为原理上明确是必须的情况等以外，其构成要素(也包括要素步骤等)当然不一定是必须的。同样地， 在以下实施方式中，在提及构成要素等的形状、位置关系等时，除 了特别明示的情况及认为原理上明确不成立的情况等以外，实质上 包括与其形状等近似或者类似的要素等。关于这一点，上述数值及 范围也是同样的。
以下，基于附图来详细地说明实施方式。此外，在用于说明实 施方式的全部附图中，对具有相同功能的部件标注相同附图标记， 并省略其重复说明。另外，在以下实施方式，除了特别需要时以外 原则上不重复相同或同样部分的说明。
另外，在实施方式所使用的附图中，也存在为了容易观看附图 而在剖视图中也省略剖面线的情况。另外，也存在为了容易观看附 图而在俯视图中也标注剖面线的情况。
(实施方式1)
＜关于半导体器件(半导体封装)的整体构造＞
图1是本发明的一个实施方式的半导体器件PKG的俯视图，图 2～图4是半导体器件PKG的俯视透视图，图5是半导体器件PKG 的剖视图。在图2中示出了将封固部MR透视时的半导体器件PKG 的上表面侧的俯视透视图。另外，图3示出了在图2中进一步将导 线BW透视(省略)时的半导体器件PKG的上表面侧的俯视透视图， 图4示出了在图3中进一步将半导体芯片CP透视(省略)时的半导 体器件PKG的上表面侧的俯视透视图。此外，在图2～图4中，用虚 线表示封固部MR的外周的位置。另外，图1～图4的A-A线的位置 处的半导体器件PKG的截面与图5大致对应。
图1～图5所示的本实施方式的半导体器件(半导体封装)PKG 是树脂封固型的半导体封装形式的半导体器件，在此是QFP(Quad Flat Package：四方扁平封装)形式的半导体器件。以下，一边参照 图1～图5一边说明半导体器件PKG的结构。
图1～图5所示的本实施方式的半导体器件PKG具有：半导体芯 片CP；搭载半导体芯片CP的芯片焊盘DP；由导电体形成的多条引 线LD；将半导体芯片CP的多个焊盘电极PD和多条引线LD电连接 的多条导线BW；以及将这些部件封固的封固部MR。
作为封固体的封固部(封固树脂部、封固体)MR由例如热固性 树脂材料等树脂材料等构成，也能够包含填料(filler)等。例如， 能够使用包含填料的环氧树脂等来形成封固部MR。除了环氧类树脂 以外，出于谋求低应力化等理由，也可以将例如添加有酚醛类固化 剂、硅橡胶及填料等的联苯类热固性树脂用作封固部MR的材料。
封固部MR具有：作为一方主面的上表面MRa；作为与上表面 MRa相反的一侧的主面的下表面MRb；和与上表面MRa及下表面 MRb交叉的侧面MRc1、MRc2、MRc3、MRc4。即，封固部MR的 外观为由上表面MRa、下表面MRb及侧面MRc1、MRc2、MRc3、 MRc4围成的薄板状。此外，在俯视下，也能够将封固部MR的各侧 面MRc1、MRc2、MRc3、MRc4视为封固部MR的边。
封固部MR的上表面MRa及下表面MRb的平面形状形成为例 如矩形状，也能够使该矩形(平面矩形)的角带有圆角。另外，也 能够将该矩形(平面矩形)的四个角中的任意角去掉。在将封固部 MR的上表面MRa及下表面MRb的平面形状设为矩形的情况下，封 固部MR的与其厚度交叉的平面形状成为矩形。封固部MR的侧面 MRc1、MRc2、MRc3、MRc4中，侧面MRc1与侧面MRc3彼此相 对，侧面MRc2与侧面MRc4彼此相对，侧面MRc1与侧面MRc2、 MRc4相互交叉，侧面MRc3与侧面MRc2、MRc4相互交叉。
多条引线(引线部、外部端子)LD由导电体构成，优选由铜(Cu) 或铜合金等金属材料构成。多条引线LD各自的一部分被封固于封固 部MR内，另一部分从封固部MR的侧面突出到封固部MR的外部。 以下，将引线LD中的位于封固部MR内的部分称为内引线部，将引 线LD中的位于封固部MR外的部分称为外引线部。
此外，本实施方式的半导体器件PKG是各引线LD的一部分(外 引线部)从封固部MR的侧面突出的构造，以下基于该构造进行说 明，但不限定于该构造，例如，也能够采用各引线LD几乎不从封固 部MR的侧面突出、且各引线LD的一部分在封固部MR的下表面 MRb露出的结构(QFN型的结构)等。
半导体器件PKG所具有的多条引线LD配置在半导体芯片CP 周围，因此配置在芯片焊盘DP周围。具体地说，半导体器件PKG 所具有的多条引线LD由配置在封固部MR的侧面MRc1侧的多条引 线LD、配置在封固部MR的侧面MRc2侧的多条引线LD、配置在 封固部MR的侧面MRc3侧的多条引线LD、和配置在封固部MR的 侧面MRc4侧的多条引线LD构成。各引线LD的外引线部从封固部 MR的侧面突出到封固部MR外。
各引线LD的外引线部以外引线部的端部附近的下表面与封固 部MR的下表面MRb位于大致同一平面上的方式，被折曲加工。引 线LD的外引线部作为半导体器件PKG的外部连接用端子部(外部 端子)而发挥功能。因此，能够将引线LD视为半导体器件PKG的 外部端子。
芯片焊盘(芯片搭载部、芯片安装部)DP是搭载半导体芯片CP 的芯片搭载部。芯片焊盘DP的平面形状形成为例如矩形状。半导体 芯片CP配置在芯片焊盘DP上，封固部MR将芯片焊盘DP和其上 搭载的半导体芯片CP封固，多条引线LD配置在芯片焊盘DP周围。
在图5的情况下，芯片焊盘DP被封固在封固部MR内，芯片焊 盘DP没有在封固部MR的下表面MRb露出，但也能够存在芯片焊 盘DP的下表面在封固部MR的下表面MRb露出的情况。
芯片焊盘DP由导电体构成，优选由铜(Cu)或铜合金等金属材 料构成。若构成半导体器件PKG的芯片焊盘DP和多条引线LD由 相同材料(相同金属材料)形成，则更为优选。由此，容易制作将 芯片焊盘DP及多条引线LD连结而成的引线框架，容易制作使用了 引线框架的半导体器件PKG。
在构成芯片焊盘DP的平面形状的矩形的四角，分别一体地形成 有悬垂引线TL。各悬垂引线TL通过与芯片焊盘DP相同的材料而 与芯片焊盘DP一体地形成。在芯片焊盘DP的外缘的四角，分别一 体地形成悬垂引线TL，各悬垂引线TL的与芯片焊盘DP连接的一 侧的相反侧的端部在封固部MR内延伸直至到达平面矩形状的封固 部MR的四角(角部)侧面。悬垂引线TL在封固部MR的形成后被 切断从封固部MR突出的部分，悬垂引线TL的因切断产生的切面(端 面)在封固部MR的四角侧面露出。
半导体芯片CP以其表面(上表面)朝上且其背面(下表面)朝 向芯片焊盘DP的状态搭载在芯片焊盘DP的上表面上。半导体芯片 CP的背面经由接合材料(接合材料层、粘结层)BD粘结(接合) 而固定在芯片焊盘DP的上表面。半导体芯片CP被封固于封固部 MR内，不从封固部MR露出。作为接合材料BD，能够使用导电性 的接合材料或绝缘性的接合材料，例如，能够使用膏型的粘结材料、 膜状的粘结片、或焊锡等。
半导体芯片CP是例如在由单晶硅等构成的半导体衬底(半导体 晶片)的主面上形成各种半导体元件或半导体集成电路后，通过切 割等将半导体衬底分离成各半导体芯片而制造出的。半导体芯片CP 的与其厚度交叉的平面形状为矩形(四边形)。
在半导体芯片CP的表面上形成有多个焊盘电极(焊盘、接合焊 盘、端子)PD。此外，也存在将“焊盘电极”仅称为“焊盘”的情况。
在此，在半导体芯片CP中，在彼此位于相反侧的两个主面中， 将形成有多个焊盘电极PD的一侧的主面称为半导体芯片CP的表 面，将与该表面为相反侧且与芯片焊盘DP相对的一侧的主面称为半 导体芯片CP的背面。
半导体芯片CP的表面具有矩形状的平面形状，具有边(芯片边) SD1、SD2、SD3、SD4。此外，在半导体芯片CP的表面中，边SD1 与边SD3彼此相对，边SD2与边SD4彼此相对，边SD1与边SD3 彼此平行，边SD2与边SD4彼此平行，边SD1与边SD2、SD4正交， 边SD3与边SD2、SD4正交。
在半导体芯片CP中，边SD1是沿着封固部MR的侧面MRc1 的边，边SD2是沿着封固部MR的侧面MRc2的边，边SD3是沿着 封固部MR的侧面MRc3的边，边SD4是沿着封固部MR的侧面MRc4的边。
在俯视下，半导体芯片CP的边SD1与配置于封固部MR的侧 面MRc1侧的多条引线LD(的内引线部)相对，半导体芯片CP的 边SD2与配置于封固部MR的侧面MRc2侧的多条引线LD(的内引 线部)相对。另外，在俯视下，半导体芯片CP的边SD3与配置于 封固部MR的侧面MRc3侧的多条引线LD(的内引线部)相对，半 导体芯片CP的边SD4与配置于封固部MR的侧面MRc4侧的多条 引线LD(的内引线部)相对。
半导体芯片CP的多个焊盘电极PD与多条引线LD经由多条导 线BW而分别电连接。
具体地说，在半导体芯片CP的表面中，沿着边SD1配置的多 个焊盘电极PD经由多条导线BW分别与配置于封固部MR的侧面 MRc1侧的多条引线LD电连接。另外，在半导体芯片CP的表面中， 沿着边SD2配置的多个焊盘电极PD经由多条导线BW分别与配置 于封固部MR的侧面MRc2侧的多条引线LD电连接。另外，在半导 体芯片CP的表面中，沿着边SD3配置的多个焊盘电极PD经由多条 导线BW分别与配置于封固部MR的侧面MRc3侧的多条引线LD 电连接。另外，在半导体芯片CP的表面中，沿着边SD4配置的多 个焊盘电极PD经由多条导线BW分别与配置于封固部MR的侧面 MRc4侧的多条引线LD电连接。
导线(接合导线)BW是导电性的连接部件，更特定地说是导电 性的导线。导线BW由金属构成，因此也能够视为金属线(金属细 线)。作为导线BW，适合使用金(Au)导线、铜(Cu)导线、或 铝(Al)导线等。
此外，金(Au)导线比较软，是容易产生后述的导线窜动的导 线，因此若在将金(Au)导线用作导线BW的情况下适用本实施方 式，则其效果特别显著。
各导线BW被封固于封固部MR内，不从封固部MR露出。在 各引线LD中，导线BW的连接部位是位于封固部MR内的内引线 部。
半导体芯片CP如后所述，被设计成用于制造管脚数不同的多个 半导体封装的共通的半导体芯片。在图2及图3的情况下，半导体 器件PKG所具有的引线LD的数量比半导体芯片CP所具有的焊盘 电极PD的数量少。这是因为图2及图3不是与后述的图26的情况 对应，而是与后述的图28的情况对应。因此，图2及图3所示的半 导体芯片CP的多个焊盘电极PD中混杂着有效焊盘和无效焊盘(未 使用焊盘)。
半导体器件PKG的各引线LD经由导线BW与半导体芯片CP 所具有的某一个焊盘电极PD电连接。即，各导线BW的一端与半导 体芯片CP的焊盘电极PD连接，另一端与引线LD(的内引线部) 连接，由此，焊盘电极PD和引线LD经由导线BW而电连接。
半导体芯片CP的多个焊盘电极PD中的各有效焊盘分别经由导 线BW与各引线LD电连接。另一方面，半导体芯片CP的多个焊盘 电极PD中的各无效焊盘(未使用焊盘)可以不连接导线BW，但至 少一个无效焊盘经由导线BW与引线LD电连接。也就是说，在焊 盘电极PD中的有效焊盘上必然连接有导线BW，而在无效焊盘中， 可能存在连接有导线BW的情况和没有连接导线的情况，在本实施 方式中，在半导体芯片CP所具有的无效焊盘中的至少一个无效焊盘 上连接有导线BW。
关于半导体芯片CP的焊盘电极PD、导线BW与引线LD之间 的连接关系，将在后更详细地进行说明。
＜关于半导体器件的制造工序＞
接下来，说明上述图1～图5所示的半导体器件PKG的制造工序。 图6是表示上述图1～图5所示的半导体器件PKG的制造工序的处理 流程图。图7是表示图6的处理流程中的、步骤S4的组装工序的详 情的处理流程图。另外，图8～图19是用于说明半导体器件PKG的制造工序的俯视图或剖视图。
首先，准备半导体晶片(半导体衬底)SW(图6的步骤S1)。 半导体晶片SW由例如单晶硅等构成，具有例如平面为大致圆形状 的形状。接着，对半导体晶片SW实施晶片加工(wafer process)(图 6的步骤S2)。
在此，晶片加工通常是指在半导体晶片SW的主面上或表层部 分上形成各种半导体元件或半导体集成电路，在半导体晶片SW上 形成包含一层以上的布线层的布线构造，进一步在布线构造上形成 表面保护膜之后，成为能够通过探针等对形成于半导体晶片SW的多个半导体芯片区域CPR分别进行电气试验的状态为止的工序。晶 片加工也被称为前工序。
图8对应于步骤S2的晶片加工完成了的阶段下的半导体晶片 SW的俯视图，图9对应于步骤S2的晶片加工完成了的阶段下的半 导体晶片SW的主要部分剖视图。
如图8及图9所示，半导体晶片SW的主面具有多个半导体芯 片区域(半导体元件形成区域、单位集成电路区域)CPR、和各半 导体芯片区域CPR之间的划线(scribe line)区域SCB。半导体芯片 区域CPR与在后述的切割工序中切割出半导体晶片SW时分别成为 单片半导体芯片(与上述半导体芯片CP对应)的区域对应，半导体 芯片区域CPR在半导体晶片SW的主面上二维地有规则地(以阵列 状)排列而配置(排布)。各半导体芯片区域CPR具有彼此相同的 尺寸(平面形状)及构造，分别具有矩形的平面形状。划线区域SCB 是被相邻的半导体芯片区域CPR夹持的区域，即是半导体芯片区域 CPR之间的区域，相对于半导体晶片SW的主面以格子状存在。换 言之，划线区域SCB所围成的区域与半导体芯片区域CPR对应。
另外，在图9中，作为在半导体晶片SW上形成有半导体元件、 层间绝缘膜及布线层的区域、即形成有半导体集成电路的区域，而 示出了半导体集成电路区域CR，在该半导体集成电路区域CR上形 成有表面保护用的保护膜(绝缘膜、钝化膜)PA。半导体集成电路 区域CR及保护膜PA形成在半导体晶片SW的各半导体芯片区域 CPR，而没有形成在划线区域SCB。在保护膜PA上设有开口部，从 该开口部露出有焊盘电极PD。焊盘电极PD在形成于半导体晶片SW 的主面上的多层布线构造中的最上层的布线层上形成。焊盘电极PD 在各半导体芯片区域CPR中，沿着该半导体芯片区域CPR的外周排 列配置有多个，并经由布线层(内部布线层)等与形成于该半导体 芯片区域CPR中的半导体集成电路电连接。
在步骤S2的晶片加工中，在半导体晶片SW的主面的各半导体 芯片区域CPR中形成半导体集成电路。即，在步骤S2中，在半导 体晶片SW的主面的各半导体芯片区域CPR中形成半导体元件(例 如晶体管元件等)、层间绝缘膜及布线层、即半导体集成电路区域 CR，进一步形成保护膜PA。因此，步骤S2能够视为在之后将分别 成为半导体芯片的半导体晶片SW的多个半导体芯片区域CPR中形 成半导体集成电路的工序。优选保护膜PA形成在半导体芯片区域 CPR，而不形成在划线区域SCB，由此，在后述的半导体晶片SW的 切割工序中，能够容易地进行半导体晶片SW的切断。
各半导体芯片区域CPR的结构彼此相同，在各半导体芯片区域 CPR中，形成有与后述的图25所示的半导体芯片CP的电路结构相 同的电路结构。即，各半导体芯片区域CPR具有多个焊盘电极PD 及与其分别连接的后述的输入输出电路部1、后述的控制电路部2、 后述的译码电路部3、后述的存储电路部4、和后述的内部电路部5。
接着，利用各半导体芯片区域CPR的焊盘电极PD，进行探针测 试(晶片测试)(图6的步骤S3)。步骤S3的探针测试是在后述 的切割工序中切断半导体晶片SW之前进行的测试(检查)，是对 半导体晶片SW进行的测试，因此能够视为晶片测试。
通过步骤S3的测试工序，能够进行半导体晶片SW的各半导体 芯片区域CPR的电气试验。具体地说，在半导体晶片SW的各半导 体芯片区域CPR中，使测试用的探针(探测针、探头)与露出的焊 盘电极PD接触来进行各半导体芯片区域CPR的电气试验。根据该 探针测试的结果，筛选半导体晶片SW的各半导体芯片区域CPR是 合格品还是不合格品，或者，将探针测试的测定结果的数据反馈到 各制造工序，由此能够在提高成品率和提高可靠性方面起到作用。 因此，探针测试虽然也能够省略，但更优选进行。
接着，进行半导体器件PKG的组装工序(图6的步骤S4)。步 骤S4的组装工序具体地说能够以如下(步骤S4a～S4f)方式进行。
首先，在根据需要进行了将半导体晶片SW的背面研磨的背面 研磨(back grind)工序等之后，将半导体晶片SW切割(切断)， 将半导体晶片SW分离(分割)为各个半导体芯片(图7的步骤S4a)。 此时，例如，在将半导体晶片SW的背面固定于切割片的状态下， 使高速旋转的切割刀片从半导体晶片SW的表面侧沿着划线区域 SCB行进，由此沿着多个半导体芯片区域CPR之间的划线区域SCB 将半导体晶片SW切断(切割)。通过切割，半导体晶片SW分离(分割)成各个半导体芯片区域CPR，各半导体芯片区域CPR分别 成为单片化的半导体芯片。该单片化的半导体芯片与半导体芯片CP 对应，用于之后进行的芯片键合工序中。像这样，从半导体晶片SW 的各半导体芯片区域CPR获取了半导体芯片(CP)。
接着，进行半导体芯片CP的芯片键合工序，如图10及图11所 示，将半导体芯片CP经由接合材料BD搭载并接合到引线框架LF 的芯片焊盘DP上(图7的步骤S4b)。此时，以半导体芯片CP的 形成有焊盘电极PD的表面侧朝向上方、半导体芯片的背面与芯片焊 盘DP的上表面相对的方式，将半导体芯片CP经由接合材料BD搭 载到芯片焊盘DP的上表面上。即，在步骤S4b中，将半导体芯片 CP的背面经由接合材料BD接合到芯片焊盘DP的上表面。图10对应于步骤S4b的芯片键合工序完成了的阶段下的俯视图，图11大致 对应于图10的A-A线的剖视图。
此外，引线框架LF一体地具有框架主体(未图示)、与框架主 体连结的多条引线LD、和经由多条悬垂引线TL与框架主体连结的 芯片焊盘DP。
接着，如图12及图13所示，进行导线键合工序(图7的步骤 S4c)。在该步骤S4c中，经由多条导线BW将半导体芯片CP的多 个焊盘电极PD与引线框架LF的多条引线LD之间分别电连接。各 导线BW的一端与半导体芯片CP的焊盘电极PD连接，另一端与引 线框架LF的引线LD连接。图12对应于步骤S4c的导线键合工序 完成了的阶段下的俯视图，图13大致对应于图12的A-A线的剖视 图。
在该步骤S4c的导线键合工序中，也形成后述的图28及图31 所示的导线BW1、BW3、BW4、BW5。即，经由导线BW1将焊盘 电极PD1和引线LD1电连接，经由导线BW5将焊盘电极PD2和引 线LD3电连接，经由导线BW3将焊盘电极PD3和引线LD3电连接， 经由导线BW4将焊盘电极PD4和引线LD4电连接。
接着，进行基于模塑工序(树脂成形工序)的树脂封固，将半 导体芯片CP及与其连接的多条导线BW通过封固部(封固体、封固 树脂部)MR封固(图7的步骤S4d)。通过该步骤S4d的模塑工序， 形成将半导体芯片CP、芯片焊盘DP、多条引线LD的内引线部、多 条导线BW及悬垂引线TL封固的封固部MR。图14对应于步骤S4d 的模塑工序完成了的阶段下的俯视图，图15大致对应于图14的A-A 线的剖视图。
步骤S4d的模塑工序具体地说能够以如下(图16及图17)方式 进行。图16及图17是模塑工序的说明图，示出了与图15相当的截 面。
即，将进行到了步骤S4c的导线键合工序的引线框架LF如图16 所示配置在模具(下模具)KG1上之后，将引线框架LF由模具KG1 和模具(上模具)KG2夹持来固定(夹紧)。此时，引线LD的外 引线部被模具KG1的上表面和模具KG2的下表面夹持，但芯片焊盘 DP、半导体芯片CP、导线BW及引线LD的内引线部配置在模具 KG1、KG2的型腔CAV内。然后，如图17所示，从设于模具KG2 的树脂注入用的浇口(注入口，与后述的图32的浇口GT对应)向 模具KG1、KG2的型腔CAV内导入(充填、注入)封固部MR形 成用的树脂材料MR1。该树脂材料MR1由例如热固性树脂材料等树 脂材料等构成，也能够包含填料等。例如，能够将包含填料的环氧 树脂等用作树脂材料MR1。然后，通过加热等使导入到模具KG1、 KG2的型腔CAV内的树脂材料MR1固化。通过固化了的树脂材料 MR1形成封固部MR。然后，将模具KG1、KG2起模，将形成有封 固部MR的引线框架LF取出。由此，得到上述图14及图15所示的 构造体。
像这样，能够进行步骤S4d的模塑工序。
所形成的封固部MR具有树脂注入痕迹GTK(参照图14)。该 树脂注入痕迹GTK在步骤S4d的模塑工序中，与将封固部MR形成 用的树脂材料MR1注入到模具KG1、KG2的型腔CAV内时的、树 脂注入用的浇口(注入口)的痕迹对应。因此，封固部MR中的树 脂注入痕迹GTK的形成位置与为了形成该封固部MR而将树脂材料 MR1注入到模具KG1、KG2的型腔CAV内时的、树脂材料MR1的 注入位置(树脂注入用的浇口的位置)对应。
接着，在根据需要对从封固部MR露出的引线LD的外引线部实 施了镀敷处理之后，在封固部MR的外部，将引线LD及悬垂引线 TL在规定位置切断而从引线框架LF的框架主体分离(图7的步骤 S4e)。
接着，如图18及图19所示，对从封固部MR突出的引线LD的 外引线部进行折曲加工(引线加工、引线成形)(图7的步骤S4f)。 图18对应于步骤S4f的引线加工工序完成了的阶段下的俯视图，图 19大致对应于图18的A-A线的剖视图。
像这样，通过进行步骤S4a～S4f，进行了上述步骤S4的半导体 器件PKG的组装工序。由此，制造出半导体器件PKG。
接着，进行半导体器件PKG的测试(检查)(图6的步骤S5)。 在步骤S5的测试工序中，进行各种测试，若是不合格品则筛选除去。 步骤S5的测试工序能够通过例如将半导体器件PKG的外部端子即 引线LD插入到测试用的插口中进行电气试验等来进行。
然后，将半导体器件PKG出货(图6的步骤S6)。
＜关于研究背景＞
接下来，说明本发明人所进行的研究的背景。
作为半导体器件，例如通用的微型计算机产品等根据顾客需求 和用途而需要多种半导体封装产品。但是，若按每种半导体封装产 品来改变半导体封装产品中包含的半导体芯片，则会产生使半导体 芯片的种类与半导体封装产品的种类数量一致的必要，因此对于半 导体芯片的设计和制造产生巨大负担，导致半导体芯片和使用该半 导体芯片的半导体封装的制造成本增大。
因此，研究了使用共通的半导体芯片(与上述半导体芯片CP对 应)来制造多种半导体封装产品。例如，研究了使用共通的半导体 芯片来制造管脚数(端子数)不同的多种半导体封装产品。列举一 例，使用共通的半导体芯片来制造100管脚的半导体封装产品、144管脚的半导体封装产品、176管脚的半导体封装产品、和224管脚的 半导体封装产品。此外，半导体封装的管脚数与该半导体封装所具 有的外部端子(例如引线)的数量对应。
在使用共通的半导体芯片(以下，称为共通芯片)来制造管脚 数不同的多种半导体封装产品的情况下，与管脚数最多的半导体封 装产品的管脚数相应地来设计共通芯片的焊盘(与上述焊盘电极PD 对应)的数量。
因此，在制造224管脚的半导体封装产品的情况下，共通芯片 的224个焊盘全部是有效焊盘，但在制造100管脚、144管脚或176 管脚的半导体封装产品的情况下，共通芯片的224个焊盘中混杂着 有效焊盘和无效焊盘(未使用焊盘)。共通芯片中的有效焊盘经由 导线与外部端子(引线)电连接。在此，共通芯片中的有效焊盘是 能够在与共通芯片的外部(例如，搭载有本半导体封装产品的母板 (mother board)或其他半导体封装产品等)之间传递信号的焊盘。 共通芯片中的无效焊盘强制地处于不能通过共通芯片内的电路而在 与外部(共通芯片的外部)之间传递信号的状态(无效状态或关闭 状态)。
通过使用共通芯片来制造管脚数不同的多种半导体封装产品， 对于制造管脚数不同的多种半导体封装产品无需改变半导体芯片的 种类，因此能够降低半导体芯片和使用该半导体芯片的半导体封装 的制造成本。
当以像这样使用共通芯片来制造管脚数不同的多种半导体封装 产品为前提时，除了制造最大管脚数(在此为224管脚)的半导体 封装产品的情况以外，在共通芯片的224个焊盘中会产生无效焊盘 (未使用焊盘)。
另外，当制造半导体封装时，在进行导线键合工序而用导线将 半导体芯片的焊盘与外部端子连接后，进行将这些半导体芯片、导 线及外部端子用树脂封固的模塑工序。具体地说，在导线键合工序 后，将半导体芯片、导线及外部端子配置到模塑用模具(与上述模具KG1、KG2对应)的型腔内之后，向该型腔内注入模塑用的树脂 材料(与上述树脂材料MR1对应)，通过使注入的树脂材料固化， 来形成树脂封固部(与上述封固部MR对应)。半导体芯片及导线、 和外部端子的一部分由树脂封固部封固而被保护。
在将模塑用的树脂材料注入到模塑用模具的型腔内时，存在注 入的树脂材料与导线碰撞而导致该导线变形、变形了的导线与其相 邻的导线接触的可能性。以下将在树脂封固工序(模塑工序)中， 注入到模塑用模具的型腔内的树脂材料与导线碰撞而使导线变形的 现象称为“导线窜动”。导线窜动是在注入到模塑用模具的型腔内的 树脂材料高速地与导线碰撞时产生的，碰撞时的树脂材料的速度越 快则越容易产生。若在产生导线窜动而相邻的导线彼此接触的状态 下使树脂材料固化，则成为相邻的导线彼此短路的状态，因此需要 在半导体封装的制造后的检查中除去，会导致半导体封装的制造成 品率降低、半导体封装的制造成本增加。
图20及图21是示意地表示使用共通芯片来制造半导体封装产 品的情况下的进行了导线键合工序的阶段的主要部分俯视图。图20 及图21中，图20对应于使用具有224个焊盘的共通芯片来制造224 管脚的半导体封装产品的情况，图21对应于使用具有224个焊盘的 共通芯片来制造100管脚的半导体封装产品的情况。此外，在制造 144管脚或176管脚的半导体封装产品的情况下，基本考虑方式与图 21相同。
在图20及图21中，示出了共通芯片的224个焊盘(与上述焊 盘电极PD对应)中的一部分焊盘(在此为标注了附图标记P1～P10 的10个焊盘)。在图20的情况下，所示的10个焊盘P1～P10全部 是有效焊盘，分别经由导线W1(与上述导线BW对应)与对应的引 线(与上述引线LD对应，在图20中未图示)连接。在图21的情况 下，10个焊盘P1～P10中，5个焊盘P1、P2、P3、P9、P10是有效 焊盘，分别经过导线W1(与上述导线BW对应)与对应的引线(与 上述引线LD对应，在图21中未图示)连接，但4个焊盘P4、P5、 P6、P7、P8是无效焊盘，没有对应的引线，因此没有连接导线。也 就是说，与图20的情况相比，图21的情况下引线的数量(管脚数) 更少，相应地，在共通芯片的焊盘中会产生无效焊盘(未使用焊盘)。
在图20的情况下，共通芯片的焊盘P1～P10全部是有效焊盘， 分别经由导线W1与对应的引线连接，因此相邻的导线W1间的间隔 比较小。在这种状态下进行树脂封固工序的情况下，难以产生导线 窜动。这是因为，注入到模具的型腔内的树脂材料沿着图20箭头所示的树脂行进方向YG1行进，虽然依次碰撞于与焊盘P1～P10连接 的10条导线W1，但每次碰撞于导线W1后行进的势头减弱，所以 在碰撞于任一导线W1时，树脂材料的速度不会是那么快，从而导 线W1难以变形。
另一方面，在图21的情况下，P1、P2、P3、P9、P10是有效焊 盘，分别经由导线W1与对应的引线连接，但焊盘P4～P8是无效焊 盘(未使用焊盘)，没有对应的引线，因此没有连接导线。因此， 在图21的情况下，在与焊盘P1、P2、P3、P9、P10连接的5条导线 W1中，与焊盘P9连接的导线W1a和与焊盘P3连接的导线W1b之 间的间隔变得相当大。在这种状态下进行树脂封固工序的情况下， 在与焊盘P3连接的导线W1b中，容易产生导线窜动。参照图22说 明该情况。图22是在图21的状态下进行树脂封固工序的情况的说 明图。
注入到模具的型腔内的树脂材料沿着图21的树脂行进方向 YG1、YG2、YG3行进，依次碰撞于与焊盘P1、P2、P3、P9、P10 连接的5条导线W1。此时，由于从导线W1a到导线W1b为止的距 离大，所以在碰撞于与焊盘P9连接的导线W1a后朝向与焊盘P3连 接的导线W1b流动的树脂材料在碰撞到导线W1b之前会加速，以相 当快的速度与导线W1b碰撞而使导线W1b变形，导致导线W1b产 生导线窜动。若导线W1b变形而与相邻的导线W1c接触，则导致与 焊盘P3连接的导线W1b和与焊盘P2连接的导线W1c发生电短路， 因此半导体器件的制造成品率降低。
作为导线窜动对策的有效手法，具有增大半导体芯片中的焊盘 的间隔(间距)的手法，将该手法称为第1手法。在第1手法中， 若将焊盘的间隔(间距)增大，则相邻的导线彼此的间隔也必然变 大，因此即使发生导线窜动而导线变形，该变形了的导线也难与相 邻的导线接触，导线窜动难以导致导线短路。因此，与其说第1手 法有效地抑制导线窜动的发生，更不如说第1手法是抑制发生导线 窜动时的不良影响(导线彼此的短路)的手法。
图23与对图21的结构适用了第1手法的情况对应。因此，在 图23中，焊盘P1、P2、P3的间隔L1、L2比图21的情况大，由此， 与焊盘P1、P2、P3连接的导线W1d、W1c、W1b的间隔L3、L4也 比图21的情况变大。因此，在图23的情况下，即使发生导线窜动 而导线W1b变形，由于导线W1b与导线W1c之间的间隔L4大，所 以变形了的导线W1b也难以与相邻的导线W1c接触。因此，在图 23的情况下，即使发生导线窜动，也难以导致导线彼此的短路，因 此能够抑制因导线窜动导致的半导体器件的制造成品率的降低。
但是，由于第1手法是在半导体芯片中增大焊盘的间隔(间距) 的手法，因此会导致半导体芯片的尺寸的增大。半导体芯片的尺寸 的增大、即半导体芯片的大型化会导致使用该半导体芯片制造出的 半导体封装的大型化，另外，会导致制造成本增加。
作为导线窜动对策的有效手法，具有在半导体芯片上设置虚设 焊盘并在该虚设焊盘上连接虚设导线的手法，将该手法称为第2手 法。在第2手法中，若在半导体芯片上设置虚设焊盘且在该虚设焊 盘上连接虚设导线，则与虚设导线的配置相应地，与没有配置虚设 导线的情况相比导线(也包含虚设导线)彼此的间隔变小。因此， 在树脂封固工序中，注入到模塑用模具的型腔内的树脂材料与虚设 导线碰撞而减速，与之相应地，与虚设导线的下一导线碰撞时的速 度变慢，导线难以变形。因此，第2手法是抑制发生导线窜动的有 效手法。
图24与对图21的结构适用了第2手法的情况对应。因此，在 图24中，在焊盘P6与焊盘P7之间设置虚设焊盘DM，并用虚设导 线DW将该虚设焊盘DM和引线连接。
在图21及图22的情况下，沿着树脂行进方向YG1行进的树脂 材料在碰撞于导线W1a后，沿着树脂行进方法YG2朝向导线W1b 流动，但由于从导线W1a到导线W1b为止的距离大，所以到碰撞于 导线W1b之前会加速，以相当快的速度与导线W1b碰撞而使导线 W1b变形。
与之相对，在设有虚设焊盘DM及虚设导线DW的图24的情况 下，树脂材料在碰撞于导线W1a后，先碰撞于虚设导线DW之后朝 向导线W1b流动而与导线W1b碰撞。与先碰撞于虚设导线DW而 减速相应地，与在图21及图22的情况下碰撞于导线W1b的树脂材 料的速度相比，在图24的情况下碰撞于导线W1b的树脂材料的速 度更慢。因此，在图24的情况下，与碰撞时的树脂材料的速度变慢 相应地，即使被树脂材料碰撞而导线W1b也难以变形，能够抑制导 线W1b发生导线窜动。因此，能够抑制因导线窜动导致的半导体器 件的制造成品率的降低。
但是，由于第2手法是在半导体芯片中设置虚设焊盘的手法， 所以会导致半导体芯片的尺寸的增大。这是因为，虚设焊盘DM是 以仅能够配置虚设导线DW的方式追加的焊盘，不与共通芯片内的 电路连接，是在电气上完全不需要的焊盘，因此，为了防止导线窜动而追加虚设焊盘DM，会导致半导体芯片的尺寸的增大、即半导体 芯片的大型化。另外，在对共通芯片追加虚设焊盘DM的情况下， 当使用该共通芯片来制造224管脚的半导体封装时，该追加的虚设 焊盘DM是完全不需要的。也就是说，当使用共通芯片来制造100 管脚的半导体封装时，若为了能够防止发生导线窜动而对该共通芯 片追加了虚设焊盘DM，则在使用该共通芯片来制造224管脚的半导 体封装时，追加的虚设焊盘DM会成为妨碍，会导致共通芯片的大 型化。半导体芯片的尺寸的增大、即半导体芯片的大型化会导致使 用该半导体芯片制造出的半导体封装的大型化，另外，会导致制造 成本增加。
也就是说，第1手法及第2手法作为针对导线窜动的对策均是 有效的，但会导致半导体芯片的尺寸的增大，因此违反了近年来强 烈要求的半导体封装的小型化和低成本化的要求。
＜关于半导体芯片的电路结构＞
图25是表示半导体芯片CP的电路结构的电路框图。
如图25所示，半导体芯片CP具有分别与各焊盘电极PD连接 的输入输出电路部(I/O电路部、I/O缓冲电路部)1。半导体芯片 CP还具有控制电路部2、译码电路部3、存储电路部4和内部电路 部5。
在图25中，为了容易理解，示出了4个焊盘电极PD和与其对 应的4个输入输出电路部1，但不限定于此，实际上在半导体芯片 CP上形成有更多数量的焊盘电极PD和与其对应的输入输出电路部 1。如上所述，在使用共通的半导体芯片CP来制造例如100管脚的 半导体封装、144管脚的半导体封装、176管脚的半导体封装和224 管脚的半导体封装的情况下，在半导体芯片CP上形成有224个焊盘 电极PD和与其分别对应的输入输出电路部1。
但是，在半导体芯片CP中，分别对全部焊盘电极PD连接有输 入输出电路部1。因此，在半导体芯片CP上没有设置没有连接对应 的输入输出电路部1的焊盘电极。此外，上述的虚设焊盘DM是在 电气上完全不需要的焊盘，没有连接与输入输出电路部1相当的部 件。因此，在半导体芯片CP上没有形成与上述的虚设焊盘DM相当 的部件。
在半导体芯片CP中，各焊盘电极PD经由与该焊盘电极PD连 接的输入输出电路部1而与内部电路部5连接。即，在各焊盘电极 PD与内部电路部5之间分别夹设有输入输出电路部1。输入输出电 路部1控制焊盘电极PD与内部电路部5之间的信号的传递。即，输 入输出电路部1能够控制从焊盘电极PD输入到半导体芯片CP内的 信号经由输入输出电路部1向内部电路部5的输入、或者从内部电 路部5输出了的信号经由输入输出电路部1从焊盘电极PD向半导体 芯片CP的外部的输出。
控制电路部2与输入输出电路部1连接，并对输入输出电路部1 进行控制。即，通过译码电路部3对存储电路部4中存储的封装信 息(信息)进行译码，基于译码出的封装信息，控制电路部2对输 入输出电路部1进行控制。存储电路部4由例如闪存器这样的非易 失性存储器构成。
具体地说，在半导体芯片CP的存储电路部4中，作为封装信息， 存储有表示使用该半导体芯片CP制造出的半导体封装(PKG)的管 脚数的封装代码(封装信息)。译码电路部3是对从存储电路部4 读出的封装代码进行译码的电路。译码电路部3对从存储电路部4 读出的封装代码进行译码，生成与封装代码所示的管脚数对应的译 码信号，并向控制电路部2输出。控制电路部2基于译码电路部3 的译码信号，对各输入输出电路部1成为启用状态或者强制成为禁 止状态进行切换。当输入输出电路部1被控制电路部2设定成启用 状态时，与该输入输出电路部1连接的焊盘电极PD成为有效焊盘， 能够将从该焊盘电极PD输入的信号经由输入输出电路部1向内部电 路部5传递，或者将从内部电路部5传递来的信号经由输入输出电 路部1从焊盘电极PD向半导体芯片CP的外部输出。当输入输出电 路部1被控制电路部2设定成禁止状态时，与该输入输出电路部1 连接的焊盘电极PD成为无效焊盘(未使用)，无法将从该焊盘电极 PD输入的信号经由输入输出电路部1向内部电路部5传递，且无法 将来自内部电路部5的信号经由输入输出电路部1从焊盘电极PD输 出。
控制电路部2是对输入输出电路部1的各控制端子(输入/输出 启用等)进行选择/控制的电路。另外，控制电路部2在包含于内部 电路部5的CPU(Central Processing Unit：中央处理器)或外围IP (IP核：Intellectual Property core)与输入输出电路部1之间，选择 输入数据或输出数据的传递路径。另外，存储电路部4存储有封装 代码，但也可以还存储有封装代码以外的信息。内部电路部5是在 与半导体芯片CP外部的电路之间经由焊盘电极PD进行信号传递的 电路，包含例如CPU和/或外围IP等。内部电路部5可以包含多个 电路部(电路块)。
另外，在图25中，作为半导体芯片CP所具有的焊盘电极PD， 示出了4个焊盘电极PD1、PD2、PD3、PD4，这些焊盘电极PD1、 PD2、PD3、PD4设想是沿着半导体芯片CP的四边(上述图3所示 的边SD1、SD2、SD3、SD4)的某一条边排列地配置的焊盘电极PD。 即，焊盘电极PD1、PD2、PD3、PD4在半导体芯片CP的表面上， 沿着上述边SD1、SD2、SD3、SD4中的某一条边，按焊盘电极PD1、 PD2、PD3、PD4的顺序配置。因此，焊盘电极PD2、PD3配置在焊 盘电极PD1与焊盘电极PD4之间，焊盘电极PD2、PD3中，焊盘电 极PD2位于接近焊盘电极PD1的一侧，焊盘电极PD3位于接近焊盘 电极PD4的一侧。即，焊盘电极PD2位于焊盘电极PD3与焊盘电极 PD1之间，焊盘电极PD3位于焊盘电极PD4与焊盘电极PD2之间。
对1个焊盘电极PD设置1个输入输出电路部1。将对焊盘电极 PD1设置的输入输出电路部1称为输入输出电路部1a，将对焊盘电 极PD2设置的输入输出电路部1称为输入输出电路部1b，将对焊盘 电极PD3设置的输入输出电路部1称为输入输出电路部1c，将对焊 盘电极PD4设置的输入输出电路部1称为输入输出电路部1d。在焊 盘电极PD1上连接有输入输出电路部1a，焊盘电极PD1经由该输入 输出电路部1a与内部电路部5连接。另外，在焊盘电极PD2上连接 有输入输出电路部1b，焊盘电极PD2经由该输入输出电路部1b与 内部电路部5连接。另外，在焊盘电极PD3上连接有输入输出电路 部1c，焊盘电极PD3经由该输入输出电路部1c与内部电路部5连 接。另外，在焊盘电极PD4上连接有输入输出电路部1d，焊盘电极PD4经由该输入输出电路部1d与内部电路部5连接。这些情况在后 述的图26～图28中也是一样的。
＜关于半导体器件的结构＞
图26～图28是表示使用图25的半导体芯片CP而制造出半导体 封装(PKG)的情况下的电路结构的电路框图。其中，图26与制造 224管脚的半导体封装(PKG)的情况对应，图27及图28与制造 100管脚、144管脚或176管脚的半导体封装(PKG)的情况对应。 此外，在图27的情况下，不适用本实施方式的技术思想，而在图28 的情况下，适用本实施方式的技术思想。
如上所述，使用一种半导体芯片CP来制造管脚数不同的多种半 导体封装。即，对于制造管脚数不同的多种半导体封装，将半导体 芯片共通化，该共通的半导体芯片与半导体芯片CP对应。在此，列 举使用半导体芯片CP来制造224管脚的半导体封装、176管脚的半导体封装、144管脚的半导体封装和100管脚的半导体封装的情况为 例进行说明。如上所述，半导体封装的管脚数与该半导体封装所具 有的外部端子(在此为引线LD)的数量对应。
首先，说明图26的情况。
在图26的情况下，在能够使用共通的半导体芯片CP制造的多 种半导体封装中，与使用该共通的半导体芯片CP制造出具有最大管 脚数的半导体封装(在此为224管脚的半导体封装)的情况对应。 该情况下，半导体芯片CP所具有的多个焊盘电极PD全部成为有效 焊盘，并分别经由导线BW与引线LD电连接。这是因为，在能够 使用共通的半导体芯片CP制造的多种半导体封装中，与具有最大管 脚数的半导体封装(在此为224管脚的半导体封装)相应地来设计 半导体芯片CP所具有的焊盘电极PD的数量。在使用半导体芯片 CP制造出224管脚的半导体封装的情况下，半导体芯片CP的焊盘 电极PD与引线LD一一对应，半导体芯片CP的各焊盘电极PD分 别经由导线BW与半导体封装PKG的各引线LD电连接。也就是说， 在半导体芯片CP的各焊盘电极PD上连接有各导线BW的一端，该 各导线BW的另一端与各引线LD连接。
在此，有效焊盘与能够经由该焊盘(焊盘电极)向半导体芯片 CP内的电路输入信号或输出来自半导体芯片CP的电路的信号的焊 盘(焊盘电极)对应。在使用半导体芯片CP制造的任意管脚数的半 导体封装中，半导体封装(PKG)的引线LD的数量与半导体芯片 CP中的有效焊盘的数量均一致，半导体芯片CP的各有效焊盘分别 经由导线BW与对应的各引线LD电连接。由此，在使用半导体芯 片CP制造的任意管脚数的半导体封装PKG中，均能够从各引线LD 经由与该引线LD连接的导线BW及有效焊盘向半导体芯片CP内的 电路输入信号，或者从半导体芯片CP内的电路经由有效焊盘及与该 有效焊盘连接的导线BW向引线LD输出信号。
因此，图26所示的4个焊盘电极PD1、PD2、PD3、PD4全部 是有效焊盘，存在分别与其对应的引线LD(LD1、LD2、LD3、LD4)。 即，引线LD1与焊盘电极PD1对应，焊盘电极PD1和引线LD1经 由导线BW1电连接，引线LD2与焊盘电极PD2对应，焊盘电极PD2 和引线LD2经由导线BW2电连接。另外，引线LD3与焊盘电极PD3 对应，焊盘电极PD3和引线LD3经由导线BW3电连接，引线LD4 与焊盘电极PD4对应，焊盘电极PD4和引线LD4经由导线BW4电 连接。在此，导线BW1与将引线LD1与焊盘电极PD1之间相连的 导线BW对应，导线BW2与将引线LD2与焊盘电极PD2之间相连 的导线BW对应，导线BW3与将引线LD3与焊盘电极PD3之间相 连的导线BW对应，导线BW4与将引线LD4与焊盘电极PD4之间 相连的导线BW对应。
在图26的情况下，在引线LD1与半导体芯片CP的内部电路部 5之间，经由导线BW1、焊盘电极PD1及输入输出电路部1a来传递 信号，另外，在引线LD2与半导体芯片CP的内部电路部5之间， 经由导线BW2、焊盘电极PD2及输入输出电路部1b来传递信号。 另外，在引线LD3与半导体芯片CP的内部电路部5之间，经由导 线BW3、焊盘电极PD3及输入输出电路部1c来传递信号，另外， 在引线LD4与半导体芯片CP的内部电路部5之间，经由导线BW4、 焊盘电极PD4及输入输出电路部1d来传递信号。
接下来，说明图27的情况和图28的情况。
图27的情况和图28的情况对应于使用共通的半导体芯片CP制 造出管脚数比能够使用共通的半导体芯片CP制造的多种半导体封 装中的具有最大管脚数的半导体封装(在此为224管脚的半导体封 装)少的半导体封装(在此为176管脚、144管脚或100管脚的半导体封装)的情况。该情况下，半导体芯片CP所具有的焊盘电极PD 中混杂着有效焊盘和无效焊盘(未使用焊盘)。这是因为，在能够 使用共通的半导体芯片CP制造的多种半导体封装中，与具有最大管 脚数(在此为224管脚)的半导体封装相应地来设计半导体芯片CP 所具有的焊盘电极PD的数量，另外，半导体芯片CP中的有效焊盘 的数量由要制造的半导体封装的管脚数确定。若半导体封装的管脚 数少，则即使半导体芯片CP的焊盘电极PD的总数不变，焊盘电极 PD中的有效焊盘的数也会变少，有效焊盘以外的焊盘电极PD成为 无效焊盘(未使用焊盘)。
在图27的情况和图28的情况下，图中所示的4个焊盘电极PD1、 PD2、PD3、PD4中的焊盘电极PD1、PD3、PD4是有效焊盘，而焊 盘电极PD2是无效焊盘(未使用焊盘)。与图26的情况相比，图 27的情况和图28的情况下的引线LD的数量少，半导体芯片CP中 的有效焊盘的数量与引线LD的数量对应。
例如，在将半导体芯片CP的焊盘电极PD的数量设计为224个、 且使用半导体芯片CP来制造224管脚的半导体封装的情况下，半导 体芯片CP的224个焊盘电极PD全部成为有效焊盘。但是，在使用 该半导体芯片CP来制造176管脚的半导体封装产品的情况下，半导体芯片CP的224个焊盘电极PD中的176个焊盘电极PD成为有效 焊盘，剩余的48个焊盘电极PD成为无效焊盘。另外，在使用该半 导体芯片CP来制造144管脚的半导体封装产品的情况下，半导体芯 片CP的224个焊盘电极PD中的144个焊盘电极PD成为有效焊盘， 剩余的80个焊盘电极PD成为无效焊盘。另外，在使用该半导体芯 片CP来制造100管脚的半导体封装产品的情况下，半导体芯片CP 的224个焊盘电极PD中的100个焊盘电极PD成为有效焊盘，剩余的124个焊盘电极PD成为无效焊盘。因此，在制造224管脚的半导 体封装产品的情况(与图26的情况对应)下，半导体芯片CP的焊 盘电极PD全部成为有效焊盘，但在制造100管脚、144管脚或176 管脚的半导体封装的情况(与图27的情况及图28的情况对应)下， 半导体芯片CP的焊盘电极PD中混杂着有效焊盘和无效焊盘。
关于半导体芯片CP的焊盘电极PD中的有效焊盘(在此为焊盘 电极PD1、PD3、PD4)，能够在焊盘电极PD(有效焊盘)与内部 电路部5之间经由输入输出电路部1进行信号传递，另外，有效焊 盘经由导线BW与引线LD电连接。因此，在半导体芯片CP的内部 电路部5与引线LD之间，经由导线BW、有效焊盘(焊盘电极PD1、 PD3、PD4)及输入输出电路部1进行信号传递。
另一方面，关于半导体芯片CP的焊盘电极PD中的无效焊盘(在 此为焊盘电极PD2)，通过控制电路部2来控制夹设在无效焊盘与 内部电路部5之间的输入输出电路部1，使得不能在焊盘电极PD(无 效焊盘)与内部电路部5之间进行信号传递。具体地说，通过译码 电路部3对存储电路部4中存储的信息进行译码，基于译码出的信 息，控制电路部2对输入输出电路部1进行控制，通过控制电路部2 控制夹设在无效焊盘与内部电路部5之间的输入输出电路部1，使得 不能在无效焊盘与内部电路部5之间进行信号传递。因此，半导体 芯片CP中的无效焊盘在半导体器件PKG的工作过程中、即向半导 体器件PKG供给电源电压的期间，被控制成不能从无效焊盘输出来 自半导体芯片CP内的电路的信号、不能将从无效焊盘输入的信号向 半导体芯片CP内的电路传递的状态。也就是说，在半导体芯片CP 中，无效焊盘与在半导体器件PKG的工作过程中被控制成既不能作 为输入用端子发挥功能、也不能作为输出用端子发挥功能的状态的 焊盘电极对应。
而且，在使用半导体芯片CP来制造224管脚的半导体封装的情 况下，在半导体芯片CP的存储电路部4中存储有表示224管脚的半 导体封装的封装信息。该情况下，通过译码电路部3对存储电路部4 中存储的该封装信息进行译码，基于译码出的封装信息，控制电路部2对输入输出电路部1进行控制，全部焊盘电极PD(在此为焊盘 电极PD1、PD2、PD3、PD4)作为有效焊盘而发挥功能。
另一方面，在制造管脚数比224管脚少的、例如100管脚的半 导体封装的情况下，在半导体芯片CP的存储电路部4中存储有表示 100管脚的半导体封装的封装信息。该情况下，通过译码电路部3 对存储电路部4中存储的该封装信息进行译码，基于译码出的封装信息，控制电路部2对输入输出电路部1进行控制，一部分的焊盘 电极PD(在此为焊盘电极PD1、PD3、PD4)作为有效焊盘而发挥 功能，剩余的焊盘电极PD(在此焊盘电极PD2)被设定成无效焊盘。
关于半导体芯片CP中的有效焊盘，能够经由该有效焊盘向半导 体芯片CP内的电路输入信号或经由该有效焊盘输出来自半导体芯 片CP的电路的信号。而且，半导体芯片CP中的有效焊盘是应与作 为外部端子的引线LD电连接的焊盘，用于将从该有效焊盘输出的信 号从引线LD向半导体封装的外部输出，或者将从半导体封装的外部 输入到引线LD的信号从有效焊盘向半导体芯片CP内的电路输入。 也就是说，半导体芯片CP中的有效焊盘是在信号的传递路径中使用 的焊盘，换言之，是用于向半导体芯片CP内的电路输入信号或从半导体芯片CP内的电路输出信号的焊盘。
因此，在图27的情况和图28的情况双方下，半导体芯片CP的 有效焊盘(在此为焊盘电极PD1、PD3、PD4)分别经由导线BW(BW1、 BW3、BW4)与对应的各引线LD(LD1、LD3、LD4)电连接。具 体地说，焊盘电极PD1和引线LD1经由导线BW1电连接，焊盘电 极PD3和引线LD3经由导线BW3电连接，焊盘电极PD4和引线LD4 经由导线BW4电连接。也就是说，关于焊盘电极PD1、PD3、PD4、 与其对应的引线LD1、LD3、LD4、以及将它们连接的导线BW1、 BW3、BW4之间的连接关系，在图26的情况、图27的情况和图28 的情况下是一样的。
因此，引线LD1、LD3、LD4与半导体芯片CP的内部电路部5 之间的信号的传递路径在图26的情况、图27的情况和图28的情况 下是一样的。即，在引线LD1与半导体芯片CP的内部电路部5之 间，经由导线BW1、焊盘电极PD1及输入输出电路部1a来传递信 号。另外，在引线LD3与半导体芯片CP的内部电路部5之间，经 由导线BW3、焊盘电极PD3及输入输出电路部1c来传递信号。另 外，在引线LD4与半导体芯片CP的内部电路部5之间，经由导线 BW4、焊盘电极PD4及输入输出电路部1d来传递信号。由此，能够 从各引线LD(LD1、LD3、LD4)经由与该引线LD连接的导线BW (BW1、BW3、BW4)及有效焊盘，向半导体芯片CP内的电路输 入信号，或者，从半导体芯片CP内的电路经由有效焊盘及与该有效 焊盘连接的导线BW(BW1、BW3、BW4)向引线LD输出信号。
像这样，在图26的情况、图27的情况和图28的情况中的任一 情况下，引线LD均作为半导体封装的外部端子而发挥功能，在半导 体芯片CP的内部电路部5与各引线LD之间，经由导线BW、有效 焊盘(焊盘电极PD)及输入输出电路部1进行信号传递。
但是，与图26的情况相比，在图27的情况和图28的情况下， 作为外部端子的引线LD的数量少，不存在与焊盘电极PD2对应的 引线LD2。对此予以反映，在图26的情况下，焊盘电极PD2是有效 焊盘，但在图27的情况和图28的情况下，焊盘电极PD2是无效焊 盘(未使用焊盘)。而且，在图27的情况下，在无效焊盘(焊盘电 极PD2)上没有导线BW连接，但在图28的情况下，在无效焊盘(焊 盘电极PD2)上也连接有导线BW5的一端，该导线BW5的另一端 与引线LD3连接。即，在图28的情况下，在引线LD3上连接有2 条导线BW3、BW5各自的一端，其中的一条导线BW3的另一端与 半导体芯片CP的有效焊盘(焊盘电极PD3)连接，另一条导线BW5的另一端与半导体芯片CP的无效焊盘(焊盘电极PD2)连接。在此， 导线BW5与将引线LD3和焊盘电极PD2之间相连的导线BW对应。
因此，在图28的情况下，作为引线LD3与半导体芯片CP之间 的连接路径，存在将引线LD3经由导线BW3与半导体芯片CP的焊 盘电极PD3(有效焊盘)连接的路径、和将引线LD3经由导线BW5 与半导体芯片CP的焊盘电极PD2(无效焊盘)连接的路径。
但是，在引线LD3与半导体芯片CP之间传递信号的路径是经 由导线BW3将半导体芯片CP的焊盘电极PD3(有效焊盘)和引线 LD3连接的路径。经由导线BW5将半导体芯片CP的焊盘电极PD2 (无效焊盘)和引线LD3连接的路径不作为在半导体芯片CP与引 线LD3之间传递信号的路径而发挥功能。这是因为，与焊盘电极PD2 (无效焊盘)连接的输入输出电路部1b通过控制电路部2而被强制 固定为不能传递信号的状态，由此，焊盘电极PD2(无效焊盘)无 法作为信号的传递路径起到帮助。
也就是说，将图27的情况与图28的情况相比，在图28的情况 下，在追加有将半导体芯片CP的无效焊盘和引线LD3连接的导线 BW5的方面与图27的情况不同，但该导线BW5不作为半导体芯片 CP与引线LD3之间的信号的传递路径而发挥功能，是在电气上没有 意义的导线。但是，在本实施方式中，为了抑制或防止上述的导线 窜动，如图28所示，追加了电气上没有意义的导线BW5。即，与图 27的情况相比，在图28的情况下，通过追加电气上没有意义的导线 BW5，能够得到抑制或防止上述的导线窜动的发生的效果。
即，在图27的情况下，在树脂封固工序(上述步骤S4d也与模 塑工序对应)中，注入到模具KG1、KG2的型腔CAV内的树脂材 料MR1沿着图27的箭头所示的树脂行进方向YG4行进，依次与导 线BW1、导线BW3及导线BW4碰撞。此时，由于反映了在作为无 效焊盘的焊盘电极PD2上没有连接导线BW而导线BW1与导线 BW3之间的间隔变大，所以碰撞于导线BW1之后朝向导线BW3流 动的树脂材料MR1在碰撞到导线BW3之前显著加速，以相当快的 速度与导线BW3碰撞。由此，导线BW3发生变形，担心导线BW3 会发生导线窜动。其会导致半导体封装的制造成品率的降低。
与之相对，在图28的情况下，在树脂封固工序(上述步骤S4d 也与模塑工序对应)中，注入到模具KG1、KG2的型腔CAV内的 树脂材料MR1沿着图28的箭头所示的树脂行进方向YG5行进，依 次与导线BW1、导线BW5、导线BW3及导线BW4碰撞。此时，碰 撞于导线BW1之后朝向导线BW3流动的树脂材料MR1先与配置于 导线BW1与导线BW3之间的导线BW5碰撞之后，朝向导线BW3 流动而与导线W3碰撞。与先碰撞于导线BW5而减速相应地，与在 图27的情况下碰撞于导线BW3的树脂材料MR1的速度相比，在图 28的情况下碰撞于导线BW3的树脂材料MR1的速度变得更慢。因 此，在图28的情况下，与碰撞时的树脂材料MR1的速度变慢相应地，即使被树脂材料MR1碰撞导线BW3也难以发生变形，能够抑 制或防止导线BW3发生导线窜动。
另外，考虑树脂行进方向与上述树脂行进方向YG5相反的情况。 该情况下，在图28中，在树脂封固工序中注入到模具KG1、KG2 的型腔CAV内的树脂材料MR1沿着树脂行进方向YG6行进，依次 与导线BW4、导线BW3、导线BW5及导线BW1碰撞。此时，碰撞 于导线BW3之后而朝向导线BW1流动的树脂材料MR1在先与配置 于导线BW3与导线BW1之间的导线BW5碰撞之后，朝向导线BW1 流动而与导线BW1碰撞。与先碰撞于导线BW5而减速相应地，与 在图27的情况下碰撞于导线BW1的树脂材料MR1的速度相比，在 图28的情况下碰撞于导线BW1的树脂材料MR1的速度变得更慢。 因此，在图28的情况下，与碰撞时的树脂材料MR1的速度变慢相应地，即使被树脂材料MR1碰撞导线BW1也难以发生变形，能够 抑制或防止导线BW1发生导线窜动。
因此，由于能够抑制或防止导线BW3或导线BW1发生导线窜 动，所以能够抑制或防止因导线窜动导致的半导体器件的制造成品 率的降低。因此，能够提高半导体器件(半导体封装)的制造成品 率。
在本实施方式中，通过导线BW5将半导体芯片CP的无效焊盘 (焊盘电极PD2)与引线LD3之间连接，使不作为信号的传递路径 发挥功能的该导线BW5用于避免作为信号的传递路径而发挥功能的 导线BW3发生导线窜动。
另外，在图27的情况和图28的情况下，在半导体芯片CP中， 焊盘电极PD2是无效焊盘，但在图26的情况下，在半导体芯片CP 中，焊盘电极PD2是有效焊盘。也就是说，由于能够使用半导体芯 片CP来制造管脚数不同的多种半导体封装，所以焊盘电极PD2构 成为能够在有效焊盘与无效焊盘之间切换。因此，即使在使用半导 体芯片CP而制造出例如100管脚的半导体封装的情况下，焊盘电极 PD2是无效焊盘且是电气上不需要的焊盘，但在使用半导体芯片CP 而制造出224管脚的半导体封装的情况下，焊盘电极PD2是有效焊 盘且成为电气上必要的焊盘。因此，即使在制造出的半导体封装中 焊盘电极PD2被用作无效焊盘，在半导体芯片CP的设计、制造方 面，焊盘电极PD2也是必要的焊盘。因此，在图28的情况下，对于焊盘电极PD2，并不是追加了完全不需要的焊盘，而使将其设为设 计上必要的焊盘，半导体芯片CP具有既能够将焊盘电极PD2切换 为有效焊盘也能够将其切换为无效焊盘来使用的电路结构，在半导 体器件PKG中将焊盘电极PD2固定为无效焊盘来使用。
因此，在图28的情况下，即使焊盘电极PD2是无效焊盘且电气 上不需要，但若不在半导体芯片CP上设置焊盘电极PD2，则无法使 用共通的半导体芯片CP来制造224管脚的半导体封装，因此，在图 28的情况下，无法删除焊盘电极PD2。因此，在图28的情况下，即 使存在作为无效焊盘的焊盘电极PD2，该焊盘电极PD2的存在也并 非会导致半导体芯片CP的尺寸增大，从而不会导致半导体芯片CP 的大型化。
像这样，在本实施方式中，在图28的情况下，通过将导线BW5 与作为无效焊盘的焊盘电极PD2连接，而解决了导线窜动的课题， 该手法与参照上述图24说明了的设置虚设焊盘DM的手法不同。
在上述设置虚设焊盘DM的手法中，由于将没有与共通芯片内 的电路连接的焊盘设为虚设焊盘DM，所以在使用追加了该虚设焊盘 DM的共通芯片来制造224管脚的半导体封装时，该追加的虚设焊盘 DM完全变得不需要。因此，会导致半导体芯片的大型化。
与之相对，在本实施方式中，在图28的情况下通过将导线BW5 与半导体芯片CP的焊盘电极PD2连接，而防止了导线窜动，在如 图26那样使用共通的半导体芯片CP来制造224管脚的半导体封装 的情况下，焊盘电极PD2被用作有效焊盘，成为信号的传递路径。 因此，半导体芯片CP的焊盘电极PD2是即使在不考虑防止导线窜 动的课题的情况下也需要的焊盘电极，在利用该焊盘电极PD2来防 止导线窜动的本实施方式中，可以说不会导致半导体芯片CP的尺寸 增大。因此，在本实施方式中，能够实现半导体芯片CP的小型化， 能够实现使用该半导体芯片CP制造出的半导体封装的小型化，另 外，能够实现制造成本降低。
像这样，研究了使用共通的半导体芯片来制造管脚数不同的多 种半导体封装，注意到在制造最大管脚数的半导体封装时不会产生 导线窜动的课题，但在制造管脚数少的半导体封装时，因产生无效 焊盘(未使用焊盘)而会产生导线窜动的课题，正是因为注意到该 情况而得到了本实施方式。而且，在制造会发生导线窜动的课题的 管脚数少的半导体封装时，利用必然会产生的无效焊盘，在该无效 焊盘(焊盘电极PD2)上连接导线(BW5)的一端，将该导线(BW5) 的另一端与引线(LD3)连接，由此解决了导线窜动的课题。由此， 能够抑制或防止导线窜动，从而能够提高半导体器件(半导体封装) 的制造成品率，并且能够谋半导体芯片的小型化、和使用该半导体 芯片制造的半导体器件(半导体封装)的小型化。
另外，在本实施方式中，一端连接于无效焊盘(在此为焊盘电 极PD2)的导线BW(在此为导线BW5)的另一端与经由导线BW 电连接于有效焊盘的引线LD(在此引线LD3)连接。也就是说，防 止导线窜动用的导线(在此为导线BW5)的一端与无效焊盘连接， 另一端与成为信号的传递路径的引线LD(在此为引线LD3)连接。 因此，对于设置防止导线窜动用的导线(在此为导线BW5)，不仅 可以不必追加上述虚设焊盘DM那样的不需要的焊盘电极，也不必追加不需要的引线。通过不必追加不需要的引线，能够实现半导体 封装(PKG)的小型化。另外，通过不必追加不需要的引线，能够 使用通用的引线框架来制造半导体封装(PKG)，因此也能够实现 制造成本降低。
另外，在本实施方式中，以使用共通的半导体芯片CP来制造管 脚数不同的多种半导体封装为前提，因此，半导体芯片CP的各焊盘 电极PD构成为与半导体芯片CP内的电路(内部电路部5)连接， 能够在有效焊盘与无效焊盘之间进行切换。
图29是用于说明对焊盘电极PD是成为有效焊盘还是成为无效 焊盘进行切换的具体手法的电路图。另外，图30是表示在图29中 由虚线包围的区域RG1的结构例的说明图。图29将上述图25的一 部分抽取出并更具体地示出，在图29中，双点划线所包围的部分包 含于上述图25中的控制电路部2。
在各焊盘电极PD上分别连接有输入输出电路部1，经由该输入 输出电路部1将焊盘电极PD和内部电路部5连接。由于在焊盘电极 PD与内部电路部5之间夹设有输入输出电路部1，因此能够通过输 入输出电路部1来控制焊盘电极PD与内部电路部5之间的信号传递。
控制电路部2相对于各输入输出电路部1而具有选择电路(多 路复用器：multiplexer)2a、2b、2c、2d。具体地说，如图29所示， 在内部电路部5与输入输出电路部1的输出侧的控制端子之间，多 级地连接有选择电路2a和选择电路2b，选择电路2b设在接近输入 输出电路部1的一侧。另外，在内部电路部5与输入输出电路部1 的输入侧的控制端子之间，多级地连接有选择电路2c和选择电路2d， 选择电路2d设在接近输入输出电路部1的一侧。
在选择电路2a中输入来自内部电路部5的信号(11)和接地电 位，其中的一方被输出而向选择电路2b输入。在选择电路2a中没 有输入选择信号的期间，选择电路2a输出接地电位，当在选择电路 2a中输入有选择信号(信号12)时，选择电路2a输出从内部电路 部5输入的信号(11)。
在选择电路2b中输入有选择电路2a的输出和接地电位，其中的 一方被输出而向输入输出电路部1的输出侧的控制端子输入。在选 择电路2b中没有输入选择信号的期间，选择电路2b输出来自选择 电路2a的输入，当在选择电路2b中输入有选择信号(来自译码电路部3的译码信号)时，选择电路2b输出接地电位。选择电路2b 的输出向输入输出电路部1的输出侧的控制端子(输出用电路部的 控制端子)输入。在输入输出电路部1的输出侧的控制端子中供给 有接地电位的期间，输入输出电路部1处于不能从内部电路部5经 由输入输出电路部1向焊盘电极PD传递信号的状态。
在选择电路2c中输入有来自内部电路部5的信号(14)和接地 电位，其中的一方被输出而向选择电路2d输入。在选择电路2c中 没有输入选择信号的期间，选择电路2c输出接地电位，当在选择电 路2c中输入有选择信号(信号15)时，选择电路2c输出从内部电 路部5输入的信号(14)。
在选择电路2d中输入有选择电路2c的输出和接地电位，其中的 一方被输出而向输入输出电路部1的输入侧的控制端子输入。在选 择电路2d中没有输入选择信号的期间，选择电路2d输出来自选择 电路2c的输入，当在选择电路2d中输入有选择信号(来自译码电路部3的译码信号)时，选择电路2d输出接地电位。选择电路2d 的输出向输入输出电路部1的输入侧的控制端子(输入用电路部的 控制端子)输入。在输入输出电路部1的输出侧的控制端子中供给 有接地电位的期间，输入输出电路部1处于不能从内部电路部5经 由输入输出电路部1向焊盘电极PD传递信号的状态。
在图29中，当从包含于内部电路部5的CPU或外围IP等向选 择电路2a输入信号11来作为控制信号(输入输出电路部1的控制 信号)、且向该选择电路2a输入信号12来作为选择信号(功能选 择信号)时，从选择电路2a输出信号11并向选择电路2b输入。此 时，若来自译码电路部3的信号(译码信号)没有作为选择信号输 入到选择电路2b，则输入到选择电路2b的信号11从选择电路2b 输出并向输入输出电路部1的输出侧的控制端子输入，输入输出电 路部1成为能够从内部电路部5经由输入输出电路部1向焊盘电极 PD传递信号的状态。在该状态下，从内部电路部5经由输入输出电 路部1向焊盘电极PD传递信号13(输出信号)，进一步经由与该 焊盘电极PD连接的导线BW及引线LD向半导体器件PKG的外部 输出。像这样，能够从半导体芯片CP的内部电路部5经由输入输出 电路部1向焊盘电极PD传递信号13(输出信号)，并从该焊盘电 极PD输出。
输入也与输出基本相同。即，在图29中，当从包含于内部电路 部5的CPU或外围IP等向选择电路2c输入信号14来作为控制信号 (输入输出电路部1的控制信号)、且向该选择电路2c输入信号15 来作为选择信号(功能选择信号)时，从选择电路2c输出信号14 并向选择电路2d输入。此时，若来自译码电路部3的信号(译码信 号)没有作为选择信号输入到选择电路2d，则输入到选择电路2d 的信号14从选择电路2d输出并向输入输出电路部1的输入侧的控 制端子输入，输入输出电路部1成为能够从焊盘电极PD经由输入输 出电路部1向内部电路部5传递信号的状态。在该状态下，经由引 线LD及导线BW传递来的信号16(输入信号)被输入到焊盘电极 PD，并经由输入输出电路部1向内部电路部5传递。像这样，能够 将从焊盘电极PD输入的信号16(输入信号)向半导体芯片CP的内 部电路部5传递。
控制电路部2是对来自包含于内部电路部5的CPU或外围IP等 的写数据、输入/输出启用信号、或来自焊盘电极PD的读数据的路 径(传递路径)进行选择/控制的电路。
但是，当来自译码电路部3的信号(译码信号)被输入到选择 电路2b、2d时，无论在选择电路2b、2d中是否输入有信号11、14， 均从选择电路2b、2d输出接地电位，从选择电路2b、2d输出的接 地电位向输入输出电路部1的输出侧的控制端子及输入侧的控制端 子输入。当接地电位被输入到输入输出电路部1的输出侧的控制端 子及输入侧的控制端子时，输入输出电路部1成为不能在内部电路 部5与焊盘电极PD之间经由输入输出电路部1传递信号的状态。当 成为该状态时，无法从焊盘电极PD输出信号，且即使向焊盘电极 PD输入信号，也无法向内部电路部5传递。也就是说，输入输出电 路部1和与其连接的焊盘电极PD无法作为信号的传递路径而发挥功 能，该焊盘电极PD成为无效焊盘。
也就是说，当在选择电路2b、2d中输入有来自译码电路部3的 信号时，该选择电路2b、2d所连接的输入输出电路部1强制成为禁 止状态，与该输入输出电路部1连接的焊盘电极PD成为无效焊盘。 另一方面，若在选择电路2b、2d没有输入来自译码电路部3的信号， 则该选择电路2b、2d所连接的输入输出电路部1能够作为通常的输 入输出电路而发挥功能，因此与该输入输出电路部1连接的焊盘电 极PD成为有效焊盘。因此，能够根据来自译码电路部3的信号，通 过控制电路部2对焊盘电极PD是成为有效焊盘还是成为无效焊盘进 行切换。
更具体地说明该有效焊盘与无效焊盘的切换。
表示使用半导体芯片CP制造的半导体封装的管脚数的封装代 码(封装信息)被存储于该半导体芯片CP的存储电路部4中。因此， 在用于224管脚的半导体封装的半导体芯片CP的存储电路部4中， 存储有表示224管脚的封装代码，另外，在用于176管脚的半导体 封装的半导体芯片CP的存储电路部4中，存储有表示176管脚的封 装代码。另外，在用于144管脚的半导体封装的半导体芯片CP的存 储电路部4中，存储有表示144管脚的封装代码，另外，在用于100 管脚的半导体封装的半导体芯片CP的存储电路部4中，存储有表示 100管脚的封装代码。存储电路部4中存储的封装代码是例如8位的 代码，但不限定于8位，也可以是例如2位或4位。
存储电路部4中存储的封装代码被输入到译码电路部3，由译码 电路部3进行译码。译码电路部3对控制电路部2输出与从存储电 路部4输入的封装代码相应的信号(译码信号)。
在此，在封装代码示出100管脚的情况下，将译码电路部3对 控制电路部2输出的信号(译码信号)设为pkg100。另外，在封装 代码示出144管脚的情况下，将译码电路部3对控制电路部2输出 的信号(译码信号)设为pkg144。另外，在封装代码示出176管脚 的情况下，将译码电路部3对控制电路部2输出的信号(译码信号) 设为pkg176。
在封装代码示出224管脚的情况下，译码电路部3不对控制电 路部2输出信号(向选择电路2b、2d输入的译码信号)。这是因为， 在封装代码示出224管脚的情况下，半导体芯片CP所具有的多个焊 盘电极PD全部是有效焊盘，因此不存在要通过控制电路部2强制禁止的输入输出电路部1及焊盘电极PD。
在此，在图29中，考虑虚线所包围的区域RG1的结构是图30 的(a)的结构的情况。当从译码电路部3向逻辑电路部(OR电路、 OR逻辑电路)2e输入pkg100、pkg144及pkg176中的某一信号时， 从逻辑电路部2e输出该信号并作为选择信号向选择电路2b、2d输 入。该情况下，如上所述，从选择电路2b、2d输出接地电位，该接 地电位向输入输出电路部1的输出侧的控制端子及输入侧的控制端 子输入，该输入输出电路部1强制成为禁止状态，与该输入输出电 路部1连接的焊盘电极PD成为无效焊盘。
因此，适用了图30的(a)的结构的焊盘电极PD在制造224管 脚的半导体封装的情况下成为有效焊盘，但在制造100管脚、144 管脚及176管脚中的任一管脚数的半导体封装的情况下成为无效焊 盘。
另外，在图29中，考虑虚线所包围的区域RG1的结构是图30 的(b)的结构的情况。该情况下，当从译码电路部3向逻辑电路部 2e输入pkg100及pkg144中的某一信号时，从逻辑电路部2e输出该 信号并作为选择信号向选择电路2b、2d输入。该情况下，如上所述， 从选择电路2b、2d输出接地电位，该接地电位向输入输出电路部1 的输出侧的控制端子及输入侧的控制端子输入，该输入输出电路部1 强制成为禁止状态，与该输入输出电路部1连接的焊盘电极PD成为 无效焊盘。
因此，适用了图30的(b)的结构的焊盘电极PD在制造224管 脚及176管脚中的任一管脚数的半导体封装的情况下成为有效焊盘， 但在制造100管脚及144管脚中的任一管脚数的半导体封装的情况 下成为无效焊盘。
同样地，适用了图30的(c)的结构的焊盘电极PD在制造224 管脚及144管脚中的任一管脚数的半导体封装的情况成为有效焊盘， 但在制造100管脚及176管脚中的任一管脚数的半导体封装的情况 成为无效焊盘。另外，适用了图30的(d)的结构的焊盘电极PD在 制造224管脚及100管脚中的任一管脚数的半导体封装的情况下成 为有效焊盘，在制造144管脚及176管脚中的任一管脚数的半导体 封装的情况下成为无效焊盘。
另外，在图29中，考虑由虚线包围的区域RG1的结构是图30 的(e)的结构的情况。该情况下，当从译码电路部3输出pkg100 的信号时，该信号作为选择信号向选择电路2b、2d输入。该情况下， 如上所述，从选择电路2b、2d输出接地电位，该接地电位向输入输 出电路部1的输出侧的控制端子及输入侧的控制端子输入，该输入 输出电路部1强制成为禁止状态，与该输入输出电路部1连接的焊 盘电极PD成为无效焊盘。
因此，适用了图30的(e)的结构的焊盘电极PD在制造224管 脚、176管脚及144管脚中的任一管脚数的半导体封装的情况下成为 有效焊盘，但在制造100管脚的半导体封装的情况下成为无效焊盘。
同样地，适用了图30的(f)的结构的焊盘电极PD在制造224 管脚、176管脚及100管脚中的任一管脚数的半导体封装的情况下成 为有效焊盘，但在制造144管脚的半导体封装的情况下成为无效焊 盘。另外，适用了图30的(g)的结构的焊盘电极PD在制造224 管脚、144管脚及100管脚中的任一管脚数的半导体封装的情况下成 为有效焊盘，但在制造176管脚的半导体封装的情况下成为无效焊 盘。
另外，在图29中，考虑由虚线包围的区域RG1的结构是图30 的(h)的结构的情况，即，没有区域RG1的结构的情况。该情况 下，来自译码电路部3的信号(译码信号)不作为选择信号向选择 电路2b、2d输入。该情况下，焊盘电极PD始终为有效焊盘，而不 会成为无效焊盘。
因此，适用了图30的(h)的结构的焊盘电极PD在制造224管 脚、176管脚、144管脚及100管脚中的任一管脚数的半导体封装的 情况下，均成为有效焊盘。
因此，在使用共通的半导体芯片CP来制造224管脚、176管脚、 144管脚及100管脚的半导体封装的情况下，只要在设计半导体芯片 CP的阶段预先对各焊盘电极PD适用图30的(a)～(h)这八种结 构的某一个，并在制造半导体封装时在存储电路部4中存储封装代码即可。此外，封装代码(封装信息)是与要制造的半导体封装的 管脚数对应的信息(代码)。而且，通过译码电路部3对存储电路 部4中存储的封装代码进行译码，基于译码出的封装代码，控制电 路部2对各输入输出电路部1进行控制，能够独立地设定与各输入 输出电路部1分别连接的各焊盘电极PD是有效焊盘还是无效焊盘。
另外，在控制电路部2中，将多个选择电路多级地连接而成的 结构与各输入输出电路部1连接，从译码电路部3输出的信号(译 码信号)向多级地连接的多个选择电路中的最后级的选择电路(与 最接近输入输出电路部1的选择电路对应)输入。例如，在图29的 情况下，在内部电路部5与输入输出电路部1的输出侧之间多级地 连接有选择电路2a和选择电路2b，另外，在内部电路部5与输入输 出电路部1的输入侧之间多级地连接有选择电路2c和选择电路2d。 而且，在输入输出电路部1的输出侧，向多级地连接的选择电路2a、 2b中的最后级的选择电路2b输入从译码电路部3输出的信号。另外， 在输入输出电路部1的输入侧，向多级地连接的选择电路2c、2d中 的最后级(接近输入输出电路部1的一侧)的选择电路2d输入从译 码电路部3输出的信号。
由此，在通过控制电路部2控制输入输出电路部1时，基于从 译码电路部3输出的信号(译码信号)进行的控制(选择)的优先 度变为最高。因此，根据从译码电路部3输出的信号(译码信号)， 能够使输入输出电路部1强制成为禁止状态，由此，能够将与该输 入输出电路部1连接的焊盘电极PD强制设定为无效焊盘。
因此，只要在存储电路部4中预先存储有表示要制造的半导体 封装的管脚数的封装代码，就能够根据该封装代码，将半导体芯片 CP所具有的多个焊盘电极PD中的应成为无效焊盘的焊盘电极PD 强制设定为无效焊盘。只要存储电路部4中存储的封装代码没有被改写，则在半导体芯片CP中被设定为无效焊盘的焊盘电极PD就不 会变为有效焊盘，另外，在半导体芯片CP中被设定为有效焊盘的焊 盘电极PD不会变为无效焊盘。另外，在存储电路部4中写入表示要 制造的半导体封装的管脚数的封装代码后，存储电路部4中存储的 封装代码不会被改写。因此，在半导体芯片CP中被设定为无效焊盘 的焊盘电极PD不会在半导体封装的工作过程中变为有效焊盘，另 外，在半导体芯片CP中被设定为有效焊盘的焊盘电极PD不会在半 导体封装的工作过程中变为无效焊盘。
接下来，说明进行封装代码(封装信息)向存储电路部4的写 入的定时。
在制造半导体器件PKG时，进行封装代码(封装信息)向存储 电路部4的写入，该写入工序优选在上述步骤S3的晶片测试工序或 上述步骤S5的测试工序中进行。
若在进行电气测试的上述步骤S3的晶片测试工序或上述步骤 S5的测试工序中进行封装代码向存储电路部4的写入，则能够容易 且确切地进行封装代码的写入。
在上述步骤S3的晶片测试工序中进行封装代码向存储电路部4 的写入的情况下，优选在测试项目的实施后进行封装代码的写入， 但也能够在测试项目的实施前进行封装代码的写入，或者在测试项 目的实施中途进行封装代码的写入。
另外，在上述步骤S5的测试工序中进行封装代码向存储电路部 4的写入的情况下，优选在测试项目的实施后进行封装代码的写入， 但也能够在测试项目的实施前进行封装代码的写入，或者在测试项 目的实施中途进行封装代码的写入。
在上述步骤S3的晶片测试工序中进行封装代码向存储电路部4 的写入的情况，对应于在步骤S4a中将半导体晶片SW切断(切割) 前进行封装代码向存储电路部4的写入。
在实施了上述步骤S2的晶片加工后，在步骤S4a中将半导体晶 片SW切断前，半导体晶片SW具有多个半导体芯片区域CPR，各 半导体芯片区域CPR具有与上述图25的半导体芯片CP的电路结构 相同的电路结构。在步骤S4a中将半导体晶片SW切断(切割)前 进行封装代码向存储电路部4的写入的情况下，针对半导体晶片SW 的多个半导体芯片区域CPR，在这些多个半导体芯片区域CPR内的 存储电路部4中写入封装代码。此时，利用半导体芯片区域CPR的 焊盘电极PD，从焊盘电极PD向存储电路部4写入封装代码。
在步骤S4a中将半导体晶片SW切断前进行写入封装代码的工 序的情况下，能够针对多个(两个以上，例如32个左右)半导体芯 片区域CPR的存储电路部4一次性地写入封装代码，因此能够缩短 封装代码的写入所需要的时间。由此，能够缩短半导体器件PKG的 制造时间。另外，能够提高半导体器件PKG的生产能力，能够降低 半导体器件的制造成本。
在上述步骤S5的测试工序中进行封装代码向存储电路部4的写 入的情况，对应于在树脂封固工序(与上述步骤S4d对应)后进行 封装代码向存储电路部4的写入。即，对应于在上述步骤S4d中形 成了上述封固部MR后进行封装代码(封装信息)向存储电路部4 的写入。
步骤S5的测试工序在步骤S4的组装工序结束后进行。在步骤 S4的组装工序结束后进行封装代码向存储电路部4的写入工序的情 况下，在半导体器件的制造工序中的各种加热工序之后进行封装代 码向存储电路部4的写入。该情况下，在使封装代码存储到存储电 路部4中之后，不会进行半导体器件的制造工序中的各种加热工序， 因此能够更加提高存储电路部4中存储的封装代码的可靠性。
另外，在半导体器件的制造工序中，在树脂封固工序(与上述 步骤S4d对应)之前进行伴随着比较高的温度下的加热的处理，之 后，半导体芯片CP的温度不那么高。因此，若在树脂封固工序(与 上述步骤S4d对应)之后进行封装代码向存储电路部4的写入工序， 则在使封装代码存储到存储电路部4中之后，对于半导体芯片CP的 温度可以不进行半导体器件的制造工序中的各种加热工序。由此， 能够更加提高存储电路部4中存储的封装代码的可靠性。
另外，在步骤S4的组装工序结束后(也就是说在步骤S5的测 试工序中)进行封装代码向存储电路部4的写入工序的情况下，能 够利用半导体器件PKG的外部端子(在此为引线LD)从该外部端 子(引线LD)向半导体器件PKG中包含的半导体芯片CP内的存储 电路部4写入封装代码。
另外，在进行向存储电路部4写入封装代码的工序之前，存储 电路部4内的封装代码被设定为初始值。初始值的封装代码能够例 如将全部位设为1。另外，若将初始值的封装代码设为表示224管脚 的封装代码，则在制造224管脚以外的管脚数(具体地说100管脚、144管脚或176管脚)的半导体封装的情况下，只要将表示该要制造 的半导体封装的管脚数的封装代码在步骤S3的晶片测试工序或步骤 S5的测试工序中写入到存储电路部4即可。
另外，在本实施方式中，作为使用共通的半导体芯片CP来制造 管脚数互不相同的半导体封装的一例，列举使用共通的半导体芯片 CP来制造224管脚、176管脚、144管脚及100管脚的半导体封装 的情况为例进行了说明。但是，制造的半导体封装的管脚数不限定于224管脚、176管脚、144管脚及100管脚的情况，也能够适用于 使用共通的半导体芯片CP来制造互不相同的任意管脚数的半导体 封装的情况。
另外，作为半导体器件PKG的半导体封装形式，列举QFP形式 的半导体封装为例进行了说明，但不限定于QFP形式，能够适用对 半导体芯片CP的焊盘电极PD连接导线且实施树脂封固而成的各种 半导体封装形式。例如，半导体器件PKG也可以是QFN形式的半 导体封装。另外，也可以如后述的实施方式2那样，是使用了布线 基板的半导体封装。
＜关于主要特征＞
接下来，参照图31说明伴随着上述本实施方式的技术思想的半 导体器件(PKG)的主要特征。图31是概念性表示本实施方式的半 导体器件PKG的说明图。
图31的结构与上述图28的结构对应，但将图28的结构以上位 概念化得到的结构为图31的结构。即，图31中的开关电路部SW 与将上述图28中的输入输出电路部1和控制电路部2合成的结构以 上位概念化得到的结构对应。
如图31所示，本实施方式的半导体器件PKG具有半导体芯片 CP、和配置于半导体芯片CP周围的引线LD3(第1外部端子)。 半导体芯片CP包含内部电路5b(第1内部电路)、内部电路5c(第 2内部电路)和开关电路部SW，在半导体芯片CP的表面(主面) 上形成有焊盘电极PD2(第1电极)和焊盘电极PD3(第2电极)。 在半导体芯片CP中，焊盘电极PD3与内部电路5c电连接，能够在 内部电路5c与焊盘电极PD3之间传递信号。半导体器件PKG还具 有将半导体芯片CP的焊盘电极PD2和引线LD3电连接的导线BW5 (第1导线)、将半导体芯片CP的焊盘电极PD3和引线LD3电连 接的导线BW3(第2导线)、以及将半导体芯片CP、导线BW5和 导线BW3用树脂封固的封固部MR(封固体)。
本实施方式的一个主要特征在于，焊盘电极PD3与内部电路5c 电连接，能够在内部电路5c与焊盘电极PD3之间传递信号。这表示 焊盘电极PD3是能够作为信号的输入或输出的路径而发挥功能的有 效焊盘。因此，能够将从引线LD3经由导线BW3输入到焊盘电极PD3的信号向内部电路5c传递，或者将从内部电路5c传递到焊盘 电极PD的信号从焊盘电极PD3输出并经由导线BW3向引线LD3 传递。
本实施方式的另一主要特征在于，开关电路部SW是能够设定 第1状态和第2状态的电路，其中，在第1状态下，能够在内部电 路5b与焊盘电极PD2之间传递信号，在第2状态下，不能在内部电 路5b与焊盘电极PD2之间传递信号，在半导体器件PKG的工作过 程中，开关电路部SW被固定于第2状态。这表示半导体芯片CP是 能够用于制造多种半导体封装的半导体芯片，并且在半导体器件 PKG中，焊盘电极PD2是既不能作为信号的输入路径发挥功能也不 能作为输出路径发挥功能的无效焊盘。在半导体器件PKG的工作过 程中，由于开关电路部SW被固定于第2状态，所以无法向焊盘电 极PD2输入信号并向内部电路5b传递，并且也无法从内部电路5b 向焊盘电极PD2传递信号并从焊盘电极PD2输出。
如果半导体芯片CP不是能够用于制造多种半导体封装的共通 的半导体芯片，则不需要在半导体芯片CP上设置能够设定第1状态 和第2状态的开关电路部SW(其中，在第1状态下能够在内部电路 5b与焊盘电极PD2之间传递信号，在第2状态下不能在内部电路5b与焊盘电极PD2之间传递信号)。这是因为，在半导体器件PKG的 工作过程中，若被固定于不能在内部电路5b与焊盘电极PD2之间传 递信号的第2状态，则从半导体器件PKG所需要的电路结构的观点 来看，认为可设定能够在内部电路5b与焊盘电极PD2之间传递信号 的第1状态的电路结构(开关电路部SW)对于半导体芯片CP来说 是不需要的电路结构。
与之相对，在本实施方式中，半导体芯片CP具有可设定能够传 递信号的第1状态和不能传递信号的第2状态的开关电路部SW，但 在半导体器件PKG的工作过程中，开关电路部SW被固定于第2状 态。这给出了如下启示：在该半导体器件PKG中半导体芯片CP的 焊盘电极PD2为无效焊盘(未使用焊盘)，但在设计该半导体芯片 CP的阶段也设想了制造将半导体芯片CP的焊盘电极PD2用作有效 焊盘的结构的半导体封装的情况。也就是说，在设计半导体芯片CP 的阶段，设想了将焊盘电极PD2用作有效焊盘的情况和将焊盘电极 PD2用作无效焊盘这两者，能够使用共用的半导体芯片CP来制造种 类不同的半导体封装，在半导体器件PKG中将焊盘电极PD2用作无 效焊盘。
此外，半导体器件PKG的工作过程中是指向半导体器件PKG供 给电源电压的期间，因此与向半导体器件PKG内的半导体芯片CP 供给电源电压的期间对应。因此，在向半导体器件PKG供给电源电 压的期间，开关电路部SW被固定于第2状态。
另外，在没有向半导体器件PKG供给电源电压时，半导体器件 PKG及其内部的半导体芯片CP不工作，不进行信号向半导体芯片 CP内的输入和信号从半导体芯片CP的输出。因此，在半导体器件 PKG中，无论是否供给了电源电压，均不会在内部电路5b与焊盘电 极PD2之间传递信号。
本实施方式的另一其他主要特征在于，在半导体器件PKG中， 不仅形成有将半导体芯片CP的焊盘电极PD3(有效焊盘)和引线 LD3电连接的导线BW3，也形成有将半导体芯片CP的焊盘电极PD2 (无效焊盘)和引线LD3电连接的导线BW5。
如参照上述图20～图22说明那样，能够使用共通的半导体芯片 来制造管脚数不同的半导体封装，在使用该共通的半导体芯片来制 造管脚数少的半导体封装的情况下，会在半导体芯片中因产生无效 焊盘(未使用焊盘)而产生导线窜动的课题。
针对于此，在本实施方式中，通过导线BW3将作为有效焊盘的 焊盘电极PD3和引线LD3连接，并且通过导线BW5将该引线LD3 和作为无效焊盘(未使用焊盘)的焊盘电极PD2连接。通过形成导 线BW5，与没有形成导线BW5的情况相比，能够抑制或防止在形 成封固部MR时发生导线窜动。因此，能够提高半导体器件的制造 成品率。另外，由于设置防止导线窜动用的导线BW5，所以可以不 追加不需要的焊盘电极(与上述虚设焊盘DM对应)，从而能够实现半导体芯片CP的小型化，并实现使用了该半导体芯片的半导体器 件PKG的小型化。另外，能够降低半导体器件的PKG的制造成本。
另外，在本实施方式中，引线LD3和焊盘电极PD3通过导线 BW3而连接，且该引线LD3和焊盘电极PD2通过导线BW5而连接， 但焊盘电极PD2及导线BW5不作为信号的传递路径发挥功能。即， 在引线LD3与半导体芯片CP之间，能够经由焊盘电极PD3及导线 BW3传递信号，但不能经由焊盘电极PD2及导线BW5传递信号。
另外，半导体芯片CP包含存储电路部4，存储电路部4与开关 电路部SW电连接，基于存储电路部4中存储的信息(与上述封装 代码对应)，开关电路部SW被固定于不能在内部电路5b与焊盘电 极PD2之间传递信号的第2状态(参照上述图28及图31)。由于 基于内置在半导体芯片CP中的存储电路部4所存储的信息而开关电 路部SW被固定于第2状态，所以在半导体器件PKG的工作过程中， 能够容易且确切地实现将开关电路部SW始终固定于第2状态。
另外，开关电路部SW包含控制电路部2、和与焊盘电极PD2 连接的输入输出电路部1b(第1输入输出电路部)。而且，基于存 储电路部4中存储的信息，通过控制电路部2对输入输出电路部1b 进行控制，由此，开关电路部SW被固定于第2状态(不能在内部 电路5b与焊盘电极PD2之间传递信号的第2状态)(参照上述图 28及图31)。由此，在半导体器件PKG的工作过程中，能够更容 易且确切地实现将开关电路部SW始终固定于第2状态。
另外，半导体芯片CP还包含译码电路部3，通过译码电路部3 将存储电路部4中存储的信息转换成信号，由译码电路部3转换成 的信号向控制电路部2输入，基于输入到控制电路部2的信号，控 制电路2对输入输出电路部1b进行控制，由此开关电路部SW被固 定于第2状态(参照上述图28及图31)。
另外，在半导体芯片CP的表面(主面)上还形成有焊盘电极 PD1(第3电极)，半导体器件PKG还具有配置在半导体芯片CP 周围的引线LD1(第2外部端子)、以及将焊盘电极PD1和引线LD1 电连接的导线BW1(第3导线)。焊盘电极PD1与半导体芯片CP 的内部电路5a(第3内部电路)电连接，能够在内部电路5a与焊盘 电极PD1之间传递信号。即，焊盘电极PD1是有效焊盘。在俯视下， 焊盘电极PD1、焊盘电极PD2和焊盘电极PD3沿着半导体芯片CP 的表面(主面)的第1边(上述边SD1、SD2、SD3、SD4中的某一 条边)配置，电极PD2配置在焊盘电极PD1与焊盘电极PD3之间。
该情况下，由于焊盘电极PD2配置在焊盘电极PD1与焊盘电极 PD3之间，所以连接于焊盘电极PD2的导线BW5位于连接于焊盘电 极PD1的导线BW1与连接于焊盘电极PD3的导线BW3之间。通过 形成导线BW5，与没有形成导线BW5的情况相比，能够抑制或防 止在形成封固部MR时导线BW1或导线BW3发生导线窜动。
另外，在半导体芯片CP的表面(主面)上还形成有焊盘电极 PD4(第4电极)，半导体器件PKG还具有配置在半导体芯片CP 周围的引线LD4(第3外部端子)、以及将焊盘电极PD4和引线LD4 电连接的导线BW4(第4导线)。焊盘电极PD4与半导体芯片CP 的内部电路5d(第4内部电路)电连接，能够在内部电路5d与焊盘 电极PD4之间传递信号。即，焊盘电极PD4是有效焊盘。在俯视下， 焊盘电极PD1、PD2、PD3、PD4沿着半导体芯片的表面(主面)的 第1边(上述边SD1、SD2、SD3、SD4中的某一条边)配置，电极 PD2配置在焊盘电极PD1与焊盘电极PD3之间，焊盘电极PD3配置 在焊盘电极PD2与焊盘电极PD4之间。
内部电路5a、5b、5c、5d包含于上述内部电路部5，可以彼此 相关，也可以不相关。
另外，也能够考虑如图31那样将开关电路部SW分为开关电路 部SW1、SW2、SW3、SW4。各开关电路部SW1、SW2、SW3、SW4 包含于开关电路部SW，具体地说，分别具有将上述图29所示的控 制电路部2和输入输出电路部1合成那样的结构。该情况下，开关 电路部SW2是能够设定第1状态和第2状态的电路，其中，在第1 状态下，能够在内部电路5b与焊盘电极PD2之间传递信号，在第2 状态下，不能在内部电路5b与焊盘电极PD2之间传递信号，在半导体器件PKG的工作过程中，开关电路部SW2被固定于第2状态。 因此，在半导体器件PKG的工作过程中，开关电路部SW2不会成 为第1状态。
另一方面，开关电路部SW1是能够设定第3状态和第4状态的 电路，其中，在第3状态下，能够在内部电路5a与焊盘电极PD1之 间传递信号，在第4状态下，不能在内部电路5a与焊盘电极PD1之 间传递信号，在半导体器件PKG的工作过程中，开关电路部SW1 能够对第3状态与第4状态进行切换，根据需要进行切换而使用。 同样地，开关电路部SW3是能够设定第5状态和第6状态的电路， 其中，在第5状态下，能够在内部电路5c与焊盘电极PD3之间传递 信号，在第6状态下，不能在内部电路5c与焊盘电极PD3之间传递 信号，在半导体器件PKG的工作过程中，开关电路部SW3能够对 第5状态与第6状态进行切换，根据需要进行切换而使用。同样地， 开关电路部SW4是能够设定第7状态和第8状态的电路，其中，在 第7状态下，能够在内部电路5d与焊盘电极PD4之间传递信号，在 第8状态下，不能在内部电路5d与焊盘电极PD4之间传递信号，在 半导体器件PKG的工作过程中，开关电路部SW4能够对第7状态 与第8状态进行切换，根据需要进行切换而使用。
另外，在图28及图31的情况下，沿着半导体芯片CP的表面(主 面)的第1边，与焊盘电极PD1相邻地配置焊盘电极PD2，与焊盘 电极PD2相邻地配置焊盘电极PD3，在焊盘电极PD1与焊盘电极PD2 之间没有配置焊盘电极PD，在焊盘电极PD2与焊盘电极PD3之间 没有配置焊盘电极PD。作为其他形式，还能够存在沿着半导体芯片 CP的表面(主面)的焊盘电极PD1、PD2、PD3所配置的边，在焊 盘电极PD1与焊盘电极PD2之间及/或焊盘电极PD2与焊盘电极PD3 之间还配置有焊盘电极PD的情况，该焊盘电极PD可以是无效焊盘， 也可以是没有导线BW连接的无效焊盘。
在焊盘电极PD1与焊盘电极PD2之间及/或焊盘电极PD2与焊 盘电极PD3之间还配置有无效焊盘(未使用焊盘)的情况下，若没 有导线BW5则导线BW1、BW3间的间隔变得相当大，导线BW1 或导线BW3发生导线窜动的危险性升高，因此通过配置导线BW5 而产生的导线窜动的防止效果是非常显著的。
另外，封固部MR具有树脂注入痕迹GTK。封固部MR中的树 脂注入痕迹GTK的形成位置与为了形成该封固部MR而将树脂材料 (MR1)注入到模具(KG1、KG2)的型腔(CAV)内时的、树脂 材料(MR1)的注入位置(树脂注入用的浇口GT的位置)对应。优 选与导线BW3相比导线BW5位于接近该树脂注入痕迹GTK的位 置。与导线BW3相比导线BW5位于接近树脂注入痕迹GTK的位置 的情况对应于与连接有导线BW3的焊盘电极PD3相比，连接有导线 BW5的焊盘电极PD2位于更接近树脂注入痕迹GTK的位置。另外， 与导线BW3相比导线BW5位于接近树脂注入痕迹GTK的位置的情 况意味着，在形成封固部MR的树脂封固工序(与上述步骤S4d对 应)中，在向模具(KG1、KG2)的型腔(CAV)内注入封固部MR 形成用的树脂材料(MR1)时，注入的树脂材料(MR1)在与导线 BW5接触后再与导线BW3接触。因此，优选注入的树脂材料(MR1)先与导线BW5接触后再与导线BW3接触。其理由如下。
即，首先，在向模具KG1、KG2的型腔CAV内注入封固部MR 形成用的上述树脂材料MR1时，设想注入的树脂材料MR1会先与 导线BW5接触后再与导线BW3接触的情况。这与在图28及图31 中注入的树脂材料MR1的行进方向为树脂行进方向YG5的情况对 应。该情况下，树脂材料MR1碰撞于导线BW5而减速之后与导线 BW3碰撞，因此能够抑制或防止导线BW3发生变形。另外，即使 树脂材料MR1与导线BW5碰撞而导致导线BW5向导线BW3侧变 形，也不产生不良情况。这是因为，由于导线BW5和导线BW3已 经由引线LD3电连接，所以即使导线BW5向导线BW3侧变形而与 导线BW3接触，也不会产生电气上的不良情况。
另一方面，在向模具KG1、KG2的型腔CAV内注入封固部MR 形成用的树脂材料MR1时，设想注入的树脂材料MR1会先与导线 BW3接触后再与导线BW5接触的情况。这与在图28及图31中注 入的树脂材料MR1的行进方向为树脂行进方向YG6的情况对应。 该情况下，树脂材料MR1碰撞于导线BW5而减速之后与导线BW1 碰撞，因此能够抑制或防止导线BW1发生变形。但是，若树脂材料 MR1与导线BW5碰撞而导致导线BW5向导线BW1侧变形，则担 心导线BW5会与导线BW1接触。由于导线BW5与引线LD3连接、 且导线BW1与引线LD1连接，所以导线BW5与导线BW1接触会 导致引线LD3与引线LD1发生短路，因此需要防止导线BW5与导 线BW1接触。也就是说，导线BW5与导线BW3接触不会产生问题， 但必须防止导线BW5与导线BW1接触。
因此，在树脂封固工序中，在树脂材料MR1依次碰撞于导线 BW1、导线BW5及导线BW3的情况(树脂行进方向YG5的情况) 下，更优选连接于焊盘电极PD2的导线BW5的另一端与引线LD3 连接而不是与引线LD1连接。另一方面，在树脂封固工序中，在树 脂材料MR1依次碰撞于导线BW3、导线BW5及导线BW1的情况 (树脂行进方向YG6的情况)下，更优选连接于焊盘电极PD2的导 线BW5的另一端与引线LD1连接而不是与引线LD3连接。
也就是说，在图28及图31中，能够将一端连接于焊盘电极PD2 的导线BW5的另一端与引线LD3和引线LD1中的某一方连接。而 且，在图28及图31中，在树脂行进方向YG5的情况下，优选一端 连接于焊盘电极PD2的导线BW5的另一端与引线LD3连接，在树 脂行进方向YG6的情况下，优选一端连接于焊盘电极PD2的导线 BW5的另一端与引线LD1连接。
因此，在树脂封固工序中，优选注入的树脂材料(MR1)先与 连接于同一引线LD3的导线BW3、BW5中的导线BW5(与无效焊 盘连接的导线)接触后再与导线BW3(与有效焊盘连接的导线)接 触。因此，优选在制造出的半导体器件PKG中，在连接于同一引线 LD3的导线BW3、BW5中，与导线BW3(与有效焊盘连接的导线) 相比导线BW5(与无效焊盘连接的导线)位于接近树脂注入痕迹GTK 的位置。由此，能够通过设置导线BW5来抑制或防止导线BW1或 导线BW3的导线窜动，并且即使导线BW5发生变形，也能够可靠 地防止因此而导致的不良情况。因此，能够进一步提高半导体器件 的制造成品率。
＜关于对半导体器件的适用例＞
图32是表示上述步骤S4d的树脂封固工序的俯视图，示出与上 述图12相同的平面区域。在图32中，箭头所示的方向与在树脂封 固工序中向模具KG1、KG2的型腔CAV内注入了上述树脂材料MR1 时的、在型腔CAV内行进的树脂材料MR1的行进方向对应。该行 进方向与上述的树脂行进方向YG1、YG2、YG3、YG4、YG5、YG6 对应。在树脂封固工序中，从设于模具(KG1、KG2)的浇口(树脂 注入口)GT向模具(KG1、KG2)的型腔(CAV)内注入封固部 MR形成用的树脂材料MR1。从浇口GT注入到型腔(CAV)内的 树脂材料MR1沿图32的箭头的方向行进，在型腔(CAV)内充填， 然后，通过加热等使树脂材料MR1固化，由此形成了封固部MR。
图33是将图32的一部分放大的局部放大俯视图。为了容易理 解，在图33中，将半导体芯片CP所具有的多个焊盘电极PD中的 成为有效焊盘的焊盘电极PD以白色的方块(□)表示，将成为无效 焊盘(未使用焊盘)的焊盘电极PD以黑色的方块(■)表示。
在图33的情况下，与上述导线BW5对应的防止导线窜动用的 导线设有三处，即，是导线BW5a、导线BW5b和导线BW5c。
首先，说明导线BW5a。
如图32及图33所示，沿着半导体芯片CP的边SD1配置有多 个焊盘电极PD，其中，包含与上述焊盘电极PD1对应的焊盘电极 PD1a、与上述焊盘电极PD2对应的焊盘电极PD2a、和与上述焊盘 电极PD3对应的焊盘电极PD3a。焊盘电极PD1a和焊盘电极PD3a 是有效焊盘，焊盘电极PD2a是无效焊盘，焊盘电极PD2a配置在焊 盘电极PD1a与焊盘电极PD3a之间。焊盘电极PD1a和与上述引线 LD1对应的引线LD1a经由与上述导线BW1对应的导线BW1a而电 连接，焊盘电极PD3a和与上述引线LD3对应的引线LD3a经由与上 述导线BW3对应的导线BW3a而电连接。引线LD1a与引线LD3a 相邻。而且，作为本实施方式的特征，将作为无效焊盘的焊盘电极 PD2a和引线LD3a经由与上述导线BW5对应的导线BW5a而电连 接。因此，成为在导线BW1a与导线BW3a之间配置有导线BW5a 的状态。
通过设置导线BW5a，能够抑制或防止导线BW3a发生导线窜动。 即，由于与导线BW3a相比导线BW5a更接近浇口GT(参照图32)， 所以从浇口GT注入到模具的型腔CAV内的树脂材料MR1先与导 线BW5a接触后再与导线BW3a接触。因此，与碰撞于导线BW5a 而减速相应地，能够使碰撞到导线BW3a时的树脂材料MR1的速度 变慢。由此，能够抑制或防止导线BW3a发生变形而发生导线窜动。 另外，即使在树脂材料MR1碰撞于导线BW5a时导线BW5a向导线BW3a侧变形而与导线BW3a接触，由于导线BW5a和导线BW3a 经由引线LD3a电连接，所以能够防止发生电气上的不良情况。在制 造出的半导体器件PKG中，与导线BW3a相比导线BW5a更接近树 脂注入痕迹GTK。
另外，在焊盘电极PD1a与焊盘电极PD2a之间、以及焊盘电极 PD2a与焊盘电极PD3a之间，配置有多个焊盘电极PD(没有连接导 线BW的无效焊盘)。因此，导线BW1a与导线BW3a之间的间隔 (距离)变得相当大。因此，如果没有形成导线BW5a，则碰撞于导 线BW3a时的树脂材料MR1的速度变得相当快，因此设置导线BW5a 来防止导线BW3a的导线窜动的效果极为显著。
接下来，说明导线BW5b。
如图32及图33所示，沿着半导体芯片CP的边SD2配置有多 个焊盘电极PD，其中，包含与上述焊盘电极PD1对应的焊盘电极 PD1b、与上述焊盘电极PD2对应的焊盘电极PD2b、和与上述焊盘 电极PD3对应的焊盘电极PD3b。焊盘电极PD1b和焊盘电极PD3b 是有效焊盘，焊盘电极PD2b是无效焊盘，焊盘电极PD2b配置在焊 盘电极PD1b与焊盘电极PD3b之间。焊盘电极PD1b和与上述引线 LD1对应的引线LD1b经由与上述导线BW1对应的导线BW1b而电 连接，焊盘电极PD3b和与上述引线LD3对应的引线LD3b经由与 上述导线BW3对应的导线BW3b而电连接。引线LD1b与引线LD3b 相邻。而且，作为本实施方式的特征，将作为无效焊盘的焊盘电极 PD2b和引线LD3b经由与上述导线BW5对应的导线BW5b而电连 接。因此，成为在导线BW1b与导线BW3b之间配置有导线BW5b 的状态。
与导线BW3b相比导线BW5b更接近浇口GT(参照图32)。因 此，通过设置导线BW5b，以与上述导线BW5a、BW3a相关联地说 明的情况同样的理由，能够抑制或防止导线BW3b发生导线窜动。 另外，即使导线BW5b向导线BW3b侧变形而与导线BW3b接触， 也能够防止发生电气上的不良情况。在制造出的半导体器件PKG中， 与导线BW3b相比导线BW5b更接近树脂注入痕迹GTK。另外，由 于在焊盘电极PD1b与焊盘电极PD2b之间、以及焊盘电极PD2b与 焊盘电极PD3b之间配置有多个焊盘电极PD(没有连接导线BW的 无效焊盘)，所以设置导线BW5b来防止导线BW3b的导线窜动的 效果极为显著。
接下来，说明导线BW5c。
如图32及图33所示，沿着半导体芯片CP的边SD3配置有多 个焊盘电极PD，其中，包含与上述焊盘电极PD1对应的焊盘电极 PD1c、与上述焊盘电极PD2对应的焊盘电极PD2c、和与上述焊盘 电极PD3对应的焊盘电极PD3c。焊盘电极PD1c和焊盘电极PD3c 是有效焊盘，焊盘电极PD2c是无效焊盘，焊盘电极PD2c配置在焊 盘电极PD1c与焊盘电极PD3c之间。焊盘电极PD1c和与上述引线 LD1对应的引线LD1c经由与上述导线BW1对应的导线BW1c而电 连接，焊盘电极PD3c和与上述引线LD3对应的引线LD3c经由与上 述导线BW3对应的导线BW3c而电连接。引线LD1c与引线LD3c 相邻。而且，作为本实施方式的特征，将作为无效焊盘的焊盘电极 PD2c和引线LD3c经由与上述导线BW5对应的导线BW5c而电连 接。因此，成为在导线BW1c与导线BW3c之间配置有导线BW5c 的状态。
与导线BW1c相比导线BW5c更接近浇口GT(参照图32)。因 此，通过设置导线BW5c，以与上述导线BW5a、BW3a相关联地说 明的情况同样的理由，能够抑制或防止导线BW1c发生导线窜动。 在制造出的半导体器件PKG中，与导线BW1c相比导线BW5c更接 近树脂注入痕迹GTK。另外，由于在焊盘电极PD1c与焊盘电极PD2c 之间、以及焊盘电极PD2c与焊盘电极PD3c之间配置有多个焊盘电 极PD(没有连接导线BW的无效焊盘)，所以设置导线BW5c来防 止导线BW1c的导线窜动的效果极为显著。
另外，在图32及图33中，与上述导线BW5对应的防止导线窜 动用的导线(导线BW5a、BW5b、BW5c)设有三处，但不限定于此， 只要设置一处以上即可。另外，与上述导线BW5对应的防止导线窜 动用的导线也能够设在半导体芯片CP的四边中的全部边上，另外， 也能设在四边中的一部分边上。另外，在半导体芯片CP的某一边上， 与上述导线BW5对应的防止导线窜动用的导线能够设有一处，另外， 也能够设有多处。
另外，若在多个无效焊盘连续地排列的部位上设置与上述导线 BW5对应的导线，则防止导线窜动的效果变得显著。例如，若在沿 着半导体芯片CP的上表面的边连续地排列有五个以上的无效焊盘 的部位，在五个以上的连续的无效焊盘中的中间的无效焊盘上连接 与上述导线BW5对应的导线的一端、且将该导线的另一端与引线 LD连接，则通过设置该导线得到的防止导线窜动的效果变得非常显 著。
另外，与上述导线BW5对应的防止导线窜动用的导线不用作导 电路径，导电性不是必须条件，可以是绝缘体或电介体。但是，为 了容易制造半导体器件PKG，而期望与上述导线BW5对应的防止导 线窜动用的导线也具有导电性。
另外，期望与上述导线BW5对应的防止导线窜动用的导线也与 作为导电路径发挥功能的导线BW在导线键合工序中一起形成。因 此，优选与上述导线BW5对应的防止导线窜动用的导线由与作为导 电路径发挥功能的其他导线BW(BW1、BW3、BW4)相同的材料 构成，更优选具有相同的直径。由此，能够容易进行导线键合工序。
另外，在本实施方式中，说明了在半导体芯片CP中，从作为有 效焊盘的焊盘电极PD输入的信号向内部电路部5传递，或者从内部 电路部5传递来的信号从作为有效焊盘的焊盘电极PD输出的情况。 也能够存在该信号是电源电压(电源电位)或者接地电压(接地电位)的情况。另外，在本实施方式中，优选在焊盘电极PD3与半导 体芯片CP的内部电路部5之间传递的信号、和在焊盘电极PD2与 半导体芯片CP的内部电路部5之间传递的信号是不同电位或不同种 类。
(实施方式2)
在上述实施方式1中，使用引线框架来制造半导体器件PKG， 但在本实施方式2中，使用布线基板来制造半导体器件PKG。
以下，对使用布线基板PCB制造出的本实施方式2的半导体器 件PKG标注附图标记PKG1并称为半导体器件PKG1。
图34是本实施方式2的半导体器件PKG1的俯视透视图，图35 是图34的半导体器件PKG1的剖视图。在图34中示出了将封固部 MR透视时的半导体器件PKG1的上表面侧的俯视透视图。另外，图 34的A1-A1线的位置处的半导体器件PKG1的截面与图35大致对 应。
另外，在图34中，与上述图33同样地，将半导体芯片CP所具 有的多个焊盘电极PD中的成为有效焊盘的焊盘电极PD以白色的方 块(□)表示，将成为无效焊盘(未使用焊盘)的焊盘电极PD以黑 色的方块(■)表示。
以下，参照图34及图35来说明半导体器件PKG1的结构。
图34及图35所示的本实施方式2的半导体器件(半导体封装) PKG1是在布线基板PCB上搭载有半导体芯片CP的半导体器件(半 导体封装)。
本实施方式2的半导体器件PKG1具有半导体芯片CP、支承或 搭载半导体芯片CP的布线基板PCB、将半导体芯片CP的多个焊盘 电极PD和布线基板PCB的多条键合引线BLD电连接的多条导线 BW、将包含半导体芯片CP及导线BW在内的布线基板PCB的上表 面覆盖的封固部MR。半导体器件PKG1还具有设在布线基板PCB 的下表面的多个焊锡球HB。
关于包含焊盘电极PD的半导体芯片CP的结构，在本实施方式 2中也与上述实施方式1相同，因此，在此省略其重复说明。
导体芯片CP在其表面(形成有焊盘电极PD的一侧的主面)朝 上且其背面朝向布线基板PCB的状态下，搭载于布线基板PCB的上 表面上。半导体芯片CP的背面经由接合材料BD粘结(接合)而固 定在布线基板PCB的上表面。
布线基板PCB具有：作为一方的主面的上表面；作为上表面的 相反侧的主面的下表面；形成在上表面的多条键合引线(连接端子、 电极)BLD；和形成在下表面的多个接合区(land)(导电性接合部) LA。接合区LA是导电性的接合部。
布线基板PCB具有：绝缘性的基材层(绝缘基板、芯材)BS； 形成在基材层BS的上表面及下表面上的导体层；和在基材层BS的 上表面及下表面上以覆盖导体层的方式形成的作为绝缘层的阻焊层 SR1、SR2。作为其他形式，也能够通过将多个绝缘层和多个布线层 层叠而成的多层布线基板来形成布线基板PCB。
形成在基材层BS的上表面上的导体层被图案化，包含多条键合 引线BLD，也可以还包含布线等。键合引线BLD是用于连接导线 BW的一端的连接端子。在基材层BS的上表面上形成有阻焊层SR1， 但键合引线BLD不被阻焊层SR1覆盖，从阻焊层SR1的开口部露 出。
形成在基材层BS的下表面上的导体层被图案化，包含多个接合 区LA，也可以还包含布线等。接合区LA是用于连接焊锡球HB的 端子(电极、焊盘)。在基材层BS的下表面上形成有阻焊层SR2， 但接合区LA不被覆盖，从阻焊层SR2的开口部露出。
另外，在基材层BS上形成有多个开口部(贯穿孔)，在该开口 部内形成有导电层而构成过孔布线VH。形成在布线基板PCB的上 表面侧的多条键合引线BLD和形成在布线基板PCB的下表面侧的多 个接合区LA分别经由布线基板PCB的布线(包含过孔布线VH)而 电连接。
在布线基板PCB的上表面，多条键合引线BLD排列配置在搭载 了半导体芯片CP的区域周围。半导体芯片CP的多个焊盘电极PD 和布线基板PCB的上表面的多条键合引线BLD经由多条导线BW而 电连接。
此外，本实施方式2中的键合引线BLD与上述实施方式1的引 线LD的导线连接部(将导线BW连接的部分)对应。因此，在本 实施方式2中，半导体芯片CP的焊盘电极PD与布线基板PCB的键 合引线BLD之间的经由导线BW的连接所相关的结构及技术思想能 够适用上述实施方式1中的半导体芯片CP的焊盘电极PD与引线LD 之间的经由导线BW的连接所相关的结构及技术思想。
即，图34及图35的半导体器件PKG1中的半导体芯片CP的结 构与上述实施方式1的半导体器件PKG中的半导体芯片CP相同。 因此，半导体芯片CP的电路结构、半导体芯片CP的上表面上的多 个焊盘电极PD的排列方式(有效焊盘及无效焊盘的排列方式)在上 述实施方式1和本实施方式2中是共通的。另外，关于半导体器件 PKG1所具有的多条导线BW的连接关系，除了各导线BW的一端的 连接目的地是键合引线BLD而不是引线LD以外，本实施方式2的 半导体器件PKG1也与上述实施方式1的半导体器件PKG相同。因 此，如从图34也可得知，在本实施方式2的半导体器件PKG1中也 设有上述图33所示的防止导线窜动用的导线BW5a、BW5b、BW5c， 但在本实施方式2中，各BW5a、BW5b、BW5c的一端与无效焊盘 连接，各BW5a、BW5b、BW5c的另一端与键合引线BLD连接而不 是与引线LD连接。
在布线基板PCB的下表面的各接合区LA上，连接(形成)有 作为突起电极的焊锡球(球电极、突起电极)HB。图35对应于接 合区LA及与其连接的焊锡球HB沿着布线基板PCB的下表面外周 排列有两列的情况，但不限定于此，例如，也可以以阵列状配置在 布线基板PCB的下表面。焊锡球HB能够作为半导体器件PKG的外 部端子(外部连接用端子)而发挥功能。
因此，在本实施方式2的半导体器件PKG1中，半导体芯片CP 的多个焊盘电极PD中的各有效焊盘经由导线BW与布线基板PCB 的键合引线BLD电连接，还经由布线基板PCB的布线(包含过孔布 线VH)与布线基板PCB的接合区LA及连接于该接合区LA的焊锡 球HB电连接。
封固部(封固树脂部、封固体)MR在布线基板PCB的上表面 上，以覆盖半导体芯片CP、导线BW及键合引线BLD的方式形成。 即，封固部MR形成在布线基板PCB的上表面上，将半导体芯片CP、 导线BW及键合引线BLD封固来进行保护。封固部MR的材料等在 本实施方式2中也与上述实施方式1相同。
图34及图35的半导体器件PKG1的制造工序例如能够以如下 方式进行。
即，首先，在布线基板PCB上经由接合材料BD搭载并接合半 导体芯片CP。然后，进行导线键合工序，将半导体芯片CP的多个 焊盘电极PD和布线基板PCB的多条键合引线BLD经由多条导线 BW而电连接。然后，进行树脂封固工序，在布线基板PCB的上表 面上，以覆盖半导体芯片CP、导线BW及键合引线BLD的方式形 成封固部MR。此时，通过上述模具KG1、KG2那样的模具(其中 上述型腔CAV的形状与上述实施方式1不同)来夹持布线基板PCB， 在模具的型腔内配置半导体芯片CP及导线BW。然后，从模具的树 脂注入用的浇口向模具的型腔内导入封固部MR形成用的树脂材料， 通过加热等使该树脂材料固化，由此形成封固部MR。然后，在布线 基板PCB的下表面的多个接合区LA上分别连接焊锡球HB。由此， 能够形成半导体器件PKG。
另外，也能够使用将多个布线基板PCB以阵列状一体地连结这 样的布线基板母体来制造半导体器件PKG1。该情况下，能够在进行 到树脂封固工序后，将布线基板母体切断(切割)，分割成各个布 线基板PCB，然后在接合区LA上连接焊锡球HB。
本实施方式2的技术思想与上述实施方式1是相同的。本实施 方式2与上述实施方式1的主要不同点在于以下。即，在上述实施 方式1中，半导体芯片CP搭载在芯片焊盘DP上，但在本实施方式 2中，半导体芯片CP搭载在布线基板PCB上。另外，在上述实施方 式1中，一端连接在半导体芯片CP的焊盘电极PD上的导线BW的 另一端与引线LD的内引线部连接，但在本实施方式2中，一端连接 在半导体芯片CP的焊盘电极PD上的导线BW的另一端与布线基板 PCB的键合引线BLD连接。
与上述实施方式1中的引线LD相当的部分在本实施方式2中是 使键合引线BLD、将键合引线BLD和接合区LA电连接的布线基板 PCB的布线、接合区LA和焊锡球HB合成的部分。在本实施方式2 中，键合引线BLD与上述实施方式1的引线LD中的导线连接部(将 导线BW连接的部分)对应，接合区LA及焊锡球HB与上述实施方 式1的引线LD中的外引线部对应。将键合引线BLD和接合区LA 电连接的布线基板PCB的布线与上述实施方式1的引线LD中的将 导线连接部和外引线部相连的部分对应。
在本实施方式2中，通过适用与上述实施方式1相同的特征， 也能够得到与上述实施方式1大致相同的效果。例如，在与上述图 25～图33相关联的说明中，能够将引线LD置换成键合引线BLD。
简单言之，与上述实施方式1同样地，在本实施方式2中，通 过设置上述图34所示的防止导线窜动用的导线BW5a、BW5b、 BW5c，也能够在树脂封固工序中抑制或防止其他导线BW发生导线 窜动。
因此，上述实施方式1中说明的技术思想能够适用于具有半导 体芯片CP和导线连接用的端子(在上述实施方式1中与引线LD对 应，在本实施方式2中与键合引线BLD对应)、通过导线将半导体 芯片CP的焊盘电极PD和导线连接用的端子连接、且将这些部分用 树脂封固的半导体器件(半导体封装)。
以上，基于上述实施方式具体地说明了由本发明人完成的发明， 但本发明不限定于上述实施方式，当然能够在不脱离其要旨的范围 内进行各种变更。
附图标记说明
1、1a、1b、1c、1d 输入输出电路部
2 控制电路部
2a、2b、2c、2d 选择电路
2e 逻辑电路部
3 译码电路部
4 存储电路部
5 内部电路部
5a、5b、5c、5d 内部电路
BD 接合材料
BW、BW1、BW1a、BW1b、BW1c、BW2、BW3、BW3a、BW3b、 BW3c、BW4、BW5、BW5a、BW5b、BW5c导线
CAV 型腔
CP 半导体芯片
DP 芯片焊盘
GT 浇口
GTK 树脂注入痕迹
KG1、KG2 模具
LD、LD1、LD1a、LD1b、LD1c、LD2、LD3、LD3a、LD3b、 LD3c、LD4 引线
MR 封固部
MR1 树脂材料
PD、PD1、PD1a、PD1b、PD1c、PD2、PD2a、PD2b、PD2c、 PD3、PD3a、PD3b、PD3c、PD4 焊盘电极
PKG、PKG1 半导体器件(半导体封装)
SW、SW1、SW2、SW3、SW4 开关电路部
TL 悬垂引线

Claims (13)

1.一种半导体器件，具有：
半导体芯片，其包含第1内部电路、第2内部电路和开关电路部，具有形成有第1电极和第2电极的主面；
第1外部端子，其配置在所述半导体芯片的周围；
第1导线，其将所述第1电极和所述第1外部端子电连接；
第2导线，其将所述第2电极和所述第1外部端子电连接；以及
封固体，其用树脂将所述半导体芯片、所述第1导线、所述第2导线封固，
所述半导体器件的特征在于，
所述第2电极与所述第2内部电路电连接，能够在所述第2内部电路与所述第2电极之间传递信号，
所述开关电路部是能够设定第1状态和第2状态的电路，其中，在所述第1状态下，能够在所述第1内部电路与所述第1电极之间传递信号，在所述第2状态下，不能在所述第1内部电路与所述第1电极之间传递信号，
在所述半导体器件的工作过程中，所述开关电路部被固定于所述第2状态。
2.根据权利要求1所述的半导体器件，其特征在于，
在所述第1外部端子与所述半导体芯片之间，经由所述第2电极及所述第2导线传递信号，但不经由所述第1电极及所述第1导线传递信号。
3.根据权利要求1所述的半导体器件，其特征在于，
所述半导体芯片包含存储电路部，
所述存储电路部与所述开关电路部电连接，
基于所述存储电路部中存储的信息，所述开关电路部被固定于所述第2状态。
4.根据权利要求3所述的半导体器件，其特征在于，
所述开关电路部包含控制电路部和与所述第1电极连接的第1输入输出电路部，
基于所述存储电路部中存储的所述信息，通过所述控制电路部对所述第1输入输出电路部进行控制，由此，所述开关电路部被固定于所述第2状态。
5.根据权利要求4所述的半导体器件，其特征在于，
所述半导体芯片还包含译码电路部，
通过所述译码电路部将所述存储电路部中存储的所述信息转换成信号，并将由所述译码电路部转换出的所述信号向所述控制电路部输入，基于输入到所述控制电路部的所述信号，所述控制电路对所述第1输入输出电路部进行控制，由此，所述开关电路部被固定于所述第2状态。
6.根据权利要求1所述的半导体器件，其特征在于，还具有：
形成在所述半导体芯片的所述主面上的第3电极；
配置在所述半导体芯片的周围的第2外部端子；以及
将所述第3电极和所述第2外部端子电连接的第3导线，
所述第3电极与所述半导体芯片的第3内部电路电连接，能够在所述第3内部电路与所述第3电极之间传递信号，
在俯视下，所述第1电极、所述第2电极和所述3电极沿着所述半导体芯片的所述主面的第1边配置，
所述第1电极配置在所述第2电极与所述第3电极之间。
7.根据权利要求6所述的半导体器件，其特征在于，还具有：
形成在所述半导体芯片的所述主面上的第4电极；
配置在所述半导体芯片的周围的第3外部端子；以及
将所述第4电极和所述第3外部端子电连接的第4导线，
所述第4电极与所述半导体芯片的第4内部电路电连接，能够在所述第4内部电路与所述第4电极之间传递信号，
在俯视下，所述第4电极沿着所述半导体芯片的所述主面的所述第1边配置，
所述第2电极配置在所述第4电极与所述第1电极之间。
8.根据权利要求7所述的半导体器件，其特征在于，
还具有形成在所述半导体芯片的主面上的多个第5电极，
在俯视下，所述多个第5电极沿着所述半导体芯片的所述主面的所述第1边配置，
所述多个第5电极配置在所述第1电极与所述第2电极之间以及所述第1电极与所述第3电极之间。
9.根据权利要求1所述的半导体器件，其特征在于，
所述封固体具有树脂注入痕迹，
与所述第2导线相比，所述第1导线位于更接近所述树脂注入痕迹的位置。
10.一种半导体器件的制造方法，其特征在于，具有：
(a)工序，准备半导体芯片，所述半导体芯片包含第1内部电路、第2内部电路、存储电路部和开关电路部，具有形成有第1电极和第2电极的主面；
(b)工序，将所述半导体芯片搭载到芯片搭载部上；
(c)工序，将所述半导体芯片的所述第1电极和配置于所述芯片搭载部的周围的第1外部端子经由第1导线电连接，且将所述半导体芯片的所述第2电极和所述第1外部端子经由第2导线电连接；
(d)工序，将所述半导体芯片、所述第1导线和所述第2导线用树脂封固来形成树脂封固部；
(e)工序，在所述半导体芯片的所述存储电路部中存储第1信息，
所述第2电极与所述第2内部电路电连接，能够在所述第2内部电路与所述第2电极之间传递信号，
所述开关电路部是能够设定第1状态和第2状态的电路，其中，在所述第1状态下，能够在所述第1内部电路与所述第1电极之间传递信号，在所述第2状态下，不能在所述第1内部电路与所述第1电极之间传递信号，
在所述(e)工序之后，基于所述存储电路中存储的所述第1信息，在所述半导体器件的工作过程中，所述开关电路部被固定于所述第2状态。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，
所述(e)工序在所述(d)工序之后进行。
12.根据权利要求10所述的半导体器件的制造方法，其特征在于，
所述(a)工序具有：
(a1)工序，准备具有多个芯片区域的半导体晶片；
(a2)工序，将所述半导体晶片切断来获取所述半导体芯片，
在所述(a1)工序中准备的所述半导体晶片的所述多个芯片区域分别具有所述开关电路部、所述第1内部电路、所述第2内部电路、所述存储电路部、所述第1电极和所述第2电极，
所述(e)工序在所述(a1)工序之后、所述(a2)工序之前进行。
13.根据权利要求10所述的半导体器件的制造方法，其特征在于，
所述(d)工序具有：
(d1)工序，将所述半导体芯片、所述第1导线、所述第2导线、所述芯片搭载部、所述第1外部端子的至少一部分配置到模具的型腔内；
(d2)工序，在所述(d1)工序之后向所述模具的所述型腔内注入所述树脂封固部用的树脂材料，
在所述(d2)工序中，注入到所述模具的所述型腔内的所述树脂材料在与所述第1导线接触后与所述第2导线接触。
CN201580051552.8A 2015-01-22 2015-01-22 半导体器件及其制造方法 Active CN107836037B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/051648 WO2016117072A1 (ja) 2015-01-22 2015-01-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN107836037A CN107836037A (zh) 2018-03-23
CN107836037B true CN107836037B (zh) 2020-07-17

Family

ID=56416637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580051552.8A Active CN107836037B (zh) 2015-01-22 2015-01-22 半导体器件及其制造方法

Country Status (6)

Country Link
US (3) US9917037B2 (zh)
JP (1) JP6416291B2 (zh)
KR (1) KR20170105476A (zh)
CN (1) CN107836037B (zh)
TW (2) TWI657511B (zh)
WO (1) WO2016117072A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法
US10304836B1 (en) * 2018-07-18 2019-05-28 Xerox Corporation Protective layers for high-yield printed electronic devices
JP7396789B2 (ja) * 2018-08-10 2023-12-12 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
JP2022034947A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780772A (en) * 1997-01-24 1998-07-14 National Semiconductor Corporation Solution to mold wire sweep in fine pitch devices
CN101140926A (zh) * 2006-09-07 2008-03-12 万国半导体股份有限公司 层迭式双金属氧化物半导体场效应晶体管包
CN101552257A (zh) * 2008-03-31 2009-10-07 恩益禧电子股份有限公司 能够切换操作模式的半导体器件
CN101582415A (zh) * 2004-03-31 2009-11-18 株式会社瑞萨科技 半导体器件
CN101677096A (zh) * 2008-09-19 2010-03-24 株式会社瑞萨科技 半导体器件
US7710138B2 (en) * 2005-02-28 2010-05-04 Nec Electronics Corporation Semiconductor chip and semiconductor device including the same
CN101814480A (zh) * 2010-04-16 2010-08-25 杭州矽力杰半导体技术有限公司 一种芯片封装结构及其封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920227A (en) * 1997-06-16 1999-07-06 Advanced Micro Devices, Inc. Zero current draw circuit for use during a bonding option
JP2000216342A (ja) * 1999-01-21 2000-08-04 Mitsubishi Electric Corp 集積回路チップおよびその未使用パッドの処理方法
JP3502033B2 (ja) * 2000-10-20 2004-03-02 沖電気工業株式会社 テスト回路
JP4371769B2 (ja) * 2003-10-27 2009-11-25 株式会社ルネサステクノロジ 半導体回路デバイス及びデータ処理システム
JP2005159103A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2007324291A (ja) 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 半導体集積装置
JP5448727B2 (ja) 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780772A (en) * 1997-01-24 1998-07-14 National Semiconductor Corporation Solution to mold wire sweep in fine pitch devices
CN101582415A (zh) * 2004-03-31 2009-11-18 株式会社瑞萨科技 半导体器件
US7710138B2 (en) * 2005-02-28 2010-05-04 Nec Electronics Corporation Semiconductor chip and semiconductor device including the same
CN101140926A (zh) * 2006-09-07 2008-03-12 万国半导体股份有限公司 层迭式双金属氧化物半导体场效应晶体管包
CN101552257A (zh) * 2008-03-31 2009-10-07 恩益禧电子股份有限公司 能够切换操作模式的半导体器件
CN101677096A (zh) * 2008-09-19 2010-03-24 株式会社瑞萨科技 半导体器件
CN101814480A (zh) * 2010-04-16 2010-08-25 杭州矽力杰半导体技术有限公司 一种芯片封装结构及其封装方法

Also Published As

Publication number Publication date
US20180204788A1 (en) 2018-07-19
US9917037B2 (en) 2018-03-13
JPWO2016117072A1 (ja) 2017-07-06
US10128172B2 (en) 2018-11-13
TW201929105A (zh) 2019-07-16
TWI681471B (zh) 2020-01-01
TWI657511B (zh) 2019-04-21
TW201639047A (zh) 2016-11-01
JP6416291B2 (ja) 2018-11-07
US20190051583A1 (en) 2019-02-14
KR20170105476A (ko) 2017-09-19
US20170309551A1 (en) 2017-10-26
CN107836037A (zh) 2018-03-23
WO2016117072A1 (ja) 2016-07-28

Similar Documents

Publication Publication Date Title
US8525306B2 (en) Semiconductor device and method of manufacturing the same
US7078824B2 (en) Semiconductor device having a switch circuit
JP5001903B2 (ja) 半導体装置及びその製造方法
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
US8597989B2 (en) Manufacturing method of semiconductor device
CN107836037B (zh) 半导体器件及其制造方法
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
US20100320623A1 (en) Semiconductor device and method for manufacturing the same
JP5968713B2 (ja) 半導体装置
JP5205173B2 (ja) 半導体装置及びその製造方法
US8871532B2 (en) Method of manufacturing semiconductor device
JP6556925B2 (ja) 半導体装置
JP3881189B2 (ja) 半導体装置の製造方法
JP2007095964A (ja) 半導体装置の製造方法
KR100369396B1 (ko) 회로기판 및 이를 이용한 반도체패키지의 제조방법
JP2005142284A (ja) 半導体装置
JP2011204786A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant