JP6556925B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6556925B2 JP6556925B2 JP2018188262A JP2018188262A JP6556925B2 JP 6556925 B2 JP6556925 B2 JP 6556925B2 JP 2018188262 A JP2018188262 A JP 2018188262A JP 2018188262 A JP2018188262 A JP 2018188262A JP 6556925 B2 JP6556925 B2 JP 6556925B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor chip
- pad
- circuit unit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体装置およびその製造方法に関し、例えば、半導体チップの電極と外部端子とをワイヤで接続した半導体装置およびその製造方法に好適に利用できるものである。
ダイパッド上に半導体チップを搭載し、半導体チップのパッド電極と外部端子としてのリードとをワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置を製造することができる。
特開2007−324291号公報(特許文献1)には、リードフレームとパッドとをワイヤで接続した半導体集積装置に関する技術が開示されている。
特開2011−100828号公報(特許文献2)には、半導体チップの電極パッドとこれに対応するインナリードとが複数のボンディングワイヤによって電気的に接続された半導体パッケージに関する技術が開示されている。
半導体チップにワイヤを接続し、樹脂封止した半導体装置においても、できるだけ製造歩留まりを向上させることが望まれる。あるいは、半導体装置の製造コストを低減させることが望まれる。もしくは、半導体装置の製造歩留まりを向上させ、かつ、半導体装置の製造コストを低減させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、半導体チップと、前記半導体チップの周囲に配置された第1外部端子と、前記半導体チップの第1電極と前記第1外部端子とを電気的に接続する第1ワイヤと、前記半導体チップの第2電極と前記第1外部端子とを電気的に接続する第2ワイヤと、それらを樹脂で封止する封止体と、を有している。前記半導体チップは、第1内部回路と第2内部回路とスイッチ回路部とを含み、前記第2電極は、前記第2内部回路と電気的に接続され、前記第2内部回路と前記第2電極との間で信号の伝送が可能である。前記スイッチ回路部は、前記第1内部回路と前記第1電極との間で信号の伝送が可能な第1状態と、前記第1内部回路と前記第1電極との間で信号の伝送が不可能な第2状態と、を設定可能な回路であり、前記半導体装置の動作中は、前記スイッチ回路部は、前記第2状態に固定されている。
また、一実施の形態によれば、半導体装置の製造方法は、(a)第1内部回路と第2内部回路と記憶回路部とスイッチ回路部とを含む半導体チップを用意する工程、(b)前記半導体チップをチップ搭載部上に搭載する工程、を有している。半導体装置の製造方法は、更に、(c)前記半導体チップの第1電極と前記チップ搭載部の周囲に配置された第1外部端子とを第1ワイヤを介して電気的に接続し、前記半導体チップの第2電極と前記第1外部端子とを第2ワイヤを介して電気的に接続する工程、(d)前記半導体チップと、前記第1ワイヤと、前記第2ワイヤと、を樹脂で封止し、樹脂封止部を形成する工程、を有している。半導体装置の製造方法は、更に、(e)前記半導体チップの前記記憶回路部に第1情報を記憶させる工程、を有している。前記第2電極は、前記第2内部回路と電気的に接続され、前記第2内部回路と前記第2電極との間で信号の伝送が可能である。前記スイッチ回路部は、前記第1内部回路と前記第1電極との間で信号の伝送が可能な第1状態と、前記第1内部回路と前記第1電極との間で信号の伝送が不可能な第2状態と、を設定可能な回路である。そして、前記(e)工程後、前記記憶回路に記憶された前記第1情報に基づいて、半導体装置の動作中は、前記スイッチ回路部は前記第2状態に固定されている。
一実施の形態によれば、半導体装置の製造歩留まりを向上させることができる。あるいは、半導体装置の製造コストを低減させることができる。もしくは、半導体装置の製造歩留まりを向上させ、かつ、半導体装置の製造コストを低減させることができる
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
<半導体装置(半導体パッケージ)の全体構造について>
図1は、本発明の一実施の形態である半導体装置PKGの上面図であり、図2〜図4は、半導体装置PKGの平面透視図であり、図5は、半導体装置PKGの断面図である。図2には、封止部MRを透視したときの半導体装置PKGの上面側の平面透視図が示されている。また、図3は、図2において、更にワイヤBWを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示され、図4は、図3において、更に半導体チップCPを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示されている。なお、図2〜図4では、封止部MRの外周の位置を点線で示してある。また、図1〜図4のA−A線の位置での半導体装置PKGの断面が、図5にほぼ対応している。
<半導体装置(半導体パッケージ)の全体構造について>
図1は、本発明の一実施の形態である半導体装置PKGの上面図であり、図2〜図4は、半導体装置PKGの平面透視図であり、図5は、半導体装置PKGの断面図である。図2には、封止部MRを透視したときの半導体装置PKGの上面側の平面透視図が示されている。また、図3は、図2において、更にワイヤBWを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示され、図4は、図3において、更に半導体チップCPを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示されている。なお、図2〜図4では、封止部MRの外周の位置を点線で示してある。また、図1〜図4のA−A線の位置での半導体装置PKGの断面が、図5にほぼ対応している。
図1〜図5に示される本実施の形態の半導体装置(半導体パッケージ)PKGは、樹脂封止型の半導体パッケージ形態の半導体装置であり、ここではQFP(Quad Flat Package)形態の半導体装置である。以下、図1〜図5を参照しながら、半導体装置PKGの構成について説明する。
図1〜図5に示される本実施の形態の半導体装置PKGは、半導体チップCPと、半導体チップCPを搭載するダイパッドDPと、導電体によって形成された複数のリードLDと、半導体チップCPの複数のパッド電極PDと複数のリードLDとを電気的に接続する複数のワイヤBWと、これらを封止する封止部MRとを有している。
封止体としての封止部(封止樹脂部、封止体)MRは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部MRを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部MRの材料として用いても良い。
封止部MRは、一方の主面である上面MRaと、上面MRaの反対側の主面である下面MRbと、上面MRaおよび下面MRbに交差する側面MRc1,MRc2,MRc3,MRc4と、を有している。すなわち、封止部MRの外観は、上面MRa、下面MRbおよび側面MRc1,MRc2,MRc3,MRc4で囲まれた薄板状とされている。なお、平面視において、封止部MRの各側面MRc1,MRc2,MRc3,MRc4は、封止部MRの辺とみなすこともできる。
封止部MRの上面MRaおよび下面MRbの平面形状は、例えば矩形状に形成されており、この矩形(平面矩形)の角に丸みを帯びさせることもできる。また、この矩形(平面矩形)の4つの角のうち、任意の角を落とすこともできる。封止部MRの上面MRaおよび下面MRbの平面形状を矩形とした場合には、封止部MRは、その厚さと交差する平面形状が矩形となる。封止部MRの側面MRc1,MRc2,MRc3,MRc4のうち、側面MRc1と側面MRc3とが互いに対向し、側面MRc2と側面MRc4とが互いに対向し、側面MRc1と側面MRc2,MRc4とが互いに交差し、側面MRc3と側面MRc2,MRc4とが互いに交差している。
複数のリード(リード部、外部端子)LDは、導電体で構成されており、好ましくは銅(Cu)または銅合金などの金属材料からなる。複数のリードLDのそれぞれは、一部が封止部MR内に封止され、他の一部が封止部MRの側面から封止部MRの外部に突出している。以下では、リードLDのうちの封止部MR内に位置する部分をインナリード部と呼び、リードLDのうちの封止部MR外に位置する部分をアウタリード部と呼ぶものとする。
なお、本実施の形態の半導体装置PKGは、各リードLDの一部(アウタリード部)が封止部MRの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではなく、例えば、封止部MRの側面から各リードLDがほとんど突出せず、かつ封止部MRの下面MRbで各リードLDの一部が露出した構成(QFN型の構成)などを採用することもできる。
半導体装置PKGが有する複数のリードLDは、半導体チップCPの周囲に配置され、従ってダイパッドDPの周囲に配置されている。具体的には、半導体装置PKGが有する複数のリードLDは、封止部MRの側面MRc1側に配置された複数のリードLDと、封止部MRの側面MRc2側に配置された複数のリードLDと、封止部MRの側面MRc3側に配置された複数のリードLDと、封止部MRの側面MRc4側に配置された複数のリードLDとで構成されている。各リードLDのアウタリード部は、封止部MRの側面から封止部MR外に突出している。
各リードLDのアウタリード部は、アウタリード部の端部近傍の下面が封止部MRの下面MRbとほぼ同一平面上に位置するように、折り曲げ加工されている。リードLDのアウタリード部は、半導体装置PKGの外部接続用端子部(外部端子)として機能する。従って、リードLDは、半導体装置PKGの外部端子とみなすことができる。
ダイパッド(チップ搭載部、タブ)DPは、半導体チップCPを搭載するチップ搭載部である。ダイパッドDPの平面形状は、例えば矩形状に形成されている。半導体チップCPは、ダイパッドDP上に配置され、封止部MRは、ダイパッドDPとそこに搭載された半導体チップCPとを封止し、複数のリードLDは、ダイパッドDPの周囲に配置されている。
図5の場合は、ダイパッドDPは封止部MR内に封止され、封止部MRの下面MRbではダイパッドDPは露出されていないが、封止部MRの下面MRbでダイパッドDPの下面が露出される場合もあり得る。
ダイパッドDPは導電体で構成されており、好ましくは銅(Cu)または銅合金などの金属材料からなる。半導体装置PKGを構成するダイパッドDPと複数のリードLDとが同じ材料(同じ金属材料)で形成されていれば、より好ましい。これにより、ダイパッドDPおよび複数のリードLDが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置PKGの製造が容易になる。
ダイパッドDPの平面形状を構成する矩形の四隅には、それぞれ吊りリードTLが一体的に形成されている。各吊りリードTLは、ダイパッドDPと同じ材料によりダイパッドDPと一体的に形成されている。ダイパッドDPの外縁の四隅のそれぞれに、吊りリードTLが一体的に形成され、各吊りリードTLのダイパッドDPに接続されている側とは反対側の端部が平面矩形状の封止部MRの四隅(角部)側面に達するまで、封止部MR内を延在している。吊りリードTLは、封止部MRの形成後に封止部MRから突出する部分が切断されており、吊りリードTLの切断により生じた切断面(端面)が封止部MRの四隅側面で露出している。
ダイパッドDPの上面上には、半導体チップCPが、その表面(上面)を上に向け、かつ、その裏面(下面)をダイパッドDPに向けた状態で搭載されている。半導体チップCPの裏面は、接合材(接合材層、接着層)BDを介してダイパッドDPの上面に接着(接合)されて固定されている。半導体チップCPは、封止部MR内に封止されており、封止部MRから露出されない。接合材BDとしては、導電性の接合材または絶縁性の接合材を用いることができ、例えば、ペースト型の接着材、フィルム状の接着シート、あるいは半田などを用いることができる。
半導体チップCPは、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップCPは、その厚さと交差する平面形状が矩形(四角形)である。
半導体チップCPの表面には、複数のパッド電極(パッド、ボンディングパッド、端子)PDが形成されている。なお、「パッド電極」を単に「パッド」と称する場合もある。
ここで、半導体チップCPにおいて、互いに反対側に位置する2つの主面のうち、複数のパッド電極PDが形成されている側の主面を半導体チップCPの表面と呼び、この表面とは反対側でかつダイパッドDPに対向する側の主面を半導体チップCPの裏面と呼ぶものとする。
半導体チップCPの表面は、辺(チップ辺)SD1,SD2,SD3,SD4を有する矩形状の平面形状を有している。なお、半導体チップCPの表面において、辺SD1と辺SD3とは互いに対向し、辺SD2と辺SD4とは互いに対向し、辺SD1と辺SD3とは互いに平行で、辺SD2と辺SD4とは互いに平行で、辺SD1は辺SD2,SD4と直交し、辺SD3は辺SD2,SD4と直交している。
半導体チップCPにおいて、辺SD1は、封止部MRの側面MRc1に沿った辺であり、辺SD2は、封止部MRの側面MRc2に沿った辺であり、辺SD3は、封止部MRの側面MRc3に沿った辺であり、辺SD4は、封止部MRの側面MRc4に沿った辺である。
平面視において、半導体チップCPの辺SD1は、封止部MRの側面MRc1側に配置された複数のリードLD(のインナリード部)と対向し、半導体チップCPの辺SD2は、封止部MRの側面MRc2側に配置された複数のリードLD(のインナリード部)と対向している。また、平面視において、半導体チップCPの辺SD3は、封止部MRの側面MRc3側に配置された複数のリードLD(のインナリード部)と対向し、半導体チップCPの辺SD4は、封止部MRの側面MRc4側に配置された複数のリードLD(のインナリード部)と対向している。
半導体チップCPの複数のパッド電極PDと、複数のリードLDとが、複数のワイヤBWを介してそれぞれ電気的に接続されている。
具体的には、半導体チップCPの表面において、辺SD1に沿って配置された複数のパッド電極PDは、封止部MRの側面MRc1側に配置された複数のリードLDに、複数のワイヤBWを介してそれぞれ電気的に接続されている。また、半導体チップCPの表面において、辺SD2に沿って配置された複数のパッド電極PDは、封止部MRの側面MRc2側に配置された複数のリードLDに、複数のワイヤBWを介してそれぞれ電気的に接続されている。また、半導体チップCPの表面において、辺SD3に沿って配置された複数のパッド電極PDは、封止部MRの側面MRc3側に配置された複数のリードLDに、複数のワイヤBWを介してそれぞれ電気的に接続されている。また、半導体チップCPの表面において、辺SD4に沿って配置された複数のパッド電極PDは、封止部MRの側面MRc4側に配置された複数のリードLDに、複数のワイヤBWを介してそれぞれ電気的に接続されている。
ワイヤ(ボンディングワイヤ)BWは、導電性の接続部材であり、より特定的には導電性のワイヤである。ワイヤBWは、金属からなるため、金属線(金属細線)とみなすこともできる。ワイヤBWとしては、金(Au)ワイヤ、銅(Cu)ワイヤ、あるいはアルミニウム(Al)ワイヤなどを好適に用いることができる。
なお、金(Au)ワイヤは、比較的柔らく、後述のワイヤ流れが生じやすいワイヤであるため、ワイヤBWとして金(Au)ワイヤを用いる場合に本実施の形態を適用すれば、その効果は特に大きい。
各ワイヤBWは、封止部MR内に封止されており、封止部MRから露出されない。各リードLDにおいて、ワイヤBWの接続箇所は、封止部MR内に位置するインナリード部である。
半導体チップCPは、後述するように、ピン数が異なる複数の半導体パッケージを製造するための共通の半導体チップとして設計されている。図2および図3の場合は、半導体装置PKGが有するリードLDの数は、半導体チップCPが有するパッド電極PDの数よりも少ない。これは、図2および図3は、後述の図26の場合ではなく、後述の図28の場合に対応しているからである。このため、図2および図3に示される半導体チップCPの複数のパッド電極PDは、有効パッドと無効パッド(未使用パッド)とが混在している。
半導体装置PKGの各リードLDは、半導体チップCPが有するいずれかのパッド電極PDにワイヤBWを介して電気的に接続されている。すなわち、各ワイヤBWは、一端が半導体チップCPのパッド電極PDに接続され、他端がリードLD(のインナリード部)に接続されており、それによって、パッド電極PDとリードLDとがワイヤBWを介して電気的に接続されている。
半導体チップCPの複数のパッド電極PDのうちの各有効パッドは、それぞれワイヤBWを介して各リードLDと電気的に接続されている。一方、半導体チップCPの複数のパッド電極PDのうちの各無効パッド(未使用パッド)は、ワイヤBWが接続されていなくともよいが、少なくとも1つの無効パッドは、ワイヤBWを介してリードLDと電気的に接続されている。つまり、パッド電極PDのうち、有効パッドには、ワイヤBWが必ず接続されているが、無効パッドには、ワイヤBWが接続されている場合とワイヤが接続されていない場合があり得、本実施の形態では、半導体チップCPが有する無効パッドのうち、少なくとも1つには、ワイヤBWが接続されている。
半導体チップCPのパッド電極PDとワイヤBWとリードLDとの接続関係については、後でより詳細に説明する。
<半導体装置の製造工程について>
次に、上記図1〜図5に示される半導体装置PKGの製造工程について説明する。図6は、上記図1〜図5に示される半導体装置PKGの製造工程を示すプロセスフロー図である。図7は、図6のプロセスフローのうち、ステップS4の組み立て工程の詳細を示すプロセスフロー図である。また、図8〜図19は、半導体装置PKGの製造工程を説明するための平面図または断面図である。
次に、上記図1〜図5に示される半導体装置PKGの製造工程について説明する。図6は、上記図1〜図5に示される半導体装置PKGの製造工程を示すプロセスフロー図である。図7は、図6のプロセスフローのうち、ステップS4の組み立て工程の詳細を示すプロセスフロー図である。また、図8〜図19は、半導体装置PKGの製造工程を説明するための平面図または断面図である。
まず、半導体ウエハ(半導体基板)SWを準備する(図6のステップS1)。半導体ウエハSWは、例えば単結晶シリコンなどからなり、例えば平面略円形状の形状を有している。それから、半導体ウエハSWに対してウエハ・プロセスを施す(図6のステップS2)。
ここでウエハ・プロセスは、一般的に、半導体ウエハSWの主面上または表層部分に種々の半導体素子または半導体集積回路を形成し、半導体ウエハSW上に一層以上の配線層を含む配線構造を形成し、更に配線構造上に表面保護膜を形成した後、半導体ウエハSWに形成された複数の半導体チップ領域CPRの各々の電気的試験をプローブ等により行える状態にするまでの工程を言う。ウエハ・プロセスは、前工程とも呼ばれる。
図8は、ステップS2のウエハ・プロセスが完了した段階の半導体ウエハSWの平面図に対応し、図9は、ステップS2のウエハ・プロセスが完了した段階の半導体ウエハSWの要部断面図に対応している。
図8および図9に示されるように、半導体ウエハSWの主面は、複数の半導体チップ領域(半導体素子形成領域、単位集積回路領域)CPRと、各半導体チップ領域CPRの間のスクライブ領域(スクライブライン)SCBとを有している。半導体チップ領域CPRは、後述するダイシング工程で半導体ウエハSWをダイシングしたときに、それぞれ個片の半導体チップ(上記半導体チップCPに対応)となる領域に対応し、半導体ウエハSWの主面に2次元的に規則的(アレイ状)に並んで配置(配列)されている。各半導体チップ領域CPRは、互いに同じ寸法(平面形状)および構造を有しており、それぞれ、矩形の平面形状を有している。スクライブ領域SCBは、隣り合う半導体チップ領域CPRに挟まれた領域、すなわち半導体チップ領域CPRの間の領域であり、半導体ウエハSWの主面に対して格子状に存在する。換言すれば、スクライブ領域SCBに囲まれた領域が半導体チップ領域CPRに対応する。
また、図9には、半導体ウエハSW上に半導体素子、層間絶縁膜および配線層が形成された領域、すなわち半導体集積回路が形成された領域として、半導体集積回路領域CRが示されており、この半導体集積回路領域CR上に表面保護用の保護膜(絶縁膜、パッシベーション膜)PAが形成されている。半導体集積回路領域CRおよび保護膜PAは、半導体ウエハSWの各半導体チップ領域CPRに形成され、スクライブ領域SCBには形成されない。保護膜PAには開口部が設けられ、その開口部からパッド電極PDが露出されている。パッド電極PDは、半導体ウエハSWの主面上に形成された多層配線構造のうちの最上層の配線層に形成される。パッド電極PDは、各半導体チップ領域CPRにおいて、その半導体チップ領域CPRの外周に沿って複数個並んで配置され、その半導体チップ領域CPRに形成された半導体集積回路に配線層(内部配線層)などを介して電気的に接続されている。
ステップS2のウエハ・プロセスでは、半導体ウエハSWの主面の各半導体チップ領域CPRに半導体集積回路が形成される。すなわち、ステップS2で、半導体ウエハSWの主面の各半導体チップ領域CPRに半導体素子(例えばトランジスタ素子など)、層間絶縁膜および配線層、すなわち半導体集積回路領域CRが形成され、更に保護膜PAが形成される。従って、ステップS2は、後でそれぞれ半導体チップとなる半導体ウエハSWの複数の半導体チップ領域CPRに、それぞれ半導体集積回路を形成する工程とみなすことができる。保護膜PAは、半導体チップ領域CPRには形成するが、スクライブ領域SCBには形成しないことが好ましく、これにより、後述する半導体ウエハSWのダイシング工程で、半導体ウエハSWの切断を容易に行うことができる。
各半導体チップ領域CPRの構成は、互いに同じであり、各半導体チップ領域CPRには、後述の図25に示される半導体チップCPの回路構成と同様の回路構成が形成されている。すなわち、各半導体チップ領域CPRは、複数のパッド電極PDおよびそれらにそれぞれ接続された後述の入出力回路部1と、後述の制御回路部2と、後述のデコーダ回路部3と、後述の記憶回路部4と、後述の内部回路部5とを有している。
次に、各半導体チップ領域CPRのパッド電極PDを利用して、プローブテスト(ウエハテスト)を行う(図6のステップS3)。ステップS3のプローブテストは、後述のダイシング工程で半導体ウエハSWを切断する前に行うテスト(検査)であり、半導体ウエハSWに対して行うテストであるため、ウエハテストとみなすことができる。
ステップS3のテスト工程により、半導体ウエハSWの各半導体チップ領域CPRの電気的試験を行うことができる。具体的には、半導体ウエハSWの各半導体チップ領域CPRにおいて、露出するパッド電極PDにテスト用のプローブ(プローブ針、探針)を当てて各半導体チップ領域CPRの電気的試験を行う。このプローブテストの結果により、半導体ウエハSWの各半導体チップ領域CPRが良品であるか不良品であるかを選別したり、あるいは、プローブテストの測定結果のデータを各製造工程にフィードバックすることにより、歩留まり向上や信頼性向上に役立てることができる。このため、プローブテストは、省略することも可能であるが、行うことがより好ましい。
次に、半導体装置PKGの組立工程を行う(図6のステップS4)。ステップS4の組立工程は、具体的には、次(ステップS4a〜S4f)のようにして行うことができる。
まず、必要に応じて半導体ウエハSWの裏面を研削するバックグラインド工程などを行った後、半導体ウエハSWをダイシング(切断)し、半導体ウエハSWを個々の半導体チップに分離(分割)する(図7のステップS4a)。この際、例えば、半導体ウエハSWの裏面をダイシングシートに固定した状態で、高速回転されたダイシングブレードを半導体ウエハSWの表面側からスクライブ領域SCBに沿って走行させることにより、複数の半導体チップ領域CPRの間のスクライブ領域SCBに沿って半導体ウエハSWを切断(ダイシング)する。ダイシングにより半導体ウエハSWは個々の半導体チップ領域CPRに分離(分割)され、各半導体チップ領域CPRが、それぞれ個片化された半導体チップとなる。この個片化された半導体チップが、半導体チップCPに対応しており、後で行うダイボンディング工程で用いられる。このようにして、半導体ウエハSWの各半導体チップ領域CPRから半導体チップ(CP)が取得される。
次に、半導体チップCPのダイボンディング工程を行って、図10および図11に示されるように、リードフレームLFのダイパッドDP上に半導体チップCPを接合材BDを介して搭載して接合する(図7のステップS4b)。この際、半導体チップCPのパッド電極PDが形成された表面側が上方を向き、半導体チップの裏面がダイパッドDPの上面と対向するように、ダイパッドDPの上面上に半導体チップCPを接合材BDを介して搭載する。すなわち、ステップS4bでは、半導体チップCPの裏面を、接合材BDを介してダイパッドDPの上面に接合する。図10は、ステップS4bのダイボンディング工程を完了した段階の平面図に対応し、図11は、図10のA−A線の断面図にほぼ対応している。
なお、リードフレームLFは、フレーム枠(図示せず)と、フレーム枠に連結された複数のリードLDと、フレーム枠に複数の吊りリードTLを介して連結されたダイパッドDPとを、一体的に有している。
次に、図12および図13に示されるように、ワイヤボンディング工程を行う(図7のステップS4c)。このステップS4cでは、半導体チップCPの複数のパッド電極PDとリードフレームLFの複数のリードLDとの間を、複数のワイヤBWを介してそれぞれ電気的に接続する。各ワイヤBWは、一端が半導体チップCPのパッド電極PDに接続され、他端がリードフレームLFのリードLDに接続される。図12は、ステップS4cのワイヤボンディング工程を完了した段階の平面図に対応し、図13は、図12のA−A線の断面図にほぼ対応している。
このステップS4cのワイヤボンディング工程において、後述の図28および図31に示されるワイヤBW1,BW3,BW4,BW5も形成される。すなわち、パッド電極PD1とリードLD1とがワイヤBW1を介して電気的に接続され、パッド電極PD2とリードLD3とがワイヤBW5を介して電気的に接続され、パッド電極PD3とリードLD3とがワイヤBW3を介して電気的に接続され、パッド電極PD4とリードLD4とがワイヤBW4を介して電気的に接続される。
次に、モールド工程(樹脂成形工程)による樹脂封止を行って、半導体チップCPおよびそれに接続された複数のワイヤBWを封止部(封止体、封止樹脂部)MRによって封止する(図7のステップS4d)。このステップS4dのモールド工程によって、半導体チップCP、ダイパッドDP、複数のリードLDのインナリード部、複数のワイヤBWおよび吊りリードTLを封止する封止部MRが形成される。図14は、ステップS4dのモールド工程を完了した段階の平面図に対応し、図15は、図14のA−A線の断面図にほぼ対応している。
ステップS4dのモールド工程は、具体的には次(図16および図17)のようにして行うことができる。図16および図17は、モールド工程の説明図であり、図15に相当する断面が示されている。
すなわち、ステップS4cのワイヤボンディング工程までを行ったリードフレームLFを、図16に示されるように、金型(下金型)KG1上に配置してから、リードフレームLFを金型KG1と金型(上金型)KG2とで挟んで固定する(クランプ)する。この際、リードLDのアウタリード部は、金型KG1の上面と金型KG2の下面とで挟まれるが、ダイパッドDP、半導体チップCP、ワイヤBWおよびリードLDのインナリード部は、金型KG1,KG2のキャビティCAV内に配置される。それから、金型KG2に設けられた樹脂注入用のゲート(注入口、後述の図32のゲートGTに対応)から、金型KG1,KG2のキャビティCAV内に、図17に示されるように、封止部MR形成用の樹脂材料MR1を導入(充填、注入)する。この樹脂材料MR1は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを樹脂材料MR1として用いることができる。それから、金型KG1,KG2のキャビティCAV内に導入した樹脂材料MR1を加熱などにより硬化させる。硬化した樹脂材料MR1により、封止部MRが形成される。その後、金型KG1,KG2を離型して、封止部MRが形成されたリードフレームLFを取り出す。これにより、上記図14および図15に示される構造体が得られる。
このようにして、ステップS4dのモールド工程を行うことができる。
形成された封止部MRは、樹脂注入痕GTKを有している(図14参照)。この樹脂注入痕GTKは、ステップS4dのモールド工程において、金型KG1,KG2のキャビティCAV内に、封止部MR形成用の樹脂材料MR1を注入したときの、樹脂注入用のゲート(注入口)の痕に対応している。このため、封止部MRにおける樹脂注入痕GTKの形成位置は、その封止部MRを形成するために樹脂材料MR1を金型KG1,KG2のキャビティCAV内に注入したときの、樹脂材料MR1の注入位置(樹脂注入用のゲートの位置)に対応している。
次に、封止部MRから露出しているリードLDのアウタリード部に必要に応じてめっき処理を施してから、封止部MRの外部において、リードLDおよび吊りリードTLを所定の位置で切断して、リードフレームLFのフレーム枠から分離する(図7のステップS4e)。
次に、図18および図19に示されるように、封止部MRから突出するリードLDのアウタリード部を折り曲げ加工(リード加工、リード成形)する(図7のステップS4f)。図18は、ステップS4fのリード加工工程を完了した段階の平面図に対応し、図19は、図18のA−A線の断面図にほぼ対応している。
このように、ステップS4a〜S4fを行うことにより、上記ステップS4の半導体装置PKGの組立工程が行われる。このようにして、半導体装置PKGが製造される。
次に、半導体装置PKGのテスト(検査)を行う(図6のステップS5)。ステップS5のテスト工程では、各種テストが行われ、不良品があれば選別して取り除く。ステップS5のテスト工程は、例えば、半導体装置PKGの外部端子であるリードLDをテスト用のソケットに差し込んで電気的試験を行うことなどにより、行うことができる。
その後、半導体装置PKGを出荷する(図6のステップS6)。
<検討の背景について>
次に、本発明者が行った検討の背景について説明する。
次に、本発明者が行った検討の背景について説明する。
半導体装置として、例えば汎用のマイコン製品などは、顧客のニーズや用途に応じて多数の種類の半導体パッケージ製品が必要とされる。しかしながら、半導体パッケージ製品の種類ごとに半導体パッケージ製品に含まれる半導体チップを変更してしまうと、半導体パッケージ製品の種類の数だけ、半導体チップの種類を揃える必要が生じるため、半導体チップの設計や製造に多大な負担がかかり、半導体チップやその半導体チップを用いた半導体パッケージの製造コストの増大を招いてしまう。
このため、共通の半導体チップ(上記半導体チップCPに対応)を用いて、複数種類の半導体パッケージ製品を製造することを検討している。例えば、共通の半導体チップを用いて、ピン数(端子数)が異なる複数種類の半導体パッケージ製品を製造することを検討している。一例を挙げれば、共通の半導体チップを用いて、100ピンの半導体パッケージ製品と、144ピンの半導体パッケージ製品と、176ピンの半導体パッケージ製品と、224ピンの半導体パッケージ製品とを、製造する。なお、半導体パッケージのピン数とは、その半導体パッケージが有する外部端子(例えばリード)の数に対応している。
共通の半導体チップ(以下、共通チップと称する)を用いて、ピン数が異なる複数種類の半導体パッケージ製品を製造する場合、最もピン数が多い半導体パッケージ製品のピン数に合わせて、共通チップのパッド(上記パッド電極PDに対応)の数を設計する。
このため、224ピンの半導体パッケージ製品を製造する場合は、共通チップの224個のパッドは全て有効パッドとなるが、100ピン、144ピンまたは176ピンの半導体パッケージ製品を製造する場合は、共通チップの224個のパッドは、有効パッドと無効パッド(未使用パッド)とが混在したものとなる。共通チップにおける有効パッドは、ワイヤを介して外部端子(リード)と電気的に接続される。ここで、共通チップにおける有効パッドは、共通チップの外部(例えば、本半導体パッケージ製品が塔載されたマザーボードやその他の半導体パッケージ製品など)との間で信号の伝送が可能なパッドである。共通チップにおける無効パッドは、共通チップ内の回路によって強制的に、外部(共通チップの外部)との間で信号の伝送が不可能な状態(無効な状態、又はオフしている状態)とされている。
共通チップを用いて、ピン数が異なる複数種類の半導体パッケージ製品を製造することにより、ピン数が異なる複数種類の半導体パッケージ製品を製造するのに半導体チップの種類を変える必要が無くなるため、半導体チップやその半導体チップを用いた半導体パッケージの製造コストを低減することができる。
このように共通チップを用いてピン数が異なる複数種類の半導体パッケージ製品を製造することを前提にすると、最大のピン数(ここでは224ピン)の半導体パッケージ製品を製造する場合を除き、共通チップの224個のパッドに、無効パッド(未使用パッド)が発生することになる。
ところで、半導体パッケージを製造する際には、ワイヤボンディング工程を行って半導体チップのパッドと外部端子とをワイヤで接続した後には、それら半導体チップ、ワイヤおよび外部端子を樹脂封止するモールド工程を行う。具体的には、ワイヤボンディング工程の後で、半導体チップ、ワイヤおよび外部端子をモールド用金型(上記金型KG1,KG2に対応)のキャビティ内に配置してから、そのキャビティ内にモールド用の樹脂材料(上記樹脂材料MR1に対応)を注入し、注入した樹脂材料を硬化させることで、樹脂封止部(上記封止部MRに対応)を形成する。半導体チップおよびワイヤと、外部端子の一部とが、樹脂封止部によって封止されて保護される。
モールド用金型のキャビティ内にモールド用の樹脂材料を注入した際に、注入された樹脂材料がワイヤに衝突してそのワイヤを変形させてしまい、変形したワイヤがその隣のワイヤに接触してしまう可能性がある。樹脂封止工程(モールド工程)において、モールド用金型のキャビティ内に注入された樹脂材料がワイヤに衝突してワイヤを変形させる現象を、以下では「ワイヤ流れ」と称することとする。ワイヤ流れは、モールド用金型のキャビティ内に注入された樹脂材料が、高速でワイヤに衝突したときに発生し、衝突時の樹脂材料の速度が速いほど発生しやすい。ワイヤ流れが生じて隣り合うワイヤ同士が接触したまま樹脂材料が硬化してしまうと、隣り合うワイヤ同士が短絡した状態になるため、半導体パッケージの製造後の検査で取り除く必要があり、半導体パッケージの製造歩留まりを低下させ、半導体パッケージの製造コストの増加を招いてしまう。
図20および図21は、共通チップを用いて半導体パッケージ製品を製造する場合のワイヤボンディング工程を行った段階を模式的に示す要部平面図である。図20および図21のうち、図20は、224個のパッドを有する共通チップを用いて224ピンの半導体パッケージ製品を製造した場合に対応し、図21は、224個のパッドを有する共通チップを用いて、100ピンの半導体パッケージ製品を製造した場合に対応している。なお、144ピンまたは176ピンの半導体パッケージ製品を製造した場合も、図21と基本的な考え方は同じである。
図20および図21では、共通チップの224個のパッド(上記パッド電極PDに対応)のうちの一部のパッド(ここでは符号P1〜P10を付した10個のパッド)が示してある。図20の場合は、示される10個のパッドP1〜P10は、全て有効パッドであり、対応するリード(上記リードLDに対応、図20では図示せず)にそれぞれワイヤW1(上記ワイヤBWに対応)を介して接続されている。図21の場合は、10個のパッドP1〜P10のうち、5個のパッドP1,P2,P3,P9,P10は、有効パッドであり、対応するリード(上記リードLDに対応、図21では図示せず)にそれぞれワイヤW1(上記ワイヤBWに対応)を介して接続されているが、4個のパッドP4,P5,P6,P7,P8は、無効パッドであり、対応するリードが無いため、ワイヤは接続されていない。つまり、図20の場合に比べて、図21の場合の方が、リードの数(ピン数)が少ないため、その分、共通チップのパッドに無効パッド(未使用パッド)が生じているのである。
図20の場合、共通チップのパッドP1〜P10は、全て有効パッドであり、対応するリードにそれぞれワイヤW1を介して接続されているため、隣り合うワイヤW1間の間隔は、比較的小さくなっている。このような状態で樹脂封止工程を行う場合には、ワイヤ流れは生じにくい。なぜなら、金型のキャビティ内に注入された樹脂材料は、図20に矢印で示される樹脂進行方向YG1に沿って進行し、パッドP1〜P10に接続された10本のワイヤW1に順に衝突するが、ワイヤW1に衝突する毎に進行の勢いが弱まるため、いずれのワイヤW1に衝突する際にも、樹脂材料の速度はそれほど速くならずに済み、ワイヤW1が変形しにくいからである。
一方、図21の場合、P1,P2,P3,P9,P10は、有効パッドであり、対応するリードにそれぞれワイヤW1を介して接続されているが、パッドP4〜P8は、無効パッド(未使用パッド)であり、対応するリードが無いため、ワイヤは接続されていない。このため、図21の場合は、パッドP1,P2,P3,P9,P10に接続された5本のワイヤW1において、パッドP9に接続されたワイヤW1aとパッドP3に接続されたワイヤW1bとの間の間隔が、かなり大きくなっている。このような状態で樹脂封止工程を行う場合には、パッドP3に接続されたワイヤW1bにおいて、ワイヤ流れが生じやすい。これを図22を参照して説明する。図22は、図21の状態で樹脂封止工程を行った場合の説明図である。
金型のキャビティ内に注入された樹脂材料は、図22の樹脂進行方向YG1,YG2,YG3に沿って進行し、パッドP1,P2,P3,P9,P10に接続された5本のワイヤW1に順に衝突する。この際、パッドP9に接続されたワイヤW1aに衝突した後、パッドP3に接続されたワイヤW1bに向かって流れる樹脂材料は、ワイヤW1aからワイヤW1bまでの距離が大きいことから、ワイヤW1bに衝突するまでに加速され、かなり速い速度でワイヤW1bに衝突してワイヤW1bを変形させ、ワイヤW1bにワイヤ流れが発生してしまう。ワイヤW1bが変形して隣のワイヤW1cに接触してしまうと、パッドP3に接続されたワイヤW1bと、パッドP2に接続されたワイヤW1cとが電気的に短絡することにつながるため、半導体装置の製造歩留まりが低下する。
ワイヤ流れの対策として有効な手法として、半導体チップにおけるパッドの間隔(ピッチ)を大きくする手法があり、この手法を第1の手法と称することとする。第1の手法では、パッドの間隔(ピッチ)を大きくすれば、隣り合うワイヤ同士の間隔も必然的に大きくなるため、たとえワイヤ流れが生じてワイヤが変形したとしても、その変形したワイヤは隣のワイヤに接触しにくくなり、ワイヤ流れがワイヤの短絡につながりにくくなる。このため、第1の手法は、ワイヤ流れの発生を抑制するのに有効というよりは、ワイヤ流れが発生したときの悪影響(ワイヤ同士の短絡)を抑制する手法である。
図23は、図21の構成に対して、第1の手法を適用した場合に対応している。このため、図23では、パッドP1,P2,P3の間隔L1,L2が図21の場合に比べて大きくしてあり、それによって、パッドP1,P2,P3に接続されたワイヤW1d,W1c,W1bの間隔L3,L4も図21の場合に比べて大きくなっている。このため、図23の場合は、ワイヤ流れが生じてワイヤW1bが変形したとしても、ワイヤW1bとワイヤW1cとの間の間隔L4が大きいことから、変形したワイヤW1bは隣のワイヤW1cに接触しにくくなる。従って、図23の場合は、ワイヤ流れが発生しても、ワイヤ同士の短絡にはつながりにくくなるため、ワイヤ流れによる半導体装置の製造歩留まりの低下を抑制することができる。
しかしながら、第1の手法は、半導体チップにおいてパッドの間隔(ピッチ)を大きくする手法であるため、半導体チップの寸法の増大を招いてしまう。半導体チップの寸法の増大、すなわち半導体チップの大型化は、その半導体チップを用いて製造された半導体パッケージの大型化を招き、また、製造コストの増加を招いてしまう。
ワイヤ流れの対策として有効な手法として、半導体チップにダミーパッドを設け、このダミーパッドにダミーワイヤを接続する手法があり、この手法を第2の手法と称することとする。第2の手法では、半導体チップにダミーパッドを設け、そのダミーパッドにダミーワイヤをすれば、ダミーワイヤが配置された分、ダミーワイヤが配置されない場合に比べてワイヤ(ダミーワイヤも含む)同士の間隔が小さくなる。このため、樹脂封止工程において、モールド用金型のキャビティ内に注入された樹脂材料は、ダミーワイヤに衝突して減速される分、ダミーワイヤの次のワイヤに衝突する際の速度が遅くなり、ワイヤが変形しにくくなる。このため、第2の手法は、ワイヤ流れの発生を抑制するのに有効な手法である。
図24は、図21の構成に対して、第2の手法を適用した場合に対応している。このため、図24では、パッドP6とパッドP7との間にダミーパッドDMを設け、このダミーパッドDMとリードとをダミーワイヤDWで接続している。
図21および図22の場合は、樹脂進行方向YG1に沿って進行した樹脂材料は、ワイヤW1aに衝突した後、樹脂進行方法YG2に沿ってワイヤW1bに向かって流れるが、ワイヤW1aからワイヤW1bまでの距離が大きいことから、ワイヤW1bに衝突するまでに加速され、かなり速い速度でワイヤW1bに衝突してワイヤW1bを変形させる。
それに対して、ダミーパッドDMおよびダミーワイヤDWを設けた図24の場合は、樹脂材料は、ワイヤW1aに衝突した後、ダミーワイヤDWに一旦衝突してから、ワイヤW1bに向かって流れてワイヤW1bに衝突する。一旦ダミーワイヤDWに衝突して減速する分、図21および図22の場合にワイヤW1bに衝突する樹脂材料の速度よりも、図24の場合にワイヤW1bに衝突する樹脂材料の速度の方が遅くなる。このため、図24の場合は、衝突時の樹脂材料の速度が遅くなる分、樹脂材料が衝突してもワイヤW1bは変形しにくくなり、ワイヤW1bにワイヤ流れが生じるのを抑制することができる。従って、ワイヤ流れによる半導体装置の製造歩留まりの低下を抑制することができる。
しかしながら、第2の手法は、半導体チップにおいてダミーパッドを設ける手法であるため、半導体チップの寸法の増大を招いてしまう。なぜなら、ダミーパッドDMは、単にダミーワイヤDWを配置できるように追加したパッドであり、共通チップ内の回路には接続されておらず、電気的には全く不要なパッドであるため、ワイヤ流れ防止のためにダミーパッドDMを追加することは、半導体チップの寸法の増大、すなわち半導体チップの大型化を招いてしまう。また、ダミーパッドDMを共通チップに追加した場合には、その共通チップを用いて224ピンの半導体パッケージを製造する際には、その追加したダミーパッドDMは全く不要なものになる。つまり、共通チップを用いて100ピンの半導体パッケージを製造する際に、ワイヤ流れの発生を防止できるようにその共通チップにダミーパッドDMを追加してしまうと、その共通チップを用いて224ピンの半導体パッケージを製造する際には、追加したダミーパッドDMは邪魔になってしまい、共通チップの大型化を招いてしまう。半導体チップの寸法の増大、すなわち半導体チップの大型化は、その半導体チップを用いて製造された半導体パッケージの大型化を招き、また、製造コストの増加を招いてしまう。
つまり、第1の手法および第2の手法ともに、ワイヤ流れに対する対策としては有効であっても、半導体チップの寸法の増大を招いてしまうため、近年強く求められている半導体パッケージの小型化や低コスト化の要求には反したものとなっている。
<半導体チップの回路構成について>
図25は、半導体チップCPの回路構成を示す回路ブロック図である。
図25は、半導体チップCPの回路構成を示す回路ブロック図である。
図25に示されるように、半導体チップCPは、各パッド電極PDにそれぞれ接続された入出力回路部(I/O回路部、I/Oバッファ回路部)1を有している。半導体チップCPは、更に、制御回路部2と、デコーダ回路部3と、記憶回路部4と、内部回路部5も有している。
図25では、理解を簡単にするために、4個のパッド電極PDとそれに対応する4つの入出力回路部1が示されているが、これに限定されず、実際には更に多数のパッド電極PDとそれに対応する入出力回路部1とが半導体チップCPに形成されている。上述したように、共通の半導体チップCPを用いて、例えば、100ピンの半導体パッケージと、144ピンの半導体パッケージと、176ピンの半導体パッケージと、224ピンの半導体パッケージとを製造する場合は、半導体チップCPには、224個のパッド電極PDとそれらのそれぞれに対応する入出力回路部1とが形成されている。
但し、半導体チップCPにおいては、全てのパッド電極PDに対して、それぞれ入出力回路部1が接続されている。このため、対応する入出力回路部1が接続されていないパッド電極は、半導体チップCPには設けられていない。なお、上述したダミーパッドDMは、電気的には全く不要なパッドであり、入出力回路部1に相当するものは接続されていない。このため、半導体チップCPには、上述したダミーパッドDMに相当するものは形成されていない。
半導体チップCPにおいて、各パッド電極PDは、そのパッド電極PDに接続された入出力回路部1を介して、内部回路部5に接続されている。すなわち、各パッド電極PDと内部回路部5との間に、それぞれ入出力回路部1が介在している。入出力回路部1は、パッド電極PDと内部回路部5との間の信号の伝送を制御する。すなわち、入出力回路部1は、パッド電極PDから半導体チップCP内に入力された信号が、入出力回路部1を介して内部回路部5に入力したり、あるいは、内部回路部5から出力された信号が、入出力回路部1を介してパッド電極PDから半導体チップCPの外部に出力したりするのを、制御することができる。
制御回路部2は、入出力回路部1に接続されており、入出力回路部1を制御する。すなわち、記憶回路部4に記憶されたパッケージ情報(情報)をデコーダ回路部3でデコードし、デコードされたパッケージ情報に基づいて、制御回路部2が入出力回路部1を制御する。記憶回路部4は、例えばフラッシュメモリのような不揮発性メモリからなる。
具体的には、半導体チップCPの記憶回路部4には、パッケージ情報として、その半導体チップCPを用いられて製造された半導体パッケージ(PKG)のピン数を示すパッケージコード(パッケージ情報)が記憶されている。デコーダ回路部3は、記憶回路部4から読み出したパッケージコードをデコードする回路である。デコーダ回路部3は、記憶回路部4から読み出したパッケージコードをデコードして、パッケージコードが示すピン数に対応したデコード信号を生成して、制御回路部2に出力する。制御回路部2は、デコーダ回路部3のデコード信号に基づき、各入出力回路部1をイネーブル状態とするか、あるいは強制的にディセーブル状態とするかを切り換える。入出力回路部1が制御回路部2によってイネーブル状態に設定されると、その入出力回路部1に接続されたパッド電極PDは、有効パッドとなり、そのパッド電極PDから入力した信号を入出力回路部1を介して内部回路部5に伝送したり、あるいは、内部回路部5から伝送された信号を入出力回路部1を介してパッド電極PDから半導体チップCPの外部に出力することができるようになる。入出力回路部1が制御回路部2によってディセーブル状態に設定されると、その入出力回路部1に接続されたパッド電極PDは、無効パッド(未使用)となり、そのパッド電極PDから入力した信号を入出力回路部1を介して内部回路部5に伝送することができなくなり、かつ、内部回路部5からの信号を入出力回路部1を介してパッド電極PDから出力することができなくなる。
制御回路部2は、入出力回路部1の各制御端子(入力/出力イネーブルなど)を選択/制御している回路である。また、制御回路部2は、内部回路部5に含まれるCPU(Central Processing Unit)あるいは周辺IP(IPコア:Intellectual Property core)と、入出力回路部1との間において、入力データまたは出力データの伝送経路を選択する。また、記憶回路部4は、パッケージコードを記憶しているが、更にパッケージコード以外の情報を記憶していてもよい。内部回路部5は、半導体チップCPの外部の回路との間で、パッド電極PDを介して信号の伝送が行われる回路であり、例えばCPUや周辺IPなどを含んでいる。内部回路部5は、複数の回路部(回路ブロック)を含んでいてもよい。
また、図25には、半導体チップCPが有するパッド電極PDとして、4つのパッド電極PD1,PD2,PD3,PD4が示されているが、これらパッド電極PD1,PD2,PD3,PD4は、半導体チップCPの四辺(上記図3に示される辺SD1,SD2,SD3,SD4)のいずれかの辺に沿って並んで配置されたパッド電極PDを想定している。すなわち、パッド電極PD1,PD2,PD3,PD4は、半導体チップCPの表面において、上記辺SD1,SD2,SD3,SD4のいずれかの辺に沿って、パッド電極PD1,PD2,PD3,PD4の順に配置されている。このため、パッド電極PD1とパッド電極PD4との間にパッド電極PD2,PD3が配置され、パッド電極PD2,PD3のうち、パッド電極PD2がパッド電極PD1に近い側にあり、パッド電極PD3がパッド電極PD4に近い側にある。すなわち、パッド電極PD3とパッド電極PD1との間にパッド電極PD2があり、パッド電極PD4とパッド電極PD2との間にパッド電極PD3がある。
1つのパッド電極PDに対して1つの入出力回路部1が設けられている。パッド電極PD1に対して設けられた入出力回路部1を、入出力回路部1aと称し、パッド電極PD2に対して設けられた入出力回路部1を、入出力回路部1bと称し、パッド電極PD3に対して設けられた入出力回路部1を、入出力回路部1cと称し、パッド電極PD4に対して設けられた入出力回路部1を、入出力回路部1dと称することとする。パッド電極PD1に入出力回路部1aが接続されており、パッド電極PD1は、その入出力回路部1aを介して内部回路部5に接続されている。また、パッド電極PD2に入出力回路部1bが接続されており、パッド電極PD2は、その入出力回路部1bを介して内部回路部5に接続されている。また、パッド電極PD3に入出力回路部1cが接続されており、パッド電極PD3は、その入出力回路部1cを介して内部回路部5に接続されている。また、パッド電極PD4に入出力回路部1dが接続されており、パッド電極PD4は、その入出力回路部1dを介して内部回路部5に接続されている。これらのことは、後述の図26〜図28でも共通である。
<半導体装置の構成について>
図26〜図28は、図25の半導体チップCPを用いて半導体パッケージ(PKG)を製造した場合の回路構成を示す回路ブロック図である。このうち、図26は、224ピンの半導体パッケージ(PKG)を製造した場合に対応し、図27および図28は、100ピン、144ピンまたは176ピンの半導体パッケージ(PKG)を製造した場合に対応している。なお、図27の場合は、本実施の形態の技術思想を適用しておらず、一方、図28の場合は、本実施の形態の技術思想を適用している。
図26〜図28は、図25の半導体チップCPを用いて半導体パッケージ(PKG)を製造した場合の回路構成を示す回路ブロック図である。このうち、図26は、224ピンの半導体パッケージ(PKG)を製造した場合に対応し、図27および図28は、100ピン、144ピンまたは176ピンの半導体パッケージ(PKG)を製造した場合に対応している。なお、図27の場合は、本実施の形態の技術思想を適用しておらず、一方、図28の場合は、本実施の形態の技術思想を適用している。
上述したように、一種類の半導体チップCPを用いて、ピン数が異なる複数種類の半導体パッケージが製造される。すなわち、ピン数が異なる複数種類の半導体パッケージを製造するのに対して、半導体チップを共通化し、その共通の半導体チップが半導体チップCPに対応している。ここでは、半導体チップCPを用いて、224ピンの半導体パッケージと、176ピンの半導体パッケージと、144ピンの半導体パッケージと、100ピンの半導体パッケージとが製造される場合を例に挙げて説明する。上述のように、半導体パッケージのピン数とは、その半導体パッケージが有する外部端子(ここではリードLD)の数に対応している。
まず、図26の場合について説明する。
図26の場合は、共通の半導体チップCPを用いて製造され得る複数種類の半導体パッケージのうち、最大のピン数を有する半導体パッケージ(ここでは224ピンの半導体パッケージ)を、その共通の半導体チップCPを用いて製造した場合に対応している。この場合、半導体チップCPが有する複数のパッド電極PDは、全て有効パッドとなり、それぞれワイヤBWを介してリードLDと電気的に接続されている。なぜなら、共通の半導体チップCPを用いて製造され得る複数種類の半導体パッケージのうち、最大のピン数を有する半導体パッケージ(ここでは224ピンの半導体パッケージ)に合わせて、半導体チップCPが有するパッド電極PDの数を設計しているからである。半導体チップCPを用いて224ピンの半導体パッケージを製造した場合は、半導体チップCPのパッド電極PDとリードLDとは1対1対応しており、半導体チップCPの各パッド電極PDが、半導体パッケージPKGの各リードLDと、それぞれワイヤBWを介して電気的に接続されている。つまり、半導体チップCPの各パッド電極PDに各ワイヤBWの一端が接続され、その各ワイヤBWの他端が、各リードLDに接続されている。
ここで、有効パッドとは、そのパッド(パッド電極)を介して半導体チップCP内の回路への信号の入力または半導体チップCPの回路からの信号の出力が可能なパッド(パッド電極)に対応している。半導体チップCPを用いて製造されるいずれのピン数の半導体パッケージにおいても、半導体パッケージ(PKG)のリードLDの数と半導体チップCPにおける有効パッドの数とは一致しており、半導体チップCPの各有効パッドが、対応する各リードLDにそれぞれワイヤBWを介して電気的に接続されている。これにより、半導体チップCPを用いて製造されるいずれのピン数の半導体パッケージPKGにおいても、各リードLDから、そのリードLDに接続されたワイヤBW及び有効パッドを介して、半導体チップCP内の回路に信号を入力したり、あるいは、半導体チップCP内の回路から、有効パッド及びその有効パッドに接続されたワイヤBWを介して、リードLDに信号を出力することができる。
このため、図26に示される4つのパッド電極PD1,PD2,PD3,PD4は、全て有効パッドであり、それぞれに対応するリードLD(LD1,LD2,LD3,LD4)が存在している。すなわち、パッド電極PD1にはリードLD1が対応しており、パッド電極PD1とリードLD1とがワイヤBW1を介して電気的に接続され、パッド電極PD2にはリードLD2が対応しており、パッド電極PD2とリードLD2とがワイヤBW2を介して電気的に接続されている。また、パッド電極PD3にはリードLD3が対応しており、パッド電極PD3とリードLD3とがワイヤBW3を介して電気的に接続され、パッド電極PD4にはリードLD4が対応しており、パッド電極PD4とリードLD4とがワイヤBW4を介して電気的に接続されている。ここで、ワイヤBW1は、リードLD1とパッド電極PD1との間を繋ぐワイヤBWに対応し、ワイヤBW2は、リードLD2とパッド電極PD2との間を繋ぐワイヤBWに対応し、ワイヤBW3は、リードLD3とパッド電極PD3との間を繋ぐワイヤBWに対応し、ワイヤBW4は、リードLD4とパッド電極PD4との間を繋ぐワイヤBWに対応している。
図26の場合は、リードLD1と半導体チップCPの内部回路部5との間で、ワイヤBW1、パッド電極PD1および入出力回路部1aを介して信号が伝送され、また、リードLD2と半導体チップCPの内部回路部5との間で、ワイヤBW2、パッド電極PD2および入出力回路部1bを介して信号が伝送されるようになっている。また、リードLD3と半導体チップCPの内部回路部5との間で、ワイヤBW3、パッド電極PD3および入出力回路部1cを介して信号が伝送され、また、リードLD4と半導体チップCPの内部回路部5との間で、ワイヤBW4、パッド電極PD4および入出力回路部1dを介して信号が伝送されるようになっている。
次に、図27の場合と図28の場合とについて説明する。
図27の場合と図28の場合とは、共通の半導体チップCPを用いて製造され得る複数種類の半導体パッケージのうち、最大のピン数を有する半導体パッケージ(ここでは224ピンの半導体パッケージ)よりも少ないピン数の半導体パッケージ(ここでは176ピン、144ピンまたは100ピンの半導体パッケージ)を、その共通の半導体チップCPを用いて製造した場合に対応している。この場合、半導体チップCPが有するパッド電極PDは、有効パッドと無効パッド(未使用パッド)とが混在している。なぜなら、共通の半導体チップCPを用いて製造され得る複数種類の半導体パッケージのうち、最大のピン数(ここでは224ピン)を有する半導体パッケージに合わせて、半導体チップCPが有するパッド電極PDの数を設計し、また、半導体チップCPにおける有効パッドの数は、製造する半導体パッケージのピン数で決まるからである。半導体パッケージのピン数が少なくなれば、半導体チップCPのパッド電極PDの総数は変わらなくとも、パッド電極PDのうちの有効パッドの数は少なくなり、有効パッド以外のパッド電極PDが無効パッド(未使用パッド)になる。
図27の場合と図28の場合とでは、図に示される4つのパッド電極PD1,PD2,PD3,PD4のうち、パッド電極PD1,PD3,PD4は有効パッドであるが、パッド電極PD2は無効パッド(未使用パッド)である。図26の場合に比べて、図27の場合と図28の場合は、リードLDの数が少なく、半導体チップCPにおける有効パッドの数は、リードLDの数に対応している。
例えば、半導体チップCPのパッド電極PDの数を224個に設計しておき、半導体チップCPを用いて224ピンの半導体パッケージを製造する場合は、半導体チップCPの224個のパッド電極PDの全てが有効パッドとなる。しかしながら、その半導体チップCPを用いて176ピンの半導体パッケージ製品を製造する場合は、半導体チップCPの224個のパッド電極PDのうち、176個のパッド電極PDが有効パッドとなり、残りの48個のパッド電極PDは無効パッドとなる。また、その半導体チップCPを用いて144ピンの半導体パッケージ製品を製造する場合は、半導体チップCPの224個のパッド電極PDのうち、144個のパッド電極PDが有効パッドとなり、残りの80個のパッド電極PDは無効パッドとなる。また、その半導体チップCPを用いて100ピンの半導体パッケージ製品を製造する場合は、半導体チップCPの224個のパッド電極PDのうち、100個のパッド電極PDが有効パッドとなり、残り124個のパッド電極PDは無効パッドとなる。このため、224ピンの半導体パッケージ製品を製造する場合(図26の場合に対応)は、半導体チップCPのパッド電極PDは全て有効パッドとなるが、100ピン、144ピンまたは176ピンの半導体パッケージを製造する場合(図27の場合および図28の場合に対応)は、半導体チップCPのパッド電極PDは、有効パッドと無効パッドとが混在したものとなる。
半導体チップCPのパッド電極PDのうち、有効パッド(ここではパッド電極PD1,PD3,PD4)については、パッド電極PD(有効パッド)と内部回路部5との間で入出力回路部1を介して信号の伝送が可能であり、また、有効パッドはワイヤBWを介してリードLDに電気的に接続されている。このため、半導体チップCPの内部回路部5とリードLDとの間で、ワイヤBW、有効パッド(パッド電極PD1,PD3,PD4)および入出力回路部1を介して、信号の伝送が行われるようになっている。
一方、半導体チップCPのパッド電極PDのうち、無効パッド(ここではパッド電極PD2)については、パッド電極PD(無効パッド)と内部回路部5との間で信号の伝送が不可能になるように、無効パッドと内部回路部5との間に介在する入出力回路部1が制御回路部2によって制御されている。具体的には、記憶回路部4に記憶された情報をデコーダ回路部3でデコードし、デコードされた情報に基づいて、制御回路部2が入出力回路部1を制御しており、無効パッドと内部回路部5との間で信号の伝送が不可能になるように、無効パッドと内部回路部5との間に介在する入出力回路部1が制御回路部2によって制御されている。このため、半導体チップCPにおける無効パッドは、半導体装置PKGの動作中は、すなわち半導体装置PKGに電源電圧が供給されている間は、半導体チップCP内の回路からの信号を無効パッドから出力したり、無効パッドから入力した信号を半導体チップCP内の回路に伝送するのが不可能な状態に制御されている。つまり、半導体チップCPにおいて、無効パッドは、半導体装置PKGの動作中は、入力用の端子としても、出力用の端子としても機能できない状態に制御されているパッド電極に対応している。
そして、半導体チップCPを用いて224ピンの半導体パッケージを製造する場合は、224ピンの半導体パッケージを示すパッケージ情報が半導体チップCPの記憶回路部4に記憶される。この場合、記憶回路部4に記憶されたそのパッケージ情報がデコーダ回路部3でデコードされ、デコードされたパッケージ情報に基づいて、制御回路部2が入出力回路部1を制御し、全てのパッド電極PD(ここではパッド電極PD1,PD2,PD3,PD4)が有効パッドとして機能する。
一方、224ピンよりも少ないピン数、例えば100ピンの半導体パッケージを製造する場合は、100ピンの半導体パッケージを示すパッケージ情報が半導体チップCPの記憶回路部4に記憶される。この場合、記憶回路部4に記憶されたそのパッケージ情報がデコーダ回路部3でデコードされ、デコードされたパッケージ情報に基づいて、制御回路部2が入出力回路部1を制御し、一部のパッド電極PD(ここではパッド電極PD1,PD3,PD4)が有効パッドとして機能し、残りのパッド電極PD(ここではパッド電極PD2)が無効パッドに設定される。
半導体チップCPにおける有効パッドは、その有効パッドを介して半導体チップCP内の回路への信号の入力または半導体チップCPの回路からの信号の出力が可能である。そして、半導体チップCPにおける有効パッドは、外部端子であるリードLDに電気的に接続すべきパッドであり、その有効パッドから出力された信号をリードLDから半導体パッケージの外部に出力したり、あるいは半導体パッケージの外部からリードLDに入力された信号を有効パッドから半導体チップCP内の回路に入力するために用いられる。つまり、半導体チップCPにおける有効パッドは、信号の伝送経路に用いられるパッドであり、言い換えると、半導体チップCP内の回路への信号の入力または半導体チップCP内の回路からの信号の出力に用いられるパッドである。
このため、図27の場合と図28の場合の両方において、半導体チップCPの有効パッド(ここではパッド電極PD1,PD3,PD4)は、対応する各リードLD(LD1,LD3,LD4)にそれぞれワイヤBW(BW1,BW3,BW4)を介して電気的に接続されている。具体的には、パッド電極PD1とリードLD1とがワイヤBW1を介して電気的に接続され、パッド電極PD3とリードLD3とがワイヤBW3を介して電気的に接続され、パッド電極PD4とリードLD4とがワイヤBW4を介して電気的に接続されている。つまり、パッド電極PD1,PD3,PD4とそれに対応するリードLD1,LD3,LD4と、それらを接続するワイヤBW1,BW3,BW4との接続関係については、図26の場合と図27の場合と図28の場合とで共通である。
このため、リードLD1,LD3,LD4と半導体チップCPの内部回路部5との間の信号の伝送経路は、図26の場合と図27の場合と図28の場合とで共通である。すなわち、リードLD1と半導体チップCPの内部回路部5との間で、ワイヤBW1、パッド電極PD1および入出力回路部1aを介して信号が伝送される。また、リードLD3と半導体チップCPの内部回路部5との間で、ワイヤBW3、パッド電極PD3および入出力回路部1cを介して信号が伝送される。また、リードLD4と半導体チップCPの内部回路部5との間で、ワイヤBW4、パッド電極PD4および入出力回路部1dを介して信号が伝送される。これにより、各リードLD(LD1,LD3,LD4)から、そのリードLDに接続されたワイヤBW(BW1,BW3,BW4)および有効パッドを介して、半導体チップCP内の回路に信号を入力したり、あるいは、半導体チップCP内の回路から、有効パッドおよびその有効パッドに接続されたワイヤBW(BW1,BW3,BW4)を介して、リードLDに信号を出力することができる。
このように、図26の場合と図27の場合と図28の場合のいずれにおいても、リードLDが半導体パッケージの外部端子として機能し、半導体チップCPの内部回路部5と各リードLDとの間で、ワイヤBW、有効パッド(パッド電極PD)および入出力回路部1を介して、信号の伝送が行われる。
しかしながら、図26の場合に比べて、図27の場合と図28の場合は、外部端子であるリードLDの数が少なく、パッド電極PD2に対応するリードLD2が存在していない。それを反映して、図26の場合は、パッド電極PD2は有効パッドであるが、図27の場合と図28の場合は、パッド電極PD2が無効パッド(未使用パッド)となっている。そして、図27の場合は、無効パッド(パッド電極PD2)にはワイヤBWが接続されていないが、図28の場合は、無効パッド(パッド電極PD2)にもワイヤBW5の一端が接続されており、そのワイヤBW5の他端は、リードLD3に接続されている。すなわち、図28の場合は、リードLD3には2本のワイヤBW3,BW5のそれぞれの一端が接続されており、そのうちの1本のワイヤBW3の他端は半導体チップCPの有効パッド(パッド電極PD3)に接続され、もう1本のワイヤBW5の他端は半導体チップCPの無効パッド(パッド電極PD2)に接続されている。ここで、ワイヤBW5は、リードLD3とパッド電極PD2との間を繋ぐワイヤBWに対応している。
このため、図28の場合は、リードLD3と半導体チップCPとの間の接続経路としては、リードLD3をワイヤBW3を介して半導体チップCPのパッド電極PD3(有効パッド)に接続する経路と、リードLD3をワイヤBW5を介して半導体チップCPのパッド電極PD2(無効パッド)に接続する経路とが存在している。
しかしながら、リードLD3と半導体チップCPとの間で信号が伝送する経路は、ワイヤBW3を介して半導体チップCPのパッド電極PD3(有効パッド)とリードLD3とを接続する経路である。ワイヤBW5を介して半導体チップCPのパッド電極PD2(無効パッド)とリードLD3とを接続する経路は、半導体チップCPとリードLD3との間で信号が伝送する経路としては機能しない。なぜなら、パッド電極PD2(無効パッド)に接続された入出力回路部1bが、制御回路部2により、信号の伝送が不可能な状態に強制的に固定され、それによって、パッド電極PD2(無効パッド)は、信号の伝送経路として寄与できなくなっているためである。
つまり、図27の場合と、図28の場合とを比べると、図28の場合は、半導体チップCPの無効パッドとリードLD3とを接続するワイヤBW5が追加されている点が図27の場合と相違しているが、このワイヤBW5は、半導体チップCPとリードLD3との間の信号の伝送経路としては機能せず、電気的には意味がないワイヤである。しかしながら、本実施の形態では、上述したワイヤ流れを抑制または防止するために、図28に示されるように、電気的には意味がないワイヤBW5を追加している。すなわち、図27の場合に比べて、図28の場合は、電気的には意味がないワイヤBW5を追加したことにより、上述したワイヤ流れの発生を、抑制または防止する効果を得ることができる。
すなわち、図27の場合は、樹脂封止工程(上記ステップS4dもモールド工程に対応)において、金型KG1,KG2のキャビティCAV内に注入された樹脂材料MR1は、図27に矢印で示される樹脂進行方向YG4に沿って進行し、ワイヤBW1、ワイヤBW3およびワイヤBW4に順に衝突する。この際、無効パッドであるパッド電極PD2にはワイヤBWを接続していないことを反映して、ワイヤBW1とワイヤBW3との間の間隔が大きくなっていることにより、ワイヤBW1に衝突してからワイヤBW3に向かって流れる樹脂材料MR1は、ワイヤBW3に衝突するまでにかなり加速され、かなり速い速度でワイヤBW3に衝突する。これにより、ワイヤBW3が変形してしまい、ワイヤBW3にワイヤ流れが発生する虞がある。これは、半導体パッケージの製造歩留まりの低下につながってしまう。
それに対して、図28の場合は、樹脂封止工程(上記ステップS4dもモールド工程に対応)において、金型KG1,KG2のキャビティCAV内に注入された樹脂材料MR1は、図28に矢印で示される樹脂進行方向YG5に沿って進行し、ワイヤBW1、ワイヤBW5、ワイヤBW3およびワイヤBW4に順に衝突する。この際、ワイヤBW1に衝突してからワイヤBW3に向かって流れる樹脂材料MR1は、ワイヤBW1とワイヤBW3との間に配置されたワイヤBW5に一旦衝突してから、ワイヤBW3に向かって流れてワイヤW3に衝突する。一旦ワイヤBW5に衝突して減速する分、図27の場合にワイヤBW3に衝突する樹脂材料MR1の速度よりも、図28の場合にワイヤBW3に衝突する樹脂材料MR1の速度の方が遅くなる。このため、図28の場合は、衝突時の樹脂材料MR1の速度が遅くなる分、樹脂材料MR1が衝突してもワイヤBW3は変形しにくくなり、ワイヤBW3にワイヤ流れが生じるのを抑制または防止することができる。
また、樹脂進行方向が、上記樹脂進行方向YG5と逆の場合を考える。この場合、図28において、樹脂封止工程で金型KG1,KG2のキャビティCAV内に注入された樹脂材料MR1は、樹脂進行方向YG6に沿って進行し、ワイヤBW4、ワイヤBW3、ワイヤBW5およびワイヤBW1に順に衝突する。この際、ワイヤBW3に衝突してからワイヤBW1に向かって流れる樹脂材料MR1は、ワイヤBW3とワイヤBW1との間に配置されたワイヤBW5に一旦衝突してから、ワイヤBW1に向かって流れてワイヤBW1に衝突する。一旦ワイヤBW5に衝突して減速する分、図27の場合にワイヤBW1に衝突する樹脂材料MR1の速度よりも、図28の場合にワイヤBW1に衝突する樹脂材料MR1の速度の方が遅くなる。このため、図28の場合は、衝突時の樹脂材料MR1の速度が遅くなる分、樹脂材料MR1が衝突してもワイヤBW1は変形しにくくなり、ワイヤBW1にワイヤ流れが生じるのを抑制または防止することができる。
従って、ワイヤBW3またはワイヤBW1にワイヤ流れが生じるのを抑制または防止することができるため、ワイヤ流れによる半導体装置の製造歩留まりの低下を抑制または防止することができる。このため、半導体装置(半導体パッケージ)の製造歩留まりを向上させることができる。
本実施の形態では、半導体チップCPの無効パッド(パッド電極PD2)とリードLD3との間をワイヤBW5で接続し、信号の伝送経路としては機能しないそのワイヤBW5を、信号の伝送経路として機能するワイヤBW3にワイヤ流れが発生しないようにするために用いているのである。
また、図27の場合と図28の場合は、半導体チップCPにおいて、パッド電極PD2は無効パッドであるが、図26の場合は、半導体チップCPにおいて、パッド電極PD2は有効パッドである。つまり、半導体チップCPを用いてピン数が異なる複数種類の半導体パッケージを製造できるようにしているため、パッド電極PD2は、有効パッドと無効パッドとを切り換えることができるように構成されている。このため、半導体チップCPを用いて例えば100ピンの半導体パッケージを製造した場合に、パッド電極PD2が無効パッドであり、電気的には不要なパッドであったとしても、半導体チップCPを用いて224ピンの半導体パッケージを製造した場合には、パッド電極PD2は、有効パッドであり、電気的に必要なパッドとなる。従って、製造された半導体パッケージにおいてパッド電極PD2が無効パッドとして用いられていたとしても、半導体チップCPを設計、製造する上では、パッド電極PD2も必要なパッドなのである。このため、図28の場合において、パッド電極PD2は、全く不要なパッドを追加したのではなく、設計上必要なパッドとして設けられたものであり、半導体チップCPは、パッド電極PD2を有効パッドとしても無効パッドとしても切り換えて使用できるような回路構成を有しており、半導体装置PKGではパッド電極PD2を無効パッドに固定して用いているのである。
このため、図28の場合にパッド電極PD2が無効パッドであり、電気的に不要であったとしても、半導体チップCPにパッド電極PD2を設けないようにしてしまうと、共通の半導体チップCPを用いて224ピンの半導体パッケージを製造できなくなってしまうため、図28の場合に、パッド電極PD2を削除することはできない。従って、図28の場合に、無効パッドであるパッド電極PD2が存在していたとしても、そのパッド電極PD2の存在が半導体チップCPの寸法の増大を招くわけではなく、半導体チップCPの大型化にはつながらない。
このように、本実施の形態では、図28の場合に、無効パッドであるパッド電極PD2にワイヤBW5を接続することで、ワイヤ流れの課題を解決しているが、この手法は、上記図24を参照して説明したダミーパッドDMを設ける手法とは相違している。
上記ダミーパッドDMを設ける手法では、共通チップ内の回路には接続されていないパッドをダミーパッドDMとして設けているため、そのダミーパッドDMを追加した共通チップを用いて224ピンの半導体パッケージを製造する際には、その追加したダミーパッドDMは全く不要なものになる。このため、半導体チップの大型化を招いてしまう。
それに対して、本実施の形態では、図28の場合に半導体チップCPのパッド電極PD2にワイヤBW5を接続することにより、ワイヤ流れを防止しているが、図26のように共通の半導体チップCPを用いて224ピンの半導体パッケージを製造する場合には、パッド電極PD2は有効パッドとして用いられ、信号の伝送経路となる。このため、半導体チップCPのパッド電極PD2は、ワイヤ流れの防止の課題を考慮しなくとも必要なパッド電極であり、そのパッド電極PD2を利用してワイヤ流れを防止する本実施の形態では、半導体チップCPの寸法の増大を招くことはないと言える。従って、本実施の形態では、半導体チップCPの小型化を図ることができ、その半導体チップCPを用いて製造された半導体パッケージの小型化を図ることができ、また、製造コストの低減を図ることができる。
このように、本実施の形態は、共通の半導体チップを用いてピン数が異なる複数種類の半導体パッケージを製造することを検討し、最大ピン数の半導体パッケージを製造する際にはワイヤ流れの課題は発生しないが、ピン数が少ない半導体パッケージを製造する際には、無効パッド(未使用パッド)が生じることに起因してワイヤ流れの課題が発生することに気づき、それに気づいたからこそ、成し得たものである。そして、ワイヤ流れの課題が発生してしまうピン数が少ない半導体パッケージを製造する際に、必然的に発生する無効パッドを利用して、その無効パッド(パッド電極PD2)にワイヤ(BW5)の一端を接続し、そのワイヤ(BW5)の他端をリード(LD3)に接続することにより、ワイヤ流れの課題を解決している。これにより、ワイヤ流れを抑制または防止することができることで、半導体装置(半導体パッケージ)の製造歩留まりを向上させることができるとともに、半導体チップの小型化を図り、その半導体チップを用いて製造される半導体装置(半導体パッケージ)の小型化を図ることができる。
また、本実施の形態では、無効パッド(ここではパッド電極PD2)に一端を接続したワイヤBW(ここではワイヤBW5)の他端は、有効パッドとワイヤBWを介して電気的に接続されたリードLD(ここではリードLD3)に接続している。つまり、ワイヤ流れ防止用のワイヤ(ここではワイヤBW5)は、一端を無効パッドに接続し、他端は、信号の伝送経路となるリードLD(ここではリードLD3)に接続している。このため、ワイヤ流れ防止用のワイヤ(ここではワイヤBW5)を設けるのに、上記ダミーパッドDMのような不要なパッド電極を追加せずに済むだけでなく、不要なリードも追加せずに済む。不要なリードを設けずに済むことにより、半導体パッケージ(PKG)の小型化を図ることができる。また、不要なリードを設けずに済むことにより、汎用のリードフレームを用いて半導体パッケージ(PKG)を製造できるようになるため、製造コストの低減も図ることができる。
また、本実施の形態では、共通の半導体チップCPを用いてピン数が異なる複数種類の半導体パッケージを製造することを前提としているため、半導体チップCPの各パッド電極PDは、半導体チップCP内の回路(内部回路部5)に接続されており、有効パッドと無効パッドとを切り換えることができるように構成されている。
図29は、パッド電極PDが有効パッドとなるか無効パッドとなるかを切り換える具体的な手法を説明するための回路図である。また、図30は、図29において、点線で囲まれた領域RG1の構成例を示す説明図である。図29は、上記図25の一部を抜き出して、より具体的に示したものであり、図29において、二点鎖線で囲まれた部分は、上記図25における制御回路部2に含まれる。
各パッド電極PDにはそれぞれ入出力回路部1が接続されており、その入出力回路部1を介してパッド電極PDと内部回路部5とが接続されている。パッド電極PDと内部回路部5との間に入出力回路部1が介在しているため、入出力回路部1によってパッド電極PDと内部回路部5との間の信号の伝送を制御することができる。
制御回路部2は、各入出力回路部1に対して、選択回路(マルチプレクサ)2a,2b,2c,2dを有している。具体的には、図29に示されるように、内部回路部5と入出力回路部1の出力側の制御端子との間に、選択回路2aと選択回路2bとが多段接続され、選択回路2bが入出力回路部1に近い側に設けられている。また、内部回路部5と入出力回路部1の入力側の制御端子との間に、選択回路2cと選択回路2dとが多段接続され、選択回路2dが入出力回路部1に近い側に設けられている。
選択回路2aには、内部回路部5からの信号(11)とグランド電位とが入力され、そのうちの一方が出力されて選択回路2bに入力されるようになっている。選択回路2aに選択信号が入力されていない間は、選択回路2aはグランド電位を出力し、選択回路2aに選択信号(信号12)が入力されると、選択回路2aは、内部回路部5から入力された信号(11)を出力する。
選択回路2bには、選択回路2aの出力とグランド電位とが入力され、そのうちの一方が出力されて入出力回路部1の出力側の制御端子に入力されるようになっている。選択回路2bに選択信号が入力されていない間は、選択回路2bは選択回路2aからの入力を出力し、選択回路2bに選択信号(デコーダ回路部3からのデコード信号)が入力されると、選択回路2bは、グランド電位を出力する。選択回路2bの出力は、入出力回路部1の出力側の制御端子(出力用回路部の制御端子)に入力される。入出力回路部1の出力側の制御端子にグランド電位が供給されている間は、入出力回路部1は、内部回路部5から入出力回路部1を介してパッド電極PDへの信号の伝送が不可能な状態にある。
選択回路2cには、内部回路部5からの信号(14)とグランド電位とが入力され、そのうちの一方が出力されて選択回路2dに入力されるようになっている。選択回路2cに選択信号が入力されていない間は、選択回路2cはグランド電位を出力し、選択回路2cに選択信号(信号15)が入力されると、選択回路2cは、内部回路部5から入力された信号(14)を出力する。
選択回路2dには、選択回路2cの出力とグランド電位とが入力され、そのうちの一方が出力されて入出力回路部1の入力側の制御端子に入力されるようになっている。選択回路2dに選択信号が入力されていない間は、選択回路2dは選択回路2cからの入力を出力し、選択回路2dに選択信号(デコーダ回路部3からのデコード信号)が入力されると、選択回路2dは、グランド電位を出力する。選択回路2dの出力は、入出力回路部1の入力側の制御端子(入力用回路部の制御端子)に入力される。入出力回路部1の出力側の制御端子にグランド電位が供給されている間は、入出力回路部1は、内部回路部5から入出力回路部1を介してパッド電極PDへの信号の伝送が不可能な状態にある。
図29において、内部回路部5に含まれるCPUまたは周辺IPなどから、制御信号(入出力回路部1の制御信号)として信号11が選択回路2aに入力され、かつ、選択信号(機能選択信号)として信号12がその選択回路2aに入力されると、選択回路2aから信号11が出力されて選択回路2bに入力される。この際、デコーダ回路部3からの信号(デコード信号)が選択回路2bに選択信号として入力されていなければ、選択回路2bに入力された信号11が選択回路2bから出力されて入出力回路部1の出力側の制御端子に入力され、入出力回路部1は、内部回路部5から入出力回路部1を介してパッド電極PDへの信号の伝送が可能な状態になる。この状態で、内部回路部5から入出力回路部1を介してパッド電極PDへ信号13(出力信号)が伝送され、更にそのパッド電極PDに接続されたワイヤBWおよびリードLDを介して、半導体装置PKGの外部に出力される。このようにして、半導体チップCPの内部回路部5から、入出力回路部1を介してパッド電極PDに信号13(出力信号)を伝送し、そのパッド電極PDから出力することができる。
入力も、出力と基本的には同じである。すなわち、図29において、内部回路部5に含まれるCPUまたは周辺IPなどから、制御信号(入出力回路部1の制御信号)として信号14が選択回路2cに入力され、かつ、選択信号(機能選択信号)として信号15がその選択回路2cに入力されると、選択回路2cから信号14が出力されて選択回路2dに入力される。この際、デコーダ回路部3からの信号(デコード信号)が選択回路2dに選択信号として入力されていなければ、選択回路2dに入力された信号14が選択回路2dから出力されて入出力回路部1の入力側の制御端子に入力され、入出力回路部1は、パッド電極PDから入出力回路部1を介して内部回路部5への信号の伝送が可能な状態になる。この状態で、リードLDおよびワイヤBWを介して伝送された信号16(入力信号)が、パッド電極PDに入力され、入出力回路部1を介して内部回路部5へ伝送される。このようにして、パッド電極PDから入力した信号16(入力信号)を半導体チップCPの内部回路部5に伝送することができる。
制御回路部2は、内部回路部5に含まれるCPUや周辺IPなどからのライトデータ、入力/出力イネーブル信号、あるいは、パッド電極PDからのリードデータの経路(伝送経路)を選択/制御している回路である。
しかしながら、デコーダ回路部3からの信号(デコード信号)が選択回路2b,2dに入力されると、選択回路2b,2dに信号11,14が入力されるか否かにかかわらず、選択回路2b,2dからはグランド電位が出力され、選択回路2b,2dから出力されたグランド電位が入出力回路部1の出力側の制御端子および入力側の制御端子に入力される。グランド電位が入出力回路部1の出力側の制御端子および入力側の制御端子に入力されると、入出力回路部1は、内部回路部5とパッド電極PDとの間で入出力回路部1を介して信号を伝送するのが不可能な状態になる。この状態になると、パッド電極PDから信号は出力できず、かつ、パッド電極PDに信号を入力しても、内部回路部5には伝送できなくなる。つまり、入出力回路部1とそれに接続するパッド電極PDとは、信号の伝送経路としては機能できなくなり、そのパッド電極PDは、無効パッドとなる。
つまり、デコーダ回路部3からの信号が選択回路2b,2dに入力されると、その選択回路2b,2dが接続された入出力回路部1が強制的にディセーブル状態になり、その入出力回路部1に接続されたパッド電極PDは、無効パッドとなる。一方、デコーダ回路部3からの信号が選択回路2b,2dに入力されなければ、その選択回路2b,2dが接続された入出力回路部1は、通常の入出力回路として機能できるため、その入出力回路部1に接続されたパッド電極PDは、有効パッドとなる。従って、デコーダ回路部3からの信号に応じて、制御回路部2によって、パッド電極PDが有効パッドとなるか、あるいは無効パッドとなるかを、切り換えることができる。
この有効パッドと無効パッドとの切換えについて、更に具体的に説明する。
半導体チップCPを用いて製造する半導パッケージのピン数を示すパッケージコード(パッケージ情報)が、その半導体チップCPの記憶回路部4に記憶されている。このため、224ピンの半導体パッケージに用いられている半導体チップCPの記憶回路部4には、224ピンを示すパッケージコードが記憶され、また、176ピンの半導体パッケージに用いられている半導体チップCPの記憶回路部4には、176ピンを示すパッケージコードが記憶されている。また、144ピンの半導体パッケージに用いられている半導体チップCPの記憶回路部4には、144ピンを示すパッケージコードが記憶され、また、100ピンの半導体パッケージに用いられている半導体チップCPの記憶回路部4には、100ピンを示すパッケージコードが記憶されている。記憶回路部4に記憶されたパッケージコードは、例えば8ビットのコードであるが、8ビットには限定されず、例えば2ビットまたは4ビットであってもよい。
記憶回路部4に記憶されているパッケージコードは、デコーダ回路部3に入力されて、デコーダ回路部3でデコードされる。デコーダ回路部3は、記憶回路部4から入力されたパッケージコードに応じた信号(デコード信号)を、制御回路部2に対して出力する。
ここで、パッケージコードが100ピンを示していた場合に、デコーダ回路部3が制御回路部2に対して出力する信号(デコード信号)をpkg100とする。また、パッケージコードが144ピンを示していた場合に、デコーダ回路部3が制御回路部2に対して出力する信号(デコード信号)をpkg144とする。また、パッケージコードが176ピンを示していた場合に、デコーダ回路部3が制御回路部2に対して出力する信号(デコード信号)をpkg176とする。
パッケージコードが224ピンを示していた場合は、デコーダ回路部3は、制御回路部2に対して信号(選択回路2b,2dに入力するデコード信号)は出力しない。なぜなら、パッケージコードが224ピンを示していた場合は、半導体チップCPが有する複数のパッド電極PDの全てを有効パッドにするため、制御回路部2によって強制的にディセーブルにすべき入出力回路部1およびパッド電極PDは存在しないからである。
ここで、図29において、点線で囲まれた領域RG1の構成が、図30の(a)の構成である場合を考える。デコーダ回路部3から論理回路部(OR回路、OR論理回路)2eに、pkg100、pkg144およびpkg176のいずれかの信号が入力されると、論理回路部2eからその信号が出力されて選択回路2b,2dに選択信号として入力される。この場合、上述したように、選択回路2b,2dからはグランド電位が出力されて、そのグランド電位が入出力回路部1の出力側の制御端子および入力側の制御端子に入力され、その入出力回路部1は強制的にディセーブル状態になり、その入出力回路部1に接続されたパッド電極PDは、無効パッドとなる。
このため、図30の(a)の構成を適用したパッド電極PDは、224ピンの半導体パッケージを製造する場合には有効パッドになるが、100ピン、144ピンおよび176ピンのいずれかの半導体パッケージを製造する場合には無効パッドとなる。
また、図29において、点線で囲まれた領域RG1の構成が、図30の(b)の構成である場合を考える。この場合、デコーダ回路部3から論理回路部2eに、pkg100およびpkg144のいずれかの信号が入力されると、論理回路部2eからその信号が出力されて選択回路2b,2dに選択信号として入力される。この場合、上述したように、選択回路2b,2dからはグランド電位が出力されて、そのグランド電位が入出力回路部1の出力側の制御端子および入力側の制御端子に入力され、その入出力回路部1は強制的にディセーブル状態になり、その入出力回路部1に接続されたパッド電極PDは、無効パッドとなる。
このため、図30の(b)の構成を適用したパッド電極PDは、224ピンおよび176ピンのいずれかの半導体パッケージを製造する場合には有効パッドになるが、100ピンおよび144ピンのいずれかの半導体パッケージを製造する場合には無効パッドとなる。
同様に、図30の(c)の構成を適用したパッド電極PDは、224ピンおよび144ピンのいずれかの半導体パッケージを製造する場合には有効パッドになるが、100ピンおよび176ピンのいずれかの半導体パッケージを製造する場合には無効パッドとなる。また、図30の(d)の構成を適用したパッド電極PDは、224ピンおよび100ピンのいずれかの半導体パッケージを製造する場合には有効パッドになるが、144ピンおよび176ピンのいずれかの半導体パッケージを製造する場合には無効パッドとなる。
また、図29において、点線で囲まれた領域RG1の構成が、図30の(e)の構成である場合を考える。この場合、デコーダ回路部3からpkg100の信号が出力されると、その信号は、選択回路2b,2dに選択信号として入力される。この場合、上述したように、選択回路2b,2dからはグランド電位が出力されて、そのグランド電位が入出力回路部1の出力側の制御端子および入力側の制御端子に入力され、その入出力回路部1は強制的にディセーブル状態になり、その入出力回路部1に接続されたパッド電極PDは、無効パッドとなる。
このため、図30の(e)の構成を適用したパッド電極PDは、224ピン、176ピンおよび144ピンのいずれかの半導体パッケージを製造する場合には有効パッドになるが、100ピンの半導体パッケージを製造する場合には無効パッドとなる。
同様に、図30の(f)の構成を適用したパッド電極PDは、224ピン、176ピンおよび100ピンのいずれかの半導体パッケージを製造する場合には有効パッドになるが、144ピンの半導体パッケージを製造する場合には無効パッドとなる。また、図30の(g)の構成を適用したパッド電極PDは、224ピン、144ピンおよび100ピンのいずれかの半導体パッケージを製造する場合には有効パッドになるが、176ピンの半導体パッケージを製造する場合には無効パッドとなる。
また、図29において、点線で囲まれた領域RG1の構成が、図30の(h)の構成である場合、すなわち、領域RG1の構成が無い場合を考える。この場合、デコーダ回路部3からの信号(デコード信号)は、選択回路2b,2dに選択信号として入力されない。この場合、パッド電極PDは、無効パッドとはならず、常に有効パッドとなる。
このため、図30の(h)の構成を適用したパッド電極PDは、224ピン、176ピン、144ピンおよび100ピンのいずれの半導体パッケージを製造する場合であっても、有効パッドになる。
従って、共通の半導体チップCPを用いて、224ピン、176ピン、144ピンおよび100ピンの半導体パッケージを製造する場合には、半導体チップCPを設計する段階で各パッド電極PDに対して図30の(a)〜(h)の8種類の構成のいずれかを適用しておき、半導体パッケージを製造する際に、記憶回路部4にパッケージコードを記憶させればよい。なお、パッケージコード(パッケージ情報)は、製造する半導体パッケージのピン数に対応する情報(コード)である。そして、記憶回路部4に記憶されたパッケージコードをデコーダ回路部3でデコードし、デコードされたパッケージコードに基づいて、制御回路部2が各入出力回路部1を制御し、各入出力回路部1にそれぞれ接続された各パッド電極PDが有効パッドであるか、無効パッドであるかを独立に設定することができる。
また、制御回路部2においては、複数の選択回路を多段接続したものが、各入出力回路部1に対して接続されており、デコーダ回路部3から出力された信号(デコード信号)は、多段接続された複数の選択回路のうちの最終段の選択回路(入出力回路部1に最も近い選択回路に対応)に対して入力されるようになっている。例えば、図29の場合は、内部回路部5と入出力回路部1の出力側との間に、選択回路2aと選択回路2bとが、多段接続され、また、内部回路部5と入出力回路部1の入力側との間に、選択回路2cと選択回路2dとが、多段接続されている。そして、入出力回路部1の出力側においては、多段接続された選択回路2a,2bのうち、最終段の選択回路2bに、デコーダ回路部3から出力された信号が入力されるようになっている。また、入出力回路部1の入力側においては、多段接続された選択回路2c,2dのうち、最終段(入出力回路部1に近い側)の選択回路2dに、デコーダ回路部3から出力された信号が入力されるようになっている。
これにより、制御回路部2によって入出力回路部1を制御する際に、デコーダ回路部3から出力された信号(デコード信号)による制御(選択)が最も優先度が高くなる。このため、デコーダ回路部3から出力された信号(デコード信号)により、入出力回路部1を強制的にディセーブル状態とすることができ、それによって、その入出力回路部1に接続されたパッド電極PDを強制的に無効パッドに設定することができる。
従って、製造する半導体パッケージのピン数を示すパッケージコードを記憶回路部4に記憶させておけば、そのパッケージコードに応じて、半導体チップCPが有する複数のパッド電極PDのうち、無効パッドとすべきパッド電極PDについては、強制的に無効パッドに設定することができる。記憶回路部4に記憶されたパッケージコードを書き変えない限りは、半導体チップCPにおいて無効パッドに設定されたパッド電極PDが、有効パッド変わることはなく、また、半導体チップCPにおいて有効パッドに設定されたパッド電極PDが、無効パッド変わることはない。また、製造する半導体パッケージのピン数を示すパッケージコードを記憶回路部4に書き込んだ後は、記憶回路部4に記憶されたパッケージコードは書き変えない。このため、半導体チップCPにおいて無効パッドに設定されたパッド電極PDが、半導体パッケージの動作中に有効パッドに変わることはなく、また、半導体チップCPにおいて有効パッドに設定されたパッド電極PDが、半導体パッケージの動作中に無効パッドに変わることはない。
次に、記憶回路部4へのパッケージコード(パッケージ情報)の書き込みを行うタイミングについて説明する。
半導体装置PKGを製造する際に、記憶回路部4へのパッケージコード(パッケージ情報)の書き込みを行うが、その書き込み工程は、上記ステップS3のウエハテスト工程か、あるいは、上記ステップS5のテスト工程で行うことが好ましい。
電気的なテストを行う上記ステップS3のウエハテスト工程または上記ステップS5のテスト工程で記憶回路部4へのパッケージコードの書き込みを行えば、パッケージコードの書き込みを容易かつ的確に行うことができる。
上記ステップS3のウエハテスト工程において、記憶回路部4へのパッケージコードの書き込みを行う場合は、テスト項目の実施の後に、パッケージコードの書き込みを行うことが好ましいが、テスト項目の実施の前に、パッケージコードの書き込みを行うことや、あるいは、テスト項目の実施の途中で、パッケージコードの書き込みを行うことも可能である。
また、上記ステップS5のテスト工程において、記憶回路部4へのパッケージコードの書き込みを行う場合は、テスト項目の実施の後に、パッケージコードの書き込みを行うことが好ましいが、テスト項目の実施の前に、パッケージコードの書き込みを行うことや、あるいは、テスト項目の実施の途中で、パッケージコードの書き込みを行うことも可能である。
上記ステップS3のウエハテスト工程において、記憶回路部4へのパッケージコードの書き込みを行う場合は、ステップS4aで半導体ウエハSWを切断(ダイシング)する前に、記憶回路部4へのパッケージコードの書き込みを行うことに対応している。
上記ステップS2のウエハプロセスを施した後、ステップS4aで半導体ウエハSWを切断する前は、半導体ウエハSWは複数の半導体チップ領域CPRを有しており、各半導体チップ領域CPRは、上記図25の半導体チップCPの回路構成と同様の回路構成を有している。ステップS4aで半導体ウエハSWを切断(ダイシング)する前に、記憶回路部4へのパッケージコードの書き込みを行う場合には、半導体ウエハSWの複数の半導体チップ領域CPRに対して、それら複数の半導体チップ領域CPR内の記憶回路部4にパッケージコードを書き込むことになる。この際、半導体チップ領域CPRのパッド電極PDを利用し、パッド電極PDから記憶回路部4にパッケージコードを書き込む。
ステップS4aで半導体ウエハSWを切断する前にパッケージコードを書き込む工程を行う場合には、複数(2つ以上、例えば32個程度)の半導体チップ領域CPRの記憶回路部4に対して、一度にパッケージコードを書き込むことが可能になるため、パッケージコードの書き込みに要する時間を短縮することができる。これにより、半導体装置PKGの製造時間を短縮することができる。また、半導体装置PKGのスループットを向上することができ、半導体装置の製造コストを低減することができる。
上記ステップS5のテスト工程において、記憶回路部4へのパッケージコードの書き込みを行う場合は、樹脂封止工程(上記ステップS4dに対応)の後に、記憶回路部4へのパッケージコードの書き込みを行うことに対応している。すなわち、上記ステップS4dで上記封止部MRを形成した後に、記憶回路部4へのパッケージコード(パッケージ情報)の書き込みを行うことに対応している。
ステップS5のテスト工程は、ステップS4の組立工程が終了した後に行われる。ステップS4の組立工程が終了した後に、記憶回路部4へのパッケージコードの書き込み工程を行う場合には、半導体装置の製造工程中の種々の加熱工程の後に、記憶回路部4へのパッケージコードの書き込みが行われることになる。この場合、記憶回路部4にパッケージコードを記憶させた後に、半導体装置の製造工程中の種々の加熱工程が行われずに済むため、記憶回路部4に記憶したパッケージコードの信頼性を、より向上させることができる。
また、半導体装置の製造工程において、比較的高い温度での加熱を伴う処理が行われるのは、樹脂封止工程(上記ステップS4dに対応)までであり、その後は、半導体チップCPの温度はそれほど高くならずに済む。このため、樹脂封止工程(上記ステップS4dに対応)の後に、記憶回路部4へのパッケージコードの書き込み工程を行えば、記憶回路部4にパッケージコードを記憶させた後に、半導体チップCPの温度が半導体装置の製造工程中の種々の加熱工程が行われずに済む。これにより、記憶回路部4に記憶したパッケージコードの信頼性を、より向上させることができる。
また、ステップS4の組立工程が終了した後に(つまりステップS5のテスト工程で)、記憶回路部4へのパッケージコードの書き込み工程を行う場合には、半導体装置PKGの外部端子(ここではリードLD)を利用し、その外部端子(リードLD)から半導体装置PKGに含まれる半導体チップCP内の記憶回路部4にパッケージコードを書き込むことができる。
また、記憶回路部4にパッケージコードを書き込む工程を行う前は、記憶回路部4内のパッケージコードは初期値に設定されている。初期値のパッケージコードは、例えば全ビットを1とすることができる。また、初期値のパッケージコードを、224ピンを示すパッケージコードとしておけば、224ピン以外のピン数(具体的には100ピン、144ピンまたは176ピン)の半導体パッケージを製造する場合に、その製造する半導体パッケージのピン数を示すパッケージコードを、ステップS3のウエハテスト工程またはステップS5のテスト工程で記憶回路部4に書き込めばよい。
また、本実施の形態では、ピン数が互いに異なる半導体パッケージを共通の半導体チップCPを用いて製造することの一例として、224ピン、176ピン、144ピンおよび100ピンの半導体パッケージを共通の半導体チップCPを用いて製造する場合を例に挙げて説明した。しかしながら、製造する半導体パッケージのピン数は、224ピン、176ピン、144ピンおよび100ピンの場合には限定されず、互いに異なる任意のピン数の半導体パッケージを共通の半導体チップCPを用いて製造する場合にも適用することができる。
また、半導体装置PKGの半導体パッケージ形態として、QFP形態の半導体パッケージを例に挙げて説明したが、QFP形態に限定されず、半導体チップCPのパッド電極PDに対してワイヤを接続し、樹脂封止を施した種々の半導体パッケージ形態を適用することができる。例えば、半導体装置PKGは、QFN形態の半導体パッケージであってもよい。また、後述の実施の形態2のように、配線基板を用いた半導体パッケージであってもよい。
<主要な特徴について>
次に、上述した本実施の形態の技術思想に伴う半導体装置(PKG)の主要な特徴について、図31を参照して説明する。図31は、本実施の形態の半導体装置PKGを概念的に示す説明図である。
次に、上述した本実施の形態の技術思想に伴う半導体装置(PKG)の主要な特徴について、図31を参照して説明する。図31は、本実施の形態の半導体装置PKGを概念的に示す説明図である。
図31の構成は、上記図28の構成に対応しているが、図28の構成を上位概念化したものが、図31の構成である。すなわち、図31におけるスイッチ回路部SWは、上記図28における入出力回路部1と制御回路部2とを合わせたものを上位概念化したものに対応している。
図31に示されるように、本実施の形態の半導体装置PKGは、半導体チップCPと、半導体チップCPの周囲に配置されたリードLD3(第1外部端子)とを有している。半導体チップCPは、内部回路5b(第1内部回路)と内部回路5c(第2内部回路)とスイッチ回路部SWとを含んでおり、半導体チップCPの表面(主面)には、パッド電極PD2(第1電極)とパッド電極PD3(第2電極)が形成されている。半導体チップCPにおいて、パッド電極PD3は、内部回路5cと電気的に接続され、内部回路5cとパッド電極PD3との間で信号の伝送が可能である。半導体装置PKGは、更に、半導体チップCPのパッド電極PD2とリードLD3とを電気的に接続するワイヤBW5(第1ワイヤ)と、半導体チップCPのパッド電極PD3とリードLD3とを電気的に接続するワイヤBW3(第2ワイヤ)と、半導体チップCPとワイヤBW5とワイヤBW3とを樹脂で封止する封止部MR(封止体)と、を有している。
本実施の形態の主要な特徴のうちの一つは、パッド電極PD3が内部回路5cと電気的に接続され、内部回路5cとパッド電極PD3との間で信号の伝送が可能なことである。これは、パッド電極PD3が、信号の入力または出力の経路として機能できる有効パッドであることを示している。このため、リードLD3からワイヤBW3を経由してパッド電極PD3に入力された信号を内部回路5cに伝送したり、あるいは、内部回路5cからパッド電極PDに伝送した信号を、パッド電極PD3から出力して、ワイヤBW3を経由してリードLD3に伝送することができる。
本実施の形態の主要な特徴のうちの他の一つは、スイッチ回路部SWは、内部回路5bとパッド電極PD2との間で信号の伝送が可能な第1状態と、内部回路5bとパッド電極PD2との間で信号の伝送が不可能な第2状態と、を設定可能な回路であり、半導体装置PKGの動作中は、スイッチ回路部SWは、第2状態に固定されていることである。これは、半導体チップCPが複数種類の半導体パッケージを製造するのに使用可能な半導体チップであるとともに、半導体装置PKGにおいては、パッド電極PD2は、信号の入力の経路としても出力の経路としても機能できない無効パッドとなっていることを示している。半導体装置PKGの動作中は、スイッチ回路部SWは第2状態に固定されているため、パッド電極PD2に信号を入力して内部回路に5bに伝送することはできないし、かつ、内部回路5bからパッド電極PD2に信号を伝送してパッド電極PD2から出力することもできない。
もしも、半導体チップCPが、複数種類の半導体パッケージを製造するのに使用可能な共通の半導体チップでなければ、内部回路5bとパッド電極PD2との間で信号の伝送が可能な第1状態と、内部回路5bとパッド電極PD2との間で信号の伝送が不可能な第2状態と、を設定可能なスイッチ回路部SWを、半導体チップCPに設ける必要はない。なぜなら、半導体装置PKGの動作中は、内部回路5bとパッド電極PD2との間で信号の伝送が不可能な第2状態に固定されているのであれば、半導体装置PKGに必要な回路構成の観点で見ると、内部回路5bとパッド電極PD2との間で信号の伝送が可能な第1状態を設定可能とする回路構成(スイッチ回路部SW)は、半導体チップCPにとって不要な回路構成と考えられるからである。
それに対して、本実施の形態では、信号の伝送が可能な第1状態と、信号の伝送が不可能な第2状態とを設定可能なスイッチ回路部SWを半導体チップCPが有していながら、半導体装置PKGの動作中は、スイッチ回路部SWが第2状態に固定されている。これは、この半導体装置PKGでは半導体チップCPのパッド電極PD2は無効パッド(未使用パッド)となっているが、この半導体チップCPを設計する段階では、半導体チップCPのパッド電極PD2を有効パッドとして用いた構成の半導体パッケージを製造する場合も想定されていたことを示唆している。つまり、半導体チップCPを設計する段階では、パッド電極PD2を有効パッドとして使用する場合と、パッド電極PD2を無効パッドとして使用する場合との両方を想定し、共用の半導体チップCPを用いて種類が異なる半導体パッケージを製造できるようにしておき、半導体装置PKGではパッド電極PD2を無効パッドとして用いているのである。
なお、半導体装置PKGの動作中とは、半導体装置PKGに電源電圧が供給されている間、従って半導体装置PKG内の半導体チップCPに電源電圧が供給されている間、に対応している。このため、半導体装置PKGに電源電圧が供給されている間は、スイッチ回路部SWは、第2状態に固定されている。
また、半導体装置PKGに電源電圧が供給されていないときは、半導体装置PKGおよびその内部の半導体チップCPは動作せず、半導体チップCP内への信号の入力や、半導体チップCPからの信号の出力は行われない。このため、半導体装置PKGにおいては、電源電圧が供給されているかいなかにかかわらず、内部回路5bとパッド電極PD2との間で信号が伝送されることはない。
本実施の形態の主要な特徴のうちの更に他の一つは、半導体装置PKGにおいては、半導体チップCPのパッド電極PD3(有効パッド)とリードLD3とを電気的に接続するワイヤBW3が形成されているだけでなく、半導体チップCPのパッド電極PD2(無効パッド)とリードLD3とを電気的に接続するワイヤBW5も形成されていることである。
上記図20〜図22を参照して説明したように、共通の半導体チップを用いてピン数が異なる半導体パッケージを製造できるようにしておき、その共通の半導体チップを用いて少ないピン数の半導体パッケージを製造する場合には、半導体チップに無効パッド(未使用パッド)が発生することに起因して、ワイヤ流れの課題が発生してしまう。
それに対して、本実施の形態では、有効パッドであるパッド電極PD3とリードLD3とをワイヤBW3で接続するとともに、そのリードLD3と無効パッド(未使用パッド)であるパッド電極PD2とをワイヤBW5で接続している。ワイヤBW5を形成したことにより、ワイヤBW5を形成しない場合に比べて、封止部MRを形成する際にワイヤ流れが発生するのを抑制または防止することができる。このため、半導体装置の製造歩留まりを向上させることができる。また、ワイヤ流れ防止用のワイヤBW5を設けるために、不要なパッド電極(上記ダミーパッドDMに対応)を追加せずに済むため、半導体チップCPの小型化を図り、その半導体チップを用いた半導体装置PKGの小型化を図ることができる。また、半導体装置のPKGの製造コストを低減することができる。
また、本実施の形態では、リードLD3とパッド電極PD3とがワイヤBW3で接続され、かつ、そのリードLD3とパッド電極PD2とがワイヤBW5で接続されているが、パッド電極PD2およびワイヤBW5は、信号の伝送経路としては機能しない。すなわち、リードLD3と半導体チップCPとの間で、パッド電極PD3およびワイヤBW3を介して信号が伝送されるが、パッド電極PD2およびワイヤBW5を介しては、信号は伝送されない。
また、半導体チップCPは、記憶回路部4を含んでおり、記憶回路部4は、スイッチ回路部SWと電気的に接続され、記憶回路部4に記憶された情報(上記パッケージコードに対応)に基づいて、スイッチ回路部SWは、内部回路5bとパッド電極PD2との間で信号の伝送が不可能な第2状態に固定されている(上記図28および図31参照)。半導体チップCPに内蔵された記憶回路部4に記憶された情報に基づいて、スイッチ回路部SWが第2状態に固定されているため、半導体装置PKGの動作中、常時スイッチ回路部SWを第2状態に固定することを、容易かつ的確に実現することができる。
また、スイッチ回路部SWは、制御回路部2と、パッド電極PD2に接続された入出力回路部1b(第1入出力回路部)とを含んでいる。そして、記憶回路部4に記憶された情報に基づいて、制御回路部2によって入出力回路部1bを制御することにより、スイッチ回路部SWが第2状態(内部回路5bとパッド電極PD2との間で信号の伝送が不可能な第2状態)に固定されている(上記図28および図31参照)。これにより、半導体装置PKGの動作中、常時スイッチ回路部SWを第2状態に固定することを、更に容易かつ的確に実現することができる。
また、半導体チップCPは、デコーダ回路部3を更に含み、記憶回路部4に記憶された情報が、デコーダ回路部3で信号に変換され、デコーダ回路部3で変換された信号が、制御回路部2に入力され、制御回路部2に入力された信号に基づいて制御回路2が入出力回路部1bを制御することにより、スイッチ回路部SWが第2状態に固定されている(上記図28および図31参照)。
また、半導体チップCPの表面(主面)には、更にパッド電極PD1(第3電極)が形成されており、半導体装置PKGは、半導体チップCPの周囲に配置されたリードLD1(第2外部端子)と、パッド電極PD1とリードLD1とを電気的に接続するワイヤBW1(第3ワイヤ)と、を更に有している。パッド電極PD1は、半導体チップCPの内部回路5a(第3内部回路)と電気的に接続され、内部回路5aとパッド電極PD1との間で信号の伝送が可能である。すなわち、パッド電極PD1は有効パッドである。平面視において、パッド電極PD1とパッド電極PD2とパッド電極PD3とは、半導体チップCPの表面(主面)の第1辺(上記辺SD1,SD2,SD3,SD4のいずれかの辺)に沿って配置され、パッド電極PD2は、パッド電極PD1とパッド電極PD3との間に配置されている。
この場合、パッド電極PD2は、パッド電極PD1とパッド電極PD3との間に配置されているため、パッド電極PD2に接続されたワイヤBW5は、パッド電極PD1に接続されたワイヤBW1と、パッド電極PD3に接続されたワイヤBW3との間に位置することになる。ワイヤBW5を形成したことにより、ワイヤBW5を形成しない場合に比べて、封止部MRを形成する際に、ワイヤBW1またはワイヤBW3にワイヤ流れが発生するのを抑制または防止することができる。
また、半導体チップCPの表面(主面)には、更にパッド電極PD4(第4電極)が形成されており、半導体装置PKGは、半導体チップCPの周囲に配置されたリードLD4(第3外部端子)と、パッド電極PD4とリードLD4とを電気的に接続するワイヤBW4(第4ワイヤ)と、を更に有している。パッド電極PD4は、半導体チップCPの内部回路5d(第4内部回路)と電気的に接続され、内部回路5dとパッド電極PD4との間で信号の伝送が可能である。すなわち、パッド電極PD4は有効パッドである。平面視において、パッド電極PD1,PD2,PD3,PD4は、半導体チップの表面(主面)の第1辺(上記辺SD1,SD2,SD3,SD4のいずれかの辺)に沿って配置され、パッド電極PD2は、パッド電極PD1とパッド電極PD3との間に配置され、パッド電極PD3は、パッド電極PD2とパッド電極PD4との間に配置されている。
内部回路5a,5b,5c,5dは、上記内部回路部5に含まれているが、互いに関連していても、関連していなくてもよい。
また、図31のようにスイッチ回路部SWをスイッチ回路部SW1,SW2,SW3,SW4に分けて考えることもできる。各スイッチ回路部SW1,SW2,SW3,SW4は、スイッチ回路部SWに含まれ、具体的には、それぞれ上記図29に示される制御回路部2と入出力回路部1とを合わせたような構成を有している。この場合、スイッチ回路部SW2は、内部回路5bとパッド電極PD2との間で信号の伝送が可能な第1状態と、内部回路5bとパッド電極PD2との間で信号の伝送が不可能な第2状態と、を設定可能な回路であり、半導体装置PKGの動作中は、スイッチ回路部SW2は、第2状態に固定されている。このため、半導体装置PKGの動作中、スイッチ回路部SW2は、第1状態になることはない。
一方、スイッチ回路部SW1は、内部回路5aとパッド電極PD1との間で信号の伝送が可能な第3状態と、内部回路5aとパッド電極PD1との間で信号の伝送が不可能な第4状態と、を設定可能な回路であり、半導体装置PKGの動作中は、スイッチ回路部SW1は、第3状態と第4状態とを切り換え可能であり、必要に応じて切り換えて使用される。同様に、スイッチ回路部SW3は、内部回路5cとパッド電極PD3との間で信号の伝送が可能な第5状態と、内部回路5cとパッド電極PD3との間で信号の伝送が不可能な第6状態と、を設定可能な回路であり、半導体装置PKGの動作中は、スイッチ回路部SW3は、第5状態と第6状態とを切り換え可能であり、必要に応じて切り換えて使用される。同様に、スイッチ回路部SW4は、内部回路5dとパッド電極PD4との間で信号の伝送が可能な第7状態と、内部回路5dとパッド電極PD4との間で信号の伝送が不可能な第8状態と、を設定可能な回路であり、半導体装置PKGの動作中は、スイッチ回路部SW4は、第7状態と第8状態とを切り換え可能であり、必要に応じて切り換えて使用される。
また、図28および図31の場合は、半導体チップCPの表面(主面)の第1辺に沿って、パッド電極PD1の隣にパッド電極PD2が配置され、パッド電極PD2の隣にパッド電極PD3が配置されており、パッド電極PD1とパッド電極PD2との間にパッド電極PDは配置されておらず、パッド電極PD2とパッド電極PD3との間にパッド電極PDは配置されていない。他の形態として、半導体チップCPの表面(主面)のパッド電極PD1,PD2,PD3が配置された辺に沿って、パッド電極PD1とパッド電極PD2との間、および、パッド電極PD2とパッド電極PD3との間、の一方または両方に、更にパッド電極PDが配置されている場合もあり得、そのパッド電極PDは、無効パッドであってもよく、ワイヤBWが接続されていない無効パッドであってもよい。
パッド電極PD1とパッド電極PD2との間や、パッド電極PD2とパッド電極PD3との間に、更に無効パッド(未使用パッド)が配置されている場合は、ワイヤBW5が無ければワイヤBW1,BW3間の間隔がかなり大きくなり、ワイヤBW1またはワイヤBW3にワイヤ流れが発生する危険性が高まるため、ワイヤBW5を配置したことによるワイヤ流れの防止効果は、非常に大きなものとなる。
また、封止部MRは、樹脂注入痕GTKを有している。封止部MRにおける樹脂注入痕GTKの形成位置は、その封止部MRを形成するために樹脂材料(MR1)を金型(KG1,KG2)のキャビティ(CAV)内に注入したときの、樹脂材料(MR1)の注入位置(樹脂注入用のゲートGTの位置)に対応している。ワイヤBW3よりもワイヤBW5が、この樹脂注入痕GTKに近い位置にあることが好ましい。ワイヤBW3よりもワイヤBW5が、樹脂注入痕GTKに近い位置にあることは、ワイヤBW3が接続されたパッド電極PD3よりも、ワイヤBW5が接続されたパッド電極PD2の方が、樹脂注入痕GTKに近い位置にあることに対応している。また、ワイヤBW3よりもワイヤBW5が、樹脂注入痕GTKに近い位置にあることは、封止部MRを形成する樹脂封止工程(上記ステップS4dに対応)において、金型(KG1,KG2)のキャビティ(CAV)内に封止部MR形成用の樹脂材料(MR1)を注入する際に、注入された樹脂材料(MR1)は、ワイヤBW5に接した後にワイヤBW3に接することを意味する。従って、注入された樹脂材料(MR1)は、ワイヤBW5に先に接した後にワイヤBW3に接することが好ましい。その理由は、次のようなものである。
すなわち、まず、金型KG1,KG2のキャビティCAV内に封止部MR形成用の上記樹脂材料MR1を注入する際に、注入された樹脂材料MR1が、ワイヤBW5に先に接した後にワイヤBW3に接する場合を仮定する。これは、図28および図31において、注入された樹脂材料MR1の進行方向が樹脂進行方向YG5である場合に対応している。この場合、樹脂材料MR1が、ワイヤBW5に衝突して減速してからワイヤBW3に衝突することになるため、ワイヤBW3が変形するのを抑制または防止することができる。また、樹脂材料MR1がワイヤBW5に衝突して、ワイヤBW5がワイヤBW3側に変形したとしても、不具合は生じないで済む。なぜなら、ワイヤBW5とワイヤBW3とは既にリードLD3を介して電気的に接続されているため、ワイヤBW5がワイヤBW3側に変形してワイヤBW3に接触したとしても、電気的な不具合は発生しないからである。
一方、金型KG1,KG2のキャビティCAV内に封止部MR形成用の樹脂材料MR1を注入する際に、注入された樹脂材料MR1が、ワイヤBW3に先に接した後にワイヤBW5に接する場合を仮定する。これは、図28および図31において、注入された樹脂材料MR1の進行方向が樹脂進行方向YG6である場合に対応している。この場合、樹脂材料MR1が、ワイヤBW5に衝突して減速してからワイヤBW1に衝突することになるため、ワイヤBW1が変形するのを抑制または防止することができる。しかしながら、樹脂材料MR1がワイヤBW5に衝突して、ワイヤBW5がワイヤBW1側に変形すると、ワイヤBW5がワイヤBW1に接触する虞がある。ワイヤBW5は、リードLD3に接続され、ワイヤBW1はリードLD1に接続されているため、ワイヤBW5がワイヤBW1に接触することは、リードLD3とリードLD1とが短絡することに繋がるため、ワイヤBW5がワイヤBW1に接触することは防ぐ必要がある。つまり、ワイヤBW5がワイヤBW3に接触することは問題ないが、ワイヤBW5がワイヤBW1に接触することは防がなければならない。
このため、樹脂封止工程で、ワイヤBW1、ワイヤBW5およびワイヤBW3の順に樹脂材料MR1が衝突する場合(樹脂進行方向YG5の場合)は、パッド電極PD2に接続されたワイヤBW5の他端は、リードLD1ではなくリードLD3に接続することが、より好ましい。一方、樹脂封止工程で、ワイヤBW3、ワイヤBW5およびワイヤBW1の順に樹脂材料MR1が衝突する場合(樹脂進行方向YG6の場合)は、パッド電極PD2に接続されたワイヤBW5の他端は、リードLD3ではなくリードLD1に接続することが、より好ましい。
つまり、図28および図31において、パッド電極PD2に一端が接続されたワイヤBW5の他端は、リードLD3またはリードLD1のいずれかに接続することができる。そして、図28および図31において、樹脂進行方向YG5の場合は、パッド電極PD2に一端が接続されたワイヤBW5の他端は、リードLD3に接続することが好ましく、樹脂進行方向YG6の場合は、パッド電極PD2に一端が接続されたワイヤBW5の他端は、リードLD1に接続することが好ましい。
このため、樹脂封止工程では、注入された樹脂材料(MR1)は、同じリードLD3に接続されたワイヤBW3,BW5のうち、先にワイヤBW5(無効パッドに接続されたワイヤ)に接した後にワイヤBW3(有効パッドに接続されたワイヤ)に接することが好ましい。従って、製造された半導体装置PKGにおいては、同じリードLD3に接続されたワイヤBW3,BW5のうち、ワイヤBW3(有効パッドに接続されたワイヤ)よりもワイヤBW5(無効パッドに接続されたワイヤ)が、樹脂注入痕GTKに近い位置にあることが好ましい。これにより、ワイヤBW5を設けたことによりワイヤBW1またはワイヤBW3のワイヤ流れを抑制または防止できるとともに、たとえワイヤBW5が変形したとしても、それによる不具合をより的確に防止することができる。従って、半導体装置の製造歩留まりを更に向上させることができる。
<半導体装置への適用例について>
図32は、上記ステップS4dの樹脂封止工程を示す平面図であり、上記図12と同じ平面領域が示されている。図32において、矢印で示されているのは、樹脂封止工程で金型KG1,KG2のキャビティCAV内に上記樹脂材料MR1を注入したときの、キャビティCAV内を進行する樹脂材料MR1の進行方向に対応している。この進行方向が、上述した樹脂進行方向YG1,YG2,YG3,YG4,YG5,YG6に対応している。樹脂封止工程においては、金型(KG1,KG2)に設けられたゲート(樹脂注入口)GTから、金型(KG1,KG2)のキャビティ(CAV)内に、封止部MR形成用の樹脂材料MR1を注入する。ゲートGTからキャビティ(CAV)内に注入された樹脂材料MR1は、図32の矢印の方向に進行して、キャビティ(CAV)内を充填し、その後、加熱などにより樹脂材料MR1を硬化させることで、封止部MRが形成される。
図32は、上記ステップS4dの樹脂封止工程を示す平面図であり、上記図12と同じ平面領域が示されている。図32において、矢印で示されているのは、樹脂封止工程で金型KG1,KG2のキャビティCAV内に上記樹脂材料MR1を注入したときの、キャビティCAV内を進行する樹脂材料MR1の進行方向に対応している。この進行方向が、上述した樹脂進行方向YG1,YG2,YG3,YG4,YG5,YG6に対応している。樹脂封止工程においては、金型(KG1,KG2)に設けられたゲート(樹脂注入口)GTから、金型(KG1,KG2)のキャビティ(CAV)内に、封止部MR形成用の樹脂材料MR1を注入する。ゲートGTからキャビティ(CAV)内に注入された樹脂材料MR1は、図32の矢印の方向に進行して、キャビティ(CAV)内を充填し、その後、加熱などにより樹脂材料MR1を硬化させることで、封止部MRが形成される。
図33は、図32の一部を拡大した部分拡大平面図である。理解を簡単にするために、図33では、半導体チップCPが有する複数のパッド電極PDのうち、有効パッドとなっているパッド電極PDを、白抜きの四角(□)で示し、無効パッド(未使用パッド)となっているパッド電極PDを、黒塗りの四角(■)で示してある。
図33の場合、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤは、3箇所に設けられており、すなわち、ワイヤBW5aとワイヤBW5bとワイヤBW5cである。
まず、ワイヤBW5aについて説明する。
図32および図33に示されるように、半導体チップCPの辺SD1に沿って、複数のパッド電極PDが配置されており、その中に、上記パッド電極PD1に対応するパッド電極PD1aと、上記パッド電極PD2に対応するパッド電極PD2aと、上記パッド電極PD3に対応するパッド電極PD3aとが含まれている。パッド電極PD1aとパッド電極PD3aとは有効パッドであり、パッド電極PD2aは無効パッドであり、パッド電極PD1aとパッド電極PD3aとの間にパッド電極PD2aが配置されている。パッド電極PD1aと上記リードLD1に対応するリードLD1aとが、上記ワイヤBW1に対応するワイヤBW1aを介して電気的に接続され、パッド電極PD3aと上記リードLD3に対応するリードLD3aとが、上記ワイヤBW3に対応するワイヤBW3aを介して電気的に接続されている。リードLD1aとリードLD3aとは隣り合っている。そして、本実施の形態の特徴として、無効パッドであるパッド電極PD2aとリードLD3aとを、上記ワイヤBW5に対応するワイヤBW5aを介して電気的に接続している。このため、ワイヤBW1aとワイヤBW3aとの間にワイヤBW5aが配置された状態になっている。
ワイヤBW5aを設けたことにより、ワイヤBW3aにワイヤ流れが発生するのを抑制または防止することができる。すなわち、ワイヤBW3aよりもワイヤBW5aがゲートGT(図32参照)に近いため、ゲートGTから金型のキャビティCAV内に注入した樹脂材料MR1は、ワイヤBW5aに先に接した後にワイヤBW3aに接する。このため、ワイヤBW5aに衝突して減速される分、ワイヤBW3aに衝突する際の樹脂材料MR1の速度を遅くすることができる。これにより、ワイヤBW3aが変形してワイヤ流れが発生するのを抑制または防止することができる。また、樹脂材料MR1がワイヤBW5aに衝突したときに、ワイヤBW5aがワイヤBW3a側に変形してワイヤBW3aに接触したとしても、ワイヤBW5aとワイヤBW3aとはリードLD3aを介して電気的に接続されているため、電気的不具合が発生するのを防止できる。製造された半導体装置PKGにおいては、ワイヤBW3aよりもワイヤBW5aの方が、樹脂注入痕GTKに近くなる。
また、パッド電極PD1aとパッド電極PD2aとの間、および、パッド電極PD2aとパッド電極PD3aとの間に、複数のパッド電極PD(ワイヤBWが接続されていない無効パッド)が配置されている。このため、ワイヤBW1aとワイヤBW3aとの間の間隔(距離)はかなり大きくなっている。従って、もしもワイヤBW5aが形成されていなければ、ワイヤBW3aに衝突する際の樹脂材料MR1の速度はかなり速くなるため、ワイヤBW5aを設けてワイヤBW3aのワイヤ流れを防止する効果は、極めて大きい。
次に、ワイヤBW5bについて説明する。
図32および図33に示されるように、半導体チップCPの辺SD2に沿って、複数のパッド電極PDが配置されており、その中に、上記パッド電極PD1に対応するパッド電極PD1bと、上記パッド電極PD2に対応するパッド電極PD2bと、上記パッド電極PD3に対応するパッド電極PD3bとが含まれている。パッド電極PD1bとパッド電極PD3bとは有効パッドであり、パッド電極PD2bは無効パッドであり、パッド電極PD1bとパッド電極PD3bとの間にパッド電極PD2bが配置されている。パッド電極PD1bと上記リードLD1に対応するリードLD1bとが、上記ワイヤBW1に対応するワイヤBW1bを介して電気的に接続され、パッド電極PD3bと上記リードLD3に対応するリードLD3bとが、上記ワイヤBW3に対応するワイヤBW3bを介して電気的に接続されている。リードLD1bとリードLD3bとは隣り合っている。そして、本実施の形態の特徴として、無効パッドであるパッド電極PD2bとリードLD3bとを、上記ワイヤBW5に対応するワイヤBW5bを介して電気的に接続している。このため、ワイヤBW1bとワイヤBW3bとの間にワイヤBW5bが配置された状態になっている。
ワイヤBW3bよりもワイヤBW5bがゲートGT(図32参照)に近い。このため、ワイヤBW5bを設けたことで、上記ワイヤBW5a,BW3aに関連して説明したのと同様の理由により、ワイヤBW3bにワイヤ流れが発生するのを抑制または防止することができる。また、ワイヤBW5bがワイヤBW3b側に変形してワイヤBW3bに接触したとしても、電気的不具合が発生するのを防止できる。製造された半導体装置PKGにおいては、ワイヤBW3bよりもワイヤBW5bの方が、樹脂注入痕GTKに近くなる。また、パッド電極PD1bとパッド電極PD2bとの間、および、パッド電極PD2bとパッド電極PD3bとの間に、複数のパッド電極PD(ワイヤBWが接続されていない無効パッド)が配置されているため、ワイヤBW5bを設けてワイヤBW3bのワイヤ流れを防止する効果は、極めて大きい。
次に、ワイヤBW5cについて説明する。
図32および図33に示されるように、半導体チップCPの辺SD3に沿って、複数のパッド電極PDが配置されており、その中に、上記パッド電極PD1に対応するパッド電極PD1cと、上記パッド電極PD2に対応するパッド電極PD2cと、上記パッド電極PD3に対応するパッド電極PD3cとが含まれている。パッド電極PD1cとパッド電極PD3cとは有効パッドであり、パッド電極PD2cは無効パッドであり、パッド電極PD1cとパッド電極PD3cとの間にパッド電極PD2cが配置されている。パッド電極PD1cと上記リードLD1に対応するリードLD1cとが、上記ワイヤBW1に対応するワイヤBW1cを介して電気的に接続され、パッド電極PD3cと上記リードLD3に対応するリードLD3cとが、上記ワイヤBW3に対応するワイヤBW3cを介して電気的に接続されている。リードLD1cとリードLD3cとは隣り合っている。そして、本実施の形態の特徴として、無効パッドであるパッド電極PD2cとリードLD3cとを、上記ワイヤBW5に対応するワイヤBW5cを介して電気的に接続している。このため、ワイヤBW1cとワイヤBW3cとの間にワイヤBW5cが配置された状態になっている。
ワイヤBW1cよりもワイヤBW5cがゲートGT(図32参照)に近い。このため、ワイヤBW5cを設けたことで、上記ワイヤBW5a,BW3aに関連して説明したのと同様の理由により、ワイヤBW1cにワイヤ流れが発生するのを抑制または防止することができる。製造された半導体装置PKGにおいては、ワイヤBW1cよりもワイヤBW5cの方が、樹脂注入痕GTKに近くなる。また、パッド電極PD1cとパッド電極PD2cとの間、および、パッド電極PD2cとパッド電極PD3cとの間に、複数のパッド電極PD(ワイヤBWが接続されていない無効パッド)が配置されているため、ワイヤBW5cを設けてワイヤBW1cのワイヤ流れを防止する効果は、極めて大きい。
また、図32および図33では、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤ(ワイヤBW5a,BW5b,BW5c)は、3箇所に設けられているが、これに限定されず、1箇所以上設ければよい。また、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤは、半導体チップCPの四辺のうち、全辺に設けることもできるし、また、四辺のうちの一部の辺に設けることもできる。また、半導体チップCPのある辺において、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤは、一箇所に設けることもできるし、また、複数箇所に設けることもできる。
また、無効パッドが複数連続して並んでいる箇所に上記ワイヤBW5に対応するワイヤを設ければ、ワイヤ流れ防止の効果は、大きなものになる。例えば、半導体チップCPの上面の辺に沿って、無効パッドが5個以上連続して配列している箇所において、5個以上連続する無効パッドのうちの途中の無効パッドに上記ワイヤBW5に対応するワイヤの一端を接続し、そのワイヤの他端をリードLDに接続すれば、そのワイヤを設けたことによるワイヤ流れ防止の効果は、非常に大きなものになる。
また、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤは、導電経路としては使用しないため、導電性は必須条件ではなく、絶縁体や誘電体であってもよい。但し、半導体装置PKGを製造しやすくするためには、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤも、導電性を有していることが望ましい。
また、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤも、導電経路として機能させるワイヤBWとともに、ワイヤボンディング工程で一緒に形成することが望ましい。このため、上記ワイヤBW5に対応する、ワイヤ流れ防止用のワイヤは、導電経路として機能させる他のワイヤBW(BW1,BW3,BW4)と同様の材料からなることが好ましく、同様の直径を有していれば更に好ましい。これにより、ワイヤボンディング工程を行いやすくすることができる。
また、本実施の形態では、半導体チップCPにおいて、有効パッドであるパッド電極PDから入力された信号が内部回路部5に伝送され、あるいは、内部回路部5から伝送された信号が有効パッドであるパッド電極PDから出力される場合について説明した。この信号は、電源電圧(電源電位)あるいはグランド電圧(グランド電位)の場合もあり得る。また、本実施の形態では、パッド電極PD3と半導体チップCPの内部回路部5との間で伝送される信号と、パッド電極PD2と半導体チップCPの内部回路部5との間で伝送される信号とは、異なる電位、または異なる種類が好ましい。
(実施の形態2)
上記実施の形態1では、リードフレームを用いて半導体装置PKGを製造していたが、本実施の形態2では、配線基板を用いて半導体装置PKGを製造している。
上記実施の形態1では、リードフレームを用いて半導体装置PKGを製造していたが、本実施の形態2では、配線基板を用いて半導体装置PKGを製造している。
配線基板PCBを用いて製造した本実施の形態2の半導体装置PKGを、以下では、符号PKG1を付して半導体装置PKG1と称することとする。
図34は、本実施の形態2の半導体装置PKG1の平面透視図であり、図35は、図34の半導体装置PKG1の断面図である。図34には、封止部MRを透視したときの半導体装置PKG1の上面側の平面透視図が示されている。また、図34のA1−A1線の位置での半導体装置PKG1の断面が、図35にほぼ対応している。また、図34では、上記図33と同様に、半導体チップCPが有する複数のパッド電極PDのうち、有効パッドとなっているパッド電極PDを、白抜きの四角(□)で示し、無効パッド(未使用パッド)となっているパッド電極PDを、黒塗りの四角(■)で示してある。
以下、図34および図35を参照しながら、半導体装置PKG1の構成について説明する。
図34および図35に示される本実施の形態2の半導体装置(半導体パッケージ)PKG1は、半導体チップCPが配線基板PCB上に搭載された半導体装置(半導体パッケージ)である。
本実施の形態2の半導体装置PKG1は、半導体チップCPと、半導体チップCPを支持または搭載する配線基板PCBと、半導体チップCPの複数のパッド電極PDと配線基板PCBの複数のボンディングリードBLDとを電気的に接続する複数のワイヤBWと、半導体チップCPおよびワイヤBWを含む配線基板PCBの上面を覆う封止部MRと、を有している。半導体装置PKG1は、更に、配線基板PCBの下面に設けられた複数の半田ボールHBを有している。
パッド電極PDを含む半導体チップCPの構成は、本実施の形態2も上記実施の形態1と同様であるため、ここではその繰り返しの説明は省略する。
半導体チップCPは、その表面(パッド電極PDが形成された側の主面)を上に向け、かつ、その裏面を配線基板PCBに向けた状態で、配線基板PCBの上面上に搭載されている。半導体チップCPの裏面は、接合材BDを介して配線基板PCBの上面に接着(接合)されて固定されている。
配線基板PCBは、一方の主面である上面と、上面の反対側の主面である下面と、上面に形成された複数のボンディングリード(接続端子、電極)BLDと、下面に形成された複数のランド(導電性ランド部)LAとを有している。ランドLAは、導電性のランド部である。
配線基板PCBは、絶縁性の基材層(絶縁基板、コア材)BSと、基材層BSの上面および下面上に形成された導体層と、基材層BSの上面および下面上に導体層を覆うように形成された絶縁層としてのソルダレジスト層SR1,SR2とを有している。他の形態として、配線基板PCBを、複数の絶縁層と複数の配線層とを積層した多層配線基板により形成することもできる。
基材層BSの上面上に形成された導体層は、パターン化されており、複数のボンディングリードBLDを含んでおり、更に配線などを含んでいてもよい。ボンディングリードBLDは、ワイヤBWの一端を接続するための接続端子である。基材層BSの上面上にはソルダレジスト層SR1が形成されているが、ボンディングリードBLDは、ソルダレジスト層SR1では覆われずに、ソルダレジスト層SR1の開口部から露出されている。
基材層BSの下面上に形成された導体層は、パターン化されており、複数のランドLAを含んでおり、更に配線などを含んでいてもよい。ランドLAは、半田ボールHBを接続するための端子(電極、パッド)である。基材層BSの下面上にはソルダレジスト層SR2が形成されているが、ランドLAでは覆われずに、ソルダレジスト層SR2の開口部から露出されている。
また、基材層BSには複数の開口部(貫通孔)が形成されており、その開口部内には導電層が形成されてビア配線VHを構成している。配線基板PCBの上面側に形成された複数のボンディングリードBLDと、配線基板PCBの下面側に形成された複数のランドLAとは、それぞれ配線基板PCBの配線(ビア配線VHを含む)を介して電気的に接続されている。
配線基板PCBの上面において、複数のボンディングリードBLDは、半導体チップCPを搭載した領域の周囲に並んで配置されている。半導体チップCPの複数のパッド電極PDと、配線基板PCBの上面の複数のボンディングリードBLDとは、複数のワイヤBWを介して電気的に接続されている。
なお、本実施の形態2におけるボンディングリードBLDは、上記実施の形態1のリードLDのワイヤ接続部(ワイヤBWを接続した部分)に対応している。このため、本実施の形態2において、半導体チップCPのパッド電極PDと配線基板PCBのボンディングリードBLDとのワイヤBWを介した接続に関する構成および技術思想は、上記実施の形態1における、半導体チップCPのパッド電極PDとリードLDとのワイヤBWを介した接続に関する構成および技術思想を、適用することができる。
すなわち、図34および図35の半導体装置PKG1における半導体チップCPの構成は、上記実施の形態1の半導体装置PKGにおける半導体チップCPと同様である。このため、半導体チップCPの回路構成や、半導体チップCPの上面における複数のパッド電極PDの配列の仕方(有効パッドおよび無効パッドの配列の仕方)は、上記実施の形態1と本実施の形態2とで、共通である。また、半導体装置PKG1が有する複数のワイヤBWの接続関係は、各ワイヤBWの一端の接続先がリードLDではなくボンディングリードBLDであること以外は、本実施の形態2の半導体装置PKG1も上記実施の形態1の半導体装置PKGと同様である。このため、上記図33に示されるワイヤ流れ防止用のワイヤBW5a,BW5b,BW5cは、図34からも分かるように、本実施の形態2の半導体装置PKG1でも設けられているが、本実施の形態2では、各BW5a,BW5b,BW5cの一端は無効パッドに接続され、各BW5a,BW5b,BW5cの他端は、リードLDではなくボンディングリードBLDに接続されている。
配線基板PCBの下面の各ランドLAには、突起電極として半田ボール(ボール電極、突起電極)HBが接続(形成)されている。図35は、ランドLAおよびそこに接続された半田ボールHBは、配線基板PCBの下面の外周に沿って2列で配列した場合に対応しているが、これに限定されず、例えば、配線基板PCBの下面にアレイ状に配置されていてもよい。半田ボールHBは、半導体装置PKGの外部端子(外部接続用端子)として機能することができる。
このため、本実施の形態2の半導体装置PKG1では、半導体チップCPの複数のパッド電極PDのうちの各有効パッドは、ワイヤBWを介して配線基板PCBのボンディングリードBLDに電気的に接続され、更に配線基板PCBの配線(ビア配線VHを含む)を介して配線基板PCBのランドLAおよびそのランドLAに接続された半田ボールHBに電気的に接続されている。
封止部(封止樹脂部、封止体)MRは、配線基板PCBの上面上に、半導体チップCP、ワイヤBWおよびボンディングリードBLDを覆うように、形成されている。すなわち、封止部MRは、配線基板PCBの上面上に形成され、半導体チップCP、ワイヤBWおよびボンディングリードBLDを封止して保護する。封止部MRの材料などは、本実施の形態2も、上記実施の形態1と同様である。
図34および図35の半導体装置PKG1の製造工程は、例えば次のようにして行うことができる。
すなわち、まず、配線基板PCB上に半導体チップCPを接合材BDを介して搭載して接合する。それから、ワイヤボンディング工程を行って、半導体チップCPの複数のパッド電極PDと配線基板PCBの複数のボンディングリードBLDとを複数のワイヤBWを介して電気的に接続する。それから、樹脂封止工程を行って、配線基板PCBの上面上に、半導体チップCP、ワイヤBWおよびボンディングリードBLDを覆うように、封止部MRを形成する。この際、上記金型KG1,KG2のような金型(但し上記キャビティCAVの形状は上記実施の形態1とは異なる)で配線基板PCBを挟み、金型のキャビティ内に半導体チップCPおよびワイヤBWが配置されるようにする。そして、金型の樹脂注入用のゲートから、金型のキャビティ内に、封止部MR形成用の樹脂材料を導入し、その樹脂材料を加熱などにより硬化させることで、封止部MRを形成する。その後、配線基板PCBの下面の複数のランドLAにそれぞれ半田ボールHBを接続する。このようにして、半導体装置PKGを形成することができる。
また、複数の配線基板PCBがアレイ状に一体的に連結したような配線基板母体を用いて半導体装置PKG1を製造することもできる。この場合、樹脂封止工程までを行ってから、配線基板母体を切断(ダイシング)して、個々の配線基板PCBに分割し、その後にランドLA上に半田ボールHBを接続することができる。
本実施の形態2も、上記実施の形態1と技術思想は同様である。本実施の形態2が上記実施の形態1と主として相違しているのは、以下の点である。すなわち、上記実施の形態1では、半導体チップCPはダイパッドDP上に搭載されていたが、本実施の形態2では、半導体チップCPは配線基板PCB上に搭載されている。また、上記実施の形態1では、半導体チップCPのパッド電極PDに一端が接続されたワイヤBWの他端はリードLDのインナリード部に接続されていたが、本実施の形態2では、半導体チップCPのパッド電極PDに一端が接続されたワイヤBWの他端は、配線基板PCBのボンディングリードBLDに接続されている。
上記実施の形態1におけるリードLDに相当するものは、本実施の形態2では、ボンディングリードBLDと、ボンディングリードBLDとランドLAとを電気的に接続する配線基板PCBの配線と、ランドLAと、半田ボールHBとを合わせたものである。本実施の形態2では、ボンディングリードBLDが、上記実施の形態1のリードLDにおけるワイヤ接続部(ワイヤBWを接続した部分)に対応し、ランドLAおよび半田ボールHBが、上記実施の形態1のリードLDにおけるアウタリード部に対応している。ボンディングリードBLDとランドLAとを電気的に接続する配線基板PCBの配線は、上記実施の形態1のリードLDにおけるワイヤ接続部とアウタリード部とを繋ぐ部分に対応している。
本実施の形態2においても、上記実施の形態1と同様の特徴を適用することで、上記実施の形態1とほぼ同様の効果を得ることができる。例えば、上記図25〜図33に関連した説明において、リードLDをボンディングリードBLDに置き換えることができる。
簡単に言えば、上記実施の形態1と同様に、本実施の形態2においても、上記図34に示されるワイヤ流れ防止用のワイヤBW5a,BW5b,BW5cを設けたことにより、樹脂封止工程で他のワイヤBWにワイヤ流れが生じるのを、抑制または防止することができる。
従って、上記実施の形態1で説明した技術思想は、半導体チップCPと、ワイヤ接続用の端子(上記実施の形態1ではリードLDに対応し、本実施の形態2ではボンディングリードBLDに対応する)とを有し、半導体チップCPのパッド電極PDとワイヤ接続用の端子とをワイヤで接続し、それらを樹脂封止した半導体装置(半導体パッケージ)に適用することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
1,1a,1b,1c,1d 入出力回路部
2 制御回路部
2a,2b,2c,2d 選択回路
2e 論理回路部
3 デコーダ回路部
4 記憶回路部
5 内部回路部
5a,5b,5c,5d 内部回路
BD 接合材
BW,BW1,BW1a,BW1b,BW1c,BW2,BW3,BW3a,BW3b,BW3c,BW4,BW5,BW5a,BW5b,BW5c ワイヤ
CAV キャビティ
CP 半導体チップ
DP ダイパッド
GT ゲート
GTK 樹脂注入痕
KG1,KG2 金型
LD,LD1,LD1a,LD1b,LD1c,LD2,LD3,LD3a,LD3b,LD3c,LD4 リード
MR 封止部
MR1 樹脂材料
PD,PD1,PD1a,PD1b,PD1c,PD2,PD2a,PD2b,PD2c,PD3,PD3a,PD3b,PD3c,PD4 パッド電極
PKG,PKG1 半導体装置(半導体パッケージ)
SW,SW1,SW2,SW3,SW4 スイッチ回路部
TL 吊りリード
2 制御回路部
2a,2b,2c,2d 選択回路
2e 論理回路部
3 デコーダ回路部
4 記憶回路部
5 内部回路部
5a,5b,5c,5d 内部回路
BD 接合材
BW,BW1,BW1a,BW1b,BW1c,BW2,BW3,BW3a,BW3b,BW3c,BW4,BW5,BW5a,BW5b,BW5c ワイヤ
CAV キャビティ
CP 半導体チップ
DP ダイパッド
GT ゲート
GTK 樹脂注入痕
KG1,KG2 金型
LD,LD1,LD1a,LD1b,LD1c,LD2,LD3,LD3a,LD3b,LD3c,LD4 リード
MR 封止部
MR1 樹脂材料
PD,PD1,PD1a,PD1b,PD1c,PD2,PD2a,PD2b,PD2c,PD3,PD3a,PD3b,PD3c,PD4 パッド電極
PKG,PKG1 半導体装置(半導体パッケージ)
SW,SW1,SW2,SW3,SW4 スイッチ回路部
TL 吊りリード
Claims (10)
- 内部回路、第1入出力回路部、第2入出力回路部、記憶回路部および制御回路部を含み、第1電極および第2電極が形成された主面を有する半導体チップと、
前記半導体チップの周囲に配置された第1外部端子と、
前記第1電極と前記第1外部端子とを電気的に接続する第1ワイヤと、
前記第2電極と前記第1外部端子とを電気的に接続する第2ワイヤと、
前記半導体チップ、前記第1ワイヤ、および前記第2ワイヤを樹脂で封止する封止体と、
を備え、
前記第1電極は、前記第1入出力回路部を介して電気的に前記内部回路に接続され、
前記第2電極は、前記第2入出力回路部を介して電気的に前記内部回路に接続され、
前記記憶回路部は、電気的に前記制御回路部に接続され、
前記制御回路部は、前記記憶回路部に記録されている情報に基づいて、前記第1入出力回路部を前記内部回路と前記第1電極との間で信号の伝送が可能な第1状態、若しくは前記内部回路と前記第1電極との間で信号の伝送が不可能な第2状態に固定するため、電気的に前記第1入出力回路部に接続されている、半導体装置。 - 請求項1記載の半導体装置において、
第1入出力回路部は、前記半導体装置の動作中において前記第2状態に固定されている、半導体装置。 - 請求項1記載の半導体装置において、
前記半導体チップは、デコーダ回路部を更に含み、
前記デコーダ回路部は、前記記憶回路部に記録された前記情報から変換信号へ変換して、前記変換信号を前記制御回路部へ出力しており、
前記第1入出力回路部は、前記変換信号に基づいて前記第2状態へ固定されている、半導体装置。 - 請求項3記載の半導体装置において、
前記半導体チップの前記主面に形成された第3電極と、
前記半導体チップの周囲に配置された第2外部端子と、
前記第3電極と前記第2外部端子とを電気的に接続する第3ワイヤと、
を更に有し、
前記第3電極は、前記半導体チップの第3入出力回路部を介して前記内部回路と電気的に接続され、
平面視において、前記第1電極と前記第2電極と前記第3電極とは、前記半導体チップの前記主面の第1辺に沿って配置され、
前記第1電極は、前記第2電極と前記第3電極との間に配置されている、半導体装置。 - 請求項4記載の半導体装置において、
前記半導体チップの前記主面に形成された第4電極と、
前記半導体チップの周囲に配置された第3外部端子と、
前記第4電極と前記第3外部端子とを電気的に接続する第4ワイヤと、
を更に有し、
前記第4電極は、前記半導体チップの第4入出力回路部を介して前記内部回路と電気的に接続され、
平面視において、前記第4電極は、前記半導体チップの前記主面の前記第1辺に沿って配置され、
前記第2電極は、前記第4電極と前記第1電極との間に配置されている、半導体装置。 - 請求項5記載の半導体装置において、
前記半導体チップの主面に形成された複数の第5電極、
を更に有し、
平面視において、前記複数の第5電極は、前記半導体チップの前記主面の前記第1辺に沿って配置され、
前記複数の第5電極は、前記第1電極と前記第2電極との間、および、前記第1電極と前記第3電極との間に配置されている、半導体装置。 - 請求項5記載の半導体装置において、
前記封止体は、樹脂注入痕を有し、
前記第2ワイヤよりも前記第1ワイヤが、前記樹脂注入痕に近い位置にある、半導体装置。 - 請求項5記載の半導体装置において、
前記第1外部端子の一部は、前記封止体から露出している、半導体装置。 - 請求項5記載の半導体装置において、
前記半導体チップが搭載された配線基板を更に有し、
前記第1外部端子は、前記配線基板上に形成されている、半導体装置。 - 請求項5記載の半導体装置において、
前記記憶回路部に記録された前記情報は、パッケージコードである、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018188262A JP6556925B2 (ja) | 2018-10-03 | 2018-10-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018188262A JP6556925B2 (ja) | 2018-10-03 | 2018-10-03 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016570414A Division JP6416291B2 (ja) | 2015-01-22 | 2015-01-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019021930A JP2019021930A (ja) | 2019-02-07 |
JP6556925B2 true JP6556925B2 (ja) | 2019-08-07 |
Family
ID=65353573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018188262A Active JP6556925B2 (ja) | 2018-10-03 | 2018-10-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6556925B2 (ja) |
-
2018
- 2018-10-03 JP JP2018188262A patent/JP6556925B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019021930A (ja) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7078824B2 (en) | Semiconductor device having a switch circuit | |
US8525306B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5001903B2 (ja) | 半導体装置及びその製造方法 | |
US8237267B2 (en) | Semiconductor device having a microcomputer chip mounted over a memory chip | |
JP6416291B2 (ja) | 半導体装置およびその製造方法 | |
JP2007053121A (ja) | 半導体装置、積層型半導体装置、及び配線基板 | |
JP5752026B2 (ja) | 半導体装置 | |
JP5259369B2 (ja) | 半導体装置及びその製造方法 | |
JP5178541B2 (ja) | 半導体装置 | |
US20100320623A1 (en) | Semiconductor device and method for manufacturing the same | |
JP6556925B2 (ja) | 半導体装置 | |
US20080128876A1 (en) | Chip on leads | |
JP2011222901A (ja) | 半導体装置 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
JP2007095964A (ja) | 半導体装置の製造方法 | |
JP2003060126A (ja) | 半導体装置の製造方法 | |
JP2013062549A (ja) | 半導体装置の製造方法 | |
JP2005057099A (ja) | 半導体装置およびその製造方法 | |
JP2014049501A (ja) | 半導体装置の製造方法 | |
JP2010258159A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6556925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |