JP2007324291A - 半導体集積装置 - Google Patents

半導体集積装置 Download PDF

Info

Publication number
JP2007324291A
JP2007324291A JP2006151439A JP2006151439A JP2007324291A JP 2007324291 A JP2007324291 A JP 2007324291A JP 2006151439 A JP2006151439 A JP 2006151439A JP 2006151439 A JP2006151439 A JP 2006151439A JP 2007324291 A JP2007324291 A JP 2007324291A
Authority
JP
Japan
Prior art keywords
block
semiconductor integrated
integrated device
connection
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006151439A
Other languages
English (en)
Inventor
Akira Tanaka
章 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006151439A priority Critical patent/JP2007324291A/ja
Priority to US11/755,094 priority patent/US7538414B2/en
Publication of JP2007324291A publication Critical patent/JP2007324291A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体集積装置内で発生したノイズを他ブロックへの回り込みを低減し、かつ静電破壊防止効果の両立を実現するための半導体集積装置の製造方法を提供する。
【解決手段】端子に接続されるパッドを分離してパッド間はワイヤーで接続され、他の同一機能端子のパッドと接続する事で、分離によりノイズの回り込み低減と、パッド間接続によって静電破壊防止効果を両立させた半導体集積装置を実現できる。
【選択図】図１

Description

本発明は、ノイズを発生する半導体集積装置における他ブロックへのノイズの影響を低減させる技術に関するものであり、特に静電破壊防止効果と両立させた半導体集積装置に関するものである。
近年、半導体集積装置においては、その高速化に伴って、動作周波数が高くなり、このためノイズ量が多くなってきている。このような状況下において、パッドの分離による他ブロックへの影響低減技術が提案されている。図８に、このような技術の一例を示す。図８に示すように、この半導体集積装置においては、リードフレーム８０１とパッド８０３とがワイヤー８０２を介して電気的に接続されている。なお、パッド８０３はチップ内配線８０４により各ブロックに接続されている。
ここで、仮にＡ〜Ｃの３つのブロックがあるとすれば、ある１つのブロックでノイズが発生した場合、他のブロックに影響が及ばないようにするため、パッドにおいて、あるいはパッドの近くで一点接続して、他のブロックにノイズの影響が及ばないようにしている。この場合、一点接続された点でのインピーダンスが低いときには見込み通りにノイズの影響を低減することができる。しかし、実際には、パッドとパッケージ外との間の接続部において、ワイヤーやリードフレームがインピーダンスを持っており十分には低インピーダンスにならないので、他のブロックにノイズが回り込んでしまうといった問題がある。
そこで、より有効にノイズの回り込みを防ぐための技術が提案されている。以下、図９を参照しながら説明する。
図９に示すように、リードフレーム８０１に接続されるワイヤーは、３本のワイヤー１２１、１２２、１２５に分けられ、それぞれ、個別のパッド１３１、１３２、１３５に接続され、互いに分離されている。パッド１３１、１３２、１３５は、互いに、半導体上の配線層では接続されず、ワイヤーを介して接続されている。そして、一点接続されている箇所はリードフレーム８０１上となる。このため、図８の場合と比べて接続点でのインピーダンスが下がり、ノイズの回り込みを低減することができる。
Ｒ．ヤコブ・ベイカー（Ｒ．Ｊａｃｏｂ Ｂａｋｅｒ）他２名「ＣＭＯＳ回路設計レイアウト及びシミュレーション（ＣＭＯＳ ＣＩＲＣＵＩＴ ＤＥＳＩＧＮ、ＬＡＹＯＵＴ、ＡＮＤ ＳＩＭＵＬＡＴＩＯＮ）」、ＩＳＢＮ ０−７８０３−３４１６−７
図９に示す従来例では、電源やグランドなどの各機能端子が１つずつしかなく、かつ端子から供給される電流が許容範囲内である場合はとくに問題は生じない。しかし、端子から供給される電流が許容範囲を超えた場合や、よりノイズの低減を図るために複数の端子を持つ場合は、次のような問題が生じる。すなわち、図９に示す手法を用いてノイズの回り込みの低減を図ると、ノイズの回り込みは低減できるものの、配線層で接続されないことに起因して静電破壊レベルが低下するといった問題が生じる。本発明は、上記従来の問題を解決するためになされたものであって、ノイズの回り込み低減と静電破壊防止とを両立させることができる半導体集積装置を提供することを目的とする。
本発明は、上記の目的を達成するため、リードフレーム上で一点接続する端子を必要とする同一電源またはグランド端子を持ち、またそれぞれの端子に接続されるパッドの少なくとも１つは他の同一機能端子に接続されるパッドの少なくとも１つに接続する。チップ状態では分離されているが、ワイヤーボンド後で同一機能端子同士は低インピーダンスで接続される。ブロック側から見た電源やグランドのインピーダンスは変わらないが、リードフレーム上で接続することにより、低インピーダンス点で一点接続されており、ノイズの回り込みは抑えられる。他の同一機能端子同士は、ワイヤーボンド後は配線層とワイヤーで接続されるので、同一機能端子間での静電破壊は起こらない。
従来のようにノイズの回り込みを抑えると静電破壊するレベルの低下があったが、本発明の半導体集積装置の構成にすることにより、ノイズの回り込みを押さえ、かつ静電破壊防止を可能とする。
本発明によれば、ノイズの回り込みを抑えることができ、かつ静電破壊防止も同時に小面積で行うことが可能である。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体集積装置について、図面を参照しながら説明する。図１に示すように、第１の実施形態に係る半導体集積装置においては、リードフレーム１０１に接続されるＡブロックおよびＢブロックに対して、個別にブロック用パッド１３１、１３２が設けられている。ブロック用パッド１３１は、Ａブロックへのチップ内配線１１１と、Ａブロックのためのブロック用ワイヤー１２１と、他リードフレーム接続用配線１１０とに接続されている。他方、ブロック用パッド１３２は、Ｂブロックへのチップ内配線１１２と、Ｂブロックのためのブロック用ワイヤー１２２と、他リードフレーム接続用配線１１０とに接続されている。なお、ＡブロックおよびＢブロックに対して、それぞれ、静電破壊防止用ダイオード１４０が設けられている。さらに、この半導体集積装置には、接続用パッド１３３が設けられ、この接続用パッド１３３に接続用ワイヤー１２３が接続されている。ブロック用ワイヤー１２１、１２２および接続用ワイヤー１２３は、リードフレーム１０１上で一点接続するようにワイヤーボンドが行われ、リードフレーム１０１に接続されている。
また、この半導体集積装置においては、リードフレーム１０２に接続されるＣブロックおよびＤブロックに対して、個別にブロック用パッド１３５、１３６が設けられている。ブロック用パッド１３５は、Ｃブロックへのチップ内配線１１４と、Ｃブロックのためのブロック用ワイヤー１２５と、他リードフレーム接続用配線１１０とに接続されている。他方、ブロック用パッド１３６は、Ｄブロックへのチップ内配線１１５と、Ｄブロックのためのブロック用ワイヤー１２６と、他リードフレーム接続用配線１１０とに接続されている。なお、ＣブロックおよびＤブロックに対して、それぞれ、静電破壊防止用ダイオード１４０が介設されている。さらに、この半導体集積装置には、接続用パッド１３４が設けられ、この接続用パッド１３４に接続用ワイヤー１２４が接続されている。ブロック用ワイヤー１２５、１２６および接続用ワイヤー１２４は、リードフレーム１０２上で一点接続するようにワイヤーボンドが行われ、リードフレーム１０１に接続されている。
図１に示す半導体集積装置においては、リードフレーム１０１からＡブロックおよびＢブロックへの配線ないしは電気的接続は、配線層により行われるのではなく、両ブロック用パッド１３１、１３２に接続されたブロック用ワイヤー１２１、１２２を介して行われる。また、リードフレーム１０２からＣブロックおよびＤブロックへの配線ないしは電気的接続も、配線層により行われるのではなく、両ブロック用パッド１３５、１３６に接続されたブロック用ワイヤー１２５、１２６を介して行われる。なお、２つの接続パッド１３３、１３４を設けるのではなく、図７に示すように、１つの接続パッド７０２を設けてもよい。
１つのリードフレームに接続されるブロックがｎ個の場合、パッドは（ｎ＋１）個であることが望ましい。しかし、ノイズ発生源であるブロックがｍ個である場合、パッドを最低限（ｍ＋１）個に分割することにより、効率良くノイズを分離することができる。
（ｎ＋１）個中の「＋１」は、他の同一機能リードフレームのパッドに静電破壊防止を目的として配線する接続用パッド１３３、１３４に専用のものである。ブロック用パッドと接続用パッドとを、他リードフレーム接続用配線１１０によって接続することにより、確実にノイズの低減効果を見込むことができる。ただし、最低限の（ｍ＋１）個のパッドしか設けない場合、ノイズの発生源ではないブロックがあれば、これに他リードフレーム接続用配線１１０を兼ねさせることができる。ｍ個のノイズ発生ブロックが存在する場合、ノイズの発生しないブロック群と静電破壊防止用配線１１０とを兼用することにより、（ｍ＋１）個の分割で上記機能を実現することができる。一般的には、基板がｐ型であり、端子がグランドである場合は、ｐ型基板のサブストレート配線と兼ねるのが好ましい。また、他リードフレーム接続用配線１１０を使わずに接続する方法として、図７のパッド７０２のように接続する方法もある。
リードフレーム１０１、１０２上で一点接続を行い、個々のブロック用ワイヤー１２１、１２２、１２５、１２６でブロック用パッド１３１、１３２、１３５、１３６に接続を行うことによって、図２に示すように、ワイヤーの寄生成分のインダクタンス２０１が生じる。このため、ノイズの回り込みを防ぎたい配線にコンダクタンス２０４を接続することによって、ＬＣローパス回路を形成することができ、これによりノイズの低減を見込むことができる。さらに、ノイズ発生源のパッドからの配線にもコンダクタンス２０４を接続することにより、π型低帯域通過型フィルターを形成することができ、ＬＣ低帯域通過型フィルターより大きな効果を得ることができる。
さらに、静電破壊防止を目的として配線するリードフレーム間接続の配線１１０にコンダクタンス２０５を接続することによって、ワイヤー１２３、１２４の寄生成分のインダクタンス２０２、２０３でＴ型低帯域通過型フィルターを形成することでき、リードフレーム間でのノイズの回り込みをより有効に抑えることができる。
（第２の実施形態）
以下、本発明の第２の実施形態を説明する。本発明の実施形態１に係るリードフレーム１０１、１０２上での一点接続によるノイズ回り込みの低減手法では、ワイヤーボンド後の静電破壊は、ワイヤー接続とリードフレーム間接続配線１１０とによって防止できるが、ワイヤーボンド前の破壊は防止することができない。
そこで、図３に示すように、第２の実施形態では、ブロック用パッド１３１に、ワイヤーボンド時の破壊を防ぐための静電破壊防止装置３０１を接続する。なお、ブロック用パッド１３２には静電破壊防止装置として静電破壊防止用ダイオード３０２が接続され、ブロック用パッド１３５には静電破壊防止装置として静電破壊防止用トランジスタ３０３が接続され、ブロック用パッド１３６には静電破壊防止装置として静電破壊防止用トランジスタ３０４が接続されている。これらの静電破壊防止装置は、ワイヤーボンド後ではパッド１３１、１３２、１０３、１３４、１３５、１３６はワイヤー１２１、１２２、１２３、１２４、１２５、１２６によって接続されるため、等電位となって意味を成さないが、ワイヤーボンド工程より前の工程での静電破壊防止を行うために接続している。なお、図４に示すように、ワイヤー接続後でも機能するように、静電破壊防止装置４０１と、静電破壊防止用配線４０２とを設けてもよい。
（第３の実施形態）
以下、本発明の第３の実施形態を説明する。第２の実施形態により、ワイヤーボンド時の静電破壊防止を行うことができるが、第３の実施形態では、さらに、より小面積で効率よく静電破壊防止を行うようにしている。
図５に示すように、第３の実施形態では、第１導電型の半導体基板５０１内に第２導電型の第１ウェル５０２が存在し、第１ウェル５０２内に第１導電型の第２ウェル５０３が存在し、電源とグランドとの間に静電破壊防止装置が接続されている。そして、ノイズの回り込みを防ぐために、グランドを図１の実施形態と同様に分離している。ここで、第１導電型がｐ型であり、第２導電型がｎ型であり、リードフレームがグランドであるときは、図６に示すように、電源間静電破壊防止装置６０７と寄生ダイオード６０５とで回路が形成される。そして、リードフレーム間をつなぐグランド配線と分離したパッドとの間に、静電破壊防止装置として図１に示す組立時、静電破壊防止用ダイオード１４０を接続するだけで、図１のようなレイアウトを行う事ができ、ワイヤーボンド時の静電破壊を防止することができる。
図５において、第１導電型がｎ型であり、第２導電型がｐ型であるときは、図７に示すように、接続する静電破壊防止用ダイオード７０１の極性に接続させるとよい。なお、図５では、ｐ型半導体基板６０１内にｎ型の第１ウェル６０２が存在し、第１ウェル６０２内にｐ型の第２ウェル６０３が存在する。ここで、第２ウェル６０３はパッド６０４に接続されている。
リードフレームが電源であり、図５における第１導電型がｐ型であり、第２導電型がｎ型であるときは、図７に示すように、接続するダイオード７０１の極性に接続させるとよい。第１導電型がｎ型であり、第２導電型がＰ型であるときは、図１に示すように静電破壊防止用ダイオード１４０で接続すればよい。
以上説明したように、本発明に係る半導体集積装置は、ノイズの回り込みを低減させ、かつ静電破壊の防止に有効であり、半導体集積回路として用いるのに適している。
本発明の実施形態１における半導体集積装置。 本発明の実施形態１における寄生素子。 本発明の実施形態２における半導体集積装置。 本発明の実施形態２における半導体集積装置の別例。 本発明の実施形態３における半導体集積装置。 本発明の実施形態３における半導体集積装置詳細。 本発明の実施形態３における半導体集積装置レイアウト。 一般的なノイズの回り込み低減方法。 非特許文献１における従来の実施形態。
符号の説明
１０１ リードフレーム１
１０２ リードフレーム２
１１０ 他リードフレーム接続用配線
１１１ Ａブロックへのチップ内配線
１１２ Ｂブロックへのチップ内配線
１１４ Ｃブロックへのチップ内配線
１１５ Ｄブロックへのチップ内配線
１２１ Ａブロック用ワイヤー
１２２ Ｂブロック用ワイヤー
１２３ 接続用ワイヤー１
１２４ 接続用ワイヤー２
１２５ Ｃブロック用ワイヤー
１２６ Ｄブロック用ワイヤー
１３１ Ａブロック用パッド
１３２ Ｂブロック用パッド
１３３ 接続用パッド１
１３４ 接続用パッド２
１３５ Ｃブロック用パッド
１３６ Ｄブロック用パッド
１４０ 組立時、静電破壊防止用ダイオード
２０１ ブロック接続用ワイヤーの寄生インダクタンス
２０２ 接続用ワイヤー１の寄生インダクタンス
２０３ 接続用ワイヤー２の寄生インダクタンス
２０４ ブロックへのチップ内配線に接続するコンダクタンス
２０５ 他リードフレーム接続用配線に接続するコンダクタンス
３０１ 静電破壊防止装置
３０２ 静電破壊防止用ダイオード
３０３ 静電破壊防止用トランジスタ１
３０４ 静電破壊防止用トランジスタ２
４０１ 静電破壊防止装置
４０２ 他ノードへの静電破壊防止装置（静電破壊防止用配線）
５０１ 第１導電型半導体基板
５０２ 第２導電型第１ウェル
５０３ 第１導電型第２ウェル
６０１ ｐ型半導体基板
６０２ ｎ型第１ウェル
６０３ ｐ型第２ウェル
６０４ ワイヤーボンド前には浮いているブロック用パッド
６０５ 寄生ダイオード
６０６ 電源配線
６０７ 電源間用静電破壊防止装置
７０２ 共通の接続用パッド
７０１ 組立時静電破壊防止用ダイオード２

Claims (5)

  1. 複数の電源端子またはグランド端子を有する半導体集積装置において、
    前記端子に接続されたリードフレームに２本以上のワイヤーが接続され、
    前記各端子と接続されたパッドの少なくとも１つは他の同一機能端子のパッドに接続され、
    上記端子に接続された複数のパッドは、前記ワイヤーを介して前記リードフレームに接続されていることを特徴とする半導体集積装置。
  2. 前記他の同一機能端子との接続は、チップ内配線層によって行われることを特徴とする請求項１に記載の半導体集積装置。
  3. 前記他の同一機能端子との接続は、パッド間接続とサージ保護ラインのみに専用化されていることを特徴とする請求項１または２に記載の半導体集積装置。
  4. 前記他の同一機能端子との接続は、半導体集積装置内でノイズ量が少ない電源／グランドラインに使用されることを特徴とする請求項１または２に記載の半導体集積装置。
  5. 複数に分けられたパッドと他の同一機能端子との接続ラインとの間に静電破壊防止装置を有することを特徴とする請求項１〜３のいずれか１つに記載の半導体集積装置。
JP2006151439A 2006-05-31 2006-05-31 半導体集積装置 Withdrawn JP2007324291A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006151439A JP2007324291A (ja) 2006-05-31 2006-05-31 半導体集積装置
US11/755,094 US7538414B2 (en) 2006-05-31 2007-05-30 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006151439A JP2007324291A (ja) 2006-05-31 2006-05-31 半導体集積装置

Publications (1)

Publication Number Publication Date
JP2007324291A true JP2007324291A (ja) 2007-12-13

Family

ID=38789161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006151439A Withdrawn JP2007324291A (ja) 2006-05-31 2006-05-31 半導体集積装置

Country Status (2)

Country Link
US (1) US7538414B2 (ja)
JP (1) JP2007324291A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016117072A1 (ja) * 2015-01-22 2017-07-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991135A (en) * 1998-05-11 1999-11-23 Vlsi Technology, Inc. System including ESD protection
US7183616B2 (en) * 2002-03-31 2007-02-27 Alpha & Omega Semiconductor, Ltd. High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
JP2005252099A (ja) 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
JP2006147602A (ja) 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd 高周波半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016117072A1 (ja) * 2015-01-22 2017-07-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9917037B2 (en) 2015-01-22 2018-03-13 Renesas Electronics Corporation Semiconductor device including a first internal circuit, a second internal circuit and a switch circuit unit
US10128172B2 (en) 2015-01-22 2018-11-13 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US7538414B2 (en) 2009-05-26
US20070278652A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP2006100532A (ja) 静電保護回路
US20110089561A1 (en) Semiconductor package and method of manufacturing the same
US9401602B2 (en) Semiconductor integrated circuit device
WO2015083289A1 (ja) 半導体装置
US9673153B2 (en) Semiconductor device
JP2011176031A (ja) 半導体装置
JP2006049846A (ja) 半導体装置
JP2018521513A (ja) 電力バス配電用の導電性シールリング
WO2016063459A1 (ja) 半導体集積回路装置
US10121778B2 (en) Semiconductor device
JP2010010419A (ja) 半導体装置
JP2007324291A (ja) 半導体集積装置
US9899366B2 (en) Electronic device, in particular for protection against overvoltages
JP2005259914A (ja) 半導体回路装置及びマルチ・チップ・パッケージ
JP2008147376A (ja) 半導体装置
KR102163311B1 (ko) 반도체 집적 회로
CN103887305B (zh) 半导体装置
CN106415818B (zh) 半导体装置
JP5396746B2 (ja) 半導体装置及び半導体集積回路装置
JP2002373940A (ja) 半導体集積回路装置
TWI575747B (zh) 半導體裝置
JP2022165445A (ja) 半導体装置
JP4402944B2 (ja) 半導体保護装置
JP2008021852A (ja) 半導体装置
JP2008060196A (ja) 半導体装置及びその設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090820