JP4402944B2 - 半導体保護装置 - Google Patents

半導体保護装置 Download PDF

Info

Publication number
JP4402944B2
JP4402944B2 JP2003406470A JP2003406470A JP4402944B2 JP 4402944 B2 JP4402944 B2 JP 4402944B2 JP 2003406470 A JP2003406470 A JP 2003406470A JP 2003406470 A JP2003406470 A JP 2003406470A JP 4402944 B2 JP4402944 B2 JP 4402944B2
Authority
JP
Japan
Prior art keywords
semiconductor
type
type layer
protection device
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003406470A
Other languages
English (en)
Other versions
JP2005167095A (ja
Inventor
伸太郎 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003406470A priority Critical patent/JP4402944B2/ja
Publication of JP2005167095A publication Critical patent/JP2005167095A/ja
Application granted granted Critical
Publication of JP4402944B2 publication Critical patent/JP4402944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、電子機器に悪影響を与える過電圧(以下サージと称する)から電子機器を保護する保護回路と電子機器からの不要輻射を改善したEMI(電磁妨害又は電磁干渉:electromagnetic interference)フィルタとを兼ね備えた半導体保護装置に関する。
従来から使用されている半導体保護装置としては、入力端子と出力端子間に抵抗をつなぎ、その抵抗の両端に各々ツェナーダイオードのカソードをつなぎ、さらにツェナーダイオードのアノードどうしをつないでその一箇所をグランドとしているものがある。このような回路を一つの半導体チップで構成しサージによる電子機器破壊の防止と電子機器のEMI用フィルタとを兼ねたものがあった(例えば、特許文献1参照)。
図5は、特許文献1に記載された従来の半導体保護装置の回路である。図5に於いて121は入力端子、122は出力端子、123は抵抗、124、125はツェナーダイオード、126はグランドを示す。入力端子121と出力端子122間に抵抗123をつなぎ、その抵抗123の両端に各々ツェナーダイオード124、125のカソードつなぎ、さらにツェナーダイオード124、125のアノードどうしをつないでその一箇所をグランド126としている。図5に示す回路は、サージに対してはツェナーダイオード124、125がツェナー降伏することによりグランド126へサージを逃がすことで電子機器の破壊を防止している。又、ツェナーダイオード124、125のPN接合容量と抵抗123でパイ型ローパスフィルタを形成して電子機器のEMI用フィルタの働きをする。
図6は上記回路を一つの半導体チップで構成した平面図、図7は図6のII−II断面図である。図6、7に於いて101は抵抗体、102、103はアルミ配線で102a、103bは後のワイヤーボンドに用いられるボンディングパット、104は絶縁層、105、106はN型層、107はP型半導体基板を示す。P型半導体基板107の主面二箇所に拡散法やイオン注入法等によりN型層105、106を表面層に設けてN型層105、106の表面のN型領域内周辺とP型領域全面に、例えば酸化皮膜による絶縁層104を設ける。さらに、その絶縁層104表面上にポリシリコンから成る抵抗体101を設置してアルミ蒸着によるアルミ102、103によりN型領域105、106の表面と抵抗体101の両端とを配線してつなぎ半導体保護装置を構成していた。
特開平7−302876号公報
しかし、前記従来の構成では、サージに対する効果はあるが、高周波時におけるローパスフィルタの特性が劣っていた。入力端子又は出力端子の何れかに相当するボンディングパット102a、103aの下層であってP型半導体基板107の表面層に設けられたN型層105、106は各々P型半導体基板107との間でPN接合と成りそれぞれツェナーダイオードが構成されている。このとき、ツェナーダイオードのカソードに相当するN型層105、106はそれぞれ独立した状態に形成されているが、ツェナーダイオードのアノード側に相当するP型層はP型半導体基板107で共通となる。又、P型半導体基板107はグランド(図示せず)へ繋がれる。更に、ツェナーダイオードのカソードに相当するN型層105、106はアルミ配線102、103によって抵抗体101の両端に繋がっている。それぞれのツェナーダイオードのアノードがP型半導体基板107で共通であることから、入力側ツェナーダイオードのカソードをN型層105とした場合、N型層105に信号が入力されるとP型半導体基板107の有する抵抗成分によってN型層105とグランド間に信号により変動する電位差が生じ、この電位差が信号成分となって共通の接続路であるP型半導体基板107を介して出力側のN型層106へ伝わって信号成分と成って出力され、ローパスフィルタとしての特性を悪化させる。これは、高周波になるほど顕著になり、高周波成分の減衰量が大幅に減少する。さらに、高周波特性が悪いとフィルタを通過する信号成分に含まれる不要な高周波を通過させることになり、不要輻射が増えてEMIフィルタとしても不充分となる為、回路構成を二段,三段と多段にする必要がある等の問題を有していた。
本発明は、前記従来の問題を解決するもので、高周波までローパスフィルタの特性を悪化させることなく又、EMI用フィルタの減衰特性がよい半導体保護装置を提供する。
本発明は、複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を含む半導体保護装置であって、前記フィルタ回路は、一つのダイオードと一つの抵抗から成る半導体チップを複数用いて、一つの前記半導体チップの、前記ダイオードと接続されていない側の前記抵抗の先端と、別の前記半導体チップの、前記抵抗のいずれかの先端とを接続することで構成し、一つの半導体用パッケージに組み込んだことを特徴とする。
本発明の半導体保護装置によれば、二つのツェナーダイオードの両アノード間の抵抗成分の影響を減少させることができ、高周波に於けるローパスフィルタの特性維持と、減衰率の向上によりEMI対策の効果が著しく向上する。又、同一の半導体チップを二つ用いるので製造が容易に行うことができる。
本発明は、複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を、一つのダイオードと一つの抵抗から成る半導体チップを複数用いて構成し、一つの半導体用パッケージに組み込んで構成される。前記半導体チップどうしを直接ワイヤーで接続し、前記一つの半導体用パッケージに組み込んでもよい。前記複数の半導体チップは同一構造であってもよい。
また、前記フィルタ回路を形成する複数のダイオードのP型層をそれぞれ独立した状態とし、高周波成分が一方のN型層に入力されてもP型層を介してもう一方のN型層へリークして出力されることを防ぐように構成してもよい。
また、前記フィルタ回路を形成するP型半導体基板のN型層間を分断させて不連続とすることにより、N型層に信号が入力されてN型層とグランド間に信号により変動する電位差が生じてもそれを信号成分として出力側のN型層へP型半導体基板を介して伝わることを防ぐように構成してもよい。
(発明の実施の形態)
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1による半導体チップを示した平面図であり、図2は図1のI−I間の線に沿った断面図である。図1、2に於いて21は半導体チップ、23、24はアルミ配線で23a、23b、24a、24bは後に行われる配線のボンディングパット、31、33は抵抗体、35は絶縁層、36はN型層、37はP型半導体基板を示す。
P型半導体基板37の主面一箇所に拡散法やイオン注入法等によりN型層36を表面層に設けて、その表面のN型領域内周辺とP型領域全面に酸化皮膜による絶縁層35を形成する。さらに、その絶縁層表面上にポリシリコンから成る抵抗体31を設置してアルミ蒸着によるアルミ23でN型層36の表面であるN型領域の表面と抵抗体31の一方の先端とを配線してつなぎ、抵抗体31のもう一方の先端からも配線を引き出しその先端の面積を大きくしたものである。その結果、アルミの配線23の形状は抵抗体31の一方の先端からN型領域へ設けられそのN型領域部分の面積は大きくなってボンディングパット23aとなる。又、抵抗体31のもう一方の先端からのアルミ23の配線形状もその先端の面積が大きくなっていてボンディングパット23bをなしている。各々ボンディングパット23a,23bは、後に行われるワイヤー配線の為のものである。
次に、図3は本発明の実施の形態1による半導体保護装置を示した平面図である。図3に於いて10、12、13、14はリード線、11はリードフレーム、21、22は半導体チップ、23、24、25、26はアルミ配線で23a、23b、24a、24b、25a、25b、26a、26bはボンディングパット、31、32、33、34は抵抗体、15、16、17、18、19、20はワイヤーを示している。
図3に於いて、半導体チップ21、22は前記した本実施の形態による半導体チップである。半導体チップ21、22は、リードフレーム11上に電気的に導通にソルダーにより搭載固定される。ボンディングパット23aとリード線10はAuワイヤー15で、ボンディングパット23bとリード線12はAuワイヤー16で、ボンディングパット25aとリード線12はAuワイヤー17で各々電気的に導通に接続される。
かかる構成によれば、それぞれのツェナーダイオードのP型層はそれぞれ独立した状態となり、高周波成分が一方のN型層に入力されてもP型層を介してもう一方のN型層へリークして出力されることを防ぐこととなる。このことにより、高周波の減衰特性が著しく向上し、フィルタ特性が良くなる。なお、図3の半導体素子の一方について説明したが、もう一方についても同様である。
(実施の形態2)
図4は本発明の実施の形態2による半導体保護である。実施の形態1の構成と同じ構成は説明を省略する。図4に於いて、半導体チップ21、22は、リードフレーム11上に電気的に導通に搭載固定される。そして、ボンディングパット23aとリード線10はAuワイヤー15で、ボンディングパット23bとボンディングパット26bはAuワイヤー16で、ボンディングパット26aとリード線12はAuワイヤー17で各々電気的に導通に接続される。このときの抵抗31,34の抵抗値は、その距離を実施の形態1の図3 に於ける抵抗31の半分とすることでその抵抗値を各々半分として直列に繋がれた抵抗31,34の合成抵抗値を実施の形態1と同じ値とする。これにより、図5の回路を構成することになる。かかる構成によれば、図7のP型半導体基板107がN型層105と106間で分断されて不連続となるため、例えばN型層105に信号が入力されてN型層105とグランド間に信号により変動する電位差が生じてもそれを信号成分として出力側のN型層106へP型半導体基板107を介して伝わることが無くなり、総てグランドへ吸収されることになる。これにより、高周波の減衰特性が著しく向上し、フィルタ特性が良くなる。
電子機器に悪影響を与えるサージから回路を保護する保護回路と不要輻射を対策するEMIフィルタとを兼ね備えた半導体保護装置として有用である。
本発明の実施の形態1における半導体チップの平面図。 図1のI−Iの線に沿った断面図。 本発明の実施の形態1における半導体チップの保護装置の平面図。 本発明の実施の形態2における半導体チップの平面図。 従来技術で採用されている回路図。 従来構造の半導体チップの平面図。 図6のII−IIの線に沿った断面図。
符号の説明
10,12,13,14 リード線
11 リードフレーム
15,16,17,18,19,20 Auワイヤー
21,22 半導体チップ
23,24,25,26 アルミ配線
23a,24a,25a,26a ボンディングパット
23b,24b,25b,26b ボンディングパット
31,32,33,34 抵抗体
35 絶縁層
36 N型層
37 P型半導体基板
101 抵抗体
102,103 アルミ配線
102a,103a ボンディングパット
104 絶縁層
105,106 N型層
107 P型半導体基板
121 入力端子
122 出力端子
123 抵抗
124,125 ツェナーダイオード
126 グランド

Claims (5)

  1. 複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を含む半導体保護装置であって、
    前記フィルタ回路は、一つのダイオードと一つの抵抗から成る半導体チップを複数用いて、一つの前記半導体チップの、前記ダイオードと接続されていない側の前記抵抗の先端と、別の前記半導体チップの、前記抵抗のいずれかの先端とを接続することで構成し、一つの半導体用パッケージに組み込んだことを特徴とする半導体保護装置。
  2. 前記半導体チップどうしを直接ワイヤーで接続し、前記一つの半導体用パッケージに組み込んだ請求項1に記載の半導体保護装置。
  3. 前記複数の半導体チップは、同一構造である請求項1又は2に記載の半導体保護装置。
  4. 前記フィルタ回路を形成する複数のダイオードのP型層をそれぞれ独立した状態とし、高周波成分が一方のN型層に入力されてもP型層を介してもう一方のN型層へリークして出力されることを防ぐ請求項1〜3のいずれかに記載の半導体保護装置。
  5. 前記フィルタ回路を形成するP型半導体基板のN型層間を分断させて不連続とすることにより、N型層に信号が入力されてN型層とグランド間に信号により変動する電位差が生じてもそれを信号成分として出力側のN型層へP型半導体基板を介して伝わることを防ぐ請求項1〜3のいずれかに記載の半導体保護装置。
JP2003406470A 2003-12-04 2003-12-04 半導体保護装置 Expired - Fee Related JP4402944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003406470A JP4402944B2 (ja) 2003-12-04 2003-12-04 半導体保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003406470A JP4402944B2 (ja) 2003-12-04 2003-12-04 半導体保護装置

Publications (2)

Publication Number Publication Date
JP2005167095A JP2005167095A (ja) 2005-06-23
JP4402944B2 true JP4402944B2 (ja) 2010-01-20

Family

ID=34728834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003406470A Expired - Fee Related JP4402944B2 (ja) 2003-12-04 2003-12-04 半導体保護装置

Country Status (1)

Country Link
JP (1) JP4402944B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103724A (ja) 2005-10-05 2007-04-19 Toshiba Corp Emiフィルタ
JP2010278243A (ja) * 2009-05-28 2010-12-09 Sanyo Electric Co Ltd 半導体保護装置
JP6212517B2 (ja) * 2015-06-29 2017-10-11 アンリツ株式会社 Esd保護回路

Also Published As

Publication number Publication date
JP2005167095A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
US7750439B2 (en) ESD protection device
JP3226152B2 (ja) チップ間静電放電防止マルチチップ半導体構造およびその製造方法
US6407432B1 (en) Semiconductor device
KR20090020528A (ko) 반도체 디바이스
JP4402944B2 (ja) 半導体保護装置
CN107431042B (zh) 具有片上噪声保护电路的半导体芯片
JPH0590452A (ja) 樹脂封止型半導体装置
US11362011B2 (en) Power amplification device
JP2791067B2 (ja) モノリシック過電圧保護集合体
US20060054999A1 (en) Semiconductor device
JP4514443B2 (ja) 半導体保護装置
JP2685135B2 (ja) 半導体集積回路
JP2005167096A (ja) 半導体保護装置
JP2500310B2 (ja) 半導体装置
JPH0621319A (ja) 半導体装置用リードフレーム
JP5057754B2 (ja) 半導体装置
JP2008283594A (ja) Emiフィルタ
JPWO2005053028A1 (ja) 静電破壊保護素子を備えた半導体装置
JP2010278243A (ja) 半導体保護装置
JP2005327987A (ja) 半導体装置
JP2005142281A (ja) 半導体集積回路チップ及び半導体集積回路装置
KR100715687B1 (ko) 이엠아이 필터 소자
JP2003229428A (ja) 半導体装置
JP2007324291A (ja) 半導体集積装置
KR940007381B1 (ko) 반도체 리드 프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091008

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees