JP2005167096A - 半導体保護装置 - Google Patents

Abstract

【課題】新たに抵抗体を設ける必要の無い保護回路とＥＭＩフィルタの働きをする半導体保護装置を提供する。
【解決手段】複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を含む半導体保護装置であって、半導体基板に形成された前記ダイオード表面のＮ型領域(24)が前記抵抗として形成され、前記Ｎ型領域(24)上で一定の距離を保った少なくとも二箇所に各々異なる外部端子に接続する外部電極(21,22)が形成されている。これにより、サージから電子機器を保護する保護回路とＥＭＩフィルタとを兼ね備えた半導体保護装置を一つの半導体チップ内に新たな抵抗体を設けることなく構成できる。
【選択図】 図２

Description

本発明は、電子機器に悪影響を与える過電圧（以下サージと称する）から電子機器を保護する保護回路と電子機器からの不要輻射を改善したＥＭＩ（電磁妨害又は電磁干渉：electromagnetic interference）フィルタとを兼ね備えた半導体保護装置に関する。

従来から使用されている半導体保護装置としては、入力端子と出力端子間に抵抗をつなぎ、その抵抗の両端に各々ツェナーダイオードのカソードをつなぎ、さらにツェナーダイオードのアノードどうしをつないでその一箇所をグランドとした回路を一つの半導体チップで構成しサージによる電子機器破壊の防止と電子機器のＥＭＩ用フィルタとを兼ねたものがあった（例えば、特許文献１参照）。

図３は、特許文献１に記載された従来の半導体保護装置の回路である。図３に於いて１２１は入力端子、１２２は出力端子、１２３は抵抗、１２４、１２５はツェナーダイオード、１２６はグランドを示す。入力端子１２１と出力端子１２２間に抵抗１２３をつなぎ、その抵抗１２３の両端に各々ツェナーダイオード１２４、１２５のカソードをつなぎ、さらにツェナーダイオード１２４、１２５のアノードどうしをつないでその一箇所をグランド１２６としている。図３に示す回路は、サージに対してはツェナーダイオード１２４、１２５がツェナー降伏することによりグランド１２６へサージを逃がすことで電子機器の破壊を防止し又ツェナーダイオード１２４、１２５のＰＮ接合容量と抵抗１２３でパイ型ローパスフィルタを形成して、電子機器のＥＭＩ用フィルタの働きをする。図４は従来の半導体チップを示した平面図であり、図５は図４のＩＩ−ＩＩ線に沿った断面図である。図４、図５に於いて２０１、２０２はアルミ配線、２０１ａ、２０２ａは後のワイヤーボンドに用いられるボンディングパット、２０３はポリシリコンから成る抵抗体、２０４は酸化皮膜から成る絶縁層、２０５、２０６はＮ型層、２０７はＰ型半導体基板を示す。

Ｐ型半導体基板２０７の主面二箇所に拡散法やイオン注入法等によりＮ型層２０５、２０６を表面層に設けてその表面のＮ型領域内周辺とＰ型領域全面に酸化皮膜による絶縁層２０４を設ける。さらに、その絶縁層２０４表面上にポリシリコンから成る抵抗体２０３を設置してアルミ蒸着によるアルミ２０１，２０２によりＮ型領域の表面と抵抗体１０１の一端とを配線してつないだものである。アルミ配線２０１，２０２のＮ型領域に当たる面積が広くなった部分である２０１ａ，２０２ａは後のワイヤーボンドに用いられるボンディングパットであり、どちらか一方が入力端子で他方が出力端子に相当する。又、Ｐ型半導体基板２０７の裏面はメタル蒸着が行われてグランドに相当することになる。
特開平７−３０２８７６号公報

しかし、前記従来の半導体チップの構成では、Ｐ型半導体基板にＮ型層を設けることによりツェナーダイオードを構成するが、さらに抵抗体を設けるには別工程によらねばならないという問題があった。

本発明は、前記従来の課題を解決するもので、新たに抵抗体を設ける必要の無い保護回路とＥＭＩフィルタの働きをする半導体保護装置を提供する。

本発明の半導体保護装置は、複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を含む半導体保護装置であって、半導体基板に形成された前記ダイオード表面のＮ型領域が前記抵抗として形成され、前記Ｎ型領域上で一定の距離を保った少なくとも二箇所に各々異なる外部端子に接続する外部電極が形成されていることを特徴とする。

本発明の半導体保護装置によれば、新たに抵抗体を設けずともサージから電子機器を保護する保護回路とＥＭＩフィルタを兼ね備えた半導体保護装置とすることが出来る。

本発明は、半導体基板に形成されたダイオード表面のＮ型領域上で一定の距離を保った二箇所に各々異なる外部端子に接続する電極を持つことにより、新たに抵抗体を設ける必要の無い半導体保護装置とすることができる。

前記外部電極は一方が入力端子に、他方が出力端子に接続されていることが好ましい。

また、前記二箇所の外部電極間のＮ型層の抵抗成分と前記ダイオードのＰＮ接合間の容量とでフィルタを構成することが好ましい。さらに、前記フィルタは、保護回路とＥＭＩ（電磁妨害又は電磁干渉）フィルタの機能を有することが好ましい。また、前記二箇所の外部電極を方形に形成することが好ましい。

以下本発明の実施の形態について、図面を参照しながら説明する。図１、２は、本発明の実施の形態における半導体チップの構造図である。図１は平面図、図２は図１のＩ−Ｉ線に沿った断面を示している。図１、２に於いて２１，２２は外部電極、２３は絶縁層、２４はＮ型層、２５はＰ型半導体基板を示す。Ｐ型半導体基板２５の主面一箇所に四角状に拡散法やイオン注入法等によりＮ型層２４を表面層に設けて、その表面のＰ型領域全面と、Ｎ型領域四角状の左右両辺近くに左右両辺に沿って二箇所の長方形部分を残した部分に酸化皮膜による絶縁層２３を設ける。さらに、アルミ蒸着による外部電極２１，２２をＮ型領域の絶縁層２３が存在しない面に設ける。外部電極２１，２２は２１を入力端子とした場合、２２が出力端子に相当して各々後のワイヤーボンドのボンディングパットに用いられる。又、Ｐ型半導体基板２５の裏面には例えばメタル蒸着が行われグランドに相当することになる。

かかる構成によれば、図１、２の外部電極２１，２２の間に位置するＮ型層２４が有する抵抗成分で抵抗の機能を果たすことになり、図２のＮ型層２４とＰ型半導体基板２５のＰＮ接合容量と外部電極２１、２２との間でパイ型ローパスフィルタとなり、保護回路とＥＭＩフィルタの機能を有する。これにより、新たに抵抗体を設けなくてもＥＭＩ用フィルタとして動作し又、ツェナーダイオードが保護回路として働く。又、電極形状を平行な二つの長方形とすることにより限られた面積内での電極間の距離を自由に設定出来る為、Ｎ型層の果たす抵抗値の設計自由度が広い。

電子機器に悪影響を与えるサージから電子機器を保護する保護回路と不要輻射を対策するＥＭＩフィルタを兼ね備えた半導体保護装置として有用である。

本発明の一実施の形態における半導体チップの平面図。 図１のＩ−Ｉ線に沿った断面図。 従来の半導体チップの回路図。 従来構造の半導体チップの平面図。 図４のＩＩ−ＩＩ線に沿った断面図。

符号の説明

２１，２２ 外部電極
２３ 絶縁層
２４ Ｎ型層
２５ Ｐ型半導体基板
１２１ 入力端子
１２２ 出力端子
１２３ 抵抗
１２４，１２５ ツェナーダイオード
１２６ グランド
２０１，２０２ アルミ配線
２０１ａ，２０２ａ ボンディングパット
２０３ 抵抗体
２０４ 絶縁層
２０５，２０６ Ｎ型層
２０７ Ｐ型半導体基板

Claims (5)

1. 複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を含む半導体保護装置であって、
   半導体基板に形成された前記ダイオード表面のＮ型領域が前記抵抗として形成され、
   前記Ｎ型領域上で一定の距離を保った少なくとも二箇所に各々異なる外部端子に接続する外部電極が形成されていることを特徴とする半導体保護装置。
2. 前記外部電極は一方が入力端子に、他方が出力端子に接続される請求項１に記載の半導体保護装置。
3. 前記二箇所の外部電極間のＮ型層の抵抗成分と前記ダイオードのＰＮ接合間の容量とでフィルタを構成する請求項１又は２に記載の半導体保護装置。
4. 前記フィルタは、保護回路とＥＭＩ（電磁妨害又は電磁干渉）フィルタの機能を有する請求項１〜３のいずれかに記載の半導体保護装置。
5. 前記二箇所の外部電極を方形に形成した請求項１〜３のいずれかに記載の半導体保護装置。
   
   

Images