JP2000114457A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000114457A JP2000114457A JP10284674A JP28467498A JP2000114457A JP 2000114457 A JP2000114457 A JP 2000114457A JP 10284674 A JP10284674 A JP 10284674A JP 28467498 A JP28467498 A JP 28467498A JP 2000114457 A JP2000114457 A JP 2000114457A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- sub
- resistance
- openings
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 コンタクトスルーホール及び配線層形成時に
おいて、それぞれ同一のマスクのみを使用し、複数の異
なる抵抗値を有する抵抗素子が組み込まれた半導体装置
を効率的に製造する。 【解決手段】 半導体基板２１０上の抵抗体２３０の上
部に設けた絶縁層２４０に対してコンタクトスルーホー
ル２５０を形成する工程において、一定の間隔を有する
一対の開口部及び、それぞれの開口部において前記開口
部からもう一方の開口部へと向かう方向に近接して配置
された１以上の副開口部とを有するマスクを使用し、か
つフォトレジストをパターニングする際の露光時間を調
整することにより、開口部と副開口部との間にあるフォ
トレジストの残留又は非残留を決定して抵抗値の調整を
行う。
おいて、それぞれ同一のマスクのみを使用し、複数の異
なる抵抗値を有する抵抗素子が組み込まれた半導体装置
を効率的に製造する。 【解決手段】 半導体基板２１０上の抵抗体２３０の上
部に設けた絶縁層２４０に対してコンタクトスルーホー
ル２５０を形成する工程において、一定の間隔を有する
一対の開口部及び、それぞれの開口部において前記開口
部からもう一方の開口部へと向かう方向に近接して配置
された１以上の副開口部とを有するマスクを使用し、か
つフォトレジストをパターニングする際の露光時間を調
整することにより、開口部と副開口部との間にあるフォ
トレジストの残留又は非残留を決定して抵抗値の調整を
行う。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗素子が組み込
まれた半導体装置の製造方法に関するものである。
まれた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置に抵抗素子を形成する際に、
従来一般的に用いられている２つの方法について、図９
に示す半導体装置の構成概略図をもとに以下に説明す
る。
従来一般的に用いられている２つの方法について、図９
に示す半導体装置の構成概略図をもとに以下に説明す
る。
【０００３】第一の方法は、図９（ａ）に示されるよう
に、シリコン基板２１０上に第一層間絶縁膜２２０を形
成し、その後イオン注入等により反対導電型の拡散領域
９１０を設け、その上を第二層間絶縁膜２４０で覆った
後、拡散領域９１０の両端部上の第一層間絶縁膜２２０
及び第二層間絶縁膜２４０に対して２つのコンタクトス
ルーホール２５０を形成し、このコンタクトホール２５
０に導体２６０を埋設して、さらに配線層２７０を形成
し、シリコン基板２１０と拡散領域９１０との両領域に
逆バイアスをかけることにより、シリコン基板２１０に
拡散抵抗を形成するものである。
に、シリコン基板２１０上に第一層間絶縁膜２２０を形
成し、その後イオン注入等により反対導電型の拡散領域
９１０を設け、その上を第二層間絶縁膜２４０で覆った
後、拡散領域９１０の両端部上の第一層間絶縁膜２２０
及び第二層間絶縁膜２４０に対して２つのコンタクトス
ルーホール２５０を形成し、このコンタクトホール２５
０に導体２６０を埋設して、さらに配線層２７０を形成
し、シリコン基板２１０と拡散領域９１０との両領域に
逆バイアスをかけることにより、シリコン基板２１０に
拡散抵抗を形成するものである。
【０００４】第二の方法は、図９（ｂ）に示されるよう
に、第一層間絶縁膜２２０上にイオン注入等の方法によ
り不純物が添加された多結晶シリコン層２３０を形成
し、その上部を第二層間絶縁膜２４０で覆った後コンタ
クトスルーホール２５０を設け、このコンタクトスルー
ホール２５０に導体２６０を埋設し、配線層２７０で覆
うことにより、抵抗を形成するものである。
に、第一層間絶縁膜２２０上にイオン注入等の方法によ
り不純物が添加された多結晶シリコン層２３０を形成
し、その上部を第二層間絶縁膜２４０で覆った後コンタ
クトスルーホール２５０を設け、このコンタクトスルー
ホール２５０に導体２６０を埋設し、配線層２７０で覆
うことにより、抵抗を形成するものである。
【０００５】上記各方法において、抵抗素子の抵抗値Ｒ
（Ω）は、図９（ａ）に示す拡散領域９１０又は図９
（ｂ）に示す多結晶シリコン層２３０の抵抗長Ｌ（コン
タクトスルーホール２５０の間隔）、及び抵抗幅Ｗによ
って決定され、シート抵抗ρｓ（Ω／□）、コンタクト
抵抗Ｒｃ（Ω）から、
（Ω）は、図９（ａ）に示す拡散領域９１０又は図９
（ｂ）に示す多結晶シリコン層２３０の抵抗長Ｌ（コン
タクトスルーホール２５０の間隔）、及び抵抗幅Ｗによ
って決定され、シート抵抗ρｓ（Ω／□）、コンタクト
抵抗Ｒｃ（Ω）から、
【式１】Ｒ＝２×Ｒｃ＋ρｓ（Ｌ／Ｗ） により求めることができる。従って、所望の抵抗値Ｒと
するために、抵抗素子のレイアウト、すなわち抵抗長及
び抵抗幅を調整することが一般的である。言い換えれ
ば、拡散領域９１０又は多結晶シリコン層２３０の幅、
及びコンタクトスルーホールの間隔を調整して所望の抵
抗値とすることが一般的である。
するために、抵抗素子のレイアウト、すなわち抵抗長及
び抵抗幅を調整することが一般的である。言い換えれ
ば、拡散領域９１０又は多結晶シリコン層２３０の幅、
及びコンタクトスルーホールの間隔を調整して所望の抵
抗値とすることが一般的である。
【０００６】ところで、コンタクトスルーホールを形成
する際には、フォトレジストを用いるリソグラフィ技術
を適用することが一般的である。従って、図１０に示さ
れるようなフォトレジスト用のマスク１１０製作時にお
いて、コンタクトスルーホールの間隔すなわち開口部１
１０間の間隔を調整することにより、所望の抵抗値を得
るものである。
する際には、フォトレジストを用いるリソグラフィ技術
を適用することが一般的である。従って、図１０に示さ
れるようなフォトレジスト用のマスク１１０製作時にお
いて、コンタクトスルーホールの間隔すなわち開口部１
１０間の間隔を調整することにより、所望の抵抗値を得
るものである。
【０００７】
【発明が解決しようとする課題】しかしながら、抵抗値
の異なる複数の抵抗素子を製作する場合、そのたびにフ
ォトレジスト用マスクの設計及び製作が必要となり、非
効率的であった。
の異なる複数の抵抗素子を製作する場合、そのたびにフ
ォトレジスト用マスクの設計及び製作が必要となり、非
効率的であった。
【０００８】従来、抵抗素子の抵抗値を微調整する目的
から、一つの抵抗素子において、複数のコンタクトスル
ーホールを予め形成しておき、所望の抵抗値に最も近い
値となるように配線を行う方法が、特開昭５９−８２７
５９号において開示されている。この方法によれば、同
一のフォトレジスト用マスクを使用して製作した複数の
抵抗素子において、それらの抵抗値にある程度の幅を持
たせることが可能となる。
から、一つの抵抗素子において、複数のコンタクトスル
ーホールを予め形成しておき、所望の抵抗値に最も近い
値となるように配線を行う方法が、特開昭５９−８２７
５９号において開示されている。この方法によれば、同
一のフォトレジスト用マスクを使用して製作した複数の
抵抗素子において、それらの抵抗値にある程度の幅を持
たせることが可能となる。
【０００９】しかし、この場合、フォトレジスト用マス
クについては一つを使用すれば良かったが、配線層を形
成する際に使用するマスクについては複数を製作する必
要があり、やはり非効率的であった。
クについては一つを使用すれば良かったが、配線層を形
成する際に使用するマスクについては複数を製作する必
要があり、やはり非効率的であった。
【００１０】そこで、本発明の課題は、コンタクトスル
ーホール及び配線層形成時において、それぞれ同一のマ
スクのみを使用し、複数の異なる抵抗値を有する抵抗素
子が組み込まれた半導体装置を効率的に製造する方法を
提供することである。
ーホール及び配線層形成時において、それぞれ同一のマ
スクのみを使用し、複数の異なる抵抗値を有する抵抗素
子が組み込まれた半導体装置を効率的に製造する方法を
提供することである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置製造方法は、半導体基板上の抵抗
体の上部に設けた絶縁層に対して、前記抵抗体へと貫通
するコンタクトスルーホールを形成する工程において、
一定の間隔を有する一対の開口部、及び、それぞれの開
口部において前記開口部からもう一方の開口部へと向か
う方向に近接して配置された１以上の副開口部を有する
マスクを使用してフォトレジストをパターニングし、か
つその際の露光時間を調整することにより、開口部と副
開口部との間にあるフォトレジストの残留又は非残留を
決定し、抵抗値の調整を行うことを特徴とする。これに
より、同一のマスクにより、コンタクトホールの間隔が
異なる複数の半導体装置、すなわち抵抗値の異なるの抵
抗素子を組み込んだ半複数の導体装置が製造できる。ま
た、コンタクトホールの形成段階においてすでに抵抗値
が決定されるので、その後の配線レイアウトはすべて同
一でよい。
の本発明の半導体装置製造方法は、半導体基板上の抵抗
体の上部に設けた絶縁層に対して、前記抵抗体へと貫通
するコンタクトスルーホールを形成する工程において、
一定の間隔を有する一対の開口部、及び、それぞれの開
口部において前記開口部からもう一方の開口部へと向か
う方向に近接して配置された１以上の副開口部を有する
マスクを使用してフォトレジストをパターニングし、か
つその際の露光時間を調整することにより、開口部と副
開口部との間にあるフォトレジストの残留又は非残留を
決定し、抵抗値の調整を行うことを特徴とする。これに
より、同一のマスクにより、コンタクトホールの間隔が
異なる複数の半導体装置、すなわち抵抗値の異なるの抵
抗素子を組み込んだ半複数の導体装置が製造できる。ま
た、コンタクトホールの形成段階においてすでに抵抗値
が決定されるので、その後の配線レイアウトはすべて同
一でよい。
【００１２】また、本発明の半導体装置製造方法は、そ
れぞれの開口部において、他の開口部の方向に向かって
間隔が順次大となるように配置された複数の副開口部を
有するマスクを使用することを特徴とする。これによ
り、同一のマスクにより、コンタクトホールの間隔が異
なる複数の半導体装置、すなわち抵抗値の異なる抵抗素
子を組み込んだ複数の半導体装置が製造できる。また、
コンタクトホールの形成段階においてすでに抵抗値が決
定されるので、その後の配線レイアウトはすべて同一で
よい。
れぞれの開口部において、他の開口部の方向に向かって
間隔が順次大となるように配置された複数の副開口部を
有するマスクを使用することを特徴とする。これによ
り、同一のマスクにより、コンタクトホールの間隔が異
なる複数の半導体装置、すなわち抵抗値の異なる抵抗素
子を組み込んだ複数の半導体装置が製造できる。また、
コンタクトホールの形成段階においてすでに抵抗値が決
定されるので、その後の配線レイアウトはすべて同一で
よい。
【００１３】本発明は、コンタクトスルーホール形成の
ためのフォトレジストパターニング工程において、使用
するマスクの形状及びフォトレジスト露光時間の調整に
より、同一のマスクで、複数の異なる抵抗値の抵抗素子
を組み込んだ半導体素子を形成するものである。
ためのフォトレジストパターニング工程において、使用
するマスクの形状及びフォトレジスト露光時間の調整に
より、同一のマスクで、複数の異なる抵抗値の抵抗素子
を組み込んだ半導体素子を形成するものである。
【００１４】従来、この工程において使用されているマ
スクには、図１０に示されるように、一定の間隔を有す
る一対の開口部１１０が形成されており、その間隔によ
って抵抗値が決定されるものである。本発明において
は、図１に示されるように、これら一対の開口部１１０
それぞれに対して、副開口部１２０を、他方の開口部に
向かう位置に近接して設けるものである。
スクには、図１０に示されるように、一定の間隔を有す
る一対の開口部１１０が形成されており、その間隔によ
って抵抗値が決定されるものである。本発明において
は、図１に示されるように、これら一対の開口部１１０
それぞれに対して、副開口部１２０を、他方の開口部に
向かう位置に近接して設けるものである。
【００１５】フォトレジストを塗布後、前述のマスク１
００を使用して露光によるパターニングを行う。このと
き、露光時間を調整することにより、 （１）短時間の露光を行う場合 間隙部のフォトレジストが残留し、開口部の部分と副開
口部の部分とが互いに独立した形状 （２）長時間の露光を行う場合 間隙部のフォトレジストが消失し、開口部の部分と副開
口部の部分とが一体となった形状 と、それぞれ異なる形状がパターニングされる。従っ
て、その後の工程、すなわちこのフォトレジストにより
コンタクトスルーホールを形成して導体を埋設し、さら
に配線層を形成する工程において、配線層のレイアウト
は同一のままで、抵抗値の異なる複数の抵抗素子を得る
ものである。
００を使用して露光によるパターニングを行う。このと
き、露光時間を調整することにより、 （１）短時間の露光を行う場合 間隙部のフォトレジストが残留し、開口部の部分と副開
口部の部分とが互いに独立した形状 （２）長時間の露光を行う場合 間隙部のフォトレジストが消失し、開口部の部分と副開
口部の部分とが一体となった形状 と、それぞれ異なる形状がパターニングされる。従っ
て、その後の工程、すなわちこのフォトレジストにより
コンタクトスルーホールを形成して導体を埋設し、さら
に配線層を形成する工程において、配線層のレイアウト
は同一のままで、抵抗値の異なる複数の抵抗素子を得る
ものである。
【００１６】マスクに設ける副開口部は、図１のように
単数でも良いが、複数とすることもできる。このとき、
他方の開口部に向かって間隙が順次大となるように副開
口部を配置する。このようにすれば、露光時間を長くし
ていくにつれて間隙部分のフォトレジストが順に消失し
ていき、抵抗長は次第に小さくなり、より抵抗値の小さ
い抵抗素子を順次形成していくことが可能である。
単数でも良いが、複数とすることもできる。このとき、
他方の開口部に向かって間隙が順次大となるように副開
口部を配置する。このようにすれば、露光時間を長くし
ていくにつれて間隙部分のフォトレジストが順に消失し
ていき、抵抗長は次第に小さくなり、より抵抗値の小さ
い抵抗素子を順次形成していくことが可能である。
【００１７】
【発明の実施形態】本発明の第一の実施形態について以
下に説明する。理解を容易とするための代表的な例とし
て、前述の、第一絶縁層上にイオン注入等の方法により
不純物が添加された多結晶シリコン層を形成するタイプ
の抵抗素子について、その製造工程をたどりながら順に
説明する。
下に説明する。理解を容易とするための代表的な例とし
て、前述の、第一絶縁層上にイオン注入等の方法により
不純物が添加された多結晶シリコン層を形成するタイプ
の抵抗素子について、その製造工程をたどりながら順に
説明する。
【００１８】まず、図２に示されるように、シリコン基
板２１０上に厚さ５００〜１０００ｎｍの第一層間絶縁
膜２２０を形成する。次に、厚さ２００〜３００ｎｍの
多結晶シリコン層２３０を形成し、不純物をドープして
所望のシート抵抗とし、その後、全面に第二層間絶縁膜
２４０を形成する。ここでは、理解を容易とするため
に、多結晶シリコン層２３０の幅Ｗを２．５μｍ、シー
ト抵抗ρｓを５００Ω／□としておく。
板２１０上に厚さ５００〜１０００ｎｍの第一層間絶縁
膜２２０を形成する。次に、厚さ２００〜３００ｎｍの
多結晶シリコン層２３０を形成し、不純物をドープして
所望のシート抵抗とし、その後、全面に第二層間絶縁膜
２４０を形成する。ここでは、理解を容易とするため
に、多結晶シリコン層２３０の幅Ｗを２．５μｍ、シー
ト抵抗ρｓを５００Ω／□としておく。
【００１９】次に、第二層間絶縁膜２４０上にフォトレ
ジストを塗布し、露光によるパターニングを行うが、こ
のとき図１に示されるマスク１００を使用する。マスク
１００には、開口部１１０及び副開口部１２０が設けら
れている。ここでは、開口部、副開口部ともに幅を０．
５μｍ、また、これらの間隔を０．３μｍとする。
ジストを塗布し、露光によるパターニングを行うが、こ
のとき図１に示されるマスク１００を使用する。マスク
１００には、開口部１１０及び副開口部１２０が設けら
れている。ここでは、開口部、副開口部ともに幅を０．
５μｍ、また、これらの間隔を０．３μｍとする。
【００２０】また、上記パターニング工程において露光
時間の調整を行う。図３に、露光時間と、開口部寸法及
び間隙部寸法との関係の一例を示した。このような相関
関係を予め把握しておけば、露光時間の調整を行うこと
により、それぞれ異なる形状がパターニングされる。例
えばここでは、図３より、露光時間３５０ｍｓ以下では
開口部の部分と副開口部の部分とが独立した形状とな
り、一方、３５０ｍｓ以上では一体形状となることが読
み取れる。そこで、 （１） 露光時間を３００ｍｓとし、マスク１００どお
りの形状とする （２） 露光時間を３５０ｍｓとし、開口部１１０の部
分と副開口部１２０の部分とを一体とする の、２つの場合を想定して考える。
時間の調整を行う。図３に、露光時間と、開口部寸法及
び間隙部寸法との関係の一例を示した。このような相関
関係を予め把握しておけば、露光時間の調整を行うこと
により、それぞれ異なる形状がパターニングされる。例
えばここでは、図３より、露光時間３５０ｍｓ以下では
開口部の部分と副開口部の部分とが独立した形状とな
り、一方、３５０ｍｓ以上では一体形状となることが読
み取れる。そこで、 （１） 露光時間を３００ｍｓとし、マスク１００どお
りの形状とする （２） 露光時間を３５０ｍｓとし、開口部１１０の部
分と副開口部１２０の部分とを一体とする の、２つの場合を想定して考える。
【００２１】それぞれについてパターニング工程完了
後、コンタクトスルーホール２５０形成、フォトレジス
ト除去、導体２６０埋設、配線層２７０形成を順に行
う。配線層２７０形成後の断面及び上面を、（１）につ
いては図４に、（２）については図５に示した。
後、コンタクトスルーホール２５０形成、フォトレジス
ト除去、導体２６０埋設、配線層２７０形成を順に行
う。配線層２７０形成後の断面及び上面を、（１）につ
いては図４に、（２）については図５に示した。
【００２２】配線層２７０のレイアウトは、（１）及び
（２）において共通である。しかし、抵抗長Ｌは、 （１） Ｌ１＝４＋２×（０．５＋０．３）＝５．６ （２） Ｌ２＝４−２×（０．１５）＝３．７ と、異なっている。
（２）において共通である。しかし、抵抗長Ｌは、 （１） Ｌ１＝４＋２×（０．５＋０．３）＝５．６ （２） Ｌ２＝４−２×（０．１５）＝３．７ と、異なっている。
【００２３】ここで、（２）の場合の抵抗長について説
明する。（２）の場合、フォトレジストの長時間露光に
より、開口部１１０の部分及び副開口部１２０の部分は
一辺について０．１５μｍずつ拡幅されており、この分
についてはマスクにおける開口部間の距離（４μｍ）か
ら差し引かなければならない。
明する。（２）の場合、フォトレジストの長時間露光に
より、開口部１１０の部分及び副開口部１２０の部分は
一辺について０．１５μｍずつ拡幅されており、この分
についてはマスクにおける開口部間の距離（４μｍ）か
ら差し引かなければならない。
【００２４】上記（１）及び（２）における抵抗値Ｒ１
及びＲ２は、
及びＲ２は、
【式１】Ｒ＝２×Ｒｃ＋ρｓ（Ｌ／Ｗ） に、Ｌ１、Ｌ２、上記Ｗ（２．５μｍ）及びρｓ（５０
０Ω／□）を代入し、 （１） Ｒ１＝２×Ｒｃ＋１１２０（Ω） （２） Ｒ２＝２×Ｒｃ＋７４０（Ω） として求められ、それぞれ異なる値となることが明らか
である。すなわち、コンタクトスルーホール及び配線形
成時において、それぞれ同一のマスクのみを使用し、複
数の異なる抵抗値を有する抵抗素子を組み込んだ半導体
装置を得ることができる。
０Ω／□）を代入し、 （１） Ｒ１＝２×Ｒｃ＋１１２０（Ω） （２） Ｒ２＝２×Ｒｃ＋７４０（Ω） として求められ、それぞれ異なる値となることが明らか
である。すなわち、コンタクトスルーホール及び配線形
成時において、それぞれ同一のマスクのみを使用し、複
数の異なる抵抗値を有する抵抗素子を組み込んだ半導体
装置を得ることができる。
【００２５】次に、本発明の第二の実施形態について説
明する。本実施形態においては、図６に示されるよう
に、副開口部を複数設けたマスク１００を使用する。こ
の場合、それぞれの開口部について、他方の開口部に向
かって順次間隔が大となるように副開口部を配置する。
ここでは、開口部１１０と副開口部１２０Ａとの間隔が
０．３μｍ、副開口部１２０Ａと吹く開口部１２０Ｂと
の間隔が０．５μｍの場合について考える。
明する。本実施形態においては、図６に示されるよう
に、副開口部を複数設けたマスク１００を使用する。こ
の場合、それぞれの開口部について、他方の開口部に向
かって順次間隔が大となるように副開口部を配置する。
ここでは、開口部１１０と副開口部１２０Ａとの間隔が
０．３μｍ、副開口部１２０Ａと吹く開口部１２０Ｂと
の間隔が０．５μｍの場合について考える。
【００２６】このようなマスク１００を使用し、第一の
実施形態と全く同様にしてフォトレジスト塗布までの工
程を終える。その後の工程において、第一の実施形態と
同様に、 （１）露光時間を２８０ｍｓとし、マスク１００どおり
の形状とする（図７（ａ）） （２）露光時間を３５０ｍｓとし、開口部１１０の部分
と副開口部１２０Ａの部分を一体形状とする（図７
（ｂ）） ことが可能であるが、さらに露光時間を長くして副開口
部１２０Ａと副開口部１２０Ｂとの間のフォトレジスト
をも消失させ、図７（ｃ）に示されるように開口部１１
０から副開口部１２０Ｂまでを一体形状とすることも可
能である。このようにすれば、抵抗長Ｌ３はさらに小さ
くなり、より小さい抵抗値を有する抵抗素子を得ること
ができる。
実施形態と全く同様にしてフォトレジスト塗布までの工
程を終える。その後の工程において、第一の実施形態と
同様に、 （１）露光時間を２８０ｍｓとし、マスク１００どおり
の形状とする（図７（ａ）） （２）露光時間を３５０ｍｓとし、開口部１１０の部分
と副開口部１２０Ａの部分を一体形状とする（図７
（ｂ）） ことが可能であるが、さらに露光時間を長くして副開口
部１２０Ａと副開口部１２０Ｂとの間のフォトレジスト
をも消失させ、図７（ｃ）に示されるように開口部１１
０から副開口部１２０Ｂまでを一体形状とすることも可
能である。このようにすれば、抵抗長Ｌ３はさらに小さ
くなり、より小さい抵抗値を有する抵抗素子を得ること
ができる。
【００２７】なお、ここでは開口部それぞれについて副
開口部を２つずつ設けたが、さらに多くの副開口部を必
要に応じて設けても良い。このようにすれば、露光時間
調整により、さらに多数の異なる抵抗値を有する抵抗素
子を組み込んだ半導体装置を得ることができる。
開口部を２つずつ設けたが、さらに多くの副開口部を必
要に応じて設けても良い。このようにすれば、露光時間
調整により、さらに多数の異なる抵抗値を有する抵抗素
子を組み込んだ半導体装置を得ることができる。
【００２８】また、開口部と副開口部の幅を同寸法とし
たが、必須ではなく、異なる寸法としても差し支えな
い。さらに、間隙部分の寸法については、他方の開口部
に向かって順次大となっていれば良く、本実施形態にお
いてあげた寸法に限定されるものではない。副開口部ど
うしについても必ずしも同寸法である必要はないが、上
述のように副開口部を多数設ける場合、所望の抵抗値と
するための露光時間を決定するためには、すべて同寸法
であったほうが容易であり、好ましい。
たが、必須ではなく、異なる寸法としても差し支えな
い。さらに、間隙部分の寸法については、他方の開口部
に向かって順次大となっていれば良く、本実施形態にお
いてあげた寸法に限定されるものではない。副開口部ど
うしについても必ずしも同寸法である必要はないが、上
述のように副開口部を多数設ける場合、所望の抵抗値と
するための露光時間を決定するためには、すべて同寸法
であったほうが容易であり、好ましい。
【００２９】また例えば、多結晶シリコン層２３０及び
第二層間絶縁膜２４０を形成した後に、さらに第二多結
晶シリコン層８３０及び第三層間絶縁膜８４０を形成し
た図８（ａ）のような多層構造の素子において、第三層
間絶縁膜上８４０上にコンタクトスルーホール２５０を
形成するような場合でも、本発明を同様に適用すること
が可能であり、露光時間の調整によって図８（ｂ）と図
８（ｃ）のような抵抗値の異なる抵抗素子を得ることが
できる。
第二層間絶縁膜２４０を形成した後に、さらに第二多結
晶シリコン層８３０及び第三層間絶縁膜８４０を形成し
た図８（ａ）のような多層構造の素子において、第三層
間絶縁膜上８４０上にコンタクトスルーホール２５０を
形成するような場合でも、本発明を同様に適用すること
が可能であり、露光時間の調整によって図８（ｂ）と図
８（ｃ）のような抵抗値の異なる抵抗素子を得ることが
できる。
【００３０】以上、多結晶シリコン層を形成するタイプ
の半導体装置における実施形態について説明してきた
が、本発明は、シリコン基板上に拡散領域を設けるタイ
プの半導体装置に関しても全く同様に適用可能である。
の半導体装置における実施形態について説明してきた
が、本発明は、シリコン基板上に拡散領域を設けるタイ
プの半導体装置に関しても全く同様に適用可能である。
【００３１】
【発明の効果】以上のように、本発明によれば、コンタ
クトスルーホール及び配線層形成時において、それぞれ
同一のマスクのみを使用し、複数の異なる抵抗値を有す
る抵抗素子が組み込まれた半導体装置を効率的に製造す
ることができる。
クトスルーホール及び配線層形成時において、それぞれ
同一のマスクのみを使用し、複数の異なる抵抗値を有す
る抵抗素子が組み込まれた半導体装置を効率的に製造す
ることができる。
【図１】 本発明において使用するフォトレジスト用マ
スクの形状を説明する図である。
スクの形状を説明する図である。
【図２】 本発明の第一の実施形態を説明する図であ
る。
る。
【図３】 本発明におけるフォトレジスト露光時間によ
る作用を説明する図である。
る作用を説明する図である。
【図４】 本発明の第一の実施形態を説明する図であ
る。
る。
【図５】 本発明の第一の実施形態を説明する図であ
る。
る。
【図６】 本発明の第二の実施形態において使用するフ
ォトレジスト用マスクの形状を説明する図である。
ォトレジスト用マスクの形状を説明する図である。
【図７】 本発明の第二の実施形態を説明する図であ
る。
る。
【図８】 本発明のさらに別の実施形態を説明する図で
ある。
ある。
【図９】 従来の半導体装置製造方法を説明する図であ
る。
る。
【図１０】従来の半導体装置製造方法にいて使用するフ
ォトレジスト用マスクの形状を説明する図である。
ォトレジスト用マスクの形状を説明する図である。
１００ マスク １１０ 開口部 １２０ 副開口部 ２１０ シリコン基板 ２２０ 第一層間絶縁膜 ２３０ 多結晶シリコン層 ２４０ 第二層間絶縁膜 ２５０ コンタクトスルーホール ２６０ 導体 ２７０ 配線層 ８３０ 第二多結晶シリコン層 ８４０ 第三層間絶縁膜 ９１０ 拡散領域
Claims (2)
- 【請求項１】 半導体基板上の抵抗体の上部に設けた絶
縁層に対して、前記抵抗体へと貫通するコンタクトスル
ーホールを形成する工程において、一定の間隔を有する
一対の開口部、及び、それぞれの開口部において前記開
口部からもう一方の開口部へと向かう方向に近接して配
置された１以上の副開口部を有するマスクを使用してフ
ォトレジストをパターニングし、かつその際の露光時間
を調整することにより、開口部と副開口部との間にある
フォトレジストの残留又は非残留を決定し、抵抗値の調
整を行うことを特徴とする半導体装置製造方法。 - 【請求項２】 それぞれの開口部において、他の開口部
の方向に向かって間隔が順次大となるように配置された
複数の副開口部を有するマスクを使用することを特徴と
する請求項１に記載の半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284674A JP3109492B2 (ja) | 1998-10-07 | 1998-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284674A JP3109492B2 (ja) | 1998-10-07 | 1998-10-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114457A true JP2000114457A (ja) | 2000-04-21 |
| JP3109492B2 JP3109492B2 (ja) | 2000-11-13 |
Family
ID=17681519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10284674A Expired - Fee Related JP3109492B2 (ja) | 1998-10-07 | 1998-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109492B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167096A (ja) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体保護装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200127B2 (ja) | 1991-12-18 | 2001-08-20 | 旭電化工業株式会社 | 冷凍機用の潤滑剤 |
-
1998
- 1998-10-07 JP JP10284674A patent/JP3109492B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167096A (ja) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体保護装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3109492B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8080886B2 (en) | Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same | |
| JP3132582B2 (ja) | 半導体装置 | |
| TW200919544A (en) | Method for forming patterns in a semiconductor memory device | |
| JPH05343370A (ja) | 微細パタ−ンの形成方法 | |
| US5286673A (en) | Method for forming position alignment marks in a manufacturing SOI device | |
| JPH0653327A (ja) | 半導体素子のコンタクト及びその製造方法 | |
| JP3049490B2 (ja) | 半導体装置の製造方法 | |
| KR970051945A (ko) | 반도체장치의 제조방법 | |
| JP3109492B2 (ja) | 半導体装置の製造方法 | |
| JPH10303312A (ja) | 半導体素子の製造方法 | |
| JPH10149962A (ja) | 半導体基板およびその製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH10326864A (ja) | アナログ半導体装置の製造方法 | |
| JP2002198437A (ja) | 半導体装置およびその製造方法 | |
| KR100226791B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100640975B1 (ko) | 반도체 소자의 레지스터 형성방법 | |
| JPH0997876A (ja) | 半導体装置及びその製造方法 | |
| KR950011565B1 (ko) | 반도체 장치의 제조방법 | |
| KR20070070870A (ko) | 플래쉬 메모리 제조 방법 | |
| JP3312040B2 (ja) | 半導体装置の製法 | |
| KR100357174B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100257753B1 (ko) | 반도체 장치의 콘택 패드 형성방법 | |
| KR0139576B1 (ko) | 반도체 소자 제조방법 | |
| JPH0582548A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |