JP2005167095A - 半導体保護装置 - Google Patents

半導体保護装置 Download PDF

Info

Publication number
JP2005167095A
JP2005167095A JP2003406470A JP2003406470A JP2005167095A JP 2005167095 A JP2005167095 A JP 2005167095A JP 2003406470 A JP2003406470 A JP 2003406470A JP 2003406470 A JP2003406470 A JP 2003406470A JP 2005167095 A JP2005167095 A JP 2005167095A
Authority
JP
Japan
Prior art keywords
semiconductor
type
type layer
diodes
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003406470A
Other languages
English (en)
Other versions
JP4402944B2 (ja
Inventor
Shintaro Miyata
伸太郎 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003406470A priority Critical patent/JP4402944B2/ja
Publication of JP2005167095A publication Critical patent/JP2005167095A/ja
Application granted granted Critical
Publication of JP4402944B2 publication Critical patent/JP4402944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高周波までローパスフィルタの特性を悪化させることなく又、ＥＭＩ用フィルタの減衰特性がよい半導体保護装置を提供する。
【解決手段】複数のダイオードとその間に接続された抵抗(31,32,33,34)とで構成されたフィルタ回路を一つのダイオードと一つの抵抗から成る半導体チップ(21,22)を複数用いて構成し、一つの半導体用パッケージに組み込んだ構造を備えた半導体保護装置とする。これにより、二つのツェナーダイオードの両アノード間の抵抗成分の影響を減少させることができ、高周波に於けるローパスフィルタの特性維持と、減衰率の向上によりＥＭＩ対策の効果が著しく向上する。又、同一の半導体チップを二つ用いるので製造が容易である。
【選択図】 図３

Description

本発明は、電子機器に悪影響を与える過電圧（以下サージと称する）から電子機器を保護する保護回路と電子機器からの不要輻射を改善したＥＭＩ（電磁妨害又は電磁干渉：electromagnetic interference）フィルタとを兼ね備えた半導体保護装置に関する。
従来から使用されている半導体保護装置としては、入力端子と出力端子間に抵抗をつなぎ、その抵抗の両端に各々ツェナーダイオードのカソードをつなぎ、さらにツェナーダイオードのアノードどうしをつないでその一箇所をグランドとしているものがある。このような回路を一つの半導体チップで構成しサージによる電子機器破壊の防止と電子機器のＥＭＩ用フィルタとを兼ねたものがあった（例えば、特許文献１参照）。
図５は、特許文献１に記載された従来の半導体保護装置の回路である。図５に於いて１２１は入力端子、１２２は出力端子、１２３は抵抗、１２４、１２５はツェナーダイオード、１２６はグランドを示す。入力端子１２１と出力端子１２２間に抵抗１２３をつなぎ、その抵抗１２３の両端に各々ツェナーダイオード１２４、１２５のカソードつなぎ、さらにツェナーダイオード１２４、１２５のアノードどうしをつないでその一箇所をグランド１２６としている。図５に示す回路は、サージに対してはツェナーダイオード１２４、１２５がツェナー降伏することによりグランド１２６へサージを逃がすことで電子機器の破壊を防止している。又、ツェナーダイオード１２４、１２５のＰＮ接合容量と抵抗１２３でパイ型ローパスフィルタを形成して電子機器のＥＭＩ用フィルタの働きをする。
図６は上記回路を一つの半導体チップで構成した平面図、図７は図６のＩＩ−ＩＩ断面図である。図６、７に於いて１０１は抵抗体、１０２、１０３はアルミ配線で１０２ａ、１０３ｂは後のワイヤーボンドに用いられるボンディングパット、１０４は絶縁層、１０５、１０６はＮ型層、１０７はＰ型半導体基板を示す。Ｐ型半導体基板１０７の主面二箇所に拡散法やイオン注入法等によりＮ型層１０５、１０６を表面層に設けてＮ型層１０５、１０６の表面のＮ型領域内周辺とＰ型領域全面に、例えば酸化皮膜による絶縁層１０４を設ける。さらに、その絶縁層１０４表面上にポリシリコンから成る抵抗体１０１を設置してアルミ蒸着によるアルミ１０２、１０３によりＮ型領域１０５、１０６の表面と抵抗体１０１の両端とを配線してつなぎ半導体保護装置を構成していた。
特開平７−３０２８７６号公報
しかし、前記従来の構成では、サージに対する効果はあるが、高周波時におけるローパスフィルタの特性が劣っていた。入力端子又は出力端子の何れかに相当するボンディングパット１０２ａ、１０３ａの下層であってＰ型半導体基板１０７の表面層に設けられたＮ型層１０５、１０６は各々Ｐ型半導体基板１０７との間でＰＮ接合と成りそれぞれツェナーダイオードが構成されている。このとき、ツェナーダイオードのカソードに相当するＮ型層１０５、１０６はそれぞれ独立した状態に形成されているが、ツェナーダイオードのアノード側に相当するＰ型層はＰ型半導体基板１０７で共通となる。又、Ｐ型半導体基板１０７はグランド（図示せず）へ繋がれる。更に、ツェナーダイオードのカソードに相当するＮ型層１０５、１０６はアルミ配線１０２、１０３によって抵抗体１０１の両端に繋がっている。それぞれのツェナーダイオードのアノードがＰ型半導体基板１０７で共通であることから、入力側ツェナーダイオードのカソードをＮ型層１０５とした場合、Ｎ型層１０５に信号が入力されるとＰ型半導体基板１０７の有する抵抗成分によってＮ型層１０５とグランド間に信号により変動する電位差が生じ、この電位差が信号成分となって共通の接続路であるＰ型半導体基板１０７を介して出力側のＮ型層１０６へ伝わって信号成分と成って出力され、ローパスフィルタとしての特性を悪化させる。これは、高周波になるほど顕著になり、高周波成分の減衰量が大幅に減少する。さらに、高周波特性が悪いとフィルタを通過する信号成分に含まれる不要な高周波を通過させることになり、不要輻射が増えてＥＭＩフィルタとしても不充分となる為、回路構成を二段，三段と多段にする必要がある等の問題を有していた。
本発明は、前記従来の問題を解決するもので、高周波までローパスフィルタの特性を悪化させることなく又、ＥＭＩ用フィルタの減衰特性がよい半導体保護装置を提供する。
本発明は、複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を含む半導体保護装置であって、前記フィルタ回路は、一つのダイオードと一つの抵抗から成る半導体チップを複数用いて構成し、一つの半導体用パッケージに組み込んだことを特徴とする。
本発明の半導体保護装置によれば、二つのツェナーダイオードの両アノード間の抵抗成分の影響を減少させることができ、高周波に於けるローパスフィルタの特性維持と、減衰率の向上によりＥＭＩ対策の効果が著しく向上する。又、同一の半導体チップを二つ用いるので製造が容易に行うことができる。
本発明は、複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を、一つのダイオードと一つの抵抗から成る半導体チップを複数用いて構成し、一つの半導体用パッケージに組み込んで構成される。前記半導体チップどうしを直接ワイヤーで接続し、前記一つの半導体用パッケージに組み込んでもよい。前記複数の半導体チップは同一構造であってもよい。
また、前記フィルタ回路を形成する複数のダイオードのＰ型層をそれぞれ独立した状態とし、高周波成分が一方のＮ型層に入力されてもＰ型層を介してもう一方のＮ型層へリークして出力されることを防ぐように構成してもよい。
また、前記フィルタ回路を形成するＰ型半導体基板のＮ型層間を分断させて不連続とすることにより、Ｎ型層に信号が入力されてＮ型層とグランド間に信号により変動する電位差が生じてもそれを信号成分として出力側のＮ型層へＰ型半導体基板を介して伝わることを防ぐように構成してもよい。
（発明の実施の形態）
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１による半導体チップを示した平面図であり、図２は図１のＩ−Ｉ間の線に沿った断面図である。図１、２に於いて２１は半導体チップ、２３、２４はアルミ配線で２３ａ、２３ｂ、２４ａ、２４ｂは後に行われる配線のボンディングパット、３１、３３は抵抗体、３５は絶縁層、３６はＮ型層、３７はＰ型半導体基板を示す。
Ｐ型半導体基板３７の主面一箇所に拡散法やイオン注入法等によりＮ型層３６を表面層に設けて、その表面のＮ型領域内周辺とＰ型領域全面に酸化皮膜による絶縁層３５を形成する。さらに、その絶縁層表面上にポリシリコンから成る抵抗体３１を設置してアルミ蒸着によるアルミ２３でＮ型層３６の表面であるＮ型領域の表面と抵抗体３１の一方の先端とを配線してつなぎ、抵抗体３１のもう一方の先端からも配線を引き出しその先端の面積を大きくしたものである。その結果、アルミの配線２３の形状は抵抗体３１の一方の先端からＮ型領域へ設けられそのＮ型領域部分の面積は大きくなってボンディングパット２３ａとなる。又、抵抗体３１のもう一方の先端からのアルミ２３の配線形状もその先端の面積が大きくなっていてボンディングパット２３ｂをなしている。各々ボンディングパット２３ａ，２３ｂは、後に行われるワイヤー配線の為のものである。
次に、図３は本発明の実施の形態１による半導体保護装置を示した平面図である。図３に於いて１０、１２、１３、１４はリード線、１１はリードフレーム、２１、２２は半導体チップ、２３、２４、２５、２６はアルミ配線で２３ａ、２３ｂ、２４ａ、２４ｂ、２５ａ、２５ｂ、２６ａ、２６ｂはボンディングパット、３１、３２、３３、３４は抵抗体、１５、１６、１７、１８、１９、２０はワイヤーを示している。
図３に於いて、半導体チップ２１、２２は前記した本実施の形態による半導体チップである。半導体チップ２１、２２は、リードフレーム１１上に電気的に導通にソルダーにより搭載固定される。ボンディングパット２３ａとリード線１０はＡｕワイヤー１５で、ボンディングパット２３ｂとリード線１２はＡｕワイヤー１６で、ボンディングパット２５ａとリード線１２はＡｕワイヤー１７で各々電気的に導通に接続される。
かかる構成によれば、それぞれのツェナーダイオードのＰ型層はそれぞれ独立した状態となり、高周波成分が一方のＮ型層に入力されてもＰ型層を介してもう一方のＮ型層へリークして出力されることを防ぐこととなる。このことにより、高周波の減衰特性が著しく向上し、フィルタ特性が良くなる。なお、図３の半導体素子の一方について説明したが、もう一方についても同様である。
（実施の形態２）
図４は本発明の実施の形態２による半導体保護である。実施の形態１の構成と同じ構成は説明を省略する。図４に於いて、半導体チップ２１、２２は、リードフレーム１１上に電気的に導通に搭載固定される。そして、ボンディングパット２３ａとリード線１０はＡｕワイヤー１５で、ボンディングパット２３ｂとボンディングパット２６ｂはＡｕワイヤー１６で、ボンディングパット２６ａとリード線１２はＡｕワイヤー１７で各々電気的に導通に接続される。このときの抵抗３１，３４の抵抗値は、その距離を実施の形態１の図３ に於ける抵抗３１の半分とすることでその抵抗値を各々半分として直列に繋がれた抵抗３１，３４の合成抵抗値を実施の形態１と同じ値とする。これにより、図５の回路を構成することになる。かかる構成によれば、図７のＰ型半導体基板１０７がＮ型層１０５と１０６間で分断されて不連続となるため、例えばＮ型層１０５に信号が入力されてＮ型層１０５とグランド間に信号により変動する電位差が生じてもそれを信号成分として出力側のＮ型層１０６へＰ型半導体基板１０７を介して伝わることが無くなり、総てグランドへ吸収されることになる。これにより、高周波の減衰特性が著しく向上し、フィルタ特性が良くなる。
電子機器に悪影響を与えるサージから回路を保護する保護回路と不要輻射を対策するＥＭＩフィルタとを兼ね備えた半導体保護装置として有用である。
本発明の実施の形態１における半導体チップの平面図。 図１のＩ−Ｉの線に沿った断面図。 本発明の実施の形態１における半導体チップの保護装置の平面図。 本発明の実施の形態２における半導体チップの平面図。 従来技術で採用されている回路図。 従来構造の半導体チップの平面図。 図６のＩＩ−ＩＩの線に沿った断面図。
符号の説明
１０，１２，１３，１４ リード線
１１ リードフレーム
１５，１６，１７，１８，１９，２０ Ａｕワイヤー
２１，２２ 半導体チップ
２３，２４，２５，２６ アルミ配線
２３ａ，２４ａ，２５ａ，２６ａ ボンディングパット
２３ｂ，２４ｂ，２５ｂ，２６ｂ ボンディングパット
３１，３２，３３，３４ 抵抗体
３５ 絶縁層
３６ Ｎ型層
３７ Ｐ型半導体基板
１０１ 抵抗体
１０２，１０３ アルミ配線
１０２ａ，１０３ａ ボンディングパット
１０４ 絶縁層
１０５，１０６ Ｎ型層
１０７ Ｐ型半導体基板
１２１ 入力端子
１２２ 出力端子
１２３ 抵抗
１２４，１２５ ツェナーダイオード
１２６ グランド

Claims (5)

  1. 複数のダイオードとその間に接続された抵抗とで構成されたフィルタ回路を含む半導体保護装置であって、
    前記フィルタ回路は、一つのダイオードと一つの抵抗から成る半導体チップを複数用いて構成し、一つの半導体用パッケージに組み込んだことを特徴とする半導体保護装置。
  2. 前記半導体チップどうしを直接ワイヤーで接続し、前記一つの半導体用パッケージに組み込んだ請求項１に記載の半導体保護装置。
  3. 前記複数の半導体チップは、同一構造である請求項１又は２に記載の半導体保護装置。
  4. 前記フィルタ回路を形成する複数のダイオードのＰ型層をそれぞれ独立した状態とし、高周波成分が一方のＮ型層に入力されてもＰ型層を介してもう一方のＮ型層へリークして出力されることを防ぐ請求項１〜３のいずれかに記載の半導体保護装置。
  5. 前記フィルタ回路を形成するＰ型半導体基板のＮ型層間を分断させて不連続とすることにより、Ｎ型層に信号が入力されてＮ型層とグランド間に信号により変動する電位差が生じてもそれを信号成分として出力側のＮ型層へＰ型半導体基板を介して伝わることを防ぐ請求項１〜３のいずれかに記載の半導体保護装置。

JP2003406470A 2003-12-04 2003-12-04 半導体保護装置 Expired - Fee Related JP4402944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003406470A JP4402944B2 (ja) 2003-12-04 2003-12-04 半導体保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003406470A JP4402944B2 (ja) 2003-12-04 2003-12-04 半導体保護装置

Publications (2)

Publication Number Publication Date
JP2005167095A true JP2005167095A (ja) 2005-06-23
JP4402944B2 JP4402944B2 (ja) 2010-01-20

Family

ID=34728834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003406470A Expired - Fee Related JP4402944B2 (ja) 2003-12-04 2003-12-04 半導体保護装置

Country Status (1)

Country Link
JP (1) JP4402944B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103724A (ja) * 2005-10-05 2007-04-19 Toshiba Corp Ｅｍｉフィルタ
JP2010278243A (ja) * 2009-05-28 2010-12-09 Sanyo Electric Co Ltd 半導体保護装置
JP2017017092A (ja) * 2015-06-29 2017-01-19 アンリツ株式会社 Ｅｓｄ保護回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103724A (ja) * 2005-10-05 2007-04-19 Toshiba Corp Ｅｍｉフィルタ
KR100824114B1 (ko) 2005-10-05 2008-04-21 가부시끼가이샤 도시바 이엠아이 필터
US7378900B2 (en) 2005-10-05 2008-05-27 Kabushiki Kaisha Toshiba EMI filter
JP2010278243A (ja) * 2009-05-28 2010-12-09 Sanyo Electric Co Ltd 半導体保護装置
JP2017017092A (ja) * 2015-06-29 2017-01-19 アンリツ株式会社 Ｅｓｄ保護回路

Also Published As

Publication number Publication date
JP4402944B2 (ja) 2010-01-20

Similar Documents

Publication Publication Date Title
US7750439B2 (en) ESD protection device
JP3226152B2 (ja) チップ間静電放電防止マルチチップ半導体構造およびその製造方法
KR20090020528A (ko) 반도체 디바이스
JP2013065771A (ja) Ｅｍｉフィルタ
JP4402944B2 (ja) 半導体保護装置
WO2016170913A1 (ja) オンチップノイズ保護回路を有する半導体チップ
US11362011B2 (en) Power amplification device
JPH09139468A (ja) 半導体集積回路装置
JP2791067B2 (ja) モノリシック過電圧保護集合体
JP4514443B2 (ja) 半導体保護装置
US7582537B2 (en) Zener diode and methods for fabricating and packaging same
US11139255B2 (en) Protection of integrated circuits
JP2685135B2 (ja) 半導体集積回路
JP2005167096A (ja) 半導体保護装置
JP5057754B2 (ja) 半導体装置
JP7574134B2 (ja) 半導体装置
JP2500310B2 (ja) 半導体装置
JPH0621319A (ja) 半導体装置用リードフレーム
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP2010278243A (ja) 半導体保護装置
JPH0888326A (ja) 半導体装置の静電気保護構造
JP2007324291A (ja) 半導体集積装置
JP2003229428A (ja) 半導体装置
JP2017011084A (ja) ホトカプラ
JP2008283594A (ja) Ｅｍｉフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091008

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees