CN101632152B - 具有夹层结构的厚氮化物半导体结构和制作厚氮化物半导体结构的方法 - Google Patents

具有夹层结构的厚氮化物半导体结构和制作厚氮化物半导体结构的方法 Download PDF

Info

Publication number
CN101632152B
CN101632152B CN2008800077858A CN200880007785A CN101632152B CN 101632152 B CN101632152 B CN 101632152B CN 2008800077858 A CN2008800077858 A CN 2008800077858A CN 200880007785 A CN200880007785 A CN 200880007785A CN 101632152 B CN101632152 B CN 101632152B
Authority
CN
China
Prior art keywords
layer
nitride
interlayer
conductor material
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800077858A
Other languages
English (en)
Other versions
CN101632152A (zh
Inventor
A·W·萨克斯勒
A·A·小伯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN101632152A publication Critical patent/CN101632152A/zh
Application granted granted Critical
Publication of CN101632152B publication Critical patent/CN101632152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种半导体结构，包括衬底、衬底上的成核层、成核层上的组分渐变层以及组分渐变层上的氮化物半导体材料层。所述氮化物半导体材料层包括在所述氮化物半导体材料层内被隔开的多个基本弛豫的氮化物夹层。所述基本弛豫的氮化物夹层包括铝和镓并且利用n型掺杂剂进行导电掺杂，并且包括所述多个氮化物夹层的氮化物半导体材料层具有至少大约2.0μm的总厚度。

Description

具有夹层结构的厚氮化物半导体结构和制作厚氮化物半导体结构的方法
技术领域
本发明涉及半导体结构，并且尤其涉及氮化物半导体结构和相关方法。
背景技术
在制作半导体器件的过程中，可以使用与衬底或底层晶格失配的半导体材料。例如，按照常规GaN被制作在蓝宝石衬底、硅衬底或碳化硅衬底上。GaN的未应变的晶格常数是3.19，而蓝宝石的未应变的晶格常数是4.76并且碳化硅的是3.07。因此，生长在衬底上的GaN层可能会产生应变。如果情形是这样并且如果应变的等级超过某一阈值，则GaN层可能破裂，其可能使所述材料在半导体器件的使用中不能被接受。
另外的困难可能产生于以下事实：不同的材料可能具有不同的热膨胀系数，其会使材料之间的晶格常数差随着温度变化。因此，在一个温度下基本上晶格匹配的两种材料可能在不同的温度下失配。此外，由于与底层晶格失配而在生长温度下压缩应变的外延层可能在室温下拉伸应变，或反之亦然，取决于材料的室温晶格常数和热膨胀系数。
制作半导体材料和器件过程中使用的工艺温度可能很极端。例如，一些外延生长过程可能在超过1000℃的温度下执行，而且器件退火温度可能甚至更高。因此，工艺温度和室温之间的差可能多达1000℃或以上。
除了可能引起破裂外，半导体结构中的应变由于许多其它原因而可能有害。例如，应变可能使晶片弯曲。外延生长期间的晶片弯曲可能导致外延层在衬底上生长不均匀，其可能减少有用器件产率。此外，晶片弯曲可能使半导体制造过程例如平面化和/或切割变复杂。
发明内容
根据本发明的一些实施例的半导体结构包括衬底、衬底上的成核层、成核层上的组分渐变层、以及组分渐变层上的氮化物半导体材料层。所述氮化物半导体材料层包括在所述氮化物半导体材料层内被隔开的多个基本弛豫的氮化物夹层。所述基本弛豫的氮化物夹层包括铝和镓并且利用n型掺杂剂进行导电掺杂，并且包括所述多个氮化物夹层的氮化物半导体材料层具有至少大约2.0μm的总厚度。
所述氮化物夹层可以具有第一晶格常数并且所述氮化物半导体材料可以具有第二晶格常数，使得所述氮化物半导体材料层在所述多个氮化物夹层中的一个的一侧比在所述多个氮化物夹层中的所述一个的相反侧更多地拉伸应变。
所述氮化物半导体材料层可以具有大约2.0μm到大约8.0μm的总厚度，并且在一些实施例中可以基本上无裂缝。
所述组分渐变层可以在与所述氮化物半导体材料层的界面处具有与所述氮化物半导体材料层的材料组分基本相同的材料组分。
此外，所述组分渐变层可以在与所述成核层的界面处具有与所述成核层的材料组分基本相同的材料组分。
在一些实施例中，所述组分渐变层可以在与所述成核层的界面处具有与所述成核层的材料组分不同的材料组分。例如，所述成核层可以包括AlN，并且所述组分渐变层可以在与所述成核层的界面处具有AlxGa1-xN(0＜x＜1)的材料组分。在一些实施例中，x大于大约0.25并且小于或等于1。在另外的实施例中，x是大约0.7或以上并且小于或等于1。在一些实施例中，x是大约0.75。
所述半导体结构可以进一步包括直接在所述基本弛豫的氮化物夹层中的一个上的不连续掩模层。所述不连续掩模层可以包括SiN、BN和/或MgN。所述氮化物半导体材料层在所述夹层下可以具有第一位错密度并且在所述夹层上可以具有比所述第一位错密度低的第二位错密度。所述半导体结构可以进一步包括在所述第一氮化物夹层之下的第二不连续掩模层。所述氮化物夹层可以利用n型掺杂剂例如硅以大约1×1019cm-3到大约1×1021cm-3的浓度进行掺杂。
所述氮化物夹层中的至少一个可以在其中包括多个分立部分。所述分立部分可以具有与所述至少一个氮化物夹层的材料组分不同的材料组分。所述至少一个氮化物夹层可以具有第一带隙并且所述分立部分可以具有第二带隙，所述第二带隙小于所述第一带隙。
所述多个氮化物夹层中的一个可以具有与所述多个氮化物夹层中的另一个的材料组分和/或掺杂浓度不同的材料组分和/或掺杂浓度。在一些实施例中，所述多个氮化物夹层的掺杂随着离衬底距离的增加而增加。在一些实施例中，所述多个氮化物夹层的镓浓度可以随着离衬底距离的增加而增加。
所述氮化物半导体材料可以具有第一热膨胀系数并且衬底可以具有小于所述第一热膨胀系数的第二热膨胀系数使得所述第二层氮化物半导体材料在室温下比在升高的生长温度下趋向于更拉伸应变。
所述氮化物半导体材料层在室温下可以比在所述氮化物半导体材料层的生长温度下更弛豫。所述氮化物半导体材料层在室温下可以基本未应变。
晶片在大约700到800℃的温度下比在所述氮化物层的生长温度下具有更小的弯曲。
根据本发明的另外的实施例的半导体结构包括氮化物半导体层，所述氮化物半导体层包括在所述氮化物半导体材料层内被隔开的多个基本弛豫的氮化物夹层。所述基本弛豫的氮化物夹层包括铝和镓并且利用n型掺杂剂进行导电掺杂，并且包括所述多个氮化物夹层的氮化物半导体材料层具有至少大约2.0μm的总厚度。
所述氮化物半导体材料层可以具有大约2.0μm到大约8.0μm的总厚度，和/或在一些实施例中可以基本上无裂缝。
根据本发明的一些实施例的形成半导体结构的方法包括在衬底上形成成核层、在所述成核层上形成组分渐变层、以及在所述组分渐变层上形成第一层氮化物半导体材料。所述组分渐变层在与所述第一层氮化物半导体材料的界面处具有与所述第一层氮化物半导体材料的材料组分基本相同的材料组分。所述方法进一步包括在所述第一层氮化物半导体材料上形成基本未应变的氮化物夹层。所述基本未应变的氮化物夹层具有第一晶格常数，并且所述氮化物夹层可以包括铝和硼并且可以利用n型掺杂剂进行导电掺杂。
所述方法进一步包括形成第二层氮化物半导体材料。所述第一层氮化物半导体材料、所述氮化物夹层、以及所述第二层氮化物半导体材料可以具有至少大约0.5μm的组合厚度。所述氮化物半导体材料可以具有第二晶格常数使得所述第一层氮化物半导体材料在所述基本未应变的氮化物夹层的一侧比所述第二层氮化物半导体材料在所述基本未应变的氮化物夹层的另一侧较少地拉伸应变。
所述第二层氮化物半导体材料在所述基本未应变的氮化物夹层的一侧可以被形成为压缩应变并且所述第一层氮化物半导体材料在所述基本未应变的氮化物夹层的另一侧可以被形成为拉伸应变。
所述方法可以进一步包括在形成所述第二层氮化物半导体材料之前直接在所述基本未应变的氮化物夹层上形成不连续掩模层。
根据另外的实施例的形成半导体结构的方法包括在包含H2的反应器室中加热硅衬底、在所述反应器室中提供含硅气体、以及其后在所述衬底上形成成核层。所述成核层可以包括AlN。
所述方法可以进一步包括在使含硅气体流过衬底前利用氢氟酸和/或缓冲氧化物刻蚀溶液清洁所述衬底。
形成所述成核层可以包括在大约1000℃到大约1100℃的温度下形成所述成核层。
所述含硅气体可以包括SiH4、Si2H6、SiCl4、SiBr4、和/或Si3N4。提供所述含硅气体可以包括在大约1000℃的温度下并且在大约0.2个大气压下使所述含硅气体流过衬底。所述含硅气体可以由包括反应器的一个或多个部件的涂层的硅源、或放置在反应器中衬底上游的固体硅产生。在一些实施例中，含硅气体与H2的比率是大约10-7∶1。
附图说明
图1是根据本发明的实施例的半导体结构的侧截面图。
图1A是根据本发明的实施例的铝浓度与渐变层厚度的关系曲线图。
图2是根据本发明的另外的实施例的半导体结构的侧截面图。
图3是根据本发明的另外的实施例的半导体结构的侧截面图。
图4是根据本发明的另外的实施例的半导体结构的侧截面图。
图5是根据本发明的实施例的结构的曲率和反射系数的图。
图6A和6B是根据本发明的实施例的结构的曲率和反射系数的图。
图7A和7B是示出根据本发明的实施例的氮化物层的表面形态的照片。
图8A和8B是根据本发明的实施例的结构的曲率和反射系数的图。
图9A和9B是根据本发明的实施例的结构的曲率和反射系数的图。
图10A、10B和10C是示出根据本发明的实施例的氮化物层的表面形态的照片。
具体实施方式
现在将参考附图在下文中更充分地描述本发明，在所述附图中示出本发明的优选实施例。然而本发明可以被具体实施为许多不同的形式并且不应当被理解为局限于这里所述的实施例；更确切地说，提供这些实施例使得本公开将是全面和完整的，并且这些实施例将会向本领域技术人员完全传达本发明的范围。贯穿全文类似的数字指的是类似的元件。此外，附图中示出的多个层和区域是被示意性示出的。因此，本发明并不限于附图中所示的相对大小和间隔。正如本领域技术人员也将理解的，这里提及的形成在衬底或其它层“上面”的层可以指的是直接形成在该衬底或其它层上面的层或者指形成在形成于该衬底或其它层上的插入层上的层。
本发明的实施例可以提供相对厚的、具有减小的平均应变的高质量氮化物半导体结构。氮化物半导体材料的厚外延层可能尤其适合和衬底去除技术一起使用以形成无衬底半导体器件。另外，本发明的实施例可以提供氮化物半导体结构，所述氮化物半导体结构可以在提供衬底和/或用来形成半导体衬底的晶种中被利用。所述氮化物半导体结构包括用于减小结构中的内建(build-up)应变的半导体夹层或层，使得所述结构的平均应变在期望的温度下被减小。例如，夹层结构可以被设计成在室温下或在另外的重要温度例如有源层生长温度下使结构中的平均应变最小化。
以下参考III族氮化物基半导体结构描述本发明的实施例。然而，正如本领域技术人员根据本公开将理解的，本发明的实施例可以有利地与其它半导体材料一起被使用。正如这里所使用的，术语“III族氮化物”指的是在氮和元素周期表的III族中的元素(通常是铝(Al)、镓(Ga)、硼(B)和/或铟(In))之间形成的那些半导体化合物。该术语还指的是三元和四元化合物，例如AlGaN和AlInGaN。正如本领域技术人员清楚理解的，III族元素可以与氮结合以形成二元化合物(例如GaN)、三元化合物(例如AlGaN、AlInN)、以及四元化合物(例如AlInGaN)。这些化合物都具有实验式，其中一摩尔氮与总计一摩尔III族元素结合。因此，例如AlxGa1-xN(其中0≤x≤1)的化学式经常被用来描述它们。
本发明的一些实施例在图1的截面图中被示意性地示出。在本发明的特定实施例中的半导体结构10A包括衬底12，所述衬底12可以包括例如硅、碳化硅和/或蓝宝石。
成核层14例如氮化铝层在衬底12上并且在衬底和该结构的其余部分之间提供晶体结构的过渡。碳化硅比蓝宝石(Al2O3)或硅具有更接近III族氮化物的晶格匹配，所述蓝宝石(Al2O3)是用于III族氮化物器件的非常普遍的衬底材料。所述更接近的晶格匹配可以比通常可在蓝宝石或硅上得到的晶格匹配产生更高质量的III族氮化物膜。碳化硅也具有很高的导热性使得碳化硅上的III族氮化物器件的总输出功率通常不像相同器件形成在蓝宝石上的情况中那样受衬底的热耗散限制。而且，半绝缘碳化硅衬底的可用性可以提供器件隔离和减小的寄生电容。在其中衬底12将被除去的实施例中，硅衬底可能是合适的，因为大直径的硅晶片通常是可用的并且硅可能比碳化硅或蓝宝石更容易除去。
尽管在此参考硅或碳化硅衬底描述了本发明的一些实施例，但是本发明的实施例可以利用任何合适的衬底，例如蓝宝石、氮化铝、氮化铝镓、氮化镓、GaAs、LGO、ZnO、LAO、InP等。在一些实施例中，合适的成核层也可以形成在衬底上。
适合在本发明的实施例中使用的SiC衬底是由例如本发明的受让人Durham，N.C.的Cree，Inc.制造的，并且用于制造SiC衬底的方法在例如美国专利No.Re.34,861；No.4,946,547；No.5,200,022；和No.6,218,680中被描述，在此并入其全部内容作为参考。类似地，III族氮化物的外延生长技术已经在例如美国专利No.5,210,051；No.5,393,993；No.5,523,589；No.5,292,501中被描述，在此并入其全部内容作为参考。
在本发明的另外的实施例中，所述衬底可以是例如利用外延横向过生长(ELOG)或悬空外延(pendeo-epitaxial)生长技术制造的GaN基衬底。这种技术的实例在题为“ GALLIUM NITRIDESEMICONDUCTOR STRUCTURES INCLUDING A LATERAL GALLIUM NITRIDELAYER THAT EXTENDS FROM A
此外，在题为“STRAIN COMPENSATED SEMICONDUCTORSTRUCTURES AND METHODS OF FABRICATING STRAIN COMPENSATEDSEMICONDUCTOR STRUCTURES”的美国专利No.6,841,001中描述的应变补偿技术(在此并入其公开的全部内容)可以与本发明的一些实施例一起使用。
如上所述，本发明的一些实施例可以采用硅衬底。当使用硅衬底时，最初可以在氢和硅烷(SiH4)或另一种活性硅源的气氛中加热该衬底，其既可以防止/阻止在衬底上形成SiN并且也可以从衬底除去任何SiO2。由于衬底上存在SiN和/或SiO2会消极地影响衬底上生长的层的形态，因此通常期望除去或防止/阻止在衬底上形成SiN和/或SiO2。
由硅烷提供的活性硅会消耗任何氧或氮，否则所述氧或氮会在加热和脱附期间与硅衬底反应并且形成非晶/多晶SiO2和/或SiN。添加少量硅烷流也可以防止或减缓硅衬底的腐蚀/分解。由此可以保持基本纯净的硅衬底表面，允许在其上生长具有比别的方式更小的拉伸应变(更大的压缩应变)的更高质量的III族氮化物材料。
上述的硅烷预处理可以通过允许一些残余的III族氮化物从先前的运行或欠纯净环境沉积来提高生产过程的成品率和/或产量。此外，上述的硅烷预处理可以允许在反应室内使用一些石英部件而没有不利影响。
使硅烷在硅衬底上流动可以与常规硅预处理工艺形成对比，在常规硅预处理工艺中，在纯净的H2环境中加热硅衬底以从衬底除去残余的SiO2。除了残余的SiO2外，热H2气也会腐蚀其它包含化合物的氧或氮，例如SiO2部分或从先前运行残余的氮化物沉积物。通过H2气体被释放的氧和/或氮可以被运输到衬底，在那里它可以形成新的沉积物。此外，可以通过H2气从衬底除去硅原子，其会使硅表面变粗糙。此外，HF腐蚀和/或缓冲氧化物刻蚀(BOE)可以被用来从衬底除去残余的SiO2。
在一些实施例中，少量硅烷流过硅衬底以在脱附温度下在Si上获得大约等于平衡蒸气压的蒸气压。例如，在0.2个大气压和大约1000℃的温度下，可以使用SiH4与氢的比率为大约10-7∶1的运载气体。流过太多硅烷可能导致硅沉积并且从而使沉积的III族氮化物外延层表面更粗糙。代替硅烷或除了硅烷外还可以使用其它硅源例如Si2H6、SiCl4、SiBr4、Si3N4、反应器部件的涂层、或放置在上游的固体硅。
再次参考图1，为了在硅衬底上生长AlN成核层，期望最初仅流过铝源气体，例如三甲基铝(TMA)，并且然后流过氮源气体以形成AlN。通过最初流过铝源气体而没有任何氮源气体，可以阻碍、减少或防止在硅衬底上形成SiN。可以在例如处于大约1000℃到大约1100℃的范围内的相对高的生长温度下生长AlN层。如果成核层被生长得太热，它可能会具有差的形态。硅衬底上所得到的AlN层可以包封硅衬底以减少或防止在随后步骤中衬底中的硅与氮反应形成SiN。虽然在随后的处理步骤中可能会沉积SiN，但是它可能是通过源气体的反应形成的，而不是通过与硅衬底反应形成的。
所述AlN层也可以充当成核层14，其为随后氮化物半导体材料的生长提供模板。成核层可以具有大约0.1μm到大约0.6μm的厚度。在一些实施例中，成核层14可以包括多个子层。
仍旧参考图1，半导体结构10包括成核层14上的渐变层20。渐变层20可以提供从成核层14的晶体结构到不同晶体结构的过渡。例如，虽然成核层可以包括氮化铝，但是期望最后在所述结构上生长GaN层。因此，渐变层20可以提供从AlN到GaN的相对平滑的过渡。例如，渐变层20可以在成核层14与GaN的界面处从包括AlxGa1-xN的组分逐渐变化。在一些实施例中，该渐变可以从x＝1(即从AlN)开始。在其它实施例中，该渐变可以从包括大约30％的GaN(x＝0.7)的合金(alloy)开始变化。
在图1A中示出一些可能的铝轮廓。正如其中所示的，在层14中铝浓度是100％(x＝1)。在一些实施例中，在渐变层20中的铝浓度可以从100％到0％逐渐变化，如曲线501所示。在其它实施例中，铝浓度可以从较低的百分比例如70％(x＝0.7)向下逐渐变化到0％，如曲线502所示。
渐变层20的起始铝组分可能影响结构中的应变。例如，如果渐变层20的渐变从x＝1开始(即从AlN开始)，则在给定温度下在所得到的结构中可能会存在太大的压缩应变，其会使晶片破裂和/或断裂。在较低的铝组分(例如x＝0.7)开始渐变可以使结构具有更平衡的应变。通常，期望在将会使整个结构中的应变平衡的水平下选择渐变层20中的起始铝百分比使得晶片在给定温度例如InGaN生长温度(在大约700℃到大约800℃的范围内)下将具有较小弯曲，而在室温下不引起太多张应力。
参考图1，在本发明的一些实施例中，在高温(例如＞1000℃)下在硅衬底上沉积半绝缘AlN成核层14。接着，在高温(例如＞1000℃)下在AlN成核层上沉积半绝缘AlxGa1-xN层以提供渐变层20。可以调整生长条件(例如温度、压强、V/III比率、生长速度、厚度等)以使渐变层20不与AlN层14一致地应变。优选地，渐变层20最初将利用相对低的核密度(例如＜109cm-2)以三维模式开始生长。正如本领域技术人员根据本公开将理解的是，详细的生长条件可以根据反应器几何形状而不同，并且因此可以被相应调整以获得具有期望特性的AlGaN。在渐变层20上可以提供GaN和/或AlxGa1-xN(x≈0.1)的氮化物层24。X射线衍射结晶学可以被用来确定所得到的氮化物层24的应变晶格常数。如果所得到的氮化物层24不具有期望的应变面内晶格常数，则可以调整氮化物层24的组分和/或生长条件以提供期望的应变面内晶格常数。
通常，当成核层14包括AlN时，氮化物层24可以从压缩应变开始，因为GaN的a面晶格常数大于AlN的a面晶格常数。(通常，a面晶格常数指的是对于沿(0001)方向生长的材料的材料中原子之间的横向距离)。然而，由于氮化物层24生长得较厚，因此它可能易于变得更拉伸应变。
为了减小结构10A中的总应变，可以在氮化物层24内提供一个或多个基本弛豫的夹层30。夹层30具有未应变晶格常数，所述未应变晶格常数与氮化物层24的未应变晶格常数不匹配。特别是，在生长温度下夹层30可以具有比氮化物层24的未应变晶格常数小的未应变晶格常数。弛豫的夹层30本质上可以充当用于随后外延生长的准理想衬底层，所述准理想衬底层可以将生长在其上的氮化物材料的初始应变重新设置(reset)为更压缩的(较少拉伸)。由于氮化物层24被生长为大的厚度(例如大约0.5μm或更大)，所以所述层的材料组分在生长温度下易于变得更拉伸应变。当材料被冷却到较冷的温度(例如室温或较冷的材料生长温度)时，氮化物层24和衬底12之间的热膨胀系数(CTE)的差可能易于使氮化物层24变得更拉伸应变，其最后可能导致不合需要的晶片弯曲和/或破裂等级。
然而，由于夹层30被生长为氮化物层24内的弛豫层，生长在夹层30上的该部分氮化物层24至少最初可以比直接在夹层30下面的该部分氮化物层24更压缩应变。因此，整个结构的平均应变会比没有夹层30的情况更压缩。因此，当结构10A被冷却到更低的温度时，结构10可以具有减小的拉伸应变水平，其会减少晶片弯曲和/或破裂。
可以通过选择合适的材料组分、厚度和生长温度将夹层30生长为弛豫层以使夹层30不会假应变到氮化物层24的下面部分，所述夹层30生长在其上。例如，夹层30的未应变晶格常数可能十分不匹配氮化物层24的晶格常数(夹层30形成在所述氮化物层24之上)使得当夹层30达到某个厚度例如大约150nm的厚度时易于破裂。夹层30的破裂会释放层中的应变，使它变得弛豫。为了具有充分不匹配的未应变晶格常数以便引起弛豫，夹层30可以包括大约50％或以上的铝浓度。此外，大约700℃到大约800℃的生长温度可以有助于夹层30的弛豫。
然而，应当理解的是，夹层30并不需要破裂来被弛豫，取决于用来形成夹层30的生长条件。例如，夹层30可以被形成为具有高位错缺陷密度的弛豫层。在一些实施例中，夹层30或其一部分可以是晶体、多晶、非晶、高度无序和/或这些的组合以提供弛豫层。
将被理解的是，在一些实施例中，夹层30可以包括多个子层和/或可以包括一个或多个渐变层。夹层30可以包括一个或多个InAIGaBN层。此外，SiN和/或MgN层可以被并入夹层30内。在一些情形下可以用少量P或As取代N。
在氮化物层24中提供至少一个夹层30可以改善结构10A的表面形态。然而，当包括更多的夹层30时结构10A的表面形态可能会变得更差。
在一些实施例中，夹层30可以包括多个lnAIN:Si/GaN:Si对或lnAIGaN:Si/GaN:Si对。在形成夹层30的过程中，铟(或其它具有低结合比的材料例如Sn)可以被用作表面活性剂、位错运动改良剂和/或点缺陷改良剂。此外，夹层30可以和与AlGaN具有大的晶格失配的材料例如InN融合(alloy)。这种融合可以使所述层更顺从(compliant)和/或可以减小所述层中的应力。
夹层30的半导体材料具有与随后生长的外延层的半导体材料类似的结构特性(例如类似的晶体结构和取向)，但是具有与氮化物层24的晶格常数十分不匹配的未应变晶格常数使得形成在夹层30上的该部分氮化物层24将至少最初是处在压缩应变下。为了使氮化物层24处于压缩应变，夹层30可以具有生长温度下的未应变晶格常数，所述未应变晶格常数小于氮化物层24在生长温度下的未应变晶格常数。在本发明的特定实施例中，夹层30可以在大约800℃的生长温度下被生长为基本未应变层，并且当所述结构从生长温度冷却时可以在层30中引起应变。
在本发明的一些实施例中，夹层30可以包括III族氮化物，例如AlGaN或AlInGaN。然而，在本发明的其它实施例中，夹层30也可以包括其它半导体材料，例如SiGe、GaAs等。在本发明的特定实施例中，夹层30可以利用掺杂剂例如Si、Ge和/或Mg进行导电掺杂。夹层30的厚度可以根据具体半导体结构而变化。例如，对于AlGaN基夹层，夹层30的厚度可以从大约1nm到大约1μm。夹层30不应当如此厚以致在夹层30周围的更厚的层中引起破裂和/或形成实质缺陷(substantial defect)。夹层30可以具有这样的厚度，所述厚度大到足够被弛豫但是没有大到使通过所述结构的垂直导电性不期望地减小很多。因此，在一些实施例中，夹层30可以具有在大约10nm到大约20nm的范围内的厚度。在特定实施例中，夹层30可以包括具有大约15nm的厚度的AlN。
在一些实施例中，夹层30可以包括具有基本均匀的铝浓度的AlGaN。在另外的实施例中，夹层30可以是AlxGa1-xN层，所述AlxGa1-xN层在生长期间随着组分X的减少而渐变使得铝浓度随着离衬底距离的增加而减小。组分的变化可以是线性、非线性和/或阶梯式的。此外，夹层30可以是短周期超晶格的AIN和GaN或AIGaN和AIGaN。
在一些实施例中，夹层30可以包括硼(B)。在夹层30中存在硼可以减小夹层30的晶格常数。然而，夹层30中硼的浓度可以被保持在将会使夹层变成多晶的浓度以下。
此外，例如可以通过调整组分诸如Al组分、或夹层30的生长条件来生长夹层30，使得如果氮化物层24的热膨胀系数(“CTE”)大于衬底(例如GaN/SiC或GaN/Si)的热膨胀系数则直接在夹层30上的该部分氮化物层24在生长温度下处于压缩应变，或者如果氮化物层24的CTE小于衬底(例如GaN/AI2O3)的热膨胀系数则直接在夹层30上的该部分氮化物层24在生长温度下处于拉伸应变，以便氮化物层24在低于生长温度的温度下可以变得更接近弛豫。氮化物层24基本未应变的温度可以被选择为衬底除去温度，以便于从衬底以单片形式除去氮化物层24。可替换地，氮化物层24基本未应变的温度可以被选择为体再生长温度，其可以便于将氮化物层24用作仍旧附着于原始衬底的晶种。
此外，可以根据器件工作温度选择使氮化物层24基本未应变的温度。也可以根据中间温度选择使氮化物层24基本未应变的温度使得应变绝不会超过所述结构在它的整个寿命内将经历的所有温度范围内的临界值。也可以根据工艺温度选择使氮化物层24基本未应变的温度，在所述工艺温度下重要工艺步骤出现，例如可以用作利用氮化物层24制造的最后器件的有源层的InGaN量子阱的外延生长。
例如，通常使用氮化物半导体材料来形成包括薄(例如＜50)InGaN量子阱层的发光器件，所述InGaN量子阱层通常在大约700℃到大约800℃的范围内的生长温度下形成，所述温度范围可能小于GaN的典型生长温度。InGaN量子阱层可以是发光器件的关键特征，因为所述InGaN量子阱层的质量和组分可以强烈影响LED发出的光的亮度和/或波长。晶片弯曲和/或翘曲可能使该薄InGaN层不平坦地形成在晶片上，其会降低由晶片制造的器件的可用产率。因此，期望定制半导体结构10A中的应变水平使得总的应变水平在InGaN生长温度下被减小到可实施的程度、和/或使得晶片在InGaN生长温度下具有较小的弯曲。
在其它实施例中，期望在室温下尽可能地减小半导体结构中的总应变水平以便例如便于晶片切割。通常，可能难以将已经基本弯曲/翘曲的晶片切割成小片(即锯成芯片)。
例如可以利用Si和/或Ge掺杂剂对夹层30进行导电掺杂。通常，期望夹层是导电的以便便于垂直电流在氮化物层24内传导。特定类型的电子器件例如垂直发光二极管可能期望垂直传导。在一些情况下，期望夹层向所得到的器件的总正向工作电压贡献小于大约0.1V。即，期望夹层具有小于大约5欧姆的电阻。夹层30的电压降由该层的电阻(R)确定，根据以下等式所述电阻是该层的电阻率(ρ)的函数： R = ρL A 其中A是夹层30的面积并且L是夹层30的厚度。因此，对于具有大约250μm×250μm的尺寸且工作在大约20mA的器件而言，如果夹层30具有大约0.015μm的厚度，则夹层30的电阻率可能小于大约2000ohm-cm。
除了提供垂直传导外，利用n型掺杂剂例如硅和/或锗对夹层30掺杂可以减小夹层的晶格常数，其可以有助于使形成在夹层30上的该部分氮化物层24最初更多地压缩应变。因此，期望利用硅以在大约1×1018cm-3到大约1×1021cm-3的范围内的浓度对夹层30进行掺杂。为了在器件工作温度下获得更高的电子密度水平，期望夹层30包括在大约10％到大约90％的范围内的镓。
在一些实施例中，夹层30在其中可以包括分立部分30A，所述分立部分30A可以增加夹层30的电导率。分立部分30A可以包括例如具有比形成夹层30的材料的带隙低的带隙和/或可以具有比夹层30的材料更高的电子密度的材料(例如GaN和/或InGaN)的不连续的岛(“点”)。在题为“Group III nitride photonic deviceson silicon carbide substrates with conductive bufferinterlayer structure”的Edmond等人的美国专利No.6,187,606中更详细地描述了利用分立晶体部分用于垂直电导率，在此并入其全部内容作为参考。在一些实施例中，分立部分30A可以是晶体、多晶、非晶、高度无序和/或这些的组合。
在一些实施例中，分立部分30A可以以这样的量存在：所述量足以增加夹层30的垂直电导率但是所述量小于将会不利地影响夹层30的应变减小效应和/或氮化物层24的晶体质量的量。在一些实施例中，分立部分30A可以以大约0.1/μm2和大约100/μm2之间的量存在，并且在一些情况下可以在大约40/μm2和大约60/μm2之间。
另外，分立部分30A的尺寸可以大到足以增加夹层30的垂直电导率但是小于将会不利地影响夹层30的应变减小效应和/或氮化物层24的晶体质量的尺寸。在一些实施例中，分立部分30A的直径可以在0.01和0.1μm之间。
在一些实施例中，夹层30可以被用作例如用来刻蚀除去衬底的刻蚀停层。因此，期望夹层30相对于它形成在其中的氮化物层24具有刻蚀选择性。例如，包含Al的夹层30，诸如AIN、AIGaN、或AIInGaN，可以被用作GaN或InGaN氮化物层24内的刻蚀停层。例如，当利用氟基化学物质在合适的条件下干法刻蚀包含铝的层时，AlF3可以形成并且阻挡进一步的刻蚀。
在图2中示出本发明的另外的实施例，其中示出半导体结构10B。半导体结构10B包括如上参考图1所述的衬底12、成核层14和渐变层20。半导体结构10B进一步包括渐变层20上的第一氮化物层34。所述第一氮化物层34可以包括GaN。通常，当生长所述第一氮化物层34时，它可能开始压缩应变，因为GaN的a面晶格常数大于AlN的a面晶格常数。然而，由于所述第一氮化物层34被生长得较厚，它可能易于变得更加拉伸应变。为了重置所述结构中的应变以减小总的拉伸应变水平，可以在所述第一氮化物层34上形成基本未应变的夹层40。夹层40可以类似于以上关于图1所述的夹层30。
在形成夹层40之前，可以在所述第一氮化物层34上生长第一可选不连续掩模层41。所述第一不连续掩模层41可以包括SiN、MgN、和/或BN并且在大约900℃的温度下生长。所述第一不连续掩模层41可以被原位或异位沉积并且在大约20℃到大约1100℃的温度范围内沉积。所述温度应当低到足以有助于控制(并且尤其是慢的)生长速率并且因而控制所述不连续层41的质量和厚度。可以使用大约700℃的温度。
类似地，可以在夹层40上形成第二可选不连续掩模层42。所述第二不连续掩模层42可以包括SiN、MgN、和/或BN并且在大约900℃的温度下生长。所述第二不连续掩模层42可以被原位或异位沉积并且在大约20℃到大约1100℃的温度范围内被沉积。
在生长夹层40以及所述可选的第一和第二不连续掩模层41、42之后，生长第二氮化物层44。在包括所述第一和/或第二不连续掩模层42的实施例中，所述第二氮化物层44的材料可以首先生长在夹层40的表面上，而不是在掩模层42上。由于从夹层40向上生长可以靠近所述不连续掩模层部分进行，其后氮化物材料可以跨越所述掩模层部分横向生长。因为缺陷倾向于垂直传播比水平传播更容易，所以在生长氮化物材料过程中的一些缺陷可以被掩模层42阻挡，其可以减少所述第二氮化物层44的缺陷密度。
最初可以在使横向生长更快并且因此便于减少缺陷的温度下生长所述第二氮化物层44。例如，可以在大约1090℃的温度下开始生长所述第二氮化物层44。在所述第二氮化物层44已经在所述不连续掩模层部分上方结合后，可以调整生长温度以促进垂直生长。
参考图3，示出包括厚氮化物层70的结构10C。特别地，厚氮化物层70可以生长在1mm厚、直径为3英寸的(111)硅衬底12上。通常，对于更大的直径，衬底12可以更厚。衬底12可以包括通过浮区工艺(FZ)或丘克拉尔斯基(Czochralski)(CZ)工艺形成的衬底。在衬底12上提供0.1μm厚的AlN成核层14，并且在成核层14上形成1.7μm厚的渐变层20。在一些实施例中，成核层14和渐变层20的总厚度可以保持大于大约1μm以减小“火山(volcanoes)”的出现，所述“火山”指的是其中III族氮化物层中的穿孔允许下面的硅衬底被暴露并且被腐蚀，可能导致在Si衬底中形成腔(即Si通过所述III族氮化物层“喷出(erupt)”)的区域。
晶片的曲率可能受生长反应器内的温度分布的影响。例如，期望在更热的顶棚情形下开始生长成核层14，其可以在生长成核层期间导致产生更平坦的晶片。
在一些实施例中，渐变层20可以从AlN到GaN连续地逐渐变化。在其它实施例中，渐变层20可以从AlGaN到GaN逐渐变化。例如，渐变层20可以从与成核层14的界面处的Al0.7Ga0.3N到GaN逐渐变化。渐变层20的组分可以影响整个结构中的总应变。因此，可以鉴于结构10C的后来的层的材料组分来选择渐变层20的组分。
在渐变层20上形成氮化物层52、54A-C和夹层60A-C的交替堆叠。特别地，在渐变层20上形成具有大约0.6μm的厚度的第一氮化物层52，并且然后在所述第一氮化物层52上形成夹层60A-C和氮化物层54A-C的交替堆叠。所述第一氮化物层52和/或氮化物层54A-C可以包括GaN。
夹层60A-C中的每一个都可以具有大约15nm的厚度，而氮化物层54A-C中的每一个都可以具有大约0.5μm的厚度。在一些实施例中，可以形成总计16个夹层/氮化物层对，总厚度为大约8μm。氮化物层54A-C可以利用硅以大约4×1018cm-3的掺杂剂浓度进行导电掺杂，并且夹层60A-C可以利用硅以大约1×1019cm-3到大约1×1021cm-3的掺杂剂浓度进行导电掺杂。
结构10C的每一个氮化物层54开始压缩应变。然而，当每个氮化物层54生长时，它可以变得更拉伸应变。为了减小所述结构的总应变和/或使结构10C的总应变较少拉伸，在氮化物层54A-C之间周期性地形成多个基本弛豫的夹层60A-C以重置结构10C中的应变水平。即，在每个基本弛豫的夹层60A-C被形成之后，生长在夹层60A-C上的下一氮化物层54A-C开始比直接在夹层60A-C之下的材料压缩应变(或较小拉伸应变)。因此，当形成整个半导体结构10C时，它可以比不包括夹层60A-C的相应结构具有更小的拉伸总应变。
为了增加结构10C的上部中的垂直电导率或为了其它目的，例如应变更改，夹层60A-C的材料组分、掺杂、和/或其它特性可以从层到层地改变。例如，在一些实施例中，在结构10C的底部附近(即在第一GaN层52或衬底12附近)的夹层60可以具有第一镓浓度，而所述结构的顶部附近(即在衬底12对面)的夹层60A-C可以具有第二镓浓度，所述第二镓浓度大于所述第一镓浓度。在一些实施例中，第一夹层60A可以具有大约20％的镓浓度，而第三夹层60C可以具有大约50％的镓浓度。
夹层60A-C的镓浓度可以影响结构中的应变以及夹层的垂直电导率。例如，具有更大镓浓度的夹层可以使整个结构更拉伸应变，但是可以提供更好的垂直电导率。另一方面，具有较低镓浓度的夹层60A-C可以具有较低的垂直电导率但是可以使整个结构更小地拉伸应变。通常，可以期望在所述结构的顶部附近提供更大的垂直电导率，因为其是结构中可以形成例如LED和/或激光二极管的器件的部分。
类似地，在一些实施例中，可以期望在所述结构的顶部附近的夹层60A-C中提供更高的掺杂浓度。
因此，在一些实施例中，在夹层60A-C中的镓浓度可以随着夹层60A-C离衬底12的距离的增加而增加。
在一些实施例中，4μm厚的GaN层可以被生长为具有小于10μm的晶片弯曲的氮化物层70。此外，对于厚的氮化物层而言可以实现每小时大约12μm的快生长速率。
在本发明的另外的实施例中，可以从具有减小或较小拉伸的总应变的厚氮化物层70除去衬底12。包括研磨和/或刻蚀的衬底除去技术在本领域中通常是已知的。这样的实施例可以例如适合在生长附加半导体结构过程中用作种晶。这些独立的低应变层可以被用作种晶用来生长更厚的体晶棒(crystal boule)，所述更厚的体晶棒又可以被切成晶片并且被用作用来生长器件的衬底。例如，利用ELOG和/或悬空外延制造技术，可以利用这样的半导体结构提供GaN层以便进行制造。
在形成上述结构的过程中，许多生长参数会影响器件中的应变。例如，渐变层20的厚度会影响应变。制造更薄的渐变层20会导致所得到的氮化物层70的破裂增加。氮化物层54的生长温度也可以影响器件中的应变。所述结构的顶部附近的应变可以是单个氮化物层54的厚度、以及夹层60和氮化物层54的生长温度的函数。通常，较低的初始生长温度会导致改善的形态。
参考图4，示出包括厚氮化物层70D的结构10D。特别地，厚氮化物层70D可以生长在1mm厚、直径为3英寸的(111)硅衬底12上。0.4μm厚的AlN成核层14形成在上述衬底12上，并且在成核层14上形成1到1.5μm厚的渐变AlxGa1-xN层20D。渐变层20D的厚度和/或渐变速率会影响结构10D承受破裂的能力。例如，将渐变厚度减小3倍可能导致破裂。然而，增加渐变厚度超过大约1.7μm对减少另外可能发生的破裂没有效。
渐变的AlxGa1-xN层20D可以具有从相对较高的铝浓度例如大约75％逐渐变化的组分。因此，在一些实施例中，渐变层20D可以从与AlN成核层14的界面处的Al0.75Ga0.25N开始，并且可以逐渐变化到组分Al0.2Ga0.8N。将渐变层的起始铝浓度减小到例如33％可能导致破裂。此外，将起始铝浓度减小到67％会导致差的形态。
在渐变层20D上形成氮化物层54D和夹层60D的交替堆叠。特别地，在渐变层120上形成具有大约0.4μm的厚度的第一GaN层52D，并且然后在所述第一GaN层52D上形成夹层60D和氮化物层54D。夹层60D可以具有大约15nm的厚度并且可以在大约800℃的温度下生长，而氮化物层54D可以具有大约0.5μm的厚度。所述GaN层可以以例如大约每小时12μm的相对高的生长速率生长。包括夹层60D和氮化物层54D的所述堆叠可以被重复例如8次以形成具有超过大约4μm的总厚度而不破裂的结构。夹层60D可以利用硅以大约2×1019cm-3的浓度进行掺杂，且氮化物层54D可以利用硅以大约4×1018cm-3的浓度进行掺杂。
在一些实施例中，包括夹层60D和0.5μm厚的氮化物层54D的所述堆叠可以被重复例如16次以形成具有超过大约8μm的总厚度而不破裂的结构。
在开始外延生长前通过在高压下消除温度超调量(temperature overshoot)也会引起破裂。
夹层60的厚度也会影响所得到的结构的破裂。例如，形成20nm的夹层60可以产生具有负(压缩)弯曲并且中心无破裂的外延晶片，而形成10nm的夹层可以产生具有正(拉伸)弯曲并且中心无破裂的外延晶片。
在最上的氮化物层54D的顶部上以较高的温度(例如+40℃)形成另一GaN层可能导致破裂。
上述半导体结构的多个生长和/或结构参数会影响最上的氮化物层的合成应变(resulting strain)。例如，氮化物层70的总厚度、夹层60/氮化物层54对的周期、氮化物层54的生长温度和夹层60的生长温度会对结构中的合成应变有影响。
通常，所得到的外延晶片的曲率(其是所述外延晶片中应变的结果)可以是所述结构的总厚度以及氮化物层54的生长温度的强函数(strong function)。
在外延晶片的顶部的应变可以是夹层之间的周期、夹层60的生长温度、以及氮化物层54的生长温度的强函数。
特别地，增加夹层的生长温度(例如从700℃到800℃)可以使所述结构的最上的氮化物层更加拉伸，而增加氮化物层54的生长温度(例如从965℃到985℃)可以使所述结构的最上的氮化物层更加压缩应变。此外，将夹层60/氮化物层54对的周期从0.5μm增加到1μm可以使所述结构的最上的氮化物层更加拉伸应变。
例如可以通过原子力显微镜方法(AFM)测量氮化物层54中的位错密度。根据AFM，增加氮化物层54的厚度会减小位错密度，而增加夹层的生长温度(例如从700℃到800℃)会增加位错密度。可以例如通过在晶片样品上执行AFM并且计算晶片的预定面积中的缺陷数目来测量位错缺陷。
材料的PL强度也可以受多种生长和/或结构特性影响。例如，增加氮化物层70的总厚度和/或增加氮化物层54的厚度可以增加材料的蓝色PL强度，而增加氮化物层54和/或夹层60的生长温度可以减小蓝色PL强度。通常，所述蓝色PL强度表示材料中的结构缺陷。因此，通常期望减小蓝色PL强度峰值。
相比之下，通常期望氮化物材料具有强的带间(GaN)PL发射。所述带间PL发射可能最强烈地受夹层60的生长温度的影响。特别地，增加夹层生长温度可以减小材料的带间PL发射。
图5是类似于图4中所示结构的结构的曲率的图，除了成核层为0.1μm厚、第一GaN层52D为0.6μm厚、以及夹层60D和氮化物层54D被重复十六次以形成具有超过大约8μm的总厚度的结构以外。特别地，图5包括在硅上生长GaN过程中原位获得的晶片曲率和反射系数与生长时间的关系曲线。在图5中，曲率在最右边的垂直轴上测量，而反射系数在最左边的垂直轴上测量。较负的曲率表示材料处于压应力下，而较正的曲率表示张应力。如图5中所示，所述结构显示出基本为压应力。
如上所述，流动的硅烷可以促进比别的方式更压缩的层的生长。例如，图6A和6B示出在有和没有硅烷预处理的情况下对生长氮化物层的晶片曲率的影响。图6A的曲线505表示在没有硅烷预流动的情形下生长的晶片的曲率。如图6A中所示，在没有硅烷预流动的情形下的晶片中的应力趋向于高度拉伸。另一方面，图6B的曲线507表示在有1X硅烷预流动的情形下(即在SiH4与氢的比率为大约10-7∶1的运载气体情形下)生长的晶片的曲率。由图6B显而易见的是，在有硅烷预流动的情形下晶片中的应力在生长后较小拉伸应变，并且实际上在生长过程的重要部分内是压缩应变。
然而，流动太多硅烷可能导致所得到的结构形态差。例如，1倍的(1X)硅烷流动可以产生平滑的表面形态，如图7A中所示，而20倍的(20X)流动可能导致不平坦的表面，如图7B中所示。
图8A和8B示出生长温度的变化对应变的影响。特别地，图8A和8B是类似于图4中所示结构的结构的曲率的图，除了夹层60D和氮化物层54D以1μm的周期重复四次以形成具有大约4μm的总厚度的结构以外。对于对应于图8A的结构，AlN成核层114在大约700℃的温度下生长，而氮化物层54D在大约955℃的温度下生长。对于对应于图8B的结构，AlN夹层60D在大约800℃的温度下生长，而氮化物层54D在大约985℃的温度下生长。如图8A和8B中所示，与图8A对应的其中所述层在较低温度下生长的结构稍微较小的压缩应变。
图9A和9B示出夹层厚度的变化对应变的影响。特别地，图9A和9B是类似于图4中所示结构的结构的曲率图，除了在与图9A对应的结构中夹层60D的厚度为20nm，而在与图9B对应的结构中夹层60D的厚度为10nm。如图9A和9B中所示，与图9A对应的其中夹层为20nm厚的结构表现出指示大压缩应变的强负曲率，而与图9B对应的其中夹层为10nm厚的结构中的应变较小地弯曲并且在生长期间具有较低的最大应变。
图10A-10C示出夹层的存在对结构形态的影响。图10A到10C是类似于图1中所示结构的结构的Nomarski(诺马斯基)照片，除了在与图10A对应的结构中不包括夹层，而在与图10B对应的结构中单个夹层60被包含在2μm厚的GaN层24中，并且在与图10C对应的结构中三个夹层60被包含在2μm厚的GaN层24中。正如图10A到10C中所示，存在单个夹层60使所述结构的表面更光滑，但是存在三个夹层60开始使得表面更粗糙。
虽然曲率图例如图5、6A、6B、8A、8B、9A和9B中的那些可以有助于理解根据本发明的一些实施例生长的外延晶片中的应力，但是本领域技术人员将理解的是，例如随机晶片破裂、非镜面表面形态、和/或不对称晶片翘曲的原因可能在曲率图中产生异常或意外的影响，并且在相同条件下生长的晶片可能产生不同和/或未预料到的结果。因此，在这里介绍的曲率图仅是为了示意性的目的而提供的。
在附图和说明书中，已经有本发明的公开的典型实施例，并且，尽管采用了特定术语，但是它们仅是在一般和描述性的意义上被使用并且不用于限制目的，本发明的范围在后面的权利要求中被陈述。

Claims (55)

1.一种半导体结构，包括：
衬底；
在所述衬底上的成核层；
在所述成核层上的组分渐变层；和
在所述组分渐变层上的氮化物半导体材料层；以及
在所述氮化物半导体材料层内被隔开的多个弛豫氮化物夹层，其中所述弛豫氮化物夹层包括铝和镓并且利用n型掺杂剂进行导电掺杂，其中所述氮化物夹层具有10％到90％的镓浓度；
其中包括所述多个氮化物夹层的所述氮化物半导体材料层具有至少2.0μm的总厚度。
2.如权利要求1所述的半导体结构，其中所述氮化物夹层具有第一晶格常数并且所述氮化物半导体材料具有第二晶格常数，使得所述氮化物半导体材料层在所述多个氮化物夹层中的一个的一侧比在所述多个氮化物夹层中的所述一个的相反侧更多地拉伸应变。
3.如权利要求1所述的半导体结构，其中所述氮化物半导体材料层具有2.0μm到8.0μm的总厚度。
4.如权利要求3所述的半导体结构，其中所述氮化物半导体材料层无裂缝。
5.如权利要求1所述的半导体结构，其中所述组分渐变层在与所述氮化物半导体材料层的界面处具有与所述氮化物半导体材料层的材料组分相同的材料组分。
6.如权利要求1所述的半导体结构，其中所述组分渐变层在与所述成核层的界面处具有与所述成核层的材料组分相同的材料组分。
7.如权利要求1所述的半导体结构，其中所述组分渐变层在与所述成核层的界面处具有与所述成核层的材料组分不同的材料组分。
8.如权利要求1所述的半导体结构，其中所述成核层包括AlN，并且其中所述组分渐变层在与所述成核层的界面处具有材料组分AlxGa1-xN，其中0＜x＜1。
9.如权利要求8所述的半导体结构，其中x大于0.25并且小于1。
10.如权利要求9所述的半导体结构，其中x为0.7或以上并且小于1。
11.如权利要求10所述的半导体结构，其中x是0.75。
12.如权利要求1所述的半导体结构，进一步包括：
直接在所述弛豫氮化物夹层中的一个上的不连续掩模层。
13.如权利要求12所述的半导体结构，其中所述不连续掩模层包括SiN和/或MgN。
14.如权利要求13所述的半导体结构，其中所述氮化物半导体材料层在所述一夹层下具有第一位错密度并且所述第二层氮化物半导体材料在所述一夹层上具有比所述第一位错密度低的第二位错密度。
15.如权利要求12所述的半导体结构，其中所述不连续掩模层包括BN。
16.如权利要求12所述的半导体结构，进一步包括在所述一氮化物夹层之下的第二不连续掩模层。
17.如权利要求1所述的半导体结构，其中所述氮化物夹层利用n型掺杂剂以1×1019cm-3到1×1021cm-3的浓度进行掺杂。
18.如权利要求1所述的半导体结构，其中所述氮化物夹层中的至少一个在其中包括多个分立部分，其中所述分立部分具有与所述至少一个氮化物夹层的材料组分不同的材料组分。
19.如权利要求18所述的半导体结构，其中所述至少一个氮化物夹层具有第一带隙并且所述分立部分具有第二带隙，所述第二带隙小于所述第一带隙。
20.如权利要求1所述的半导体结构，其中所述多个氮化物夹层中的一个具有与所述多个氮化物夹层中的另一个的材料组分和/或掺杂浓度不同的材料组分和/或掺杂浓度。
21.如权利要求1所述的半导体结构，其中所述多个氮化物夹层的掺杂随着离衬底距离的增加而增加。
22.如权利要求1所述的半导体结构，其中所述多个氮化物夹层的镓浓度随着离衬底距离的增加而增加。
23.如权利要求1所述的半导体结构，其中所述氮化物半导体材料具有第一热膨胀系数并且所述衬底具有小于所述第一热膨胀系数的第二热膨胀系数使得所述第二层氮化物半导体材料在室温下比在升高的生长温度下趋向于更拉伸应变。
24.如权利要求1所述的半导体结构，其中所述氮化物半导体材料层在室温下比在其生长温度下更弛豫。
25.如权利要求24所述的半导体结构，其中所述氮化物半导体材料层在室温下未应变。
26.如权利要求1所述的半导体结构，其中晶片在700到800℃的温度下比在所述氮化物层的生长温度下具有更小的弯曲。
27.一种半导体结构，包括：
氮化物半导体层，所述氮化物半导体层包括在所述氮化物半导体材料层内被隔开的多个弛豫氮化物夹层，其中所述弛豫氮化物夹层包括铝和镓并且利用n型掺杂剂进行导电掺杂并且具有10％到90％的镓浓度，并且其中包括所述多个氮化物夹层的所述氮化物半导体材料层具有至少2.0μm的总厚度。
28.如权利要求27所述的半导体结构，其中所述氮化物半导体材料层具有2.0μm到8.0μm的总厚度。
29.如权利要求27所述的半导体结构，其中所述氮化物半导体材料层无裂缝。
30.一种形成半导体结构的方法，包括：
在衬底上形成成核层；
在所述成核层上形成组分渐变层；
在所述组分渐变层上形成第一层氮化物半导体材料，其中所述组分渐变层在与所述第一层氮化物半导体材料的界面处具有与所述第一层氮化物半导体材料的材料组分相同的材料组分；
在所述第一层氮化物半导体材料上形成未应变的氮化物夹层，所述未应变的氮化物夹层具有第一晶格常数，其中所述氮化物夹层包括铝和镓并且利用n型掺杂剂进行导电掺杂并且具有10％到90％的镓浓度；
形成第二层氮化物半导体材料，其中所述第一层氮化物半导体材料、所述氮化物夹层、以及所述第二层氮化物半导体材料具有至少0.5μm的组合厚度；
其中所述氮化物半导体材料具有第二晶格常数使得所述第一层氮化物半导体材料在所述未应变的氮化物夹层的一侧比所述第二层氮化物半导体材料在所述未应变的氮化物夹层的另一侧较少地拉伸应变。
31.如权利要求30所述的方法，其中所述第二层氮化物半导体材料在所述未应变的氮化物夹层的一侧被形成为压缩应变并且其中所述第一层氮化物半导体材料在所述未应变的氮化物夹层的另一侧被形成为拉伸应变。
32.如权利要求30所述的方法，进一步包括：
在形成所述第二层氮化物半导体材料之前直接在所述未应变的氮化物夹层上形成不连续掩模层。
33.如权利要求32所述的方法，其中所述不连续掩模层包括S iN和/或MgN。
34.如权利要求32所述的方法，其中所述不连续掩模层包括BN。
35.如权利要求32所述的方法，进一步包括直接在所述第一氮化物层上形成第二不连续掩模层，其中所述氮化物夹层形成在所述第二不连续掩模层上。
36.如权利要求30所述的方法，其中所述氮化物夹层利用硅以1×1019cm-3到1×1021cm-3的浓度进行掺杂。
37.如权利要求30所述的方法，其中所述氮化物夹层包括渐变层。
38.如权利要求30所述的方法，其中形成所述氮化物夹层包括形成多个子层。
39.如权利要求30所述的方法，其中所述氮化物夹层包括多个InAlBN:Si/GaN:Si对。
40.如权利要求39所述的方法，其中所述氮化物夹层包括多个InAlGaBN:Si/GaN:Si对。
41.如权利要求30所述的方法，其中形成所述第一层氮化物半导体材料包括在衬底上形成所述第一层氮化物半导体材料，其中所述氮化物半导体材料具有第一热膨胀系数并且所述衬底具有第二热膨胀系数，所述第二热膨胀系数小于所述第一热膨胀系数使得所述第二层在室温下比在升高的生长温度下倾向于更多地拉伸应变。
42.如权利要求30所述的方法，其中所述第二层在700到800℃的温度下比在所述氮化物层的生长温度下较小应变。
43.如权利要求30所述的方法，其中形成所述氮化物夹层包括在800℃的温度下形成氮化物夹层。
44.如权利要求30所述的方法，其中形成所述第一层包括将所述第一层形成为具有小于0.5μm的厚度。
45.如权利要求30所述的方法，其中所述衬底包括硅，所述方法进一步包括：
在包含H2的环境中加热所述衬底；并且
在形成所述成核层之前使含硅气体流过所述衬底。
46.如权利要求45所述的方法，其中所述方法进一步包括在使含硅气体流过衬底前利用氢氟酸和/或缓冲氧化物刻蚀溶液清洁所述衬底。
47.如权利要求45所述的方法，其中形成所述成核层包括在1000℃到1100℃的温度下形成所述成核层。
48.如权利要求30所述的方法，其中所述组分渐变层在与所述成核层的界面处具有与所述成核层的材料组分相同的材料组分。
49.如权利要求30所述的方法，其中所述组分渐变层在与所述成核层的界面处具有与所述成核层的材料组分不同的材料组分。
50.如权利要求49所述的方法，其中所述成核层包括AlN，并且其中所述组分渐变层在与所述成核层的界面处具有材料组分AlxGa1-xN，其中0＜x＜1。
51.如权利要求50所述的方法，其中x为0.75。
52.如权利要求48所述的方法，其中形成所述组分渐变层包括将所述组分渐变层形成为具有1.0到1.5μm的厚度。
53.如权利要求45所述的方法，其中所述含硅气体包括SiH4、Si2H6、SiCl4、SiBr4、和/或Si3N4。
54.如权利要求45所述的方法，其中提供所述含硅气体包括在1000℃的温度下并且在0.2个大气压下使所述含硅气体流过衬底。
55.如权利要求45所述的方法，其中所述含硅气体与H2的比率是10-7∶1。
CN2008800077858A 2007-03-09 2008-03-04 具有夹层结构的厚氮化物半导体结构和制作厚氮化物半导体结构的方法 Active CN101632152B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/716,319 US8362503B2 (en) 2007-03-09 2007-03-09 Thick nitride semiconductor structures with interlayer structures
US11/716,319 2007-03-09
PCT/US2008/002828 WO2008112096A2 (en) 2007-03-09 2008-03-04 Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110133723.5A Division CN102208332B (zh) 2007-03-09 2008-03-04 具有夹层结构的厚氮化物半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101632152A CN101632152A (zh) 2010-01-20
CN101632152B true CN101632152B (zh) 2011-07-13

Family

ID=39473802

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008800077858A Active CN101632152B (zh) 2007-03-09 2008-03-04 具有夹层结构的厚氮化物半导体结构和制作厚氮化物半导体结构的方法
CN201110133723.5A Active CN102208332B (zh) 2007-03-09 2008-03-04 具有夹层结构的厚氮化物半导体结构及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110133723.5A Active CN102208332B (zh) 2007-03-09 2008-03-04 具有夹层结构的厚氮化物半导体结构及其制作方法

Country Status (5)

Country Link
US (2) US8362503B2 (zh)
EP (2) EP2064729B1 (zh)
JP (2) JP4954298B2 (zh)
CN (2) CN101632152B (zh)
WO (1) WO2008112096A2 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535621B2 (en) * 2006-12-27 2009-05-19 Qualcomm Mems Technologies, Inc. Aluminum fluoride films for microelectromechanical system applications
EP2104948A2 (en) 2007-02-20 2009-09-30 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of mems
KR20100061731A (ko) * 2007-09-14 2010-06-08 퀄컴 엠이엠스 테크놀로지스, 인크. Ｍｅｍｓ 제조에 이용되는 에칭 방법
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
US9048385B2 (en) * 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
JP5545781B2 (ja) * 2010-02-16 2014-07-09 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
CN101812725B (zh) * 2010-04-09 2011-08-31 中国科学院半导体研究所 一种氮化镓外延中的相变成核的生长方法
WO2011136052A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5492984B2 (ja) 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5614130B2 (ja) * 2010-06-30 2014-10-29 住友電気工業株式会社 半導体装置の製造方法
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
DE102010056409A1 (de) * 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
US20120261721A1 (en) * 2011-04-18 2012-10-18 Raytheon Company Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials
US9105469B2 (en) * 2011-06-30 2015-08-11 Piquant Research Llc Defect mitigation structures for semiconductor devices
JP5917849B2 (ja) * 2011-07-29 2016-05-18 住友化学株式会社 半導体基板および電子デバイス
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
WO2013054916A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子
EP2771502A1 (en) * 2011-10-24 2014-09-03 The Regents of The University of California SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
KR101904048B1 (ko) * 2011-12-26 2018-10-04 엘지이노텍 주식회사 발광 소자
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
DE102012204553B4 (de) * 2012-03-21 2021-12-30 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien
CN104364879B (zh) 2012-03-21 2017-06-06 弗赖贝格化合物原料有限公司 用于制备iii‑n模板及其继续加工的方法和iii‑n模板
KR20130137773A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 반도체 소자
KR20130140413A (ko) * 2012-06-14 2013-12-24 엘지이노텍 주식회사 반도체 소자
KR20140021746A (ko) * 2012-08-09 2014-02-20 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
GB201217617D0 (en) 2012-10-02 2012-11-14 Kappers Menno Semiconductor materials
JP5296255B1 (ja) 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
WO2014098321A1 (ko) * 2012-12-18 2014-06-26 주식회사 엘지실트론 반도체 기판 및 그 제조 방법
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
US9806224B2 (en) 2013-01-31 2017-10-31 Osram Opto Semiconductors Gmbh Semiconductor layer sequence and method for producing a semiconductor layer sequence
EP2767620B1 (en) * 2013-02-15 2024-10-09 AZUR SPACE Solar Power GmbH P-doping of group-III-nitride buffer layer structure on a heterosubstrate
KR102066616B1 (ko) * 2013-05-09 2020-01-16 엘지이노텍 주식회사 반도체 소자
JP6121806B2 (ja) 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6270536B2 (ja) 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
KR102098250B1 (ko) 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
JP6302254B2 (ja) 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
KR102427203B1 (ko) 2014-05-27 2022-07-29 실라나 유브이 테크놀로지스 피티이 리미티드 n-형 및 p-형 초격자를 포함하는 전자 디바이스
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
TWI550921B (zh) 2014-07-17 2016-09-21 嘉晶電子股份有限公司 氮化物半導體結構
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
TWI556466B (zh) * 2014-09-19 2016-11-01 錼創科技股份有限公司 氮化物半導體結構
CN105810725A (zh) * 2014-12-31 2016-07-27 中晟光电设备（上海）股份有限公司 硅基氮化镓半导体晶片及其制作方法
TWI566430B (zh) 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy
US9806183B2 (en) 2015-11-30 2017-10-31 Veeco Instruments, Inc. Stress control on thin silicon substrates
KR102496037B1 (ko) 2016-01-20 2023-02-06 삼성전자주식회사 플라즈마 식각 방법 및 장치
SG11201806030SA (en) * 2016-01-20 2018-08-30 Massachusetts Inst Technology Fabrication of a device on a carrier substrate
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US9818871B1 (en) * 2016-10-20 2017-11-14 Cisco Technology, Inc. Defense layer against semiconductor device thinning
JP6819956B2 (ja) 2016-12-13 2021-01-27 学校法人 名城大学 半導体多層膜反射鏡、これを用いた垂直共振器型発光素子及びこれらの製造方法。
JP6840352B2 (ja) * 2016-12-13 2021-03-10 学校法人 名城大学 半導体多層膜ミラー、これを用いた垂直共振器型発光素子及びこれらの製造方法
US10720520B2 (en) * 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device
JP6437083B2 (ja) * 2017-12-06 2018-12-12 アルパッド株式会社 半導体ウェーハ及び半導体素子
US11688825B2 (en) * 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
JP6986645B1 (ja) * 2020-12-29 2021-12-22 京セラ株式会社 半導体基板、半導体デバイス、電子機器
KR102675554B1 (ko) * 2022-06-29 2024-06-14 웨이브로드 주식회사 그룹3족 질화물 반도체 소자용 템플릿

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501444A (zh) * 1998-11-26 2004-06-02 索尼株式会社 半导体器件制造方法
CN1748290A (zh) * 2002-12-27 2006-03-15 通用电气公司 氮化镓晶体、同质外延氮化镓基器件及其制造方法

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34861A (en) 1862-04-01 Improved washing-machine
US4301505A (en) * 1979-06-27 1981-11-17 Burroughs Corporation Microprocessor having word and byte handling
US4652998A (en) * 1984-01-04 1987-03-24 Bally Manufacturing Corporation Video gaming system with pool prize structures
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
JPH01155630A (ja) 1987-12-14 1989-06-19 Fujitsu Ltd 半導体装置の製造方法
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5101109A (en) 1990-10-15 1992-03-31 Kansas State University Research Foundation Persistent photoconductivity quenching effect crystals and electrical apparatus using same
US5072122A (en) 1990-10-15 1991-12-10 Kansas State University Research Foundation Charge storage image device using persistent photoconductivity crystals
JP2987926B2 (ja) * 1990-11-20 1999-12-06 富士通株式会社 気相成長方法
GB9108599D0 (en) * 1991-04-22 1991-06-05 Pilkington Micro Electronics Peripheral controller
JP2598178B2 (ja) * 1991-04-30 1997-04-09 三菱電機株式会社 通信システム
JPH05259091A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 半導体装置の製造方法
US5559794A (en) * 1993-09-09 1996-09-24 Rockwell International Corporation Telecommunication system with selective remote interface assembly and method
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5655961A (en) * 1994-10-12 1997-08-12 Acres Gaming, Inc. Method for operating networked gaming devices
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5655138A (en) * 1995-04-11 1997-08-05 Elonex I. P. Holdings Apparatus and method for peripheral device control with integrated data compression
US5611730A (en) * 1995-04-25 1997-03-18 Casino Data Systems Progressive gaming system tailored for use in multiple remote sites: apparatus and method
WO1996034374A2 (en) * 1995-04-28 1996-10-31 Philips Electronics N.V. Wireless communication system for reliable communication between a group of apparatuses
JP3771952B2 (ja) * 1995-06-28 2006-05-10 ソニー株式会社 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法、発光素子の製造方法およびトランジスタの製造方法
US5643086A (en) * 1995-06-29 1997-07-01 Silicon Gaming, Inc. Electronic casino gaming apparatus with improved play capacity, authentication and security
US5572882A (en) * 1995-07-21 1996-11-12 Johnson Service Company Low pressure air cycle cooling device
US5708838A (en) * 1995-09-08 1998-01-13 Iq Systems, Inc. Distributed processing systems having a host processor and at least one object oriented processor
US5790806A (en) * 1996-04-03 1998-08-04 Scientific-Atlanta, Inc. Cable data network architecture
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5759102A (en) * 1996-02-12 1998-06-02 International Game Technology Peripheral device download method and apparatus
US6110041A (en) * 1996-12-30 2000-08-29 Walker Digital, Llc Method and system for adapting gaming devices to playing preferences
JPH09306844A (ja) * 1996-05-14 1997-11-28 Sony Corp 半導体装置の製造方法および半導体装置
KR100232400B1 (ko) * 1996-09-04 1999-12-01 윤종용 음란/폭력물 차단 기능을 구비한 컴퓨터 및 그 제어 방법
DE19725900C2 (de) 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
US6511377B1 (en) * 1997-08-07 2003-01-28 Casino Data Systems Cashless gaming system: apparatus and method
US6233610B1 (en) * 1997-08-27 2001-05-15 Northern Telecom Limited Communications network having management system architecture supporting reuse
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JPH11145515A (ja) 1997-11-10 1999-05-28 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子およびその製造方法
DE19855476A1 (de) 1997-12-02 1999-06-17 Murata Manufacturing Co Lichtemittierendes Halbleiterelement mit einer Halbleiterschicht auf GaN-Basis, Verfahren zur Herstellung desselben und Verfahren zur Ausbildung einer Halbleiterschicht auf GaN-Basis
AU2795699A (en) 1998-02-27 1999-09-15 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP2927768B1 (ja) 1998-03-26 1999-07-28 技術研究組合オングストロームテクノロジ研究機構 半導体装置およびその製造方法
US6375567B1 (en) * 1998-04-28 2002-04-23 Acres Gaming Incorporated Method and apparatus for implementing in video a secondary game responsive to player interaction with a primary game
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6218280B1 (en) 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6295035B1 (en) 1998-11-30 2001-09-25 Raytheon Company Circular direction finding antenna
US6211095B1 (en) 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US6270410B1 (en) * 1999-02-10 2001-08-07 Demar Michael Remote controlled slot machines
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP3748011B2 (ja) * 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
GB9913950D0 (en) * 1999-06-15 1999-08-18 Arima Optoelectronics Corp Unipolar light emitting devices based on iii-nitride semiconductor superlattices
US6430164B1 (en) * 1999-06-17 2002-08-06 Cellport Systems, Inc. Communications involving disparate protocol network/bus and device subsystems
JP2001044124A (ja) 1999-07-28 2001-02-16 Sony Corp エピタキシャル層の形成方法
JP2001127326A (ja) * 1999-08-13 2001-05-11 Oki Electric Ind Co Ltd 半導体基板及びその製造方法、並びに、この半導体基板を用いた太陽電池及びその製造方法
US6251014B1 (en) * 1999-10-06 2001-06-26 International Game Technology Standard peripheral communication
US6441393B2 (en) 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US6394900B1 (en) * 2000-01-05 2002-05-28 International Game Technology Slot reel peripheral device with a peripheral controller therein
JP2003526203A (ja) 2000-03-02 2003-09-02 アイクストロン、アーゲー ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の所定成分による層構造をＳｉ基板上に作成する方法および装置
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
EP1277240B1 (de) * 2000-04-26 2015-05-20 OSRAM Opto Semiconductors GmbH Verfahren zur Herstellung eines lichtmittierenden Halbleiterbauelements
US6394907B1 (en) * 2000-04-28 2002-05-28 International Game Technology Cashless transaction clearinghouse
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6410940B1 (en) 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
KR100762863B1 (ko) 2000-06-30 2007-10-08 주식회사 하이닉스반도체 확산방지 티타늄-실리콘-질소 막을 이용한 구리금속배선방법
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
DE10041285A1 (de) 2000-08-22 2002-03-07 Univ Berlin Tech Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten
US6638170B1 (en) * 2000-10-16 2003-10-28 Igt Gaming device network
US6875110B1 (en) * 2000-10-17 2005-04-05 Igt Multi-system gaming terminal communication device
JP4554803B2 (ja) * 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2003218045A (ja) * 2001-03-28 2003-07-31 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
US6682423B2 (en) * 2001-04-19 2004-01-27 Igt Open architecture communications in a gaming network
US6630692B2 (en) 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
JP3866540B2 (ja) 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US6908387B2 (en) * 2001-08-03 2005-06-21 Igt Player tracking communication mechanisms in a gaming machine
JP5013238B2 (ja) * 2001-09-11 2012-08-29 信越半導体株式会社 半導体多層構造
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
AU2002356608A1 (en) 2001-12-21 2003-07-09 Aixtron Ag Method for the production of iii-v laser components
WO2003054929A2 (de) 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
TW561526B (en) 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
JP2004014674A (ja) * 2002-06-05 2004-01-15 Nippon Telegr & Teleph Corp <Ntt> 半導体構造
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US6957899B2 (en) 2002-10-24 2005-10-25 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting
JP2004179452A (ja) 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
US20050205886A1 (en) * 2002-11-29 2005-09-22 Sanken Electric Co., Ltd. Gallium-containing light-emitting semiconductor device and method of fabrication
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
WO2004104646A1 (en) 2003-05-20 2004-12-02 Kansas State University Research Foundation Microlens comprising a group iii-nitride material
US6906351B2 (en) 2003-08-05 2005-06-14 University Of Florida Research Foundation, Inc. Group III-nitride growth on Si substrate using oxynitride interlayer
US6967355B2 (en) 2003-10-22 2005-11-22 University Of Florida Research Foundation, Inc. Group III-nitride on Si using epitaxial BP buffer layer
DE10354389B3 (de) 2003-11-20 2005-08-11 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung eines nanoskaligen Feldeffekttransistors
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
DE102004034341B4 (de) 2004-07-10 2017-07-27 Allos Semiconductors Gmbh Gruppe-III-Nitrid Transistorstruktur mit einem p-leitenden Kanal
CN1327486C (zh) 2004-07-21 2007-07-18 南京大学 利用氢化物汽相外延方法在硅衬底上生长GaN薄膜
DE102004038573A1 (de) 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
JP2006222402A (ja) * 2005-02-14 2006-08-24 Toshiba Ceramics Co Ltd 窒化ガリウム系化合物半導体および製造方法
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
JP5023318B2 (ja) 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands
US7585769B2 (en) * 2006-05-05 2009-09-08 Applied Materials, Inc. Parasitic particle suppression in growth of III-V nitride films using MOCVD and HVPE
US7687349B2 (en) * 2006-10-30 2010-03-30 Atmel Corporation Growth of silicon nanodots having a metallic coating using gaseous precursors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501444A (zh) * 1998-11-26 2004-06-02 索尼株式会社 半导体器件制造方法
CN1748290A (zh) * 2002-12-27 2006-03-15 通用电气公司 氮化镓晶体、同质外延氮化镓基器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
r.venugopal et al.comparison of various buffer schemes to grow gan on large-area si(111) substrates using metal-organic chemical-vapor deposition.《journal of electronic materials》.2003,第32卷(第5期),371-374. *

Also Published As

Publication number Publication date
US20130221327A1 (en) 2013-08-29
EP2064729A2 (en) 2009-06-03
WO2008112096A2 (en) 2008-09-18
CN102208332A (zh) 2011-10-05
US8362503B2 (en) 2013-01-29
JP5702312B2 (ja) 2015-04-15
EP2064729B1 (en) 2019-04-24
JP2012094905A (ja) 2012-05-17
JP4954298B2 (ja) 2012-06-13
EP3534393A1 (en) 2019-09-04
CN101632152A (zh) 2010-01-20
US9054017B2 (en) 2015-06-09
JP2010521064A (ja) 2010-06-17
CN102208332B (zh) 2014-08-20
WO2008112096A3 (en) 2009-03-05
US20080217645A1 (en) 2008-09-11

Similar Documents

Publication Publication Date Title
CN101632152B (zh) 具有夹层结构的厚氮化物半导体结构和制作厚氮化物半导体结构的方法
CN101627458B (zh) 具有夹层结构的氮化物半导体结构和制作具有夹层结构的氮化物半导体结构的方法
CN100447951C (zh) 氮化物半导体自支撑衬底和氮化物半导体发光元件
KR101390034B1 (ko) 단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질
US7728323B2 (en) Nitride-based semiconductor substrate, method of making the same and epitaxial substrate for nitride-based semiconductor light emitting device
CN109065438B (zh) AlN薄膜的制备方法
Jang et al. High-quality GaN/Si (1 1 1) epitaxial layers grown with various Al0. 3Ga0. 7N/GaN superlattices as intermediate layer by MOCVD
US20120118226A1 (en) Method of Synthesizing Nitride Semiconductor Single-Crystal Substrate
EP1930486A1 (en) Process for producing semiconductor substrate
WO2005053042A1 (en) Method for fabricating gan-based nitride layer
US10192739B2 (en) Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it
KR101216363B1 (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
Oh et al. Epitaxial growth of improved GaN epilayer on sapphire substrate with platinum nanocluster
Si et al. Department of Electrical and Computer Engineering, Nagoya Institute of Technology, Gokiso—cho, Showa—ku, Nagoya 466, Japan

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant