CN101276646B - 闪存器件及其抹除方法 - Google Patents

闪存器件及其抹除方法 Download PDF

Info

Publication number
CN101276646B
CN101276646B CN2007101485372A CN200710148537A CN101276646B CN 101276646 B CN101276646 B CN 101276646B CN 2007101485372 A CN2007101485372 A CN 2007101485372A CN 200710148537 A CN200710148537 A CN 200710148537A CN 101276646 B CN101276646 B CN 101276646B
Authority
CN
China
Prior art keywords
voltage
erasing
erase operation
storage unit
unit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101485372A
Other languages
English (en)
Other versions
CN101276646A (zh
Inventor
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101276646A publication Critical patent/CN101276646A/zh
Application granted granted Critical
Publication of CN101276646B publication Critical patent/CN101276646B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Abstract

可在闪存器件中缩短抹除操作时间并且改善抹除操作特性。该闪存器件包括多个存储单元区块、操作电压产生器及控制器。多个存储单元区块的各个包括连接于多个字线的存储单元。电压产生器构成为对被选择来进行抹除操作的存储单元区块施加抹除电压，并且当尝试抹除操作不成功时就改变该抹除电压的电平。控制器构成为用以控制该电压产生器，以对被选择来进行抹除操作的存储单元区块施加第一抹除电压。该第一抹除电压对应于用来成功完成先前抹除操作的先前抹除电压。该第一抹除电压是在该抹除操作的第一抹除尝试中使用的抹除电压。

Description

闪存器件及其抹除方法
本申请要求于2007年3月27日提交的韩国专利申请第10-2007-029616号的优先权，其所有内容皆包含于其中以供参照。
技术领域
本发明涉及闪存器件，特别是一种抹除方法，其中能够缩短抹除操作时间及改善抹除操作特性。
背景技术
半导体存储器件包括非易失性存储器件，即使电力供应被切断，其数据也不会消失。非易失性存储器件包括闪存器件。闪存器件包括NOR闪存器件以及NAND闪存器件。在它们当中，NAND闪存器件包括具有多个存储单元区块的存储单元阵列。NAND闪存器件的抹除操作是以存储单元区块为单位执行的。一般而言，通过施加0V电压于被选择的区块中包含的存储单元所连接的字线及施加高电压(例如，20V)到阱区(well region)，来实现该NAND闪存器件的抹除操作。
在上述构成的NAND闪存器件中，必须确保抹除/写入(E/W)循环特性，以便即使反复进行写入(编程，program)以及删除(抹除)操作也能防止发生任何问题(例如，电气特性问题)。如果重复许多次E/W循环，则电子被困在隧道氧化层中，使得在编程操作以及抹除操作时，阈值电压受到影响。
图1是说明阈值电压相对于重复的编程操作与抹除操作次数的变化图。
参照图1，随着该编程操作和抹除操作次数增加，该存储单元的阈值电压变得比目标电压还要高。换言之，在该编程操作时，以比正常还要快的速度来使该存储单元被编程，从而以比该目标电压高的阈值电压来执行该编程操作(以下称为“快编程现象”)。另外，在该抹除操作时，以比正常还要慢的速度来使该存储单元放电，从而以比该目标电压高的阈值电压来执行该抹除操作(以下称为“慢抹除现象”)。
因此，在该抹除操作时，为了克服较高的阈值电压，以将施加于阱区的抹除电压提升至与该已增加的阈值电压一样高的方式，来进行该抹除操作。然而，当单元尺寸缩小时，该隧道氧化层的面积减少，所以更劣化了E/W循环特性。
图2是说明取决于抹除电压的快编程现象和慢抹除现象的变化图。
从图2中，可看出随着在该抹除操作时提升施加于该阱区的抹除电压，该快编程现象和该慢抹除现象会变得很明显(profound)。换言之，随着该抹除电压提升，该快编程现象会变得很明显，使得在该编程操作之后的阈值电压甚至比目标电压还要高。此外，在该抹除操作时，该慢抹除现象也变得很明显，使得在该抹除操作之后的阈值电压甚至比该目标电压还要高。如上所述，该快编程现象或该慢抹除现象对该抹除电压的电平很敏感。这使得很难使用高的抹除电压。
因此，为了防止该现象，在第一抹除操作时，可通过在以低电压差开始以后逐渐增加在该控制栅极和该阱区之间的该电压差，来执行该抹除操作。该抹除操作包括增量步阶脉冲抹除(ISPE)法及减量步阶脉冲抹除(DSPE)法，其中该ISPE法使施加于该阱区的抹除电压从低电压增加至高电压，且该DSPE法使施加于该控制栅极的电压从高电压减少至低电压。该方法可以通过在以该控制栅极和该阱区之间的低电压差开始以后逐渐增加该电压差，来改进E/W循环特性。不过，这些抹除方法有下列问题。
首先，因为在增加在该控制栅极和该阱区之间的电压差期间重复该抹除操作达若干次，所以整体的抹除操作时间增加。
接着，如果增加在该控制栅极和该阱区之间的电压差以便降低该抹除操作时间，则该E/W循环特性将会劣化。
发明内容
因此，本发明关于闪存器件及其抹除方法，可改善抹除特性(E/W循环特性)。
在一个型态中，本发明提供包括多个存储单元区块、操作电压产生器以及控制器的闪存器件。多个存储单元区块的每一个包括连接于多个字线的存储单元。该电压产生器对在抹除操作时被选择的存储单元区块施加抹除电压，并且根据该抹除操作的结果来改变该抹除电压的电平。该控制器控制该操作电压产生器，使得具有与(当成功完成该抹除操作时施加的)前一个抹除操作电压相同的电平的抹除操作电压被施加，来作为在新的抹除操作中的第一抹除操作电压。
在另一个方面中，本发明提供一种闪存器件的抹除方法，该方法包含以下步骤：执行抹除操作，同时改变该抹除操作电压的电平，直到抹除存储单元区块的所有存储单元；储存与(当成功完成该存储单元区块的抹除操作所施加的)抹除操作电压的电平对应的数据值；以及当新的抹除操作开始时，藉由将抹除操作电压设定为具有与第一抹除电压的数据值对应的电平，来执行存储单元区块的新的抹除操作。
在另一个其它方面中，本发明提供一种闪存器件的抹除方法，该方法包含以下步骤：设定当抹除操作开始时欲施加的抹除操作电压的电平；执行该抹除操作，同时改变该抹除操作电压的电平，直到抹除存储单元区块的所有存储单元；将在该前一个抹除操作中施加的抹除操作电压的电平设定为当新的抹除操作开始时欲施加的新的抹除操作电压的电平；以及执行该新的抹除操作，同时改变该抹除操作电压的电平，直到正常抹除该存储单元区块的所有存储单元。
附图说明
图1是说明阈值电压相对于重复的编程操作与抹除操作次数的变化图；
图2是说明取决于抹除电压的快编程现象和慢抹除现象的变化图；
图3是根据本发明的一实施例的闪存器件的电路图；以及
图4是说明根据本发明的一实施例的闪存器件的抹除方法的流程图。
具体实施方式
以下将参照附图来说明本发明的具体实施例。
参照图3，本发明的一实施例的闪存器件包括存储单元阵列310、页面缓冲器320、高电压产生器330、X译码器340、开关单元350、阱偏压(well bias)产生器360及控制器370。
存储单元阵列310包括多个存储单元区块。每个存储单元区块包括多个单元串(为了方便起见仅说明多个单元串其中之一)。单元串具有这样的结构，其中漏极选择晶体管DST、多个存储单元C0至Cn以及源极选择晶体管SST串连。在单元串中包含的漏极选择晶体管DST连接至对应的位线BLn，而源极选择晶体管SST连接至公共源极线CSL。
同时，在各个单元串当中包含的漏极选择晶体管DST的栅极连接至漏极选择线DSL，在各个单元串当中包含的源极选择晶体管SST的栅极连接至源极选择线SSL。另外，存储单元C0至Cn的栅极分别连接于字线WL0至WLn，字线WL0至WLn的每一个都成为页面单元。
位线BLn连接于页面缓冲器320，用以读取储存在存储单元内的数据或者传送输入数据至位线BLn。
X译码器340响应地址信号ADD来输出区块选择信号BSELk，以选择多个存储单元区块其中之一。
高电压产生器330输出抹除操作所需的操作电压(以下称为“抹除操作电压”)至全局漏极选择线GDSL、多个全局字线GWL和全局源极选择线GSSL。抹除操作电压可具有各种电平。高电压产生器330亦能以不同电平来输出编程操作或读取操作及抹除操作所需的操作电压至全局漏极选择线GDSL、多个全局字线GWL和全局源极选择线GSSL。
在抹除操作、编程操作以及读取操作时，阱偏压产生器360施加电压于存储单元区块的阱区。特别是在抹除操作时，阱偏压产生器360施加高电压的阱偏压Vwell于阱区。高电压产生器330和阱偏压产生器360可被统称为“操作电压产生器”。
开关单元350响应X译码器340的区块选择信号BSELk，将由高电压产生器330产生的抹除操作电压传送到该被选择的存储单元区块的漏极选择线DSL、多个字线WL0至WLn和源极选择线SSL。换言之，开关单元350响应该X译码器340的区块选择信号BSELk，来将被选择的区块的漏极选择线DSL、多个字线WL0至WLn和源极选择线SSL分别连接至全局漏极选择线GDSL、多个全局字线GWL0至GWLn和全局源极选择线GSSL。
该开关单元350包括连接在全局源极选择线GSSL和源极选择线SSL之间的开关元件S0、分别连结在全局字线GWL0至GWLn及字线WL0至WLn之间的开关元件S1至Sn+1、以及连结在全局漏极选择线GDSL和漏极选择线DSL之间的开关元件Sn+2。响应该X译码器340的区块选择信号BSELk来导通各开关元件。
当正常地结束使用ISPE法、DSPE法或者两者的组合的抹除操作时，该控制器370储存与施加于控制栅极(以下称为“字线”)及阱区的电压差对应的数据值。当在以上述方式完成抹除操作之后执行一个新的抹除操作时，该控制器370输出第一及第二控制信号level1和level2，用以控制该高电压产生器330的字线偏压或者该阱偏压产生器360的阱偏压Vwell的产生，使得该先前储存的电压差被设为第一电压差的情况下进行抹除操作。在此情况下，第一及第二控制信号能成为与电压差对应的数据值。
当开始一个新的抹除操作时，该阱偏压产生器360根据该第一控制信号level1来输出与先前的操作中的最后阱偏压Vwell相同电平的第一阱偏压Vwell。此外，该高电压产生器330还根据该第二控制信号level2来输出与先前的操作中施加的最后字线偏压相同电平的字线偏压。
在上述中，该控制器370能储存代表所有区块的电压差，或者以区块为单位分别储存该电压差。该控制器370能如同以下地储存该电压差。
第一，该控制器370在使用ISPE法的抹除操作中，可以储存施加于该阱区的最后阱偏压Vwell。例如，可以在增加施加于阱区的阱偏压时进行ISPE法的抹除操作，且不管何时进行抹除操作，都能通过改变该阱偏压来执行该抹除验证操作。如果确认了已在所有的存储单元上正常地执行该抹除验证操作，则该控制器370储存与施加于该阱区的阱偏压的最后电平对应的数据值。即，该控制器370在使用ISPE法的抹除操作中，储存施加于该阱区的最高阱偏压Vwell。
第二，该控制器370在使用DSPE法的抹除操作中，储存施加于字线的最后字线偏压Vwell。例如，可以在减少施加于字线的字线偏压时进行使用DSPE法的抹除操作，且不管何时进行抹除操作，都能通过改变该字线偏压来执行该抹除验证操作。如果确认了已在所有的存储单元上正常地执行该抹除验证操作，则该控制器370储存与施加于该字线的字线偏压的最后电平对应的数据值。换言之，该控制器370在使用DSPE法的抹除操作中，储存施加于该字线的最低字线偏压。
第三，该控制器370可储存在抹除操作中施加于字线及阱区的字线偏压和最后阱偏压Vwell，其中该抹除操作是通过同时改变字线偏压和阱偏压而执行的。例如，能在减少该字线偏压而增加该阱偏压时，进行抹除操作，且不管何时进行抹除操作，都能通过改变该偏压来执行该抹除验证操作。如果确认了已在所有的存储单元上正常地执行该抹除验证操作，则控制器370储存数据值，该数据值对应于施加在字线的最后字线偏压以及施加在阱区的最后阱偏压Vwell的电平。换言之，该控制器370储存在抹除操作中施加于字线的最低字线偏压电平的数据值及施加于阱区的最高阱偏压Vwell电平的数据值。
图4是说明根据本发明的一实施例的闪存器件的抹除方法的流程图。
参照图4，在执行抹除操作的情况中，在步骤S401中输入抹除命令。然后在步骤S403中输入用以指定目标抹除区块的地址信号。
在由该地址信号所选择的多个区块之一当中存在处于已编程状态下的存储单元及处于已抹除状态下的存储单元。该抹除状态的存储单元可包括尚未执行编程操作的存储单元，以及具有快速抹除率的存储单元。一般而言，这些存储单元具有比剩下的存储单元的阈值电压还要低的阈值电压。因此，该已抹除状态的存储单元的阈值电压会具有宽的阈值分布(thresholddistribution)。
为了使阈值电压分布变窄，在步骤S405中执行预编程操作。可通过施加比在一般编程操作中施加的电压还要低的编程电压还执行该预编程操作。适当的话也可以省略预编程操作。
在步骤S407中设定该抹除操作所需的抹除操作电压的电平(例如，字线偏压和阱偏压)。这是为了在使用ISPE法或者DSPE法进行第一抹除操作时，控制在该字线及该阱区之间的电压差。在传统方法中，该字线偏压和该阱偏压具有恒定电平，且被施加使得在该字线及该阱区之间的电压差变成在该抹除操作的初始阶段的预定电平(例如，15V)。然而，在本发明中，设定该字线偏压或该阱偏压的电平，使得在该字线及该阱区之间的电压差会依照在该抹除操作的初始阶段的存储单元抹除率而变化。在随后的抹除操作电压储存步骤(步骤S415)中，将会详细描述设定该偏压的电平的方法。
如果设定抹除操作电压的电平，则在步骤S409中，在根据地址信号所选择的区块上执行抹除操作。在抹除操作完成之后，在步骤S411中判定被包括在所选择区块中的存储单元是否被正常地抹除。如果在步骤S411中的判定结果为存在未被正常抹除的存储单元，则再次执行该抹除操作。在再次执行该抹除操作之前，在步骤S413中改变该抹除操作电压(例如，字线偏压或者阱偏压)的电平。
例如，在进行该ISPE法的抹除操作的情况下，可提升阱偏压的电平，或者在进行该DSPE法的抹除操作的情况下，可降低字线偏压的电平，或者在使用该ISPE法以及该DSPE法的组合来执行该抹除操作的情况下，可提升阱偏压的电平并且可降低字线偏压的电平。
详细而言，在该ISPE法的抹除操作中最初施加15V的阱偏压的情况下，如果存在尚未被正常执行该抹除操作的存储单元，则通过将最初施加的阱偏压提升预定电压(例如，0.5V)，来再次执行抹除操作及抹除验证操作。根据抹除验证结果来提升阱偏压直到抹除所有存储单元，且阱偏压可被提升到15V到20V。在此情况下，将该阱偏压提升0.1V到1.5V的范围内的预定电压。因此，将该字线及该阱区之间的电压差增加与阱偏压的电压变化量一样多(在0.1V到1.5V的范围内)。在此情况下，依照单元尺寸、工艺特性和/或测试结果值，阱偏压的变化程度会有所不同。
在DSPE法的抹除操作中，若存在有尚未被正常执行该抹除操作的存储单元，则将最初施加的字线偏压降低0.1V到1.5V的范围内的预定电压。依照单元尺寸、工艺特性和/或测试结果值，字线偏压的变化宽度会有所不同。根据抹除验证结果，通过使用该已降低的字线偏压来再次执行该抹除操作及该抹除验证操作，直到抹除所有存储单元。该字线偏压可以降低到5V到0V。此外，在使用负电压的情况下，该字线偏压可以降低到0V到-5V，或者可以从正电压(例如，3V)降低至负电压(例如，-3V)。
在使用ISPE法以及DSPE法两者的抹除操作中，当混合上述方法来降低该字线偏压时，提升该阱偏压。能同时控制该字线偏压和该阱偏压，从而在该字线及该阱区之间的电压差的增加量能与在该ISPE法或该DSPE法中的电压差相同。
如在上述方法中，在抹除操作电压的电平改变后，在步骤S409中再次执行抹除操作。然后在在步骤S411中判定是否已在所有存储单元上正常执行抹除验证操作。
如果作为步骤S411中的判定结果，已在所有存储单元上正常执行该抹除验证操作，则在步骤S415中储存步骤S409、S411和S413中施加的阱偏压的最后电平及字线偏压的最后电平的数据值。通过使用所有被包括在该控制器(参照图3的370)中的内容可寻址存储单元(Cam cell)、电阻、触发器电路、电容、ROM和读出放大器电路，可以储存与该抹除操作电压的电平对应的数据值。此外，可以使用包括在存储单元阵列内的存储单元、标志单元(flag cell)和备用单元(spare cell)，来储存与该抹除操作电压的电平对应的数据值。可以使用AD转换器来储存该抹除操作电压的电平。在此情况中，虽然图中未示出，但可额外包括用以将该抹除操作电压的电平变成数据值的AD转换器。此外，所执行的抹除操作步骤(S409)及抹除验证步骤(S411)的数量可被计数，并且可被储存作为对应于该抹除操作电压的电平的数据值。
在上述储存的抹除操作电压的电平变成在新的抹除操作中最初施加的抹除操作电压，该新的抹除操作以ISPE法、DSPE法或者两者的组合而被执行。即，即使在该抹除电压设定步骤(S407)中，也是根据以任何方式储存的抹除操作电压的电平，来设定该第一抹除操作电压的电平。
在以存储单元区块为单位来储存该抹除操作电压的电平的情况下，该控制器(参照图3中的370)控制该高电压产生器(参照图3中的330)及该阱偏压产生器360，来施加一个电平的抹除操作电压，其响应该地址信号而被储存在对应的存储单元区块中。
在存储单元阵列中，可能会有具备最快抹除率的存储单元以及具备最慢抹除率的存储单元。在此情况中，由于在具备最快抹除率的存储单元及具备最慢抹除率的存储单元之间的阈值电压差异增加，阈值电压分布会变宽。因此，为了使该阈值电压分布变窄，可在步骤S417中执行编程后(post program)操作。如果执行编程后操作，则具备最快抹除率的存储单元的阈值电压会提升得比具备最慢抹除率的存储单元要快。因此，可以使该存储单元的阈值电压分布变窄。
同时，前面已描述在执行该编程后操作的步骤(S417)以前，执行储存该抹除操作电压的步骤(S415)。然而，应注意的是可以在执行该编程后操作的步骤(S417)以后，执行储存该抹除操作电压的步骤(S415)。
虽然图中未示出，但在另一个存储单元区块被抹除的情况下，输入另一个地址信号，并且再次执行步骤S401至S417。
以下将详细描述根据本发明的一实施例的上述抹除方法。该抹除操作并非总是以恒定抹除操作电压开始的，而是以在先前抹除操作中由此正常抹除所有存储单元的抹除操作电压来开始。因此，如果当该阱偏压使用以1V为单位、从15V至20V的范围且在先前抹除操作中施加17V的阱偏压时，所有存储单元被正常抹除，则在随后的抹除操作中最初施加17V的阱偏压并且使用从17V到20V的范围。因此，由于阱偏压的变化降低，可缩短抹除操作时间。因此，即使在改变字线偏压的DSPE法的抹除操作或使用ISPE法及DSPE法的组合的抹除操作中，也能获得相同优点。
此外，因为能减少该抹除操作电压中的变化范围，所以也可以减少了该抹除操作电压的变化宽度。即，以1V改变的阱偏压能够以0.5V来改变，所以对存储单元所施加的应力(stress)较少。例如，若施加17.2V的阱偏压就能抹除该存储单元，当该抹除电压是以1V增加时，则会对该存储单元施加0.8V的多余电压以抹除它们。不过，若该抹除电压是以0.5V增加时，则施加的多余电压就只有0.3V。这可减少施加于存储单元的应力。
应注意的是，如以上范例所示的电压条件会随着存储单元的尺寸、构成存储单元的各层的类型、及/或其中产生的高电压电平而改变。
尤其，上面描述了以区块为单位来储存在抹除操作中所施加的与最低字线偏压或最高阱偏压的电平对应的数据。然而，能以包括多个区块的平面为单位来储存数据。
更详细而言，储存与(在该平面中所包括的所有区块的抹除操作的)最高阱偏压或者最低字线偏压的电平对应的数据，来表示整个平面。在此情况下，针对每个平面来储存数据。此外，能以芯片为单位来储存数据。另外，可储存与(在该芯片中所包括的所有区块的抹除操作的)最高阱偏压或者最低字线偏压的电平对应的数据，来表示整个芯片。在此情况下，能针对每个芯片来储存一个数据。根据所储存的数据，以与在平面或芯片所包括的每个区块相同的方式，来决定最初在该抹除操作中施加的该字线偏压或者阱偏压的电平。
如上所述，根据本发明，在逐渐增加在该控制栅极及该阱区之间的电压差的同时，并行于抹除验证操作而执行该ISPE法或者DSPE法的抹除操作，储存当正常抹除所有存储单元时在该控制栅极及该阱区之间的电压差，并且通过将该已储存的电压差设定为后续抹除操作的第一电压差，来执行该ISPE法或者DSPE法的抹除操作。因此，在缩短抹除操作时间的同时，可改善存储单元的抹除特性(E/W循环特性)。
尤其是，能改善具有慢抹除率的存储单元的抹除特性，且因此能改善具有快编程率的存储单元的编程特性。换言之，在图1中，当重复执行抹除操作以及编程操作达数千次时，抹除率会变慢。在此情况下，能使在该编程操作以后阈值电压变得比目标电压高的现象最小化。困于该氧化层内的电子会导致此较高的目标电压，其造成编程率比正常时要高。
虽然已以数个实施例来说明本发明，但应理解到只要不背离如权利要求书所规范的发明精神或范围，本领域技术人员能够进行各种改变及修改。

Claims (36)

1.一种闪存器件，其包括：
多个存储单元区块，每个存储单元区块包括连接于多个字线的多个存储单元；
电压产生器，被配置成对被选择来进行抹除操作的存储单元区块施加抹除电压，并且如果抹除操作的尝试不成功则改变抹除电压的电平；以及
控制器，被配置成控制该电压产生器以对被选择来进行第二抹除操作的存储单元区块施加第二抹除电压，该第二抹除电压对应于在第二抹除操作之前成功完成第一抹除操作中使用的第一抹除电压，第二抹除电压是在该第二抹除操作的第一抹除尝试中使用的抹除电压，
其中，所述第一抹除电压以第一电压来改变，并且第二抹除电压以小于第一电压的第二电压来改变。
2.如权利要求1所述的闪存器件，其中，进一步包含：
X译码器，其根据地址信号来产生区块选择信号，用以选择多个存储单元区块其中之一；以及
开关单元，其响应该区块选择信号来将该抹除电压传送至该被选择的存储单元区块。
3.如权利要求1所述的闪存器件，其中，该电压产生器包含：
高电压产生器，其施加字线偏压至各字线；以及
阱偏压产生器，其施加阱偏压至该被选择的存储单元区块的阱区。
4.如权利要求1所述的闪存器件，其中，该控制器储存成功完成抹除操作的抹除电压的信息，使得随后的抹除操作能以对应该已储存的抹除电压的抹除电压而开始。
5.一种闪存器件的抹除方法，该方法包含：
执行多个第一抹除尝试，用以完成第一抹除操作来抹除第一存储单元区块，其中在未抹除该第一存储单元区块中的所有存储单元的每个第一抹除尝试以后，以第一电压来改变第一抹除电压；
储存用于在第一抹除操作期间成功抹除所述第一存储单元区块的所有存储单元的第一抹除电压的信息；以及
使用与所储存的第一抹除电压初始相等的第二抹除电压，执行多个第二抹除尝试，以完成第二抹除操作来抹除第二存储单元区块，其中在未抹除该第二存储单元区块中的所有存储单元的每个第二抹除尝试以后，以小于第一电压的第二电压来改变第二抹除电压，该第二抹除操作是在该第一抹除操作以后执行的。
6.如权利要求5所述的抹除方法，其中，该第一抹除操作及该第二抹除操作使用增量步阶脉冲抹除ISPE法，其在未成功进行该抹除操作的每个抹除尝试以后，增加抹除电压。
7.如权利要求6所述的抹除方法，其中，该第一抹除电压及该第二抹除电压是施加于该存储单元区块的阱区的电压。
8.如权利要求7所述的抹除方法，其中，根据该ISPE法，抹除电压在范围15V到20V之内变化。
9.如权利要求8所述的抹除方法，其中，在未成功抹除被选择用以进行该抹除操作的存储单元区块的每个抹除尝试以后，将抹除电压改变0.1V到1.5V的量。
10.如权利要求5所述的抹除方法，其中，该第一抹除操作及该第二抹除操作使用减量步阶脉冲抹除(DSPE)法，其在未成功进行该抹除操作的每个抹除尝试以后，减少抹除电压。
11.如权利要求10所述的抹除方法，其中，该第一抹除电压及该第二抹除电压是施加于与该被选择的存储单元区块相关的字线的电压。
12.如权利要求11所述的抹除方法，其中，在未成功抹除被选择用以进行该抹除操作的存储单元区块的每个抹除尝试以后，将抹除电压改变既定电压量，该既定电压量在5V到0V、0V到-5V或3V到-3V的范围内。
13.如权利要求11所述的抹除方法，其中，在未成功抹除被选择用以进行该抹除操作的存储单元区块的每个抹除尝试以后，将抹除电压改变0.1V到1.5V的量。
14.如权利要求5所述的抹除方法，其中，当改变该第一抹除电压及该第二抹除电压时，执行该第一抹除操作及该第二抹除操作，使得在字线及阱区之间的电压差增加。
15.如权利要求14所述的抹除方法，其中，通过减少施加于该字线的偏压及提升施加于该阱区的偏压，来改变该第一抹除电压及该第二抹除电压。
16.如权利要求14所述的抹除方法，其中，以0.1V到1.5V的电压量改变该字线及该阱区之间的电压差。
17.如权利要求5所述的抹除方法，其中，该第一抹除操作或该第二抹除操作包含：
输入用以抹除该存储单元区块的抹除命令信号；
输入用以选择该存储单元区块的地址信号；
使用储存的关于用于已成功完成的先前抹除操作的抹除电压的信息，来设定欲在抹除操作中施加的抹除电压；
施加来自该设定步骤的抹除电压，以降低该存储单元的阈值电压；
检测该存储单元的阈值电压；以及
根据该阈值电压的检测结果来改变施加的抹除电压，
其中，通过改变该施加的抹除电压来降低该存储单元的阈值电压，直到根据该阈值电压的检测结果成功抹除该存储单元区块。
18.如权利要求17所述的抹除方法，其中，改变所施加的抹除电压，使得在与该存储单元区块相关的字线和存储单元区块的阱区之间的电压差增加。
19.如权利要求18所述的抹除方法，其中，还包含在该设定步骤之前，执行该存储单元区块的预编程操作。
20.如权利要求18所述的抹除方法，其中，更包含在已抹除该存储单元区块之后，执行该存储单元区块的编程后操作。
21.一种闪存器件的抹除方法，该方法包含：
设定当抹除操作开始时欲施加的抹除操作电压的电平；
执行该抹除操作，同时改变该抹除操作电压的电平，直到抹除第一存储单元区块的所有存储单元；
存储用于在所述抹除操作期间成功抹除所述第一存储单元区块的所有存储单元的第一抹除电压的电平；
将当第二存储单元区块的新抹除操作开始时欲施加的新的抹除操作电压的电平设定为所述第一抹除电压的电平；以及
执行该新的抹除操作，同时改变该新抹除操作电压的电平，直到抹除所述第二存储单元区块中的所有存储单元，
其中，所述抹除操作电压以第一电压来改变，并且所述新抹除操作电压以小于第一电压的第二电压来改变。
22.如权利要求21所述的抹除方法，其中，该抹除操作及该新的抹除操作使用增量步阶脉冲抹除(ISPE)法。
23.如权利要求22所述的抹除方法，其中，该抹除操作电压及该新的抹除操作电压被施加于该存储单元区块的阱区。
24.如权利要求23所述的抹除方法，其中，该抹除操作电压及该新的抹除操作电压在15V到20V的范围中改变。
25.如权利要求24所述的抹除方法，其中，在未成功抹除被选择用以进行该抹除操作的存储单元区块的每个抹除尝试以后，将该抹除操作电压及该新的抹除操作电压改变0.1V到1.5V的量。
26.如权利要求21所述的抹除方法，其中，以减量步阶脉冲抹除(DSPE)法执行该抹除操作及该新的抹除操作。
27.如权利要求26所述的抹除方法，其中，该抹除操作电压及该新的抹除操作电压被施加于与该存储单元区块相关的字线。
28.如权利要求27所述的抹除方法，其中，该抹除操作电压及该新的抹除操作电压在5V到0V、0V到-5V、或者3V到-3V的范围中改变。
29.如权利要求27所述的抹除方法，其中，以0.1V到1.5V的量改变该抹除操作电压及该新的抹除操作电压。
30.如权利要求21所述的抹除方法，其中，执行该抹除操作及该新的抹除操作，同时改变该抹除操作电压的电平及该新的抹除操作电压的电平，使得在字线及阱区之间的电压差增加。
31.如权利要求30所述的抹除方法，其中，通过减少施加于该字线的偏压及提升施加于该阱区的偏压，来改变该抹除操作电压的电平及该新的抹除操作电压的电平。
32.如权利要求30所述的抹除方法，其中，以0.1V到1.5V的量改变在该字线及该阱区之间的电压差。
33.如权利要求21所述的抹除方法，其中，该抹除操作或该新的抹除操作包含执行以下步骤：
输入用以抹除该存储单元区块的抹除命令信号；
输入用以选择该存储单元区块的地址信号；
设定将会首先被施加于该存储单元区块的该抹除操作电压的电平或该新的抹除操作电压的电平；
施加该抹除操作电压或该新的抹除操作电压，以降低该存储单元的阈值电压；
检测该存储单元的阈值电压；以及
根据该检测步骤的结果，来改变该抹除操作电压的电平或该新的抹除操作电压的电平，
其中，通过改变该抹除操作电压的电平或该新的抹除操作电压的电平来降低该存储单元的阈值电压，直到根据该检测步骤的结果而判定该存储单元区块已被成功抹除。
34.如权利要求33所述的抹除方法，其中，改变该抹除操作电压的电平及该新的抹除操作电压的电平，使得在与该存储单元区块相关的字线及存储单元区块的阱区之间的电压差增加。
35.如权利要求34所述的抹除方法，其中，还包含在该设定步骤之前，执行该存储单元区块的预编程操作。
36.如权利要求34所述的抹除方法，其中，还包含在正常地完成该存储单元区块的抹除操作以后，执行该存储单元区块的编程后操作。
CN2007101485372A 2007-03-27 2007-08-29 闪存器件及其抹除方法 Expired - Fee Related CN101276646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0029616 2007-03-27
KR1020070029616A KR100843037B1 (ko) 2007-03-27 2007-03-27 플래시 메모리 장치 및 이의 소거 방법

Publications (2)

Publication Number Publication Date
CN101276646A CN101276646A (zh) 2008-10-01
CN101276646B true CN101276646B (zh) 2012-08-22

Family

ID=39719642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101485372A Expired - Fee Related CN101276646B (zh) 2007-03-27 2007-08-29 闪存器件及其抹除方法

Country Status (6)

Country Link
US (1) US7808829B2 (zh)
JP (1) JP2008243347A (zh)
KR (1) KR100843037B1 (zh)
CN (1) CN101276646B (zh)
DE (1) DE102007026511A1 (zh)
TW (1) TWI354292B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506336B1 (ko) 2008-10-10 2015-03-27 삼성전자주식회사 산화막 복구 기능을 갖는 비휘발성 메모리 장치 그리고 그것의 블록 관리 방법
KR20100097964A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법
TWI419167B (zh) * 2009-06-17 2013-12-11 Acer Inc 抹除非揮發性記憶體之方法
KR101596826B1 (ko) * 2009-10-26 2016-02-23 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법
US9293194B2 (en) 2011-01-27 2016-03-22 Apple Inc. Programming and erasure schemes for analog memory cells
US9009547B2 (en) 2011-01-27 2015-04-14 Apple Inc. Advanced programming verification schemes for analog memory cells
KR20120096212A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법
KR101787612B1 (ko) * 2011-07-12 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
US8705283B2 (en) * 2011-07-13 2014-04-22 Vincenzo Ferragina Erase techniques and circuits therefor for non-volatile memory devices
US8488382B1 (en) * 2011-12-21 2013-07-16 Sandisk Technologies Inc. Erase inhibit for 3D non-volatile memory
CN103198853B (zh) * 2012-01-10 2016-06-22 宜扬科技股份有限公司 半导体装置及其加速抹除验证程序的方法
CN104067348B (zh) * 2012-01-24 2017-04-05 苹果公司 用于模拟存储器单元的编程及擦除方案
US8713406B2 (en) 2012-04-30 2014-04-29 Freescale Semiconductor, Inc. Erasing a non-volatile memory (NVM) system having error correction code (ECC)
KR20140002153A (ko) * 2012-06-28 2014-01-08 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US9225356B2 (en) 2012-11-12 2015-12-29 Freescale Semiconductor, Inc. Programming a non-volatile memory (NVM) system having error correction code (ECC)
KR20160039486A (ko) * 2014-10-01 2016-04-11 에스케이하이닉스 주식회사 반도체 장치
KR20160112450A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 테스트 시스템
CN106205706B (zh) * 2015-04-30 2019-09-27 旺宏电子股份有限公司 存储器装置与其相关的抹除方法
KR102291309B1 (ko) 2015-05-20 2021-08-20 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102348092B1 (ko) 2015-09-14 2022-01-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102384959B1 (ko) * 2015-10-30 2022-04-11 에스케이하이닉스 주식회사 저장 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN106898380A (zh) * 2015-12-17 2017-06-27 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
JP6103664B1 (ja) * 2016-02-18 2017-03-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR102606497B1 (ko) * 2016-06-27 2023-11-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 소거 방법
CN113450856A (zh) 2020-03-24 2021-09-28 西部数据技术公司 存储器设备及其操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614693B1 (en) * 2002-03-19 2003-09-02 Taiwan Semiconductor Manufacturing Company Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM
KR20070002411A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 프로그램 속도를 향상시키는 ｉｓｐｐ 방식을 이용한플래시 메모리 장치의 프로그램 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158777A (ja) * 1987-12-15 1989-06-21 Sony Corp フローティングゲート型不揮発性メモリ
JPH05234385A (ja) * 1992-02-21 1993-09-10 Citizen Watch Co Ltd 半導体不揮発性記憶装置とその消去書き込み方法
JPH06176587A (ja) * 1992-12-01 1994-06-24 Sharp Corp Ｅｅｐｒｏｍの消去書き込み方法
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
JPH08115597A (ja) * 1994-10-17 1996-05-07 Mitsubishi Electric Corp 半導体ディスク装置
US5680350A (en) * 1994-12-14 1997-10-21 Micron Technology, Inc. Method for narrowing threshold voltage distribution in a block erased flash memory array
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
DE19542029C1 (de) * 1995-11-10 1997-04-10 Siemens Ag Verfahren zum selbsttätigen Ermitteln der nötigen Hochspannung zum Programmieren/Löschen eines EEPROMs
JP3184082B2 (ja) * 1995-11-24 2001-07-09 日本電気株式会社 不揮発性半導体記憶装置
JP4157189B2 (ja) * 1997-05-14 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
JP4068194B2 (ja) * 1997-10-03 2008-03-26 沖電気工業株式会社 Ｍｏｓトランジスタおよびｍｏｓトランジスタの電位制御方法
JP4434405B2 (ja) * 2000-01-27 2010-03-17 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2002008381A (ja) * 2000-06-21 2002-01-11 Seiko Epson Corp 半導体装置
JP2002157890A (ja) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
JP4071967B2 (ja) * 2002-01-17 2008-04-02 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ消去方法
TWI292914B (zh) 2002-01-17 2008-01-21 Macronix Int Co Ltd
KR100550789B1 (ko) * 2002-07-18 2006-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
JP2004171686A (ja) 2002-11-20 2004-06-17 Renesas Technology Corp 不揮発性半導体記憶装置およびそのデータ消去方法
KR100475119B1 (ko) * 2002-11-26 2005-03-10 삼성전자주식회사 Ｓｏｎｏｓ 셀이 채용된 ｎｏｒ 형 플래시 메모리 소자의동작 방법
JP4256736B2 (ja) * 2003-07-08 2009-04-22 シャープ株式会社 不揮発性半導体記憶装置及びその消去方法
WO2005020894A2 (en) 2003-08-22 2005-03-10 Activbiotics, Inc. Rifamycin analogs and uses thereof
JP4153856B2 (ja) * 2003-09-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
KR100635203B1 (ko) * 2004-05-14 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 장치 및 그 구동 방법
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
JP2005276428A (ja) * 2005-04-11 2005-10-06 Toshiba Corp 不揮発性半導体記憶装置
KR100749736B1 (ko) 2005-06-13 2007-08-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
KR100706797B1 (ko) * 2005-08-23 2007-04-12 삼성전자주식회사 각각의 워드 라인에 다른 레벨의 소거 전압을 인가하는낸드 플래시 메모리 장치
KR100744014B1 (ko) 2006-07-31 2007-07-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법
US7319615B1 (en) 2006-08-02 2008-01-15 Spansion Llc Ramp gate erase for dual bit flash memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614693B1 (en) * 2002-03-19 2003-09-02 Taiwan Semiconductor Manufacturing Company Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM
KR20070002411A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 프로그램 속도를 향상시키는 ｉｓｐｐ 방식을 이용한플래시 메모리 장치의 프로그램 방법

Also Published As

Publication number Publication date
JP2008243347A (ja) 2008-10-09
TW200839772A (en) 2008-10-01
US20080239828A1 (en) 2008-10-02
US7808829B2 (en) 2010-10-05
CN101276646A (zh) 2008-10-01
TWI354292B (en) 2011-12-11
DE102007026511A1 (de) 2008-10-02
KR100843037B1 (ko) 2008-07-01

Similar Documents

Publication Publication Date Title
CN101276646B (zh) 闪存器件及其抹除方法
US9928915B2 (en) Non-volatile semiconductor storage device
EP1894206B1 (en) Memory block erasing in a flash memory device
US8811089B2 (en) Nonvolatile semiconductor memory device
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
US9183937B2 (en) Method and apparatus for the erase suspend operation
CN101354921A (zh) 非易失存储器设备编程选择晶体管以及对其编程的方法
US20100124121A1 (en) Method of erasing flash memory device
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
CN102262903A (zh) 非易失性存储器件的编程方法
JP2002230981A (ja) 不揮発性半導体メモリ装置およびその消去方法
CN103578557B (zh) 非易失性半导体存储装置及其读出方法
KR101029654B1 (ko) 불휘발성 메모리 소자의 동작 방법
JP5327900B2 (ja) 不揮発性メモリアレイを有する電子デバイスの使用方法
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
JP6240044B2 (ja) 不揮発性半導体記憶装置及びその動作方法
TWI829321B (zh) 半導體裝置及反及型快閃記憶體的抹除方法
CN104750584B (zh) 半导体存储装置和系统启动方法
KR20090098442A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20090120678A (ko) 불휘발성 메모리 소자 및 그 소거 방법
KR20110119329A (ko) 반도체 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20140829

EXPY Termination of patent right or utility model