KR20090120678A - 불휘발성 메모리 소자 및 그 소거 방법 - Google Patents

불휘발성 메모리 소자 및 그 소거 방법 Download PDF

Info

Publication number
KR20090120678A
KR20090120678A KR1020080046605A KR20080046605A KR20090120678A KR 20090120678 A KR20090120678 A KR 20090120678A KR 1020080046605 A KR1020080046605 A KR 1020080046605A KR 20080046605 A KR20080046605 A KR 20080046605A KR 20090120678 A KR20090120678 A KR 20090120678A
Authority
KR
South Korea
Prior art keywords
voltage
erase
data
erasing
memory
Prior art date
Application number
KR1020080046605A
Other languages
English (en)
Other versions
KR100954950B1 (ko
Inventor
정병관
임상오
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080046605A priority Critical patent/KR100954950B1/ko
Publication of KR20090120678A publication Critical patent/KR20090120678A/ko
Application granted granted Critical
Publication of KR100954950B1 publication Critical patent/KR100954950B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 소거에 관한 것으로, 메모리 블록의 모든 메모리 셀들을 프로그램하여 제 1 검증 전압 이상의 문턱전압을 갖도록 만드는 단계; 상기 메모리 블록을 제 1 전압을 이용하여 제 1 시간동안 소거하고, 제 2 검증전압을 이용하여 그 결과를 독출 하는 제 1 소거 단계; 상기 제 1 소거 단계에서 독출된 결과 데이터들 중, 제 1 데이터의 개수를 카운팅 하는 단계; 상기 카운팅된 제 1 데이터의 개수에 따른 소거 전압을 설정하는 단계; 및 상기 설정된 소거 전압을 이용하여 상기 메모리 블록을 소거하고 제 3 검증전압을 이용한 소거 검증을 하는 제 2 소거 단계를 포함한다.
소거, 소거전압, 프리 소거

Description

불휘발성 메모리 소자 및 그 소거 방법{Non volatile memory device and method of erasing the same}
본 발명은 불휘발성 메모리 소자의 소거에 관한 것으로, 메모리 셀의 소거 프로그램 사이클 진행에 따른 메모리 셀 상태를 확인하여 소거 전압을 변경 적용할 수 있는 불휘발성 메모리 소자 및 그 소거 방법에 관한 것이다.
불휘발성 메모리 소자의 메모리 셀 어레이는 비트라인(Bit Line; BL) 및 셀 소오스 라인(Cell Source Line; CSL)사이에서 메모리 셀이 직렬 접속된 구조로 이루어진다. 또한, 낸드 플래시 메모리 장치는 메모리 셀을 비트라인(BL) 및 셀 소오스 라인(CSL)과 전기적으로 접속시키기 위하여 드레인 선택 라인(Drain Selective Line; DSL) 및 소오스 선택 라인(Source Selective Line; SSL) 이라는 두 개의 트랜지스터가 접속된다.
상기한 불휘발성 메모리 장치의 메모리 셀은 컨트롤 게이트 또는 기판(또는 bulk, PWELL)에 인가되는 전압에 따라 플로팅 게이트 사이에서 터널 산화막을 통한 F-N(Fowler-Nordheim tunneling)이 발생되어 데이터 프로그램(program)과 소거(erase) 동작이 이루어진다.
불휘발성 메모리 소자는 다수의 메모리 셀들로 구성되는 메모리 블록이 여러 개 포함된다. 상기 메모리 블록의 단위로 소거 동작을 수행한다. 상기 메모리 블록 소거를 한 후에, 하드 소거 검증을 하고, 소프트 프로그램 및 검증을 하여 메모리 셀들의 문턱전압이 0V 이하이면서 0V 에 가깝게 만든다.
한편, 플래시 장치의 프로그램과 소거 동작은 일정한 전압 조건하에서 반복적으로 수행된다. 이러한 반복적인 프로그램 및 소거 동작에 의해 터널 산화막이 열화되어 프로그램과 소거 문턱전압이 변동(shift)하는 현상이 발생된다. 또한 소거 동작은 메모리 블록 단위로 수행되기 때문에 같은 메모리 셀 어레이에 속해 있는 메모리 블록이라도 각각 소거되는 속도의 차이로 인해서 특정 메모리 블록의 에러가 발생될 수 있다. 이를 피하기 위해서 소거시에 속도가 가장 느린 메모리 블록을 기준으로 소거 전압과 시간을 결정하게 된다.
일반적으로 불휘발성 메모리 소자의 메모리 셀들은 소거 프로그램 사이클이 반복됨에 따라 소거(Erase)가 되기 쉬운 성질을 갖는다. 따라서 처음에 설정된 소거 전압으로 계속해서 메모리 블록을 소거하면 메모리 셀들의 문턱전압이 0V 이하로 변경되는 정도가 커져서 소프트 프로그램과 검증 시간이 오래 걸리게 되고 이로 인해 전체 소거 시간이 길어진다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리소자의 소거 프로그램 사이클 횟수에 따라 변경되는 메모리 셀의 문턱전압 변경 정도를 확인하여 소거 진행시의 시작 전압을 조절할 수 있는 불휘발성 메모리 소자 및 그 소거 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 다수의 메모리 셀을 포함하는 메모리 블록들을 포함하는 메모리 셀 어레이; 선택된 메모리 블록의 소거 동작을 수행하기 전에 제 1 전압으로 임의의 시간동안 제 1 소거를 수행하고, 그 결과를 제 1 검증전압으로 독출하여 그 결과를 저장하는 페이지 버퍼들을 포함하는 페이지 버퍼부; 상기 페이지 버퍼에 저장된 결과 데이터들 중 논리적으로 '1' 상태 또는 '0' 상태인 데이터의 개수를 카운팅하는 카운터; 및 상기 카운터가 카운팅한 데이터의 개수에 따라 소거 전압을 설정하고, 상기 설정된 소거 전압을 이용하여 상기 메모리 블록의 제 2 소거 및 소거 검증을 수행하도록 제어하는 제어부를 포함한다.
상기 제어부는 상기 데이터가 '0'인 경우, 상기 데이터의 개수가 많을수록 소거 전압을 작게 설정하는 것을 특징으로 한다.
상기 제어부는 상기 데이터가 '1'인 경우, 상기 데이터의 개수가 많을수록 소거 전압을 크게 설정하는 것을 특징으로 한다.
상기 제어부는, 상기 데이터의 개수에 따른 소거전압 정보를 저장하는 저장부를 포함하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 소거 방법은,
메모리 블록의 모든 메모리 셀들을 프로그램하여 제 1 검증 전압 이상의 문턱전압을 갖도록 만드는 단계; 상기 메모리 블록을 제 1 전압을 이용하여 임의의 시간동안 소거하고, 제 2 검증전압을 이용하여 그 결과를 독출하는 제 1 소거 단계; 상기 제 1 소거 단계에서 독출된 결과 데이터들 중, 논리적으로 '1' 상태 또는 '0' 상태인 데이터의 개수를 카운팅하는 단계; 상기 카운팅된 데이터의 개수에 따른 소거 전압을 설정하는 단계; 및 상기 설정된 소거 전압을 이용하여 상기 메모리 블록을 소거하고 제 3 검증전압을 이용한 소거 검증을 하는 제 2 소거 단계를 포함한다.
상기 제 2 검증전압은 제 1 검증전압보다 낮고, 제 3 검증전압 보다 높은 전압레벨인 것을 특징으로 한다.
상기 데이터가 '0'인 경우, 상기 데이터의 카운팅 결과가 클수록 소거 전압을 낮은 전압 레벨로 설정하고, 상기 데이터가 '1'인 경우, 상기 데이터의 카운팅 결과가 클수록 소거 전압을 높은 전압 레벨로 설정하는 것을 특징으로 한다.
상기 제 2 소거단계에서 상기 제 3 검증전압에 의한 소거 패스가 될 때까지 설정된 소거 전압을 스텝 전압만큼 높여서 소거를 수행하는 것을 특징으로 한다.
상기 제 2 소거단계를 수행한 후, 소프트 프로그램 및 소프트 검증을 수행하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 소거 방법에 관한 것으로, 예비 소거 동작에 의해 메모리 셀들의 문턱전압 이동 정도를 확인하여 그 확인 정도에 따라 실제 소거시의 소거전압 레벨을 조절함으로써 소거 프로그램 사이클이 진행되어도 소거 시간의 변경을 줄여서 전체 동작시간의 영향을 줄인다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 1a를 참조하면, 불휘발성 메모리 소자인 플래시 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 전압 제공부(150), 제어부(160) 및 카운터(170)를 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 셀이 비트라인과 워드라인으로 연결되어 구성되는 메모리 블록을 복수개 포함한다. 페이지 버퍼부(120)는 한 쌍의 비트라인에 연결되어 프로그램할 데이터를 임시 저장하여 비트라인으로 제공하거나, 저장된 데이터를 독출하기 위한 페이지 버퍼 회로(121)들을 포함한다.
Y 디코더(130)는 입력 어드레스에 따라 제어부(160)의 제어 신호를 입력받아 상기 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, X 디코더(140)는 입력 어드레스에 따라 메모리 셀 어레이(110)의 워드라인을 선택한다.
전압 제공부(150)는 제어부(160)의 제어에 따라 프로그램 전압, 패스 전압, 소거 전압 등의 동작 전압을 생성한다. 제어부(160)는 전체 동작을 제어한다.
상기 제어부(160)는 카운터(170)가 카운팅하는 '0' 데이터의 개수에 따라서 소거 전압을 설정하는데, '0'데이터 개수에 따라 설정되는 소거 전압 정보를 저장하기 위한 저장부(161)를 포함한다.
카운터(170)는 페이지 버퍼부(120)의 페이지 버퍼 회로(121)에 연결되어 메모리 셀에서 독출된 데이터들 중에서 '0'데이터만을 카운팅하고, 그 결과를 제어부(160)에 제공한다. 상기 카운팅하는 '0'데이터를 대신하여 '1'을 카운팅하는 것도 설정에 따라서 가능하나 본 발명의 실시 예에서는 '0'데이터의 개수를 세는 것으로 한다.
상기 메모리 셀 어레이(110)와 페이지 버퍼부(120)의 연결 관계와, 메모리 셀의 구성을 상세히 설명하면 다음과 같다.
도 1b는 도1a의 메모리 셀 어레이의 회로도이다.
도 1b를 참조하면, 메모리 셀 어레이(110)는 다수의 메모리 블록(BK)을 포함한다. 각각의 메모리 블록(BK)은 다수의 셀 스트링을 포함한다.
상기 셀 스트링은 드레인 선택 트랜지스터(Drain Select Transistor; DST)와 소오스 선택 트랜지스터(Source Select Transistor; SST) 및 다수의 메모리 셀들을 포함하는데, 드레인 선택 트랜지스터와 소오스 선택 트랜지스터의 사이에 다수의 메모리 셀들이 직렬로 연결된다.
셀 스트링들의 드레인 선택 트랜지스터(DST)들의 게이트는 드레인 선택 라인(Drain Select Line; DSL)에 공통 연결되고, 소오스 선택 트랜지스터(SST)들의 게이트는 소오스 선택 라인(Source Select Line; SSL)에 공통 연결된다.
그리고 셀 스트링에는 일반적으로 32개의 메모리 셀들이 연결되는데, 소오스 선택 트랜지스터에 인접한 제 1 메모리 셀들의 게이트에는 제 1 워드라인(WL<0>)이 연결되고, 드레인 선택 트랜지스터에 인접한 제 32 메모리 셀들의 게이트에는 제 32 워드라인(WL<31>)이 연결된다. 다른 메모리 셀들도 제 2 내지 제 30 워드라인(WL<1> 내지 WL<30>)에 연결된다.
또한 드레인 선택 트랜지스터(DST)의 드레인에는 비트라인이 되고, 소오스 선택 트랜지스터(SST)들의 소오스는 공통 소오스 라인(Global Source Line; GL)에 연결된다.
그리고 비트라인은 이븐 비트라인(BLe)과 오드 비트라인(BLo)으로 나누어 번갈아가면서 동작하도록 한다. 이는 비트라인 간에 인접하여 동작을 할 때 간섭현상이 일어나기 때문이다.
상기 이븐 비트라인(BLe)과 오드 비트라인(BLo) 쌍마다 페이지 버퍼(121)가 연결된다. 상기 페이지 버퍼(121)들은 데이터 출력 노드가 카운터(170)와 Y 디코더(130)에서 제공하는 입출력 경로에 연결된다.
카운터(170)는 미리 설정된 옵션에 따라 페이지 버퍼(121)에서 출력되는 '1'데이터 또는 '0'데이터의 개수를 카운팅한다. 본 발명의 실시 예에서는 앞서 언급한 바와 같이 '0' 데이터의 개수를 카운팅한다.
상기와 같은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 소거는 다음과 같이 수행된다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 소거 동작의 순서도이다.
또한, 도 3a 내지 도 3f는 도 2의 동작 설명을 위한 문턱전압 분포를 나타낸 도면이다.
도 2와 도 3a 내지 도 3f를 참조하면, 불휘발성 메모리 소자(100)는 메모리 블록(BK)단위로 소거를 수행하는데 제어부(160)에서 소거 명령과, 메모리 블록의 주소정보 및 실행명령을 입력받으면 해당 메모리 블록(BK)의 소거가 진행된다.
이때 도 3a 및 도 3b와 같이 선택된 메모리 블록의 메모리 셀들의 문턱전압이 최고 레벨이 되도록 프로그램을 우선적으로 수행한다(S201).
즉, 도 3a에 나타난 바와 같이 메모리 블록의 메모리 셀들은 저장된 데이터에 따라서 일부는 0V 보다 낮은 문턱전압을 갖는 제 1 문턱전압 분포(310)에 포함되고, 다른 메모리 셀들은 프로그램 상태인 제 2 문턱전압 분포(320)에 포함된다.
상기와 같이 문턱전압 분포가 나뉘어 있는 상태에서 소거를 수행하는 경우에, 제 1 문턱전압 분포(310)에 속하는 메모리 셀들은 소거가 너무 많이 되어 문턱전압이 0V 이하로 너무 낮아지고, 제 2 문턱전압 분포(320)에 속하는 메모리 셀들은 상대적으로 0V의 가까이로 문턱전압 분포가 변경되어 전체 메모리 셀들의 문턱 전압 분포가 0V 이하에서 너무 넓게 분포되는 문제가 있다. 따라서 일단 단계 S201과 같이 모든 메모리 셀들을 프로그램한다.
그리고 메모리 셀들을 프로그램한 후의 검증 전압을 제 1 전압(A)으로 프로그램 검증을 하여(S203), 메모리 블록의 메모리 셀들의 문턱전압이 도 3b에 나타난 제 3 문턱전압 분포(330)에 속하게 한다.
메모리 셀들의 문턱전압이 제 3 문턱전압 분포(330)에 속하도록 프로그램한 후에는, 미리 설정한 제 1 소거 전압과, 제 1 소거 시간에 의한 프리-소거 동작을 수행하고(S205), 제 2 전압(B)로 검증을 한다(S207). 상기 제 1 소거전압과 제 1 소거시간은 정상적인 메모리 셀들에게 적용했을 경우에 제 2 전압(B)에 가까운 문턱전압을 갖도록 만들 수 있는 정도의 전압과 시간으로 설정할 수 있다. 또한, 제 1 전압(A) 보다 제 2 전압(B)은 낮은 전압이고, 0V 전압보다는 높은 전압이다.
만약 상기 단계 S207의 검증 결과, 많은 메모리 셀들이 제 2 전압(B)보다 낮은 문턱전압을 갖게 된다면 메모리 블록의 소거가 빠른 메모리 셀들이 많은 것을 의미한다. 즉, 도 3c에 나타난 바와 같이 제 3 문턱전압 분포(330)에서 프리 소거를 수행한 결과 제 4 문턱전압 분포(340)와 같이 문턱전압 분포가 이동한 경우와, 도 3d에 나타난 바와 같이 제 3 문턱전압 분포(330)에서 프리 소거를 수행한 결과 제 5 문턱전압 분포(350)와 같이 문턱전압 분포가 이동한 경우를 비교하면 제 4 문턱전압 분포(340)로 이동한 메모리 셀들이 제 5 문턱전압 분포(350)로 이동한 메모리 셀들에 비하여 소거 속도가 느린 것으로 판단할 수 있다.
상기와 같이 프리 소거 동작에 의해 빠르게 소거가 되는지, 느리게 소거가 되는지를 판단하기 위하여 단계 S207을 수행하여 검증 결과가 저장된 페이지 버퍼(121)에 저장된 데이터들 중 '0'데이터의 숫자를 카운팅하고(S209), 그 결과를 확인한다(S211).
좀 더 상세히 설명하면, 단계 S207을 수행하는 것은, 메모리 셀들에 제 2 전압(B)을 인가한 후, 데이터 독출 동작을 수행하여 페이지 버퍼(121)에 데이터를 래치하는 것을 의미한다.
따라서 카운터(170)가 페이지 버퍼(121)에 래치된 데이터들 중 '0'데이터를 카운팅하면, 도 3c 또는 도 3d에 나타난 제 4 또는 제 5 문턱전압 분포(340, 350)에 속하는 메모리 셀들 중 제 2 전압(B)보다 낮은 문턱전압을 갖는 메모리 셀의 개수를 카운팅하는 것이 된다.
따라서 카운팅한 '0'의 개수가 많다면 메모리 셀의 소거 속도가 빠른 것이고, '0'의 개수가 적다면 메모리 셀이 소거 속도가 느린 것이다.
단계 S211에서 확인한 '0'의 개수에 의해서 실제 소거를 위한 소거 전압이 설정된다(S213).
상기 단계 S213에서 설정하는 '0'의 개수에 따른 소거 전압은 제어부(160)의 저장부(161)에 저장되는데, 다음의 표 1과 같이 저장될 수 있다.
Figure 112008035622404-PAT00001
표 1에서 K 는 '0'데이터를 카운팅한 개수이고, N_1 내지 N_n은 n 개의 레벨에 따라서 임의로 정해지는 개수이다. 예를 들어 N_1=1, N_2=2 등의 방식으로 정의 하거나, N_1=2, N_2=4 등으로 정의하는 것도 가능하다.
그리고 E_1 내지 E_n+1은 K의 개수가 어떤 범위에 속하느냐에 따라서 설정하는 소거 전압의 전압 레벨을 나타낸다. '0'의 개수가 많을수록 메모리 셀의 소거 속도가 빠른 것이므로 소거 전압 레벨은 작게 설정되어야 한다. 따라서 E_1에서 E_n+1로 갈수록 작은 전압으로 설정된다.
만약 카운터(170)가 '1'데이터의 개수를 카운팅하도록 설정한다면, 소거전압은 '1'데이터의 개수가 클수록 크게 설정되어야 한다.
표 1에 의해 '0'의 개수에 따른 소거 전압이 설정된 이후에는, 실제로 메모리 블록의 소거를 수행한다(S215). 이때 소거 동작에서 소거 시작 전압으로 단계 S213에서 설정한 전압(E_1 내지 E_n+1)으로 한다.
소거가 수행된 이후에는 제 3 전압으로 소거 검증을 한다(S217). 본 발명의 실시 예에서는 제 3 전압을 0V로 하여 도 3e와 도 3f에 나타난 바와 같이 소거 속도가 느린 제 4 문턱전압 분포(340)에 속하는 메모리 셀들과 소거 속도가 빠른 제 5 문턱전압 분포(350)에 속하는 메모리 셀들의 소거 수행 결과가 동일하게 제 6 문턱전압 분포(360)로 변경되도록 한다. 이는 각각의 경우에 소거 전압이 다르게 설정되었기 때문에 결과적으로 단계 S215의 소거 수행 결과, 메모리 셀의 문턱전압이 제 6 문턱전압 분포(360)에 속하도록 변경된다.
따라서 소거 프로그램 사이클이 진행되어, 소거 속도가 빨라지는 메모리 블록에 대해서도 소거 전압을 변경하여 소거를 수행하게 되므로 기존의 소거 시간이 동일하게 적용될 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 1b는 도1a의 메모리 셀 어레이의 회로도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 소거 동작의 순서도이다.
도 3a 내지 도 3f는 도 2의 동작 설명을 위한 문턱전압 분포를 나타낸 도면이다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : Y 디코더
140 : X 디코더 150 : 전압 제공부
160 : 제어부 170 : 카운터

Claims (9)

  1. 데이터 저장을 위한 다수의 메모리 셀을 포함하는 메모리 블록들을 포함하는 메모리 셀 어레이;
    선택된 메모리 블록의 소거 동작을 수행하기 전에 제 1 전압으로 임의의 시간동안 제 1 소거를 수행하고, 그 결과를 제 1 검증전압으로 독출하여 그 결과를 저장하는 페이지 버퍼들을 포함하는 페이지 버퍼부;
    상기 페이지 버퍼에 저장된 결과 데이터들 중 논리적으로 '1' 상태 또는 '0' 상태인 데이터의 개수를 카운팅하는 카운터; 및
    상기 카운터가 카운팅한 데이터의 개수에 따라 소거 전압을 설정하고, 상기 설정된 소거 전압을 이용하여 상기 메모리 블록의 제 2 소거 및 소거 검증을 수행하도록 제어하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 제어부는 상기 데이터가 '0'인 경우,
    상기 데이터의 개수가 많을수록 소거 전압을 작게 설정하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 제어부는 상기 데이터가 '1'인 경우,
    상기 데이터의 개수가 많을수록 소거 전압을 크게 설정하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 1항에 있어서,
    상기 제어부는,
    상기 데이터의 개수에 따른 소거전압 정보를 저장하는 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 메모리 블록의 모든 메모리 셀들을 프로그램하여 제 1 검증 전압 이상의 문턱전압을 갖도록 만드는 단계;
    상기 메모리 블록을 제 1 전압을 이용하여 임의의 시간동안 소거하고, 제 2 검증전압을 이용하여 그 결과를 독출하는 제 1 소거 단계;
    상기 제 1 소거 단계에서 독출된 결과 데이터들 중, 논리적으로 '1' 상태 또는 '0' 상태인 데이터의 개수를 카운팅하는 단계;
    상기 카운팅된 데이터의 개수에 따른 소거 전압을 설정하는 단계; 및
    상기 설정된 소거 전압을 이용하여 상기 메모리 블록을 소거하고 제 3 검증전압을 이용한 소거 검증을 하는 제 2 소거 단계
    를 포함하는 불휘발성 메모리 소자의 소거 방법.
  6. 제 5항에 있어서,
    상기 제 2 검증전압은 제 1 검증전압보다 낮고, 제 3 검증전압 보다 높은 전압레벨인 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
  7. 제 5항에 있어서,
    상기 데이터가 '0'인 경우, 상기 데이터의 카운팅 결과가 클수록 소거 전압을 낮은 전압 레벨로 설정하고,
    상기 데이터가 '1'인 경우, 상기 데이터의 카운팅 결과가 클수록 소거 전압을 높은 전압 레벨로 설정하는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
  8. 제 5항에 있어서,
    상기 제 2 소거단계에서 상기 제 3 검증전압에 의한 소거 패스가 될 때까지 설정된 소거 전압을 스텝 전압만큼 높여서 소거를 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
  9. 제 8항에 있어서,
    상기 제 2 소거단계를 수행한 후, 소프트 프로그램 및 소프트 검증을 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
KR1020080046605A 2008-05-20 2008-05-20 불휘발성 메모리 소자 및 그 소거 방법 KR100954950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046605A KR100954950B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 소자 및 그 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046605A KR100954950B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 소자 및 그 소거 방법

Publications (2)

Publication Number Publication Date
KR20090120678A true KR20090120678A (ko) 2009-11-25
KR100954950B1 KR100954950B1 (ko) 2010-04-27

Family

ID=41603881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046605A KR100954950B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 소자 및 그 소거 방법

Country Status (1)

Country Link
KR (1) KR100954950B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020132848A1 (en) * 2018-12-25 2020-07-02 Intel Corporation Reduced‐pass erase verify for nonvolatile storage media

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080030216A (ko) * 2006-09-29 2008-04-04 주식회사 하이닉스반도체 페이지 버퍼 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020132848A1 (en) * 2018-12-25 2020-07-02 Intel Corporation Reduced‐pass erase verify for nonvolatile storage media

Also Published As

Publication number Publication date
KR100954950B1 (ko) 2010-04-27

Similar Documents

Publication Publication Date Title
KR100843037B1 (ko) 플래시 메모리 장치 및 이의 소거 방법
KR100954946B1 (ko) 불휘발성 메모리 소자의 소거 방법
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP4902002B1 (ja) 不揮発性半導体記憶装置
KR101139081B1 (ko) 반도체 메모리 장치 및 그 소거 방법
KR101211840B1 (ko) 반도체 메모리 장치의 프로그램 방법
TWI746844B (zh) 記憶體裝置及其操作方法
KR100953063B1 (ko) 불휘발성 메모리 장치의 소거 방법
KR20120121167A (ko) 반도체 장치 및 이를 이용한 소거 방법
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
JP2010211883A (ja) 不揮発性半導体記憶装置
KR100908562B1 (ko) 불휘발성 메모리 소자의 소거 방법
JP2008269773A (ja) フラッシュメモリ素子の動作方法及びそのための制御回路
JP2010218637A (ja) 半導体記憶装置およびその制御方法
KR101138101B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
JP6102146B2 (ja) 半導体記憶装置
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR100954950B1 (ko) 불휘발성 메모리 소자 및 그 소거 방법
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
KR100938093B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20120005836A (ko) 반도체 메모리 장치 및 그 소거 방법
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee