CN100380626C - 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法 - Google Patents

接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法 Download PDF

Info

Publication number
CN100380626C
CN100380626C CNB2004100396490A CN200410039649A CN100380626C CN 100380626 C CN100380626 C CN 100380626C CN B2004100396490 A CNB2004100396490 A CN B2004100396490A CN 200410039649 A CN200410039649 A CN 200410039649A CN 100380626 C CN100380626 C CN 100380626C
Authority
CN
China
Prior art keywords
mentioned
contact hole
mask parts
mask
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100396490A
Other languages
English (en)
Other versions
CN1531061A (zh
Inventor
佐藤充
汤田坂一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1531061A publication Critical patent/CN1531061A/zh
Application granted granted Critical
Publication of CN100380626C publication Critical patent/CN100380626C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种不使用真空装置形成接触孔的方法，将与多晶硅膜(14)的源极区域(16)、漏极区域(18)及栅电极(34)之上的接触孔形成区域对应的位置的抗蚀剂膜曝光，显影，形成掩模柱(40)。之后，在除去了掩模柱(40)的整个玻璃基板(10)上涂敷液体绝缘材料，形成绝缘层(42)。接着，灰化除去掩模柱(40)，形成可以贯通绝缘层(42)、栅极绝缘膜(26)的第2接触孔(44)、第1接触孔(28)。

Description

接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法
技术领域
本发明涉及形成于半导体装置的层间绝缘膜等上的接触孔的形成方法以及薄膜半导体装置的制造方法、电子器件的制造方法、电子器件。
背景技术
近年来，作为电子器件的半导体装置，为了实现高集成化正在进行布线的多层化。而且，具有多层布线的半导体装置，在通过层间绝缘膜电连接配设的上下布线图案时，是在层间绝缘膜上形成接触孔，通过该接触孔来进行的。以往，接触孔一般如专利文献1所述，如下那样地形成。
首先，在基板上成膜金属等导电材料，并对其进行蚀刻以形成下层布线层。接着，在下层布线层之上形成层间绝缘膜。然后，在层间绝缘膜之上涂敷光致抗蚀剂膜(photo resist)，利用光刻法(photolithography)将其曝光、显影，使对应于接触孔的部分开口以形成抗蚀膜。接下来，将抗蚀膜作为掩模干法蚀刻层间绝缘膜，通过设置贯通了层间绝缘膜的开口，从而形成接触孔。之后，除去抗蚀膜，在层间绝缘膜上形成借助接触孔与下层布线层电连接的上层布线层。
(专利文献1)日本特开2001-267320号公报
如上所述，以往的接触孔是通过在绝缘膜之上涂敷光致抗蚀剂并形成图案，将已形成图案的抗蚀膜作为掩模干法蚀刻绝缘膜，在绝缘膜上设置贯通孔来形成的。因此，以往的接触孔的形成方法，为了干法蚀刻绝缘膜，需要高价的真空装置。而且，由于是使用了真空装置的处理，故在形成接触孔时需要多的时间与工夫及能量，真空装置的保养也不容易。
另外，干法蚀刻时，产生向带电粒子的基板的冲击或基板表面的电荷积蓄等所导致的等离子体损伤(plasma damage)，存在使半导体装置的电特性恶化的问题。再有，干法蚀刻时存在难以充分确保绝缘膜与下层的导电膜的蚀刻中的选择比的问题，存在下层的导电膜被蚀刻，而不能电阻性的电导通的问题。还有，干法蚀刻时也存在光致抗蚀剂硬化，蚀刻后难除去光致抗蚀剂的问题。
发明内容
本发明为了解决上述以往技术的缺点，其目的在于提供一种不使用真空装置来形成接触孔的方法。
为了达成上述目的，本发明的接触孔形成方法，是用来电连接隔着绝缘膜设置的第1导电部与第2导电部的接触孔的形成方法，其特征在于，具有：在上述第1导电部上的接触孔的形成区域上设置掩模部件的掩模形成工序；在除了上述掩模部件之外的整个基板上形成绝缘膜的绝缘膜形成工序；和除去上述掩模部件，在上述绝缘膜上形成贯通孔的掩模部件除去工序。
更具体地说，本发明的接触孔的形成方法，形成用于电连接隔着绝缘膜设置的第1导电部与第2导电部的接触孔，其中，具有：在所述第1导电部的所述接触孔形成区域，使用液滴喷出法涂布液体掩模材料，在基板上形成掩模的掩模形成工序；在除去所述掩模形成工序之后，在所述掩模的整个所述基板上形成所述绝缘膜的绝缘膜形成工序；在所述绝缘膜形成工序之后，除去所述掩模而在所述绝缘膜上形成所述接触孔的接触孔形成工序；在所述接触孔的形成工序之后，在所述接触孔上形成所述第2导电部的第2导电部形成工序。
另外，本发明的另一接触孔的形成方法，形成用于电连接隔着绝缘膜设置的第1导电部与第2导电部的接触孔，其中，具有：在所述第1导电部上的所述接触孔的形成区域，使用液滴喷出法涂布液体掩模材料而在基板上形成掩模的掩模形成工序；对所述掩模进行疏液处理，使所述掩模相对于液体绝缘材料的疏液性提高的疏液处理工序；在所述疏液处理工序之后，在除去所述掩模的整个所述基板上涂布所述液体绝缘材料而形成所述绝缘膜的绝缘膜形成工序；在所述绝缘膜形成工序之后，除去所述掩模而在所述绝缘膜上形成所述接触孔的接触孔形成工序；在所述接触孔上形成所述第2导电部的第2导电部形成工序。
即，本发明在形成接触孔的位置上设置掩模部件，并在其周围形成绝缘膜。之后，由于一旦除去掩模部件，则在绝缘膜上形成贯通孔，故可以将其作为接触孔。因此，根据本发明，为了形成接触孔，没有必要干法蚀刻绝缘膜，不需要高价的真空装置。因此，在可以迅速地进行接触孔的形成的同时，可以节省形成接触孔的工夫与能量，可以降低电子器件的成本。另外，本发明由于不使用干法蚀刻等方法，故不会产生等离子体损伤或光致抗蚀剂硬化等问题。再有，在本发明中，对下层的导电层的暴露是相当于掩模部件(例如光致抗蚀剂)的除去剂，不蚀刻导电层。因此，能形成稳定的接触孔。
掩模形成工序可以具有：在整个上述基板上形成由上述掩模部件构成的掩模部件膜的成膜工序；和除去掩模部件膜的不要部分，只在上述接触孔的形成区域上残留上述掩模部件膜的图案形成工序。
或者，掩模形成工序可以具有：选择性地向上述接触孔的形成区域供给含有掩模形成材料的液体材料的选择涂敷工序；和固化已涂敷的上述液体材料的固化工序。此时，由于不需要除去工序，故可以简化制造过程。而且，选择涂敷工序可以通过使用液滴喷出装置的液滴喷出法进行。
另外，掩模形成工序具有将上述接触孔的形成区域亲液化，将其周围疏液化的表面处理工序，选择涂敷工序可以在其表面处理工序以后进行。这种情况下，针对已亲液化的区域可以更可靠地进行液体材料的选择性涂敷。
在掩模部件由光致抗蚀剂等有机材料构成的情况下，上述成膜工序可以构成为具有：涂敷液体有机材料的涂敷工序；和固化上述液体有机材料，以形成有机膜的固化工序，上述图案形成工序，可以构成为具有：曝光上述有机膜的曝光工序；和显影已曝光的上述有机膜的显影工序。因此，可以直接利用以往的半导体装置等的制造工序，可以避免新设备的负担。液体有机材料的涂敷可以利用旋转涂敷或浸渍涂敷等来进行。而且，作为液体有机材料，可以使用将有机材料分散于所定溶剂中而进行溶解的材料或硬化前的材料为液状的材料等的液状有机材料。
再有，在掩模部件为有机材料的情况下，上述掩模形成工序优选具有：选择性地向上述接触孔的形成区域供给液体有机材料的选择涂敷工序；和固化涂敷完的上述液体有机材料的固化工序。液体有机材料向接触孔形成区域的选择性供给可以利用喷墨式打印机的打印头等定量喷出装置来进行。在选择性地向接触孔的形成区域供给液体有机材料时，希望进行将接触孔的形成区域亲液化，将其周围疏液化的表面处理工序，之后进行选择涂敷工序。由此，可以提高液体有机材料向接触孔的形成区域的润湿性、附着性，可以防止液体有机材料扩散到周围，可以可靠地将掩模部件配置于接触孔的形成区域上。
在掩模部件由光致抗蚀剂等有机材料构成的情况下，最好设有将设于接触孔的形成区域上的掩模部件配置于实质上不存在氧与水的气氛下，一边将上述掩模部件加热到所定温度，一边在掩模部件上照射紫外线的硬化工序。具体地讲，可以在减压条件下进行硬化工序。若将掩模部件配置于减压条件下，则溶存于掩模部件内的水份从掩模部件脱离。而且，利用紫外线的照射，可以不会受到水份的影响，从而促进交联反应，可以令掩模部件致密，可以提高耐热性、耐化学性。在上述硬化工序后可以追加将掩模部件加热到上述所定温度以上的温度下的热处理工序。由此，可以做成更致密且耐热性、耐化学性优良的掩模部件，同时，在之后进行的绝缘膜形成工序的热处理中，可以使来自掩模部件的气体释放降低。
再有，希望由有机材料形成的掩模部件进行疏液处理。若疏液处理掩模部件，则在通过涂敷液体绝缘材料来形成绝缘膜时，可以防止液体绝缘材料附着于掩模部件上面，可以容易地进行掩模部件的除去。疏液处理可以通过在已活化的氟等中暴露掩模部件来进行。活性的氟可以通过将四氟化碳(CF4)等氟系的气体在大气压状态下生成等离子体(即大气压等离子体)，而容易地得到。而且，若利用疏液性的光致抗蚀剂形成掩模部件，则疏液处理是不需要的。
在掩模部件为铝等无机材料时，上述成膜工序是对基板例如利用蒸镀等成膜无机掩模部件，从而形成上述掩模部件膜，上述图案形成工序例如可以利用光刻技术来将上述掩模部件膜形成图案。对无机掩模部件的基板的蒸镀，可以使用真空蒸镀或溅射等物理蒸镀、CVD等化学蒸镀。上述光刻技术是利用光刻法在掩模部件膜上面形成抗蚀剂掩模，使用该抗蚀剂掩模来蚀刻掩模部件膜的方法。
形成绝缘膜的绝缘膜形成工序可以具有：在上述基板上涂敷液体绝缘材料的绝缘材料涂敷工序；和固化涂敷完的上述液体绝缘材料的绝缘材料固化工序。由此，不使用真空装置等即能形成绝缘膜，可以达到工序的简化、成本降低的目的。
作为这种情况下使用的液体绝缘材料，可以使用具有硅氧烷键的SOG(Spin On Glass)、聚硅氨烷、聚酰亚胺、低介电常数材料(即Low-K材料)等。另外，上述液体绝缘材料并不一定具有绝缘性，最终得到的膜为绝缘膜即可。而且，这些液体绝缘材料，可以在溶解于有机溶剂并涂敷后，一般通过进行热处理来形成绝缘膜。因此，希望加热液体绝缘材料来进行绝缘材料固化工序。
掩模除去工序中的掩模部件的除去，在掩模部件由有机材料形成的情况下，可以利用大气压下或减压下的氧等离子体的灰化(ashing)、臭氧的灰化或通常的光致抗蚀剂剥落液来进行。另外，在掩模部件由无机材料构成的情况下，可以通过将该无机材料浸泡在可溶解的蚀刻液体内，来除去掩模部件。当然也可以进行旋转蚀刻。在利用这种方法的掩模部件的除去中，由于可以选择对下层的导电层完全没有影响的方法，故可以稳定对接触孔进行开口。
接下来，将上述绝缘膜做成多层形成的结构，可以包括：在上述第1导电部上的接触孔形成区域上设置第1掩模部件的第1掩模部件形成工序；在除了上述第1掩模部件之外的整个基板上形成第1绝缘膜的第1绝缘膜形成工序；除去上述第1掩模部件，在上述第1绝缘膜上形成第1贯通孔的第1掩模部件除去工序；在已形成于上述第1绝缘膜之上的第1贯通孔上设置第2掩模部件的第2掩模部件形成工序；在除了上述第2掩模部件之外的整个第1绝缘膜上形成第2绝缘膜的第2绝缘膜形成工序；和除去上述第2掩模部件，在上述第2绝缘膜上形成与上述第1贯通孔同轴的第2贯通孔的第2掩模部件除去工序。由此，能形成贯通多层绝缘膜的接触孔，例如可以实现连接第1导电层与第3导电层的多层布线。
或者，做成使上述绝缘膜多层形成的结构，可以包括：在上述第1导电部上的接触孔形成区域上设置第1掩模部件的第1掩模部件形成工序；在除了上述第1掩模部件之外的整个基板上形成第1绝缘膜的第1绝缘膜形成工序；在上述第1掩模部件上设置第2掩模部件的第2掩模部件形成工序；在除了上述第2掩模部件之外的整个第1绝缘膜上形成第2绝缘膜的第2绝缘膜形成工序；和除去上述第1掩模部件及第2掩模部件，在上述第1绝缘膜及第2绝缘膜上形成贯通孔的掩模部件除去工序。这种情况下也能实现具有贯通多层绝缘膜的接触孔的多层布线结构，再有，与在每层绝缘膜上形成·除去掩模部件的上述方法相比，可简化制造过程。
另外，本发明还提供一种半导体装置的制造方法，所述半导体装置包括：含有形成于基板上的成为源极或漏极区域的导电部的半导体膜；栅极；形成于所述半导体膜上的绝缘膜；形成于所述绝缘膜上的接触孔；经由所述接触孔与所述导电部电连接的导电膜，所述半导体装置的制造方法具有：在所述导电部上形成掩模的掩模形成工序；对所述掩模进行使相对于液体绝缘材料的疏液性提高的处理的疏液处理工序；在所述疏液处理工序之后，在所述半导体膜上涂布所述液体绝缘材料而形成所述绝缘膜的绝缘膜形成工序；在所述绝缘膜形成工序之后，除去所述掩模而形成接触孔的接触孔形成工序；在所述接触孔上形成所述导电膜的导电膜形成工序。
接着，本发明的薄膜半导体装置的制造方法，是在基板上形成薄膜半导体装置的方法，其特征在于，具有：在上述基板上形成含有源极及漏极区域的半导体膜的工序；在上述源极及上述漏极区域上的接触插头形成区域上设置第1掩模部件的工序；在除了上述接触插头形成区域以外的上述半导体膜上涂敷液体材料，形成栅极绝缘膜的工序；除去上述第1掩模部件的工序；在上述栅极绝缘膜上设置开口栅电极形成区域的第2掩模部件的工序；在已开口的上述栅电极形成区域上涂敷液体材料，以形成栅电极的工序；除去上述第2掩模部件的工序；在上述源极及上述漏极区域的接触插头形成区域上及栅电极的接触插头形成区域上设置第3掩模部件的工序；在除了上述接触插头形成区域以外的上述栅电极及上述栅极绝缘膜上涂敷液体材料，形成层间绝缘膜的工序；除去上述第3掩模部件的工序；和在上述第3掩模部件除去后，在上述接触插头形成区域上涂敷液体材料，形成接触插头的工序。根据这种方法，没有必要为了形成接触插头而进行干法蚀刻，也不需要高价的真空装置。因此，可以迅速地进行接触插头的形成动作，同时可以节省形成该接触插头用的工夫与能量，可以降低该薄膜半导体装置的制造成本。
而且，在上述薄膜半导体装置的制造方法中，也可以具有：在上述层间绝缘膜及上述接触插头上设置开口电极形成区域的第4掩模部件的工序；和在已开口的上述电极形成区域上涂敷液体材料，以形成电极的工序。
接着，本发明的电子器件的制造方法，是使用了上述本发明的接触孔形成方法的制造方法，其特征在于，具有：向已形成的接触孔填充导电材料的工序；和在填充完的导电材料上形成所定图案的布线的工序。根据这种方法，可以简便地制造电特性优良、可靠性高的电子器件。而且，这种情况下作为接触孔的填充材料及布线的形成材料，可以使用相同或不同的导电性材料。
还有，本发明的电子器件的制造方法，作为不同的方式，也可以具有一边向已形成的接触孔内填充导电材料，一边在含有该接触孔的绝缘层上形成所定图案的布线的工序。这样通过在同一工序中进行接触孔的填充与布线的形成，能达到制造过程的简化的目的。
而且，本发明的电子器件，其特征在于，具有利用上述接触孔形成方法而形成的接触孔。由此，可以得到上述的效果。
附图说明
图1是表示实施方式的电子器件的制造工序的一部分的说明图。
图2是说明接着第1实施方式的图1的工序的图。
图3是第2实施方式的接触孔形成方法的主要部分工序图。
图4是第3实施方式的接触孔形成方法的工序图。
图5是第4实施方式的接触孔形成方法的说明图。
图中：10-玻璃基板，12-底层绝缘膜，14-第1导电部(多晶硅膜)，16-源极区域，18-漏极区域，20-沟道区域，22、36-掩模部件膜(抗蚀膜)，24、40、70-掩模部件(掩模柱)，26、42-绝缘膜(栅极绝缘膜、绝缘层)，28-第1接触孔，34-栅电极，44-第2接触孔，46-接触插头，52-第2导电层(布线)，60-基板，64-第1导电部(硅膜)，66-掩模部件膜，74-接触孔，80-定量喷出装置，82-液体掩模部件，88-接触孔形成区域。
具体实施方式
以下，参照附图说明本发明的实施例。
根据附图详细地说明本发明的接触孔形成方法及使用该方法制造出的电子器件的最佳实施方式。
图1、图2是利用了本发明的第1实施方式的接触孔形成方法的电子器件的制造工序的一例。该制造工序是在形成液晶面板等开关电路时使用了实施方式的接触孔形成方法的工序，是连接由低温聚硅(LTPS)构成的薄膜晶体管(TFT)与布线的方法的工序图。
首先，如图1(1)所示，在玻璃基板10的表面上形成二氧化硅等底层绝缘膜12。该底层绝缘膜12可以在玻璃基板10上涂敷包含具有硅氧烷键的SOG等绝缘材料的液体材料(液体绝缘材料)，烧结，使其加热分解而形成。由此，不必使用高价的真空装置等，可以节省成膜所需投入的能量或时间等。液体绝缘材料的涂敷在选择实施方式时，可以利用所谓的旋转涂敷(spin coat)来进行。然而，液体绝缘材料的涂敷也可以利用浸渍涂敷(dip coat)或液体喷雾化学沉积法(Liquid Source Misted ChemicalDeposition：LSMCD)、狭缝涂敷(slit coat)等来进行。
另外，液体绝缘材料的涂敷也可以利用所谓的喷墨式打印机的打印头等定量喷出装置来进行。若使用该定量喷出装置，则由于能只涂敷所希望的部分，故可以节省材料。再有，作为液体绝缘材料，可以使用将聚硅氨烷、聚酰亚胺、Low-K材料等分散地溶解到二甲苯等所定溶剂中的材料。
接下来，在底层绝缘膜12上形成多晶硅膜14。该多晶硅膜14可以如下所述地形成。首先，在底层绝缘膜12上例如形成氟树脂膜等疏液性膜(图中未示出)。而且，在该疏液膜的元件形成区域上照射紫外线等，分解除去元件形成区域的疏液膜，并进行图案形成，做成疏液堤。然后，存元件形成区域上涂敷液体氢化硅，并使其干燥。
接着，烧结并热分解已干燥的氢化硅的膜，形成非晶体硅膜。接下来，在整个玻璃基板10上照射紫外线，分解除去疏液堤后，在非晶体硅膜上照射XeCl等准分子激光，退火，将非晶体硅膜多晶化，做成多晶硅膜14。
接下来，覆盖多晶硅膜14与底层绝缘膜12，在整个玻璃基板10上涂敷液体有机材料即光致抗蚀剂。而且，在70～90℃的温度下干燥(预烘干prebake)涂敷完的光致抗蚀剂，如图1(1)的2点划线所示，形成抗蚀剂膜(掩模部件膜)22。而且，液体有机材料可以是感光性树脂(例如聚酰亚胺)。另外，液体有机材料的涂敷与上述液体绝缘材料的涂敷同样，可以使用旋转涂敷、浸渍涂敷、LSMCD、狭缝涂敷、定量喷出装置进行的涂敷。
然后，利用光刻法曝光、显影抗蚀剂膜22，在成为第1导电部的多晶硅膜14上的接触孔形成区域上只残留抗蚀剂膜22，形成掩模柱(掩模部件)24。该掩模柱(mask pillar)24形成为与形成接触孔的绝缘膜的厚度同等、或其以上的高度。另外，可以形成得比形成该绝缘膜得液体成膜材料的涂敷厚度高。再有，掩模柱24根据需要进行硬化处理。掩模柱24的硬化处理，在实施方式中如下所述地进行。
首先，将已形成掩模柱24的玻璃基板10搬入图中未示出的真空容器内，将真空容器内减压为例如1.3kPa(10Torr)以下，如0.2Torr左右。而且，将掩模柱24加热到所定温度，例如100～150℃(例如130℃)左右的通常的光致抗蚀剂的后烘(post bake)温度，同时在掩模柱24上照射几分钟波长254nm左右的紫外线。由此，掩模柱24的溶存的水份被脱水，利用紫外线使交联反应促进。而且，由于掩模柱24不受到氧或水份的影响，故促进交联反应，变得致密，耐热性、耐化学性提高。
接着，掩模柱24的硬化处理，可以根据需要进行将掩模柱24加热到后烘温度以上的热处理。该热处理例如在300℃～450℃的温度下进行10分钟左右。由此，可以做成耐热性、耐化学性非常优良的掩模柱，能使用各种液体成膜材料。而且，紫外线照射气氛除了减压状态以外，例如也可以是实际不存在氧及水份的气氛(例如氮气氛)。
然后，如本图(2)所示，在除了掩模柱24之外的整个玻璃基板10上形成栅极绝缘膜26。该栅极绝缘膜26可以与底层绝缘膜12同样地形成。而且，除去掩模柱24，如本图(3)所示，形成贯通了栅极绝缘膜26的第1接触孔28。
而且，希望掩模柱24在涂敷用于形成栅极绝缘膜26的液体绝缘材料前进行疏液处理。由此，可以防止液体绝缘材料附着在掩模柱24的上面，可以容易地进行掩模柱24的除去。掩模柱的疏液处理可以通过利用等离子体分解含有四氟化碳等氟原子的气体，生成活性的氟单原子或离子，在该活性的氟中暴露掩模柱24来进行。
接下来，如图1(4)所示，覆盖栅极绝缘膜26，形成抗蚀剂30。接着对抗蚀剂30进行图案形成，在与栅电极对应的位置上形成开口部32。而且，向开口部32供给含有导电材料的液体材料(例如以有机金属化合物为主要成分的液体材料)，将其热处理，形成栅电极34。然后，除去抗蚀剂30。而且抗蚀剂30也可以用疏液膜构成。
在这里，含有导电材料的液体材料，虽然可以利用LSMCD或旋转涂敷、狭缝涂敷等向开口部32提供，但例如也可以利用喷墨式打印机的打印头等定量喷出装置选择性地向开口部32供给。由此，在达到液体材料的节约的同时，可以防止液体材料向开口部周围附着，另外可以容易地形成所希望厚度的栅电极34。
接下来，将栅电极34作为掩模，向多晶硅膜14注入适宜的杂质(例如，形成p型导电层时为硼离子)，在形成图1(5)所示的源极区域16及漏极区域18的同时，与栅电极34整合，形成沟道区域20。然后，如本图(5)所示，在整个玻璃基板10上形成作为掩模部件的抗蚀膜36。接着，利用光刻法将抗蚀膜36曝光、显影。
而且，如图2(1)所示，在与成为接触孔形成区域的第1接触孔28对应的位置及栅电极34的所定位置上形成由抗蚀膜36构成的掩模柱40。这些掩模柱40中与多晶硅膜14的源极区域16与漏极区域18对应的位置上的掩模柱，下端通过第1接触孔28与源极区域16及漏极区域18的上面接触。根据需要，该掩模柱40进行与上述同样的硬化处理。
再有，掩模柱40，如图2(1)的右侧所示，栅极绝缘膜26之上的部分可以形成得比第1接触孔28大。由此，如后所述，在除去掩模柱40而形成的接触孔中形成台阶{参照同图(2)}，接触孔的阶梯覆盖(stepcoverage)扩大，可以防止接触孔内的断线。
接着，如图2(2)所示，在掩模柱40的周围即除去掩模柱40后的整个玻璃基板10上形成由二氧化硅等构成的绝缘膜42。该绝缘膜42与底层绝缘膜12同样，可以利用LSMCD或旋转涂敷、狭缝涂敷等涂敷液体绝缘材料，对其进行热处理来形成。由此，表面的平坦化成为可能。然后，灰化除去掩模柱40，在绝缘膜42上形成第2接触孔44。此时，也使第1接触孔28贯通。而且，绝缘膜42除了使用了液体材料的涂敷方法以外，例如也能利用溅射等来形成。
接下来，如本图(3)所示，使用图中未示出的定量喷出装置，向接触孔28、44供给以有机金属化合物为主要成分的液体接触形成材料。之后，烧结固化接触孔28、44内的液体接触形成材料，做成接触插头46。而且，在使接触孔28、44贯通时，优选在整个基板上照射紫外线，将第1接触孔28的底面即成为第1导电部的源极区域16、漏极区域18、栅电极34的接触插头形成区域进行亲液处理。通过对这些区域进行亲液处理，可以提高与接触插头46的密接性、接合性，减小电阻。
还有，覆盖绝缘层42形成抗蚀剂48。而且，利用未图示的掩模，在抗蚀剂48上照射紫外线，进行图案形成，在抗蚀剂48上形成布线沟槽50。之后，例如利用定量喷出装置向布线沟槽50供给使构成透明导电膜的ITO的微粉末或金属微粒分散到有机溶剂而成的液体布线材料，将其热处理，形成成为第2导电部的布线52。由此，作为第1导电部的源极区域16、漏极区域18、栅电极34与作为第2导电部的布线52通过设于接触孔内接触插头46电连接。该布线52也可以与图中未示出的液晶面板的透明电极一体形成。接着，除去抗蚀剂48{参照图2(4)}。然后，覆盖布线52，形成二氧化硅、氮化硅(SiN)等钝化膜(passivation)。
而且，作为形成接触插头46及布线52的导电材料，可以采用相同或不同的材料。另外，可以在同一工序中形成接触插头46及布线52，即一边向接触孔28、44内填充导电材料，一边在布线沟槽50内形成布线52。这种情况下，形成接触插头46及布线52的导电材料使用相同的材料。
这样，在实施方式中，通过在接触孔的形成位置上设置掩模柱后，在掩模柱周围形成绝缘膜，除去掩模柱来形成接触孔。因此，在实施方式中，不进行绝缘膜的蚀刻即可形成接触孔，不需要高价的真空装置，可以削减工序数目，达到工序的简化的目的。另外，在可以迅速地进行接触孔的形成的同时，可以节省形成接触孔的工夫与能量，可以降低电子器件的成本。而且，在实施方式中，除去掩模柱40以形成接触孔，由于只向接触孔供给液体插头形成材料，故可以大幅度地削减接触插头的形成材料的使用量。
图3是说明第2实施方式的接触孔形成方法的主要部分工序图。在图3中，首先与上述第1实施方式相同，在玻璃基板10的表面上形成底层绝缘膜12，在其上设置多晶硅膜14。之后，覆盖多晶硅膜14与底层绝缘膜12，形成本图中未示出的抗蚀膜。接着，将抗蚀膜曝光显影，如图3(1)所示，在多晶硅膜14的形成接触孔的预定位置上形成掩模柱24。再有，在硬化处理、疏液处理掩模柱24后，在掩模柱24周围形成由二氧化硅等构成的栅极绝缘膜26。
然后，如本图(2)所示，在残留掩模柱24的状态中，在栅极绝缘膜26上形成抗蚀剂30。而且，利用未图示的掩模，在抗蚀剂30上照射紫外线，进行图案形成，在抗蚀剂30上形成开口部32。接着，向开口部32内注入液体电极材料并烧结，从而在栅极绝缘膜26上形成栅电极34。之后，除去抗蚀剂30。
接下来，将栅电极34作为掩模，向多晶硅膜14上注入杂质，如图3(3)所示，形成源极区域16及漏极区域18。然后，覆盖栅电极34及栅极绝缘膜26，形成抗蚀膜36。还有，曝光显影抗蚀膜36并进行图案形成，如本图(4)所示，在掩模柱24之上与栅电极34的所定位置上形成掩模柱40。然后，硬化处理、疏液处理掩模柱40，再如本图(5)所示，在掩模柱40的周围形成绝缘膜42。而且，除去掩模柱24、40，在绝缘膜42上形成第2接触孔44，同时在其下方的栅极绝缘膜26上形成第1接触孔28。之后，进行上述图2(3)、(4)的工序，完成TFT。
这样，在该第2实施方式的接触孔形成方法中，由于将形成栅极绝缘膜26时设置的掩模柱24与由抗蚀膜36构成的掩模柱40一同除去，故可以进一步达到工序的简化的目的。
图4是说明本发明的第3实施方式的接触孔形成方法的工序图，是利用所谓的光刻法来形成接触孔的工序图。而且，在该第3实施方式中，如图4(1)所示，在硅晶片或玻璃等的基板60的上面隔着绝缘膜62形成成为已使杂质扩散的第1导电部的硅膜64。
因此，在该第3实施方式的接触孔形成方法中，如图4(1)所示，首先在硅膜64上成膜由铝(Al)或铜(Cu)等无机材料构成的掩模部件膜66。该由无机材料构成的掩模部件膜66利用真空蒸镀或溅射等物理蒸镀、CVD等化学蒸镀来形成。
接下来，在掩模部件膜66上涂敷光致抗蚀剂并使其干燥，形成抗蚀膜68。然后，利用光刻法曝光显影抗蚀膜68，如本图(2)所示，只在与掩模部件膜66的接触孔形成区域对应的位置上残留抗蚀膜68。再有，将基板60浸渍在能溶解掩模部件膜66的蚀刻液内，进行掩模部件膜66的蚀刻。由此，如图4(3)所示，只在抗蚀膜68的下方将掩模部件膜66作为掩模柱70残留下来。
接着，利用灰化等除去抗蚀膜68后，如本图(4)所示，在除了掩模柱70之外的整个基板60上形成绝缘膜72。接下来，在已形成掩模柱70的状态下，进行针对绝缘膜72的热处理，使该绝缘膜72硬化。再有，将设置了绝缘膜72的基板60浸渍于蚀刻液内，将作为掩模部件的掩模柱70蚀刻并除去。由此，如本图(5)所示，形成贯通了绝缘膜72的接触孔74。之后，与上述同样，在绝缘膜72上形成图中未示出的布线层，通过设于接触孔74内的接触插头等电连接该布线层与硅膜64。
这样，通过使用由无机材料构成的掩模部件，通过选择与第1导电部的材质对应的接触材料，可以消除形成接触孔用的蚀刻对下部导电部的伤。因此，可以改善与接触孔内配置的导电性材料的密接性、接合性，减小连接电阻。另外，在进行形成掩模柱70的蚀刻时，即使是所谓的过度蚀刻的情况，也不会对下层的硅膜64造成损伤，可靠地形成掩模柱70。因此，由于该掩模柱70形成的接触孔74可靠地形成，故没有与其他导电部的短路或耐压不足等产生的可能性。
而且，作为掩模部件，在使用无感光性的聚酰亚胺等有机材料时，通过形成有机材料构成的掩模部件膜，并将其进行上述的光刻处理，可以形成掩模柱，可以形成接触孔。
图5是第4实施方式的说明图。该实施方式的接触孔形成方法是利用喷墨式打印机的打印头等定量喷出装置80涂敷液体掩模材料82，来形成掩模部件。这种情况下，例如只向绝缘基板84上形成的下部导电部(第1导电部)86的接触孔形成区域88选择性地供给液体掩模材料82。而且，通过固化已向接触孔形成区域88供给的液体掩模材料82，从而在接触孔形成区域88上形成掩模部件。
而且，这种情况下，在接触孔形成区域88上涂敷液体掩模材料82前，希望亲液化处理接触孔形成区域88，同时疏液化处理其周围90。由此，可以防止液体掩模材料82向接触孔形成区域88的周围90扩散。另外，可以提高液体掩模材料针对接触孔形成区域88的润湿性，提高液体掩模材料的附着性，增多液体掩模材料向接触孔形成区域88的供给量。而且，周围90的疏液处理，可以在周围90形成氟树脂等疏液膜来进行。
本发明并未限于上述实施方式，可以在不脱离本发明宗旨的范围内进行各种变更。例如，上述实施方式的各构成可以省略一部分，或与上述不同地任意组合。

Claims (16)

1.一种接触孔形成方法，形成用于电连接隔着绝缘膜设置的第1导电部与第2导电部的接触孔，其特征在于，
上述绝缘膜包含第1及第2绝缘膜，
包括：
在上述第1导电部上的接触孔形成区域上设置第1掩模部件的第1掩模部件形成工序；
在上述第1掩模部件的形成区域以外的整个基板上形成上述第1绝缘膜的第1绝缘膜形成工序；
除去上述第1掩模部件，在上述第1绝缘膜上形成第1贯通孔的第1掩模部件除去工序；
在已形成于上述第1绝缘膜之上的上述第1贯通孔上设置第2掩模部件的第2掩模部件形成工序；
在上述第2掩模部件的形成区域以外的整个上述第1绝缘膜上形成上述第2绝缘膜的第2绝缘膜形成工序；和
除去上述第2掩模部件，在上述第2绝缘膜上形成与上述第1贯通孔同轴的第2贯通孔的第2掩模部件除去工序。
2.一种接触孔形成方法，形成用于电连接隔着绝缘膜设置的第1导电部与第2导电部的接触孔，其特征在于，形成多层形成上述绝缘膜的结构，
包括：
在上述第1导电部上的接触孔形成区域上设置第1掩模部件的第1掩模部件形成工序；
在上述第1掩模部件的形成区域以外的整个基板上形成第1绝缘膜的第1绝缘膜形成工序；
在上述第1掩模部件上设置第2掩模部件的第2掩模部件形成工序；
在上述第2掩模部件的形成区域以外的整个上述第1绝缘膜上形成上述第2绝缘膜的第2绝缘膜形成工序；和
除去上述第1掩模部件及第2掩模部件，在上述第1绝缘膜及第2绝缘膜上形成贯通孔的掩模部件除去工序。
3.根据权利要求1或2所述的接触孔形成方法，其特征在于，上述第1掩模形成工序具有：
在整个上述基板上形成由上述第1掩模部件构成的掩模部件膜的成膜工序；和
除去掩模部件膜的不要部分，只在上述接触孔的形成区域上残留上述掩模部件膜的图案形成工序。
4.根据权利要求1或2所述的接触孔形成方法，其特征在于，上述第1掩模形成工序具有：
选择性地向上述接触孔的形成区域供给含有掩模形成材料的液体材料的选择涂敷工序；和
固化已涂敷的上述液体材料的固化工序。
5.根据权利要求4所述的接触孔形成方法，其特征在于，上述选择涂敷工序通过使用液滴喷出装置的液滴喷出法来进行。
6.根据权利要求4所述的接触孔形成方法，其特征在于，
上述第1掩模形成工序具有将上述接触孔的形成区域亲液化，将其周围疏液化的表面处理工序，
所述选择涂敷工序在上述表面处理工序以后进行。
7.根据权利要求4所述的接触孔形成方法，其特征在于，
上述第1掩模部件由有机材料构成，
在上述选择涂敷工序中选择性地向上述接触孔的形成区域供给液体有机材料，在所述固化工序中固化涂敷完的上述液体有机材料。
8.根据权利要求3所述的接触孔形成方法，其特征在于，
上述掩模部件由有机材料构成，
上述成膜工序具有：涂敷液体有机材料的涂敷工序；和固化上述液体有机材料，以形成有机膜的固化工序，
上述图案形成工序具有：曝光上述有机膜的曝光工序；和显影已曝光的上述有机膜的显影工序。
9.根据权利要求7所述的接触孔形成方法，其特征在于，具有将设于上述接触孔的形成区域上的上述第1掩模部件配置于实质上不存在氧与水的气氛下，一边将上述第1掩模部件加热到所定温度，一边在上述第1掩模部件上照射紫外线的硬化工序。
10.根据权利要求7所述的接触孔形成方法，其特征在于，具有将设于上述接触孔的形成区域上的上述第1掩模部件配置于减压条件下，一边将上述第1掩模部件加热到所定温度，一边在上述第1掩模部件上照射紫外线的硬化工序。
11.根据权利要求9所述的接触孔形成方法，其特征在于，上述硬化工序具有在上述紫外线的照射后，将上述第1掩模部件加热到上述所定温度以上的温度的热处理工序。
12.根据权利要求7所述的接触孔形成方法，其特征在于，疏液处理上述第1掩模部件。
13.根据权利要求3所述的接触孔形成方法，其特征在于，
上述第1掩模部件由无机材料构成，
上述成膜工序通过在上述基板上全面形成无机掩模材料来形成上述掩模部件膜，
上述图案形成工序将由上述无机材料构成的掩模部件膜进行图案形成。
14.根据权利要求3所述的接触孔形成方法，其特征在于，
上述第1掩模部件由无机材料构成，
上述成膜工序通过在上述基板上蒸镀或溅射无机掩模材料来形成上述掩模部件膜，
上述图案形成工序光刻上述掩模部件膜。
15.根据权利要求1或2所述的接触孔形成方法，其特征在于，
上述第1绝缘膜形成工序具有：在上述基板上涂敷液体绝缘材料的绝缘材料涂敷工序；和固化涂敷完的上述液体绝缘材料的绝缘材料固化工序。
16.根据权利要求15所述的接触孔形成方法，其特征在于，上述绝缘材料固化工序是通过加热上述液体绝缘材料来进行。
CNB2004100396490A 2003-03-17 2004-03-12 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法 Expired - Fee Related CN100380626C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003072498 2003-03-17
JP2003072498 2003-03-17
JP2004013228A JP2004304162A (ja) 2003-03-17 2004-01-21 コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP2004013228 2004-01-21

Publications (2)

Publication Number Publication Date
CN1531061A CN1531061A (zh) 2004-09-22
CN100380626C true CN100380626C (zh) 2008-04-09

Family

ID=33421757

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100396490A Expired - Fee Related CN100380626C (zh) 2003-03-17 2004-03-12 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法

Country Status (5)

Country Link
US (1) US7179733B2 (zh)
JP (1) JP2004304162A (zh)
KR (1) KR100606947B1 (zh)
CN (1) CN100380626C (zh)
TW (1) TWI232543B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190279A (zh) * 2010-03-03 2011-09-21 株式会社东芝 半导体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948472B2 (ja) * 2004-11-09 2007-07-25 セイコーエプソン株式会社 半導体装置の製造方法
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006184136A (ja) * 2004-12-28 2006-07-13 Aitesu:Kk 半導体解析装置およびその方法
WO2006085634A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP5230145B2 (ja) * 2006-08-29 2013-07-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP2008153354A (ja) * 2006-12-15 2008-07-03 Sony Corp 有機半導体パターンの形成方法および半導体装置の製造方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012186455A (ja) * 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
TW201308616A (zh) * 2011-08-03 2013-02-16 Motech Ind Inc 於基板上形成導電性圖案之方法
JP6254459B2 (ja) * 2014-02-27 2017-12-27 東京エレクトロン株式会社 重合膜の耐薬品性改善方法、重合膜の成膜方法、成膜装置、および電子製品の製造方法
CN104022042B (zh) * 2014-06-10 2017-01-25 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
KR102352232B1 (ko) * 2015-06-15 2022-01-17 삼성전자주식회사 콘택 구조체들을 갖는 반도체 소자의 제조 방법
KR101626536B1 (ko) * 2015-07-03 2016-06-01 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조 방법
US20170068359A1 (en) * 2015-09-08 2017-03-09 Apple Inc. Encapsulated Metal Nanowires
KR102258317B1 (ko) * 2015-11-06 2021-06-01 삼성전자주식회사 반도체 장치 및 그 제조 방법 및 컨택 홀 형성 방법
CN113655695B (zh) * 2021-09-02 2023-11-07 西华大学 一种基于介质微球超分辨成像的复合光刻对准系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
JPH08124840A (ja) * 1994-10-20 1996-05-17 Shimada Phys & Chem Ind Co Ltd 液状樹脂の成膜方法
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
US5723381A (en) * 1995-09-27 1998-03-03 Siemens Aktiengesellschaft Formation of self-aligned overlapping bitline contacts with sacrificial polysilicon fill-in stud
JPH10112499A (ja) * 1996-08-12 1998-04-28 Sony Corp 金属プラグおよび／または金属配線の形成方法
US5821164A (en) * 1996-04-12 1998-10-13 Lg Semicon Co., Ltd. Method for forming metal line
US6010954A (en) * 1997-07-11 2000-01-04 Chartered Semiconductor Manufacturing, Ltd. Cmos gate architecture for integration of salicide process in sub 0.1 . .muM devices
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
JPH0290653A (ja) 1988-09-28 1990-03-30 Nec Corp 多層配線半導体装置の製造方法
JP2726502B2 (ja) * 1989-08-10 1998-03-11 株式会社東芝 半導体装置の製造方法
JPH03136245A (ja) 1989-10-21 1991-06-11 Sony Corp 半導体装置の製造方法
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
JPH07120516B2 (ja) 1990-07-26 1995-12-20 株式会社東芝 低エネルギ−電子の照射方法および照射装置
KR950010853B1 (ko) * 1992-10-13 1995-09-25 금성일렉트론주식회사 반도체장치의 역 콘택 제조 방법
JP2968146B2 (ja) * 1993-04-02 1999-10-25 シャープ株式会社 電極の製造方法
JPH07122637A (ja) 1993-10-25 1995-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07161711A (ja) 1993-12-10 1995-06-23 Hitachi Ltd パターン形成法
US6010955A (en) * 1996-09-23 2000-01-04 Kabushiki Kaisha Toshiba Electrical connection forming process for semiconductor devices
TW360949B (en) 1997-12-19 1999-06-11 United Microelectronics Corp Dual damascene process
JP3080073B2 (ja) 1998-06-16 2000-08-21 日本電気株式会社 半導体装置の製造方法
JP2000269336A (ja) 1999-03-19 2000-09-29 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP3806596B2 (ja) * 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP3715502B2 (ja) * 2000-03-14 2005-11-09 株式会社東芝 半導体装置及びその製造方法
TW498435B (en) * 2000-08-15 2002-08-11 Hitachi Ltd Method of producing semiconductor integrated circuit device and method of producing multi-chip module
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP3526548B2 (ja) * 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3520853B2 (ja) * 2001-01-26 2004-04-19 株式会社村田製作所 弾性表面波素子及びその製造方法
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
JPH08124840A (ja) * 1994-10-20 1996-05-17 Shimada Phys & Chem Ind Co Ltd 液状樹脂の成膜方法
US5723381A (en) * 1995-09-27 1998-03-03 Siemens Aktiengesellschaft Formation of self-aligned overlapping bitline contacts with sacrificial polysilicon fill-in stud
US5821164A (en) * 1996-04-12 1998-10-13 Lg Semicon Co., Ltd. Method for forming metal line
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
JPH10112499A (ja) * 1996-08-12 1998-04-28 Sony Corp 金属プラグおよび／または金属配線の形成方法
US6010954A (en) * 1997-07-11 2000-01-04 Chartered Semiconductor Manufacturing, Ltd. Cmos gate architecture for integration of salicide process in sub 0.1 . .muM devices
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190279A (zh) * 2010-03-03 2011-09-21 株式会社东芝 半导体装置
CN102190279B (zh) * 2010-03-03 2014-07-09 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
TW200425405A (en) 2004-11-16
TWI232543B (en) 2005-05-11
KR20040082280A (ko) 2004-09-24
US20040242008A1 (en) 2004-12-02
CN1531061A (zh) 2004-09-22
KR100606947B1 (ko) 2006-08-01
JP2004304162A (ja) 2004-10-28
US7179733B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
CN100380626C (zh) 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法
US6898851B2 (en) Electronic device manufacturing method
CN105917440A (zh) 用于在双镶嵌结构中蚀刻电介质阻挡层的方法
US7405134B2 (en) Method of manufacturing a semiconductor device and electronic equipment
TW202001991A (zh) 圖案化半導體裝置的方法
JP2003318191A (ja) デバイス、デバイスの製造方法、電気光学装置及び電子装置
US7288792B2 (en) Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus
CN1327481C (zh) 形成多层互连结构方法、电路板制造方法及制造器件方法
US7285484B2 (en) Semiconductor device manufacturing method
US20050157222A1 (en) Method of manufacturing semiconductor device
US20230369053A1 (en) Semiconductor Device and Method of Manufacturing
JP2005093700A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
US6074941A (en) Method of forming a via with plasma treatment of SOG
JP2003273100A (ja) 半導体装置及びその製造方法
KR20060133606A (ko) 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
JP2005236187A (ja) 半導体装置の製造方法、電子機器
JP4617642B2 (ja) 配線基板の製造方法、及び電気光学装置の製造方法
KR100602088B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001110899A (ja) 配線形成方法
KR100306907B1 (ko) 반도체장치의접촉홀형성방법
KR100562288B1 (ko) 플라즈마 장치 및 그를 이용한 반도체 소자의 제조 방법
KR100423534B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100669663B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2005032759A (ja) 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JPH1187493A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20160312