JP2968146B2 - 電極の製造方法 - Google Patents
電極の製造方法Info
- Publication number
- JP2968146B2 JP2968146B2 JP7712293A JP7712293A JP2968146B2 JP 2968146 B2 JP2968146 B2 JP 2968146B2 JP 7712293 A JP7712293 A JP 7712293A JP 7712293 A JP7712293 A JP 7712293A JP 2968146 B2 JP2968146 B2 JP 2968146B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- metal film
- low
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電極の製造方法に関す
る。さらに詳しくは微細、均一及び簡便に形成する必要
があるヘテロ接合バイポーラトランジスタ（ＨＢＴ）等
の電極の製造方法に関する。
る。さらに詳しくは微細、均一及び簡便に形成する必要
があるヘテロ接合バイポーラトランジスタ（ＨＢＴ）等
の電極の製造方法に関する。
【０００２】
【従来の技術】近年、高信頼性電極として、高融点金属
を用いた電極が活発に採用されている。高融点金属とし
ては、一般的にタングステン（Ｗ）あるいはＷ化合物等
が多く使われている。しかしながらこれらの金属等は、
その膜自身の比抵抗が高く、これらだけで電極を形成す
ると電極の拡がり抵抗が高く問題である。この問題を解
決するために、金（Ａｕ）等の低抵抗金属を上部に積層
したりして拡がり抵抗の低減を図っている（特開平第１
−１９４４６８号公報参照）。
を用いた電極が活発に採用されている。高融点金属とし
ては、一般的にタングステン（Ｗ）あるいはＷ化合物等
が多く使われている。しかしながらこれらの金属等は、
その膜自身の比抵抗が高く、これらだけで電極を形成す
ると電極の拡がり抵抗が高く問題である。この問題を解
決するために、金（Ａｕ）等の低抵抗金属を上部に積層
したりして拡がり抵抗の低減を図っている（特開平第１
−１９４４６８号公報参照）。
【０００３】これらの電極の製造方法として、高融点金
属と低抵抗金属を順次積層した後、レジスト等で所望の
形状にパターニングして、ドライエッチング等で低抵抗
金属と高融点金属を順次エッチングして所望の形状に成
形するのが最も単純である。しかし、低抵抗金属には一
般的にＡｕ系の金属を使用することが多く、Ａｕ系の金
属をエッチングするには、選択エッチングできる良好な
ガスや、薬品がなかったりエッチング後に残渣等が発生
して、後のプロセスに悪影響を与えるために、図２に示
すような製造方法が用いられている。
属と低抵抗金属を順次積層した後、レジスト等で所望の
形状にパターニングして、ドライエッチング等で低抵抗
金属と高融点金属を順次エッチングして所望の形状に成
形するのが最も単純である。しかし、低抵抗金属には一
般的にＡｕ系の金属を使用することが多く、Ａｕ系の金
属をエッチングするには、選択エッチングできる良好な
ガスや、薬品がなかったりエッチング後に残渣等が発生
して、後のプロセスに悪影響を与えるために、図２に示
すような製造方法が用いられている。
【０００４】まず図２（ａ）に示すように、半導体基板
２１上に高融点金属２８を全面に積層したあと、レジス
トマスク２５等でパターニングしたあと、ＲＩＥ（反応
性イオンエッチング）等でエッチング加工して高融点金
属膜３８を形成する。次に図２（ｂ）に示すように、レ
ジストマスク２７を高融点金属膜３８の内側部分が開口
するようにパターンニングしたあと、蒸着、リフトオフ
法で低抵抗金属膜３９を形成して多層電極を形成するこ
とが一般的である。
２１上に高融点金属２８を全面に積層したあと、レジス
トマスク２５等でパターニングしたあと、ＲＩＥ（反応
性イオンエッチング）等でエッチング加工して高融点金
属膜３８を形成する。次に図２（ｂ）に示すように、レ
ジストマスク２７を高融点金属膜３８の内側部分が開口
するようにパターンニングしたあと、蒸着、リフトオフ
法で低抵抗金属膜３９を形成して多層電極を形成するこ
とが一般的である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記方
法では低抵抗金属パターンを形成するときに、アライメ
ントマージン（α）が必要になる。この場合電極サイズ
が大きいときは特に支障ないが、近年のように電極サイ
ズが非常に小さく（２αに近く）なってくると、このア
ライメントマージン（α）の値が低抵抗金属パターンの
寸法を律速する。このためこの値はできるかぎり小さく
する必要があり、非常に小さいアライメント精度が要求
されることになる。つまり従来の製造方法では、製造コ
ストがかかること及びアライメントエラーにより、上部
の低抵抗金属が直接基板上にずれ落ちて電極の信頼性不
良を起こしたりする問題があった。
法では低抵抗金属パターンを形成するときに、アライメ
ントマージン（α）が必要になる。この場合電極サイズ
が大きいときは特に支障ないが、近年のように電極サイ
ズが非常に小さく（２αに近く）なってくると、このア
ライメントマージン（α）の値が低抵抗金属パターンの
寸法を律速する。このためこの値はできるかぎり小さく
する必要があり、非常に小さいアライメント精度が要求
されることになる。つまり従来の製造方法では、製造コ
ストがかかること及びアライメントエラーにより、上部
の低抵抗金属が直接基板上にずれ落ちて電極の信頼性不
良を起こしたりする問題があった。
【０００６】
【課題を解決するための手段及び作用】かくして本発明
によれば、基板上の電極形成予定領域に、断面形状が逆
テーパー型の開口を有するマスクパターンを形成し、該
マスクパターンを介して基板上に等方性の成膜法によっ
て高融点金属膜を成膜し、次に前記マスクパターンを介
して前記高融点金属膜上に異方性の成膜法によって低抵
抗金属膜を形成することを特徴とする電極の形成方法が
提供される。
によれば、基板上の電極形成予定領域に、断面形状が逆
テーパー型の開口を有するマスクパターンを形成し、該
マスクパターンを介して基板上に等方性の成膜法によっ
て高融点金属膜を成膜し、次に前記マスクパターンを介
して前記高融点金属膜上に異方性の成膜法によって低抵
抗金属膜を形成することを特徴とする電極の形成方法が
提供される。
【０００７】本発明は、基板上に電極を有する装置であ
ればどのような物にでも適用できるが、そのような装置
として例えば、ＨＢＴ、ＨＥＭＴ、ＦＥＴ等が挙げられ
る。この内、低抵抗で、微細化が要求されるＨＢＴの電
極の形成に使用することが好ましい。使用できる基板と
しては、特に限定されることはないが、例えばシリコ
ン、ＧａＡｓ、ＩｎＰ ＩｎＧａＡｓ等の基板が挙げら
れ、その上に直接電極を形成する際に、本発明の方法を
適用することができる。更に、本発明の基板には、エミ
ッタ・コレクタ・ベース或いはソース・ドレイン・ゲー
ト等を形成する際の基板上に形成された半導体層も含ま
れる。
ればどのような物にでも適用できるが、そのような装置
として例えば、ＨＢＴ、ＨＥＭＴ、ＦＥＴ等が挙げられ
る。この内、低抵抗で、微細化が要求されるＨＢＴの電
極の形成に使用することが好ましい。使用できる基板と
しては、特に限定されることはないが、例えばシリコ
ン、ＧａＡｓ、ＩｎＰ ＩｎＧａＡｓ等の基板が挙げら
れ、その上に直接電極を形成する際に、本発明の方法を
適用することができる。更に、本発明の基板には、エミ
ッタ・コレクタ・ベース或いはソース・ドレイン・ゲー
ト等を形成する際の基板上に形成された半導体層も含ま
れる。
【０００８】本発明に使用される高融点金属は、融点が
２０００℃以上で、比抵抗が２×１０-6Ω・ｃｍ2 以上
の金属であり、そのような金属として、タングステン、
モリブデン等あるいはそれらの化合物等が挙げられる。
更に、低抵抗金属には、融点が１５００℃以下で、比抵
抗が１×１０-6Ω・ｃｍ2 以下の金属が使用でき、その
ような金属として、Ｔｉ，Ａｕ，Ｃｒ，Ｐｔ等が挙げら
れ、単独或いは積層させることもできる。
２０００℃以上で、比抵抗が２×１０-6Ω・ｃｍ2 以上
の金属であり、そのような金属として、タングステン、
モリブデン等あるいはそれらの化合物等が挙げられる。
更に、低抵抗金属には、融点が１５００℃以下で、比抵
抗が１×１０-6Ω・ｃｍ2 以下の金属が使用でき、その
ような金属として、Ｔｉ，Ａｕ，Ｃｒ，Ｐｔ等が挙げら
れ、単独或いは積層させることもできる。
【０００９】次に本発明の電極の形成方法を説明する。
まず基板上に、断面形状が逆テーパー形状の開口を有す
るマスクパターンを形成する。ここで前記逆テーパー形
状の開口は、結果的に逆テーパー形状を示せばよく、例
えば下部領域が広く上部領域が狭い、逆Ｔ字型形状の開
口を有したマスクパターンを使用することもできる。更
に台形状の開口を有したマスクパターンも当然使用する
ことができる。
まず基板上に、断面形状が逆テーパー形状の開口を有す
るマスクパターンを形成する。ここで前記逆テーパー形
状の開口は、結果的に逆テーパー形状を示せばよく、例
えば下部領域が広く上部領域が狭い、逆Ｔ字型形状の開
口を有したマスクパターンを使用することもできる。更
に台形状の開口を有したマスクパターンも当然使用する
ことができる。
【００１０】このような逆テーパー形状の開口を有する
マスクパターンは次のように形成できる。まず、透過率
が高くない公知のネガ形あるいはポジ形のホトレジスト
を用い、基板上このホトレジストをスピンコート法によ
って膜厚１〜２μｍで塗布し、乾燥させる。このホトレ
ジストを、公知の方法で露光・現像することによって、
逆テーパー形状の開口を有するマスクパターンを容易に
形成することができる。ここで上部開口端の幅は、以下
で形成される低抵抗金属膜の幅と同じ幅からなってい
る。低抵抗金属膜の幅は、一般的には０．３〜１０μｍ
の幅である。
マスクパターンは次のように形成できる。まず、透過率
が高くない公知のネガ形あるいはポジ形のホトレジスト
を用い、基板上このホトレジストをスピンコート法によ
って膜厚１〜２μｍで塗布し、乾燥させる。このホトレ
ジストを、公知の方法で露光・現像することによって、
逆テーパー形状の開口を有するマスクパターンを容易に
形成することができる。ここで上部開口端の幅は、以下
で形成される低抵抗金属膜の幅と同じ幅からなってい
る。低抵抗金属膜の幅は、一般的には０．３〜１０μｍ
の幅である。
【００１１】また、上記で挙げた逆Ｔ字型形状の開口を
有したマスクパターンは、例えば次のようにして形成す
ることができる。まず基板上にＳｉＮX 等からなる膜を
ＣＶＤ法等で成膜する。この膜の膜厚は以下で形成され
る、高融点金属膜の膜厚以上であることが好ましく、例
えば５００〜３０００Åの膜厚で形成される。次に上記
膜上にホトレジストをスピンコート法によって膜厚０．
５〜２μｍで塗布し、乾燥させる。ホトレジストを露光
し、現像することによって、以下で形成される低抵抗金
属膜の幅と同じ幅の開口を形成する。次に上記ホトレジ
ストをマスクとして、エッチングを行い、ＳｉＮX 等か
らなる膜を除去する。使用できるエッチング溶液として
は、フッ酸を含んだいわゆるバッファードフッ酸（ＢＨ
Ｆ）を使用することが好ましい。このエッチングによっ
て、ＳｉＮX 等からなる膜をオーバーエッチングし、以
下で形成される、高融点金属膜の幅を有する開口を形成
する。高融点金属膜の幅は、一般的には０．５〜１０μ
ｍの幅である。このようにして逆Ｔ字型形状の開口を有
するマスクパターンが形成される。
有したマスクパターンは、例えば次のようにして形成す
ることができる。まず基板上にＳｉＮX 等からなる膜を
ＣＶＤ法等で成膜する。この膜の膜厚は以下で形成され
る、高融点金属膜の膜厚以上であることが好ましく、例
えば５００〜３０００Åの膜厚で形成される。次に上記
膜上にホトレジストをスピンコート法によって膜厚０．
５〜２μｍで塗布し、乾燥させる。ホトレジストを露光
し、現像することによって、以下で形成される低抵抗金
属膜の幅と同じ幅の開口を形成する。次に上記ホトレジ
ストをマスクとして、エッチングを行い、ＳｉＮX 等か
らなる膜を除去する。使用できるエッチング溶液として
は、フッ酸を含んだいわゆるバッファードフッ酸（ＢＨ
Ｆ）を使用することが好ましい。このエッチングによっ
て、ＳｉＮX 等からなる膜をオーバーエッチングし、以
下で形成される、高融点金属膜の幅を有する開口を形成
する。高融点金属膜の幅は、一般的には０．５〜１０μ
ｍの幅である。このようにして逆Ｔ字型形状の開口を有
するマスクパターンが形成される。
【００１２】ここで、上記マスクパターンの上端部の幅
と下端部の幅の差をβとする。次に上記マスクパターン
を用いて、等方性の成膜法によって高融点金属膜を膜厚
５００〜５０００Åで成膜する。等方性の成膜法として
は、ＲＦ（高周波）スパッタ蒸着法、プラズマＣＶＤ
法、斜め蒸着法等が挙げられる。このうち例えばＲＦス
パッタ蒸着法を使用する場合、その条件は、圧力が３〜
１０ｍＴｏｒｒであり、ＲＦは１３．５６ＭＨｚ程度、
５０〜１００Ｗであり、ターゲットにタングステン、モ
リブデン等を使用し、系内にＡｒ、Ｎ2 等のガスを流す
ことによって行うことができる。このような異方性が生
じにくい等方性の成膜法によって成膜することにより、
オーバーエッチングによってエッチングされた幅β中に
も、高融点金属膜が形成される。
と下端部の幅の差をβとする。次に上記マスクパターン
を用いて、等方性の成膜法によって高融点金属膜を膜厚
５００〜５０００Åで成膜する。等方性の成膜法として
は、ＲＦ（高周波）スパッタ蒸着法、プラズマＣＶＤ
法、斜め蒸着法等が挙げられる。このうち例えばＲＦス
パッタ蒸着法を使用する場合、その条件は、圧力が３〜
１０ｍＴｏｒｒであり、ＲＦは１３．５６ＭＨｚ程度、
５０〜１００Ｗであり、ターゲットにタングステン、モ
リブデン等を使用し、系内にＡｒ、Ｎ2 等のガスを流す
ことによって行うことができる。このような異方性が生
じにくい等方性の成膜法によって成膜することにより、
オーバーエッチングによってエッチングされた幅β中に
も、高融点金属膜が形成される。
【００１３】次に高融点金属膜上に異方性の成膜法によ
って、低抵抗金属膜を膜厚１０００〜３０００Åで成膜
する。異方性の成膜法としては、ＥＢ（電子ビーム）蒸
着法、抵抗加熱蒸着法等が挙げられる。このうち例えば
ＥＢ蒸着法を使用する場合、その条件は、圧力が１×１
０-5〜１×１０-3Ｐａであり、電子ビームの加速電圧は
５〜１０ｋＶで、１〜１０Ａの電流を流すことによって
行うことができる。このような異方性の成膜法によれ
ば、マスクパターンの上端部の幅と同じ幅の低抵抗金属
膜が形成されるので、上記オーバーエッチングされた幅
βの部分には形成する膜が入り込むことはほとんどな
い。
って、低抵抗金属膜を膜厚１０００〜３０００Åで成膜
する。異方性の成膜法としては、ＥＢ（電子ビーム）蒸
着法、抵抗加熱蒸着法等が挙げられる。このうち例えば
ＥＢ蒸着法を使用する場合、その条件は、圧力が１×１
０-5〜１×１０-3Ｐａであり、電子ビームの加速電圧は
５〜１０ｋＶで、１〜１０Ａの電流を流すことによって
行うことができる。このような異方性の成膜法によれ
ば、マスクパターンの上端部の幅と同じ幅の低抵抗金属
膜が形成されるので、上記オーバーエッチングされた幅
βの部分には形成する膜が入り込むことはほとんどな
い。
【００１４】次に上記マスクパターンを、リフトオフ等
の方法で除去することによって電極が形成される。本発
明の製造方法では、高融点金属膜と低抵抗金属膜の形成
のためのマスクパターンは同一のものが使用でき、従来
のようなアライメント精度は要求されず、工程数が減
り、製造コストを大幅に下げることができる。更にマス
クパターンが、上端部に対して下端部の幅がβ大きい開
口を有しており、上端部の幅で低抵抗金属膜の幅を決定
し、下端部の幅で高融点金属膜の幅を決定している。つ
まり、低抵抗金属膜が基板上に直接触れることがないの
で、電極不良は無くなり、信頼性が非常に向上する。
の方法で除去することによって電極が形成される。本発
明の製造方法では、高融点金属膜と低抵抗金属膜の形成
のためのマスクパターンは同一のものが使用でき、従来
のようなアライメント精度は要求されず、工程数が減
り、製造コストを大幅に下げることができる。更にマス
クパターンが、上端部に対して下端部の幅がβ大きい開
口を有しており、上端部の幅で低抵抗金属膜の幅を決定
し、下端部の幅で高融点金属膜の幅を決定している。つ
まり、低抵抗金属膜が基板上に直接触れることがないの
で、電極不良は無くなり、信頼性が非常に向上する。
【００１５】
【実施例】以下、本発明の製造方法をＨＢＴに適用した
場合の実施例を図１を用いて説明する。図１は本発明の
製造方法の工程断面図である。まず半絶縁性基板１上
に、ＭＢＥ（分子線エピタキシャル）成長法によって膜
厚５０００Åのｎ+ −ＧａＡｓからなるサブコレクタ層
２、膜厚５０００Åのｎ + −ＧａＡｓからなるコレクタ
層３を積層した。更に同じ方法によって、コレクタ層３
上に膜厚１０００Åのｐ+ −ＧａＡｓからなるベース層
４を積層した。次にベース層上に同じ方法で膜厚１００
０Åのｎ+ −ＡｌＧａＡｓ、膜厚１０００Åのｎ+ −Ｇ
ａＡｓ及び膜厚１０００ÅのＩｎＧａＡｓをこの順で積
層し、エミッタ層５を形成した。更にこの基板上にレジ
ストを塗布し、エミッタメサエッチング用のレジストマ
スク６を形成した（図１（ａ）参照）。
場合の実施例を図１を用いて説明する。図１は本発明の
製造方法の工程断面図である。まず半絶縁性基板１上
に、ＭＢＥ（分子線エピタキシャル）成長法によって膜
厚５０００Åのｎ+ −ＧａＡｓからなるサブコレクタ層
２、膜厚５０００Åのｎ + −ＧａＡｓからなるコレクタ
層３を積層した。更に同じ方法によって、コレクタ層３
上に膜厚１０００Åのｐ+ −ＧａＡｓからなるベース層
４を積層した。次にベース層上に同じ方法で膜厚１００
０Åのｎ+ −ＡｌＧａＡｓ、膜厚１０００Åのｎ+ −Ｇ
ａＡｓ及び膜厚１０００ÅのＩｎＧａＡｓをこの順で積
層し、エミッタ層５を形成した。更にこの基板上にレジ
ストを塗布し、エミッタメサエッチング用のレジストマ
スク６を形成した（図１（ａ）参照）。
【００１６】次にレジストマスク６を用いて、クエン酸
と過酸化水素水からなるエッチング液を使用してエミッ
タメサエッチングを行いエミッタ層１５を形成した。同
様にしてベース層、コレクタ層及びサブコレクタ層をエ
ッチングしてそれぞれベース層１４、コレクタ層１３及
びサブコレクタ層１２を形成した。ここでベース層１４
を形成するエッチング液と、コレクタ層１３及びサブコ
レクタ層１２を形成するためのエッチング液は、上記エ
ミッタメサエッチングのエッチング液と同様のものを使
用した（図１（ｂ）参照）。
と過酸化水素水からなるエッチング液を使用してエミッ
タメサエッチングを行いエミッタ層１５を形成した。同
様にしてベース層、コレクタ層及びサブコレクタ層をエ
ッチングしてそれぞれベース層１４、コレクタ層１３及
びサブコレクタ層１２を形成した。ここでベース層１４
を形成するエッチング液と、コレクタ層１３及びサブコ
レクタ層１２を形成するためのエッチング液は、上記エ
ミッタメサエッチングのエッチング液と同様のものを使
用した（図１（ｂ）参照）。
【００１７】次に上記基板上にＳｉＮX 膜７をプラズマ
ＣＶＤ法で約１５００Å形成した。この後ＳｉＮX 膜７
上全面にレジストを塗布した。エミッタ電極形成予定領
域のレジストを露光することによって取り除いて開口さ
せ、レジストマスク８を形成した。次にバッファードＨ
Ｆ（組成比水：フッ酸＝１０：１）からなるエッチング
液を使用して、上記開口部分に存在するＳｉＮX 膜７を
除去した。ここでバッファードＨＦによってＳｉＮX 膜
７が２０００Åオーバーエッチングされた。このオーバ
ーエッチングの幅をβとする。
ＣＶＤ法で約１５００Å形成した。この後ＳｉＮX 膜７
上全面にレジストを塗布した。エミッタ電極形成予定領
域のレジストを露光することによって取り除いて開口さ
せ、レジストマスク８を形成した。次にバッファードＨ
Ｆ（組成比水：フッ酸＝１０：１）からなるエッチング
液を使用して、上記開口部分に存在するＳｉＮX 膜７を
除去した。ここでバッファードＨＦによってＳｉＮX 膜
７が２０００Åオーバーエッチングされた。このオーバ
ーエッチングの幅をβとする。
【００１８】この後ＲＦスパッタ蒸着機を使用して高融
点金属であるＷＮX 膜９を約５００Å積層した。ＲＦス
パッタ蒸着は、室温で、圧力を６ｍＴｏｒｒとし、１
３．５６ＭＨｚ、７０Ｗの高周波を用い、ターゲットを
チタンとし、系内にＡｒガスとＮ2 ガスを流すことによ
って行った。ここでＲＦスパッタ法は異方性が生じにく
い等方性の成膜法なので、オーバーエッチングによって
エッチングされた幅β中にもＷＮX 膜９が形成される。
点金属であるＷＮX 膜９を約５００Å積層した。ＲＦス
パッタ蒸着は、室温で、圧力を６ｍＴｏｒｒとし、１
３．５６ＭＨｚ、７０Ｗの高周波を用い、ターゲットを
チタンとし、系内にＡｒガスとＮ2 ガスを流すことによ
って行った。ここでＲＦスパッタ法は異方性が生じにく
い等方性の成膜法なので、オーバーエッチングによって
エッチングされた幅β中にもＷＮX 膜９が形成される。
【００１９】次にＥＢ蒸着機を使用して、低抵抗金属膜
であるＴｉ（膜厚５００Å）／Ａｕ（膜厚１０００Å）
膜１０を異方性の蒸着で順次積層を行った。ＥＢ蒸着
は、室温で、圧力を１×１０-4Ｐａとし、電子ビームの
加速電圧は１０ｋＶで、４Ａの電流を流すことによって
行った。この蒸着は異方性であるので上記オーバーエッ
チングされた部分には形成する膜が入り込むことはない
（図１（ｃ）参照）。
であるＴｉ（膜厚５００Å）／Ａｕ（膜厚１０００Å）
膜１０を異方性の蒸着で順次積層を行った。ＥＢ蒸着
は、室温で、圧力を１×１０-4Ｐａとし、電子ビームの
加速電圧は１０ｋＶで、４Ａの電流を流すことによって
行った。この蒸着は異方性であるので上記オーバーエッ
チングされた部分には形成する膜が入り込むことはない
（図１（ｃ）参照）。
【００２０】次にレジストマスク８をアセトン等からな
る溶媒を使用して溶解除去（リフトオフ）して、エミッ
タ電極９（上記ＷＮX 膜から構成されている）及び１０
（上記Ｔｉ／Ａｕ膜から構成されている）を形成した。
エミッタ電極９の幅がエミッタ電極１０の幅よりも約２
β大きくなるので、エミッタ電極１０がずれ落ちてエミ
ッタ層１５と接触することは全くない。次に上記エミッ
タ電極の作成方法と同様にしてリフトオフを行うことに
よってベース電極１６及びコレクタ電極１７を形成する
ことができ、ＨＢＴが製造される（図１（ｄ）参照）。
る溶媒を使用して溶解除去（リフトオフ）して、エミッ
タ電極９（上記ＷＮX 膜から構成されている）及び１０
（上記Ｔｉ／Ａｕ膜から構成されている）を形成した。
エミッタ電極９の幅がエミッタ電極１０の幅よりも約２
β大きくなるので、エミッタ電極１０がずれ落ちてエミ
ッタ層１５と接触することは全くない。次に上記エミッ
タ電極の作成方法と同様にしてリフトオフを行うことに
よってベース電極１６及びコレクタ電極１７を形成する
ことができ、ＨＢＴが製造される（図１（ｄ）参照）。
【００２１】
【発明の効果】本発明により、高融点金属膜と低抵抗金
属膜は同じレジストパターンを用いて形成できるので、
製造工程が簡略化できる上、低抵抗金属膜はセルフアラ
イン的に高融点金属膜上の内側に形成できるので、低抵
抗金属膜が直接基板に触れることは全くなく、電極の信
頼性が向上する。よって、本発明によれば、信頼性の高
い、かつ低抵抗の電極を簡便に形成することができる。
属膜は同じレジストパターンを用いて形成できるので、
製造工程が簡略化できる上、低抵抗金属膜はセルフアラ
イン的に高融点金属膜上の内側に形成できるので、低抵
抗金属膜が直接基板に触れることは全くなく、電極の信
頼性が向上する。よって、本発明によれば、信頼性の高
い、かつ低抵抗の電極を簡便に形成することができる。
【図１】本発明の実施例の工程の概略断面図である。
【図２】従来の工程の概略断面図である。
１ 半絶縁性基板 ２ サブコレクタ層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ レジストマスク ７ ＳｉＮX 膜 ８ レジストマスク ９ 高融点金属膜 １０ 低抵抗金属膜 １２ サブコレクタ層 １３ コレクタ層 １４ ベース層 １５ エミッタ層 １６ ベース電極 １７ コレクタ電極 ２１ 半絶縁性基板 ２５ レジストマスク ２７ レジストマスク ２８ 高融点金属 ２９ 低抵抗金属 ３８ 高融点金属膜 ３９ 低抵抗金属膜
フロントページの続き (72)発明者 篠崎 敏幸 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 辻 秀行 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 紀之定 俊明 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872
Claims (4)
- 【請求項１】 基板上の電極形成予定領域に、断面形状
が逆テーパー型の開口を有するマスクパターンを形成
し、該マスクパターンを介して基板上に等方性の成膜法
によって高融点金属膜を成膜し、次に前記マスクパター
ンを介して前記高融点金属膜上に異方性の成膜法によっ
て低抵抗金属膜を形成することを特徴とする電極の形成
方法。 - 【請求項２】 マスクパターンに形成される逆テーパー
型の開口が、下部領域が広く上部領域が狭く、かつ、逆
Ｔ字型の形状であることからなる請求項１記載の電極の
製造方法。 - 【請求項３】 高融点金属膜が、タングステン、モリブ
デン及びそれらの化合物からなる請求項１あるいは２記
載の電極の製造方法。 - 【請求項４】 低抵抗金属膜が、チタン、金、クロム、
白金からなる請求項１あるいは２記載の電極の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7712293A JP2968146B2 (ja) | 1993-04-02 | 1993-04-02 | 電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7712293A JP2968146B2 (ja) | 1993-04-02 | 1993-04-02 | 電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291080A JPH06291080A (ja) | 1994-10-18 |
| JP2968146B2 true JP2968146B2 (ja) | 1999-10-25 |
Family
ID=13624997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7712293A Expired - Fee Related JP2968146B2 (ja) | 1993-04-02 | 1993-04-02 | 電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968146B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304162A (ja) * | 2003-03-17 | 2004-10-28 | Seiko Epson Corp | コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス |
| JP5355954B2 (ja) * | 2008-07-30 | 2013-11-27 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2015032631A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-04-02 JP JP7712293A patent/JP2968146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291080A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0818810B1 (en) | Method of fabricating high beta HBT devices | |
| JPH0354464B2 (ja) | ||
| US20020053683A1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| US6214744B1 (en) | Method for manufacturing semiconductor device capable of improving etching rate ratio of insulator to refractory metal | |
| JP2968146B2 (ja) | 電極の製造方法 | |
| EP0424100B1 (en) | Method of fabricating a heterojunction bipolar transistor | |
| US5726468A (en) | Compound semiconductor bipolar transistor | |
| JP3193867B2 (ja) | 半導体ウェハ上への電極形成方法 | |
| JP2914022B2 (ja) | ゲート電極の形成方法 | |
| JP2000082709A (ja) | 半導体装置 | |
| JP3332326B2 (ja) | 半導体ウエハ上への電極形成方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JPH02199825A (ja) | 電極の製造方法 | |
| JPS61208877A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0311628A (ja) | 半導体装置およびその製造方法 | |
| JPH1174285A (ja) | Ｔ型電極の製造方法およびバイポーラトランジスタの製造方法 | |
| JPH04291925A (ja) | 半導体装置の製造方法 | |
| JP3145881B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH01214067A (ja) | ゲート電極及び配線とその製造方法 | |
| JPH05152346A (ja) | 化合物半導体装置の製造方法 | |
| JPH02237113A (ja) | 多層電極の形成方法 | |
| JPS6161550B2 (ja) | ||
| JPS6258154B2 (ja) | ||
| JPH0521469A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |