JP2003318191A - デバイス、デバイスの製造方法、電気光学装置及び電子装置 - Google Patents
デバイス、デバイスの製造方法、電気光学装置及び電子装置Info
- Publication number
- JP2003318191A JP2003318191A JP2002119964A JP2002119964A JP2003318191A JP 2003318191 A JP2003318191 A JP 2003318191A JP 2002119964 A JP2002119964 A JP 2002119964A JP 2002119964 A JP2002119964 A JP 2002119964A JP 2003318191 A JP2003318191 A JP 2003318191A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- region
- liquid
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 168
- 239000007788 liquid Substances 0.000 claims abstract description 115
- 239000000463 material Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 70
- 229910000077 silane Inorganic materials 0.000 claims description 46
- 238000010438 heat treatment Methods 0.000 claims description 38
- 239000002019 doping agent Substances 0.000 claims description 32
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 28
- 239000005871 repellent Substances 0.000 claims description 28
- 230000002940 repellent Effects 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims description 23
- 238000000576 coating method Methods 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 21
- -1 silane compound Chemical class 0.000 claims description 20
- 230000001678 irradiating effect Effects 0.000 claims description 17
- 239000002904 solvent Substances 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 14
- 230000000737 periodic effect Effects 0.000 claims description 10
- 238000007743 anodising Methods 0.000 claims description 3
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 229910021478 group 5 element Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 295
- 239000000243 solution Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 239000011344 liquid material Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000004528 spin coating Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 229920001709 polysilazane Polymers 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- OBSZRRSYVTXPNB-UHFFFAOYSA-N tetraphosphorus Chemical compound P12P3P1P32 OBSZRRSYVTXPNB-UHFFFAOYSA-N 0.000 description 5
- 239000008096 xylene Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- KWKXNDCHNDYVRT-UHFFFAOYSA-N dodecylbenzene Chemical compound CCCCCCCCCCCCC1=CC=CC=C1 KWKXNDCHNDYVRT-UHFFFAOYSA-N 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910001338 liquidmetal Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101000783705 Myxoma virus (strain Uriarra) Envelope protein A28 homolog Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- LUXIMSHPDKSEDK-UHFFFAOYSA-N bis(disilanyl)silane Chemical compound [SiH3][SiH2][SiH2][SiH2][SiH3] LUXIMSHPDKSEDK-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- CVLHDNLPWKYNNR-UHFFFAOYSA-N pentasilolane Chemical compound [SiH2]1[SiH2][SiH2][SiH2][SiH2]1 CVLHDNLPWKYNNR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
(57)【要約】
【課題】 イオン注入によらずに半導体膜に高濃度にド
ープされた領域を形成した半導体装置を提供する。 【解決手段】 基板上(11)に形成された半導体膜(12)
と、上記半導体膜上に形成されたゲート絶縁膜(13)及び
ゲート電極膜(14)を積層してなるゲート領域(15)と、上
記ゲート領域の両側に形成された前記ゲート電極膜と他
の領域との接触を防止するための隔離手段(A)と、上記
ゲート領域両側の前記基板上の領域にそれぞれ液体半導
体材料(17)を焼成して形成されたソース領域及びドレイ
ン領域と、を含む。
ープされた領域を形成した半導体装置を提供する。 【解決手段】 基板上(11)に形成された半導体膜(12)
と、上記半導体膜上に形成されたゲート絶縁膜(13)及び
ゲート電極膜(14)を積層してなるゲート領域(15)と、上
記ゲート領域の両側に形成された前記ゲート電極膜と他
の領域との接触を防止するための隔離手段(A)と、上記
ゲート領域両側の前記基板上の領域にそれぞれ液体半導
体材料(17)を焼成して形成されたソース領域及びドレイ
ン領域と、を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置、プ
ラズマディスプレイ、有機ＥＬ表示装置などの電気光学
装置や各種電子装置に使用される薄膜トランジスタを含
むデバイス及びその製造方法に関し、特に、液体材料を
使用したデバイス及びその製造方法に関する。
ラズマディスプレイ、有機ＥＬ表示装置などの電気光学
装置や各種電子装置に使用される薄膜トランジスタを含
むデバイス及びその製造方法に関し、特に、液体材料を
使用したデバイス及びその製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）は、例え
ば、基板、半導体膜、ゲート電極、ソース電極、ドレイ
ン電極、ゲート絶縁膜、層間絶縁膜、保護膜などを含ん
で構成されている。ゲートの両側にそれぞれソース領域
及びドレイン領域を形成するコプレナ型のＴＦＴでは、
通常、ゲート電極膜（あるいはゲート部分）をマスクと
して半導体膜にイオン注入を行い、熱処理を行って高濃
度にドープされたソース領域及びドレイン領域を形成す
る。それにより、別途イオン注入マスクを使用すること
なく、自己整合的にソース領域及びドレイン領域を形成
する。
ば、基板、半導体膜、ゲート電極、ソース電極、ドレイ
ン電極、ゲート絶縁膜、層間絶縁膜、保護膜などを含ん
で構成されている。ゲートの両側にそれぞれソース領域
及びドレイン領域を形成するコプレナ型のＴＦＴでは、
通常、ゲート電極膜（あるいはゲート部分）をマスクと
して半導体膜にイオン注入を行い、熱処理を行って高濃
度にドープされたソース領域及びドレイン領域を形成す
る。それにより、別途イオン注入マスクを使用すること
なく、自己整合的にソース領域及びドレイン領域を形成
する。
【０００３】
【発明が解決しようとする課題】しかしながら、ソース
領域やドレイン領域等の高濃度のドープ領域を形成する
ためのイオン打ち込みには、高価で巨大なイオン注入装
置が必要である。
領域やドレイン領域等の高濃度のドープ領域を形成する
ためのイオン打ち込みには、高価で巨大なイオン注入装
置が必要である。
【０００４】よって、本発明は、イオン注入によらずに
半導体膜に高濃度にドープされた半導体領域を形成した
デバイスを提供することを目的とする。
半導体膜に高濃度にドープされた半導体領域を形成した
デバイスを提供することを目的とする。
【０００５】また、本発明は、イオン注入装置を使用せ
ずに半導体膜に高濃度にドープされた半導体層を形成す
ることを可能とするデバイスの製造方法を提供すること
を目的とする。
ずに半導体膜に高濃度にドープされた半導体層を形成す
ることを可能とするデバイスの製造方法を提供すること
を目的とする。
【０００６】また、本発明は、半導体膜にソース領域及
びドレイン領域を形成する際に、これ等の領域とゲート
電極との間で短絡が生じにくい構造を備えるデバイスを
提供することを目的とする。
びドレイン領域を形成する際に、これ等の領域とゲート
電極との間で短絡が生じにくい構造を備えるデバイスを
提供することを目的とする。
【０００７】また、本発明は、半導体膜にソース領域及
びドレイン領域を形成する際に、これ等の領域とゲート
電極との間で短絡が生じにくい構造を備えることを可能
とするデバイスの製造方法を提供することを目的とす
る。
びドレイン領域を形成する際に、これ等の領域とゲート
電極との間で短絡が生じにくい構造を備えることを可能
とするデバイスの製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明のデバイスは、基板上に形成された半導体膜
と、上記半導体膜上に形成されたゲート絶縁膜及びゲー
ト電極膜を積層してなるゲート領域と、上記ゲート領域
の両側に形成された前記ゲート電極膜と他の領域との接
触を防止するための隔離手段と、上記ゲート領域両側の
前記基板上の領域にそれぞれ液体半導体材料から形成さ
れたソース領域及びドレイン領域と、を含む。
に本発明のデバイスは、基板上に形成された半導体膜
と、上記半導体膜上に形成されたゲート絶縁膜及びゲー
ト電極膜を積層してなるゲート領域と、上記ゲート領域
の両側に形成された前記ゲート電極膜と他の領域との接
触を防止するための隔離手段と、上記ゲート領域両側の
前記基板上の領域にそれぞれ液体半導体材料から形成さ
れたソース領域及びドレイン領域と、を含む。
【０００９】かかる構成とすることによって、ソース領
域及びドレイン領域を液体半導体材料を使用して形成し
易い半導体装置の構造が得られる。また、イオン注入装
置を使用せずに半導体装置を製作することが可能とな
る。
域及びドレイン領域を液体半導体材料を使用して形成し
易い半導体装置の構造が得られる。また、イオン注入装
置を使用せずに半導体装置を製作することが可能とな
る。
【００１０】好ましくは、上記隔離手段は、上記ゲート
領域の両側に形成される撥液膜である。撥液膜で液体半
導体材料をゲート領域の側壁からはじくことによって液
体半導体材料とゲート電極膜との接触を回避可能とな
る。
領域の両側に形成される撥液膜である。撥液膜で液体半
導体材料をゲート領域の側壁からはじくことによって液
体半導体材料とゲート電極膜との接触を回避可能とな
る。
【００１１】好ましくは、上記隔離手段は、上記ゲート
領域の両側に形成される絶縁膜である。それにより、ゲ
ート領域の側壁が絶縁され、液体半導体材料とゲート電
極膜との電気的及び物理的接触を回避可能となる。
領域の両側に形成される絶縁膜である。それにより、ゲ
ート領域の側壁が絶縁され、液体半導体材料とゲート電
極膜との電気的及び物理的接触を回避可能となる。
【００１２】好ましくは、上記隔離手段は、上記ゲート
電極膜を陽極酸化して形成される絶縁膜である。ゲート
電極膜は、例えば、アルミニウムである。それにより、
ゲート電極膜の外周が酸化物によって被覆され、ゲート
電極膜が他から絶縁される。
電極膜を陽極酸化して形成される絶縁膜である。ゲート
電極膜は、例えば、アルミニウムである。それにより、
ゲート電極膜の外周が酸化物によって被覆され、ゲート
電極膜が他から絶縁される。
【００１３】好ましくは、上記隔離手段は、上記半導体
膜の上記ゲート領域の両側でそれぞれ掘削された部分で
ある。それにより、上下方向にゲート電極膜と液体半導
体材料の塗布膜とを離間させる。
膜の上記ゲート領域の両側でそれぞれ掘削された部分で
ある。それにより、上下方向にゲート電極膜と液体半導
体材料の塗布膜とを離間させる。
【００１４】好ましくは、上記隔離手段は、上記基板の
上記ゲート領域の両側でそれぞれ掘削された部分であ
る。それにより、上下方向にゲート電極膜と液体半導体
材料の塗布膜とを離間させる。
上記ゲート領域の両側でそれぞれ掘削された部分であ
る。それにより、上下方向にゲート電極膜と液体半導体
材料の塗布膜とを離間させる。
【００１５】なお、上記半導体膜及び基板の両方を掘削
してゲート電極膜と液体半導体材料の塗布膜とを上下方
向により大きく離間させることとしても良い。
してゲート電極膜と液体半導体材料の塗布膜とを上下方
向により大きく離間させることとしても良い。
【００１６】好ましくは、上記掘削された各部分は溝を
形成し、各溝内に上記ソース領域及びドレイン領域がそ
れぞれ形成される。溝を利用することでより微細に構造
が制御されたソース領域及びドレイン領域を形成するこ
とが可能となる。
形成し、各溝内に上記ソース領域及びドレイン領域がそ
れぞれ形成される。溝を利用することでより微細に構造
が制御されたソース領域及びドレイン領域を形成するこ
とが可能となる。
【００１７】好ましくは、上記液体半導体材料は、シラ
ン化合物とドーパント源とを含有する。
ン化合物とドーパント源とを含有する。
【００１８】好ましくは、上記半導体液体材料は、シラ
ン化合物の溶液に、紫外線を照射することにより光重合
してなる高次シランとドーパント源とを含む。また、上
記液体半導体材料は、シラン化合物とドーパント源を含
有する溶液に紫外線を照射してなる高次シランを含有す
る。それにより、紫外線を適宜に照射して高濃度でドー
プされた高次シランを得ることが可能である。
ン化合物の溶液に、紫外線を照射することにより光重合
してなる高次シランとドーパント源とを含む。また、上
記液体半導体材料は、シラン化合物とドーパント源を含
有する溶液に紫外線を照射してなる高次シランを含有す
る。それにより、紫外線を適宜に照射して高濃度でドー
プされた高次シランを得ることが可能である。
【００１９】好ましくは、上記液体半導体材料は、シラ
ン化合物と周期律表の第３Ｂ族の元素を含む物質又は第
５Ｂ族の元素を含むドーパント源とを含む溶液である。
ン化合物と周期律表の第３Ｂ族の元素を含む物質又は第
５Ｂ族の元素を含むドーパント源とを含む溶液である。
【００２０】好ましくは、上記シラン化合物は、その分
子内に少なくとも１つの環状構造を有する。この環状構
造を有するものは、光重合によって高次シランとなり易
い。
子内に少なくとも１つの環状構造を有する。この環状構
造を有するものは、光重合によって高次シランとなり易
い。
【００２１】好ましくは、上記半導体材料は、シラン化
合物と周期律表の第３Ｂ族の元素を含む物質又は第５Ｂ
族の元素を含むドーパント源とを含む溶液に紫外線を照
射して光重合してなる高次シランを含む溶液、または、
シラン化合物溶液に紫外線を照射して光重合してなる高
次シランと周期律表の第３Ｂ族の元素を含む物質又は第
５Ｂ族の元素を含むドーパント源とを含む溶液である。
合物と周期律表の第３Ｂ族の元素を含む物質又は第５Ｂ
族の元素を含むドーパント源とを含む溶液に紫外線を照
射して光重合してなる高次シランを含む溶液、または、
シラン化合物溶液に紫外線を照射して光重合してなる高
次シランと周期律表の第３Ｂ族の元素を含む物質又は第
５Ｂ族の元素を含むドーパント源とを含む溶液である。
【００２２】上述の光重合してなる高次シランは基板に
対して非常に優れた密着性を示し、非常に綺麗に基板へ
の塗布を行うことができる。該高次シランは反応性が乏
しくより安全に取り扱うことが出来る。また、該高次シ
ランは沸点その分解点より高いため、シリコン膜を形成
する場合の加熱焼成時においても、シリコン膜が形成す
る前に高次シランが蒸発してしまうという不具合がな
い。
対して非常に優れた密着性を示し、非常に綺麗に基板へ
の塗布を行うことができる。該高次シランは反応性が乏
しくより安全に取り扱うことが出来る。また、該高次シ
ランは沸点その分解点より高いため、シリコン膜を形成
する場合の加熱焼成時においても、シリコン膜が形成す
る前に高次シランが蒸発してしまうという不具合がな
い。
【００２３】また、本発明の電気光学装置は、上述した
デバイスを含む。
デバイスを含む。
【００２４】また、本発明の電子機器は、上述した電気
光学装置を含む。
光学装置を含む。
【００２５】本発明のデバイスの製造方法は、基板上に
半導体膜を形成する半導体膜形成工程と、上記半導体膜
上にゲート絶縁膜及びゲート電極膜を積層してなるゲー
ト領域を形成するゲート領域形成工程と、上記ゲート領
域の両側に上記ゲート電極膜と他の領域との接触を防止
するための隔離手段を形成する隔離手段形成工程と、上
記ゲート領域両側の上記基板上の領域にそれぞれ液体半
導体材料を塗布して塗布膜を形成する塗布工程と、上記
液体半導体材料の塗布膜からソース領域及びドレイン領
域を形成するソース領域及びドレイン領域形成工程と、
を含む。
半導体膜を形成する半導体膜形成工程と、上記半導体膜
上にゲート絶縁膜及びゲート電極膜を積層してなるゲー
ト領域を形成するゲート領域形成工程と、上記ゲート領
域の両側に上記ゲート電極膜と他の領域との接触を防止
するための隔離手段を形成する隔離手段形成工程と、上
記ゲート領域両側の上記基板上の領域にそれぞれ液体半
導体材料を塗布して塗布膜を形成する塗布工程と、上記
液体半導体材料の塗布膜からソース領域及びドレイン領
域を形成するソース領域及びドレイン領域形成工程と、
を含む。
【００２６】かかる構成とすることによって、液体半導
体材料とゲート電極膜との接触を回避可能となる。
体材料とゲート電極膜との接触を回避可能となる。
【００２７】好ましくは、上記隔離手段は、上記ゲート
領域の両側に形成される撥液膜である。それにより、ゲ
ート側壁から液体半導体材料がはじかれてゲート電極膜
との接触が回避される。
領域の両側に形成される撥液膜である。それにより、ゲ
ート側壁から液体半導体材料がはじかれてゲート電極膜
との接触が回避される。
【００２８】好ましくは、上記隔離手段は、上記ゲート
領域の両側に形成される絶縁膜である。それにより、ゲ
ート電極膜と液体半導体材料とが電気電気的に絶縁され
る。
領域の両側に形成される絶縁膜である。それにより、ゲ
ート電極膜と液体半導体材料とが電気電気的に絶縁され
る。
【００２９】好ましくは、上記隔離手段は、上記ゲート
電極膜を陽極酸化して形成される絶縁膜である。アルミ
ニウムのように酸化膜が絶縁性となるものの場合に、少
ない工程数で絶縁膜を形成することが可能となる利点が
ある。
電極膜を陽極酸化して形成される絶縁膜である。アルミ
ニウムのように酸化膜が絶縁性となるものの場合に、少
ない工程数で絶縁膜を形成することが可能となる利点が
ある。
【００３０】好ましくは、上記隔離手段は、上記半導体
膜の前記ゲート領域の両側で掘削された部分である。そ
れにより、ゲート電極膜と液体半導体材料とを上下方向
に離間する。
膜の前記ゲート領域の両側で掘削された部分である。そ
れにより、ゲート電極膜と液体半導体材料とを上下方向
に離間する。
【００３１】好ましくは、上記隔離手段は、上記基板の
上記ゲート領域の両側で掘削された部分である。それに
より、ゲート電極膜と液体半導体材料とを上下方向に離
間する。半導体膜と基板の両方を掘削してより離間する
ようにしても良い。
上記ゲート領域の両側で掘削された部分である。それに
より、ゲート電極膜と液体半導体材料とを上下方向に離
間する。半導体膜と基板の両方を掘削してより離間する
ようにしても良い。
【００３２】好ましくは、上記掘削された部分は溝を形
成し、この溝内に上記液体半導体材料を塗布する。それ
により、溝を利用することでより微細に構造が制御され
たソース領域及びドレイン領域ソース領域及びドレイン
領域を形成することが可能となる。
成し、この溝内に上記液体半導体材料を塗布する。それ
により、溝を利用することでより微細に構造が制御され
たソース領域及びドレイン領域ソース領域及びドレイン
領域を形成することが可能となる。
【００３３】好ましくは、上記液体半導体材料は、シラ
ン化合物と周期律表の第３Ｂ族の元素を含む物質又は第
５Ｂ族の元素を含むドーパント源とを含む溶液である。
ン化合物と周期律表の第３Ｂ族の元素を含む物質又は第
５Ｂ族の元素を含むドーパント源とを含む溶液である。
【００３４】さらに好ましくは、シラン化合物と周期律
表の第３Ｂ族の元素を含む物質又は第５Ｂ族の元素を含
むドーパント源とを含む溶液に紫外線を照射して光重合
してなる高次シランを含む溶液、または、シラン化合物
溶液に紫外線を照射して光重合してなる高次シランと周
期律表の第３Ｂ族の元素を含む物質又は第５Ｂ族の元素
を含むドーパント源とを含む溶液である。
表の第３Ｂ族の元素を含む物質又は第５Ｂ族の元素を含
むドーパント源とを含む溶液に紫外線を照射して光重合
してなる高次シランを含む溶液、または、シラン化合物
溶液に紫外線を照射して光重合してなる高次シランと周
期律表の第３Ｂ族の元素を含む物質又は第５Ｂ族の元素
を含むドーパント源とを含む溶液である。
【００３５】上述の光重合してなる高次シランは基板に
対して非常に優れた密着性を示し、非常に綺麗に基板へ
の塗布を行うことができる。該高次シランは反応性が乏
しくより安全に取り扱うことが出来る。また、該高次シ
ランは沸点がその分解点より高いため、シリコン膜を形
成する場合の加熱焼成時においても、シリコン膜を形成
する前に高次シランが蒸発してしまうという不具合がな
い。
対して非常に優れた密着性を示し、非常に綺麗に基板へ
の塗布を行うことができる。該高次シランは反応性が乏
しくより安全に取り扱うことが出来る。また、該高次シ
ランは沸点がその分解点より高いため、シリコン膜を形
成する場合の加熱焼成時においても、シリコン膜を形成
する前に高次シランが蒸発してしまうという不具合がな
い。
【００３６】好ましくは、上記液体半導体材料は、液滴
吐出法（インクジェット）法によって所望の位置に塗布
される。この場合、上記液滴吐出をより精密に行えるよ
うに、上記液体半導体材料の機能を損なわない程度に、
溶媒を混入したり、表面張力調整剤を混入するなど公知
の方法で粘度や表面張力を調節することができる。この
様に液滴吐出法によって上記液体材料を塗布することに
より、より少ない材料でより性能の良い半導体装置を作
成することができる。
吐出法（インクジェット）法によって所望の位置に塗布
される。この場合、上記液滴吐出をより精密に行えるよ
うに、上記液体半導体材料の機能を損なわない程度に、
溶媒を混入したり、表面張力調整剤を混入するなど公知
の方法で粘度や表面張力を調節することができる。この
様に液滴吐出法によって上記液体材料を塗布することに
より、より少ない材料でより性能の良い半導体装置を作
成することができる。
【００３７】好ましくは、上記ソース領域及びドレイン
領域形成工程は、上記液体半導体材料の塗布膜から溶媒
を除去する相対的に低温の第１の熱処理と、前記塗布膜
を熱処理する光処理工程および／または前記第１の熱処
理より高温で熱処理する第２の熱処理工程と、を含む。
それにより、溶媒を含まない状態で、半導体膜を焼成す
ることが可能となる。
領域形成工程は、上記液体半導体材料の塗布膜から溶媒
を除去する相対的に低温の第１の熱処理と、前記塗布膜
を熱処理する光処理工程および／または前記第１の熱処
理より高温で熱処理する第２の熱処理工程と、を含む。
それにより、溶媒を含まない状態で、半導体膜を焼成す
ることが可能となる。
【００３８】好ましくは、上記ソース領域及びドレイン
領域形成工程は、更に、焼成した上記塗布膜の結晶性の
改善を行う高温短時間の第３の熱処理工程と、を含む。
それにより、例えば、アモルファスシリコンをポリシリ
コンとすることが可能となる。また、ドーパントの下地
半導体膜への拡散もより進行する。高温短時間の熱処理
は、例えば、レーザアニールやランプ加熱である。
領域形成工程は、更に、焼成した上記塗布膜の結晶性の
改善を行う高温短時間の第３の熱処理工程と、を含む。
それにより、例えば、アモルファスシリコンをポリシリ
コンとすることが可能となる。また、ドーパントの下地
半導体膜への拡散もより進行する。高温短時間の熱処理
は、例えば、レーザアニールやランプ加熱である。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、本発明において、液
滴吐出法とは、液滴を所望の領域に吐出することによ
り、被吐出物を含む所望のパターンを形成する方法であ
り、インクジェット法と呼ばれることもある。但し、こ
の場合、吐出する液滴は、印刷物に用いられる所謂イン
クではなく、デバイスを構成する材料物質を含む液状体
であり、この材料物質は、例えばデバイスを構成する導
電物質または絶縁物質として機能し得る物質を含むもの
である。更に、液滴吐出とは、吐出時に噴霧されるもの
に限らず、液状体の１適１適が連続するように吐出され
る場合も含む。
て図面を参照して説明する。なお、本発明において、液
滴吐出法とは、液滴を所望の領域に吐出することによ
り、被吐出物を含む所望のパターンを形成する方法であ
り、インクジェット法と呼ばれることもある。但し、こ
の場合、吐出する液滴は、印刷物に用いられる所謂イン
クではなく、デバイスを構成する材料物質を含む液状体
であり、この材料物質は、例えばデバイスを構成する導
電物質または絶縁物質として機能し得る物質を含むもの
である。更に、液滴吐出とは、吐出時に噴霧されるもの
に限らず、液状体の１適１適が連続するように吐出され
る場合も含む。
【００４０】まず、一般的に使用される薄膜トランジス
タは、図２１に示すように、絶縁基板１１、半導体膜１
２、ゲート絶縁膜１３及びゲート電極膜１４を含み、ゲ
ート電極膜１４をマスクとしてソース領域１８及びドレ
イン領域１９にドーパントイオンを注入し、熱処理を行
って薄膜トランジスタを形成している。本発明では、イ
オン注入によるソース領域及１８びドレイン領域１９の
形成に代えて、ソース領域１８及びドレイン領域１９を
ドーパント源を含む液体半導体材料を使用して形成する
ことを提案する。液体半導体材料として、シラン化合
物、または高次シランとドーパント源を含む溶液を使用
することによって実用に足りる半導体膜の成膜特性が得
られることを見出した。高次シラン組成物は、具体的に
は、シラン化合物の溶液に紫外線を照射して光重合を生
じさせ、ここに周期律表の第３Ｂ族の元素を含む物質又
は第５Ｂ族の元素を含むドーパント源を添加し、または
シラン化合物の溶液に周期律表の第３Ｂ族の元素を含む
物質又は第５Ｂ族の元素を含むドーパント源を添加した
後、紫外線を照射して光重合を生じさせることによって
得られる。この液体半導体材料を基板に塗布した後、溶
媒を除去し、熱処理及び光処理のうち少なくともいずれ
かを行ってドープシリコン膜を形成する。この液体半導
体材料をゲート領域の両側に塗布する際に、図１や図１
４（ｂ）に示すように、液体半導体材料１７とゲート電
極膜１４との直接の接触を防止する隔離手段Ａを介して
いる。
タは、図２１に示すように、絶縁基板１１、半導体膜１
２、ゲート絶縁膜１３及びゲート電極膜１４を含み、ゲ
ート電極膜１４をマスクとしてソース領域１８及びドレ
イン領域１９にドーパントイオンを注入し、熱処理を行
って薄膜トランジスタを形成している。本発明では、イ
オン注入によるソース領域及１８びドレイン領域１９の
形成に代えて、ソース領域１８及びドレイン領域１９を
ドーパント源を含む液体半導体材料を使用して形成する
ことを提案する。液体半導体材料として、シラン化合
物、または高次シランとドーパント源を含む溶液を使用
することによって実用に足りる半導体膜の成膜特性が得
られることを見出した。高次シラン組成物は、具体的に
は、シラン化合物の溶液に紫外線を照射して光重合を生
じさせ、ここに周期律表の第３Ｂ族の元素を含む物質又
は第５Ｂ族の元素を含むドーパント源を添加し、または
シラン化合物の溶液に周期律表の第３Ｂ族の元素を含む
物質又は第５Ｂ族の元素を含むドーパント源を添加した
後、紫外線を照射して光重合を生じさせることによって
得られる。この液体半導体材料を基板に塗布した後、溶
媒を除去し、熱処理及び光処理のうち少なくともいずれ
かを行ってドープシリコン膜を形成する。この液体半導
体材料をゲート領域の両側に塗布する際に、図１や図１
４（ｂ）に示すように、液体半導体材料１７とゲート電
極膜１４との直接の接触を防止する隔離手段Ａを介して
いる。
【００４１】（第１の実施形態）第１の実施の形態にお
いては、高濃度にドープされた半導体膜となる液体材料
をゲート電極の周りに液滴吐出法で塗布し、光処理や熱
処理によってソース領域及びドレイン領域を形成する。
この際に、ゲート電極の周囲に撥液膜を形成し、液体材
料がゲート電極と接触しないようにしてゲート電極とソ
ース領域又はドレイン領域との短絡が生じないようにし
ている。
いては、高濃度にドープされた半導体膜となる液体材料
をゲート電極の周りに液滴吐出法で塗布し、光処理や熱
処理によってソース領域及びドレイン領域を形成する。
この際に、ゲート電極の周囲に撥液膜を形成し、液体材
料がゲート電極と接触しないようにしてゲート電極とソ
ース領域又はドレイン領域との短絡が生じないようにし
ている。
【００４２】（第１の実施の形態の第１の実施例）ま
ず、図２（ａ）に示すように、石英ガラスなどの絶縁基
板１１上にＣＶＤ法によってシリコン等の半導体材料を
堆積して半導体膜１２を形成する。更に、半導体膜１２
にレーザアニールを施して多結晶半導体膜（ポリシリコ
ン膜）とすることが出来る。この半導体膜１２をパター
ニングして素子形成領域を形成する。なお、半導体膜１
２をシラン化合物などの半導体材料を含む液体材料をス
ピンコートあるいは液滴吐出法によって塗布し、熱処理
を加えてアモルファスシリコン膜１２を形成することに
よって得ても良い。
ず、図２（ａ）に示すように、石英ガラスなどの絶縁基
板１１上にＣＶＤ法によってシリコン等の半導体材料を
堆積して半導体膜１２を形成する。更に、半導体膜１２
にレーザアニールを施して多結晶半導体膜（ポリシリコ
ン膜）とすることが出来る。この半導体膜１２をパター
ニングして素子形成領域を形成する。なお、半導体膜１
２をシラン化合物などの半導体材料を含む液体材料をス
ピンコートあるいは液滴吐出法によって塗布し、熱処理
を加えてアモルファスシリコン膜１２を形成することに
よって得ても良い。
【００４３】次に、半導体膜１２の上にゲート絶縁膜１
３を形成する。ゲート絶縁膜１３は、例えば、ＴＥＯＳ
等を材料としたＣＶＤ法によってシリコン酸化膜を形成
することことによって得ることができる。なお、シリコ
ン酸化膜は、ポリペルヒドロシラザン（以下、「ポリシ
ラザン」と略称する。）の溶液をスピンコートや液滴吐
出法によって塗布し、これに酸素雰囲気下で熱処理を加
えることによって得ることができる。
３を形成する。ゲート絶縁膜１３は、例えば、ＴＥＯＳ
等を材料としたＣＶＤ法によってシリコン酸化膜を形成
することことによって得ることができる。なお、シリコ
ン酸化膜は、ポリペルヒドロシラザン（以下、「ポリシ
ラザン」と略称する。）の溶液をスピンコートや液滴吐
出法によって塗布し、これに酸素雰囲気下で熱処理を加
えることによって得ることができる。
【００４４】このゲート絶縁膜１３の上にゲート電極膜
１４を形成する。ゲート電極膜１４は、スパッタ法によ
る金属の堆積、例えば、アルミニウムを堆積することに
よって形成することが出来る。また、銀、金、銅等の導
電性微粒子を含む液体材料を液滴吐出法によってゲート
絶縁膜１３上に塗布し、これに熱処理を加えてゲート電
極膜１４を形成しても良い。これ等のゲート絶縁膜１３
及びゲート電極膜１４を図示しないゲート電極・配線の
マスクを用いてパターニングし、図２（ｂ）に示すよう
に、半導体膜１２上にゲート領域１５を形成する。
１４を形成する。ゲート電極膜１４は、スパッタ法によ
る金属の堆積、例えば、アルミニウムを堆積することに
よって形成することが出来る。また、銀、金、銅等の導
電性微粒子を含む液体材料を液滴吐出法によってゲート
絶縁膜１３上に塗布し、これに熱処理を加えてゲート電
極膜１４を形成しても良い。これ等のゲート絶縁膜１３
及びゲート電極膜１４を図示しないゲート電極・配線の
マスクを用いてパターニングし、図２（ｂ）に示すよう
に、半導体膜１２上にゲート領域１５を形成する。
【００４５】次に、図２（ｃ）に示すように、半導体膜
１２上、ゲート領域１５の側壁及びその上部に撥液膜１
６をそれぞれ塗布する。撥液膜１６は光剥離性のものを
使用する。この光剥離性撥液膜としては、例えばヘプタ
デカフルオロ−１，１，２，２テトラヒドロデシルトリ
エトキシシランや、トリデカフルオロ−１，１，２，２
テトラヒドロオクチルトリエトキシシランなどに代表さ
れるフルオロアルキルシラン（ＦＡＳ）を基板とともに
熱処理することによって基板に配列させた膜などが使用
できる。
１２上、ゲート領域１５の側壁及びその上部に撥液膜１
６をそれぞれ塗布する。撥液膜１６は光剥離性のものを
使用する。この光剥離性撥液膜としては、例えばヘプタ
デカフルオロ−１，１，２，２テトラヒドロデシルトリ
エトキシシランや、トリデカフルオロ−１，１，２，２
テトラヒドロオクチルトリエトキシシランなどに代表さ
れるフルオロアルキルシラン（ＦＡＳ）を基板とともに
熱処理することによって基板に配列させた膜などが使用
できる。
【００４６】その後、図３（ａ）に示すように、絶縁基
板１１の上方から基板全面に紫外線（ＵＶ）を照射す
る。例えば、波長１７２ｎｍの紫外線照射によって上記
ＦＡＳによる撥液膜１６は剥離するが、図３（ｂ）に示
すように、ゲート領域１５の側壁部分の撥液膜１６は相
対的に紫外線照射量が少なくなるので該側壁部分に残存
する。このようにして、ゲート領域１５の周囲を撥液化
する。
板１１の上方から基板全面に紫外線（ＵＶ）を照射す
る。例えば、波長１７２ｎｍの紫外線照射によって上記
ＦＡＳによる撥液膜１６は剥離するが、図３（ｂ）に示
すように、ゲート領域１５の側壁部分の撥液膜１６は相
対的に紫外線照射量が少なくなるので該側壁部分に残存
する。このようにして、ゲート領域１５の周囲を撥液化
する。
【００４７】この方法は、ゲート電極膜１４の横（側
壁）にフォトマスクを用いず、光剥離性撥液材料の塗布
と露光によって精度良く撥液膜１６を形成できるので効
率的である。
壁）にフォトマスクを用いず、光剥離性撥液材料の塗布
と露光によって精度良く撥液膜１６を形成できるので効
率的である。
【００４８】次に、図３（ｃ）に示すように、ゲート領
域１５の両側に高濃度のドーパント源と半導体材料を含
む液体材料１７を液滴吐出法によってそれぞれ塗布し、
熱処理を加えて後述のソース領域１８及びドレイン領域
１９を形成する。液体材料１７の塗布時に撥液膜１６に
よって液滴がゲート電極膜１４からはじかれ、電気的に
接触することが防止される。
域１５の両側に高濃度のドーパント源と半導体材料を含
む液体材料１７を液滴吐出法によってそれぞれ塗布し、
熱処理を加えて後述のソース領域１８及びドレイン領域
１９を形成する。液体材料１７の塗布時に撥液膜１６に
よって液滴がゲート電極膜１４からはじかれ、電気的に
接触することが防止される。
【００４９】液体半導体材料１７は、環状のシラン化合
物にリンやホウ素を含むドーパント源を添加し、紫外線
照射して光重合させて高次シランとし、分子レベルでド
ーパントと結合させた材料を用いるのが好ましい。例え
ば、シクロテトラシランを２０ｗｔ．％、黄リンを０．
１ｗｔ．％含有するトルエン溶液に２５４ｎｍの紫外線
を照射した溶液を使用することが出来る。ドーパント源
含有の液体半導体材料１７の他の例については後述する
が、当該材料は適宜に選択される。
物にリンやホウ素を含むドーパント源を添加し、紫外線
照射して光重合させて高次シランとし、分子レベルでド
ーパントと結合させた材料を用いるのが好ましい。例え
ば、シクロテトラシランを２０ｗｔ．％、黄リンを０．
１ｗｔ．％含有するトルエン溶液に２５４ｎｍの紫外線
を照射した溶液を使用することが出来る。ドーパント源
含有の液体半導体材料１７の他の例については後述する
が、当該材料は適宜に選択される。
【００５０】次に、図４（ａ）に示すように、液体半導
体材料１７の塗布膜を加熱して溶媒を除去し（第１の熱
処理）、更に熱処理を加えて高濃度にドープされた半導
体膜のソース領域１８及びドレイン領域１９を形成する
（第２の熱処理）。熱処理の温度は、例えば、２５０〜
５５０℃で行えるが、３５０℃以上である方がより特性
が向上する。この時、熱処理に加えて例えば１７２ｎｍ
の紫外線を熱処理の前に照射することにより、半導体膜
の特性を向上させることもできる。更に、レーザアニー
ルなどによって高温短時間の熱処理（第３の熱処理）を
行うと、半導体膜の膜質をさらに改善することが可能と
なる。例えば、アモルファスシリコン膜をポリシリコン
膜に改善することが可能となる。また、ドーパントの半
導体膜１２への拡散も行える。なお、液滴吐出方による
塗布後、熱処理前に紫外線照射を行うと、更にドーパン
トを効率よく添加出来るようになる。
体材料１７の塗布膜を加熱して溶媒を除去し（第１の熱
処理）、更に熱処理を加えて高濃度にドープされた半導
体膜のソース領域１８及びドレイン領域１９を形成する
（第２の熱処理）。熱処理の温度は、例えば、２５０〜
５５０℃で行えるが、３５０℃以上である方がより特性
が向上する。この時、熱処理に加えて例えば１７２ｎｍ
の紫外線を熱処理の前に照射することにより、半導体膜
の特性を向上させることもできる。更に、レーザアニー
ルなどによって高温短時間の熱処理（第３の熱処理）を
行うと、半導体膜の膜質をさらに改善することが可能と
なる。例えば、アモルファスシリコン膜をポリシリコン
膜に改善することが可能となる。また、ドーパントの半
導体膜１２への拡散も行える。なお、液滴吐出方による
塗布後、熱処理前に紫外線照射を行うと、更にドーパン
トを効率よく添加出来るようになる。
【００５１】塗布膜１７の固化あるいは熱処理の際に撥
液膜１６は蒸発して消滅し、ゲート電極膜１４とソース
領域１８及びドレイン領域１９との間には微小な隙間が
できる。
液膜１６は蒸発して消滅し、ゲート電極膜１４とソース
領域１８及びドレイン領域１９との間には微小な隙間が
できる。
【００５２】図４（ｂ）に示すように、絶縁基板１１、
半導体膜１２、ゲート領域１５、ソース領域１８及びド
レイン領域１９上に層間絶縁膜２０を形成する。層間絶
縁膜２０は、ＣＶＤ法によってシリコン酸化膜を堆積し
て形成することが出来る。また、ポリシラザンの溶液を
スピンコートや液滴吐出法によって塗布し、これに酸素
雰囲気下で熱処理を加えることによって液体材料からシ
リコン酸化膜を得てもよい。
半導体膜１２、ゲート領域１５、ソース領域１８及びド
レイン領域１９上に層間絶縁膜２０を形成する。層間絶
縁膜２０は、ＣＶＤ法によってシリコン酸化膜を堆積し
て形成することが出来る。また、ポリシラザンの溶液を
スピンコートや液滴吐出法によって塗布し、これに酸素
雰囲気下で熱処理を加えることによって液体材料からシ
リコン酸化膜を得てもよい。
【００５３】この層間絶縁膜２０のソース領域１８及び
ドレイン領域１９上に、異方性エッチングによってコン
タクト孔２１、２１を開口する。スパッタ法によってア
ルミニウムなどの電極材料を開口部に堆積し、これをパ
ターニングしてソース電極２２及びドレイン電極２３を
形成する。なお、液体金属材料を使用してソース電極２
２及びドレイン電極２３を形成することもできる。
ドレイン領域１９上に、異方性エッチングによってコン
タクト孔２１、２１を開口する。スパッタ法によってア
ルミニウムなどの電極材料を開口部に堆積し、これをパ
ターニングしてソース電極２２及びドレイン電極２３を
形成する。なお、液体金属材料を使用してソース電極２
２及びドレイン電極２３を形成することもできる。
【００５４】このようにして、イオン注入法、従って、
大規模なイオン注入装置を用いずにソース領域１８及び
ドレイン領域１９を形成することが出来る。
大規模なイオン注入装置を用いずにソース領域１８及び
ドレイン領域１９を形成することが出来る。
【００５５】（第１の実施の形態の第２の実施例）図５
（ａ）は、本発明の第１の実施形態の第２の実施例を示
している。図２（ｂ）に示す、ゲート領域１５を形成し
た状態で液滴吐出法によって撥液性材料含有溶液１６ａ
をゲート領域１５部分に塗布し、ゲート領域１５の周り
に撥液膜１６を形成している。例えば、撥液性材料含有
液１６ａとしてトリデカフルオロ−１，１，２，２テト
ラヒドロオクチルトリエトキシシランをドデシルベンゼ
ンに０．１ｗｔ．％溶解させた溶液を用い、基板のゲー
ト領域１５の直上から液滴吐出法で塗布した。基板を１
００℃に保ち、真空にして溶媒を乾燥すると、ゲート領
域１５部分を覆う撥液膜１６のパターンが得られた。
（ａ）は、本発明の第１の実施形態の第２の実施例を示
している。図２（ｂ）に示す、ゲート領域１５を形成し
た状態で液滴吐出法によって撥液性材料含有溶液１６ａ
をゲート領域１５部分に塗布し、ゲート領域１５の周り
に撥液膜１６を形成している。例えば、撥液性材料含有
液１６ａとしてトリデカフルオロ−１，１，２，２テト
ラヒドロオクチルトリエトキシシランをドデシルベンゼ
ンに０．１ｗｔ．％溶解させた溶液を用い、基板のゲー
ト領域１５の直上から液滴吐出法で塗布した。基板を１
００℃に保ち、真空にして溶媒を乾燥すると、ゲート領
域１５部分を覆う撥液膜１６のパターンが得られた。
【００５６】その後、図５（ｃ）に示すように、基板全
体を紫外線露光してゲート領域の周囲の側壁に撥液膜１
６を残す。以下、図３（ｃ）以降と同様の工程で薄膜ト
ランジスタが形成される。
体を紫外線露光してゲート領域の周囲の側壁に撥液膜１
６を残す。以下、図３（ｃ）以降と同様の工程で薄膜ト
ランジスタが形成される。
【００５７】ソース領域１８及びドレイン領域１９を形
成した液体半導体材料１７の他の例について説明する。
成した液体半導体材料１７の他の例について説明する。
【００５８】第２の液体半導体材料１７の例として、テ
トラシランを２０ｗｔ．％、デカボランを２ｗｔ．％含
有するトルエン溶液３０ｍｌに、波長３０８ｎｍの紫外
線を２０分間照射して光重合させた高次シランを０．５
μｍのフィルターを用いて濾過した溶液を用いる。これ
を液滴吐出法によってゲート領域１５の周りに塗布した
後に、波長１７２ｎｍの紫外線を１時間照射してソース
領域１８及びドレイン領域１９のパターンを形成する。
トラシランを２０ｗｔ．％、デカボランを２ｗｔ．％含
有するトルエン溶液３０ｍｌに、波長３０８ｎｍの紫外
線を２０分間照射して光重合させた高次シランを０．５
μｍのフィルターを用いて濾過した溶液を用いる。これ
を液滴吐出法によってゲート領域１５の周りに塗布した
後に、波長１７２ｎｍの紫外線を１時間照射してソース
領域１８及びドレイン領域１９のパターンを形成する。
【００５９】第３の液体半導体材料１７の例として、シ
クロペンタシランを４０ｗｔ．％、ホスフィンを０．４
ｗｔ．％含有するキシレン溶液を用いる。これを液滴吐
出法によってゲート領域１５の周りに塗布した後に、波
長２５４ｎｍの紫外線を２０分間照射してソース領域１
８及びドレイン領域１９のパターンを形成する。
クロペンタシランを４０ｗｔ．％、ホスフィンを０．４
ｗｔ．％含有するキシレン溶液を用いる。これを液滴吐
出法によってゲート領域１５の周りに塗布した後に、波
長２５４ｎｍの紫外線を２０分間照射してソース領域１
８及びドレイン領域１９のパターンを形成する。
【００６０】第４の液体半導体材料１７の例として、ペ
ンタシランを４０ｗｔ．％、テトラボランを４ｗｔ．％
含有するキシレン溶液４０ｍｌに、波長２５４ｎｍの紫
外線を１５分間照射して光重合させた高次シランを含有
する溶液を濾過した溶液を使用することが出来る。この
溶液を液滴吐出法によってゲート領域１５の周りに塗布
し、１ｔｏｒｒの減圧下１００℃で熱処理して溶媒を除
去してから、３５０℃で１０分間焼成し、ソース領域１
８及びドレイン領域１９のパターンを形成する。なお、
この第４の液体半導体材料の場合には、撥液膜１６の材
料としてトリデカフルオロ−１，１，２，２テトラヒド
ロオクチルトリエトキシシランがドデシルベンゼンに１
ｗｔ．％溶解した溶液を液滴吐出法でゲート領域１５に
塗布した。基板を４０℃に保って真空にして１００℃に
加熱し、溶媒を乾燥させて撥液膜１６を形成している。
ンタシランを４０ｗｔ．％、テトラボランを４ｗｔ．％
含有するキシレン溶液４０ｍｌに、波長２５４ｎｍの紫
外線を１５分間照射して光重合させた高次シランを含有
する溶液を濾過した溶液を使用することが出来る。この
溶液を液滴吐出法によってゲート領域１５の周りに塗布
し、１ｔｏｒｒの減圧下１００℃で熱処理して溶媒を除
去してから、３５０℃で１０分間焼成し、ソース領域１
８及びドレイン領域１９のパターンを形成する。なお、
この第４の液体半導体材料の場合には、撥液膜１６の材
料としてトリデカフルオロ−１，１，２，２テトラヒド
ロオクチルトリエトキシシランがドデシルベンゼンに１
ｗｔ．％溶解した溶液を液滴吐出法でゲート領域１５に
塗布した。基板を４０℃に保って真空にして１００℃に
加熱し、溶媒を乾燥させて撥液膜１６を形成している。
【００６１】第５の液体半導体材料１７の例として、ト
リシランを４０ｗｔ．％含有するキシレン溶液４０ｍｌ
にアルシンを１ｇ溶解させた溶液を使用する。この溶液
を液滴吐出法でゲート領域１５の周りに塗布し、波長２
５４ｎｍの紫外線を３０分間照射した後、４２０℃で３
０分間焼成し、ソース領域１８及びドレイン領域１９を
形成する。なお、この第４の液体半導体材料の場合に
は、撥液膜１６の材料としてトリデカフルオロ−１，
１，２，２テトラヒドロオクチルトリエトキシシランが
ドデシルベンゼンに０．０１ｗｔ．％溶解した溶液を液
滴吐出法でゲート領域１５に塗布した。基板を４０℃に
保って真空にして溶媒を乾燥させて撥液膜１６を形成し
ている。
リシランを４０ｗｔ．％含有するキシレン溶液４０ｍｌ
にアルシンを１ｇ溶解させた溶液を使用する。この溶液
を液滴吐出法でゲート領域１５の周りに塗布し、波長２
５４ｎｍの紫外線を３０分間照射した後、４２０℃で３
０分間焼成し、ソース領域１８及びドレイン領域１９を
形成する。なお、この第４の液体半導体材料の場合に
は、撥液膜１６の材料としてトリデカフルオロ−１，
１，２，２テトラヒドロオクチルトリエトキシシランが
ドデシルベンゼンに０．０１ｗｔ．％溶解した溶液を液
滴吐出法でゲート領域１５に塗布した。基板を４０℃に
保って真空にして溶媒を乾燥させて撥液膜１６を形成し
ている。
【００６２】（第１の実施の形態の第３の実施例）図６
は、本発明の第１の実施の形態の第３の実施例を示して
いる。図６（ａ）に示すように、絶縁基板１１上に半導
体１２、絶縁層１３、ゲート電極膜１４を形成し、フォ
トレジスト２５を用いて公知の方法によりエッチングを
行い同図（ｂ）の状態にする。この後、基板を加熱し温
度コントロールを適切に行うことで、フォトレジスト２
５を溶解させ、同図（ｃ）に示すようにゲート電極膜１
４を覆うようにする。次に、この基板をフッ素プラズマ
処理を行うことで該フォトレジスト２５の表面をフッ素
処理し、撥液性を持たせる。ここに、図６（ｄ）に示す
ように、液体半導体材料１７を液滴吐出法により塗布
し、前述の熱処理を行う。更に、既述した図４（ｂ）に
示すように、層間絶縁膜２０とコンタクトホール２１と
ソース電極２２とドレイン電極２３を形成して、半導体
装置を作成することができる。
は、本発明の第１の実施の形態の第３の実施例を示して
いる。図６（ａ）に示すように、絶縁基板１１上に半導
体１２、絶縁層１３、ゲート電極膜１４を形成し、フォ
トレジスト２５を用いて公知の方法によりエッチングを
行い同図（ｂ）の状態にする。この後、基板を加熱し温
度コントロールを適切に行うことで、フォトレジスト２
５を溶解させ、同図（ｃ）に示すようにゲート電極膜１
４を覆うようにする。次に、この基板をフッ素プラズマ
処理を行うことで該フォトレジスト２５の表面をフッ素
処理し、撥液性を持たせる。ここに、図６（ｄ）に示す
ように、液体半導体材料１７を液滴吐出法により塗布
し、前述の熱処理を行う。更に、既述した図４（ｂ）に
示すように、層間絶縁膜２０とコンタクトホール２１と
ソース電極２２とドレイン電極２３を形成して、半導体
装置を作成することができる。
【００６３】（第２の実施の形態）本発明の第２の実施
の形態について図７乃至図１３を参照して説明する。こ
の第２の実施の形態では、ゲート領域の周囲に絶縁膜を
形成し、ゲート電極膜とソース領域及びドレイン領域と
の接触を防止する構成としてゲート領域の周囲に液体半
導体材料の塗布によるソース領域及びドレイン領域の形
成を可能としている。ゲート領域の周囲に絶縁膜を形成
する例として４つの例を提案する。
の形態について図７乃至図１３を参照して説明する。こ
の第２の実施の形態では、ゲート領域の周囲に絶縁膜を
形成し、ゲート電極膜とソース領域及びドレイン領域と
の接触を防止する構成としてゲート領域の周囲に液体半
導体材料の塗布によるソース領域及びドレイン領域の形
成を可能としている。ゲート領域の周囲に絶縁膜を形成
する例として４つの例を提案する。
【００６４】（第２の実施の形態の第１の実施例）本発
明の第２の実施形態の第１の実施例について説明する。
この実施の形態では、基板全体に絶縁膜を形成した後、
異方性エッチングによってゲート領域の周囲の側壁に絶
縁膜を残すようにしている。
明の第２の実施形態の第１の実施例について説明する。
この実施の形態では、基板全体に絶縁膜を形成した後、
異方性エッチングによってゲート領域の周囲の側壁に絶
縁膜を残すようにしている。
【００６５】まず、図７（ａ）に示すように、絶縁基板
１１上に半導体領域１２、ゲート絶縁膜１３、ゲート電
極膜１４を形成する。この工程は、図２（ａ）及び同
（ｂ）に示したと同様の工程で形成することができる。
１１上に半導体領域１２、ゲート絶縁膜１３、ゲート電
極膜１４を形成する。この工程は、図２（ａ）及び同
（ｂ）に示したと同様の工程で形成することができる。
【００６６】次に、図７（ｂ）に示すように、基板全体
にＣＶＤ法によって絶縁材料を薄く堆積し、絶縁膜３１
を形成する。絶縁膜３１は、例えば、シリコン酸化膜で
あり、２５０ｎｍの厚さに形成した。
にＣＶＤ法によって絶縁材料を薄く堆積し、絶縁膜３１
を形成する。絶縁膜３１は、例えば、シリコン酸化膜で
あり、２５０ｎｍの厚さに形成した。
【００６７】図７（ｃ）に示すように、ＲＩＥ等の異方
性エッチングによって基板全体を真上からエッチングす
ると、図示の上下方向において相対的に膜厚の厚いゲー
ト絶縁膜１３及びゲート電極膜１４の各側壁部分の絶縁
膜３１が残る。絶縁膜３１のソース・ドレイン領域方向
における膜厚は非常に薄く形成することが可能である。
性エッチングによって基板全体を真上からエッチングす
ると、図示の上下方向において相対的に膜厚の厚いゲー
ト絶縁膜１３及びゲート電極膜１４の各側壁部分の絶縁
膜３１が残る。絶縁膜３１のソース・ドレイン領域方向
における膜厚は非常に薄く形成することが可能である。
【００６８】なお、絶縁膜３１の形成は、ポリシラザン
の溶液を、スピンコート法や液滴吐出法などによって基
板全面に塗布し、これを酸素雰囲気下で熱処理してシリ
コン酸化膜を形成することとしても良い。
の溶液を、スピンコート法や液滴吐出法などによって基
板全面に塗布し、これを酸素雰囲気下で熱処理してシリ
コン酸化膜を形成することとしても良い。
【００６９】次に、図７（ｄ）に示すように、半導体膜
１２のゲート領域１５の両側に高次シランとドーパント
源を含有した液体半導体材料１７を液滴吐出法によって
塗布する。液体半導体材料１７は、例えば、シリルテト
ラシランを２０ｗｔ．％、黄リンを０．１ｗｔ．％含有
するするトルエン溶液である。基板に塗布されたこの液
体材料１７を４００℃で２０分間焼成し、次に波長３０
８ｎｍのエキシマレーザーをエネルギー密度３６０ｍＪ
／ｃｍ２で照射してドープ多結晶シリコン膜とし、図８
（ａ）に示すように、ソース領域１８及びドレイン領域
１９を形成する。
１２のゲート領域１５の両側に高次シランとドーパント
源を含有した液体半導体材料１７を液滴吐出法によって
塗布する。液体半導体材料１７は、例えば、シリルテト
ラシランを２０ｗｔ．％、黄リンを０．１ｗｔ．％含有
するするトルエン溶液である。基板に塗布されたこの液
体材料１７を４００℃で２０分間焼成し、次に波長３０
８ｎｍのエキシマレーザーをエネルギー密度３６０ｍＪ
／ｃｍ２で照射してドープ多結晶シリコン膜とし、図８
（ａ）に示すように、ソース領域１８及びドレイン領域
１９を形成する。
【００７０】更に、図８（ｂ）に示すように、絶縁基板
１１、半導体膜１２、ゲート領域１５、ソース領域１８
及びドレイン領域１９上に層間絶縁膜２０を形成する。
層間絶縁膜２０は、ＣＶＤ法によってシリコン酸化膜を
堆積して形成することが出来る。また、ポリシラザンの
溶液をスピンコートや液滴吐出法によって塗布し、これ
に酸素雰囲気下で熱処理を加えることによって液体材料
からシリコン酸化膜を得てもよい。
１１、半導体膜１２、ゲート領域１５、ソース領域１８
及びドレイン領域１９上に層間絶縁膜２０を形成する。
層間絶縁膜２０は、ＣＶＤ法によってシリコン酸化膜を
堆積して形成することが出来る。また、ポリシラザンの
溶液をスピンコートや液滴吐出法によって塗布し、これ
に酸素雰囲気下で熱処理を加えることによって液体材料
からシリコン酸化膜を得てもよい。
【００７１】この層間絶縁膜２０のソース領域１８及び
ドレイン領域１９上に、異方性エッチングによってコン
タクト孔２１、２１を開口する。スパッタ法によってア
ルミニウムなどの電極材料を開口部に堆積し、これをパ
ターニングしてソース電極２２及びドレイン電極２３を
形成する。なお、液体金属材料を使用してソース電極２
２及びドレイン電極２３を形成することもできる。
ドレイン領域１９上に、異方性エッチングによってコン
タクト孔２１、２１を開口する。スパッタ法によってア
ルミニウムなどの電極材料を開口部に堆積し、これをパ
ターニングしてソース電極２２及びドレイン電極２３を
形成する。なお、液体金属材料を使用してソース電極２
２及びドレイン電極２３を形成することもできる。
【００７２】このようにして、イオン注入法、従って、
大規模なイオン注入装置を用いずにソース領域１８及び
ドレイン領域１９を形成することが出来る。
大規模なイオン注入装置を用いずにソース領域１８及び
ドレイン領域１９を形成することが出来る。
【００７３】（第２の実施の形態の第２の実施例）本発
明の第２の実施形態の第２の実施例について説明する。
この第２の実施例では、ゲート電極膜をパターニングし
た後に基板全体に絶縁膜を形成し、異方性エッチングに
よってゲート領域の周囲の側壁のみに絶縁膜を残すよう
にしている。
明の第２の実施形態の第２の実施例について説明する。
この第２の実施例では、ゲート電極膜をパターニングし
た後に基板全体に絶縁膜を形成し、異方性エッチングに
よってゲート領域の周囲の側壁のみに絶縁膜を残すよう
にしている。
【００７４】まず、図９（ａ）に示すように、前述した
ような公知の方法で絶縁基板１１上に半導体領域１２、
ゲート絶縁膜１３、ゲート電極膜１４を形成し、ゲート
電極膜１４のみを図示しないフォトエッチング法により
作成することができる。
ような公知の方法で絶縁基板１１上に半導体領域１２、
ゲート絶縁膜１３、ゲート電極膜１４を形成し、ゲート
電極膜１４のみを図示しないフォトエッチング法により
作成することができる。
【００７５】次に、図９（ｂ）に示すように、基板全体
にＣＶＤ法によって絶縁材料を薄く堆積し、絶縁膜３１
を形成する。絶縁膜３１は、例えば、シリコン酸化膜で
あり、２０００Åの厚さに形成した。
にＣＶＤ法によって絶縁材料を薄く堆積し、絶縁膜３１
を形成する。絶縁膜３１は、例えば、シリコン酸化膜で
あり、２０００Åの厚さに形成した。
【００７６】図９（ｃ）に示すように、ＲＩＥ等の異方
性エッチングによって絶縁膜３１と絶縁膜１３を真上か
らエッチングする。この工程では、図示の上下方向にお
いて相対的に膜厚の厚いゲート絶縁膜１３及びゲート電
極膜１４の各側壁部分の絶縁膜３１が残る。絶縁膜３１
のソース・ドレイン領域方向における膜厚は非常に薄く
形成することが可能である。
性エッチングによって絶縁膜３１と絶縁膜１３を真上か
らエッチングする。この工程では、図示の上下方向にお
いて相対的に膜厚の厚いゲート絶縁膜１３及びゲート電
極膜１４の各側壁部分の絶縁膜３１が残る。絶縁膜３１
のソース・ドレイン領域方向における膜厚は非常に薄く
形成することが可能である。
【００７７】なお、絶縁膜３１の形成は、ポリシラザン
の溶液を、スピンコート法や液滴吐出法などによって基
板全面に塗布し、これを酸素雰囲気下で熱処理してシリ
コン酸化膜を形成することとしても良い。
の溶液を、スピンコート法や液滴吐出法などによって基
板全面に塗布し、これを酸素雰囲気下で熱処理してシリ
コン酸化膜を形成することとしても良い。
【００７８】次に、図９（ｄ）に示すように、半導体膜
１２のゲート領域１５の両側に高次シランとドーパント
源を含有したの液体半導体材料１７を液滴吐出法によっ
て塗布する。液体半導体材料１７は、例えば、シリルテ
トラシランを２０ｗｔ．％、黄リンを０．１ｗｔ．％含
有するするトルエン溶液である。基板に塗布されたこの
液体材料１７を４００℃で２０分間焼成し、次に波長３
０８ｎｍのエキシマレーザーをエネルギー密度３６０ｍ
Ｊ／ｃｍ２で照射してドープ多結晶シリコン膜とし、既
述した図８（ａ）と同様にして、ソース領域１８及びド
レイン領域１９を形成する。
１２のゲート領域１５の両側に高次シランとドーパント
源を含有したの液体半導体材料１７を液滴吐出法によっ
て塗布する。液体半導体材料１７は、例えば、シリルテ
トラシランを２０ｗｔ．％、黄リンを０．１ｗｔ．％含
有するするトルエン溶液である。基板に塗布されたこの
液体材料１７を４００℃で２０分間焼成し、次に波長３
０８ｎｍのエキシマレーザーをエネルギー密度３６０ｍ
Ｊ／ｃｍ２で照射してドープ多結晶シリコン膜とし、既
述した図８（ａ）と同様にして、ソース領域１８及びド
レイン領域１９を形成する。
【００７９】更に、図８（ｂ）と同様にして、絶縁基板
１１、半導体膜１２、ゲート領域１５、ソース領域１８
及びドレイン領域１９上に層間絶縁膜２０を形成する。
層間絶縁膜２０は、ＣＶＤ法によってシリコン酸化膜を
堆積して形成することが出来る。また、ポリシラザンの
溶液をスピンコートや液滴吐出法によって塗布し、これ
に酸素雰囲気下で熱処理を加えることによって液体材料
からシリコン酸化膜を得てもよい。
１１、半導体膜１２、ゲート領域１５、ソース領域１８
及びドレイン領域１９上に層間絶縁膜２０を形成する。
層間絶縁膜２０は、ＣＶＤ法によってシリコン酸化膜を
堆積して形成することが出来る。また、ポリシラザンの
溶液をスピンコートや液滴吐出法によって塗布し、これ
に酸素雰囲気下で熱処理を加えることによって液体材料
からシリコン酸化膜を得てもよい。
【００８０】この層間絶縁膜２０のソース領域１８及び
ドレイン領域１９上に、異方性エッチングによってコン
タクト孔２１、２１を開口する。スパッタ法によってア
ルミニウムなどの電極材料を開口部に堆積し、これをパ
ターニングしてソース電極２２及びドレイン電極２３を
形成する。なお、液体金属材料を使用してソース電極２
２及びドレイン電極２３を形成することもできる。
ドレイン領域１９上に、異方性エッチングによってコン
タクト孔２１、２１を開口する。スパッタ法によってア
ルミニウムなどの電極材料を開口部に堆積し、これをパ
ターニングしてソース電極２２及びドレイン電極２３を
形成する。なお、液体金属材料を使用してソース電極２
２及びドレイン電極２３を形成することもできる。
【００８１】このようにして、イオン注入法、従って、
大規模なイオン注入装置を用いずにソース領域１８及び
ドレイン領域１９を形成することが出来る。
大規模なイオン注入装置を用いずにソース領域１８及び
ドレイン領域１９を形成することが出来る。
【００８２】（第２の実施の形態の第３の実施例）本発
明の第２の実施形態の第３の実施例について図１０乃び
図１１を参照して説明する。この実施の形態では、ゲー
ト領域の周囲をエッチングして囲み穴を形成し、この穴
を絶縁膜で埋設してゲート領域の周囲に絶縁膜を形成し
ている。
明の第２の実施形態の第３の実施例について図１０乃び
図１１を参照して説明する。この実施の形態では、ゲー
ト領域の周囲をエッチングして囲み穴を形成し、この穴
を絶縁膜で埋設してゲート領域の周囲に絶縁膜を形成し
ている。
【００８３】まず、図１０（ａ）に示すように、絶縁基
板１１の上にＣＶＤ法によって半導体膜１２を形成す
る。半導体膜１２は、例えば、アモルファスシリコン膜
である。なお、レーザアニールを施してポリシリコン膜
としても良い。この半導体膜１２の上にゲート絶縁膜１
３をＣＶＤ法によって形成する。絶縁膜１３は、例え
ば、シリコン酸化膜である。なお、ポリシラザンを含有
する溶液をスピンコート法などによって塗布してシリコ
ン酸化膜を焼成することとしても良い。このゲート絶縁
膜１３の上にスパッタ法によってゲート電極膜１４を形
成する。ゲート電極膜１４は、例えば、アルミニウムで
ある。なお、金属を含有する液体材料をスピンコート法
等によって塗布し、これを焼成して金属のゲート電極膜
を形成しても良い。
板１１の上にＣＶＤ法によって半導体膜１２を形成す
る。半導体膜１２は、例えば、アモルファスシリコン膜
である。なお、レーザアニールを施してポリシリコン膜
としても良い。この半導体膜１２の上にゲート絶縁膜１
３をＣＶＤ法によって形成する。絶縁膜１３は、例え
ば、シリコン酸化膜である。なお、ポリシラザンを含有
する溶液をスピンコート法などによって塗布してシリコ
ン酸化膜を焼成することとしても良い。このゲート絶縁
膜１３の上にスパッタ法によってゲート電極膜１４を形
成する。ゲート電極膜１４は、例えば、アルミニウムで
ある。なお、金属を含有する液体材料をスピンコート法
等によって塗布し、これを焼成して金属のゲート電極膜
を形成しても良い。
【００８４】次に、図１０（ｂ）に示すように、図示し
ないフォトレジストを塗布してゲート領域を取り囲むマ
スクパターンを用いて露光を行い、現像してエッチング
マスクを得て、公知のウエットエッチングやＲＩＥ法等
によるドライエッチングを行ってゲート領域１５の周囲
に半導体膜１２に至る深さの溝４１を形成する。
ないフォトレジストを塗布してゲート領域を取り囲むマ
スクパターンを用いて露光を行い、現像してエッチング
マスクを得て、公知のウエットエッチングやＲＩＥ法等
によるドライエッチングを行ってゲート領域１５の周囲
に半導体膜１２に至る深さの溝４１を形成する。
【００８５】図１０（ｃ）に示すように、ゲート領域１
５部分に液滴吐出法によって液体絶縁材料４２を塗布
し、溝４１を埋める。この際、撥液膜（図３参照）を利
用することによってより正確に溝４１内に液体絶縁材料
４３を導くことが可能である。例えば、液体絶縁材料４
３の塗布前に基板全面に前記ＦＡＳのような撥液材料を
処理温度１２０℃で成膜し、フォトマスクを使用してゲ
ート領域の撥液膜のみを除去する。それにより、ゲート
領域１５のみに液体絶縁材料４３を塗布することが可能
となる。
５部分に液滴吐出法によって液体絶縁材料４２を塗布
し、溝４１を埋める。この際、撥液膜（図３参照）を利
用することによってより正確に溝４１内に液体絶縁材料
４３を導くことが可能である。例えば、液体絶縁材料４
３の塗布前に基板全面に前記ＦＡＳのような撥液材料を
処理温度１２０℃で成膜し、フォトマスクを使用してゲ
ート領域の撥液膜のみを除去する。それにより、ゲート
領域１５のみに液体絶縁材料４３を塗布することが可能
となる。
【００８６】図１１（ａ）に示すように、溝４１内に塗
布した液体絶縁材料４２を焼成して絶縁膜４３を形成す
る。前述したように、液体絶縁材料４２として、例え
ば、ポリシラザンを２ｗｔ．％含有するキシレン溶液を
使用することが出来る。これを１００℃で１５分間加熱
して溶媒を除去し、３００度で２０分間酸素雰囲気下で
焼成することによってシリコン酸化膜を得ることができ
る。
布した液体絶縁材料４２を焼成して絶縁膜４３を形成す
る。前述したように、液体絶縁材料４２として、例え
ば、ポリシラザンを２ｗｔ．％含有するキシレン溶液を
使用することが出来る。これを１００℃で１５分間加熱
して溶媒を除去し、３００度で２０分間酸素雰囲気下で
焼成することによってシリコン酸化膜を得ることができ
る。
【００８７】更に、図示しないフォトレジストの塗布、
露光・現像を行ってエッチングマスクを形成し、ゲート
領域１５以外を露出して、異方性エッチングを行い、ゲ
ート領域１５以外のゲート絶縁膜１３及びゲート電極膜
１４を除去する。
露光・現像を行ってエッチングマスクを形成し、ゲート
領域１５以外を露出して、異方性エッチングを行い、ゲ
ート領域１５以外のゲート絶縁膜１３及びゲート電極膜
１４を除去する。
【００８８】それにより、図１１（ｂ）に示すように、
半導体膜１２上に絶縁膜４３で囲まれたゲート領域１５
が形成される。
半導体膜１２上に絶縁膜４３で囲まれたゲート領域１５
が形成される。
【００８９】図１１（ｃ）に示すように、ゲート領域１
５を壁として利用してゲート領域１５の両側に高次シラ
ンとドーパント源を含有した液体半導体材料１７を液滴
吐出法によって塗布する。液体半導体材料１７は、例え
ば、テトラシランの２０ｗｔ．％、黄リン０．１ｗｔ．
％含有のトルエン溶液液体を使用する。塗布した液体半
導体材料１７に波長３０８ｎｍの紫外線を３０分照射し
てたのち、溶媒を除去し、３５０℃で５分間加熱して塗
布膜を焼成し、ソース領域１８及びドレイン領域１９
（図８（ａ）参照）を形成した。
５を壁として利用してゲート領域１５の両側に高次シラ
ンとドーパント源を含有した液体半導体材料１７を液滴
吐出法によって塗布する。液体半導体材料１７は、例え
ば、テトラシランの２０ｗｔ．％、黄リン０．１ｗｔ．
％含有のトルエン溶液液体を使用する。塗布した液体半
導体材料１７に波長３０８ｎｍの紫外線を３０分照射し
てたのち、溶媒を除去し、３５０℃で５分間加熱して塗
布膜を焼成し、ソース領域１８及びドレイン領域１９
（図８（ａ）参照）を形成した。
【００９０】この後は、図８（ｂ）に示したと同様の工
程で、ソース電極及びドレイン電極を形成し、薄膜トラ
ンジスタを形成する。
程で、ソース電極及びドレイン電極を形成し、薄膜トラ
ンジスタを形成する。
【００９１】このように、第３の実施例では、ゲート電
極膜１４の周囲に薄く絶縁膜４３を形成しているので、
ゲート電極膜１４と液体半導体材料１７との接触を回避
可能となる。
極膜１４の周囲に薄く絶縁膜４３を形成しているので、
ゲート電極膜１４と液体半導体材料１７との接触を回避
可能となる。
【００９２】（第２の実施の形態の第４の実施例）本発
明の第２の実施形態の第４の実施例について図１２及び
図１３を参照して説明する。
明の第２の実施形態の第４の実施例について図１２及び
図１３を参照して説明する。
【００９３】この実施例では、図１２に示すように、ゲ
ート電極膜１４をアルミニウムで形成し、これを陽極酸
化してアルミニウム表面に酸化膜Ａｌ２Ｏ３を形成す
る。この酸化膜は絶縁膜である。それにより、ゲート電
極膜１４の外周に絶縁膜４４を形成してゲート電極膜１
４と液体半導体材料との接触を回避可能としている。ア
ルミニウムはゲート電極膜に一般的に使用されるため、
適用容易であり、陽極酸化によって生ずる酸化膜の厚さ
も精度良く形成可能である。ゲート電極膜１４として
は、アルミニウムの他、タリウム等を使用可能である。
ート電極膜１４をアルミニウムで形成し、これを陽極酸
化してアルミニウム表面に酸化膜Ａｌ２Ｏ３を形成す
る。この酸化膜は絶縁膜である。それにより、ゲート電
極膜１４の外周に絶縁膜４４を形成してゲート電極膜１
４と液体半導体材料との接触を回避可能としている。ア
ルミニウムはゲート電極膜に一般的に使用されるため、
適用容易であり、陽極酸化によって生ずる酸化膜の厚さ
も精度良く形成可能である。ゲート電極膜１４として
は、アルミニウムの他、タリウム等を使用可能である。
【００９４】まず、図１３（ａ）に示すように、石英ガ
ラスなどの絶縁基板１１にＣＶＤ法によって半導体膜１
２を形成する。これを素子形成領域に対応させてパター
ニングする。半導体膜１２は、例えば、アモルファスシ
リコン膜であるが、更に、レーザアニールを加えてポリ
シリコン膜としても良い。更に、基板上１１及び半導体
膜１２上に絶縁膜をＣＶＤ法によって堆積し、ゲート絶
縁膜１３を形成する。ゲート絶縁膜１３は、例えば、シ
リコン酸化膜である。
ラスなどの絶縁基板１１にＣＶＤ法によって半導体膜１
２を形成する。これを素子形成領域に対応させてパター
ニングする。半導体膜１２は、例えば、アモルファスシ
リコン膜であるが、更に、レーザアニールを加えてポリ
シリコン膜としても良い。更に、基板上１１及び半導体
膜１２上に絶縁膜をＣＶＤ法によって堆積し、ゲート絶
縁膜１３を形成する。ゲート絶縁膜１３は、例えば、シ
リコン酸化膜である。
【００９５】図１３（ｂ）に示すように、ゲート絶縁膜
１３の上にアルミニウムをスパッタ法によって堆積し、
これをパターニングしてゲート電極膜１４を形成する。
１３の上にアルミニウムをスパッタ法によって堆積し、
これをパターニングしてゲート電極膜１４を形成する。
【００９６】このゲート電極膜１４にクエン酸水溶液を
用い、電流密度０．１ｍＡ／ｃｍ２、電圧３０Ｖの条件
下で通電してアルミニウムの外面を酸化させる。このよ
うにして、ゲート電極膜１４に陽極酸化を施してその外
周に絶縁膜４４を形成する。更に、ゲート電極膜１４を
マスクとして上方から異方性エッチングを行い、ゲート
酸化膜１３を除去する。
用い、電流密度０．１ｍＡ／ｃｍ２、電圧３０Ｖの条件
下で通電してアルミニウムの外面を酸化させる。このよ
うにして、ゲート電極膜１４に陽極酸化を施してその外
周に絶縁膜４４を形成する。更に、ゲート電極膜１４を
マスクとして上方から異方性エッチングを行い、ゲート
酸化膜１３を除去する。
【００９７】次に、図１３（ｃ）に示すように、ゲート
絶縁膜１３、ゲート電極膜１４及び絶縁膜４４によって
構成されるゲート領域１５の両側に、高次シランとドー
パント源含有の液体半導体材料１７を塗布する。液体半
導体材料１７は、既述のものを適宜に選択して使用する
ことが可能であり、このプロセスに特に適合するものを
調整しても良い。
絶縁膜１３、ゲート電極膜１４及び絶縁膜４４によって
構成されるゲート領域１５の両側に、高次シランとドー
パント源含有の液体半導体材料１７を塗布する。液体半
導体材料１７は、既述のものを適宜に選択して使用する
ことが可能であり、このプロセスに特に適合するものを
調整しても良い。
【００９８】図１３（ｄ）に示すように、液体半導体材
料１７の塗布膜を加熱して溶媒を除去し、更に、塗布膜
に熱処理を加えることによって半導体膜１２にドーパン
トを拡散してソース領域１８及びドレイン領域１９を形
成する。
料１７の塗布膜を加熱して溶媒を除去し、更に、塗布膜
に熱処理を加えることによって半導体膜１２にドーパン
トを拡散してソース領域１８及びドレイン領域１９を形
成する。
【００９９】この後、既述、図７（ｂ）に示すように、
層間絶縁膜の堆積、コンタクト孔の開口、ソース／ドレ
イン電極の形成を行って薄膜トランジスタを形成する。
層間絶縁膜の堆積、コンタクト孔の開口、ソース／ドレ
イン電極の形成を行って薄膜トランジスタを形成する。
【０１００】（第３の実施形態）本発明の第３の実施形
態について図１４乃至図１７を参照して説明する。
態について図１４乃至図１７を参照して説明する。
【０１０１】第３の実施形態では、ゲート電極膜１４と
液体半導体材料１７との接触を回避するために、図示の
上下方向においてゲート電極膜１４と液体半導体材料１
７とを離間させるようにしている。
液体半導体材料１７との接触を回避するために、図示の
上下方向においてゲート電極膜１４と液体半導体材料１
７とを離間させるようにしている。
【０１０２】（第３の実施の形態の第１の実施例）この
ため、この第１の実施例では、ソース領域及びドレイン
領域の半導体膜をもエッチングして除去し、絶縁基板上
に液体半導体材料を塗布するようにして高さ方向におい
てゲート電極膜と液体半導体材料とが離れるようにし
て、両者の接触を回避している。
ため、この第１の実施例では、ソース領域及びドレイン
領域の半導体膜をもエッチングして除去し、絶縁基板上
に液体半導体材料を塗布するようにして高さ方向におい
てゲート電極膜と液体半導体材料とが離れるようにし
て、両者の接触を回避している。
【０１０３】すなわち、図１４（ａ）に示すように、絶
縁基板１１上にＣＶＤ法によって半導体膜１２及びゲー
ト絶縁膜１３を形成する。更に、スパッタ法によってゲ
ート絶縁膜１３上に、アルミニウムなどを堆積してゲー
ト電極膜１４を形成する。
縁基板１１上にＣＶＤ法によって半導体膜１２及びゲー
ト絶縁膜１３を形成する。更に、スパッタ法によってゲ
ート絶縁膜１３上に、アルミニウムなどを堆積してゲー
ト電極膜１４を形成する。
【０１０４】図１４（ｂ）に示すように、図示の上方か
ら異方性エッチングによってゲート電極膜１４、ゲート
絶縁膜１３及び半導体膜１２をパターニングし、ゲート
領域１５を形成する。このとき、絶縁基板１１までエッ
チバックする。
ら異方性エッチングによってゲート電極膜１４、ゲート
絶縁膜１３及び半導体膜１２をパターニングし、ゲート
領域１５を形成する。このとき、絶縁基板１１までエッ
チバックする。
【０１０５】図１４（ｃ）に示すように、ゲート領域１
５の両側に該ゲート領域の側壁を利用して液体半導体材
料１７を塗布する。液体半導体材料１７は絶縁基板１１
上から塗布されるためにゲート電極膜１４に接触しな
い。
５の両側に該ゲート領域の側壁を利用して液体半導体材
料１７を塗布する。液体半導体材料１７は絶縁基板１１
上から塗布されるためにゲート電極膜１４に接触しな
い。
【０１０６】（第３の実施の形態の第２の実施例）本発
明の第３の実施形態の第２の実施例について図１５を参
照して説明する。
明の第３の実施形態の第２の実施例について図１５を参
照して説明する。
【０１０７】第２の実施例では、図１５（ａ）に示すよ
うに、ゲート電極膜１４と液体半導体材料との接触を回
避するために、図示の上下方向において更にゲート電極
膜１４と液体半導体材料とを離間させる。このために、
絶縁基板１１をもエッチングするようにしている。
うに、ゲート電極膜１４と液体半導体材料との接触を回
避するために、図示の上下方向において更にゲート電極
膜１４と液体半導体材料とを離間させる。このために、
絶縁基板１１をもエッチングするようにしている。
【０１０８】図１５（ｂ）に示すように、絶縁基板１１
及び半導体膜１２を壁として利用してゲート領域１５の
側壁の高さを相対的に増し、より多くの量の液体半導体
材料１７をゲート領域１５の両側に塗布することを可能
としている。これ以後は、図４と同様の工程を行って薄
膜トランジスタを形成することができる。なお、液体半
導体材料１７としては既述した種々のものが使用可能で
ある。また、必要に調合することができる。
及び半導体膜１２を壁として利用してゲート領域１５の
側壁の高さを相対的に増し、より多くの量の液体半導体
材料１７をゲート領域１５の両側に塗布することを可能
としている。これ以後は、図４と同様の工程を行って薄
膜トランジスタを形成することができる。なお、液体半
導体材料１７としては既述した種々のものが使用可能で
ある。また、必要に調合することができる。
【０１０９】（第３の実施の形態の第３の実施例）本発
明の第３の実施形態の第３の実施例について図１６を参
照して説明する。
明の第３の実施形態の第３の実施例について図１６を参
照して説明する。
【０１１０】この実施例では、ソース領域及びドレイン
領域をエッチングして溝を形成する。この溝内に高次シ
ランとドーパント源を含有した液体半導体材料を塗布す
ることによってソース領域及びドレイン領域を膜厚に形
成する。また、吐出された液体がチャネルから離れず擬
留ことを防止することができ、より安定した素子形成を
行うことが可能となる。
領域をエッチングして溝を形成する。この溝内に高次シ
ランとドーパント源を含有した液体半導体材料を塗布す
ることによってソース領域及びドレイン領域を膜厚に形
成する。また、吐出された液体がチャネルから離れず擬
留ことを防止することができ、より安定した素子形成を
行うことが可能となる。
【０１１１】図１６（ａ）に示すように、絶縁基板１１
の上に、半導体膜１２、ゲート絶縁膜１３及びゲート電
極膜１４を形成する。
の上に、半導体膜１２、ゲート絶縁膜１３及びゲート電
極膜１４を形成する。
【０１１２】図１６（ｂ）に示すように、この基板１１
をパターニングしてソース領域及びドレイン領域を開口
する溝５１及び５２を形成する。
をパターニングしてソース領域及びドレイン領域を開口
する溝５１及び５２を形成する。
【０１１３】図１６（ｃ）に示すように、溝５１及び５
２内に液滴吐出法によって液体半導体材料１７を吐出す
る。半導体材料１７としては、シクロペンタシラン４０
ｗｔ．％。黄リン１ｗｔ．％含有のキシレン溶液を使用
した。吐出した後、波長３０８ｎｍの紫外線を５分間照
射した後、３５０℃で基板を焼成し、高濃度にドープさ
れたシリコン膜によるソース領域１８及びドレイン領域
１９を形成した。
２内に液滴吐出法によって液体半導体材料１７を吐出す
る。半導体材料１７としては、シクロペンタシラン４０
ｗｔ．％。黄リン１ｗｔ．％含有のキシレン溶液を使用
した。吐出した後、波長３０８ｎｍの紫外線を５分間照
射した後、３５０℃で基板を焼成し、高濃度にドープさ
れたシリコン膜によるソース領域１８及びドレイン領域
１９を形成した。
【０１１４】図１６（ｄ）に示すように、更に、エッチ
ングを行ってゲート領域１５以外の部分の半導体膜１
２、ゲート絶縁膜１３及びゲート電極膜１４を除去す
る。
ングを行ってゲート領域１５以外の部分の半導体膜１
２、ゲート絶縁膜１３及びゲート電極膜１４を除去す
る。
【０１１５】この後、既述、図８（ｂ）に示すように、
層間絶縁膜の堆積、コンタクト孔の開口、ソース／ドレ
イン電極の形成を行って薄膜トランジスタを形成する。
層間絶縁膜の堆積、コンタクト孔の開口、ソース／ドレ
イン電極の形成を行って薄膜トランジスタを形成する。
【０１１６】（第３の実施の形態の第４の実施例）本発
明の第３の実施形態の第４の実施例について図１７を参
照して説明する。
明の第３の実施形態の第４の実施例について図１７を参
照して説明する。
【０１１７】この実施例では、図１７（ａ）に示すよう
に、上述した第３の実施例の溝５１及び５２（図１６
（ｂ）参照）を絶縁基板１１をもエッチングすることに
よってより深く形成している。
に、上述した第３の実施例の溝５１及び５２（図１６
（ｂ）参照）を絶縁基板１１をもエッチングすることに
よってより深く形成している。
【０１１８】そして、上記実施例と同様に、半導体材料
液１７を液滴吐出法によってこの溝５１及び５２により
多量に吐出する。塗布膜を加熱して溶媒を除き、更に、
焼成して、図１７（ｂ）に示すように、より構造が精密
に制御されたソース領域１８及びドレイン領域１９のド
ープ半導体膜を得る。
液１７を液滴吐出法によってこの溝５１及び５２により
多量に吐出する。塗布膜を加熱して溶媒を除き、更に、
焼成して、図１７（ｂ）に示すように、より構造が精密
に制御されたソース領域１８及びドレイン領域１９のド
ープ半導体膜を得る。
【０１１９】図１８（ｂ）に示す構成では、ソース領域
１８及びドレイン領域１９を形成するドープ半導体膜が
ゲート電極膜１４の側壁に絶縁膜４４を介して接してい
る。このため、ソース・ゲート間寄生容量、ゲート・ド
レイン間寄生容量が増すので好ましくない。よって、本
件のようにソース、ゲート間に隔離手段を設けた場合で
も、各実施例の図や好適な一例を示す図１８（ａ）に示
しているように、ソース領域１８及びドレイン領域１９
とゲート電極膜１４とは同じ高さとならないように形成
するのがよい。
１８及びドレイン領域１９を形成するドープ半導体膜が
ゲート電極膜１４の側壁に絶縁膜４４を介して接してい
る。このため、ソース・ゲート間寄生容量、ゲート・ド
レイン間寄生容量が増すので好ましくない。よって、本
件のようにソース、ゲート間に隔離手段を設けた場合で
も、各実施例の図や好適な一例を示す図１８（ａ）に示
しているように、ソース領域１８及びドレイン領域１９
とゲート電極膜１４とは同じ高さとならないように形成
するのがよい。
【０１２０】本発明の製造方法により得られたデバイ
ス、さらに言及すると薄膜トランジスタは、液晶表示装
置のスイッチング素子として、或いは有機ＥＬ（エレク
トロルミネセンス）表示装置の駆動素子として利用する
ことができる。
ス、さらに言及すると薄膜トランジスタは、液晶表示装
置のスイッチング素子として、或いは有機ＥＬ（エレク
トロルミネセンス）表示装置の駆動素子として利用する
ことができる。
【０１２１】図１９は、アクティブマトリクス方式で駆
動する電気光学装置１００の画素領域（表示パネル）１
１１の回路構成図であり、各画素１１２は、電界発光効
果により発光可能な発光層、それを駆動するための電流
を記憶する保持容量、本発明の製造方法で製造される薄
膜トランジスタを備えて構成されている。走査線ドライ
バ１１５からは、選択信号線Ｖgpが各画素に供給されて
いる。データ線ドライバ１１６からは、信号線Ｉdata及
び電源線Ｖddが各画素に供給されている。選択信号線Ｖ
gpと信号線Ｉdataを制御することにより、各画素に対す
る電流プログラムが行われ、発光部ＯＬＥＤによる発光
が制御される。
動する電気光学装置１００の画素領域（表示パネル）１
１１の回路構成図であり、各画素１１２は、電界発光効
果により発光可能な発光層、それを駆動するための電流
を記憶する保持容量、本発明の製造方法で製造される薄
膜トランジスタを備えて構成されている。走査線ドライ
バ１１５からは、選択信号線Ｖgpが各画素に供給されて
いる。データ線ドライバ１１６からは、信号線Ｉdata及
び電源線Ｖddが各画素に供給されている。選択信号線Ｖ
gpと信号線Ｉdataを制御することにより、各画素に対す
る電流プログラムが行われ、発光部ＯＬＥＤによる発光
が制御される。
【０１２２】本発明の製造方法により得られたデバイス
は電気光学装置を備える各種の電子機器に適用可能であ
る。図２０（ａ）乃至同図（ｆ）に電気光学装置を適用
可能な電子機器の例を挙げる。
は電気光学装置を備える各種の電子機器に適用可能であ
る。図２０（ａ）乃至同図（ｆ）に電気光学装置を適用
可能な電子機器の例を挙げる。
【０１２３】図２０（ａ）は携帯電話への適用例であ
り、携帯電話２３０は、アンテナ部２３１、音声出力部
２３２、音声入力部２３３、操作部２３４、及び本発明
の電気光学装置１０を備えている。このように本発明の
電気光学装置１０を携帯電話２３０の表示部として利用
可能である。
り、携帯電話２３０は、アンテナ部２３１、音声出力部
２３２、音声入力部２３３、操作部２３４、及び本発明
の電気光学装置１０を備えている。このように本発明の
電気光学装置１０を携帯電話２３０の表示部として利用
可能である。
【０１２４】同図（ｂ）はビデオカメラへの適用例であ
り、ビデオカメラ２４０は、受像部２４１、操作部２４
２、音声入力部２４３、及び本発明の電気光学装置１０
を備えている。このように本発明の電気光学装置は、フ
ァインダーや表示部として利用可能である。
り、ビデオカメラ２４０は、受像部２４１、操作部２４
２、音声入力部２４３、及び本発明の電気光学装置１０
を備えている。このように本発明の電気光学装置は、フ
ァインダーや表示部として利用可能である。
【０１２５】同図（ｃ）は携帯型パーソナルコンピュー
タへの適用例であり、コンピュータ２５０は、カメラ部
２５１、操作部２５２、及び本発明の電気光学装置１０
を備えている。このように本発明の電気光学装置は、表
示部として利用可能である。
タへの適用例であり、コンピュータ２５０は、カメラ部
２５１、操作部２５２、及び本発明の電気光学装置１０
を備えている。このように本発明の電気光学装置は、表
示部として利用可能である。
【０１２６】同図（ｄ）はヘッドマウントディスプレイ
への適用例であり、ヘッドマウントディスプレイ２６０
は、バンド２６１、光学系収納部２６２及び本発明の電
気光学装置１０を備えている。このように本発明の電気
光学装置は画像表示源として利用可能である。同図
（ｅ）はリア型プロジェクターへの適用例であり、プロ
ジェクター２７０は、筐体２７１に、光源２７２、合成
光学系２７３、ミラー２７４、ミラー２７５、スクリー
ン２７６、及び本発明の電気光学装置１０を備えてい
る。このように本発明の電気光学装置は画像表示源とし
て利用可能である。同図（ｆ）はフロント型プロジェク
ターへの適用例であり、プロジェクター２８０は、筐体
２８２に光学系２８１及び本発明の電気光学装置１０を
備え、画像をスクリーン２８３に表示可能になってい
る。このように本発明の電気光学装置は画像表示源とし
て利用可能である。
への適用例であり、ヘッドマウントディスプレイ２６０
は、バンド２６１、光学系収納部２６２及び本発明の電
気光学装置１０を備えている。このように本発明の電気
光学装置は画像表示源として利用可能である。同図
（ｅ）はリア型プロジェクターへの適用例であり、プロ
ジェクター２７０は、筐体２７１に、光源２７２、合成
光学系２７３、ミラー２７４、ミラー２７５、スクリー
ン２７６、及び本発明の電気光学装置１０を備えてい
る。このように本発明の電気光学装置は画像表示源とし
て利用可能である。同図（ｆ）はフロント型プロジェク
ターへの適用例であり、プロジェクター２８０は、筐体
２８２に光学系２８１及び本発明の電気光学装置１０を
備え、画像をスクリーン２８３に表示可能になってい
る。このように本発明の電気光学装置は画像表示源とし
て利用可能である。
【０１２７】上記例に限らず本発明の電気光学装置１０
は、アクティブマトリクス型の表示装置を適用可能なあ
らゆる電子機器に適用可能である。例えば、表示機能付
きファックス装置、デジタルカメラのファインダ、携帯
型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、
宣伝公告用ディスプレイなどにも活用することができ
る。
は、アクティブマトリクス型の表示装置を適用可能なあ
らゆる電子機器に適用可能である。例えば、表示機能付
きファックス装置、デジタルカメラのファインダ、携帯
型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、
宣伝公告用ディスプレイなどにも活用することができ
る。
【０１２８】以上説明したように、本発明の実施例によ
れば、イオン注入装置、真空装置、プラズマ装置などの
大型の装置を必要としないで、デバイスを製造すること
が可能となる。それにより、製造コストを低下させるこ
とが期待可能である。
れば、イオン注入装置、真空装置、プラズマ装置などの
大型の装置を必要としないで、デバイスを製造すること
が可能となる。それにより、製造コストを低下させるこ
とが期待可能である。
【０１２９】また、ストッパ絶縁膜を利用してドープド
シリコン液を塗布し、ソース領域及びドレイン領域を自
己整合的に形成できるので、ソース領域及びゲート電極
膜、あるいはドレイン領域とゲート電極膜間の寄生容量
を低減することが可能となる。
シリコン液を塗布し、ソース領域及びドレイン領域を自
己整合的に形成できるので、ソース領域及びゲート電極
膜、あるいはドレイン領域とゲート電極膜間の寄生容量
を低減することが可能となる。
【０１３０】また、実施例の構成では、トランジスタの
ゲート電極膜を半導体膜の下部に配置し、半導体膜の上
部に配置されたストッパ絶縁膜の両側にソース領域及び
ドレイン領域を自己整合的に形成するので、ストッパ絶
縁膜によってチャネル幅を実質的に決定する。
ゲート電極膜を半導体膜の下部に配置し、半導体膜の上
部に配置されたストッパ絶縁膜の両側にソース領域及び
ドレイン領域を自己整合的に形成するので、ストッパ絶
縁膜によってチャネル幅を実質的に決定する。
【０１３１】なお、液体半導体材料は、成分を適宜に調
合することが出来、実施例のものに限定されるものでは
ない。液体半導体材料としてのシリコン化合物は、環状
のシラン化合物を光照射によって重合させ、高次シラン
としたものが使用しやすいが、光重合は塗布前のみなら
ず、塗布後に光重合させることとしても良い。
合することが出来、実施例のものに限定されるものでは
ない。液体半導体材料としてのシリコン化合物は、環状
のシラン化合物を光照射によって重合させ、高次シラン
としたものが使用しやすいが、光重合は塗布前のみなら
ず、塗布後に光重合させることとしても良い。
【０１３２】
【発明の効果】以上説明したように、本発明の構成によ
れば、イオン注入装置を使用せずにソース領域及びドレ
イン領域に高濃度にドープされた半導体膜を形成するこ
とが可能となる。
れば、イオン注入装置を使用せずにソース領域及びドレ
イン領域に高濃度にドープされた半導体膜を形成するこ
とが可能となる。
【０１３３】また、チャネル部の半導体膜とソース領域
及びドレイン領域の半導体膜の膜厚を別々に形成でき
る。それにより、チャネル部の半導体膜を薄く形成する
ことでオン電流を大きく、オフ電流を小さくすることが
可能となる。ソース領域及びドレイン領域の半導体膜の
膜厚を厚く形成することによって低抵抗化することがで
き、コンタクト孔開口の際のプロセスマージンも広が
る。これは、コンタクト孔開口時のオーバーエッチング
によってソース領域及びドレイン領域の半導体膜が多少
エッチングされても塗布半導体膜で十分な厚さを確保す
ることが出来るので、ソース領域及びドレイン領域部分
の抵抗が高くなったり、電極とのコンタクト抵抗が高く
なることが回避可能となる。
及びドレイン領域の半導体膜の膜厚を別々に形成でき
る。それにより、チャネル部の半導体膜を薄く形成する
ことでオン電流を大きく、オフ電流を小さくすることが
可能となる。ソース領域及びドレイン領域の半導体膜の
膜厚を厚く形成することによって低抵抗化することがで
き、コンタクト孔開口の際のプロセスマージンも広が
る。これは、コンタクト孔開口時のオーバーエッチング
によってソース領域及びドレイン領域の半導体膜が多少
エッチングされても塗布半導体膜で十分な厚さを確保す
ることが出来るので、ソース領域及びドレイン領域部分
の抵抗が高くなったり、電極とのコンタクト抵抗が高く
なることが回避可能となる。
【図１】図１は、本発明のデバイス（ＴＦＴ）の例を説
明する説明図である。
明する説明図である。
【図２】図２は、本発明の第１の実施形態の第１の実施
例に係るデバイスの製造工程例を説明する工程図であ
る。
例に係るデバイスの製造工程例を説明する工程図であ
る。
【図３】図３は、本発明の第１の実施形態の第１の実施
例に係るデバイスの製造工程例を説明する工程図であ
る。
例に係るデバイスの製造工程例を説明する工程図であ
る。
【図４】図４は、本発明の第１の実施形態の第１の実施
例に係るデバイスの製造工程例を説明する工程図であ
る。
例に係るデバイスの製造工程例を説明する工程図であ
る。
【図５】図５は、本発明の第１の実施形態の第２の実施
例に係るデバイスの製造工程例を説明する工程図であ
る。
例に係るデバイスの製造工程例を説明する工程図であ
る。
【図６】図６は、本発明の第１の実施形態の第３の実施
例に係るデバイスの製造工程例を説明する工程図であ
る。
例に係るデバイスの製造工程例を説明する工程図であ
る。
【図７】図７は、本発明の第２の実施形態の第１の実施
例に係るデバイスの製造工程例を説明する工程図であ
る。
例に係るデバイスの製造工程例を説明する工程図であ
る。
【図８】図８は、本発明の第２の実施形態の第１の実施
例に係るデバイスの製造工程例を説明する工程図であ
る。
例に係るデバイスの製造工程例を説明する工程図であ
る。
【図９】図９は、本発明の第２の実施形態の第１２の実
施例に係るデバイスの製造工程を説明する工程図であ
る。
施例に係るデバイスの製造工程を説明する工程図であ
る。
【図１０】図１０は、本発明の第２の実施形態の第３の
実施例に係るデバイスの製造工程を説明する工程図であ
る。
実施例に係るデバイスの製造工程を説明する工程図であ
る。
【図１１】図１１は、本発明の第２の実施形態の第３の
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
【図１２】図１２は、本発明の第２の実施形態の第４の
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
【図１３】図１３は、本発明の第２の実施形態の第４の
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
【図１４】図１４は、本発明の第３の実施形態の第１の
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
実施例に係るデバイスの製造工程例を説明する工程図で
ある。
【図１５】図１５は、本発明の第３の実施形態の第２の
実施例に係るデバイスの製造程例を説明する工程図であ
る。
実施例に係るデバイスの製造程例を説明する工程図であ
る。
【図１６】図１６は、本発明の第３の実施形態の第３の
実施例に係るデバイスの製造程例を説明する工程図であ
る。
実施例に係るデバイスの製造程例を説明する工程図であ
る。
【図１７】図１７は、本発明の第３の実施形態の第４の
実施例に係るデバイスの製造程例を説明する工程図であ
る。
実施例に係るデバイスの製造程例を説明する工程図であ
る。
【図１８】図１８は、ソース領域及びドレイン領域の好
ましい形成例を説明する説明図である。
ましい形成例を説明する説明図である。
【図１９】図１９は、本発明に係る半導体装置を使用す
る電気光学装置の例を説明する説明図である。
る電気光学装置の例を説明する説明図である。
【図２０】図２０は、電気光学装置を使用した電子機器
の例を説明する説明図である。
の例を説明する説明図である。
【図２１】図２１は、比較例のイオン注入法による薄膜
トランジスタの製造を説明する説明図である。
トランジスタの製造を説明する説明図である。
１１ 絶縁基板
１２ 半導体膜
１３ ゲート絶縁膜
１４ ゲート電極膜
１５ ゲート領域
１６ 撥液膜
１７ ドーパント源含有半導体材料液
１８ ソース領域
１９ ドレイン領域
４３ 絶縁膜
４４ 絶縁膜（陽極酸化膜）
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 湯田坂 一夫
長野県諏訪市大和３丁目３番５号 セイコ
ーエプソン株式会社内
Ｆターム(参考） 2H092 HA28 JA28 JA34 JA37 JA41
JB57 MA17 MA24 MA28 MA29
NA27
5F110 AA16 BB01 BB02 CC02 DD03
DD21 EE02 EE03 EE31 EE32
EE34 EE41 EE44 EE48 FF02
FF21 FF29 GG02 GG13 GG41
GG44 HJ01 HJ11 HJ15 HJ16
HK09 HK31 HL03 HL23 HM02
NN02 NN23 NN32 NN35 NN36
PP03
Claims (20)
- 【請求項１】基板上に形成された半導体膜と、 前記半導体膜上に形成されたゲート絶縁膜及びゲート電
極膜を積層してなるゲート領域と、 前記ゲート領域の両側に形成された前記ゲート電極膜と
他の領域との接触を防止するための隔離手段と、 前記ゲート領域両側の前記基板上の領域にそれぞれ液体
半導体材料から形成されたソース領域及びドレイン領域
と、 を含むデバイス。 - 【請求項２】前記隔離手段は、前記ゲート領域の両側に
形成される撥液膜である、請求項１記載のデバイス。 - 【請求項３】前記隔離手段は、前記ゲート領域の両側に
形成される絶縁膜である、請求項１記載のデバイス。 - 【請求項４】前記隔離手段は、前記ゲート電極膜を陽極
酸化して形成される絶縁膜である、請求項１記載のデバ
イス。 - 【請求項５】前記隔離手段は、前記半導体膜の前記ゲー
ト領域の両側でそれぞれ掘削された部分である、請求項
１記載のデバイス。 - 【請求項６】前記隔離手段は、前記基板の前記ゲート領
域の両側でそれぞれ掘削された部分である、請求項１記
載のデバイス。 - 【請求項７】前記掘削された各部分は溝を形成し、各溝
内に前記ソース領域及びドレイン領域がそれぞれ形成さ
れる、請求項５又は６記載のデバイス。 - 【請求項８】前記液体半導体材料は、シラン化合物とド
ーパント源とを含有する、請求項１乃至７のいずれかに
記載のデバイス。 - 【請求項９】前記液体半導体材料は、シラン化合物の溶
液に、紫外線を照射することにより光重合してなる高次
シランとドーパント源とを含有する、請求項１乃至８の
いずれかに記載のデバイス。 - 【請求項１０】前記液体半導体材料は、シラン化合物と
ドーパント源含有の溶液に、紫外線を照射してなる高次
シランを含有する、請求項１乃至８のいずれかに記載の
デバイス。 - 【請求項１１】前記シラン化合物はその分子内に少なく
とも１つの環状構造を有する、請求項１乃至１０のいず
れかに記載のデバイス。 - 【請求項１２】前記ドーパント源は、周期律表の第３Ｂ
族の元素を含む物質又は第５Ｂ族の元素を含む物質であ
る、請求項９乃至１１のいずれかに記載のデバイス。 - 【請求項１３】請求項１乃至２のいずれかに記載のデバ
イスを含む電気光学装置。 - 【請求項１４】請求項１３記載の電気光学装置を含む電
子機器。 - 【請求項１５】基板上に半導体膜を形成する半導体膜形
成工程と、 前記半導体膜上にゲート絶縁膜及びゲート電極膜を積層
してなるゲート領域を形成するゲート領域形成工程と、 前記ゲート領域の両側に前記ゲート電極膜と他の領域と
の接触を防止するための隔離手段を形成する隔離手段形
成工程と、 前記ゲート領域両側の前記基板上の領域にそれぞれ液体
半導体材料を塗布して塗布膜を形成する塗布工程と、 前記液体半導体材料の塗布膜からソース領域及びドレイ
ン領域を形成するソース領域及びドレイン領域形成工程
と、 を含むデバイスの製造方法。 - 【請求項１６】前記液体半導体材料からソース領域及び
ドレイン領域を形成する工程は、 前記液体半導体材料の塗布膜から溶媒を除去する相対的
に低温の第１の熱処理と、 溶媒を除去した前記塗布膜を光処理および／または前記
第１の熱処理温度より高温で熱処理する第２の熱処理工
程と、 を含む、請求項１５に記載のデバイスの製造方法。 - 【請求項１７】前記ソース領域及びドレイン領域形成工
程は、更に、 熱処理した前記塗布膜の結晶性の改善を行う高温短時間
の第３の熱処理工程と、 を含む、請求項２１記載のデバイスの製造方法。 - 【請求項１８】前記液体半導体材料は液滴吐出法により
塗布を行う、請求項１５乃至１７のいずれかに記載のデ
バイスの製造方法。 - 【請求項１９】請求項１５乃至１８のいずれかに記載の
デバイスの製造方法によって製造されたデバイスを含む
電気光学装置。 - 【請求項２０】請求項１９記載の電気光学装置を含む電
子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119964A JP4042098B2 (ja) | 2002-04-22 | 2002-04-22 | デバイスの製造方法 |
| US10/420,359 US6864133B2 (en) | 2002-04-22 | 2003-04-22 | Device, method of manufacturing device, electro-optic device, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119964A JP4042098B2 (ja) | 2002-04-22 | 2002-04-22 | デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318191A true JP2003318191A (ja) | 2003-11-07 |
| JP4042098B2 JP4042098B2 (ja) | 2008-02-06 |
Family
ID=29536318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002119964A Expired - Fee Related JP4042098B2 (ja) | 2002-04-22 | 2002-04-22 | デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6864133B2 (ja) |
| JP (1) | JP4042098B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260216A (ja) * | 2004-02-13 | 2005-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにｅｌテレビジョン装置 |
| JP2006140336A (ja) * | 2004-11-12 | 2006-06-01 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| US7223802B2 (en) | 2002-04-22 | 2007-05-29 | Seiko Epson Corporation | High order silane composition, and method of forming silicon film using the composition |
| US7265021B2 (en) | 2004-01-21 | 2007-09-04 | Seiko Epson Corporation | Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment |
| JP2009034960A (ja) * | 2007-08-03 | 2009-02-19 | Toppan Printing Co Ltd | 反転オフセット印刷用除去版の再生方法および反転オフセット印刷用除去版 |
| US7701011B2 (en) | 2006-08-15 | 2010-04-20 | Kovio, Inc. | Printed dopant layers |
| US7709307B2 (en) | 2006-08-24 | 2010-05-04 | Kovio, Inc. | Printed non-volatile memory |
| US7767520B2 (en) | 2006-08-15 | 2010-08-03 | Kovio, Inc. | Printed dopant layers |
| US8796125B2 (en) | 2006-06-12 | 2014-08-05 | Kovio, Inc. | Printed, self-aligned, top gate thin film transistor |
| JP2014534616A (ja) * | 2011-09-30 | 2014-12-18 | サンパワー コーポレイション | ドーパントインク組成物及びドーパントインク組成物からの太陽電池の製造方法 |
| US9196641B2 (en) | 2006-08-15 | 2015-11-24 | Thin Film Electronics Asa | Printed dopant layers |
| JP2018011066A (ja) * | 2011-09-30 | 2018-01-18 | サンパワー コーポレイション | シリコン基板における拡散領域の形成方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3952995B2 (ja) * | 2003-06-13 | 2007-08-01 | セイコーエプソン株式会社 | 光導波路の形成方法 |
| TWI336921B (en) * | 2003-07-18 | 2011-02-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| US7211454B2 (en) * | 2003-07-25 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate |
| CN1842925B (zh) * | 2003-08-27 | 2010-12-22 | 奥斯兰姆奥普托半导体有限责任公司 | 有机电子装置的制造方法和有机电子装置 |
| JP4096880B2 (ja) * | 2004-01-13 | 2008-06-04 | セイコーエプソン株式会社 | 電気泳動表示装置及びその製造方法 |
| DE102004002024A1 (de) * | 2004-01-14 | 2005-08-11 | Siemens Ag | Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung |
| JP2005209696A (ja) * | 2004-01-20 | 2005-08-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2006019672A (ja) * | 2004-06-02 | 2006-01-19 | Seiko Epson Corp | トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法 |
| US8461628B2 (en) * | 2005-03-18 | 2013-06-11 | Kovio, Inc. | MOS transistor with laser-patterned metal gate, and method for making the same |
| US7619248B1 (en) | 2005-03-18 | 2009-11-17 | Kovio, Inc. | MOS transistor with self-aligned source and drain, and method for making the same |
| JP2007059209A (ja) * | 2005-08-24 | 2007-03-08 | Toyota Industries Corp | エレクトロルミネッセンスパネル及びその製造方法 |
| JP2007129007A (ja) * | 2005-11-02 | 2007-05-24 | Hitachi Ltd | 有機半導体膜を有する半導体装置の製造方法 |
| US7691691B1 (en) | 2006-05-23 | 2010-04-06 | Kovio, Inc. | Semiconductor device and methods for making the same |
| US20080029046A1 (en) * | 2006-05-25 | 2008-02-07 | Welles Robert D | Hot water reclaimer |
| JP2009000600A (ja) * | 2007-06-20 | 2009-01-08 | Seiko Epson Corp | パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法 |
| US8877546B2 (en) * | 2010-05-28 | 2014-11-04 | Corning Incorporated | Enhanced semiconductor devices employing photoactive organic materials and methods of manufacturing same |
| US10446629B2 (en) | 2011-10-14 | 2019-10-15 | Diftek Lasers, Inc. | Electronic device and method of making thereof |
| US9859348B2 (en) | 2011-10-14 | 2018-01-02 | Diftek Lasers, Inc. | Electronic device and method of making thereof |
| EP3244453A1 (en) * | 2015-10-09 | 2017-11-15 | Diftek Lasers, Inc. | An electronic device and method of making thereof |
| US10312310B2 (en) | 2016-01-19 | 2019-06-04 | Diftek Lasers, Inc. | OLED display and method of fabrication thereof |
| WO2018018356A1 (en) * | 2016-07-25 | 2018-02-01 | Boe Technology Group Co., Ltd. | Polycrystalline silicon thin film transistor and method of fabricating the same, and display apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4838991A (en) * | 1987-10-30 | 1989-06-13 | International Business Machines Corporation | Process for defining organic sidewall structures |
| EP1085560B8 (en) * | 1999-03-30 | 2009-03-04 | Seiko Epson Corporation | Method for forming a silicon film |
| US6248637B1 (en) * | 1999-09-24 | 2001-06-19 | Advanced Micro Devices, Inc. | Process for manufacturing MOS Transistors having elevated source and drain regions |
| JP2002050764A (ja) * | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法 |
-
2002
- 2002-04-22 JP JP2002119964A patent/JP4042098B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-22 US US10/420,359 patent/US6864133B2/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7223802B2 (en) | 2002-04-22 | 2007-05-29 | Seiko Epson Corporation | High order silane composition, and method of forming silicon film using the composition |
| US7265021B2 (en) | 2004-01-21 | 2007-09-04 | Seiko Epson Corporation | Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment |
| JP2005260216A (ja) * | 2004-02-13 | 2005-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにｅｌテレビジョン装置 |
| JP4754841B2 (ja) * | 2004-02-13 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2006140336A (ja) * | 2004-11-12 | 2006-06-01 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| US8796125B2 (en) | 2006-06-12 | 2014-08-05 | Kovio, Inc. | Printed, self-aligned, top gate thin film transistor |
| US8304780B2 (en) | 2006-08-15 | 2012-11-06 | Kovio, Inc. | Printed dopant layers |
| US9196641B2 (en) | 2006-08-15 | 2015-11-24 | Thin Film Electronics Asa | Printed dopant layers |
| US7701011B2 (en) | 2006-08-15 | 2010-04-20 | Kovio, Inc. | Printed dopant layers |
| US7767520B2 (en) | 2006-08-15 | 2010-08-03 | Kovio, Inc. | Printed dopant layers |
| US8796774B2 (en) | 2006-08-24 | 2014-08-05 | Thin Film Electronics Asa | Printed non-volatile memory |
| US8264027B2 (en) | 2006-08-24 | 2012-09-11 | Kovio, Inc. | Printed non-volatile memory |
| US7709307B2 (en) | 2006-08-24 | 2010-05-04 | Kovio, Inc. | Printed non-volatile memory |
| JP2009034960A (ja) * | 2007-08-03 | 2009-02-19 | Toppan Printing Co Ltd | 反転オフセット印刷用除去版の再生方法および反転オフセット印刷用除去版 |
| JP2014534616A (ja) * | 2011-09-30 | 2014-12-18 | サンパワー コーポレイション | ドーパントインク組成物及びドーパントインク組成物からの太陽電池の製造方法 |
| US9799783B2 (en) | 2011-09-30 | 2017-10-24 | Sunpower Corporation | Dopant ink composition and method of fabricating a solar cell there from |
| JP2018011066A (ja) * | 2011-09-30 | 2018-01-18 | サンパワー コーポレイション | シリコン基板における拡散領域の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6864133B2 (en) | 2005-03-08 |
| US20030234398A1 (en) | 2003-12-25 |
| JP4042098B2 (ja) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003318191A (ja) | デバイス、デバイスの製造方法、電気光学装置及び電子装置 | |
| CN107275350B (zh) | 阵列基板及其制作方法和显示装置 | |
| JP2003318193A (ja) | デバイス、その製造方法及び電子装置 | |
| US8563438B2 (en) | Method for manufacturing semiconductor device | |
| JP5154009B2 (ja) | 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法 | |
| KR100433463B1 (ko) | 패턴형성방법 및 이 방법을 사용한 디스플레이제조방법 | |
| KR101186918B1 (ko) | 표시장치 | |
| US6599783B2 (en) | Method of fabricating a thin film including a protective layer as a mask | |
| US6462403B1 (en) | Semiconductor device comprising thin film transistors having a passivation film formed thereon | |
| US7015081B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
| KR100796874B1 (ko) | 박막 트랜지스터 장치 및 그 제조 방법과 그것을 구비한박막 트랜지스터 기판 및 표시 장치 | |
| JP2007109733A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003318119A (ja) | シリコン膜およびその形成方法、ならびに、液晶表示装置、有機ｅｌ表示装置、電子機器および機器 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JP3966306B2 (ja) | パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器 | |
| JP2005236186A (ja) | 半導体装置とその製造方法並びに電子機器 | |
| TWI272667B (en) | Semiconductor device and manufacture method thereof | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| JP2007109731A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 | |
| JP2005236187A (ja) | 半導体装置の製造方法、電子機器 | |
| JP4337555B2 (ja) | 半導体装置の製造方法 | |
| JP4534261B2 (ja) | 半導体装置の作製方法 | |
| JP2001345447A (ja) | 薄膜トランジスタ、液晶表示装置および半導体装置ならびにそれらの製造方法 | |
| JP2007042723A (ja) | シリコン膜の製造方法、薄膜半導体素子の製造方法、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |