JP4534261B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4534261B2 JP4534261B2 JP27345197A JP27345197A JP4534261B2 JP 4534261 B2 JP4534261 B2 JP 4534261B2 JP 27345197 A JP27345197 A JP 27345197A JP 27345197 A JP27345197 A JP 27345197A JP 4534261 B2 JP4534261 B2 JP 4534261B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- gate electrode
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲイト型電界効果トランジスタ（以下単にトランジスタという）およびその作製方法に関する。特に、同一基板上にＰチャネル型トランジスタ及びＮチャネル型トランジスタを有する半導体装置およびその作製方法に関する。特に作製工程の簡略化に関する。
【０００２】
【従来の技術】
ＩＣなど同一基板上にＰチャネル型トランジスタとＮチャネル型トランジスタからなる相補型トランジスタを有する半導体装置が数多くある。また、近年では、絶縁基板上に液晶表示装置と液晶表示装置を駆動するための回路が形成されたものも作られるようになり、液晶表示装置を駆動するための回路は、相補型トランジスタを有している。
【０００３】
同一基板上にＰチャネル型トランジスタとＮチャネル型トランジスタを形成する際に、半導体層にドーピングする不純物をＰチャネル型トランジスタとＮチャネル型トランジスタで打ち分けなければならない。
【０００４】
この際、例えば、まず、Ｐチャネル型トランジスタとなる半導体層上にマスクをして、Ｎチャネル型トランジスタとなる半導体層中にリンを注入する。その後、前記マスクを除去し、今度はＮチャネル型トランジスタとなる半導体層にマスクをし、Ｐチャネル型トランジスタとなる半導体層中にボロンを注入する。
このように、不純物を打ち分けるには少なくとも２つのマスクが必要である。
【０００５】
これに対し、ドーピング用マスクを１枚に減らし、相補型トランジスタの作製工程を簡略化した工程が提案されている。この工程の概略を以下に示す。
図３において、絶縁基板３０１上に下地膜３０２を形成後、半導体島領域３０３、３０４を形成する。その後ゲイト絶縁膜３０５を形成する。そして、ゲイト絶縁膜３０５上にゲイト電極３０６、３０７を形成する。こうして図３（Ａ）の状態を得る。
【０００６】
次に、ゲイト電極３０６、３０７をマスクとして全ての半導体島領域３０３、３０４中にリン（Ｐ）を注入する。こうしてＮ型の不純物領域３０８〜３１１が形成される。（図３（Ｂ））
【０００７】
その後、Ｎチャネル型トランジスタとなる半導体島領域３０３上にマスク３１２を形成する。マスク３１２は、レジストを用いるリソグラフィ技術により形成される。そして、Ｐチャネル型トランジスタとなる半導体島領域３０４中にボロン（Ｂ）を注入する。このとき、ボロンのドーズ量は、図３（Ｂ）におけるリン（Ｐ）のドーズ量より多くする。こうすると、不純物領域３１０と３１１はｐ型に反転する。（図３（Ｃ））
【０００８】
そして、マスク３１２（レジスト等よりなる）を除去し、層間絶縁膜３１３を形成する。次に、層間絶縁膜３１３およびゲイト絶縁膜３０５にコンタクトホールを形成し、ソース・ドレイン電極３１４〜３１６を形成する。こうして、同一基板上にＮチャネル型トランジスタとＰチャネル型トランジスタを得る。（図４（Ｄ））
【０００９】
【発明が解決しようとする課題】
このように、一般的にドーピング用マスクにはレジストが用いられる。レジストを用いるリソグラフィ技術は、ＬＳＩ等の半導体装置の製造における微細加工に非常に有用である。
【００１０】
しかし、レジストは有機物からなるので、レジストを除去した後に残留有機物汚染が発生する確率が非常に高い。また、レジスト除去工程において、エッチング装置からの重金属による汚染もある。さらに、ドーピング工程で基板が高温に熱せられるので、その熱によりレジストが硬化してしまい、後のレジスト除去工程でレジストが取れにくくなり、生産性が下がるという問題もある。また、長時間、酸素等などでアッシングするので、プラズマによるダメージをうけてしまう。
【００１１】
したがって、ドーピング工程においてレジストを用いない工程が求められている。本発明は、作製工程を複雑にせずに、ドーピング用マスクを作製工程からなくすことを目的とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の主旨は、同一基板上にＰチャネル型トランジスタ及びＮチャネル型トランジスタを有する半導体装置の作製方法において、層間絶縁膜をドーピング用マスクとして用いることを特徴とする。
【００１３】
本発明の第１は、絶縁基板上にトップゲイト型の薄膜トランジスタを形成する工程である。すなわち、
絶縁基板上に少なくとも２つの半導体島領域を形成する工程と、
前記半導体島領域上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体島領域中に第１の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をパターニングし、前記ゲイト電極のうち少なくとも１つを露呈する工程と、
前記ゲイト電極および前記層間絶縁膜をマスクとして、前記露呈されたゲイト電極下の半導体島領域中に第２の不純物を注入する工程と
を有することを特徴とする。
【００１４】
本発明の第２は、半導体基板にトランジスタを形成する工程である。すなわち、
半導体基板上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に少なくとも２つのゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体中に第１の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をパターニングし、前記ゲイト電極のうち少なくとも１つを露呈する工程と、
前記ゲイト電極および前記層間絶縁膜をマスクとして、前記半導体中に第２の不純物を注入する工程と
を有することを特徴とする。
【００１５】
本発明の第３は、ボトムゲイト型のトランジスタを形成する工程である。すなわち、
絶縁基板上に少なくとも２つのゲイト電極を形成する工程と、
前記ゲイト電極上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に少なくとも２つの半導体層を形成する工程と、
前記半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をパターニングし、前記半導体層のうち少なくとも１つの半導体層の一部を露呈する工程と、
前記層間絶縁膜をマスクとして、前記露呈された半導体層中に第１の不純物を注入する工程と
前記層間絶縁膜をパターニングし、前記露呈された半導体層とは他の半導体層の一部を露呈する工程と、
前記層間絶縁膜をマスクとして、前記半導体層中に第２の不純物を注入する工程とを有することを特徴とする。
【００１６】
また、本発明の工程で作製された半導体装置は、以下のような特徴を有する。すなわち、
少なくとも１つのＰチャネル型トランジスタと少なくとも１つのＮチャネル型トランジスタとを有する半導体装置において、
前記Ｐチャネル型トランジスタと前記Ｎチャネル型トランジスタはそれぞれ、
チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ソース領域に電気的に接続されたソース配線と、
前記ドレイン領域に電気的に接続されたドレイン配線と、
前記ソース配線および前記ドレイン配線の下に形成された層間絶縁膜と
を有し、
前記層間絶縁膜には、前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタの、ソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
【００１７】
さらに、上記構成において、
前記層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記層間絶縁膜の膜厚は０．３μｍ以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
【００１８】
他に、層間絶縁膜を２層にする場合もある。すなわち、
少なくとも１つのＰチャネル型トランジスタと少なくとも１つのＮチャネル型トランジスタとを有する半導体装置において、
前記Ｐチャネル型トランジスタと前記Ｎチャネル型トランジスタはそれぞれ、
チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ゲイト電極に電気的に接続されたゲイト配線と、
前記ソース領域に電気的に接続されたソース配線と、
前記ドレイン領域に電気的に接続されたドレイン配線と、
前記ゲイト配線上に形成された第１の層間絶縁膜と、
前記ソース配線または前記ドレイン配線と、前記第１の層間絶縁膜との間に形成された第２の層間絶縁膜と
を有し、
前記第１層間絶縁膜には、前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタの、ソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
【００１９】
さらに上記構成において、前記第１の層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記第１の層間絶縁膜の膜厚は０．３μｍ以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
【００２０】
また、他の特徴として、
少なくとも１つのＰチャネル型トランジスタと少なくとも１つのＮチャネル型トランジスタとを有する半導体装置において、
前記Ｐチャネル型トランジスタと前記Ｎチャネル型トランジスタはそれぞれ、
チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ソース領域に接続されたソース電極に
前記ソース電極に接続されたソース配線と、
前記ドレイン領域に接続されたドレイン電極と、
前記ドレイン電極に接続されたドレイン配線と
前記ソース配線または前記ドレイン配線の下に形成された層間絶縁膜と
を有し、
前記ゲイト絶縁膜には、前記層間絶縁膜と、前記ソース電極またはドレイン電極とが接する付近に段差があることを特徴とする。
【００２１】
さらに、他の特徴として、
少なくとも１つのＰチャネル型トランジスタと、
少なくとも１つのＮチャネル型トランジスタと、
前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのゲイト電極に電気的に接続されたゲイト配線と、
前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのソース領域に電気的に接続されたソース配線と、
前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのドレイン領域に電気的に接続されたドレイン配線と、
前記ゲイト配線と、前記ソース配線または前記ドレイン配線との間に設けられた層間絶縁膜とを有し、
前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタ上において、前記層間絶縁膜が開口されていることを特徴とする。
【００２２】
また、上記２つの構成において、前記層間絶縁膜には、前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
さらに、前記層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記層間絶縁膜の膜厚は０．３μｍ以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
【００２３】
さらに、他の発明として、層間絶縁膜をドーピング用マスクとしてだけでなく、ＬＤＤ（Lightly Doped Drain ）領域形成用のスペーサーとして利用することができる。すなわち、薄膜トランジスタの作製方法として、
絶縁基板上に半導体島領域を形成する工程と、
前記半導体島領域上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体島領域中に低濃度の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングし、ゲイト電極の側面にスペーサーを形成する工程と、
前記ゲイト電極および前記スペーサーをマスクとして、前記半導体島領域中に高濃度の不純物を注入する工程と
を有することを特徴とする。
【００２４】
また、半導体基板上に形成されるトランジスタも同様に作製することができる。すなわち、
半導体基板上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体中に低濃度の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングし、ゲイト電極の側面にスペーサーを形成する工程と、
前記ゲイト電極および前記スペーサーをマスクとして、前記半導体中に高濃度の不純物を注入する工程とを有することを特徴とする。
【００２５】
【発明の実施の形態】
本発明の第１ないし第２で開示された工程において、層間絶縁膜は第２の不純物をドーピングする際のマスクとして用いられている。また、本発明の第３で開示された工程では、第１ないし第２の不純物をドーピングする際のマスクとして用いられている。
【００２６】
層間絶縁膜の膜厚は通常０．３μｍ以上あるので、不純物のドーピングの際の遮蔽マスクとして十分に機能を果たすことができる。また、層間絶縁膜本来の最も重要な、上下配線の交差部スペーサーとしての作用は本発明によって、損なわれることは全くない。さらに、層間絶縁膜の上に別の層間絶縁膜を形成すると上下配線間の絶縁性が上がる。
このように、本発明によって、作製工程を複雑にせずに、ドーピング用マスクを作製工程から無くすことができる。
【００２７】
さらに、本発明の作製工程は、ドーピングのためのエッチング工程において、同時にソース領域、ドレイン領域のコンタクトホール形成のためのエッチングも行われるので、工程を簡略化することができる。
【００２８】
また、層間絶縁膜を、ゲイト電極の側面のＬＤＤスペーサーとして利用することもできる。この工程を用いると、スペーサー用の膜を形成する必要もなく、さらに、スペーサー形成と同時にコンタクトホールも形成することができるので、工程の簡略化をすることができる。
【００２９】
【実施例】
〔実施例１〕
本実施例では、トップゲイト型の相補型薄膜トランジスタの作製方法である。本実施例の作製工程図を図１及び図２に示す。図１及び図２において、左側にＮチャネル型トランジスタ、右側にＰチャネル型トランジスタを形成することとする。
【００３０】
まず、絶縁基板１０１上に下地膜として酸化珪素膜１０２を１０００〜３０００Å、好ましくは１５００〜２５００Åの厚さに成膜する。絶縁基板としては、ガラス基板または石英基板を用いる。また、酸化珪素膜は、ＴＥＯＳを用いてプラズマＣＶＤ法により成膜する。
【００３１】
次に、図示しない非晶質珪素膜を２００〜８００Å、好ましくは５００〜６００Åの厚さにプラズマＣＶＤ法により成膜する。そして、レーザーもしくは熱により非晶質珪素膜を結晶化する。その後、結晶化した珪素膜をパターニングし、半導体島領域１０３、１０４を形成する。なお、このとき、非晶質珪素膜にボロン（Ｂ）を１×１０19原子／ｃｍ3 の濃度で添加してもよい。これは、トランジスタのしきい値（Ｖth）を調節するためにおこなうものなので、濃度は上記範囲で適宜、調整する。特にＮチャネル型トランジスタとなる珪素膜に添加しておくのがよい。
【００３２】
そして、ゲイト絶縁膜１０５として酸化珪素膜を８００〜２０００Å、好ましくは１０００〜１５００Åの厚さに成膜する。この酸化珪素膜は、シランと一酸化窒素の混合気体を用いてプラズマＣＶＤ法で成膜する。また、ゲイト絶縁膜として、窒化珪素または、酸化珪素と窒化珪素との積層体を用いてもよい。
こうして、図１（Ａ）の状態を得る。
【００３３】
次に、ゲイト絶縁膜１０５上に図示しないアルミニウム膜をスパッタ法で成膜する。このアルミニウム膜には、この後の加熱工程でアルミニウムにヒロックやウィスカーが発生するのを防止するために、スカンジウム、チタン、シリコン等を少量添加しておくとよい。また、アルミニウムのかわりにタンタルを用いてもよい。
【００３４】
その後、酒石酸を用いて、アルミニウム膜の表面を陽極酸化し、１００Åの極薄い緻密な陽極酸化膜を形成する。この陽極酸化膜は、マスクの密着性を向上するという効果がある。そして、緻密な陽極酸化膜上に図示しないレジストマスクを配置し、アルミニウム膜と緻密な陽極酸化膜をパターニングし、ゲイト電極１０６、１０７を形成する。
【００３５】
次に、シュウ酸を用いて、ゲイト電極１０６、１０７の側面を陽極酸化し、多孔質な陽極酸化膜１０８、１０９を形成する。そして、レジストマスクを除去し、再び酒石酸を用いて、ゲイト電極を陽極酸化し、ゲイト電極を囲って緻密な陽極酸化膜１１０、１１１を形成する。
こうして、図１（Ｂ）の状態を得る。
【００３６】
図１（Ｂ）の状態を得たら、ゲイト電極１０６、１０７と陽極酸化膜１０８〜１１１をマスクとして、半導体島領域１０３、１０４中にリン（Ｐ）をイオン注入する。このときのドーズ量は１×１０14〜９×１０14原子／ｃｍ2 、好ましくは２×１０14〜７×１０14原子／ｃｍ2 、加速電圧は８０ｋＶとする。この工程を後の図２（Ｆ）の工程に対してヘビードープと呼ぶ。こうして、ｎ+ 型不純物領域１１２〜１１５が形成される。（図１（Ｃ））
【００３７】
その後、多孔質な陽極酸化膜１０８、１０９を除去し、層間絶縁膜１１６を０．３μｍ以上、好ましくは０．５μｍ以上の厚さに成膜する。層間絶縁膜としては、窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層、有機樹脂膜、窒化珪素膜と有機樹脂膜の積層、酸化珪素膜と有機樹脂膜の積層などを用いることができる。窒化珪素膜と有機樹脂膜との積層を用いるならば、窒化珪素膜を下に有機樹脂膜を上にした積層の方が、有機汚染を減らすことができる。また、酸化珪素膜と有機樹脂膜との積層も同様である。さらに、有機物汚染を最小限に抑えるならば、窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層などの無機物を用いる方が好ましい。
こうして、図１（Ｄ）の状態を得る。
【００３８】
次に、層間絶縁膜をパターニングし、Ｐチャネル型トランジスタとなる半導体島領域１０４上に開孔を開ける。このとき、層間絶縁膜１１６にゲイト絶縁膜１０５に対してエッチングレートの速い材料を用いていると、ゲイト絶縁膜がエッチングのストッパーとなる。例えば、ゲイト絶縁膜に酸化珪素膜、層間絶縁膜に窒化珪素膜、有機樹脂膜、または窒化珪素膜と有機樹脂膜の積層などを用いるとよい。前述したように有機物汚染も考慮すれば、ゲイト絶縁膜に酸化珪素膜、層間絶縁膜に窒化珪素膜を用いる方が好ましい。
また、ゲイト絶縁膜もエッチングして、半導体層でエッチングを止めてもよい。
【００３９】
そして、層間絶縁膜をマスクとして、ボロン（Ｂ）をイオン注入する。層間絶縁膜は０．３μｍ以上の厚さがあるのでマスクとして十分機能する。
また、この時のドーズ量は、図１（Ｃ）の工程においてリンを注入したドーズ量よりも多くする。本実施例では、ドーズ量を１×１０15〜５×１０15原子／ｃｍ2 、加速電圧を６５ｋＶとする。このように、ボロンのドーズ量はリンのドーズ量より大きいので、不純物領域１１４、１１５の導電型は反転し、ｐ型不純物領域（ソース／ドレイン領域）１１７、１１８となる。そして、１１９はＰチャネル型トランジスタのチャネル形成領域となる。
こうして、図２（Ｅ）の状態を得る。
【００４０】
そして、今度はＮチャネル型トランジスタとなる半導体島領域１０５上を開口し、再びリン（Ｐ）を注入する。このときのリンのドーズ量は１回目のリンのドーズ量よりも小さくする。本実施例では、ドーズ量は１×１０13〜５×１０13原子／ｃｍ2 、加速電圧は８０ｋＶとする。この工程を図１（Ｃ）の工程に対してライトドープと呼ぶ。
【００４１】
この工程により、１回目のリン注入時においてリンが注入されなかった領域１２０、１２１に、ｎ+ 型不純物領域１１２、１１３よりも低い濃度でリンが注入される。このｎ- 型不純物領域１２０、１２１はＬＤＤ領域と呼ばれ、ゲイト電極と不純物領域との電界集中を緩和し、リーク電流を低下させる効果がある。また、１２２はＮチャネル型トランジスタのチャネル形成領域となる。
【００４２】
なお、この２回目のリン注入のドーズ量はボロン注入のドーズ量よりも小さいので、ｐ型不純物領域１１７、１１８の導電型が反転することはない。
こうして、図２（Ｆ）の状態を得る。
【００４３】
その後、ゲイト絶縁膜１０５にコンタクトホールを形成し、ゲイト電極および層間絶縁膜を覆って図示しない金属膜を形成する。金属膜としては、アルミニウム膜、アルミニウムとチタンの積層膜を用いることができる。そして、金属膜をパターニングし、ソース／ドレイン電極・配線１２３〜１２５を形成する。その後、パッシベーション膜１２６を成膜する。
【００４４】
こうして、相補型薄膜トランジスタを形成することができる。（図２（Ｇ））なお、図２（Ｆ）において、ｎ- 型不純物領域１２０、１２１を形成しているが、このｎ- 型不純物領域１２０、１２１は、図１（Ｄ）の工程の多孔質の陽極酸化膜１０８、１０９除去後形成してもよい。
【００４５】
以上のようにして形成した相補型薄膜トランジスタを有する半導体装置には、従来例の方法で作製したトランジスタに対して特徴的なことがある。このことを図５を用いて説明する。
【００４６】
まず第１に、層間絶縁膜は不純物注入時のマスクとして機能しているので、層間絶縁膜中にはその不純物（リン及びボロン）が含まれている。その濃度はそれぞれ１×１０17原子／ｃｍ3 以上である。また、ただ含まれているだけではなく、図５（Ａ）の右側に示すように、膜厚方向に沿ってそれぞれ濃度に勾配がある分布になっている。これは、層間絶縁膜に不純物がイオン注入されたことを示すものである。なお、上記不純物の濃度の値（１×１０17原子／ｃｍ3 以上）は勾配の最大値を示す。
【００４７】
また、不純物濃度の分布にはピークがあり、そのピークの位置は、リン、ボロンによって異なる。これは、それぞれにおいてドープ条件が異なるからである。また、ライトドープ、ヘビードープによっても異なる。
【００４８】
第２に、層間絶縁膜はトランジスタ上において開孔を形成している点である。すなわち、図５（Ａ）において、ゲイト配線５０１とソース（ドレイン）電極・配線１２５の間には層間絶縁膜１１６が存在する。しかし、トランジスタの上には層間絶縁膜は存在しない。これは、半導体島領域１０３、１０４中に不純物をドーピングするために、半導体島領域上の層間絶縁膜を除去したためである。
【００４９】
第３に、ゲイト絶縁膜には、層間絶縁膜と、ソース電極またはドレイン電極とが接する付近に段差がある点である。
図５（Ｂ）は図５（Ａ）の５０２で囲った部分を拡大したものである。この図において、ゲイト絶縁膜１０５には、層間絶縁膜１１６とソース（ドレイン）電極１２５とが接する付近において、段差５０３が形成されている。これは、層間絶縁膜をパターニングした際にオーバーエッチングされたものである。もちろん、エッチング時間などの条件によりオーバーエッチングされない場合もある。
【００５０】
最後に、ドーピングマスクにレジストを利用した場合にはゲイト絶縁膜上にレジスト層が薄く残っていることがある。しかし、本発明によって形成された半導体装置のゲイト絶縁膜上には、上記レジスト層はない。
【００５１】
なお、本実施例では絶縁基板上に薄膜トランジスタを形成した例を示したが、半導体基板にトランジスタを形成する場合も同様に形成することができる。また、作製された半導体装置の構造上の特徴も上記に説明したとおりである（図１１）。なお、図１１において、１１０１は半導体基板、１１０２はフィールド酸化物であり、その他の部分は本実施例の薄膜トランジスタと同様である。
【００５２】
〔実施例２〕
本実施例は、ボトムゲイト型の相補型薄膜トランジスタの作製方法である。本実施例の作製工程図を図６及び図７に示す。図６及び図７において、左側にＮチャネル型トランジスタ、右側にＰチャネル型トランジスタを形成することとする。また、特に記載しない作製条件は実施例１と同様である。
【００５３】
まず、絶縁基板６０１上に下地膜６０２を成膜する。次に図示しないアルミニウム膜を成膜後パターニングし、ゲイト電極６０３、６０４を得る。そして、ゲイト電極６０３、６０４を覆ってゲイト絶縁膜６０５を成膜する。その後、図示しない半導体層を成膜後パターニングし、半導体島領域６０６、６０７を得る。半導体島領域６０６、６０７を得たら、層間絶縁膜６０８を形成する。
こうして図６（Ａ）を得る。
【００５４】
次に層間絶縁膜をパターニングし、Ｐチャネル型トランジスタとなる半導体層の一部６０９、６１０を露呈する。そして、層間絶縁膜をマスクとして、露呈した半導体層６０９、６１０にボロン（Ｂ）イオンを１×１０15〜５×１０15原子／ｃｍ2 のドーズ量で注入し、ｐ型不純物領域（ソース／ドレイン領域）６０９、６１０及びチャネル形成領域６１１を形成する。（図６（Ｂ））
【００５５】
そして、再び層間絶縁膜をパターニングし、Ｎチャネル型トランジスタとなる半導体層の一部６１２、６１３を露呈する。その後、層間絶縁膜をマスクとして、露呈した半導体層６１２、６１３にリン（Ｐ）イオンを１×１０14〜９×１０14原子／ｃｍ2のドーズ量で注入し、ｎ型不純物領域６１２、６１３（ソース／ドレイン領域）６０９、６１０及びチャネル形成領域６１４を形成する。
【００５６】
なお、このときｐ型不純物領域６０９、６１０にもリンが注入されるが、リンのドーズ量はボロンのドーズ量よりも少ないので、不純物領域６０９、６１０の導電型は反転されない。
こうして、図６（Ｃ）の状態を得る。
【００５７】
その後、図示しない金属膜を成膜後パターニングし、ソース配線、ドレイン配線６１５〜６１７を形成する。そしてパッシベーション膜６１８を成膜し、ボトムゲイト型の相補型薄膜トランジスタを得る。（図７（Ｄ））
【００５８】
なお、本実施例にて作製された半導体装置の層間絶縁膜には、実施例１で説明したように、不純物（リン及びボロン）が含まれており、また、その濃度は膜厚方向に沿って勾配を持つ分布になっている。
【００５９】
〔実施例３〕
実施例１においては、陽極酸化膜を利用してＬＤＤ領域を形成する。本実施例では、層間絶縁膜を利用してゲート電極の両側に形成されたＬＤＤスペーサーによりＬＤＤ領域を形成する方法について説明する。
なお、特に記載しない作製工程、作製条件は実施例１と同様である。
【００６０】
まず、絶縁基板８０１上に形成された下地膜８０２上に半導体島領域８０３、８０４を形成する。その後、ゲイト絶縁膜８０５を形成し、ゲイト電極８０６、８０７を形成する。（図８（Ａ））
【００６１】
次にゲイト電極８０６、８０７をマスクとして、リン（Ｐ）のライトドープを行う。条件は実施例１のライトドープと同様にする。こうして、ｎ- 型不純物領域８０８〜８１１を形成する。（図８（Ｂ））
【００６２】
その後、層間絶縁膜８１２を形成後（図８（Ｃ））、層間絶縁膜８１２をパターニングし、Ｐチャネル型トランジスタとなる半導体島領域８０４上に開孔を開ける。本実施例ではゲイト絶縁膜もエッチングする。もちろん、ゲイト絶縁膜でエッチングを止めてもよい。そして、層間絶縁膜をマスクとして、ボロン（Ｂ）をイオン注入する。このドープ条件は実施例１と同様である。このとき、不純物領域８１０、８１１は導電型が反転しｐ型となる。また、チャネル形成領域８１３が形成される。（図９（Ｄ））
【００６３】
次に、Ｎチャネル型トランジスタとなる半導体島領域８０３上を開口する。このとき、ゲイト電極８０６の両側にスペーサー８１４を形成する。また、そして、層間絶縁膜及びスペーサーをマスクとして、再びリン（Ｐ）を注入する。このときの条件は実施例１のヘビードープでおこなう。
【００６４】
この工程により、不純物領域８１５、８１６は、ｎ- 型不純物領域８１７、８１８よりも不純物濃度の大きい領域となる（ｎ+ 型不純物領域）。したがって、不純物領域８１７、８１８はＬＤＤ領域となる。また、８１９はチャネル形成領域である。（図９（Ｅ））
【００６５】
この後、実施例１と同様にして、ソース／ドレイン配線８２０〜８２２、パッシベーション膜８２３を形成し、相補型トランジスタを形成する。
【００６６】
なお、本実施例では絶縁基板上に薄膜トランジスタを形成した例を示したが、半導体基板にトランジスタを形成する場合も同様に形成することができる。
また、作製された半導体装置の構造上の特徴も実施例１に説明したとおりである。さらに、スペーサーにも層間絶縁膜と同様に、リンとボロンの不純物が含まれている。
【００６７】
以上のように、わざわざＬＤＤスペーサー用の膜を成膜する必要もなく、ＬＤＤスペーサー形成の際コンタクトホールも形成されるので、工程の簡略化をすることができる。また、ドーピング用のレジストマスクを用いることもない。
【００６８】
〔実施例４〕
図５において、ソース（ドレイン）配線１２５とゲイト配線５０１との間の層間絶縁膜１１６だけでは十分に絶縁性がとれない場合がある。この場合、図１０に示すように層間絶縁膜１１６上に、第２の層間絶縁膜１００１を形成する。本実施例は、実施例１だけでなく、実施例２や実施例３にも応用できる。
【００６９】
第２の層間絶縁膜としては、酸化珪素膜、窒化珪素膜、有機樹脂膜、またはそれらの積層などを用いることができる。また、この第２の層間絶縁膜には、不純物（リンやボロン）が層間絶縁膜１１６のように含まれてはいない。
【００７０】
〔実施例５〕
本実施例では、本発明を利用した半導体装置を利用した応用製品について説明する。本発明を利用した半導体装置には、半導体集積回路（ＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡＭ回路等のロジック回路）やアクティブマトリクス型電気光学装置を駆動するための周辺回路等がある。以下に、その応用製品について例を挙げて説明する。
【００７１】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明は表示装置２００４の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７２】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６から構成される。本発明は表示装置２１０２の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７３】
図１２（Ｃ）はモバイルコンピュータであり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５から構成される。本発明は表示装置２２０５の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７４】
図１２（Ｄ）はヘッドマウンテンディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３から構成される。本発明は表示装置２３０２の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７５】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７から構成される。本発明は表示装置２４０３の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７６】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５から構成される。本発明は表示装置２５０３の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７７】
以上の他にも、本発明を利用した半導体装置は、パーソナルコンピュータや携帯型情報端末機器などの応用製品にも利用できる。このように、本発明を利用した半導体装置は広い範囲に渡って利用できる。
【００７８】
【発明の効果】
ドーピング工程において層間絶縁膜をマスクとすることにより、ドーピング用のレジストマスクを無くすことができる。これにより、半導体装置の有機物汚染を低減することができる。また、作製工程を簡略化することができる。
【００７９】
さらに、層間絶縁膜をＬＤＤスペーサーとして利用すると、簡略化した工程でＬＤＤ領域を形成することができる。
【図面の簡単な説明】
【図１】 本発明の相補型トランジスタの作製工程を示す図。
【図２】 本発明の相補型トランジスタの作製工程を示す図。
【図３】 従来の相補型トランジスタの作製工程を示す図。
【図４】 従来の相補型トランジスタの作製工程を示す図。
【図５】 本発明により作製された半導体装置を説明する図。
【図６】 本発明のボトムゲイト型トランジスタの作製工程を示す図。
【図７】 本発明のボトムゲイト型トランジスタの作製工程を示す図。
【図８】 本発明のスペーサーを用いた相補型トランジスタの作製工程を示す図。
【図９】 本発明のスペーサーを用いた相補型トランジスタの作製工程を示す図。
【図１０】 本発明の相補型トランジスタを示す図。
【図１１】 本発明の半導体基板上に形成された相補型トランジスタを示す図。
【図１２】 本発明を利用した応用製品を示す図。
【符号の説明】
１０１ 絶縁基板
１０２ 下地膜
１０３、１０４ 半導体島領域
１０５ ゲイト絶縁膜
１０６、１０７ ゲイト電極
１０８、１０９ 多孔質の陽極酸化膜
１１０、１１１ 緻密な陽極酸化膜
１１２〜１１５ ｎ+ 不純物領域
１１６ 層間絶縁膜
１１７、１１８ ｐ不純物領域
１１９、１２２ チャネル形成領域
１２０、１２１ ｎ- 不純物領域
１２３〜１２５ ソース／ドレイン電極・配線
１２６ パッシベーション膜
【発明の属する技術分野】
本発明は、絶縁ゲイト型電界効果トランジスタ（以下単にトランジスタという）およびその作製方法に関する。特に、同一基板上にＰチャネル型トランジスタ及びＮチャネル型トランジスタを有する半導体装置およびその作製方法に関する。特に作製工程の簡略化に関する。
【０００２】
【従来の技術】
ＩＣなど同一基板上にＰチャネル型トランジスタとＮチャネル型トランジスタからなる相補型トランジスタを有する半導体装置が数多くある。また、近年では、絶縁基板上に液晶表示装置と液晶表示装置を駆動するための回路が形成されたものも作られるようになり、液晶表示装置を駆動するための回路は、相補型トランジスタを有している。
【０００３】
同一基板上にＰチャネル型トランジスタとＮチャネル型トランジスタを形成する際に、半導体層にドーピングする不純物をＰチャネル型トランジスタとＮチャネル型トランジスタで打ち分けなければならない。
【０００４】
この際、例えば、まず、Ｐチャネル型トランジスタとなる半導体層上にマスクをして、Ｎチャネル型トランジスタとなる半導体層中にリンを注入する。その後、前記マスクを除去し、今度はＮチャネル型トランジスタとなる半導体層にマスクをし、Ｐチャネル型トランジスタとなる半導体層中にボロンを注入する。
このように、不純物を打ち分けるには少なくとも２つのマスクが必要である。
【０００５】
これに対し、ドーピング用マスクを１枚に減らし、相補型トランジスタの作製工程を簡略化した工程が提案されている。この工程の概略を以下に示す。
図３において、絶縁基板３０１上に下地膜３０２を形成後、半導体島領域３０３、３０４を形成する。その後ゲイト絶縁膜３０５を形成する。そして、ゲイト絶縁膜３０５上にゲイト電極３０６、３０７を形成する。こうして図３（Ａ）の状態を得る。
【０００６】
次に、ゲイト電極３０６、３０７をマスクとして全ての半導体島領域３０３、３０４中にリン（Ｐ）を注入する。こうしてＮ型の不純物領域３０８〜３１１が形成される。（図３（Ｂ））
【０００７】
その後、Ｎチャネル型トランジスタとなる半導体島領域３０３上にマスク３１２を形成する。マスク３１２は、レジストを用いるリソグラフィ技術により形成される。そして、Ｐチャネル型トランジスタとなる半導体島領域３０４中にボロン（Ｂ）を注入する。このとき、ボロンのドーズ量は、図３（Ｂ）におけるリン（Ｐ）のドーズ量より多くする。こうすると、不純物領域３１０と３１１はｐ型に反転する。（図３（Ｃ））
【０００８】
そして、マスク３１２（レジスト等よりなる）を除去し、層間絶縁膜３１３を形成する。次に、層間絶縁膜３１３およびゲイト絶縁膜３０５にコンタクトホールを形成し、ソース・ドレイン電極３１４〜３１６を形成する。こうして、同一基板上にＮチャネル型トランジスタとＰチャネル型トランジスタを得る。（図４（Ｄ））
【０００９】
【発明が解決しようとする課題】
このように、一般的にドーピング用マスクにはレジストが用いられる。レジストを用いるリソグラフィ技術は、ＬＳＩ等の半導体装置の製造における微細加工に非常に有用である。
【００１０】
しかし、レジストは有機物からなるので、レジストを除去した後に残留有機物汚染が発生する確率が非常に高い。また、レジスト除去工程において、エッチング装置からの重金属による汚染もある。さらに、ドーピング工程で基板が高温に熱せられるので、その熱によりレジストが硬化してしまい、後のレジスト除去工程でレジストが取れにくくなり、生産性が下がるという問題もある。また、長時間、酸素等などでアッシングするので、プラズマによるダメージをうけてしまう。
【００１１】
したがって、ドーピング工程においてレジストを用いない工程が求められている。本発明は、作製工程を複雑にせずに、ドーピング用マスクを作製工程からなくすことを目的とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の主旨は、同一基板上にＰチャネル型トランジスタ及びＮチャネル型トランジスタを有する半導体装置の作製方法において、層間絶縁膜をドーピング用マスクとして用いることを特徴とする。
【００１３】
本発明の第１は、絶縁基板上にトップゲイト型の薄膜トランジスタを形成する工程である。すなわち、
絶縁基板上に少なくとも２つの半導体島領域を形成する工程と、
前記半導体島領域上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体島領域中に第１の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をパターニングし、前記ゲイト電極のうち少なくとも１つを露呈する工程と、
前記ゲイト電極および前記層間絶縁膜をマスクとして、前記露呈されたゲイト電極下の半導体島領域中に第２の不純物を注入する工程と
を有することを特徴とする。
【００１４】
本発明の第２は、半導体基板にトランジスタを形成する工程である。すなわち、
半導体基板上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に少なくとも２つのゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体中に第１の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をパターニングし、前記ゲイト電極のうち少なくとも１つを露呈する工程と、
前記ゲイト電極および前記層間絶縁膜をマスクとして、前記半導体中に第２の不純物を注入する工程と
を有することを特徴とする。
【００１５】
本発明の第３は、ボトムゲイト型のトランジスタを形成する工程である。すなわち、
絶縁基板上に少なくとも２つのゲイト電極を形成する工程と、
前記ゲイト電極上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に少なくとも２つの半導体層を形成する工程と、
前記半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をパターニングし、前記半導体層のうち少なくとも１つの半導体層の一部を露呈する工程と、
前記層間絶縁膜をマスクとして、前記露呈された半導体層中に第１の不純物を注入する工程と
前記層間絶縁膜をパターニングし、前記露呈された半導体層とは他の半導体層の一部を露呈する工程と、
前記層間絶縁膜をマスクとして、前記半導体層中に第２の不純物を注入する工程とを有することを特徴とする。
【００１６】
また、本発明の工程で作製された半導体装置は、以下のような特徴を有する。すなわち、
少なくとも１つのＰチャネル型トランジスタと少なくとも１つのＮチャネル型トランジスタとを有する半導体装置において、
前記Ｐチャネル型トランジスタと前記Ｎチャネル型トランジスタはそれぞれ、
チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ソース領域に電気的に接続されたソース配線と、
前記ドレイン領域に電気的に接続されたドレイン配線と、
前記ソース配線および前記ドレイン配線の下に形成された層間絶縁膜と
を有し、
前記層間絶縁膜には、前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタの、ソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
【００１７】
さらに、上記構成において、
前記層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記層間絶縁膜の膜厚は０．３μｍ以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
【００１８】
他に、層間絶縁膜を２層にする場合もある。すなわち、
少なくとも１つのＰチャネル型トランジスタと少なくとも１つのＮチャネル型トランジスタとを有する半導体装置において、
前記Ｐチャネル型トランジスタと前記Ｎチャネル型トランジスタはそれぞれ、
チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ゲイト電極に電気的に接続されたゲイト配線と、
前記ソース領域に電気的に接続されたソース配線と、
前記ドレイン領域に電気的に接続されたドレイン配線と、
前記ゲイト配線上に形成された第１の層間絶縁膜と、
前記ソース配線または前記ドレイン配線と、前記第１の層間絶縁膜との間に形成された第２の層間絶縁膜と
を有し、
前記第１層間絶縁膜には、前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタの、ソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
【００１９】
さらに上記構成において、前記第１の層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記第１の層間絶縁膜の膜厚は０．３μｍ以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
【００２０】
また、他の特徴として、
少なくとも１つのＰチャネル型トランジスタと少なくとも１つのＮチャネル型トランジスタとを有する半導体装置において、
前記Ｐチャネル型トランジスタと前記Ｎチャネル型トランジスタはそれぞれ、
チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ソース領域に接続されたソース電極に
前記ソース電極に接続されたソース配線と、
前記ドレイン領域に接続されたドレイン電極と、
前記ドレイン電極に接続されたドレイン配線と
前記ソース配線または前記ドレイン配線の下に形成された層間絶縁膜と
を有し、
前記ゲイト絶縁膜には、前記層間絶縁膜と、前記ソース電極またはドレイン電極とが接する付近に段差があることを特徴とする。
【００２１】
さらに、他の特徴として、
少なくとも１つのＰチャネル型トランジスタと、
少なくとも１つのＮチャネル型トランジスタと、
前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのゲイト電極に電気的に接続されたゲイト配線と、
前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのソース領域に電気的に接続されたソース配線と、
前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのドレイン領域に電気的に接続されたドレイン配線と、
前記ゲイト配線と、前記ソース配線または前記ドレイン配線との間に設けられた層間絶縁膜とを有し、
前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタ上において、前記層間絶縁膜が開口されていることを特徴とする。
【００２２】
また、上記２つの構成において、前記層間絶縁膜には、前記Ｐチャネル型トランジスタまたは前記Ｎチャネル型トランジスタのソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
さらに、前記層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記層間絶縁膜の膜厚は０．３μｍ以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
【００２３】
さらに、他の発明として、層間絶縁膜をドーピング用マスクとしてだけでなく、ＬＤＤ（Lightly Doped Drain ）領域形成用のスペーサーとして利用することができる。すなわち、薄膜トランジスタの作製方法として、
絶縁基板上に半導体島領域を形成する工程と、
前記半導体島領域上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体島領域中に低濃度の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングし、ゲイト電極の側面にスペーサーを形成する工程と、
前記ゲイト電極および前記スペーサーをマスクとして、前記半導体島領域中に高濃度の不純物を注入する工程と
を有することを特徴とする。
【００２４】
また、半導体基板上に形成されるトランジスタも同様に作製することができる。すなわち、
半導体基板上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体中に低濃度の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングし、ゲイト電極の側面にスペーサーを形成する工程と、
前記ゲイト電極および前記スペーサーをマスクとして、前記半導体中に高濃度の不純物を注入する工程とを有することを特徴とする。
【００２５】
【発明の実施の形態】
本発明の第１ないし第２で開示された工程において、層間絶縁膜は第２の不純物をドーピングする際のマスクとして用いられている。また、本発明の第３で開示された工程では、第１ないし第２の不純物をドーピングする際のマスクとして用いられている。
【００２６】
層間絶縁膜の膜厚は通常０．３μｍ以上あるので、不純物のドーピングの際の遮蔽マスクとして十分に機能を果たすことができる。また、層間絶縁膜本来の最も重要な、上下配線の交差部スペーサーとしての作用は本発明によって、損なわれることは全くない。さらに、層間絶縁膜の上に別の層間絶縁膜を形成すると上下配線間の絶縁性が上がる。
このように、本発明によって、作製工程を複雑にせずに、ドーピング用マスクを作製工程から無くすことができる。
【００２７】
さらに、本発明の作製工程は、ドーピングのためのエッチング工程において、同時にソース領域、ドレイン領域のコンタクトホール形成のためのエッチングも行われるので、工程を簡略化することができる。
【００２８】
また、層間絶縁膜を、ゲイト電極の側面のＬＤＤスペーサーとして利用することもできる。この工程を用いると、スペーサー用の膜を形成する必要もなく、さらに、スペーサー形成と同時にコンタクトホールも形成することができるので、工程の簡略化をすることができる。
【００２９】
【実施例】
〔実施例１〕
本実施例では、トップゲイト型の相補型薄膜トランジスタの作製方法である。本実施例の作製工程図を図１及び図２に示す。図１及び図２において、左側にＮチャネル型トランジスタ、右側にＰチャネル型トランジスタを形成することとする。
【００３０】
まず、絶縁基板１０１上に下地膜として酸化珪素膜１０２を１０００〜３０００Å、好ましくは１５００〜２５００Åの厚さに成膜する。絶縁基板としては、ガラス基板または石英基板を用いる。また、酸化珪素膜は、ＴＥＯＳを用いてプラズマＣＶＤ法により成膜する。
【００３１】
次に、図示しない非晶質珪素膜を２００〜８００Å、好ましくは５００〜６００Åの厚さにプラズマＣＶＤ法により成膜する。そして、レーザーもしくは熱により非晶質珪素膜を結晶化する。その後、結晶化した珪素膜をパターニングし、半導体島領域１０３、１０４を形成する。なお、このとき、非晶質珪素膜にボロン（Ｂ）を１×１０19原子／ｃｍ3 の濃度で添加してもよい。これは、トランジスタのしきい値（Ｖth）を調節するためにおこなうものなので、濃度は上記範囲で適宜、調整する。特にＮチャネル型トランジスタとなる珪素膜に添加しておくのがよい。
【００３２】
そして、ゲイト絶縁膜１０５として酸化珪素膜を８００〜２０００Å、好ましくは１０００〜１５００Åの厚さに成膜する。この酸化珪素膜は、シランと一酸化窒素の混合気体を用いてプラズマＣＶＤ法で成膜する。また、ゲイト絶縁膜として、窒化珪素または、酸化珪素と窒化珪素との積層体を用いてもよい。
こうして、図１（Ａ）の状態を得る。
【００３３】
次に、ゲイト絶縁膜１０５上に図示しないアルミニウム膜をスパッタ法で成膜する。このアルミニウム膜には、この後の加熱工程でアルミニウムにヒロックやウィスカーが発生するのを防止するために、スカンジウム、チタン、シリコン等を少量添加しておくとよい。また、アルミニウムのかわりにタンタルを用いてもよい。
【００３４】
その後、酒石酸を用いて、アルミニウム膜の表面を陽極酸化し、１００Åの極薄い緻密な陽極酸化膜を形成する。この陽極酸化膜は、マスクの密着性を向上するという効果がある。そして、緻密な陽極酸化膜上に図示しないレジストマスクを配置し、アルミニウム膜と緻密な陽極酸化膜をパターニングし、ゲイト電極１０６、１０７を形成する。
【００３５】
次に、シュウ酸を用いて、ゲイト電極１０６、１０７の側面を陽極酸化し、多孔質な陽極酸化膜１０８、１０９を形成する。そして、レジストマスクを除去し、再び酒石酸を用いて、ゲイト電極を陽極酸化し、ゲイト電極を囲って緻密な陽極酸化膜１１０、１１１を形成する。
こうして、図１（Ｂ）の状態を得る。
【００３６】
図１（Ｂ）の状態を得たら、ゲイト電極１０６、１０７と陽極酸化膜１０８〜１１１をマスクとして、半導体島領域１０３、１０４中にリン（Ｐ）をイオン注入する。このときのドーズ量は１×１０14〜９×１０14原子／ｃｍ2 、好ましくは２×１０14〜７×１０14原子／ｃｍ2 、加速電圧は８０ｋＶとする。この工程を後の図２（Ｆ）の工程に対してヘビードープと呼ぶ。こうして、ｎ+ 型不純物領域１１２〜１１５が形成される。（図１（Ｃ））
【００３７】
その後、多孔質な陽極酸化膜１０８、１０９を除去し、層間絶縁膜１１６を０．３μｍ以上、好ましくは０．５μｍ以上の厚さに成膜する。層間絶縁膜としては、窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層、有機樹脂膜、窒化珪素膜と有機樹脂膜の積層、酸化珪素膜と有機樹脂膜の積層などを用いることができる。窒化珪素膜と有機樹脂膜との積層を用いるならば、窒化珪素膜を下に有機樹脂膜を上にした積層の方が、有機汚染を減らすことができる。また、酸化珪素膜と有機樹脂膜との積層も同様である。さらに、有機物汚染を最小限に抑えるならば、窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層などの無機物を用いる方が好ましい。
こうして、図１（Ｄ）の状態を得る。
【００３８】
次に、層間絶縁膜をパターニングし、Ｐチャネル型トランジスタとなる半導体島領域１０４上に開孔を開ける。このとき、層間絶縁膜１１６にゲイト絶縁膜１０５に対してエッチングレートの速い材料を用いていると、ゲイト絶縁膜がエッチングのストッパーとなる。例えば、ゲイト絶縁膜に酸化珪素膜、層間絶縁膜に窒化珪素膜、有機樹脂膜、または窒化珪素膜と有機樹脂膜の積層などを用いるとよい。前述したように有機物汚染も考慮すれば、ゲイト絶縁膜に酸化珪素膜、層間絶縁膜に窒化珪素膜を用いる方が好ましい。
また、ゲイト絶縁膜もエッチングして、半導体層でエッチングを止めてもよい。
【００３９】
そして、層間絶縁膜をマスクとして、ボロン（Ｂ）をイオン注入する。層間絶縁膜は０．３μｍ以上の厚さがあるのでマスクとして十分機能する。
また、この時のドーズ量は、図１（Ｃ）の工程においてリンを注入したドーズ量よりも多くする。本実施例では、ドーズ量を１×１０15〜５×１０15原子／ｃｍ2 、加速電圧を６５ｋＶとする。このように、ボロンのドーズ量はリンのドーズ量より大きいので、不純物領域１１４、１１５の導電型は反転し、ｐ型不純物領域（ソース／ドレイン領域）１１７、１１８となる。そして、１１９はＰチャネル型トランジスタのチャネル形成領域となる。
こうして、図２（Ｅ）の状態を得る。
【００４０】
そして、今度はＮチャネル型トランジスタとなる半導体島領域１０５上を開口し、再びリン（Ｐ）を注入する。このときのリンのドーズ量は１回目のリンのドーズ量よりも小さくする。本実施例では、ドーズ量は１×１０13〜５×１０13原子／ｃｍ2 、加速電圧は８０ｋＶとする。この工程を図１（Ｃ）の工程に対してライトドープと呼ぶ。
【００４１】
この工程により、１回目のリン注入時においてリンが注入されなかった領域１２０、１２１に、ｎ+ 型不純物領域１１２、１１３よりも低い濃度でリンが注入される。このｎ- 型不純物領域１２０、１２１はＬＤＤ領域と呼ばれ、ゲイト電極と不純物領域との電界集中を緩和し、リーク電流を低下させる効果がある。また、１２２はＮチャネル型トランジスタのチャネル形成領域となる。
【００４２】
なお、この２回目のリン注入のドーズ量はボロン注入のドーズ量よりも小さいので、ｐ型不純物領域１１７、１１８の導電型が反転することはない。
こうして、図２（Ｆ）の状態を得る。
【００４３】
その後、ゲイト絶縁膜１０５にコンタクトホールを形成し、ゲイト電極および層間絶縁膜を覆って図示しない金属膜を形成する。金属膜としては、アルミニウム膜、アルミニウムとチタンの積層膜を用いることができる。そして、金属膜をパターニングし、ソース／ドレイン電極・配線１２３〜１２５を形成する。その後、パッシベーション膜１２６を成膜する。
【００４４】
こうして、相補型薄膜トランジスタを形成することができる。（図２（Ｇ））なお、図２（Ｆ）において、ｎ- 型不純物領域１２０、１２１を形成しているが、このｎ- 型不純物領域１２０、１２１は、図１（Ｄ）の工程の多孔質の陽極酸化膜１０８、１０９除去後形成してもよい。
【００４５】
以上のようにして形成した相補型薄膜トランジスタを有する半導体装置には、従来例の方法で作製したトランジスタに対して特徴的なことがある。このことを図５を用いて説明する。
【００４６】
まず第１に、層間絶縁膜は不純物注入時のマスクとして機能しているので、層間絶縁膜中にはその不純物（リン及びボロン）が含まれている。その濃度はそれぞれ１×１０17原子／ｃｍ3 以上である。また、ただ含まれているだけではなく、図５（Ａ）の右側に示すように、膜厚方向に沿ってそれぞれ濃度に勾配がある分布になっている。これは、層間絶縁膜に不純物がイオン注入されたことを示すものである。なお、上記不純物の濃度の値（１×１０17原子／ｃｍ3 以上）は勾配の最大値を示す。
【００４７】
また、不純物濃度の分布にはピークがあり、そのピークの位置は、リン、ボロンによって異なる。これは、それぞれにおいてドープ条件が異なるからである。また、ライトドープ、ヘビードープによっても異なる。
【００４８】
第２に、層間絶縁膜はトランジスタ上において開孔を形成している点である。すなわち、図５（Ａ）において、ゲイト配線５０１とソース（ドレイン）電極・配線１２５の間には層間絶縁膜１１６が存在する。しかし、トランジスタの上には層間絶縁膜は存在しない。これは、半導体島領域１０３、１０４中に不純物をドーピングするために、半導体島領域上の層間絶縁膜を除去したためである。
【００４９】
第３に、ゲイト絶縁膜には、層間絶縁膜と、ソース電極またはドレイン電極とが接する付近に段差がある点である。
図５（Ｂ）は図５（Ａ）の５０２で囲った部分を拡大したものである。この図において、ゲイト絶縁膜１０５には、層間絶縁膜１１６とソース（ドレイン）電極１２５とが接する付近において、段差５０３が形成されている。これは、層間絶縁膜をパターニングした際にオーバーエッチングされたものである。もちろん、エッチング時間などの条件によりオーバーエッチングされない場合もある。
【００５０】
最後に、ドーピングマスクにレジストを利用した場合にはゲイト絶縁膜上にレジスト層が薄く残っていることがある。しかし、本発明によって形成された半導体装置のゲイト絶縁膜上には、上記レジスト層はない。
【００５１】
なお、本実施例では絶縁基板上に薄膜トランジスタを形成した例を示したが、半導体基板にトランジスタを形成する場合も同様に形成することができる。また、作製された半導体装置の構造上の特徴も上記に説明したとおりである（図１１）。なお、図１１において、１１０１は半導体基板、１１０２はフィールド酸化物であり、その他の部分は本実施例の薄膜トランジスタと同様である。
【００５２】
〔実施例２〕
本実施例は、ボトムゲイト型の相補型薄膜トランジスタの作製方法である。本実施例の作製工程図を図６及び図７に示す。図６及び図７において、左側にＮチャネル型トランジスタ、右側にＰチャネル型トランジスタを形成することとする。また、特に記載しない作製条件は実施例１と同様である。
【００５３】
まず、絶縁基板６０１上に下地膜６０２を成膜する。次に図示しないアルミニウム膜を成膜後パターニングし、ゲイト電極６０３、６０４を得る。そして、ゲイト電極６０３、６０４を覆ってゲイト絶縁膜６０５を成膜する。その後、図示しない半導体層を成膜後パターニングし、半導体島領域６０６、６０７を得る。半導体島領域６０６、６０７を得たら、層間絶縁膜６０８を形成する。
こうして図６（Ａ）を得る。
【００５４】
次に層間絶縁膜をパターニングし、Ｐチャネル型トランジスタとなる半導体層の一部６０９、６１０を露呈する。そして、層間絶縁膜をマスクとして、露呈した半導体層６０９、６１０にボロン（Ｂ）イオンを１×１０15〜５×１０15原子／ｃｍ2 のドーズ量で注入し、ｐ型不純物領域（ソース／ドレイン領域）６０９、６１０及びチャネル形成領域６１１を形成する。（図６（Ｂ））
【００５５】
そして、再び層間絶縁膜をパターニングし、Ｎチャネル型トランジスタとなる半導体層の一部６１２、６１３を露呈する。その後、層間絶縁膜をマスクとして、露呈した半導体層６１２、６１３にリン（Ｐ）イオンを１×１０14〜９×１０14原子／ｃｍ2のドーズ量で注入し、ｎ型不純物領域６１２、６１３（ソース／ドレイン領域）６０９、６１０及びチャネル形成領域６１４を形成する。
【００５６】
なお、このときｐ型不純物領域６０９、６１０にもリンが注入されるが、リンのドーズ量はボロンのドーズ量よりも少ないので、不純物領域６０９、６１０の導電型は反転されない。
こうして、図６（Ｃ）の状態を得る。
【００５７】
その後、図示しない金属膜を成膜後パターニングし、ソース配線、ドレイン配線６１５〜６１７を形成する。そしてパッシベーション膜６１８を成膜し、ボトムゲイト型の相補型薄膜トランジスタを得る。（図７（Ｄ））
【００５８】
なお、本実施例にて作製された半導体装置の層間絶縁膜には、実施例１で説明したように、不純物（リン及びボロン）が含まれており、また、その濃度は膜厚方向に沿って勾配を持つ分布になっている。
【００５９】
〔実施例３〕
実施例１においては、陽極酸化膜を利用してＬＤＤ領域を形成する。本実施例では、層間絶縁膜を利用してゲート電極の両側に形成されたＬＤＤスペーサーによりＬＤＤ領域を形成する方法について説明する。
なお、特に記載しない作製工程、作製条件は実施例１と同様である。
【００６０】
まず、絶縁基板８０１上に形成された下地膜８０２上に半導体島領域８０３、８０４を形成する。その後、ゲイト絶縁膜８０５を形成し、ゲイト電極８０６、８０７を形成する。（図８（Ａ））
【００６１】
次にゲイト電極８０６、８０７をマスクとして、リン（Ｐ）のライトドープを行う。条件は実施例１のライトドープと同様にする。こうして、ｎ- 型不純物領域８０８〜８１１を形成する。（図８（Ｂ））
【００６２】
その後、層間絶縁膜８１２を形成後（図８（Ｃ））、層間絶縁膜８１２をパターニングし、Ｐチャネル型トランジスタとなる半導体島領域８０４上に開孔を開ける。本実施例ではゲイト絶縁膜もエッチングする。もちろん、ゲイト絶縁膜でエッチングを止めてもよい。そして、層間絶縁膜をマスクとして、ボロン（Ｂ）をイオン注入する。このドープ条件は実施例１と同様である。このとき、不純物領域８１０、８１１は導電型が反転しｐ型となる。また、チャネル形成領域８１３が形成される。（図９（Ｄ））
【００６３】
次に、Ｎチャネル型トランジスタとなる半導体島領域８０３上を開口する。このとき、ゲイト電極８０６の両側にスペーサー８１４を形成する。また、そして、層間絶縁膜及びスペーサーをマスクとして、再びリン（Ｐ）を注入する。このときの条件は実施例１のヘビードープでおこなう。
【００６４】
この工程により、不純物領域８１５、８１６は、ｎ- 型不純物領域８１７、８１８よりも不純物濃度の大きい領域となる（ｎ+ 型不純物領域）。したがって、不純物領域８１７、８１８はＬＤＤ領域となる。また、８１９はチャネル形成領域である。（図９（Ｅ））
【００６５】
この後、実施例１と同様にして、ソース／ドレイン配線８２０〜８２２、パッシベーション膜８２３を形成し、相補型トランジスタを形成する。
【００６６】
なお、本実施例では絶縁基板上に薄膜トランジスタを形成した例を示したが、半導体基板にトランジスタを形成する場合も同様に形成することができる。
また、作製された半導体装置の構造上の特徴も実施例１に説明したとおりである。さらに、スペーサーにも層間絶縁膜と同様に、リンとボロンの不純物が含まれている。
【００６７】
以上のように、わざわざＬＤＤスペーサー用の膜を成膜する必要もなく、ＬＤＤスペーサー形成の際コンタクトホールも形成されるので、工程の簡略化をすることができる。また、ドーピング用のレジストマスクを用いることもない。
【００６８】
〔実施例４〕
図５において、ソース（ドレイン）配線１２５とゲイト配線５０１との間の層間絶縁膜１１６だけでは十分に絶縁性がとれない場合がある。この場合、図１０に示すように層間絶縁膜１１６上に、第２の層間絶縁膜１００１を形成する。本実施例は、実施例１だけでなく、実施例２や実施例３にも応用できる。
【００６９】
第２の層間絶縁膜としては、酸化珪素膜、窒化珪素膜、有機樹脂膜、またはそれらの積層などを用いることができる。また、この第２の層間絶縁膜には、不純物（リンやボロン）が層間絶縁膜１１６のように含まれてはいない。
【００７０】
〔実施例５〕
本実施例では、本発明を利用した半導体装置を利用した応用製品について説明する。本発明を利用した半導体装置には、半導体集積回路（ＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡＭ回路等のロジック回路）やアクティブマトリクス型電気光学装置を駆動するための周辺回路等がある。以下に、その応用製品について例を挙げて説明する。
【００７１】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明は表示装置２００４の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７２】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６から構成される。本発明は表示装置２１０２の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７３】
図１２（Ｃ）はモバイルコンピュータであり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５から構成される。本発明は表示装置２２０５の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７４】
図１２（Ｄ）はヘッドマウンテンディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３から構成される。本発明は表示装置２３０２の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７５】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７から構成される。本発明は表示装置２４０３の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７６】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５から構成される。本発明は表示装置２５０３の周辺回路や装置内部に組み込まれる集積回路に対して適用できる。
【００７７】
以上の他にも、本発明を利用した半導体装置は、パーソナルコンピュータや携帯型情報端末機器などの応用製品にも利用できる。このように、本発明を利用した半導体装置は広い範囲に渡って利用できる。
【００７８】
【発明の効果】
ドーピング工程において層間絶縁膜をマスクとすることにより、ドーピング用のレジストマスクを無くすことができる。これにより、半導体装置の有機物汚染を低減することができる。また、作製工程を簡略化することができる。
【００７９】
さらに、層間絶縁膜をＬＤＤスペーサーとして利用すると、簡略化した工程でＬＤＤ領域を形成することができる。
【図面の簡単な説明】
【図１】 本発明の相補型トランジスタの作製工程を示す図。
【図２】 本発明の相補型トランジスタの作製工程を示す図。
【図３】 従来の相補型トランジスタの作製工程を示す図。
【図４】 従来の相補型トランジスタの作製工程を示す図。
【図５】 本発明により作製された半導体装置を説明する図。
【図６】 本発明のボトムゲイト型トランジスタの作製工程を示す図。
【図７】 本発明のボトムゲイト型トランジスタの作製工程を示す図。
【図８】 本発明のスペーサーを用いた相補型トランジスタの作製工程を示す図。
【図９】 本発明のスペーサーを用いた相補型トランジスタの作製工程を示す図。
【図１０】 本発明の相補型トランジスタを示す図。
【図１１】 本発明の半導体基板上に形成された相補型トランジスタを示す図。
【図１２】 本発明を利用した応用製品を示す図。
【符号の説明】
１０１ 絶縁基板
１０２ 下地膜
１０３、１０４ 半導体島領域
１０５ ゲイト絶縁膜
１０６、１０７ ゲイト電極
１０８、１０９ 多孔質の陽極酸化膜
１１０、１１１ 緻密な陽極酸化膜
１１２〜１１５ ｎ+ 不純物領域
１１６ 層間絶縁膜
１１７、１１８ ｐ不純物領域
１１９、１２２ チャネル形成領域
１２０、１２１ ｎ- 不純物領域
１２３〜１２５ ソース／ドレイン電極・配線
１２６ パッシベーション膜
Claims (5)
- 絶縁基板上に相補型薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁基板上に第１の半導体島領域及び第２の半導体島領域を形成し、
前記第１の半導体島領域及び前記第２の半導体島領域上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第１の半導体島領域上に第１のゲイト電極を、前記第２の半導体島領域上に第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして、前記第１の半導体島領域及び第２の半導体島領域中に第１導電型の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極及び前記第２のゲイト電極を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第２の半導体島領域は露呈せず前記第１の半導体島領域が露呈するような開孔を形成し、
前記第１のゲイト電極および前記層間絶縁膜をマスクとして、前記第１の半導体島領域中に、前記第１導電型と反対の第２導電型の第２の不純物を、前記第１の不純物の注入時のドーズ量よりも高いドーズ量で注入し、
前記層間絶縁膜に前記第２の半導体島領域が露呈するような開孔を形成し、
前記層間絶縁膜を覆って金属膜を形成し、前記金属膜をパターニングしてソース配線、ドレイン配線を形成することを特徴とする半導体装置の作製方法。 - 絶縁基板上に相補型薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁基板上に第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第１のゲイト電極上に第１の半導体島領域を、前記第２のゲイト電極上に第２の半導体島領域を形成し、
前記ゲイト絶縁膜と、前記第１の半導体島領域と、前記第２の半導体島領域と、を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第２の半導体島領域は露呈せず前記第１の半導体島領域の一部が露呈するような開孔を形成し、
前記層間絶縁膜をマスクとして、前記一部が露呈された第１の半導体島領域に第１導電型の第１の不純物を注入して、一方のトランジスタのソース／ドレイン領域及びチャネル形成領域を形成し、
前記層間絶縁膜に前記第２の半導体島領域の一部が露呈するような開孔を形成し、
前記層間絶縁膜をマスクとして、一部が露呈された前記第１の半導体島領域及び前記第２の半導体島領域中に、前記第１導電型と反対の第２導電型の第２の不純物を、前記第１の不純物の注入時のドーズ量よりも低いドーズ量で注入して、他方のトランジスタのソース／ドレイン領域及びチャネル形成領域を形成し、
前記層間絶縁膜を覆って金属膜を形成し、前記金属膜をパターニングしてソース配線、ドレイン配線を形成することを特徴とする半導体装置の作製方法。 - 請求項１または２において、前記層間絶縁膜は膜厚が０．３μｍ以上になるように形成されることを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか一項において、前記層間絶縁膜は窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層、有機樹脂膜、窒化珪素膜と有機樹脂膜との積層又は酸化珪素膜と有機樹脂膜との積層のいずれかでなるように形成されることを特徴とする半導体装置の作製方法。
- 請求項１乃至４のいずれか一項において、前記第１のゲイト電極及び前記第２のゲイト電極はそれぞれタンタル膜、アルミニウム膜又はアルミニウム膜にスカンジウム、チタン又はシリコンが添加された膜を用いて形成されることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27345197A JP4534261B2 (ja) | 1997-09-20 | 1997-09-20 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27345197A JP4534261B2 (ja) | 1997-09-20 | 1997-09-20 | 半導体装置の作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004225304A Division JP4246122B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体集積回路の作製方法 |
| JP2004225321A Division JP4246123B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体集積回路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197703A JPH1197703A (ja) | 1999-04-09 |
| JP4534261B2 true JP4534261B2 (ja) | 2010-09-01 |
Family
ID=17528105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27345197A Expired - Fee Related JP4534261B2 (ja) | 1997-09-20 | 1997-09-20 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4534261B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050170643A1 (en) * | 2004-01-29 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device |
| US8975637B2 (en) | 2009-10-07 | 2015-03-10 | Sharp Kabushiki Kaisha | Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device |
-
1997
- 1997-09-20 JP JP27345197A patent/JP4534261B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197703A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745271B2 (en) | Method of manufacturing a semiconductor device | |
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| CN107994066B (zh) | Tft、制作方法、阵列基板、显示面板及装置 | |
| JP3426043B2 (ja) | 半導体装置の作製方法 | |
| KR100697262B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 | |
| KR100697263B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| JP4234363B2 (ja) | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 | |
| JP4223092B2 (ja) | 半導体装置の作製方法 | |
| JP4534261B2 (ja) | 半導体装置の作製方法 | |
| JP2002203973A (ja) | ポリシリコン型薄膜トランジスタ製造方法 | |
| JP4246123B2 (ja) | 半導体集積回路の作製方法 | |
| JP4246122B2 (ja) | 半導体集積回路の作製方法 | |
| JPH08122813A (ja) | 液晶表示素子およびその製造方法 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| JP2008166597A (ja) | 半導体装置の製造方法及び液晶表示装置の製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH06252402A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10135474A (ja) | 絶縁ゲイト型電界効果トランジスタ及びその作製方法 | |
| JP2001274413A (ja) | 薄膜トランジスタの製造方法 | |
| KR100707010B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JPH09237898A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH1051005A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070625 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |