JPH03136245A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03136245A
JPH03136245A JP27473589A JP27473589A JPH03136245A JP H03136245 A JPH03136245 A JP H03136245A JP 27473589 A JP27473589 A JP 27473589A JP 27473589 A JP27473589 A JP 27473589A JP H03136245 A JPH03136245 A JP H03136245A
Authority
JP
Japan
Prior art keywords
layer
liquid phase
metal
mask layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27473589A
Other languages
English (en)
Inventor
Masakazu Muroyama
雅和 室山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27473589A priority Critical patent/JPH03136245A/ja
Publication of JPH03136245A publication Critical patent/JPH03136245A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は被接続領域上の層間絶縁膜に形成された接続孔
に金属の埋め込みを行う半導体装置の製造方法に関し、
特にタングステン等の金属を用いて接続孔を埋め込む半
導体装置の製造方法に関する。
〔発明の概要〕
本発明は、被接続領域上の層間絶縁膜に形成された接続
孔に金属の埋め込みを行う半導体装置の製造方法におい
て、接続孔を形成する際に用いたマスク層をそのまま残
存させて液相CVD法により金属層を形成し、マスク層
を上記層間絶縁股上から除去すると同時に該マスク層上
の該金属層を除去することにより、径や深さの異なる接
続孔への金属層の埋め込みを実現すると共に不要な部分
に残存する金属層を無くすことができるものである。
C従来の技術〕 近年、半導体装置の微細化に伴い、層間絶縁膜に形成さ
れる接続孔(コンタクトホール)の抱える問題も深刻化
している。
従来、接続孔の埋め込みを行う場合、スパッタ法による
アルミニウム合金膜の形成が行われていた。しかし、そ
のアスペクト比が高くなるにつれスパッタ法によるアル
ミニウム合金膜でのステップカバレージは不十分となっ
てきた。そこで、そのようなスパッタ法によるアルミニ
ウム合金膜の代わりに、耐熱性や耐マイグレーション性
の高い配線材¥4としてのタングステン配線が用いられ
るようになってきている。このタングステン配線を形成
する技術としては、例えばソランガスを還元ガスとしな
がら、接続孔内にタングステンを選択成長(CVD)さ
せる方法が知られている(例えば特開昭60−1004
25号公報参照。)。
また、ドライエツチングにより形成された微細な接続孔
に金属層を埋め込んで平坦化を回る技術として、レジス
ト膜上にスパッタ法等により金属層を形成し、そのレジ
スト膜のH厚を利用した段差によって、その金属層を切
断して接続孔に埋め込む方法(いわゆるリフトオフ法)
も知られている(例えば、特開昭56−155552号
公報参照。)。
〔発明が解決しようとする課題〕 ところが、上述のようにタングステンを選)尺CVD法
で成長させる方法では、接続孔以外の絶縁膜上でもタン
グステンの核成長が起こり、選択性が悪化するために、
オーハーエソチングが不可欠となるという問題が生ずる
また、このような選択CVD法によるタングステンの形
成は、接続孔の径が小さくなった場合に十分な埋め込み
が困難であり、さらに接続孔の径や深さ等が同一基板上
で異なる場合では、それら接続孔へ同時に埋め込むこと
が困難であった。
本件出願人は、このような技術的な課題を解決するため
に、先に、特願平1−48768号の明細書及び図面に
記載されるように、液相CVD法を用いて接続孔へ高融
点金属を形成する方法を提案している。
ところが、液相CVD法によって高融点金属を形成する
方法では、例えば絶縁膜に凹凸がある場合に、その凹部
に高融点金属が堆積してしまい、不要な高融点金属の残
存が問題とされる。
そこで、本発明は、液相CVD法による接続孔の埋め込
み技術をさらに改善し、不要な高融点金属を残存させな
いような半導体装置の製造方法の提供を目的とする。
[課題を解決するための手段] 上述の目的を達成するため、本発明の半導体装置の製造
方法は、被接続領域上を覆って層間絶縁膜を形成する工
程と、上記被接続領域に対応した位置に開口部を有する
マスク層を上記層間絶縁膜上に形成する工程と、そのマ
スク層をマスクとして上記層間絶縁膜に接続孔を形成し
て上記被接続領域を露出させる工程と、上記マスク層を
残したまま上記接続孔内に液相CVD法により金属層を
形成する工程と、上記マスク層を上記層間絶縁膜上から
除去すると同時に該マスク層上の上記金属層を除去する
工程とを有することを特徴とする。
ここで、被接続領域とは上記接続孔によって電気的な接
続が行われる領域であり、半導体基板不純物拡散領域、
配線層等の領域である。上記マスク層は、上部に金属層
を形成したまま除去可能な層であり、例えばフォトレジ
スト層やポリシリコン層等からなる。上記金属層は、液
相CVD法(凝縮CVD法)によって形成される層であ
り、例えば、タングステン、モリブデン、チタン タン
タル、コバルト、ニッケル等の金属層が液相CVD法に
より形成できる。この液相CVD法では、金属ハロゲン
化合物を還元させることで金属層が得られる。
上記液相CVD法による金属層の形成は、所要の液相e
VDi置によって行われるが、金属層の形成からマスク
層の除去までは、同一の装置を用いて連続して行うこと
もできる。
〔作用〕
液相CVD法は、一般のCVD法と異なって、低温で行
われ、堆積面の低いところに金属を堆積させることがで
き、異なる径や深さの接続孔に対して同時に埋め込むこ
とができる。この時、液相CVD法では不要な金属層が
凹部に堆積してしまうが、その凹部をマスク層で覆って
おき、金属層のttt積後に、マスク層ごと除去するこ
とで、不要な凹部の金属層を簡単に除くことができる。
例えば、マスク層としてレジスト層等を用いた場合、通
常のCVD法では熱により、レジスト層が熱変化を受け
る。しかし、本発明の半導体装置の製造方法では、特に
低温で金属が堆積する液相CVDン去を用いている。こ
のためにレジスト層は熱に゛よる悪影響を受けず、確実
な凹部の金属層の除去が可能である。
〔実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の半導体装置の製造方法は、金属層としてのタ
ングステン膜を液相CVD法により形成し、凹部に堆積
されたタングステン膜はマスク層であるフォトレジスト
層により除去される例である。
まず、第1図aに示すように、シリコン基板1上にポリ
シリコン層2が所要のパターンで形成され、そして、そ
れぞれ一部が被接続領域となるポリシリコン7!2. 
 シリコン基板lを覆って層間絶縁膜であるシリコン酸
化膜3が形成される。シリコン酸化膜3上には、ポリシ
リコン層2の膜厚によって凹部4が形成される。
次に、全面にマスク層としてのレジスト層5が形成され
る。このレジストN5は上記凹部4も覆うことになるが
、凹部4上にはレジスト層からなる凹部8が存在する。
そして、このレジストN5は選択的に露光され現像され
る。その結果、第1図すに示すように、レジスト層5に
はシリコン基板1上とポリシリコン層2上に開口部6.
7が形成される。
このように開口部6.7が形成されたレジスト層5をマ
スクとして、第1図Cに示すように、上記シリコン酸化
膜3に接続孔9,10を形成する。
接続孔9はシリコン基板lの表面を露出させ、接続rL
 I Oはポリシリコン層20表面を露出させる。
従って、接続孔9と接続孔10は、その深さが異なる。
次に、レジスト層5をそのまま残存させて、第1図dに
示すように、液相CVD法により金属層であるタングス
テン層11.12.13を堆積させる。この液相CVD
法は、後述するような装置を用いて行われ、金属ハロゲ
ン化合物ガスとして六フッ化タングステン(WFiが用
いられ、還元性ガスとして水素(H2)が用いられる。
この液相CVD法は低温で進められる。従って、レジス
ト層5を熱変化させることもない。液相CVD法の場合
、堆積面の低いところから順に金属層が形成される。従
って、まず、底部にシリコン基板】が露出した深い接続
孔9にタングステン層11が形成され、底部にポリシリ
コン層2が露出した浅い接続孔lOにタングステン層1
2が形成される。そして、堆積を続けることで、レジス
ト層5上の凹部8にも不要なタングステン層13が形成
される。なお、タングステン層11〜13の最終的な表
面は、図示のようにシリコン酸化膜3の表面と同じ高さ
であることが望ましいが、必ずしもそれに限定されるも
のではない、また、レジスト層5は、通常のりフトオフ
法のように膜厚の段差から金属層を切断するために使用
されるものではない、従って、この液相CVDの際には
、凹部4がレジスト層5で覆われている限り、レジスト
層5は多少変形していても良い。
次に、同一の装置を用いて連続的に、レジストN5のア
ッシングを行う、このアッシングによって、第1図eに
示すように、レジスl−1i5が除去され、同時にレジ
スト層5の凹部8に形成されていたタングステン層13
も除去される。その結果、シリコン酸化膜3の凹部4に
は、不要な金属層が残存することはなく、接続孔9.1
0の内側だけにタングステン層11.12が埋め込まれ
ることになる。
また、このアッシングの際には、所要の加熱が行われる
。このため低温CVDを行い大気中に取り出した時に問
題となる結露の問題も同一の製造装置で連続的な処理を
行うことで未然に防止されることになる。
以下、タングステン層が埋め込まれて平坦化した表面に
所要の配線等を通常のプロセスに従って形成し、所望の
半導体装置を完成する。
このような半導体装置の製造方法では、上述のように液
相CVD法が用いられる。この液相CVD法に用いられ
る金属ハロゲン化合物ガスについては、マスク層の耐熱
温度やCVD装置で実現可能な温度等の制約があるため
に、使用できるガスも成る範囲のものに限定される。
第2図は上記製造方法で用いられる六フッ化タングステ
ンの蒸気圧曲線である。六フン化タングステンは、その
蒸気圧曲線から室温でガス状態とされ、温度が下がるに
つれて液相となる。従って、液相CVDを行う基板を冷
却してその表面で液化が生ずるように温度設定(例えば
10°C程度)し、さらに還元用の水素、シラン等のガ
スを送り込むことで、液相CVDが進行する。
このような液相CVDが可能な他の金属ハロゲン化合物
の例について、次表に示す。
以上のような金属ハロゲン化合物を用い、凝固点と沸点
の間に温度設定を行い、同時にその温度において悪影響
を受けないようなマスク層を用いることで液相CVD法
による金属層の形成が可能となる。
また、液相CVDは、例えば第3図に示すような液相C
VD装置によって行うことができる。この液相CVD装
置22は、反応チャンバ15内に冷却ヘッド16を配し
ており、この冷却ヘッド16上に、所要の温度にするこ
とで液相CVD法によりタングステン層が堆積されるウ
ェハ21が載置される。六フッ化タングステン(WF6
)は反応チャンバ15に接続した導入管17により導入
され、導入管】9はマイクロプラズマ励起手段18によ
り活性化された水素ガス(H2)を導入する。この反応
チャンバ15の下部には排気を行うための排気管20が
備えられている。
このような液相CVD装置22を用い、上記反応チャン
バ15内で液相の六フッ化タングステンを還元すること
で、前述の如きタングステン層がそれぞれ形成されるこ
とになる。また、この液相CVD装置22に酸素プラズ
マを導入することで、レジスト層のアッシングも可能で
ある。
上述のように、本実施例の半導体装置の製造方法では、
液相CVD法によって、異なる径や深さの接続孔に同時
にタングステン層11.12を形成することができる。
また、マスク層であるレジストN5を液相CVDの後に
除去することで、凹部4に不要なタングステン層13が
堆積することも防止される。特に液相CVDは低温であ
るために、レジスト層5自体は熱による悪影響を受けず
、アッシングで確実に不要なタングステン層13と共に
除去される。
なお、上述の実施例では、マスク層としてレジスト層を
用いたが、レジスト層がマスクとして機能し得るのは、
およそ100°c−300°Cである。
そこで、堆積に用いる金属ハロゲン化合物によっては、
マスク層にポリシリコン層の如き耐熱性の良い材料を用
いることが可能である。マスク層をポリシリコン層とし
た時では、その除去にKOHを用いれば良い。
〔発明の効果〕
本発明の半導体装置の製造方法は、上述のように、液相
CVD法によって金属層が形成されるために、異なる径
や深さの接続孔に同時に金属層を埋め込むことができる
。また、液相CVDを用いて金属層を形成する際に予め
マスク層を形成しているために、マスク層の除去時に不
要な金属層を除去することができる。
【図面の簡単な説明】
第1図a〜第1図eは本発明の半導体装置の製造方法の
一例をその工程に従って説明するためのそれぞれ工程断
面図、第2図は六フッ化タングステンの蒸気圧曲線を示
す特性図、第3図は本発明にがかる液相CVD装置の模
式図である。 ・・・シリコン基板 ・・・ポリシリコン層 ・・・シリコン酸化膜 ・・・凹部 ・・レジスト層 10・・・接続孔 1〜13・・・タングステン層

Claims (1)

  1. 【特許請求の範囲】  被接続領域上を覆って層間絶縁膜を形成する工程と、 上記被接続領域に対応した位置に開口部を有するマスク
    層を上記層間絶縁膜上に形成する工程と、そのマスク層
    をマスクとして上記層間絶縁膜に接続孔を形成して上記
    被接続領域を露出させる工程と、 上記マスク層を残したまま上記接続孔内に液相CVD法
    により金属層を形成する工程と、 上記マスク層を上記層間絶縁膜上から除去すると同時に
    該マスク層上の上記金属層を除去する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
JP27473589A 1989-10-21 1989-10-21 半導体装置の製造方法 Pending JPH03136245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27473589A JPH03136245A (ja) 1989-10-21 1989-10-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27473589A JPH03136245A (ja) 1989-10-21 1989-10-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03136245A true JPH03136245A (ja) 1991-06-11

Family

ID=17545850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27473589A Pending JPH03136245A (ja) 1989-10-21 1989-10-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03136245A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179733B2 (en) 2003-03-17 2007-02-20 Seiko Epson Corporation Method of forming contact holes and electronic device formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179733B2 (en) 2003-03-17 2007-02-20 Seiko Epson Corporation Method of forming contact holes and electronic device formed thereby

Similar Documents

Publication Publication Date Title
US5663099A (en) Method for producing semiconductor device having alignment mark
JPH06140372A (ja) 半導体装置の製造方法
JPH0573254B2 (ja)
JPH021981A (ja) 珪素半導体デバイスに電気相互接続部を形成する方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH0453132A (ja) 金属薄膜の形成方法
JPH03248534A (ja) 半導体素子の製造方法
JPH03136245A (ja) 半導体装置の製造方法
EP0203800A2 (en) Method for producing semiconductor device
JPH0691090B2 (ja) 半導体装置の製造方法
JPH03234020A (ja) 半導体装置の製造方法
JPH0393223A (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
JPH05129226A (ja) 半導体装置の製造方法
JP2954219B2 (ja) 半導体装置の製造プロセスに適用される改良された選択cvd
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPS6197825A (ja) 半導体装置の製造方法
KR0156122B1 (ko) 반도체장치의 제조방법
JPH0750277A (ja) 半導体装置の製造方法
JPH118304A (ja) 半導体装置の製造方法
JPH06310605A (ja) 半導体装置およびその製造方法および半導体製造装置
KR20000007410A (ko) 반도체 소자의 금속배선 형성방법
JPH03252137A (ja) 半導体装置の製造方法
JPH04291763A (ja) 半導体装置およびその製造方法