JPH03252137A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03252137A JPH03252137A JP4727990A JP4727990A JPH03252137A JP H03252137 A JPH03252137 A JP H03252137A JP 4727990 A JP4727990 A JP 4727990A JP 4727990 A JP4727990 A JP 4727990A JP H03252137 A JPH03252137 A JP H03252137A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- psg
- film
- onto
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 238000000137 annealing Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 230000006837 decompression Effects 0.000 abstract 2
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 phospho Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
この発明は、半導体装置の製造方法に関し、特に表面段
差の大きい構造の半導体ウェハの表面の平坦化を行うよ
うにした半導体装置の製造方法に関するものである。 ［従来の技術］ 近年、半導体装置例えば半導体累積回路の微細化が進み
、半導体ウェハの表面に形成される回路の構造が複雑に
なって来ている。半導体集積回路では多層配線の必要性
から、導電膜の段差部におけるアルミ配線の断線を防ぐ
ため、リンやボロン等を含んだガラス
差の大きい構造の半導体ウェハの表面の平坦化を行うよ
うにした半導体装置の製造方法に関するものである。 ［従来の技術］ 近年、半導体装置例えば半導体累積回路の微細化が進み
、半導体ウェハの表面に形成される回路の構造が複雑に
なって来ている。半導体集積回路では多層配線の必要性
から、導電膜の段差部におけるアルミ配線の断線を防ぐ
ため、リンやボロン等を含んだガラス
【以下、リンを含
んだガラスをＰＳＧ（ｐｈｏｓｐｈｏ ５ｉｌｉｃａ
ｔｅ ｇ＋ａｓｓ）、リン、ボロンを含んだガラスを
ＢＰＳＧと呼ぶ】の熱流動を利用した平坦化を行ってい
る。 次に、第５図を用いて従来のＰＳＧの熱流動による平坦
化を説明する。第５図は従来の半導体装置の製造方法を
説明するための断面図である。第５図（ａ＞において、
半導体基板（１）上に第１の絶縁膜例えばシリコン酸化
膜（２）を形成した後、このシリコン酸化膜（２）上に
導電膜例えばポリシリコンを形成し、更にこのポリシリ
コンを写真蝕刻でバターニングすることによりシリコン
酸化膜（２）上の所定の領域にポリシリコン（３）を形
成し、その後気相成長（ＣＶＤ）によりポリシリコン（
３）の上に第２の絶縁膜例えばＰＳＧ（４）を成膜する
。一般に気相成長で形成した膜即ちＰＳＧ（４）はカバ
レージが悪く、ポリシリコン（３）の段差のところでく
びれが生じる。従って、第５図（ｂ）のようにこのまま
アルミスパ・ツタを行い、ＰＳＧ（４）上にアルミ配線
（５）を行った場合、段差部でアルミ配線（５）の断線
を生じる。 これを防ぐため、リンの濃度とガラスの転移温度の関係
を表す第６図に示すようにＢＰＳＧの熱溶解（７００〜
８００°Ｃ）を利用して、第５図（ｃ）に示すようにＰ
ＳＧ（４）を熱流動させ平坦化させる。これよって第５
図（ｄ）に示すように段差部のところでのアルミ配線（
５）の断線を完全に防ぐことが出来る。 ［発明が解決しようとする課題］ しかしながら、パターニングの微細化が進むにつれて、
これまで１〜２μｍ以上のパターンでは問題になってい
ない現象が現れて来た。即ち１μｍ以下のサブミクロン
では第７図に示すようにＰＳＧ（４）を形成したときポ
リシリコン（３）の間に挟まれた領域に空洞（６）を生
じ、結局ＰＳＧ（４）の内部に空洞（６）を含んだ状態
になる。 この傾向はパターンのサイズが小さく成る程太きくなる この状態でＰＳＧ（４＞の熱溶解により平坦化を行おう
としたとき、第８図に示すように、ポリシリコン（３）
間のＰＳＧ（４）中にある空洞（６）内の気体が完全に
外へ出ることが出来ず、ＰＳＧ（４）の中に空洞（６）
をもった状態て次工程即ち熱溶解の工程に移ることにな
る。そして後の工程でこの空洞（６）が破裂し、この部
分てアルミ配線（５）の断線を生ずるという問題点があ
った。 この発明は上記のような問題点を解決するためになされ
たもので、第２の絶縁膜の内部にある空洞中の気体を排
除した状態で第２の絶縁膜の熱溶解を行いアルミ配線の
断線を防止した半導体装置の製造方法を得ることを目的
とする。 ［課題を解決するための手段］ この発明に係る半導体装置の製造方法は、半導体基板上
に第１の絶縁膜を形成し、この第１の絶縁膜上の所定領
域に導電膜を形成し、この導電膜上に第２の絶縁膜を形
成し、この第２の絶縁膜を減圧かつ高温の条件で熱溶解
させるものである。 １作用］ この発明においては、減圧下で高温処理することにより
第２の絶縁膜の内部にある空洞中の気体を抜くと共にこ
の第２の絶縁膜の熱溶解を行う。 ［実施例］ 以下、この発明の一実施例を図について説明する。第１
図（ａｍ （ｂ）はこの発明の一実施例が適用される
半導体装置を示すそれぞれ断面図、平面図であり、（１
）〜（４）、（６）は前述と同様のものである。ＰＳＧ
（４）を気相成長で成膜するまでは従来の方法と同じで
ある。即ち第４図に示すようにウェハをロック／アンロ
ック部（１０）及び搬送部（１１）を介してＣＶＤ室（
１２）に入れ、ＰＳＧ（４）の気相成長を行う。 次に減圧アニール即ち減圧がっ高温の状態て熱溶解を行
うプロセスを説明する。ウェハをアニール室〈１３）に
入れ、このアニール室１３の圧力を１〜数ｔｏｒｒの状
態に減圧した後高温（８００〜］０００°Ｃ）の状態で
ウェハのＰＳＧ（４）の熱溶解を行う。第２図は高温処
理中の状態で、ＰＳＧ（４）の熱溶解が始まった状態を
示す断面図である。この熱溶解中空洞（６）内の圧力は
３〜５気圧程度になり、この内部圧力とアニール室内（
１３）の圧力により溶解したＰＳＧ（４）が破壊し、空
洞（６）内の気体はＰＳＧ（４）の外に出る。この後Ｐ
ＳＧ（４）の熱ｉ容解が引きつずき行われ、第３図に示
すように空洞（６）のない平坦なＰＳＧ（４）が得られ
、これにより１μｍ以下の微細なパターンにおいてもア
ルミ配線の断線を完全に防ぐことがてきる。 尚、ＢＰＳＧ、ＰＳＧ等の低温（常圧）ＣＶＤ酸化膜は
大気中にさらした場合吸湿性の点で問題があり、水分の
影響でＰ−〇、Ｂ−〇の結合状態の劣化を生じ、熱溶解
特性に悪影響を及ぼす。この点から見てもＢＰＳＧ、Ｐ
ＳＧの熱溶解を減圧状態にした後行うことは有効である
。また、第４図に示すようにＣＶＤ室（１２）とアニー
ル室（１３）を結合し、水分の影響の無い状態でＰＳＧ
の気相成長及び平坦化を行う装置は安定したかつ平担化
された膜を作るうえで有効である。 ［発明の効果］ 以上のようにこの発明によれば、半導体基板上に第１の
絶縁膜を形成し、この第一の絶縁膜上の所定領域に導電
膜を形成し、この導電膜上に第２の絶縁膜を形成し、こ
の第２の絶縁膜を減圧かつ高温の条件で熱溶解させたの
で、空洞の無い平坦な第２の絶縁膜が得られ、アルミ配
線が断線することが無い半導体装置の製造方法が得られ
るという効果を奏する。
んだガラスをＰＳＧ（ｐｈｏｓｐｈｏ ５ｉｌｉｃａ
ｔｅ ｇ＋ａｓｓ）、リン、ボロンを含んだガラスを
ＢＰＳＧと呼ぶ】の熱流動を利用した平坦化を行ってい
る。 次に、第５図を用いて従来のＰＳＧの熱流動による平坦
化を説明する。第５図は従来の半導体装置の製造方法を
説明するための断面図である。第５図（ａ＞において、
半導体基板（１）上に第１の絶縁膜例えばシリコン酸化
膜（２）を形成した後、このシリコン酸化膜（２）上に
導電膜例えばポリシリコンを形成し、更にこのポリシリ
コンを写真蝕刻でバターニングすることによりシリコン
酸化膜（２）上の所定の領域にポリシリコン（３）を形
成し、その後気相成長（ＣＶＤ）によりポリシリコン（
３）の上に第２の絶縁膜例えばＰＳＧ（４）を成膜する
。一般に気相成長で形成した膜即ちＰＳＧ（４）はカバ
レージが悪く、ポリシリコン（３）の段差のところでく
びれが生じる。従って、第５図（ｂ）のようにこのまま
アルミスパ・ツタを行い、ＰＳＧ（４）上にアルミ配線
（５）を行った場合、段差部でアルミ配線（５）の断線
を生じる。 これを防ぐため、リンの濃度とガラスの転移温度の関係
を表す第６図に示すようにＢＰＳＧの熱溶解（７００〜
８００°Ｃ）を利用して、第５図（ｃ）に示すようにＰ
ＳＧ（４）を熱流動させ平坦化させる。これよって第５
図（ｄ）に示すように段差部のところでのアルミ配線（
５）の断線を完全に防ぐことが出来る。 ［発明が解決しようとする課題］ しかしながら、パターニングの微細化が進むにつれて、
これまで１〜２μｍ以上のパターンでは問題になってい
ない現象が現れて来た。即ち１μｍ以下のサブミクロン
では第７図に示すようにＰＳＧ（４）を形成したときポ
リシリコン（３）の間に挟まれた領域に空洞（６）を生
じ、結局ＰＳＧ（４）の内部に空洞（６）を含んだ状態
になる。 この傾向はパターンのサイズが小さく成る程太きくなる この状態でＰＳＧ（４＞の熱溶解により平坦化を行おう
としたとき、第８図に示すように、ポリシリコン（３）
間のＰＳＧ（４）中にある空洞（６）内の気体が完全に
外へ出ることが出来ず、ＰＳＧ（４）の中に空洞（６）
をもった状態て次工程即ち熱溶解の工程に移ることにな
る。そして後の工程でこの空洞（６）が破裂し、この部
分てアルミ配線（５）の断線を生ずるという問題点があ
った。 この発明は上記のような問題点を解決するためになされ
たもので、第２の絶縁膜の内部にある空洞中の気体を排
除した状態で第２の絶縁膜の熱溶解を行いアルミ配線の
断線を防止した半導体装置の製造方法を得ることを目的
とする。 ［課題を解決するための手段］ この発明に係る半導体装置の製造方法は、半導体基板上
に第１の絶縁膜を形成し、この第１の絶縁膜上の所定領
域に導電膜を形成し、この導電膜上に第２の絶縁膜を形
成し、この第２の絶縁膜を減圧かつ高温の条件で熱溶解
させるものである。 １作用］ この発明においては、減圧下で高温処理することにより
第２の絶縁膜の内部にある空洞中の気体を抜くと共にこ
の第２の絶縁膜の熱溶解を行う。 ［実施例］ 以下、この発明の一実施例を図について説明する。第１
図（ａｍ （ｂ）はこの発明の一実施例が適用される
半導体装置を示すそれぞれ断面図、平面図であり、（１
）〜（４）、（６）は前述と同様のものである。ＰＳＧ
（４）を気相成長で成膜するまでは従来の方法と同じで
ある。即ち第４図に示すようにウェハをロック／アンロ
ック部（１０）及び搬送部（１１）を介してＣＶＤ室（
１２）に入れ、ＰＳＧ（４）の気相成長を行う。 次に減圧アニール即ち減圧がっ高温の状態て熱溶解を行
うプロセスを説明する。ウェハをアニール室〈１３）に
入れ、このアニール室１３の圧力を１〜数ｔｏｒｒの状
態に減圧した後高温（８００〜］０００°Ｃ）の状態で
ウェハのＰＳＧ（４）の熱溶解を行う。第２図は高温処
理中の状態で、ＰＳＧ（４）の熱溶解が始まった状態を
示す断面図である。この熱溶解中空洞（６）内の圧力は
３〜５気圧程度になり、この内部圧力とアニール室内（
１３）の圧力により溶解したＰＳＧ（４）が破壊し、空
洞（６）内の気体はＰＳＧ（４）の外に出る。この後Ｐ
ＳＧ（４）の熱ｉ容解が引きつずき行われ、第３図に示
すように空洞（６）のない平坦なＰＳＧ（４）が得られ
、これにより１μｍ以下の微細なパターンにおいてもア
ルミ配線の断線を完全に防ぐことがてきる。 尚、ＢＰＳＧ、ＰＳＧ等の低温（常圧）ＣＶＤ酸化膜は
大気中にさらした場合吸湿性の点で問題があり、水分の
影響でＰ−〇、Ｂ−〇の結合状態の劣化を生じ、熱溶解
特性に悪影響を及ぼす。この点から見てもＢＰＳＧ、Ｐ
ＳＧの熱溶解を減圧状態にした後行うことは有効である
。また、第４図に示すようにＣＶＤ室（１２）とアニー
ル室（１３）を結合し、水分の影響の無い状態でＰＳＧ
の気相成長及び平坦化を行う装置は安定したかつ平担化
された膜を作るうえで有効である。 ［発明の効果］ 以上のようにこの発明によれば、半導体基板上に第１の
絶縁膜を形成し、この第一の絶縁膜上の所定領域に導電
膜を形成し、この導電膜上に第２の絶縁膜を形成し、こ
の第２の絶縁膜を減圧かつ高温の条件で熱溶解させたの
で、空洞の無い平坦な第２の絶縁膜が得られ、アルミ配
線が断線することが無い半導体装置の製造方法が得られ
るという効果を奏する。
第１図はこの発明の一実施例が適用される半導体装置を
示す断面図及び平面図、第２図及び第３図はそれぞれこ
の発明を説明するための断面図、第４図はこの発明の半
導体装置の製造装置を示す構成図、第５図は従来の半導
体装置の製造方法を説明するための断面図、第６図はＢ
ＰＳＧの溶解特性を示す特性図、第７図及び第８図はそ
れぞれ従来の半導体装置の製造方法を説明するための断
面図及び平面図である。 図において、（１）は半導体基板、（２）はシリコン酸
化膜、（３）はポリシリコン、（４）はリンを含んだガ
ラス（ＰＳＧ）である。 尚、図中、同一符号は同−又は相当部分を示す。
示す断面図及び平面図、第２図及び第３図はそれぞれこ
の発明を説明するための断面図、第４図はこの発明の半
導体装置の製造装置を示す構成図、第５図は従来の半導
体装置の製造方法を説明するための断面図、第６図はＢ
ＰＳＧの溶解特性を示す特性図、第７図及び第８図はそ
れぞれ従来の半導体装置の製造方法を説明するための断
面図及び平面図である。 図において、（１）は半導体基板、（２）はシリコン酸
化膜、（３）はポリシリコン、（４）はリンを含んだガ
ラス（ＰＳＧ）である。 尚、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 半導体基板上に第１の絶縁膜を形成し、この第一の絶
縁膜上の所定領域に導電膜を形成し、この導電膜上に第
２の絶縁膜を形成し、この第２の絶縁膜を減圧かつ高温
の条件で熱溶解させることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4727990A JPH03252137A (ja) | 1990-03-01 | 1990-03-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4727990A JPH03252137A (ja) | 1990-03-01 | 1990-03-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03252137A true JPH03252137A (ja) | 1991-11-11 |
Family
ID=12770853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4727990A Pending JPH03252137A (ja) | 1990-03-01 | 1990-03-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03252137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599745A (en) * | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Method to provide a void between adjacent conducting lines in a semiconductor device |
-
1990
- 1990-03-01 JP JP4727990A patent/JPH03252137A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599745A (en) * | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Method to provide a void between adjacent conducting lines in a semiconductor device |
| US6083821A (en) * | 1995-06-07 | 2000-07-04 | Micron Technology, Inc. | Integrated circuit having a void between adjacent conductive lines |
| US6355551B1 (en) | 1995-06-07 | 2002-03-12 | Micron Technology, Inc. | Integrated circuit having a void between adjacent conductive lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03252137A (ja) | 半導体装置の製造方法 | |
| JP2699845B2 (ja) | 半導体装置の製造方法 | |
| JPH08306783A (ja) | 半導体装置のコンタクト形成方法 | |
| JP2978680B2 (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPH08203896A (ja) | 半導体装置の製造方法 | |
| JPH03120826A (ja) | 半導体装置の金属配線形成方法 | |
| JPH0945680A (ja) | 半導体装置の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH04180627A (ja) | 半導体装置の製造方法 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPS61226958A (ja) | 半導体装置およびその製造法 | |
| JPS6251243A (ja) | 半導体装置の製造方法 | |
| JPH04151824A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH1012725A (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JPH02218127A (ja) | ドライエッチング方法 | |
| JPS63261730A (ja) | 半導体装置の製造方法 | |
| JPH03136245A (ja) | 半導体装置の製造方法 | |
| JPH06232280A (ja) | 半導体装置の製造方法 | |
| JPH08274168A (ja) | 半導体装置の製造方法 | |
| JPH02271630A (ja) | 半導体装置の製造方法 | |
| JPH04109620A (ja) | 半導体装置の製造方法 | |
| JPH05335297A (ja) | 半導体装置の製造方法 | |
| JPH03278535A (ja) | 半導体集積回路装置の製造方法 |