TWI232543B - Method of forming contact holes and electronic device formed thereby - Google Patents

Method of forming contact holes and electronic device formed thereby Download PDF

Info

Publication number
TWI232543B
TWI232543B TW093106725A TW93106725A TWI232543B TW I232543 B TWI232543 B TW I232543B TW 093106725 A TW093106725 A TW 093106725A TW 93106725 A TW93106725 A TW 93106725A TW I232543 B TWI232543 B TW I232543B
Authority
TW
Taiwan
Prior art keywords
forming
photomask
film
contact plug
insulating film
Prior art date
Application number
TW093106725A
Other languages
English (en)
Other versions
TW200425405A (en
Inventor
Mitsuru Sato
Ichio Yudasaka
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200425405A publication Critical patent/TW200425405A/zh
Application granted granted Critical
Publication of TWI232543B publication Critical patent/TWI232543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1232543 射光罩材料。 1 0 ·如申請專利範圍第8項之形成接觸孔之方法，其 中熟化步驟具有熱處理步驟，在紫外線照射後，加熱光罩 · 材料到預定溫度以上。 . 1 1 ·如申請專利範圍第6項之形成接觸孔之方法，其 中光罩材料經過疏水處理。 12·如申請專利範圍第2項之形成接觸孔之方法，其 中 · 光罩材料包括無機材料， 膜形成步驟在整個基底表面上形成無機材料而形成光 罩材料膜， 布線步驟定出包括無機材料的光罩材料膜。 1 3 ·如申請專利範圍第2項之形成接觸孔之方法，其 中 光罩材料包括無機材料， Μ开彡成步驟涉及在基底上沉積或濺射光罩材料而形成 · 無機光罩材料膜， 布線步驟涉及光蝕刻光罩材料膜。 1 4 ·如申請專利範圍第1至丨3項中任一項之形成接 觸孔之方法，其中 · @ ®形成步驟具有在基底上塗布液體絕緣材料的絕 ’ _材料· Μ布步騾和固化已塗布之液體絕緣材料的絕緣材料 固化步驟。 1 5 ·如申請專利範圍第1 4項之形成接觸孔之方法， -3- 1232543 其中 絕緣材料固化步驟涉及加熱液體絕緣材料*。 16. 如申請專利範圍第1項之形成接觸孔之方法，其 中絕緣膜含有第一和第二絕緣膜，該方法包括： 第一光罩材料形成步騾，在第一導電區上的接觸孔形 成區上提供第一光罩材料； 第一絕緣膜形成步驟，在第一光罩材料除外的整個基 底表面上形成第一絕緣膜； 第一光罩材料除去步驟，除去第一光罩材料，在第一 絕緣膜形成第一通孔； 第一光罩材料形成步驟，在形成於第一絕緣膜的第一 通孔上提供第二光罩材料； 第一絕緣膜形成步驟，在第二光罩材料除外的第一絕 緣膜整個表面上形成第二絕緣膜； 第一光罩材料除去步驟，除去第二光罩材料，在第二 絕緣膜形成與第一通孔同軸的第二通孔。 17, 如申δ靑專利範圍第1項之形成接觸孔之方法，其 中絕緣膜形成多層，該方法包括： 第一光罩材料形成步驟，在第一導電區上的接觸孔形 成區提供第一光罩材料； 弟一絕緣膜形成步驟，在第一光罩材料除外的整個基 底表面上形成第一絕緣膜； 弟一光罩材料形成步驟，在第一光罩材料上提供第二 光罩材料； 1232543 弟一*絕緣膜形成步驟’在弟一先罩材料除外的第一絕 緣膜整個表面上形成第二絕緣膜； 光罩材料除去步驟，除去第一光罩材料和第二光罩材 料’在第一絕緣膜和第二絕緣膜形成通孔。 18· —種薄膜半導體裝置的製造方法，在基底上形成 薄膜半導體裝置，包括下列步驟： 在該基底上形成含有源極和汲極區的半導體膜； 在該源極和該汲極區上的接觸插塞形成區上提供第一· 光罩材料； 在該接觸插塞形成區除外的該半導體膜上塗布液體材 料，形成閘極絕緣膜； 除去該第一'光罩材料； 提供包含開口的第二光罩材料，該開口在閘電極形成 區的該閘極絕緣膜上； 將該液體材料塗在已打開的該閘電極形成區而形成閘 電極； Φ 除去該第二光罩材料； 在該源極和該汲極區的接觸插塞形成區上及閘電極的 接觸插塞形成區提供第三光罩材料； 在該接觸插塞形成區除外的該閘電極和該閘極絕緣膜· 塗布液體材料而形成中間層絕緣膜； 除去該第三光罩材料； 在除去該第三光罩材料後，將液體材料塗在該接觸插 塞形成區而形成接觸插塞。 -5- 1232543 19.如申請專利範圍第18項之薄膜半導體裝置的製 造方法，另包括下列步驟： 在中間層絕緣膜和接觸插塞上提供第四光罩材料，其 中電極形成區打開； 將液體材料塗在已打開的電極形成區而形成電極。 20· —種薄膜半導體裝置的製造方法，在基底上形成 薄膜半導體裝置，包括下列步驟： 在該基底上形成含有源極和汲極區的半導體膜； 鲁 在該源極和該汲極區上的接觸插塞形成區上提供第一 光罩材料； 在該接觸插塞形成區除外的該半導體膜上塗布液體材 料而形成閘極絕緣膜； 除去該第一光罩材料； 提供包含開口的第二光罩材料，該開口在閘電極形成 區的該閘極絕緣膜上； 將液體材料塗在已打開的該閘電極形成區而形成閘電· 極； 除去該第二光罩材料； 在該源極和該汲極區的接觸插塞形成區上及閘電極的 接觸插塞形成區上提供第三光罩材料； · 在該接觸插塞形成區除外的該閘電極和該閘極絕緣膜 · 塗布液體材料而形成中間層絕緣膜； 除去該第三光罩材料； 在除去該弟二光罩材料後，在該中間層絕緣膜上提供 -6 - 1232543 第四光罩材料，其中電極形成區打開； 將液體材料塗在該接觸插塞形成區和已打開的電極形 成區而形成接觸插塞。 21· —種薄膜半導體裝置的製造方法，在基底上形成 薄膜半導體裝置，包括下列步驟： 在該基底上形成含有源極和汲極區的半導體膜； 在該源極和該汲極區上的接觸插塞形成區上提供第一 光罩材料； φ 將液體材料塗在該接觸插塞形成區除外的該半導體膜 而形成閘極絕緣膜； 提供包含開口的第二光罩材料，該開口在閘電極形成 區的該閘極絕緣膜上； 將液體材料塗在已打開的該閘電極形成區而形成閘電 極， 除去該第二光罩材料； 在該第一光罩材料上和閘電極的接觸插塞形成區提供 Φ 第三光罩材料； 將液體材料塗在該接觸插塞形成區除外的該閘電極和 該閘極絕緣膜而形成中間層絕緣膜； 除去該第一光罩材料和該第三光罩材料； 在除去該第一光罩材料和該第三光罩材料後，將液體 材料塗在該接觸插塞形成區而形成接觸插塞。 2 2 ·如申δΡ3專利範圍第2 i項之薄膜半導體裝置的製 造方法，另包括下列步驟： -7- 1232543 在中間層絕緣膜和接觸插塞上提供第四光罩材料，其 中電極形成區打開； 將液體材料塗在已打開的電極形成區而形成電極。 23. 一種薄膜半導體裝置的製造方法，在基底上形成 薄膜半導體裝置，包括下列步驟： 在該基底上形成含有源極和汲極區的半導體膜； 在該源極和該汲極區上的接觸插塞形成區上提供第一 光罩材料； 在該接觸插塞形成區除外的該半導體膜上塗布液體材 料而形成閘極絕緣膜； 提供包含開口的第二光罩材料，該開口在閘電極形成 區的該閘極絕緣膜上； 將液體材料塗在已打開的該閘電極形成區而形成閘電 極； 除去該第二光罩材料； 在該第一光罩材料和閘電極的接觸插塞形成區上提供 第三光罩材料； 在該接觸插塞形成區除外的該閘電極和該閘極絕緣膜 塗布液體材料而形成中間層絕緣膜； 除去該第一光罩材料和該第三光罩材料； 在除去該第一光罩材料和該第三光罩材料後，在該中 間層絕緣膜和該接觸插塞上提供第四光罩材料，其中電極 形成區打開； 將液體材料塗在該接觸插塞形成區和已打開的該電極 1232543 形成區而形成接觸插塞。 24. 一種電子裝置的製造方法，使用如申請專利範圍 第1至1 7項中任一項之形成接觸孔之方法，包括下列步 驟： 將導電材料塡入形成的接觸孔； 在充塡的導電材料上形成預定圖型的接線。 25. 一種電子裝置的製造方法，使用如申請專利範圍 第1至1 7項中任一項之形成接觸孔之方法，包括下列步 驟：在絕緣層和接觸孔上形成預定圖型的接線，同時將導 電材料塡入形成的接觸孔。 2 6· —種具有接觸孔的電子裝置，接觸孔使用如申請 專利範圍第1至1 7項中任一項之形成接觸孔之方法所形 成。 27· ~種具有薄膜半導體裝置的電子裝置，薄膜半導 體裝置使用如申請專利範圍第1 8至2 3項中任一項之薄膜 半導體裝置的製造方法所形成。
TW093106725A 2003-03-17 2004-03-12 Method of forming contact holes and electronic device formed thereby TWI232543B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003072498 2003-03-17
JP2004013228A JP2004304162A (ja) 2003-03-17 2004-01-21 コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス

Publications (2)

Publication Number Publication Date
TW200425405A TW200425405A (en) 2004-11-16
TWI232543B true TWI232543B (en) 2005-05-11

Family

ID=33421757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093106725A TWI232543B (en) 2003-03-17 2004-03-12 Method of forming contact holes and electronic device formed thereby

Country Status (5)

Country Link
US (1) US7179733B2 (zh)
JP (1) JP2004304162A (zh)
KR (1) KR100606947B1 (zh)
CN (1) CN100380626C (zh)
TW (1) TWI232543B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470811B (zh) * 2011-08-03 2015-01-21

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948472B2 (ja) * 2004-11-09 2007-07-25 セイコーエプソン株式会社 半導体装置の製造方法
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006184136A (ja) * 2004-12-28 2006-07-13 Aitesu:Kk 半導体解析装置およびその方法
WO2006085634A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP5230145B2 (ja) * 2006-08-29 2013-07-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP2008153354A (ja) * 2006-12-15 2008-07-03 Sony Corp 有機半導体パターンの形成方法および半導体装置の製造方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5091962B2 (ja) * 2010-03-03 2012-12-05 株式会社東芝 半導体装置
JP2012186455A (ja) * 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP6254459B2 (ja) * 2014-02-27 2017-12-27 東京エレクトロン株式会社 重合膜の耐薬品性改善方法、重合膜の成膜方法、成膜装置、および電子製品の製造方法
CN104022042B (zh) * 2014-06-10 2017-01-25 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
KR102352232B1 (ko) * 2015-06-15 2022-01-17 삼성전자주식회사 콘택 구조체들을 갖는 반도체 소자의 제조 방법
KR101626536B1 (ko) * 2015-07-03 2016-06-01 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조 방법
US20170068359A1 (en) * 2015-09-08 2017-03-09 Apple Inc. Encapsulated Metal Nanowires
KR102258317B1 (ko) * 2015-11-06 2021-06-01 삼성전자주식회사 반도체 장치 및 그 제조 방법 및 컨택 홀 형성 방법
CN113655695B (zh) * 2021-09-02 2023-11-07 西华大学 一种基于介质微球超分辨成像的复合光刻对准系统及方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
JPH0290653A (ja) 1988-09-28 1990-03-30 Nec Corp 多層配線半導体装置の製造方法
JP2726502B2 (ja) * 1989-08-10 1998-03-11 株式会社東芝 半導体装置の製造方法
JPH03136245A (ja) 1989-10-21 1991-06-11 Sony Corp 半導体装置の製造方法
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
JPH07120516B2 (ja) 1990-07-26 1995-12-20 株式会社東芝 低エネルギ−電子の照射方法および照射装置
KR950010853B1 (ko) * 1992-10-13 1995-09-25 금성일렉트론주식회사 반도체장치의 역 콘택 제조 방법
JP2968146B2 (ja) * 1993-04-02 1999-10-25 シャープ株式会社 電極の製造方法
JPH07122637A (ja) 1993-10-25 1995-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07122638A (ja) 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
JPH07161711A (ja) 1993-12-10 1995-06-23 Hitachi Ltd パターン形成法
JPH08124840A (ja) 1994-10-20 1996-05-17 Shimada Phys & Chem Ind Co Ltd 液状樹脂の成膜方法
US5723381A (en) 1995-09-27 1998-03-03 Siemens Aktiengesellschaft Formation of self-aligned overlapping bitline contacts with sacrificial polysilicon fill-in stud
KR0179289B1 (ko) * 1996-04-12 1999-04-15 문정환 금속배선 형성방법
JPH09312336A (ja) 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
JPH10112499A (ja) 1996-08-12 1998-04-28 Sony Corp 金属プラグおよび／または金属配線の形成方法
US6010955A (en) * 1996-09-23 2000-01-04 Kabushiki Kaisha Toshiba Electrical connection forming process for semiconductor devices
US6010954A (en) * 1997-07-11 2000-01-04 Chartered Semiconductor Manufacturing, Ltd. Cmos gate architecture for integration of salicide process in sub 0.1 . .muM devices
TW360949B (en) 1997-12-19 1999-06-11 United Microelectronics Corp Dual damascene process
JP3080073B2 (ja) 1998-06-16 2000-08-21 日本電気株式会社 半導体装置の製造方法
JP2000269336A (ja) 1999-03-19 2000-09-29 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP3806596B2 (ja) * 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP3715502B2 (ja) * 2000-03-14 2005-11-09 株式会社東芝 半導体装置及びその製造方法
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
TW498435B (en) * 2000-08-15 2002-08-11 Hitachi Ltd Method of producing semiconductor integrated circuit device and method of producing multi-chip module
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP3526548B2 (ja) * 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3520853B2 (ja) * 2001-01-26 2004-04-19 株式会社村田製作所 弾性表面波素子及びその製造方法
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470811B (zh) * 2011-08-03 2015-01-21

Also Published As

Publication number Publication date
TW200425405A (en) 2004-11-16
KR20040082280A (ko) 2004-09-24
US20040242008A1 (en) 2004-12-02
CN1531061A (zh) 2004-09-22
CN100380626C (zh) 2008-04-09
KR100606947B1 (ko) 2006-08-01
JP2004304162A (ja) 2004-10-28
US7179733B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
TWI232543B (en) Method of forming contact holes and electronic device formed thereby
WO2017215138A1 (zh) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
WO2005004205A3 (en) Methods for forming patterns of a filled dielectric material on substrates
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
EP1958243A4 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
JP2006100808A5 (zh)
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
JP2007512680A5 (zh)
KR100822581B1 (ko) 플래시 메모리 소자의 제조방법
WO2014015585A1 (zh) 有机薄膜晶体管阵列基板制作方法
WO2015067069A1 (zh) 阵列基板的制作方法及通孔的制作方法
TW200428114A (en) Liquid crystal display and the manufacturing method thereof
JP2005123360A5 (zh)
CN108493197B (zh) 顶栅型阵列基板制备工艺
TWI478353B (zh) 薄膜電晶體及其製造方法
TW201340255A (zh) 存儲裝置及製造存儲裝置的方法
WO2015192504A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
KR102228288B1 (ko) 탑 게이트 박막 트랜지스터의 제조 방법
JP2018533211A (ja) アレイ基板及びその製造方法
TW202030898A (zh) 形成用於電子裝置的電介質
WO2020006716A1 (zh) 阵列基板及其制造方法、显示装置
JP2008053700A5 (zh)
TWI303886B (en) Thin film transistor and method for formingthereof
JP2008053699A5 (zh)
KR100562308B1 (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees