TW201340255A - 存儲裝置及製造存儲裝置的方法 - Google Patents

存儲裝置及製造存儲裝置的方法 Download PDF

Info

Publication number
TW201340255A
TW201340255A TW101133040A TW101133040A TW201340255A TW 201340255 A TW201340255 A TW 201340255A TW 101133040 A TW101133040 A TW 101133040A TW 101133040 A TW101133040 A TW 101133040A TW 201340255 A TW201340255 A TW 201340255A
Authority
TW
Taiwan
Prior art keywords
metal
oxide layer
substrate
floating gate
photoresist
Prior art date
Application number
TW101133040A
Other languages
English (en)
Other versions
TWI517305B (zh
Inventor
Wei Xia
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201340255A publication Critical patent/TW201340255A/zh
Application granted granted Critical
Publication of TWI517305B publication Critical patent/TWI517305B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明公開了一種存儲裝置及其製造方法。該存儲裝置包括：基板；位於所述基板上的源極；位於所述基板上的汲極；位於所述基板上的浮置閘極介電層；位於所述浮置閘極介電層上的浮置閘極，所述浮置閘極包含金屬；位於所述浮置閘極上的選擇閘極介電層；以及位於所述選擇閘極介電層上的選擇閘極，所述選擇閘極包含金屬。

Description

存儲裝置及製造存儲裝置的方法
本發明的公開內容通常涉及半導體，更特別地涉及嵌入式快閃記憶體(embedded flash memory)。
考慮到對於計算能力和資料存儲的需求日益增加，基於半導體的記憶體現在變得無處不在。考慮到這些裝置的普及，正在進行努力以改善製造過程以及所製成的半導體裝置。
根據本發明的實施方式，提供了一種存儲裝置，包括：基板；位於所述基板上的源極；位於所述基板上的汲極；位於所述基板上的浮置閘極(gate)介電層；位於所述浮置閘極介電層上的浮置閘極，所述浮置閘極包含金屬；位於所述浮置閘極上的選擇閘極介電層；以及位於所述選擇閘極介電層上的選擇閘極，所述選擇閘極包含金屬。
根據本發明的存儲裝置，用於將所述源極與所述汲極電耦接。
根據本發明的存儲裝置，用於將電流傳輸至所述選擇閘極。
根據本發明的存儲裝置，還包括局部互連金屬以將電流傳輸至所述選擇閘極。
根據本發明的實施方式，提供了一種存儲裝置，包括：包含金屬的浮置閘極；包含金屬的選擇閘極；以及設置在所述浮置閘極與所述選擇閘極之間的介電層。
根據本發明的存儲裝置，還包括所述存儲裝置的基板。
根據本發明的存儲裝置，還包括位於所述基板上的源極。
根據本發明的存儲裝置，還包括位於所述基板上的汲極。
根據本發明的存儲裝置，還包括位於所述基板上的浮置閘極介電層。
根據本發明的存儲裝置，所述浮置閘極位於所述浮置閘極介電層上，所述浮置閘極包含金屬。
根據本發明的存儲裝置，所述介電層為選擇閘極介電層。
根據本發明的存儲裝置，所述選擇閘極介電層位於所述浮置閘極上。
根據本發明的存儲裝置，所述選擇閘極位於所述選擇閘極介電層上。
根據本發明的實施方式，提供了一種方法，包括：在基板中形成源極和汲極；在所述基板上生長浮置閘極氧化物層；通過在所述浮置閘極氧化物層上沉積第一金屬層來形成浮置閘極；在所述第一金屬層上生長選擇閘極氧化物層；通過對第二金屬層、所述選擇閘極氧化物層、所述第一金屬層和所述浮置閘極氧化物層的部分進行蝕刻來製造互連通孔；以及通過在所述選擇閘極氧化物層上沉積所述第二金屬層來形成選擇閘極。
根據本發明的方法，其中，所述形成源極和汲極的步驟包括：提供所述基板；在所述基板上熱生長場氧化物層 ；將第一光致抗蝕劑(photoresist)旋塗(spin)到所述基板上；將摻雜掩模(doping mask)置於所述基板上的所述光致抗蝕劑的頂上；從所述摻雜掩模的上方將所述第一光致抗蝕劑的一部分曝露於紫外線(UV)輻射；除去所述摻雜掩模；將曝露的第一光致抗蝕劑顯影；對所述場氧化物層的部分進行蝕刻；除去任何殘留的第一光致抗蝕劑；將摻雜劑材料塗布至經蝕刻的場氧化物層；對塗布的摻雜劑材料應用預沉積過程；除去過量的摻雜劑材料；以及使殘留的摻雜劑材料擴散到所述基板中。
根據本發明的方法，其中，所述生長浮置閘極氧化物層的步驟包括：將第二光致抗蝕劑旋塗到經摻雜的基板上；將蝕刻掩模置於經摻雜的基板上的所述第二光致抗蝕劑上；從所述蝕刻掩模的上方將所述第二光致抗蝕劑的一部分曝露於紫外線輻射；除去所述蝕刻掩模；將曝露的第二光致抗蝕劑顯影；對所述場氧化物層的一部分進行蝕刻；除去任何過量的第二光致抗蝕劑；以及生長浮置閘極氧化物層。
根據本發明的方法，其中，所述形成浮置閘極的步驟包括：將金屬層沉積到所述浮置閘極氧化物層上；將第三光致抗蝕劑旋塗到沉積的金屬層上；將閘極掩模置於所述第三光致抗蝕劑上；從所述閘極掩模的上方將所述第三光致抗蝕劑的一部分曝露於紫外線輻射；除去所述閘極掩模；將曝露的第三光致抗蝕劑顯影；對所述金屬層的部分進行蝕刻；除去任何殘留的第三光致抗蝕劑；以及將所述金屬層退火(anneal)。
根據本發明的方法，所述製造互連通孔的步驟包括： 將第四光致抗蝕劑旋塗到所述選擇閘極氧化物層上；將通孔掩模施加至所述選擇閘極氧化物層上的所述第四光致抗蝕劑；將所述第四光致抗蝕劑的部分曝露於紫外線輻射；除去所述通孔掩模；將所述第四光致抗蝕劑的曝露部分顯影；對所述選擇閘極氧化物層的部分進行蝕刻；對所述第一金屬層的部分進行蝕刻；對所述浮置閘極氧化物層的部分進行蝕刻；以及除去任何殘留的第四光致抗蝕劑。
根據本發明的方法，所述形成選擇閘極的步驟包括：沉積第二金屬層；將第五光致抗蝕劑旋塗到所述第二金屬層上；將金屬接觸掩模施加至所述第二金屬層上的所述第五光致抗蝕劑；將所述第五光致抗蝕劑的部分曝露於紫外線輻射；除去所述金屬接觸掩模；將曝露的第五光致抗蝕劑顯影；對所述第二金屬層的部分進行蝕刻；對所述選擇閘極氧化物層的部分進行蝕刻；對所述第一金屬層的部分進行蝕刻；對所述浮置閘極氧化物層的部分進行蝕刻；除去任何過量的第五光致抗蝕劑；以及將所述第二金屬層退火。
根據本發明的實施方式，提供了一種通過上述方法形成的存儲裝置。
考慮到基於半導體的存儲裝置的普及，正在進行努力以改善製造過程以及所述過程的最終產物兩者。例如，正在進行努力以在與專用積體電路(ASIC)相同的晶片上提供嵌入式快閃記憶體，從而提供非易失性記憶體與ASIC的積體化。
圖1中所示的傳統快閃記憶體單元包括：基板(襯底 )105，源極115，汲極120，淺溝槽隔離110a、110b，浮置閘極介電層(電介質層)125，多晶矽浮置閘極130，選擇閘極介電層135和多晶矽選擇閘極140。可以想像，將這種快閃記憶體嵌入在相同晶片中通常需要七個(或更多)另外的掩模。這些另外的掩模(和過程)提高了週期(cycle)時間，提高了成本並降低了產率。
與圖1的現有技術快閃記憶體不同，如圖2和圖7的實施方式中所示，本發明的快閃記憶體單元利用金屬局部互連技術。就將金屬局部互聯技術用於約20 nm等級的裝置來說，用於局部互連金屬的製造過程(例如，用於金屬氧化物半導體場效應電晶體(MOSFET)的製造過程)也可以用於製造浮置閘極快閃記憶體結構。
只要快閃記憶體與使用高介電常數(高“K”)金屬閘極氧化物層的現有邏輯處理(logic processes)與金屬局部互連過程相容，則可以以非常少(如果有的話)的另外的資源來製造圖2的嵌入式快閃結構(flash structure)。具體地，就製造過程已經與適當的金屬局部互連一起獲得了高K金屬閘極氧化物層來說，嵌入式快閃記憶體單元的一些實施方式可以以很少至沒有另外的過程並沒有另外的掩模的方式來製造。將基於金屬氧化物的快閃記憶體單元(flash memory cell)的一個實施方式示於圖2中，同時參考圖3至圖7來示出製造過程的一個實施方式與所製成的半導體層。
現在詳細地參考圖2至圖7中所示的實施方式的說明。儘管連同這些圖來對幾個實施方式進行了描述，但是不旨在將本發明限制于本文中公開的一個或多個實施方式。 相反，旨在覆蓋所有的替代、修改和等價物。
圖2是示出了與金屬氧化物半導體場效應電晶體(MOSFET)中存在的構造類似、且使用金屬閘極和局部互連金屬形成的快閃記憶體單元的一個實施方式的圖。為了清楚，圖2示出了與本發明快閃記憶體單元210的一個實施方式(在右邊)並排的標準MOSFET 205(在左邊)。為簡便起見，快閃記憶體單元210在本文中也稱作快閃記憶體、快閃單元或者快閃。提供這種並排比較以證實可以如何將相同的過程用於製造快閃記憶體單元210和MOSFET 205兩者。
因此，如圖2中所示，標準MOSFET 205包括源極240a和汲極250a。類似地，快閃記憶體單元210也包括源極240b和汲極250b。這些源極240a，240b和汲極250a，250b可以使用相同的製造過程來形成。
標準MOSFET 205還包括具有金屬閘極220的閘極氧化物層215a，其中所述金屬閘極220沉積在所述閘極氧化物層215a的頂(top)上。類似地，快閃記憶體單元210包括具有金屬浮置閘極230的閘極氧化物層215b，其中所述金屬浮置閘極230沉積在所述閘極氧化物層215b的頂上。對於一些實施方式，這種氧化物層215a，215b通過將高介電常數(或高K)材料生長到基板上而製成。對於快閃記憶體單元210，閘極氧化物層215b充當浮置閘極氧化物層，而對於MOSFET 205，氧化物層215a充當金屬-閘極氧化物層。圖2還示出了在用於MOSFET 205的金屬閘極220的頂上生長的另一種氧化物層225a。類似地，快閃記憶體單元210包括在浮置閘極230的頂上生長的氧化物層225b。 對於一些實施方式，這種氧化物層225a，225b是氮化物阻擋(barrier)層。在快閃記憶體單元210中，這種氧化物層225b充當選擇閘極氧化物層。
如從圖2的並排(side-by-side)比較中可以看出，用於MOSFET 205的閘極氧化物層215a和用於快閃記憶體單元210的閘極氧化物層215b可以通過相同的製造過程而形成，因為這些氧化物層215a，215b利用相同的材料來生長。類似地，MOSFET 205的金屬閘極220和快閃記憶體單元205的浮置閘極230可以通過相同的製造過程而形成，因為這些閘極220，230由相同的金屬形成。同樣，對於MOSFET 205上的氧化物層(例如，氮化物阻擋層)225a和快閃記憶體單元210上的氧化物層225b，製造過程可以是相同的。
圖2還示出了MOSFET 205，其包括與源極240a互連的第一金屬互連245a和與汲極250a互連的第二金屬互連255a。類似地，圖2示出了快閃記憶體單元210，其包括與源極240b互連的第一金屬互連245b和與汲極250b互連的第二金屬互連255b。就這些互連240a，240b，250a，250b由相同的材料製造而言，用於快閃記憶體單元210的互連245b，255b和用於MOSFET 205的互連245a，255a可以使用相同的製造過程而形成。
最後，圖2示出了如何可以通過僅改變掩模以便沉積金屬選擇閘極235來製造快閃記憶體單元210。換言之，儘管用於製造MOSFET 205的過程導致除了金屬互連245a，255a的部分都被蝕刻除去，但是用於快閃記憶體單元210的製造過程導致在蝕刻過程期間，保存了一個或多個金屬 部分(例如，金屬選擇閘極235)。照這樣，可以以對MOSFET 205製造過程的變化非常少的方式來製造快閃記憶體單元210。
圖3至圖7示出了用於創建快閃記憶體單元205的製造過程的一個實施方式。如圖3至圖7中所示，製造過程的這種實施方式得到了如下的快閃記憶體單元205，其中浮置閘極230和選擇閘極235使用金屬閘極和局部互連金屬來形成，從而需要非常少的另外的製造過程。
圖3示出了用於製造快閃記憶體單元的一個實施方式的源極和汲極的一系列步驟。如圖3中所示，用於製造快閃記憶體單元210的源極240b和汲極250b的過程與用於製造MOSFET 205的源極240a和汲極250a的過程基本上相同。為了說明，圖3至圖7的過程示出了負通道金屬氧化物半導體(N-MOS)的製造。
圖3的製造過程從提供305基板307開始。對於一些實施方式，基板307是正摻雜的(p摻雜的)矽晶片。通過在約1100℃的溫度下將基板307置於管式爐中約1小時，而使場氧化物層312在基板307上熱生長310，獲得了厚度為約500奈米(nm)的場氧化物層312。之後，將光致抗蝕劑層317旋塗315到場氧化物層312上，並將晶片軟烤(soft-baked)大約1分鐘。隨後，使用對準器將摻雜掩模322放置320在光致抗蝕劑層317上，這使得可以將光致抗蝕劑層317的一部分曝露325於紫外(UV)線327。一旦將摻雜掩模322除去330，則通過將光致抗蝕劑層317在顯影液中顯影約1分鐘，可以將曝露部分322除去335。
在曝露部分322的除去330時，在約110℃的溫度下將 所得的晶片硬烤335約1分鐘。烘烤過程335基本上使得光致抗蝕劑層317不受用於蝕刻340場氧化物層312的曝露部分337的緩衝氧化物蝕刻(BOE)影響。場氧化物層312的曝露部分337被蝕刻除去，並且使用丙酮或乙醇或其他合適的清潔劑將殘餘的光致抗蝕劑除去345。這在場氧化物層312中留下兩個(2個)窗口。
應用350摻雜劑源352例如磷摻雜的材料，且將其在約140℃的溫度下在真空烘箱(oven)中固化(cured)約1小時。在將摻雜劑源352固化之後，在約1000℃的溫度下對所得的晶片進行預沉積過程約九十(90)分鐘。一旦預沉積過程完成，則通過蝕刻將過量的摻雜劑源352除去355，從而在場氧化物層窗口中僅留下摻雜劑的層357。在約1050℃的溫度下在乾氧環境中將所得的晶片烘烤約八(8)小時，這導致將磷摻雜的材料擴散360到基板中從而形成源極362和汲極。
圖4示出了在快閃記憶體單元的一個實施方式中沉積閘極氧化物層的一系列步驟。具體地，圖4示出了浮置閘極氧化物層的形成。照這樣，圖4中所示的過程從圖3中的過程進行延續。因此，在汲極和源極的形成360之後，利用光致抗蝕劑407對晶片進行塗覆(coating)405，並在晶片上放置410蝕刻掩模412。然後，將晶片曝露415於紫外線417輻射，從而獲得420光致抗蝕劑407的曝露部分422。然後，將所述光致抗蝕劑407顯影425以除去曝露部分422，從而顯示氧化物層427的一部分。
然後，使用BOE將晶片硬烤並蝕刻430以除去氧化物層的曝露部分427。將殘餘的光致抗蝕劑407除去435。之 後，通過在氧中在約1100℃下再次將晶片放在管式爐中而將高品質的閘極氧化物層442生長440到晶片上，直至閘極氧化物層達到約100 nm的厚度。然後，此過程繼續至圖5。
圖5示出了用於製造快閃記憶體單元的一個實施方式的浮置閘極的一系列步驟。如圖5中所示，將金屬507的層沉積505到晶片上。為了這樣做，將晶片放在蒸發器(例如，熱蒸發器，電子束蒸發器等)中，並在晶片的表面上蒸鍍約500 nm的金屬(例如，鋁)。再次，將光致抗蝕劑512旋塗510到晶片上，將閘極掩模517放置515在光致抗蝕劑上，並將光致抗蝕劑的部分曝露520於紫外線輻射522，從而當將閘極掩模517從晶片中最終除去時製成525曝露的光致抗蝕劑527。
然後，將曝露的光致抗蝕劑527顯影530以除去曝露部分527，從而顯示金屬層532的一部分。然後，將晶片硬烤，並使用加熱至約五十(50)攝氏度的金屬蝕刻劑對金屬層進行蝕刻535，從而除去金屬537。然後，使用清潔劑(例如，丙酮，乙醇等)將殘餘的光致抗蝕劑512除去，將金屬退火540。之後，通過在氧中在約1100℃下將晶片放在管式爐中而將高品質的選擇閘極氧化物層547生長545到晶片上，直至選擇閘極氧化物層547達到約100 nm的厚度。然後，此過程繼續至圖6。
圖6示出了用於製造快閃記憶體單元的一個實施方式的互連通孔的一系列步驟。這些通孔使得可以將金屬連接至摻雜區域。因此，根據圖5的過程，將光致抗蝕劑607的另一個層旋塗605到晶片上，並將通孔掩模612塗布610 到光致抗蝕劑607上。然後，將經掩蔽的晶片曝露615於紫外線輻射617，從而製造620曝露的光致抗蝕劑622。使用與上述類似的過程將光致抗蝕劑顯影625，從而得到間隙(gaps)627。
在將晶片硬烤之後，將選擇閘極氧化物層的曝露部分627依次使用BOE蝕刻630以除去曝露的選擇閘極氧化物層627；使用金屬蝕刻劑進行蝕刻635以除去選擇閘極氧化物層632的曝露部分；以及使用BOE蝕刻640以除去浮置閘極氧化物層642的曝露部分。在蝕刻630、635、640時，當曝露摻雜區域(源極和汲極)時，使用清潔劑如丙酮、乙醇或其他合適的溶液將殘餘的光致抗蝕劑607再次除去。一旦根據圖6使通孔的製造過程已經完成，則將過程繼續至圖7。
圖7示出了用於製造金屬接觸並結束快閃記憶體單元的一個實施方式的製造的一系列步驟。如圖7中所示，通過將晶片放在蒸發器(例如，熱蒸發器，電子束蒸發器等)中，在晶片上沉積705金屬707(例如，鋁)的層。這導致在晶片的表面上蒸鍍(或沉積)約500 nm的金屬。這種金屬層707的一些選擇部分最終變成選擇閘極、源極接觸和汲極接觸。
然後，將一層光致抗蝕劑712層旋塗710到沉積的705金屬層707上，並將金屬接觸掩模717塗布715至光致抗蝕劑712層。然後，將經掩蔽的晶片曝露720於紫外線722(也稱作紫外線輻射)，從而在金屬接觸掩模717的除去725時獲得曝露的光致抗蝕劑727。再次，將光致抗蝕劑712顯影730，從而除去曝露的光致抗蝕劑727並顯示沉積705的 金屬層707的一部分732。然後，將所得的晶片硬烤以使得殘餘的光致抗蝕劑不受蝕刻劑影響。
在硬烤之後，使用加熱至50℃的金屬蝕刻劑對曝露的金屬層732進行蝕刻735。隨後，使用BOE溶液對曝露的高品質選擇閘極氧化物層737進行蝕刻735。之後，對殘餘的曝露金屬層742進行蝕刻740。並且，在最後蝕刻步驟745期間，使用BOE溶液對殘餘的高品質浮置閘極氧化物層747進行蝕刻。之後，將殘餘的光致抗蝕劑707除去。
對於製造過程的最終步驟，將金屬在管式爐中退火，從而降低金屬和矽區域之間的接觸電阻。對於一些實施方式，在二氮烯(H2N2)的氣氛中在約450℃下將晶片退火約10分鐘。所得的快閃記憶體單元210(在圖2中也是)包括浮置閘極230，其使用與在MOSFET製造過程中製造金屬閘極的方法相同的方法製成；和選擇閘極235，其使用與MOSFET中使用的互連金屬相同的互連金屬製成。照這樣，可以以對MOSFET製造過程的修改非常少的方式製造快閃記憶體單元210。因此，如圖3至圖7中陳述的過程准許用於嵌入式快閃記憶體的優雅製造過程。
通過以相對於MOSFET來製造目前存在的過程步驟，以很少或沒有另外的過程步驟的方式提供製造這種嵌入式快閃記憶體的方法，本發明的各種實施方式提供了非易失性記憶體與專用積體電路(ASIC)的積體化。
儘管已經示出並描述了例示性實施方式，但是對於本領域的普通技術人員很清楚，可以對如所述的公開內容進行大量修改、改變或變更。例如，儘管在這些實施方式中示出了負通道金屬氧化物半導體(N-MOS)，但是應理解， 可以在正通道金屬氧化物半導體(P-MOS)的背景下容易地應用所述過程。另外，儘管為了清楚提供了特定的溫度範圍和時間，但是應理解，這些範圍和時間僅作為示例性目的而提供。照這樣，本領域的技術人員應理解，所述範圍和時間可以隨製造條件和材料而變化，從而獲得相當的結果。因此，所有這種修改、改變、變化和變更應被看作在本發明的範圍內。
105‧‧‧基板
110a‧‧‧淺溝槽隔離
110b‧‧‧淺溝槽隔離
115‧‧‧源極
120‧‧‧汲極
125‧‧‧浮置閘極介電層
130‧‧‧浮置閘極
135‧‧‧選擇閘極介電層
140‧‧‧選擇閘極
170‧‧‧多晶矽浮置閘極
205‧‧‧金屬氧化物半導體場效應電晶體
210‧‧‧快閃記憶體單元
215a‧‧‧閘極氧化物層
215b‧‧‧閘極氧化物層
220‧‧‧金屬閘極
225a‧‧‧氧化物層
225b‧‧‧氧化物層
230‧‧‧金屬浮置閘極
235‧‧‧選擇閘極
240a‧‧‧源極
240b‧‧‧源極
245a‧‧‧第一金屬互連
245b‧‧‧第一金屬互連
250a‧‧‧汲極
250b‧‧‧汲極
255a‧‧‧第二金屬互連
255b‧‧‧第二金屬互連
307‧‧‧基板
312‧‧‧氧化物層
317‧‧‧光致抗蝕層
322‧‧‧摻雜掩模
327‧‧‧紫外線
330‧‧‧摻雜掩模
332‧‧‧曝露部分
337‧‧‧曝露部分
342‧‧‧窗口
352‧‧‧摻雜劑源
357‧‧‧層
362‧‧‧源極
407‧‧‧光致抗蝕劑
412‧‧‧蝕刻掩膜
417‧‧‧紫外線
422‧‧‧曝露部分
427‧‧‧氧化物層
432‧‧‧窗口
442‧‧‧閘極氧化物層
507‧‧‧金屬
512‧‧‧光致抗蝕劑
517‧‧‧閘極掩模
522‧‧‧紫外線輻射
527‧‧‧光致抗蝕劑
532‧‧‧金屬層
537‧‧‧金屬
547‧‧‧閘極氧化物層
607‧‧‧光致抗蝕劑
612‧‧‧通孔掩模
617‧‧‧紫外線輻射
622‧‧‧光致抗蝕劑
627‧‧‧間隙
632‧‧‧閘極氧化物層
637‧‧‧窗口
642‧‧‧窗口
707‧‧‧金屬
712‧‧‧光致抗蝕劑
717‧‧‧金屬接觸掩模
722‧‧‧紫外線
727‧‧‧光致抗蝕劑
732‧‧‧金屬層
737‧‧‧閘極氧化物層
742‧‧‧曝露金屬層
747‧‧‧高品質浮置閘極氧化物層
圖1為現有技術的快閃記憶體單元(flash memory cell)的圖。
圖2為與金屬氧化物半導體場效應電晶體(MOSFET)中存在的構造類似、且使用金屬閘極和局部互連金屬形成的快閃記憶體單元的一個實施方式的圖。
圖3為用於製造快閃記憶體單元的一個實施方式的源極和汲極的一系列步驟。
圖4為在快閃記憶體單元的一個實施方式中沉積閘極氧化物層的一系列步驟。
圖5為用於製造快閃記憶體單元的一個實施方式的浮置閘極(floating gate)的一系列步驟。
圖6為用於製造快閃記憶體單元的一個實施方式的互連通孔(interconnect vias)的一系列步驟。
圖7為用於製造金屬接觸(觸點，接觸部)並結束快 閃記憶體單元的一個實施方式的製造的一系列步驟。
205‧‧‧金屬氧化物半導體場效應電晶體
210‧‧‧快閃記憶體單元
215a‧‧‧閘極氧化物層
215b‧‧‧閘極氧化物層
220‧‧‧金屬閘極
225a‧‧‧氧化物層
225b‧‧‧氧化物層
230‧‧‧金屬浮置閘極
235‧‧‧選擇閘極
240a‧‧‧源極
240b‧‧‧源極
245a‧‧‧第一金屬互連
245b‧‧‧第一金屬互連
250a‧‧‧汲極
250b‧‧‧汲極
255a‧‧‧第二金屬互連
255b‧‧‧第二金屬互連

Claims (10)

  1. 一種存儲裝置，包括：基板；位於所述基板上的源極；位於所述基板上的汲極；位於所述基板上的浮置閘極介電層；位於所述浮置閘極介電層上的浮置閘極，所述浮置閘極包含金屬；位於所述浮置閘極上的選擇閘極介電層；以及位於所述選擇閘極介電層上的選擇閘極，所述選擇閘極包含金屬。
  2. 如申請專利範圍第1項所述之存儲裝置，其中包括局部互連金屬以將電流傳輸至所述選擇閘極。
  3. 一種存儲裝置，包括：包含金屬的浮置閘極；包含金屬的選擇閘極；以及設置在所述浮置閘極與所述選擇閘極之間的介電層。
  4. 如申請專利範圍第3項所述之存儲裝置，還包括所述存儲裝置的基板。
  5. 如申請專利範圍第4項所述之存儲裝置，所述介電層為選擇閘極介電層。
  6. 如申請專利範圍第4項所述之存儲裝置，還包括位於所述基板上的浮置閘極介電層。
  7. 一種製造存儲裝置的方法，包括：在基板中形成源極和汲極；在所述基板上生長浮置閘極氧化物層； 通過在所述浮置閘極氧化物層上沉積第一金屬層來形成浮置閘極；在所述第一金屬層上生長選擇閘極氧化物層；通過對第二金屬層、所述選擇閘極氧化物層、所述第一金屬層和所述浮置閘極氧化物層的部分進行蝕刻來製造互連通孔；以及通過在所述選擇閘極氧化物層上沉積所述第二金屬層來形成選擇閘極。
  8. 如申請專利範圍第7項所述之製造存儲裝置的方法，其中，所述形成源極和汲極的步驟包括：提供所述基板；在所述基板上熱生長場氧化物層；將第一光致抗蝕劑旋塗到所述基板上；將摻雜掩模置於所述基板上的所述光致抗蝕劑的頂上；從所述摻雜掩模的上方將所述第一光致抗蝕劑的一部分曝露於紫外線(UV)輻射；除去所述摻雜掩模；將曝露的第一光致抗蝕劑顯影；對所述場氧化物層的部分進行蝕刻；除去任何殘留的第一光致抗蝕劑；將摻雜劑材料塗布至經蝕刻的場氧化物層；對塗布的摻雜劑材料應用預沉積過程；除去過量的摻雜劑材料；以及使殘留的摻雜劑材料擴散到所述基板中。
  9. 如申請專利範圍第8項所述之製造存儲裝置的方法，其 中，所述生長浮置閘極氧化物層的步驟包括：將第二光致抗蝕劑旋塗到經摻雜的基板上；將蝕刻掩模置於經摻雜的基板上的所述第二光致抗蝕劑上；從所述蝕刻掩模的上方將所述第二光致抗蝕劑的一部分曝露於紫外線輻射；除去所述蝕刻掩模；將曝露的第二光致抗蝕劑顯影；對所述場氧化物層的一部分進行蝕刻；除去任何過量的第二光致抗蝕劑；以及生長浮置閘極氧化物層。
  10. 一種通過根據申請專利範圍第7-9中任一項所述的方法形成的存儲裝置。
TW101133040A 2012-03-21 2012-09-10 存儲裝置及製造存儲裝置的方法 TWI517305B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/425,575 US9343471B2 (en) 2012-03-21 2012-03-21 Embedded flash memory

Publications (2)

Publication Number Publication Date
TW201340255A true TW201340255A (zh) 2013-10-01
TWI517305B TWI517305B (zh) 2016-01-11

Family

ID=47875791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101133040A TWI517305B (zh) 2012-03-21 2012-09-10 存儲裝置及製造存儲裝置的方法

Country Status (5)

Country Link
US (1) US9343471B2 (zh)
EP (1) EP2642520B1 (zh)
KR (1) KR101454365B1 (zh)
CN (2) CN103325791B (zh)
TW (1) TWI517305B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343471B2 (en) * 2012-03-21 2016-05-17 Broadcom Corporation Embedded flash memory
US9443851B2 (en) 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
US9349741B2 (en) * 2014-07-14 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768186A (en) 1996-10-25 1998-06-16 Ma; Yueh Yale High density single poly metal-gate non-volatile memory cell
US6117725A (en) * 1999-08-11 2000-09-12 Taiwan Semiconductor Manufacturing Company Method for making cost-effective embedded DRAM structures compatible with logic circuit processing
KR100624961B1 (ko) * 1999-10-20 2006-09-19 주식회사 하이닉스반도체 메탈 게이트를 채용한 트랜지스터 제조방법
KR100356773B1 (ko) * 2000-02-11 2002-10-18 삼성전자 주식회사 플래쉬 메모리 장치 및 그 형성 방법
US7102191B2 (en) 2004-03-24 2006-09-05 Micron Technologies, Inc. Memory device with high dielectric constant gate dielectrics and metal floating gates
US7138680B2 (en) 2004-09-14 2006-11-21 Infineon Technologies Ag Memory device with floating gate stack
KR100614644B1 (ko) 2004-12-30 2006-08-22 삼성전자주식회사 비휘발성 기억소자, 그 제조방법 및 동작 방법
KR100640529B1 (ko) * 2004-12-30 2006-10-31 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
TWI281753B (en) 2005-12-13 2007-05-21 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7598560B2 (en) 2007-03-30 2009-10-06 Kavalieros Jack T Hetero-bimos injection process for non-volatile flash memory
US7834387B2 (en) * 2008-04-10 2010-11-16 International Business Machines Corporation Metal gate compatible flash memory gate stack
US20090267130A1 (en) * 2008-04-28 2009-10-29 International Business Machines Corporation Structure and process integration for flash storage element and dual conductor complementary mosfets
US8558300B2 (en) 2009-11-06 2013-10-15 Broadcom Corporation Method for fabricating a flash memory cell utilizing a high-K metal gate process and related structure
US9343471B2 (en) * 2012-03-21 2016-05-17 Broadcom Corporation Embedded flash memory

Also Published As

Publication number Publication date
US20130248961A1 (en) 2013-09-26
KR101454365B1 (ko) 2014-10-23
CN202816959U (zh) 2013-03-20
CN103325791A (zh) 2013-09-25
KR20130107186A (ko) 2013-10-01
EP2642520A2 (en) 2013-09-25
EP2642520B1 (en) 2021-06-23
EP2642520A3 (en) 2013-10-16
CN103325791B (zh) 2016-12-21
TWI517305B (zh) 2016-01-11
US9343471B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
TW201937655A (zh) 使用鑭氧化物之遮罩的選擇性氮化鈦沈積
JP3260194B2 (ja) Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置
WO2015039388A1 (zh) 阵列基板的制作方法
TWI517305B (zh) 存儲裝置及製造存儲裝置的方法
TW201501244A (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
CN111370306A (zh) 晶体管的制作方法及全包围栅极器件结构
US20140273364A1 (en) Method of depositing the metal barrier layer comprising silicon dioxide
TW201810433A (zh) 雙閘極石墨烯場效電晶體及其製造方法
US7517781B2 (en) Method of manufacturing semiconductor device
TW201347007A (zh) 半導體裝置之製造方法
US9356110B2 (en) Semiconductor device and manufacturing method thereof
JP6829775B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネル
US8076729B2 (en) Semiconductor device having a dual gate electrode and methods of making the same
US20120080777A1 (en) Triple oxidation on dsb substrate
US9362125B2 (en) Semiconductor process
CN109300849B (zh) 低温多晶硅薄膜晶体管阵列基板及其制造方法
CN104299914B (zh) FinFET的制造方法
US7465643B2 (en) Semiconductor device with fixed channel ions
US8048744B2 (en) Semiconductor device and fabricating method thereof
TW201635445A (zh) 半導體裝置的製作方法
TWI524507B (zh) 互補式金屬氧化物半導體之製造方法
JP5702227B2 (ja) 選択トランジスタ、選択トランジスタの作成方法、メモリ装置及びメモリ装置の製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
CN115424924A (zh) 一种用于mos管栅极制作的多晶硅栅的制造和蚀刻方法
CN104733391A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees