CN103325791B - 一种存储装置 - Google Patents
一种存储装置 Download PDFInfo
- Publication number
- CN103325791B CN103325791B CN201210365277.5A CN201210365277A CN103325791B CN 103325791 B CN103325791 B CN 103325791B CN 201210365277 A CN201210365277 A CN 201210365277A CN 103325791 B CN103325791 B CN 103325791B
- Authority
- CN
- China
- Prior art keywords
- metal
- grid
- photoresist
- floating grid
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 238000007667 floating Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 60
- 238000004519 manufacturing process Methods 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 38
- 239000011248 coating agent Substances 0.000 claims description 29
- 238000000576 coating method Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 10
- 230000005855 radiation Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 230000008859 change Effects 0.000 description 8
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000006200 vaporizer Substances 0.000 description 4
- 239000012459 cleaning agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910000071 diazene Inorganic materials 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 210000003205 muscle Anatomy 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- RAABOESOVLLHRU-UHFFFAOYSA-N diazene Chemical compound N=N RAABOESOVLLHRU-UHFFFAOYSA-N 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001291 vacuum drying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Abstract
本发明公开了一种存储装置。该存储装置包括：基板；位于所述基板上的源极；位于所述基板上的漏极；位于所述基板上的浮置栅极介电层；位于所述浮置栅极介电层上的浮置栅极，所述浮置栅极包含金属；位于所述浮置栅极上的选择栅极介电层；以及位于所述选择栅极介电层上的选择栅极，所述选择栅极包含金属。
Description
技术领域
本发明的公开内容通常涉及半导体，更特别地涉及嵌入式闪速存储器（快闪存储器，闪存，embedded flash memory）。
背景技术
考虑到对于计算能力和数据存储的需求日益增加，基于半导体的存储器现在变得无处不在。考虑到这些装置的普及，正在进行努力以改善制造工艺以及所得的半导体装置。
发明内容
根据本发明的实施方式，提供了一种存储装置，包括：基板；位于所述基板上的源极；位于所述基板上的漏极；位于所述基板上的浮置栅极介电层；位于所述浮置栅极介电层上的浮置栅极，所述浮置栅极包含金属；位于所述浮置栅极上的选择栅极介电层；以及位于所述选择栅极介电层上的选择栅极，所述选择栅极包含金属。
根据本发明的存储装置，用于将所述源极与所述漏极电耦接。
根据本发明的存储装置，用于将电流传输至所述选择栅极。
根据本发明的存储装置，还包括局部互连金属以将电流传输至所述选择栅极。
根据本发明的实施方式，提供了一种存储装置，包括：包含金属的浮置栅极；包含金属的选择栅极；以及设置在所述浮置栅极与所述选择栅极之间的介电层。
根据本发明的存储装置，还包括所述存储装置的基板。
根据本发明的存储装置，还包括位于所述基板上的源极。
根据本发明的存储装置，还包括位于所述基板上的漏极。
根据本发明的存储装置，还包括位于所述基板上的浮置栅极介电层。
根据本发明的存储装置，所述浮置栅极位于所述浮置栅极介电层上，所述浮置栅极包含金属。
根据本发明的存储装置，所述介电层为选择栅极介电层。
根据本发明的存储装置，所述选择栅极介电层位于所述浮置栅极上。
根据本发明的存储装置，所述选择栅极位于所述选择栅极介电层上。
根据本发明的实施方式，提供了一种方法，包括：在基板中形成源极和漏极；在所述基板上生长浮置栅极氧化物层；通过在所述浮置栅极氧化物层上沉积第一金属层来形成浮置栅极；在所述第一金属层上生长选择栅极氧化物层；通过对所述第二金属层、所述选择栅极氧化物层、所述第一金属层和所述浮置栅极氧化物层的部分进行蚀刻来制造互连通孔；以及通过在所述选择栅极氧化物层上沉积第二金属层来形成选择栅极。
根据本发明的方法，其中，所述形成源极和漏极的步骤包括：提供所述基板；在所述基板上热生长场氧化物层；将第一光致抗蚀剂旋涂到所述基板上；将掺杂掩模置于所述基板上的所述光致抗蚀剂的顶上；从所述掺杂掩模的上方将所述第一光致抗蚀剂的一部分曝露于紫外线（UV）辐射；除去所述掺杂掩模；将曝露的第一光致抗蚀剂显影；对所述场氧化物层的部分进行蚀刻；除去任何残留的第一光致抗蚀剂；将掺杂剂材料涂布至经蚀刻的场氧化物层；对涂布的掺杂剂材料应用预沉积工艺；除去过量的掺杂剂材料；以及使残留的掺杂剂材料扩散到所述基板中。
根据本发明的方法，其中，所述生长浮置栅极氧化物层的步骤包括：将第二光致抗蚀剂旋涂到经掺杂的基板上；将蚀刻掩模置于经掺杂的基板上的所述第二光致抗蚀剂上；从所述蚀刻掩模的上方将所述第二光致抗蚀剂的一部分曝露于紫外线辐射；除去所述蚀刻掩模；将曝露的第二光致抗蚀剂显影；对所述场氧化物层的一部分进行蚀刻；除去任何过量的第二光致抗蚀剂；以及生长浮置栅极氧化物层。
根据本发明的方法，其中，所述形成浮置栅极的步骤包括：将金属层沉积到所述浮置栅极氧化物层上；将第三光致抗蚀剂旋涂到沉积的金属层上；将栅极掩模置于所述第三光致抗蚀剂上；从所述栅极掩模的上方将所述第三光致抗蚀剂的一部分曝露于紫外线辐射；除去所述栅极掩模；将曝露的第三光致抗蚀剂显影；对所述金属层的部分进行蚀刻；除去任何残留的第三光致抗蚀剂；以及将所述金属层退火。
根据本发明的方法，所述制造互连通孔的步骤包括：将第四光致抗蚀剂旋涂到所述选择栅极氧化物层上；将通孔掩模施加至所述选择栅极氧化物层上的所述第四光致抗蚀剂；将所述第四光致抗蚀剂的部分曝露于紫外线辐射；除去所述通孔掩模；将所述第四光致抗蚀剂的曝露部分显影；对所述选择栅极氧化物层的部分进行蚀刻；对所述第一金属层的部分进行蚀刻；对所述浮置栅极氧化物层的部分进行蚀刻；以及除去任何残留的第四光致抗蚀剂。
根据本发明的方法，所述形成选择栅极的步骤包括：沉积第二金属层；将第五光致抗蚀剂旋涂到所述第二金属层上；将金属接触掩模施加至所述第二金属层上的所述第五光致抗蚀剂；将所述第五光致抗蚀剂的部分曝露于紫外线辐射；除去所述金属接触掩模；将曝露的第五光致抗蚀剂显影；对所述第二金属层的部分进行蚀刻；对所述选择栅极氧化物层的部分进行蚀刻；对所述第一金属层的部分进行蚀刻；对所述浮置栅极氧化物层的部分进行蚀刻；除去任何过量的第五光致抗蚀剂；以及将所述第二金属层退火。
根据本发明的实施方式，提供了一种通过上述方法形成的存储装置。
附图说明
参考下列附图可以更好地理解本发明的许多方面。在清楚地说明本发明的原理时，附图中的部件不必按比例，而是重点放置。此外，在图中，在几个图中各处，相同的参考标号指示对应的部分（部件）。
图1是示出了现有技术的闪速存储器单元（闪速存储单元，闪存单元，flash memory cell）的图。
图2是示出了与金属氧化物半导体场效应晶体管（MOSFET）中存在的类似，使用金属栅极和局部互连金属形成的闪速存储器单元的一个实施方式的图。
图3示出了用于制造闪速存储器单元的一个实施方式的源极和漏极的一系列步骤。
图4示出了在闪速存储器单元的一个实施方式中沉积栅极氧化物层的一系列步骤。
图5示出了用于制造闪速存储器单元的一个实施方式的浮置栅极（floating gate）的一系列步骤。
图6示出了用于制造闪速存储器单元的一个实施方式的互连通孔（interconnect vias）的一系列步骤。
图7示出了用于制造金属接触（触点，接触部）并结束闪速存储器单元的一个实施方式的制造的一系列步骤。
具体实施方式
考虑到基于半导体的存储装置的普及，正在进行努力以改善制造工艺以及所述工艺的最终产物两者。例如，正在进行努力以在与专用集成电路（ASIC）相同的芯片上提供嵌入式闪速存储器，从而提供非易失性存储器与ASIC的集成。
图1中所示的常规闪速存储器单元包括：基板（衬底）105，源极115，漏极120，浅沟槽隔离110a、110b，浮置栅极介电层（电介质层）125，多晶硅浮置栅极130，选择栅极介电层130和多晶硅选择栅极140。可以想象，将这种闪速存储器嵌入在相同芯片中通常需要七个（或更多）另外的掩模。这些另外的掩模（和工艺）提高了循环时间，提高了成本并降低了产率。
与图1的现有技术闪速存储器不同，如图2和7的实施方式中所示，本发明的闪速存储器单元利用金属局部互连技术。就将金属局部互联技术用于约20nm等级的装置来说，用于局部互连金属的制造工艺（例如，用于金属氧化物半导体场效应晶体管（MOSFET）的制造工艺）也可以用于制造浮置栅极闪速存储器结构。
只要闪速存储器与使用高介电常数（高“K”）金属栅极氧化物层的现有逻辑处理（logic processes）与金属局部互连工艺相容，则可以以非常少（如果有的话）的另外的资源来制造图2的嵌入式闪结构（闪存结构，快闪结构，flash structure）。具体地，就制造工艺已经与适当的金属局部互连一起获得了高K金属栅极氧化物层来说，嵌入式闪存单元的一些实施方式可以以很少至没有另外的工艺并没有另外的掩模的方式制造。将基于金属氧化物的闪存单元（flash cell）的一个实施方式示于图2中，同时参考图3至7来示出制造工艺的一个实施方式与所得的半导体层。
现在详细地参考图2至7中所示的实施方式的说明。尽管连同这些图对几个实施方式进行了描述，但是不旨在将本发明限制于本文中公开的一个或多个实施方式。相反，旨在覆盖所有替代、修改和等价物。
图2是示出了与金属氧化物半导体场效应晶体管（MOSFET）中存在的类似，使用金属栅极和局部互连金属形成的闪速存储器单元的一个实施方式的图。为了清楚，图2示出了与本发明闪速存储器单元210的一个实施方式（在右边）并排的标准MOSFET 205（在左边）。为简便起见，闪速存储器单元210在本文中也称作闪速存储器、闪存单元或者闪存。提供这种并排比较以证实可以如何将相同的工艺用于制造闪存单元210和MOSFET 205两者。
因此，如图2中所示，标准MOSFET 205包括源极240a和漏极250a。类似地，闪存单元210也包括源极240b和漏极250b。这些源极240a，240b和漏极250a，250b可以使用相同的制造工艺形成。
标准MOSFET205还包括具有金属栅极220的栅极氧化物层215a，其中所述金属栅极220沉积在所述栅极氧化物层215a的顶上。类似地，闪存单元210包括具有金属浮置栅极230的栅极氧化物层215b，其中所述金属浮置栅极230沉积在所述栅极氧化物层215b的顶上。对于一些实施方式，这种氧化物层215a，215b通过将高介电常数（或高K）材料生长到基板上而制造。对于闪存单元210，栅极氧化物层215b充当浮置栅极氧化物层，而对于MOSFET205，氧化物层215a充当金属-栅极氧化物层。图2还示出了在用于MOSFET205的金属栅极220的顶上生长的另一种氧化物层225a。类似地，闪存单元210包括在浮置栅极230的顶上生长的氧化物层225b。对于一些实施方式，这种氧化物层225a，225b是氮化物阻挡层。在闪存单元210中，这种氧化物层225b充当选择栅极氧化物层。
如从图2的并排比较中可以看出，用于MOSFET205的栅极氧化物层215a和用于闪存单元210的栅极氧化物层215b可以通过相同的制造工艺形成，因为这些氧化物层215a，215b利用相同的材料来生长。类似地，MOSFET205的金属栅极220和闪存单元205的浮置栅极230可以通过相同的制造工艺形成，因为这些栅极220，230由相同的金属形成。同样，对于MOSFET205上的氧化物层（例如，氮化物阻挡层）225a和闪存单元210上的氧化物层225b，制造工艺可以是相同的。
图2还示出了MOSFET205，其包括与源极240a的第一金属互连245a和与漏极250a的第二金属互连255a。类似地，图2示出了闪存单元210，其包括与源极240b的第一金属互连245b和与漏极250b的第二金属互连255b。就这些互连240a，240b，250a，250b由相同的材料制造而言，用于闪存单元210的互连245b，255b和用于MOSFET205的互连245a，255a可以使用相同的制造工艺形成。
最后，图2示出了如何可以通过仅改变掩模以使得沉积金属选择栅极235来制造闪存单元210。换言之，尽管用于制造MOSFET205的工艺导致除了金属互连245a，255a的部分都被蚀刻除去，但是用于闪存单元210的制造工艺导致在蚀刻过程期间，保存了一个或多个金属部分（例如，金属选择栅极235）。照这样，可以以对MOSFET205制造工艺的变化非常少的方式制造闪存单元210。
图3至7示出了用于创建闪存单元205的制造工艺的一个实施方式。如图3至7中所示，制造工艺的这种实施方式得到了如下闪存单元205，其中浮置栅极230和选择栅极235使用金属栅极和局部互连金属形成，从而需要非常少的另外的制造工艺。
图3示出了用于制造闪速存储器单元的一个实施方式的源极和漏极的一系列步骤。如图3中所示，用于制造闪存单元210的源极240b和漏极250b的工艺与用于制造MOSFET205的源极240a和漏极250a的工艺基本相同。为了说明，图3至7的工艺示出了负通道金属氧化物半导体（N-MOS）的制造。
图3的制造工艺从提供305基板307开始。对于一些实施方式，基板307是正掺杂的（p掺杂的）硅晶片。通过在约1100℃的温度下将基板307置于管式炉中约1小时，而使场氧化物层312在基板307上热生长310，获得了厚度为约500纳米（nm）的场氧化物层312。之后，将光致抗蚀剂层317旋涂315到场氧化物层312上，并将晶片软烤大约1分钟。随后，使用对准器将掺杂掩模322放置320在光致抗蚀剂层317上，这使得可以将光致抗蚀剂层317的一部分曝露325于紫外（UV）线327。一旦将掺杂掩模322除去330，则通过将光致抗蚀剂层317在显影液中显影约1分钟，可以将曝露部分322除去335。
在曝露部分322的除去330时，在约110℃的温度下将所得的晶片硬烤335约1分钟。烘烤工艺335基本上使得光致抗蚀剂层317不受用于蚀刻340场氧化物层312的曝露部分337的缓冲氧化物蚀刻（BOE）影响。场氧化物层312的曝露部分337被蚀刻除去，并且使用丙酮或乙醇或其他合适的清洁剂将残余的光致抗蚀剂除去345。这在场氧化物层312中留下两个（2）窗口。
应用350掺杂剂源352如磷掺杂的材料，且将其在约140℃的温度下在真空烘箱中固化约1小时。在将掺杂剂源352固化之后，在约1000℃的温度下对所得的晶片进行预沉积工艺约九十（90）分钟。一旦预沉积工艺完成，则通过蚀刻将过量的掺杂剂源352除去355，从而在场氧化物层窗口中仅留下掺杂剂的层357。在约1050℃的温度下在干氧环境中将所得的晶片烘烤约八（8）小时，这导致将磷掺杂的材料扩散360到基板中从而形成源极362和漏极。
图4示出了在闪速存储器单元的一个实施方式中沉积栅极氧化物层的一系列步骤。具体地，图4示出了浮置栅极氧化物层的形成。照这样，图4中所示的工艺从图3中的工艺进行延续。因此，在漏极和源极的形成360之后，利用光致抗蚀剂407对晶片进行涂覆405，并在晶片上放置410蚀刻掩模412。然后，将晶片曝露415于紫外线417辐射，从而获得420光致抗蚀剂407的曝露部分422。然后将所述光致抗蚀剂407显影425以除去曝露部分422，从而显示氧化物层427的一部分。
然后，使用BOE将晶片硬烤并蚀刻430以除去氧化物层的曝露部分427。将残余的光致抗蚀剂407除去435。之后，通过在氧中在约1100℃下再次将晶片放在管式炉中而将高品质的栅极氧化物层442生长440到晶片上，直至栅极氧化物层达到约100nm的厚度。然后，将工艺继续至图5。
图5示出了用于制造闪速存储器单元的一个实施方式的浮置栅极的一系列步骤。如图5中所示，将金属507的层沉积505到晶片上。为了这样做，将晶片放在蒸发器（例如，热蒸发器，电子束蒸发器等）中，并在晶片的表面上蒸镀约500nm的金属（例如，铝）。再次，将光致抗蚀剂512旋涂510到晶片上，将栅极掩模517放置515在光致抗蚀剂上，并将光致抗蚀剂的部分曝露520于紫外线辐射522，从而当将栅极掩模517从晶片中最终除去时制造525曝露的光致抗蚀剂527。
然后，将曝露的光致抗蚀剂527显影530以除去曝露部分527，从而显示金属层532的一部分。然后，将晶片硬烤，并使用加热至约五十（50）摄氏度的金属蚀刻剂对金属层进行蚀刻535，从而除去金属537。然后，使用清洁剂（例如，丙酮，乙醇等）将残余的光致抗蚀剂512除去，将金属退火540。之后，通过在氧中在约1100℃下将晶片放在管式炉中而将高品质的选择栅极氧化物层547生长545到晶片上，直至选择栅极氧化物层547达到约100nm的厚度。然后，将工艺继续至图6。
图6示出了用于制造闪速存储器单元的一个实施方式的互连通孔的一系列步骤。这些通孔使得可以将金属连接至掺杂区域。因此，根据图5的工艺，将光致抗蚀剂607的另一个层旋涂605到晶片上，并将通孔掩模612涂布610到光致抗蚀剂607上。然后，将经掩蔽的晶片曝露615于紫外线辐射617，从而制造620曝露的光致抗蚀剂622。使用与上述类似的工艺将光致抗蚀剂显影625，从而得到间隙627。
在将晶片硬烤之后，将选择栅极氧化物层的曝露部分627依次使用BOE蚀刻630以除去曝露的选择栅极氧化物层627；使用金属蚀刻剂蚀刻635以除去选择栅极氧化物层632的曝露部分；以及使用BOE蚀刻640以除去浮置栅极氧化物层642的曝露部分。在蚀刻630、635、640时，当曝露掺杂区域（源极和漏极）时，使用清洁剂如丙酮、乙醇或其他合适的溶液将残余的光致抗蚀剂607再次除去。一旦根据图6通孔的制造工艺已经完成，则将工艺继续至图7。
图7示出了用于制造金属接触并结束闪速存储器单元的一个实施方式的制造的一系列步骤。如图7中所示，通过将晶片放在蒸发器（例如，热蒸发器，电子束蒸发器等）中，在晶片上沉积705金属707（例如，铝）的层。这导致在晶片的表面上蒸镀（或沉积）约500nm的金属。这种金属层707的选择部分最终变成选择栅极、源极接触和漏极接触。
然后，将一层光致抗蚀剂712层旋涂710到沉积的705金属层707上，并将金属接触掩模717涂布715至光致抗蚀剂712层。然后，将经掩蔽的晶片曝露720于紫外线722（也称作紫外线辐射），从而在金属接触掩模717的除去725时获得曝露的光致抗蚀剂727。再次，将光致抗蚀剂712显影730，从而除去曝露的光致抗蚀剂727并显示沉积705的金属层707的一部分732。然后，将所得的晶片硬烤以使得残余的光致抗蚀剂不受蚀刻剂影响。
在硬烤之后，使用加热至50℃的金属蚀刻剂对曝露的金属层732进行蚀刻735。随后，使用BOE溶液对曝露的高品质选择栅极氧化物层737进行蚀刻735。之后，对残余的曝露金属层742进行蚀刻740。并且，在最后蚀刻步骤745期间，使用BOE溶液对残余的高品质浮置栅极氧化物层747进行蚀刻。之后，将残余的光致抗蚀剂707除去。
对于制造工艺的最终步骤，将金属在管式炉中退火，从而降低金属和硅区域之间的接触电阻。对于一些实施方式，在二氮烯（H2N2）的气氛中在约450℃下将晶片退火约10分钟。所得的闪存单元210（在图2中也是）包括浮置栅极230，其使用与在MOSFET制造工艺中制造金属栅极的方法相同的方法制造；和选择栅极235，其使用与MOSFET中使用的互连金属相同的互连金属制造。照这样，可以以对MOSFET制造工艺的修改非常少的方式制造闪存单元210。因此，如图3至7中陈述的工艺准许用于嵌入式闪速存储器的简练制造工艺。
通过以相对于MOSFET制造目前存在的工艺步骤，很少至没有另外的工艺步骤的方式提供制造这种嵌入式闪的方法，本发明的各种实施方式提供了非易失性存储器与专用集成电路（ASIC）的集成。
尽管已经示出并描述了例示性实施方式，但是对于本领域的普通技术人员很清楚，可以对如所述的公开内容进行大量修改、改变或变更。例如，尽管在这些实施方式中示出了负通道金属氧化物半导体（N-MOS），但是应理解，可以在正通道金属氧化物半导体（P-MOS）的背景下容易地应用所述工艺。另外，尽管为了清楚提供了特定的温度范围和时间，但是应理解，这些范围和时间仅作为示例性目的而提供。照这样，本领域的技术人员应理解，所述范围和时间可以随制造条件和材料而变化，从而获得相当的结果。因此，所有这种修改、改变、变化和变更应被看作在本发明的范围内。
Claims (9)
1.一种存储装置，包括：
基板；
位于所述基板上的源极；
位于所述基板上的漏极；
位于所述基板上的浮置栅极介电层；
位于所述浮置栅极介电层上的浮置栅极，所述浮置栅极包含金属；
位于所述浮置栅极上的选择栅极介电层；
位于所述选择栅极介电层上的选择栅极，所述选择栅极由局部互连金属形成，所述局部互连金属用以将电流传输至所述选择栅极，
所述局部互连金属还形成所述源极的源极接触以及所述漏极的漏极接触；以及
穿过所述选择栅极介电层、所述浮置栅极和所述浮置栅极介电层的部分的互连通孔，所述互连通孔用于允许所述局部互连金属连接至所述源极和所述漏极。
2.一种存储装置，包括：
包含金属的浮置栅极；
包含金属的选择栅极；以及
设置在所述浮置栅极与所述选择栅极之间的介电层；
所述选择栅极由局部互连金属形成，所述局部互连金属用以将电流传输至所述选择栅极，
所述局部互连金属还形成源极的源极接触以及漏极的漏极接触，以及
穿过所述介电层和所述浮置栅极的部分的互连通孔，所述互连通孔用于允许所述局部互连金属连接至所述源极和所述漏极。
3.根据权利要求2所述的装置，还包括所述存储装置的基板。
4.根据权利要求3所述的装置，还包括位于所述基板上的浮置栅极介电层。
5.根据权利要求3所述的装置，所述介电层为选择栅极介电层。
6.一种制造存储装置的方法，包括：
在基板中形成源极和漏极；
在所述基板上生长浮置栅极氧化物层；
通过在所述浮置栅极氧化物层上沉积第一金属层来形成浮置栅极；
在所述第一金属层上生长选择栅极氧化物层；
通过对所述选择栅极氧化物层、所述第一金属层和所述浮置栅极氧化物层的部分进行蚀刻来制造互连通孔；以及
通过在所述选择栅极氧化物层上沉积第二金属层来形成选择栅极，所述选择栅极由局部互连金属形成，所述局部互连金属用以将电流传输至所述选择栅极，
所述局部互连金属还形成源极的源极接触以及所述漏极的漏极接触。
7.根据权利要求6所述的方法，其中，所述形成源极和漏极的步骤包括：
提供所述基板；
在所述基板上热生长场氧化物层；
将第一光致抗蚀剂旋涂到所述基板上；
将掺杂掩模置于所述基板上的所述光致抗蚀剂的顶上；
从所述掺杂掩模的上方将所述第一光致抗蚀剂的一部分曝露于紫外线(UV)辐射；
除去所述掺杂掩模；
将曝露的第一光致抗蚀剂显影；
对所述场氧化物层的部分进行蚀刻；
除去任何残留的第一光致抗蚀剂；
将掺杂剂材料涂布至经蚀刻的场氧化物层；
对涂布的掺杂剂材料应用预沉积工艺；
除去过量的掺杂剂材料；以及
使残留的掺杂剂材料扩散到所述基板中。
8.根据权利要求7所述的方法，其中，所述生长浮置栅极氧化物层的步骤包括：
将第二光致抗蚀剂旋涂到经掺杂的基板上；
将蚀刻掩模置于经掺杂的基板上的所述第二光致抗蚀剂上；
从所述蚀刻掩模的上方将所述第二光致抗蚀剂的一部分曝露于紫外线辐射；
除去所述蚀刻掩模；
将曝露的第二光致抗蚀剂显影；
对所述场氧化物层的一部分进行蚀刻；
除去任何过量的第二光致抗蚀剂；以及
生长浮置栅极氧化物层。
9.一种通过根据权利要求6-8中任一项所述的方法形成的存储装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/425,575 US9343471B2 (en) | 2012-03-21 | 2012-03-21 | Embedded flash memory |
| US13/425,575 | 2012-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103325791A CN103325791A (zh) | 2013-09-25 |
| CN103325791B true CN103325791B (zh) | 2016-12-21 |
Family
ID=47875791
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012204981722U Expired - Fee Related CN202816959U (zh) | 2012-03-21 | 2012-09-26 | 一种存储装置 |
| CN201210365277.5A Expired - Fee Related CN103325791B (zh) | 2012-03-21 | 2012-09-26 | 一种存储装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012204981722U Expired - Fee Related CN202816959U (zh) | 2012-03-21 | 2012-09-26 | 一种存储装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9343471B2 (zh) |
| EP (1) | EP2642520B1 (zh) |
| KR (1) | KR101454365B1 (zh) |
| CN (2) | CN202816959U (zh) |
| TW (1) | TWI517305B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343471B2 (en) * | 2012-03-21 | 2016-05-17 | Broadcom Corporation | Embedded flash memory |
| US9443851B2 (en) | 2014-01-03 | 2016-09-13 | Samsung Electronics Co., Ltd. | Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same |
| US9349741B2 (en) * | 2014-07-14 | 2016-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202816959U (zh) * | 2012-03-21 | 2013-03-20 | 美国博通公司 | 一种存储装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768186A (en) | 1996-10-25 | 1998-06-16 | Ma; Yueh Yale | High density single poly metal-gate non-volatile memory cell |
| US6117725A (en) * | 1999-08-11 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Method for making cost-effective embedded DRAM structures compatible with logic circuit processing |
| KR100624961B1 (ko) * | 1999-10-20 | 2006-09-19 | 주식회사 하이닉스반도체 | 메탈 게이트를 채용한 트랜지스터 제조방법 |
| KR100356773B1 (ko) * | 2000-02-11 | 2002-10-18 | 삼성전자 주식회사 | 플래쉬 메모리 장치 및 그 형성 방법 |
| US7102191B2 (en) | 2004-03-24 | 2006-09-05 | Micron Technologies, Inc. | Memory device with high dielectric constant gate dielectrics and metal floating gates |
| US7138680B2 (en) | 2004-09-14 | 2006-11-21 | Infineon Technologies Ag | Memory device with floating gate stack |
| KR100640529B1 (ko) * | 2004-12-30 | 2006-10-31 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조 방법 |
| KR100614644B1 (ko) | 2004-12-30 | 2006-08-22 | 삼성전자주식회사 | 비휘발성 기억소자, 그 제조방법 및 동작 방법 |
| TWI281753B (en) | 2005-12-13 | 2007-05-21 | Powerchip Semiconductor Corp | Non-volatile memory and manufacturing method and operating method thereof |
| US7598560B2 (en) | 2007-03-30 | 2009-10-06 | Kavalieros Jack T | Hetero-bimos injection process for non-volatile flash memory |
| US7834387B2 (en) * | 2008-04-10 | 2010-11-16 | International Business Machines Corporation | Metal gate compatible flash memory gate stack |
| US20090267130A1 (en) * | 2008-04-28 | 2009-10-29 | International Business Machines Corporation | Structure and process integration for flash storage element and dual conductor complementary mosfets |
| US8558300B2 (en) | 2009-11-06 | 2013-10-15 | Broadcom Corporation | Method for fabricating a flash memory cell utilizing a high-K metal gate process and related structure |
-
2012
- 2012-03-21 US US13/425,575 patent/US9343471B2/en active Active
- 2012-08-14 EP EP12005865.6A patent/EP2642520B1/en active Active
- 2012-09-10 TW TW101133040A patent/TWI517305B/zh not_active IP Right Cessation
- 2012-09-20 KR KR1020120104367A patent/KR101454365B1/ko not_active IP Right Cessation
- 2012-09-26 CN CN2012204981722U patent/CN202816959U/zh not_active Expired - Fee Related
- 2012-09-26 CN CN201210365277.5A patent/CN103325791B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202816959U (zh) * | 2012-03-21 | 2013-03-20 | 美国博通公司 | 一种存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101454365B1 (ko) | 2014-10-23 |
| EP2642520B1 (en) | 2021-06-23 |
| EP2642520A2 (en) | 2013-09-25 |
| EP2642520A3 (en) | 2013-10-16 |
| TW201340255A (zh) | 2013-10-01 |
| TWI517305B (zh) | 2016-01-11 |
| US20130248961A1 (en) | 2013-09-26 |
| CN202816959U (zh) | 2013-03-20 |
| KR20130107186A (ko) | 2013-10-01 |
| CN103325791A (zh) | 2013-09-25 |
| US9343471B2 (en) | 2016-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100444354C (zh) | 制造半导体器件的方法 | |
| CN102969279B (zh) | 用于制造半导体器件的方法 | |
| CN104051251B (zh) | 具有与晶体管长度脱钩的栅极硅长度的器件及其形成方法 | |
| CN103325791B (zh) | 一种存储装置 | |
| US6339001B1 (en) | Formulation of multiple gate oxides thicknesses without exposing gate oxide or silicon surface to photoresist | |
| US7001812B2 (en) | Method of manufacturing semi conductor device | |
| CN109390317A (zh) | 反熔丝结构及其形成方法、半导体器件 | |
| CN107093577A (zh) | 接触孔的制造方法 | |
| US8956937B2 (en) | Method of depositing the metal barrier layer comprising silicon dioxide | |
| JPS61502925A (ja) | Ｍｉｓ型集積回路の製造方法 | |
| US7582526B2 (en) | Method for manufacturing semiconductor device | |
| KR20090069427A (ko) | 양자점 형성 및 그를 이용한 게이트 형성 방법 | |
| US20140357070A1 (en) | Method of improving the yield of a semiconductor device | |
| TWI548039B (zh) | 半導體裝置的製作方法 | |
| US20230402115A1 (en) | Method of manufacturing semiconductor device with programmable feature | |
| CN102437117B (zh) | 一种新的硅化物和金属前介质集成工艺及该形成的结构 | |
| US20230402114A1 (en) | Semiconductor device with programmable feature | |
| KR100726094B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI474384B (zh) | 半導體元件的製造方法 | |
| US20130221478A1 (en) | Methods of forming isolation structures for semiconductor devices by employing a spin-on glass material or a flowable oxide material | |
| TW556275B (en) | Semiconductor device | |
| CN103456615B (zh) | 改善金属硅化物掩模层缺陷的方法 | |
| TW202349676A (zh) | 具有編程特徵的半導體元件 | |
| US8048744B2 (en) | Semiconductor device and fabricating method thereof | |
| KR101063924B1 (ko) | 전력용 ｍｏｓｆｅｔ의 자기정렬식 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1186571 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170306 Address after: Singapore Singapore Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd. Address before: American California Patentee before: Zyray Wireless Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181019 Address after: Singapore Singapore Patentee after: Annwa high tech Limited by Share Ltd Address before: Singapore Singapore Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161221 Termination date: 20180926 |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1186571 Country of ref document: HK |