WO2015001987A1 - 固体撮像装置およびその製造方法、並びに電子機器 - Google Patents

固体撮像装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2015001987A1
WO2015001987A1 PCT/JP2014/066400 JP2014066400W WO2015001987A1 WO 2015001987 A1 WO2015001987 A1 WO 2015001987A1 JP 2014066400 W JP2014066400 W JP 2014066400W WO 2015001987 A1 WO2015001987 A1 WO 2015001987A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
imaging device
solid
state imaging
light
Prior art date
Application number
PCT/JP2014/066400
Other languages
English (en)
French (fr)
Inventor
佳明 桝田
勇樹 宮波
阿部　秀司
智之 平野
山口　征也
芳樹 蛯子
渡辺　一史
知治 荻田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020207032415A priority Critical patent/KR102506009B1/ko
Priority to CN201810298758.6A priority patent/CN108549121B/zh
Priority to KR1020207000552A priority patent/KR102179733B1/ko
Priority to CN201480028257.6A priority patent/CN105229790A/zh
Priority to KR1020157032810A priority patent/KR102297001B1/ko
Priority to KR1020207017152A priority patent/KR102425588B1/ko
Priority to US14/891,947 priority patent/US9819846B2/en
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Publication of WO2015001987A1 publication Critical patent/WO2015001987A1/ja
Priority to US15/720,993 priority patent/US10044918B2/en
Priority to US16/040,145 priority patent/US10326920B2/en
Priority to US16/251,531 priority patent/US10771664B2/en
Priority to US16/251,559 priority patent/US10412287B2/en
Priority to US16/740,060 priority patent/US10855893B2/en
Priority to US16/885,734 priority patent/US11076078B2/en
Priority to US17/088,133 priority patent/US11277578B2/en
Priority to US17/585,109 priority patent/US11570387B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/118—Anti-reflection coatings having sub-optical wavelength surface structures designed to provide an enhanced transmittance, e.g. moth-eye structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/111—Anti-reflection coatings using layers comprising organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17—Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present disclosure relates to a solid-state imaging device, a manufacturing method thereof, and an electronic device, and more particularly, to a solid-state imaging device, a manufacturing method thereof, and an electronic device that can improve sensitivity while suppressing deterioration of color mixing.
  • a so-called moth-eye structure is proposed in which a minute uneven structure is provided on the light receiving surface side interface of a silicon layer on which a photodiode is formed (for example, (See Patent Documents 1 and 2).
  • the moth-eye structure can improve the sensitivity by preventing the reflection of incident light, but the scattering also increases, and the amount of light leaking to the adjacent pixels increases, so that the color mixture deteriorates.
  • the present disclosure has been made in view of such circumstances, and is intended to improve sensitivity while suppressing deterioration of color mixing.
  • the solid-state imaging device is provided with an antireflection portion having a moth-eye structure provided at a light receiving surface side interface of a photoelectric conversion region of each pixel arranged two-dimensionally, and below the interface of the antireflection portion. And an inter-pixel light-shielding portion that shields incident incident light.
  • a method for manufacturing a solid-state imaging device in which an antireflection portion having a moth-eye structure is formed on a light receiving surface side interface of a photoelectric conversion region of each pixel arranged two-dimensionally,
  • an inter-pixel light shielding portion for shielding incident light is formed.
  • an antireflection portion having a moth-eye structure is formed at the light receiving surface side interface of the photoelectric conversion region of each pixel arranged two-dimensionally, and incident light is transmitted below the interface of the antireflection portion.
  • An inter-pixel light shielding portion that shields light is formed.
  • the electronic device is provided below the interface between the antireflection portion of the moth-eye structure provided at the light receiving surface side interface of the photoelectric conversion region of each pixel arranged two-dimensionally and the antireflection portion.
  • a solid-state imaging device including an inter-pixel light blocking unit that blocks the incident light.
  • a reflection preventing portion having a moth-eye structure is provided at the light receiving surface side interface of the photoelectric conversion region of each pixel arranged two-dimensionally and incident below the interface of the reflection preventing portion.
  • An inter-pixel light blocking unit that blocks light is provided.
  • the solid-state imaging device and the electronic device may be independent devices or modules incorporated in other devices.
  • FIG. 1 shows a schematic configuration of a solid-state imaging device according to the present disclosure.
  • the solid-state imaging device 1 in FIG. 1 includes a pixel array unit 3 in which pixels 2 are arranged in a two-dimensional array on a semiconductor substrate 12 using, for example, silicon (Si) as a semiconductor, and peripheral circuit units around it. Configured.
  • the peripheral circuit section includes a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8, and the like.
  • the pixel 2 includes a photodiode as a photoelectric conversion element and a plurality of pixel transistors.
  • the plurality of pixel transistors include, for example, four MOS transistors that are a transfer transistor, a selection transistor, a reset transistor, and an amplification transistor.
  • the pixel 2 can have a shared pixel structure.
  • This pixel sharing structure includes a plurality of photodiodes, a plurality of transfer transistors, one shared floating diffusion (floating diffusion region), and one other shared pixel transistor. That is, in the shared pixel, a photodiode and a transfer transistor that constitute a plurality of unit pixels are configured by sharing each other pixel transistor.
  • the control circuit 8 receives an input clock and data for instructing an operation mode, and outputs data such as internal information of the solid-state imaging device 1. That is, the control circuit 8 generates a clock signal and a control signal that serve as a reference for operations of the vertical drive circuit 4, the column signal processing circuit 5, and the horizontal drive circuit 6 based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock. To do. Then, the control circuit 8 outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • the vertical drive circuit 4 is configured by, for example, a shift register, selects the pixel drive wiring 10, supplies a pulse for driving the pixel 2 to the selected pixel drive wiring 10, and drives the pixels 2 in units of rows. That is, the vertical drive circuit 4 sequentially scans each pixel 2 of the pixel array unit 3 in the vertical direction in units of rows, and a pixel signal based on the signal charge generated according to the amount of received light in the photoelectric conversion unit of each pixel 2. Is supplied to the column signal processing circuit 5 through the vertical signal line 9.
  • the column signal processing circuit 5 is arranged for each column of the pixels 2 and performs signal processing such as noise removal on the signal output from the pixels 2 for one row for each pixel column.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD conversion for removing fixed pattern noise unique to a pixel.
  • the horizontal drive circuit 6 is constituted by, for example, a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits 5 in order, and the pixel signal is output from each of the column signal processing circuits 5 to the horizontal signal line. 11 to output.
  • the output circuit 7 performs signal processing on the signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 11 and outputs the signals.
  • the output circuit 7 may only perform buffering, or may perform black level adjustment, column variation correction, various digital signal processing, and the like.
  • the input / output terminal 13 exchanges signals with the outside.
  • the solid-state imaging device 1 configured as described above is a CMOS image sensor called a column AD system in which column signal processing circuits 5 that perform CDS processing and AD conversion processing are arranged for each pixel column.
  • the solid-state imaging device 1 is a back-illuminated MOS solid-state imaging device in which light is incident from the back side opposite to the front side of the semiconductor substrate 12 on which the pixel transistors are formed.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration example of the pixel 2 according to the first embodiment.
  • the solid-state imaging device 1 includes a semiconductor substrate 12, a multilayer wiring layer 21 formed on the surface side (lower side in the figure), and a support substrate 22.
  • the semiconductor substrate 12 is made of, for example, silicon (Si), and has a thickness of 1 to 6 ⁇ m, for example.
  • an N-type (second conductivity type) semiconductor region 42 is formed for each pixel 2 in a P-type (first conductivity type) semiconductor region 41. Is formed.
  • the P-type semiconductor regions 41 facing both the front and back surfaces of the semiconductor substrate 12 also serve as hole charge accumulation regions for dark current suppression.
  • the P-type semiconductor region 41 is dug deeply as shown in FIG. It is included.
  • the interface (light receiving surface side interface) of the P-type semiconductor region 41 on the upper side of the N-type semiconductor region 42 serving as a charge storage region prevents reflection of incident light by a so-called moth-eye structure in which a fine uneven structure is formed.
  • the antireflection part 48 is configured. In the antireflection part 48, the pitch of the spindle-shaped convex part corresponding to the period of the concaves and convexes is set, for example, in the range of 40 nm to 200 nm.
  • the multilayer wiring layer 21 has a plurality of wiring layers 43 and an interlayer insulating film 44.
  • the multilayer wiring layer 21 is also formed with a plurality of pixel transistors Tr for reading out charges accumulated in the photodiode PD.
  • a pinning layer 45 is formed on the back surface side of the semiconductor substrate 12 so as to cover the upper surface of the P-type semiconductor region 41.
  • the pinning layer 45 is formed using a high dielectric material having a negative fixed charge so that a positive charge (hole) accumulation region is formed at an interface portion with the semiconductor substrate 12 and generation of dark current is suppressed. Yes.
  • an electric field is applied to the interface with the semiconductor substrate 12 by the negative fixed charge, so that a positive charge accumulation region is formed.
  • the pinning layer 45 is formed using, for example, hafnium oxide (HfO 2 ). Further, the pinning layer 45 may be formed using zirconium dioxide (ZrO 2 ), tantalum oxide (Ta 2 O 5 ), or the like.
  • the transparent insulating film 46 is embedded in the digging portion of the P-type semiconductor region 41 and is formed on the entire back surface side of the upper portion of the pinning layer 45 of the semiconductor substrate 12.
  • the digging portion of the P-type semiconductor region 41 in which the transparent insulating film 46 is embedded constitutes an inter-pixel light-shielding portion 47 that prevents leakage of incident light from the adjacent pixel 2.
  • the transparent insulating film 46 is a material that transmits light and has an insulating property, and has a refractive index n1 smaller than the refractive index n2 of the semiconductor regions 41 and 42 (n1 ⁇ n2).
  • the material of the transparent insulating film 46 is silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ).
  • an antireflection film may be stacked on the upper side of the pinning layer 45 before the transparent insulating film 46 is formed.
  • the antireflection film may be formed only on the upper surface of the moth-eye structure antireflection portion 48, or, like the pinning layer 45, formed on both the upper surface of the antireflection portion 48 and the side surface of the inter-pixel light shielding portion 47.
  • a film may be formed.
  • a light shielding film 49 is formed in the pixel boundary region on the transparent insulating film 46.
  • the material of the light shielding film 49 may be any material that blocks light, and for example, tungsten (W), aluminum (Al), copper (Cu), or the like can be used.
  • a planarizing film 50 is formed on the entire upper surface of the transparent insulating film 46 including the light shielding film 49.
  • a material of the planarization film 50 for example, an organic material such as a resin can be used.
  • a color filter layer 51 of Red, Green, or Blue is formed for each pixel.
  • the color filter layer 51 is formed by spin-coating a photosensitive resin containing a pigment such as a pigment or a dye.
  • a color of Red, Green, and Blue is arranged by a Bayer arrangement, for example, but may be arranged by other arrangement methods.
  • a blue (B) color filter layer 51 is formed on the right pixel 2
  • a green (G) color filter layer 51 is formed on the left pixel 2.
  • an on-chip lens 52 is formed for each pixel 2.
  • the on-chip lens 52 is formed of a resin material such as a styrene resin, an acrylic resin, a styrene-acryl copolymer resin, or a siloxane resin, for example.
  • the on-chip lens 52 collects incident light, and the collected light efficiently enters the photodiode PD via the color filter layer 51.
  • Each pixel 2 of the pixel array unit 3 of the solid-state imaging device 1 is configured as described above.
  • a photoresist 81 is applied to the upper surface of the P-type semiconductor region 41 on the back surface side of the semiconductor substrate 12, and the recesses of the moth-eye structure of the antireflection portion 48 are formed by lithography.
  • the photoresist 81 is patterned so that the portion to be opened is opened.
  • a moth-eye structure concave portion of the antireflection portion 48 is formed. Thereafter, the photoresist 81 is removed.
  • the moth-eye structure of the antireflection portion 48 can be formed not by dry etching but by wet etching.
  • a photoresist 82 is applied to the upper surface of the P-type semiconductor region 41 on the back surface side of the semiconductor substrate 12, and the digging portion of the inter-pixel light shielding portion 47 is formed by lithography.
  • the photoresist 82 is patterned so as to open.
  • the trench structure of the inter-pixel light shielding portion 47 is obtained as shown in FIG. 3D. After that, the photoresist 82 is removed. Thereby, the inter-pixel light shielding portion 47 having a trench structure is formed.
  • the inter-pixel light shielding portion 47 that needs to be dug to a deep position of the semiconductor substrate 12 is formed by anisotropic etching. Thereby, the inter-pixel light-shielding portion 47 can be formed into a digging shape without a taper, and a waveguide function is generated.
  • the entire surface of the semiconductor substrate 12 on which the moth-eye structure antireflection part 48 and the trench structure inter-pixel light shielding part 47 are formed is formed by, for example, a CVD (Chemical Vapor Deposition) method.
  • the pinning layer 45 is formed.
  • a transparent insulating film 46 is formed on the upper surface of the pinning layer 45 by using a highly embedded film forming method such as a CVD method or a filling material. As a result, the transparent insulating film 46 is also filled in the dug-out inter-pixel light shielding portion 47.
  • the planarization film 50 and the color filter layer are formed. 51, an on-chip lens 52 is formed in that order.
  • the solid-state imaging device 1 having the structure of FIG. 2 can be manufactured as described above.
  • a photoresist 91 is applied to the upper surface of the P-type semiconductor region 41 on the back surface side of the semiconductor substrate 12, and the trench portion of the inter-pixel light shielding portion 47 is opened by lithography. Thus, the photoresist 91 is patterned.
  • the photoresist 91 is removed. Thereby, the inter-pixel light shielding portion 47 having a trench structure is formed.
  • a photoresist 92 is applied to the upper surface of the P-type semiconductor region 41, and a portion of the antireflection portion 48 that becomes a concave portion of the moth-eye structure is opened by lithography.
  • the photoresist 92 is patterned.
  • a moth-eye structure concave portion of the antireflection portion 48 was formed. Thereafter, the photoresist 92 is removed. Thereby, the anti-reflection part 48 having a moth-eye structure is formed.
  • the moth-eye structure of the antireflection portion 48 can be formed not by dry etching but by wet etching.
  • the state shown in D of FIG. 5 is the same as the state shown in D of FIG. Accordingly, the subsequent manufacturing method of the transparent insulating film 46, the planarizing film 50, and the like is the same as that in FIG.
  • FIG. 6 is a diagram for explaining the effect of the pixel structure of the pixel 2 shown in FIG.
  • FIG. 6A is a diagram for explaining the effect of the anti-reflection part 48 having the moth-eye structure.
  • the antireflection part 48 has a moth-eye structure, thereby preventing reflection of incident light. Thereby, the sensitivity of the solid-state imaging device 1 can be improved.
  • FIG. 6B is a diagram for explaining the effect of the inter-pixel light shielding portion 47 having a trench structure.
  • the inter-pixel light blocking portion 47 when the inter-pixel light blocking portion 47 is not provided, the incident light scattered by the antireflection portion 48 may penetrate through the photoelectric conversion regions (semiconductor regions 41 and 42).
  • the inter-pixel light blocking unit 47 has an effect of reflecting incident light scattered by the moth-eye structure anti-reflection unit 48 and confining the incident light in the photoelectric conversion region. Thereby, the optical distance for absorbing silicon is extended, so that the sensitivity can be improved.
  • FIG. 7 is a diagram showing the effect of the pixel structure of the pixel 2 of the present disclosure in comparison with other structures.
  • FIG. 7A to FIG. 7D has an upper and lower two-stage configuration, the upper figure shows a cross-sectional structure diagram of the pixel, and the lower figure shows a green pixel in the upper pixel structure. It is a distribution map which shows the light intensity in the semiconductor substrate 12 at the time of entering the parallel light of.
  • FIG. 7A to FIG. 7D portions corresponding to the structure of the pixel 2 in FIG.
  • FIG. 7A shows the pixel structure of a general solid-state imaging device, which has neither the anti-reflection part 48 of the moth-eye structure nor the inter-pixel light-shielding part 47 of the trench structure, and the pinning layer 45A is a P-type.
  • a pixel structure formed flat on the semiconductor region 41 is shown.
  • the region where the light intensity is stronger is shown in a higher density. If the light reception sensitivity of the Green pixel is set as the reference (1.0), some Green light also passes through the Blue pixel, so the light reception sensitivity of the Blue pixel in FIG. 7A is 0.06, and the total light reception sensitivity of the two pixels is 1.06. It becomes.
  • FIG. 7B shows a pixel structure in which only a moth-eye structure antireflection portion 48 is formed on a P-type semiconductor region 41.
  • the incident light scattered by the antireflection portion 48 having the moth-eye structure leaks into the adjacent Blue pixel. Therefore, the light receiving sensitivity of the Green pixel is reduced to 0.90, while the light receiving sensitivity of the adjacent Blue pixel is increased to 0.16.
  • the total light receiving sensitivity of two pixels is 1.06.
  • FIG. 7C shows a pixel structure in which only the inter-pixel light shielding portion 47 having a trench structure is formed in the P-type semiconductor region 41.
  • the pixel structure of A in FIG. 7 is almost the same, the light reception sensitivity of the Green pixel is 1.01, and the light reception sensitivity of the Blue pixel is 0.06.
  • the light receiving sensitivity of 1.07 is 1.07.
  • FIG. 7D shows the pixel structure of the present disclosure shown in FIG.
  • the reflection prevention unit 48 having the moth-eye structure prevents reflection upward, and the incident light scattered by the reflection preventing unit 48 having the moth-eye structure is adjacent to the incident light. Leakage into the blue pixel is prevented by the inter-pixel light blocking portion 47.
  • the light receiving sensitivity of the Green pixel is increased to 1.11, and the light receiving sensitivity of the Blue pixel is 0.07, which is the same level as the pixel structure of C in FIG.
  • the light reception sensitivity of the two pixels is 1.18.
  • the antireflection portion 48 having the moth-eye structure prevents the reflection upward, and the interpixel shading portion 47 scatters the antireflection portion 48. Leakage of incident light to adjacent pixels can be prevented. Therefore, it is possible to improve sensitivity while suppressing deterioration of color mixing.
  • FIG. 8 is a diagram illustrating a cross-sectional configuration example of the pixel 2 according to the second embodiment.
  • a metal material such as tungsten (W) is filled in the central portion of the inter-pixel light shielding portion 47 of the trench structure disposed between the pixels 2.
  • W tungsten
  • the transparent insulating film 46 laminated on the surface of the pinning layer 45 is formed conformally using, for example, a sputtering method.
  • the color mixture can be further suppressed by further providing the metal light-shielding portion 101.
  • the state shown in FIG. 9A is the same as the state shown in FIG. 4A described in the pixel manufacturing method according to the first embodiment. Therefore, the manufacturing method until the pinning layer 45 is formed is the same as that in the first embodiment described above.
  • a transparent insulating film 46 is conformally formed on the upper surface of the pinning layer 45 by, for example, a sputtering method.
  • the metal light-shielding portion 101 and the light-shielding film 49 are simultaneously formed by patterning only the regions between the pixels by lithography using, for example, tungsten (W). Is done.
  • W tungsten
  • the metal light shielding portion 101 and the light shielding film 49 may be formed separately using different metal materials.
  • a planarizing film 50, a color filter layer 51, and an on-chip lens 52 are formed in that order.
  • the moth-eye structure antireflection portion 48 is formed in the entire region on the light receiving surface side of the semiconductor regions 41 and 42 where the photodiode PD is formed.
  • the moth-eye arrangement region L1 (moth-eye arrangement width L1) of the antireflection portion 48 is formed only in the center of the pixel at a predetermined ratio with respect to the pixel region L4 (pixel width L4). can do.
  • the moth-eye placement region L1 of the antireflection portion 48 is desirably a region that is approximately 80% of the pixel region L4.
  • Condensing by the on-chip lens 52 is focused on the center of the sensor (photodiode PD) that is the photoelectric conversion region. Therefore, the closer to the sensor center, the stronger the light intensity, and the farther away from the sensor center, the weaker the light intensity. In a region away from the sensor center, there are many diffracted light noise components, that is, mixed color noise components to adjacent pixels. Therefore, by not forming a moth-eye structure in the vicinity of the inter-pixel light-shielding portion 47, light scattering can be suppressed and noise can be suppressed.
  • the on-chip lens 52 usually has the center 8 in the sensor region. In order to perform spot condensing in the split region, it is desirable that the region be approximately 80% of the pixel region L4.
  • the size of the convex part (spindle shape) of the moth-eye structure can be formed to be different for each color.
  • size of the convex portion height, arrangement area (area where the convex portion is formed in a plan view), and pitch can be defined.
  • the height of the convex portion is lowered as the wavelength of the incident light is shorter. That is, assuming that the height of the convex portion of the Red pixel 2 is h R , the height of the convex portion of the Green pixel 2 is h G , and the height of the convex portion of the Blue pixel 2 is h B > h R > h magnitude of G> h B can be formed to stand.
  • the arrangement area of the convex portions is reduced as the wavelength of the incident light is shorter. That is, if the arrangement area of the protrusions of the red pixel 2 is x R , the arrangement area of the protrusions of the green pixel 2 is x G , and the arrangement area of the protrusions of the blue pixel 2 is x B , then x R > x magnitude of G> x B can be formed to stand.
  • the width in one direction of the arrangement area corresponds to the moth-eye arrangement width L1 in FIG.
  • the pitch of the convex portions is lowered as the wavelength of the incident light is shorter. That is, assuming that the pitch of the convex portion of the red pixel 2 is p R , the pitch height of the green pixel 2 is p G , and the pitch of the convex portion of the blue pixel 2 is p B , p R > p G > p It can be formed so that the magnitude relationship of B is established.
  • the digging amount L3 of the Blue pixel 2 is preferably 450 nm or more, the digging amount L3 of the Green pixel 2 is 550 nm or more, and the digging amount L3 of the Red pixel 2 is preferably 650 nm or more.
  • the inter-pixel light-shielding portion 47 exhibits a waveguide function and maximizes a digging shape without a taper using anisotropic dry etching processing in order not to reduce the sensor area. It was decided.
  • the inter-pixel light-shielding portion 47 and the N-type semiconductor region 42 are sufficiently separated from each other, and the inter-pixel light-shielding portion 47 is formed in a tapered shape, the area of the photodiode PD is not affected.
  • the shape of the portion 47 may be a tapered shape.
  • the refractive index n1 of the inter-pixel light-shielding portion 47 is 1.5 (equivalent to SiO 2 ) and the refractive index n2 of the P-type semiconductor region 41 is 4.0, the interface reflectance is extremely high.
  • a forward taper shape or a reverse taper shape within a range of 0 to 30 °.
  • FIG. 11 is a diagram showing a first variation of the pixel structure.
  • the solid-state imaging device 1 includes an antireflection film 111, a transparent insulating film 46, and a color filter on a semiconductor substrate 12 in which an N-type semiconductor region 42 constituting a photodiode PD is formed for each pixel 2.
  • the layer 51 and the on-chip lens 52 are laminated.
  • the antireflection film 111 has, for example, a stacked structure in which a fixed charge film and an oxide film are stacked.
  • an insulating thin film having a high dielectric constant (High-k) by an ALD (Atomic Layer Deposition) method can be used.
  • hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), STO (Strontium Titan Oxide), or the like can be used.
  • the antireflection film 111 is configured by laminating a hafnium oxide film 112, an aluminum oxide film 113, and a silicon oxide film 114.
  • a light shielding film 49 is formed between the pixels 2 so as to be laminated on the antireflection film 111.
  • a single-layer metal film such as titanium (Ti), titanium nitride (TiN), tungsten (W), aluminum (Al), or tungsten nitride (WN) is used.
  • a stacked film of these metals for example, a stacked film of titanium and tungsten or a stacked film of titanium nitride and tungsten may be used as the light-shielding film 49.
  • a region having a predetermined width that does not form the antireflection portion 48 is provided between the pixels 2 at the light receiving surface side interface of the semiconductor substrate 12.
  • the antireflection portion 48 is provided by forming a moth-eye structure (fine concavo-convex structure), and the moth-eye structure is not formed in a region between the pixels 2 but leaves a flat surface. Provides a flat portion 53.
  • the moth-eye structure when the moth-eye structure is formed on the semiconductor substrate 12, the diffraction of the normal incident light occurs. For example, as the pitch of the moth-eye structure increases, the component of the diffracted light increases, and the other adjacent pixels 2 It is known that the proportion of incident light increases.
  • the flat portion 53 is provided in a region having a predetermined width between the pixels 2 in which diffracted light easily leaks to other adjacent pixels 2, so Since no diffraction occurs, color mixing can be prevented.
  • FIG. 12 is a diagram showing a second variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG.
  • a pixel separation portion 54 that separates the pixels 2 from each other in the semiconductor substrate 12 is formed.
  • the pixel separation unit 54 digs a trench between the N-type semiconductor regions 42 constituting the photodiode PD, forms an aluminum oxide film 113 on the inner surface of the trench, and further forms a silicon oxide film 114.
  • the insulator 55 is buried in the trench.
  • adjacent pixels 2 are electrically separated by an insulator 55 embedded in a trench. As a result, it is possible to prevent the charges generated inside the semiconductor substrate 12 from leaking to the adjacent pixels 2.
  • the pixel structure provided with the flat portion 53 can suppress the generation of diffracted light in the pixel separation region and prevent the occurrence of color mixing.
  • FIG. 13 is a diagram showing a third variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG.
  • a pixel separation portion 54A that separates the pixels 2 from each other in the semiconductor substrate 12 is formed.
  • the pixel separating portion 54A forms a silicon oxide film 114 by digging a trench between the N-type semiconductor regions 42 constituting the photodiode PD and forming an aluminum oxide film 113 on the inner surface of the trench. Further, the insulator 55 is buried in the trench, and further, the light shielding material 56 is buried when the light shielding film 49 is formed inside the insulator 55.
  • the light shielding object 56 is formed so as to be integrated with the light shielding film 49 by using a metal having a light shielding property.
  • adjacent pixels 2 are electrically separated by the insulator 55 embedded in the trench and optically separated by the light shielding member 56.
  • the light shielding member 56 it is possible to prevent electric charges generated inside the semiconductor substrate 12 from leaking to the adjacent pixels 2 and to prevent light from an oblique direction from leaking to the adjacent pixels 2.
  • the pixel structure provided with the flat portion 53 can suppress the generation of diffracted light in the pixel separation region and prevent the occurrence of color mixing.
  • FIG. 14 is a diagram showing a fourth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG.
  • a pixel separation portion 54B that separates the pixels 2 from each other in the semiconductor substrate 12 is formed.
  • the pixel separating portion 54B forms a silicon oxide film 114 by digging a trench between the N-type semiconductor regions 42 constituting the photodiode PD and forming an aluminum oxide film 113 on the inner surface of the trench. Further, the insulating material 55 is embedded in the trench, and the light shielding material 56 is embedded in the trench.
  • the pixel separation portion 54B has a configuration in which the light shielding film 49 is not provided on the flat portion 53.
  • adjacent pixels 2 are electrically separated by the insulator 55 embedded in the trench and optically separated by the light shielding member 56.
  • the light shielding member 56 it is possible to prevent electric charges generated inside the semiconductor substrate 12 from leaking to the adjacent pixels 2 and to prevent light from an oblique direction from leaking to the adjacent pixels 2.
  • the pixel structure provided with the flat portion 53 can suppress the generation of diffracted light in the pixel separation region and prevent the occurrence of color mixing.
  • FIG. 15 is a diagram showing a fifth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration illustrated in FIG. 11.
  • the shape of the antireflection portion 48A is formed in the vicinity of the periphery of the pixel 2 so that the depth of the unevenness constituting the moth-eye structure is shallow.
  • the antireflection portion 48 ⁇ / b> A is, for example, in the peripheral portion of the pixel 2, that is, in the vicinity of another adjacent pixel 2, as compared with the antireflection portion 48 shown in FIG. 11. In the portion, the unevenness constituting the moth-eye structure is formed shallow.
  • the depth of the concavo-convex structure in the peripheral portion of the pixel 2 can be shallow, generation of diffracted light in the peripheral portion can be suppressed.
  • the pixel structure in which the flat portion 53 is provided can suppress the generation of diffracted light in the pixel separation region and further prevent the occurrence of color mixing.
  • FIG. 16 is a diagram showing a sixth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG.
  • the shape of the antireflection portion 48A is formed in the peripheral portion of the pixel 2 so that the unevenness constituting the moth-eye structure is shallow, and the pixel separation portion 54 is Is formed.
  • the pixel structure in which the flat portion 53 is provided can suppress the generation of diffracted light in the pixel separation region and further prevent the occurrence of color mixing.
  • FIG. 17 is a diagram showing a seventh variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
  • the shape of the antireflection portion 48A is formed in the vicinity of the periphery of the pixel 2 so that the unevenness constituting the moth-eye structure is shallow, and the pixel separation portion 54A is Is formed.
  • the pixel structure provided with the flat portion 53 can suppress the generation of diffracted light in the pixel separation region and further prevent the occurrence of color mixing.
  • FIG. 18 is a diagram showing an eighth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration illustrated in FIG. 11.
  • the shape of the antireflection portion 48A is formed in the vicinity of the periphery of the pixel 2 so that the unevenness constituting the moth-eye structure is shallow, and the pixel separation portion 54B is Is formed.
  • the pixel structure provided with the flat portion 53 can suppress the generation of diffracted light in the pixel separation region and prevent the occurrence of color mixing.
  • FIG. 19 is a diagram showing a ninth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG.
  • the antireflection portion 48B is formed in a region narrower than the antireflection portion 48 in FIG. 11, for example.
  • the antireflection portion 48B is, for example, in the peripheral portion of the pixel 2, that is, in the vicinity of the other adjacent pixel 2 as compared with the antireflection portion 48 shown in FIG. In the portion, the area for forming the moth-eye structure is reduced. Thereby, the flat part 53A is formed wider than the flat part 53 of FIG.
  • the flat portion 53A widely without forming the moth-eye structure in the peripheral portion of the pixel 2
  • the generation of diffracted light in the peripheral portion can be suppressed.
  • FIG. 20 is a diagram showing a tenth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG. In the tenth variation of the pixel structure, the region where the antireflection portion 48B is formed is narrow, and the pixel separation portion 54 is formed.
  • the pixel structure in which the flat portion 53A is widely provided can suppress the generation of diffracted light in the pixel separation region and further prevent the occurrence of color mixing.
  • FIG. 21 is a diagram showing an eleventh variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG. In the eleventh variation of the pixel structure, the region where the antireflection portion 48B is formed is narrow, and the pixel separation portion 54A is formed.
  • the pixel structure in which the flat portion 53A is widely provided can suppress the generation of diffracted light in the pixel separation region and further prevent the occurrence of color mixing.
  • FIG. 22 is a diagram showing a twelfth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration illustrated in FIG. 11.
  • the region where the antireflection portion 48B is formed is narrow, and the pixel separation portion 54B is formed.
  • the pixel structure in which the flat portion 53A is widely provided can suppress the generation of diffracted light in the pixel separation region and further prevent the occurrence of color mixing.
  • FIG. 23 is a diagram showing a thirteenth variation of the pixel structure.
  • phase difference pixel 2A used for image plane phase difference AF (Auto-Focus) is provided.
  • the phase difference pixel 2A includes an antireflection unit 48. It is set as the structure which is not provided.
  • the phase difference pixel 2A outputs a signal used for autofocus control using the phase difference on the image plane, and the antireflection portion 48 is not provided, so that the light receiving surface side interface is formed on a flat surface. .
  • a light shielding film 49A is formed so as to shield substantially half of the opening.
  • a pair of a phase difference pixel 2A whose right half is shielded from light and a phase difference pixel 2A whose left half is shielded from light are used for phase difference measurement, and a signal output from the phase difference pixel 2A is an image It is not used for building.
  • a pixel in which the flat portion 53 is provided between the pixels 2 other than the phase difference pixel 2A is provided between the pixels 2 other than the phase difference pixel 2A.
  • FIG. 24 is a diagram showing a fourteenth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG.
  • the anti-reflection unit 48 is not provided in the phase difference pixel 2A used for the image plane phase difference AF, and the pixel separation unit 54 is formed. Yes.
  • the pixel separation unit 54 can electrically separate adjacent pixels 2 and a flat portion 53 between the pixels 2 other than the phase difference pixels 2A.
  • the generation of diffracted light in the pixel separation region can be suppressed and the occurrence of color mixing can be prevented.
  • FIG. 25 is a diagram showing a fifteenth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is the same as the configuration shown in FIG.
  • the phase difference pixel 2A used for the image plane phase difference AF is not provided with the antireflection portion 48, and the pixel separation portion 54A is formed. Yes.
  • the pixel separation unit 54A can separate the adjacent pixels 2 electrically and optically, and between the pixels 2 other than the phase difference pixels 2A.
  • the pixel structure in which the flat portion 53 is provided the generation of diffracted light in the pixel separation region can be suppressed and the occurrence of color mixing can be prevented.
  • FIG. 26 is a diagram showing a sixteenth variation of the pixel structure.
  • the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
  • the phase difference pixel 2A used for the image plane phase difference AF is not provided with the antireflection portion 48, and the pixel separation portion 54B is formed. Yes.
  • the pixel separation unit 54B can separate the adjacent pixels 2 electrically and optically, and between the pixels 2 other than the phase difference pixels 2A.
  • the pixel structure in which the flat portion 53 is provided the generation of diffracted light in the pixel separation region can be suppressed and the occurrence of color mixing can be prevented.
  • the technology of the present disclosure is not limited to application to a solid-state imaging device. That is, the technology of the present disclosure is an image capturing unit (photoelectric conversion unit) such as an imaging device such as a digital still camera or a video camera, a portable terminal device having an imaging function, a copying machine using a solid-state imaging device as an image reading unit, or the like. ) Can be applied to all electronic devices using a solid-state imaging device.
  • the solid-state imaging device may have a form formed as a single chip, or may have a modular form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together.
  • FIG. 27 is a block diagram illustrating a configuration example of an imaging apparatus as an electronic apparatus according to the present disclosure.
  • An imaging apparatus 200 in FIG. 27 includes an optical unit 201 including a lens group, a solid-state imaging apparatus (imaging device) 202 in which the configuration of the solid-state imaging apparatus 1 in FIG. 1 is employed, and a DSP (Digital Signal) that is a camera signal processing circuit. Processor) circuit 203 is provided.
  • the imaging apparatus 200 also includes a frame memory 204, a display unit 205, a recording unit 206, an operation unit 207, and a power supply unit 208.
  • the DSP circuit 203, the frame memory 204, the display unit 205, the recording unit 206, the operation unit 207, and the power supply unit 208 are connected to each other via a bus line 209.
  • the optical unit 201 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 202.
  • the solid-state imaging device 202 converts the amount of incident light imaged on the imaging surface by the optical unit 201 into an electrical signal in units of pixels and outputs it as a pixel signal.
  • the solid-state imaging device 202 the solid-state imaging device 1 in FIG. 1, that is, the solid-state imaging device with improved sensitivity while suppressing deterioration of color mixing can be used.
  • the display unit 205 includes a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the solid-state imaging device 202.
  • the recording unit 206 records a moving image or a still image captured by the solid-state imaging device 202 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 207 issues operation commands for various functions of the imaging apparatus 200 under the operation of the user.
  • the power supply unit 208 appropriately supplies various power sources serving as operation power sources for the DSP circuit 203, the frame memory 204, the display unit 205, the recording unit 206, and the operation unit 207 to these supply targets.
  • the solid-state imaging device 1 As described above, by using the above-described solid-state imaging device 1 as the solid-state imaging device 202, it is possible to improve the sensitivity while suppressing the deterioration of color mixing. Therefore, even in the imaging apparatus 200 such as a video camera, a digital still camera, or a camera module for mobile devices such as a mobile phone, it is possible to improve the image quality of the captured image.
  • the first conductivity type is the P type
  • the second conductivity type is the N type
  • the solid-state imaging device using electrons as signal charges has been described.
  • the first conductivity type can be N-type
  • the second conductivity type can be P-type
  • each of the semiconductor regions described above can be composed of semiconductor regions of opposite conductivity types.
  • the technique of the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of the amount of incident light of visible light and captures it as an image, but captures the distribution of the incident amount of infrared rays, X-rays, or particles as an image
  • solid-state imaging devices physical quantity distribution detection devices
  • fingerprint detection sensors that detect the distribution of other physical quantities such as pressure and capacitance and image them as images in a broad sense Is possible.
  • this indication can also take the following structures.
  • a solid-state imaging device comprising: an inter-pixel light shielding portion that shields incident light provided below the interface of the antireflection portion.
  • the photoelectric conversion region is a semiconductor region,
  • the solid-state imaging device according to (1), wherein the inter-pixel light shielding unit has a trench structure in which the semiconductor region at a pixel boundary is dug in a depth direction.
  • the inter-pixel light-shielding portion is formed by filling the semiconductor region dug in the depth direction with a transparent insulating film.
  • a flat portion is provided by providing a region having a predetermined width that does not form the moth-eye structure serving as the antireflection portion between the pixels at the light receiving surface side interface.
  • any one of (1) to (10) The solid-state imaging device described.
  • (12) In the flat part, a pixel separating portion is provided that separates the photoelectric conversion regions of the adjacent pixels by embedding an insulator in a trench dug in the depth direction of the semiconductor region.
  • the solid-state imaging device described. (13) The solid-state imaging device according to (12), wherein a light shielding material having a light shielding property is embedded inside the insulator in the trench of the pixel separation unit.
  • a phase difference pixel that outputs a signal used for autofocus control using the phase difference on the image plane;
  • a reflection preventing part having a moth-eye structure is formed at the light receiving surface side interface of the photoelectric conversion region of each pixel arranged two-dimensionally, and an inter-pixel light shielding part for shielding incident light is formed below the interface of the reflection preventing part.
  • Device manufacturing method (16) An antireflection portion having a moth-eye structure provided at the light receiving surface side interface of the photoelectric conversion region of each pixel arranged two-dimensionally; An electronic apparatus comprising: a solid-state imaging device comprising: an inter-pixel light shielding portion that shields incident light provided below the interface of the antireflection portion.
  • 1 solid-state imaging device 2 pixels, 3 pixel array part, 12 semiconductor substrate, 41, 42 semiconductor area, 45 pinning layer, 46 transparent insulating film, 47 inter-pixel light shielding part, 48 anti-reflection part, 49 light shielding film, 50 flattening Film, 51 color filter layer, 52 on-chip lens, 101 metal light-shielding part, 200 imaging device, 202 solid-state imaging device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本開示は、混色悪化を抑制しつつ、感度を向上させることができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。 固体撮像装置は、２次元配置された各画素の光電変換領域の受光面側界面に設けられたモスアイ構造の反射防止部と、反射防止部の界面以下に設けられた入射光を遮光する画素間遮光部とを備える。また、光電変換領域は半導体領域であり、画素間遮光部は、画素境界の半導体領域を深さ方向に掘り込んだトレンチ構造を有する。本開示の技術は、例えば、裏面照射型の固体撮像装置等に適用できる。

Description

固体撮像装置およびその製造方法、並びに電子機器
　本開示は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、混色悪化を抑制しつつ、感度を向上させることができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。
　固体撮像装置において、入射光の反射を防止するための構造として、フォトダイオードが形成されるシリコン層の受光面側の界面に微小な凹凸構造を設ける、いわゆるモスアイ構造が提案されている（例えば、特許文献１，２参照）。
特開２０１０－２７２６１２号公報 特開２０１３－３３８６４号公報
　しかしながら、モスアイ構造は、入射光の反射を防止して感度を向上させることができるが散乱も大きくなり、隣の画素へ光が漏れ込む量も多くなるため、混色が悪化する。
　本開示は、このような状況に鑑みてなされたものであり、混色悪化を抑制しつつ、感度を向上させることができるようにするものである。
　本開示の第１の側面の固体撮像装置は、２次元配置された各画素の光電変換領域の受光面側界面に設けられたモスアイ構造の反射防止部と、前記反射防止部の界面以下に設けられた入射光を遮光する画素間遮光部とを備える。
　本開示の第２の側面の固体撮像装置の製造方法は、２次元配置される各画素の光電変換領域の受光面側界面にモスアイ構造の反射防止部を形成するとともに、前記反射防止部の界面以下に入射光を遮光する画素間遮光部を形成する。
　本開示の第２の側面においては、２次元配置される各画素の光電変換領域の受光面側界面にモスアイ構造の反射防止部が形成されるとともに、前記反射防止部の界面以下に入射光を遮光する画素間遮光部が形成される。
　本開示の第３の側面の電子機器は、２次元配置された各画素の光電変換領域の受光面側界面に設けられたモスアイ構造の反射防止部と、前記反射防止部の界面以下に設けられた入射光を遮光する画素間遮光部とを備える固体撮像装置を備える。
　本開示の第１及び第３の側面においては、２次元配置された各画素の光電変換領域の受光面側界面にモスアイ構造の反射防止部が設けられるとともに、前記反射防止部の界面以下に入射光を遮光する画素間遮光部が設けられる。
　固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
　本開示の第１乃至第３の側面によれば、混色悪化を抑制しつつ、感度を向上させることができる。
本開示に係る固体撮像装置の概略構成を示す図である。 第１の実施の形態に係る画素の断面構成例を示す図である。 画素の製造方法について説明する図である。 画素の製造方法について説明する図である。 画素のその他の製造方法について説明する図である。 本開示の画素構造の効果を説明する図である。 本開示の画素構造の効果を説明する図である。 第２の実施の形態に係る画素の断面構成例を示す図である。 第２の実施の形態に係る画素の製造方法について説明する図である。 画素の様々な個所の最適条件について説明する図である。 画素構造の第１のバリエーションを示す図である。 画素構造の第２のバリエーションを示す図である。 画素構造の第３のバリエーションを示す図である。 画素構造の第４のバリエーションを示す図である。 画素構造の第５のバリエーションを示す図である。 画素構造の第６のバリエーションを示す図である。 画素構造の第７のバリエーションを示す図である。 画素構造の第８のバリエーションを示す図である。 画素構造の第９のバリエーションを示す図である。 画素構造の第１０のバリエーションを示す図である。 画素構造の第１１のバリエーションを示す図である。 画素構造の第１２のバリエーションを示す図である。 画素構造の第１３のバリエーションを示す図である。 画素構造の第１４のバリエーションを示す図である。 画素構造の第１５のバリエーションを示す図である。 画素構造の第１６のバリエーションを示す図である。 本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
　以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．第１の実施の形態に係る画素構造（反射防止部と画素間遮光部を有する画素構造）
３．第２の実施の形態に係る画素構造（画素間遮光部にメタルを充填した画素構造）
４．画素構造の変形例
５．電子機器への適用例
＜１．固体撮像装置の概略構成例＞
　図１は、本開示に係る固体撮像装置の概略構成を示している。
　図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
　画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
　また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
　制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
　垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
　水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
　以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
　また、固体撮像装置１は、画素トランジスタが形成される半導体基板１２の表面側と反対側の裏面側から光が入射される裏面照射型のMOS型固体撮像装置である。
＜２．第１の実施の形態に係る画素構造＞
＜画素の断面構成例＞
　図２は、第１の実施の形態に係る画素２の断面構成例を示す図である。
　固体撮像装置１は、半導体基板１２と、その表面側（図中下側）に形成された多層配線層２１と、支持基板２２とを備える。
　半導体基板１２は、例えばシリコン（Si）で構成され、例えば１乃至６μｍの厚みを有して形成されている。半導体基板１２では、例えば、P型（第１導電型）の半導体領域４１に、N型（第２導電型）の半導体領域４２が画素２ごとに形成されることにより、フォトダイオードPDが画素単位に形成されている。半導体基板１２の表裏両面に臨むP型の半導体領域４１は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。
　なお、N型の半導体領域４２の間となる各画素２の画素境界では、P型の半導体領域４１が、後述する画素間遮光部４７を形成するために、図２に示されるように深く掘り込まれている。
　電荷蓄積領域となるN型の半導体領域４２の上側のP型の半導体領域４１の界面（受光面側界面）は、微細な凹凸構造を形成した、いわゆるモスアイ構造により、入射光の反射を防止する反射防止部４８を構成する。反射防止部４８において、凹凸の周期に相当する紡錘形状の凸部のピッチは、例えば、４０nm乃至２００nmの範囲に設定されている。
　多層配線層２１は、複数の配線層４３と層間絶縁膜４４とを有する。また、多層配線層２１には、フォトダイオードPDに蓄積された電荷の読み出し等を行う複数の画素トランジスタTrも形成されている。
　半導体基板１２の裏面側には、P型の半導体領域４１の上面を被覆するように、ピニング層４５が成膜されている。ピニング層４５は、半導体基板１２との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。負の固定電荷を有するようにピニング層４５を形成することで、その負の固定電荷によって、半導体基板１２との界面に電界が加わるので、正電荷蓄積領域が形成される。
　ピニング層４５は、例えば、酸化ハフニウム（ＨｆＯ2）を用いて形成される。また、二酸化ジルコニウム（ＺｒＯ2）、酸化タンタル（Ｔａ2Ｏ5）などを用いて、ピニング層４５を形成してもよい。
　透明絶縁膜４６は、P型の半導体領域４１の掘り込み部分に埋め込まれるとともに、半導体基板１２のピニング層４５上部の裏面側全面に形成されている。透明絶縁膜４６が埋め込まれたP型の半導体領域４１の掘り込み部分は、隣接する画素２からの入射光の漏れ込みを防止する画素間遮光部４７を構成する。
　透明絶縁膜４６は、光を透過させるとともに絶縁性を有し、屈折率n1が半導体領域４１および４２の屈折率n2よりも小さい（n1＜n2）材料である。透明絶縁膜４６の材料としては、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化タンタル（Ｔａ2Ｏ5）、酸化チタン（ＴｉＯ2）、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）、酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）、樹脂などを、単独または組み合わせて用いることができる。
　なお、透明絶縁膜４６を形成する前に、ピニング層４５の上側に、反射防止膜を積層してもよい。反射防止膜の材料としては、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化タンタル（Ｔａ2Ｔａ5）、酸化チタン（ＴｉＯ2） 、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）、酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）などを用いることができる。
　反射防止膜は、モスアイ構造の反射防止部４８の上面のみに成膜してもよいし、ピニング層４５と同様に、反射防止部４８の上面と、画素間遮光部４７の側面の両方に成膜してもよい。
　透明絶縁膜４６上の画素境界の領域には、遮光膜４９が形成されている。遮光膜４９の材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）などを用いることができる。
　遮光膜４９を含む透明絶縁膜４６の上側全面には、平坦化膜５０が形成されている。平坦化膜５０の材料としては、例えば、樹脂などの有機材料を用いることができる。
　平坦化膜５０の上側には、Red（赤）、Green（緑）、またはBlue（青）のカラーフィルタ層５１が画素ごとに形成される。カラーフィルタ層５１は、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。Red、Green、Blueの各色は、例えばベイヤ配列により配置されることとするが、その他の配列方法で配置されてもよい。図２の例では、右側の画素２には、Blue(B)のカラーフィルタ層５１が形成されており、左側の画素２には、Green(G)のカラーフィルタ層５１が形成されている。
　カラーフィルタ層５１の上側には、オンチップレンズ５２が画素２ごとに形成されている。オンチップレンズ５２は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ５２では入射された光が集光され、集光された光はカラーフィルタ層５１を介してフォトダイオードPDに効率良く入射される。
　固体撮像装置１の画素アレイ部３の各画素２は、以上のように構成されている。
＜第１の実施の形態に係る画素の製造方法＞
　次に、図３及び図４を参照して、第１の実施の形態に係る画素２の製造方法について説明する。
　初めに、図３のAに示されるように、半導体基板１２の裏面側のP型の半導体領域４１の上面にフォトレジスト８１が塗布され、リソグラフィ技術により、反射防止部４８のモスアイ構造の凹部となる部分が開口するようにフォトレジスト８１がパターン加工される。
　そして、パターン加工されたフォトレジスト８１に基づいて、半導体基板１２に対してドライエッチング処理を施すことにより、図３のBに示されるように、反射防止部４８のモスアイ構造の凹部が形成され、その後、フォトレジスト８１が除去される。なお、反射防止部４８のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。
　次に、図３のCに示されるように、半導体基板１２の裏面側のP型の半導体領域４１の上面にフォトレジスト８２が塗布され、リソグラフィ技術により、画素間遮光部４７の掘り込み部分が開口するようにフォトレジスト８２がパターン加工される。
　そして、パターン加工されたフォトレジスト８２に基づいて、半導体基板１２に対して異方性のドライエッチング処理を施すことにより、図３のDに示されるように、画素間遮光部４７のトレンチ構造が形成され、その後、フォトレジスト８２が除去される。これにより、トレンチ構造の画素間遮光部４７が形成される。
　半導体基板１２の深い位置まで掘り込む必要がある画素間遮光部４７は、異方性エッチング処理で形成される。これにより、画素間遮光部４７をテーパのない掘り込み形状とすることができ、導波路機能が発生する。
　次に、図４のAに示されるように、モスアイ構造の反射防止部４８とトレンチ構造の画素間遮光部４７が形成された半導体基板１２の表面全体に、例えばCVD（Chemical Vapor Deposition）法により、ピニング層４５が形成される。
　次に、図４のBに示されるように、ピニング層４５の上面に、透明絶縁膜４６が、例えばCVD法などの埋め込み性の高い成膜方法または充填材料を用いて形成される。これにより、掘り込まれた画素間遮光部４７の内部にも、透明絶縁膜４６が充填される。
　そして、図４のCに示されるように、画素間となる領域についてのみ、リソグラフィ技術により遮光膜４９が形成された後、図４のDに示されるように、平坦化膜５０、カラーフィルタ層５１、オンチップレンズ５２が、その順で形成される。
　図２の構造を有する固体撮像装置１は、以上のようにして製造することができる。
＜第１の実施の形態に係る画素のその他の製造方法＞
　上述した製造方法では、初めに、モスアイ構造の反射防止部４８を形成し、次に、トレンチ構造の画素間遮光部４７を形成した。しかしながら、反射防止部４８と画素間遮光部４７を形成する順序は逆でも良い。
　そこで、図５を参照して、トレンチ構造の画素間遮光部４７を先に形成してから、モスアイ構造の反射防止部４８を形成する場合の製造方法について説明する。
　まず、図５のAに示されるように、半導体基板１２の裏面側のP型の半導体領域４１の上面にフォトレジスト９１が塗布され、リソグラフィ技術により、画素間遮光部４７のトレンチ部分が開口するようにフォトレジスト９１がパターン加工される。
　そして、パターン加工されたフォトレジスト９１に基づいて、半導体基板１２に対して異方性のドライエッチング処理を施すことにより、図５のBに示されるように、画素間遮光部４７のトレンチ部分が形成され、その後、フォトレジスト９１が除去される。これにより、トレンチ構造の画素間遮光部４７が形成される。
　次に、図５のCに示されるように、P型の半導体領域４１の上面にフォトレジスト９２が塗布され、リソグラフィ技術により、反射防止部４８のモスアイ構造の凹部となる部分が開口するようにフォトレジスト９２がパターン加工される。
　そして、パターン加工されたフォトレジスト９２に基づいて、半導体基板１２に対してドライエッチング処理を施すことにより、図５のDに示されるように、反射防止部４８のモスアイ構造の凹部が形成された後、フォトレジスト９２が除去される。これにより、モスアイ構造の反射防止部４８が形成される。なお、反射防止部４８のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。
　図５のDに示される状態は、図３のDに示される状態と同じである。したがって、それ以降の透明絶縁膜４６や平坦化膜５０等の製造方法については、上述した図４と同様であるので説明は省略する。
＜第１の実施の形態に係る画素構造の効果＞
　図６は、図２に示した画素２の画素構造の効果を説明する図である。
　図６のAは、モスアイ構造の反射防止部４８による効果を説明する図である。
　反射防止部４８は、モスアイ構造を有することにより、入射光の反射が防止される。これにより、固体撮像装置１の感度を向上させることができる。
　図６のBは、トレンチ構造の画素間遮光部４７による効果を説明する図である。
　従来、画素間遮光部４７が設けられていない場合には、反射防止部４８により散乱した入射光が、光電変換領域（半導体領域４１及び４２）を突き抜ける場合があった。画素間遮光部４７は、モスアイ構造の反射防止部４８により散乱した入射光を反射させ、光電変換領域内に入射光を閉じ込める効果を有する。これにより、シリコン吸収させる光学距離が延長するので、感度を向上させることができる。
　画素間遮光部４７の屈折率をn1＝1.5（ＳｉＯ2相当）、光電変換領域が形成されている半導体領域４１の屈折率をn2＝4.0とすると、その屈折率差（n1＜n2）により導波路効果（光電変換領域：コア、画素間遮光部４７：クラッド）が発生するため、入射光は光電変換領域内に閉じ込められる。モスアイ構造は、光散乱により混色を悪化させるデメリットがあるが、画素間遮光部４７と組み合わせることにより混色の悪化を打ち消すことができ、さらに、光電変換領域を進む入射角度が大きくなることにより、光電変換効率を向上させるメリットを発生させる。
　図７は、本開示の画素２の画素構造の効果を他の構造と比較して示した図である。
　図７のA乃至図７のDそれぞれは上下２段構成となっており、上側の図は、画素の断面構造図を示しており、下側の図は、上段の画素構造を有する画素にGreenの平行光を入射させた場合の半導体基板１２内の光強度を示す分布図である。なお、理解を容易にするため、図７のA乃至図７のDにおいて、図２の画素２の構造と対応する部分については同一の符号を付している。
　図７のA上段は、一般的な固体撮像装置の画素構造を示しており、モスアイ構造の反射防止部４８もトレンチ構造による画素間遮光部４７も有さず、ピニング層４５Aが、P型の半導体領域４１上に平坦に形成されている画素構造を示している。
　図７のA下段に示される光強度を示す分布図では、光強度が強い領域ほど、濃い濃度で示されている。Green画素の受光感度を基準（1.0）とすると、Blue画素においても若干のGreen光が通過するため、図７のAのBlue画素の受光感度は、0.06となり、２画素トータルの受光感度は、1.06となる。
　図７のB上段は、P型の半導体領域４１上にモスアイ構造の反射防止部４８のみが形成された画素構造を示している。
　図７のB下段に示される光強度の分布図をみると、モスアイ構造の反射防止部４８により散乱した入射光が、隣のBlue画素に漏れ込んでいる。そのため、Green画素の受光感度が0.90と低下しており、一方、隣りのBlue画素の受光感度が0.16と上昇している。２画素トータルの受光感度は、1.06である。
　図７のCは、P型の半導体領域４１内にトレンチ構造の画素間遮光部４７のみが形成された画素構造を示している。
　図７のC下段に示される光強度の分布図をみると、図７のAの画素構造とほとんど変わらず、Green画素の受光感度は1.01、Blue画素の受光感度は0.06であり、２画素トータルの受光感度は、1.07である。
　図７のDは、図２に示した本開示の画素構造を示している。
　図７のD下段に示される光強度の分布図をみると、モスアイ構造の反射防止部４８により上側への反射が防止されるとともに、モスアイ構造の反射防止部４８により散乱した入射光の隣のBlue画素への漏れ込みが、画素間遮光部４７により防止されている。これにより、Green画素の受光感度は1.11と上昇しており、Blue画素の受光感度は0.07と図７のCの画素構造と同レベルとなっている。２画素トータルの受光感度は、1.18である。
　以上のように、図２に示した本開示の画素構造によれば、モスアイ構造の反射防止部４８により上側への反射を防止するとともに、画素間遮光部４７により、反射防止部４８により散乱した入射光の隣接画素への漏れ込みを防止することができる。したがって、混色悪化を抑制しつつ、感度を向上させることができる。
＜３．第２の実施の形態に係る画素構造＞
＜画素の断面構成例＞
　図８は、第２の実施の形態に係る画素２の断面構成例を示す図である。
　なお、図８において、図２に示した第１の実施の形態と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
　図８に示される第２の実施の形態では、画素２どうしの間に配置されたトレンチ構造の画素間遮光部４７の中心部分に、例えば、タングステン（Ｗ）などのメタル材料が充填されることによりメタル遮光部１０１が新たに設けられている点が、上述した第１の実施の形態と異なる。
　また、第２の実施の形態では、ピニング層４５の表面に積層されている透明絶縁膜４６が、例えばスパッタリング法などを用いてコンフォーマルに成膜されている。
　第２の実施の形態の固体撮像装置１では、メタル遮光部１０１をさらに設けたことにより、混色をさらに抑制することができる。
＜第２の実施の形態に係る画素の製造方法＞
　図９を参照して、第２の実施の形態に係る画素２の製造方法について説明する。
　図９のAに示される状態は、第１の実施の形態に係る画素の製造方法で説明した図４のAの状態と同一である。したがって、ピニング層４５を形成するまでの製造方法は、上述した第１の実施の形態と同様である。
　そして、図９のBに示されるように、ピニング層４５の上面に、透明絶縁膜４６が、例えばスパッタリング法によりコンフォーマルに形成される。
　次に、図９のCに示されるように、例えば、タングステン（Ｗ）などを用いてリソグラフィ技術により画素間となる領域についてのみパターン加工することにより、メタル遮光部１０１と遮光膜４９が同時に形成される。なお、メタル遮光部１０１と遮光膜４９は、異なるメタル材料を用いて別々に形成しても勿論よい。
　その後、図９のDに示されるように、平坦化膜５０、カラーフィルタ層５１、オンチップレンズ５２が、その順で形成される。
＜画素構造の最適条件例＞
　図１０を参照して、画素２の様々な個所の最適条件について説明する。
（反射防止部４８のモスアイ配置領域L1）
　上述した実施の形態では、モスアイ構造の反射防止部４８が、フォトダイオードPDが形成される半導体領域４１および４２の受光面側の全領域に形成されていた。しかし、反射防止部４８のモスアイ配置領域L1（モスアイ配置幅L1）は、図１０に示されるように、画素領域L4（画素幅L4）に対して所定の割合の領域で画素中心部のみに形成することができる。そして、この反射防止部４８のモスアイ配置領域L1は、画素領域L4に対しておおよそ８割となる領域であることが望ましい。
　オンチップレンズ５２による集光は、光電変換領域であるセンサ（フォトダイオードPD）の領域中心に絞られる。したがって、センサ中心に近いほど光強度は強く、センサ中心から離れるほどに光強度は弱くなる。センサ中心から離れた領域では、回折光ノイズ成分、すなわち、隣接画素への混色ノイズ成分が多い。そこで、画素間遮光部４７付近についてはモスアイ構造を形成しないことで、光散乱を抑制することができ、ノイズを抑制することができる。反射防止部４８のモスアイ配置領域L1は、画素サイズ、オンチップレンズ曲率、画素２の総厚などの上層構造の違いによっても変化はあるが、オンチップレンズ５２は、通常、センサ領域の中心８割の領域にスポット集光させるため、画素領域L4に対しておおよそ８割となる領域であることが望ましい。
　また、モスアイ構造の凸部（紡錘形状）の大きさは、色毎に異なるように形成することができる。凸部の大きさとしては、高さ、配置面積（平面視において凸部が形成されている面積）、ピッチを定義することができる。
　凸部の高さは、入射光の波長が短いほど低くする。すなわち、Redの画素２の凸部の高さをｈR、Greenの画素２の凸部の高さをｈG、Blueの画素２の凸部の高さをｈBとすると、ｈR＞ｈG＞ｈBの大小関係が成立するように形成することができる。
　また、凸部の配置面積は、入射光の波長が短いほど小さくする。すなわち、Redの画素２の凸部の配置面積をｘR、Greenの画素２の凸部の配置面積をｘG、Blueの画素２の凸部の配置面積をｘBとすると、ｘR＞ｘG＞ｘBの大小関係が成立するように形成することができる。配置面積の一方向の幅は、図１０のモスアイ配置幅L1に相当する。
　凸部のピッチは、入射光の波長が短いほど低くする。すなわち、Redの画素２の凸部のピッチをｐR、Greenの画素２のピッチの高さをｐG、Blueの画素２の凸部のピッチをｐBとすると、ｐR＞ｐG＞ｐBの大小関係が成立するように形成することができる。
（画素間遮光部４７の溝幅L2）
　隣接画素に対して入射光の漏れ込みを防止し、全反射させるために必要な画素間遮光部４７の溝幅L2について検討する。
　画素間遮光部４７の溝幅L2は、入射光の波長λ＝600nm、半導体領域４１の屈折率n2を4.0、画素間遮光部４７の屈折率n1を1.5（ＳｉＯ2相当）、半導体領域４１から画素間遮光部４７への入射角θ＝60°とすると、40nm以上であれば良い。ただし、光学特性を満たすマージンと、プロセス埋め込み性の観点から、画素間遮光部４７の溝幅L2は、200nm以上とすることが望ましい。
（画素間遮光部４７の掘り込み量L3）
　画素間遮光部４７の掘り込み量L3について検討する。
　画素間遮光部４７の掘り込み量L3は大きいほど、混色を抑制する効果が高くなる。しかし、ある程度の掘り込み量を超えると、混色抑制度は飽和してくる。また、焦点位置と散乱強度には入射光波長依存がある。具体的には、波長が短いと、焦点位置が高く、散乱強度が強いので、浅い領域の混色が大きいため、掘り込み量は小さくてもよい。一方、波長が長いと、焦点位置が低く、散乱強度が弱いので、深い領域の混色が大きいため、掘り込み量は大きくしたい。以上より、画素間遮光部４７の掘り込み量L3は、入射光波長以上とすることが望ましい。例えば、Blueの画素２の掘り込み量L3は450nm以上、Greenの画素２の掘り込み量L3は550nm以上、Redの画素２の掘り込み量L3は650nm以上とすることが望ましい。
　上述した説明では、画素間遮光部４７は、導波路機能を最大限発揮し、かつ、センサ面積を減らさないために、異方性のドライエッチング処理を用いて、テーパのない掘り込み形状とすることとした。
　しかし、画素間遮光部４７とN型の半導体領域４２が十分離れており、画素間遮光部４７をテーパ形状で形成しても、フォトダイオードPDの面積に影響がない場合には、画素間遮光部４７の形状をテーパ形状としてもよい。例えば、画素間遮光部４７の屈折率n1＝1.5（ＳｉＯ2相当）、P型の半導体領域４１の屈折率n2＝4.0とすると、界面反射率は極めて高いため、画素間遮光部４７の形状を、０乃至３０°の範囲内で順テーパまたは逆テーパ形状とすることができる。
＜４．画素構造の変形例＞
　図１１乃至図２６を参照して、画素構造の複数のバリエーションについて説明する。図１１乃至図２６では、図２および図８に示したような断面構成例よりも簡略化して図示された画素構造を用いて説明を行い、それぞれの対応する構成要素であっても異なる符号が付されているものがある。
　図１１は、画素構造の第１のバリエーションを示す図である。
　まず、図１１を参照して、以下で説明する画素構造の各バリエーションで共通する基本的な構成について説明する。
　図１１に示すように、固体撮像装置１は、フォトダイオードPDを構成するN型の半導体領域４２が画素２ごとに形成された半導体基板１２に、反射防止膜１１１、透明絶縁膜４６、カラーフィルタ層５１、およびオンチップレンズ５２が積層されて構成される。
　反射防止膜１１１は、例えば、固定電荷膜および酸化膜が積層された積層構造とされ、例えば、ALD（Atomic Layer. Deposition）法による高誘電率（High-k）の絶縁薄膜を用いることができる。具体的には、酸化ハフニウム（ＨｆＯ2）や、酸化アルミニウム（Ａｌ2Ｏ3）、酸化チタン（ＴｉＯ2）、ＳＴＯ（Strontium Titan Oxide）などを用いることができる。図１１の例では、反射防止膜１１１は、酸化ハフニウム膜１１２、酸化アルミニウム膜１１３、および酸化シリコン膜１１４が積層されて構成されている。
　さらに、反射防止膜１１１に積層するように画素２の間に遮光膜４９が形成される。遮光膜４９は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、または窒化タングステン（ＷＮ）などの単層の金属膜が用いられる。または、遮光膜４９として、これらの金属の積層膜（例えば、チタンとタングステンの積層膜や、窒化チタンとタングステンの積層膜など）を用いてもよい。
　このように構成される固体撮像装置１において、画素構造の第１のバリエーションでは、半導体基板１２の受光面側界面における画素２どうしの間において反射防止部４８を形成しない所定幅の領域を設けることによって平坦部分５３が設けられる。上述したように、反射防止部４８は、モスアイ構造（微細な凹凸構造）を形成することによって設けられ、そのモスアイ構造を、画素２どうしの間の領域に形成せずに平坦な面を残すことによって、平坦部分５３が設けられる。このように、平坦部分５３を設ける画素構造とすることで、隣接する他の画素２の近傍となる所定幅の領域（画素分離領域）における回折光の発生を抑制し、混色の発生を防止することができる。
　つまり、半導体基板１２にモスアイ構造を形成した場合には、垂直入射光の回折が発生し、例えば、モスアイ構造のピッチが大きくなるのに従って回折光の成分が大きくなり、隣接する他の画素２に入射する光の割合が増加することが知られている。
　これに対し、固体撮像装置１では、隣接する他の画素２に回折光が漏れ易い、画素２どうしの間の所定幅の領域に平坦部分５３を設けることで、平坦部分５３では垂直入射光の回折が発生しないことより、混色の発生を防止することができる。
　図１２は、画素構造の第２のバリエーションを示す図である。
　図１２において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第２のバリエーションでは、半導体基板１２において画素２どうしの間を分離する画素分離部５４が形成される。
　画素分離部５４は、フォトダイオードPDを構成するN型の半導体領域４２の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜１１３を成膜し、さらに酸化シリコン膜１１４を成膜する際に絶縁物５５をトレンチに埋め込むことによって形成される。
　このような画素分離部５４を構成することにより、隣接する画素２どうしは、トレンチに埋め込まれた絶縁物５５によって電気的に分離される。これにより、半導体基板１２の内部において発生した電荷が、隣接する画素２に漏れることを防止することができる。
　そして、画素構造の第２のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
　図１３は、画素構造の第３のバリエーションを示す図である。
　図１３において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第３のバリエーションでは、半導体基板１２において画素２どうしの間を分離する画素分離部５４Ａが形成される。
　画素分離部５４Ａは、フォトダイオードPDを構成するN型の半導体領域４２の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜１１３を成膜して、酸化シリコン膜１１４を成膜する際に絶縁物５５をトレンチに埋め込み、さらに絶縁物５５の内側に遮光膜４９を成膜する際に遮光物５６を埋め込むことによって形成される。遮光物５６は、遮光性を備えた金属により、遮光膜４９と一体になるように形成される。
　このような画素分離部５４Ａを構成することにより、隣接する画素２どうしは、トレンチに埋め込まれた絶縁物５５によって電気的に分離されるとともに、遮光物５６によって光学的に分離される。これにより、半導体基板１２の内部において発生した電荷が、隣接する画素２に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素２に漏れることを防止することができる。
　そして、画素構造の第３のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
　図１４は、画素構造の第４のバリエーションを示す図である。
　図１４において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第４のバリエーションでは、半導体基板１２において画素２どうしの間を分離する画素分離部５４Ｂが形成される。
　画素分離部５４Ｂは、フォトダイオードPDを構成するN型の半導体領域４２の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜１１３を成膜して、酸化シリコン膜１１４を成膜する際に絶縁物５５をトレンチに埋め込み、さらに遮光物５６をトレンチに埋め込むことによって形成される。なお、画素分離部５４Ｂでは、遮光膜４９が平坦部分５３に設けられない構成となっている。
　このような画素分離部５４Ｂを構成することにより、隣接する画素２どうしは、トレンチに埋め込まれた絶縁物５５によって電気的に分離されるとともに、遮光物５６によって光学的に分離される。これにより、半導体基板１２の内部において発生した電荷が、隣接する画素２に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素２に漏れることを防止することができる。
　そして、画素構造の第４のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
　図１５は、画素構造の第５のバリエーションを示す図である。
　図１５において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第５のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されている。
　即ち、図１５に示すように、反射防止部４８Ａは、例えば、図１１に示した反射防止部４８と比較して、画素２の周囲部分において、つまり、隣接する他の画素２と近傍となる部分において、モスアイ構造を構成する凹凸の深さが浅く形成されている。
　このように、画素２の周囲部分における凹凸構造の深さを浅く形成することによって、その周辺部分での回折光の発生を抑制することができる。そして、画素構造の第５のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
　図１６は、画素構造の第６のバリエーションを示す図である。
　図１６において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第６のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺部分において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部５４が形成されている。
　このような反射防止部４８Ａを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４により、隣接する画素２どうしを電気的に分離することができる。そして、画素構造の第６のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
　図１７は、画素構造の第７のバリエーションを示す図である。
　図１７において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第７のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部５４Ａが形成されている。
　このような反射防止部４８Ａを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ａにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第７のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
　図１８は、画素構造の第８のバリエーションを示す図である。
　図１８において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第８のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部５４Ｂが形成されている。
　このような反射防止部４８Ａを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ｂにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第８のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
　図１９は、画素構造の第９のバリエーションを示す図である。
　図１９において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第９のバリエーションでは、反射防止部４８Ｂが、例えば、図１１の反射防止部４８よりも狭い領域に形成されている。
　即ち、図１９に示すように、反射防止部４８Ｂは、例えば、図１１に示した反射防止部４８と比較して、画素２の周囲部分において、つまり、隣接する他の画素２と近傍となる部分において、モスアイ構造を形成する領域が削減されている。これにより、平坦部分５３Ａが、図１１の平坦部分５３よりも広く形成される。
　このように、画素２の周囲部分においてモスアイ構造を形成せずに平坦部分５３Ａを広く設けることで、その周辺部分での回折光の発生を抑制することができる。これにより、画素構造の第９のバリエーションにおいても、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
　図２０は、画素構造の第１０のバリエーションを示す図である。
　図２０において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第１０のバリエーションでは、反射防止部４８Ｂが形成される領域が狭くなっているとともに、画素分離部５４が形成されている。
　このような反射防止部４８Ｂを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４により、隣接する画素２どうしを電気的に分離することができる。そして、画素構造の第１０のバリエーションにおいても、平坦部分５３Ａを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
　図２１は、画素構造の第１１のバリエーションを示す図である。
　図２１において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第１１のバリエーションでは、反射防止部４８Ｂが形成される領域が狭くなっているとともに、画素分離部５４Ａが形成されている。
　このような反射防止部４８Ｂを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ａにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第２１のバリエーションにおいても、平坦部分５３Ａを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
　図２２は、画素構造の第１２のバリエーションを示す図である。
　図２２において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第１２のバリエーションでは、反射防止部４８Ｂが形成される領域が狭くなっているとともに、画素分離部５４Ｂが形成されている。
　このような反射防止部４８Ｂを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ｂにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第２１のバリエーションにおいても、平坦部分５３Ａを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
　図２３は、画素構造の第１３のバリエーションを示す図である。
　図２３において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第１３のバリエーションでは、像面位相差ＡＦ（Auto Focus：オートフォーカス）に利用される位相差用画素２Ａが設けられており、位相差用画素２Ａには、反射防止部４８が設けられない構成とされている。位相差用画素２Ａは、像面における位相差を利用したオートフォーカスの制御に利用される信号を出力し、反射防止部４８が設けられないことにより、受光面側界面は平坦面に形成される。
　図２３に示すように、像面位相差ＡＦに利用される位相差用画素２Ａでは、開口の略半分を遮光するように遮光膜４９Ａが形成されている。例えば、右側半分が遮光された位相差用画素２Ａと左側半分が遮光された位相差用画素２Ａとのペアで位相差の測定に用いられ、位相差用画素２Ａから出力される信号は、画像の構築には利用されない。
　そして、このような像面位相差ＡＦに利用される位相差用画素２Ａを有する画素構造の第１３のバリエーションにおいても、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
　図２４は、画素構造の第１４のバリエーションを示す図である。
　図２４において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第１４のバリエーションでは、像面位相差ＡＦに利用される位相差用画素２Ａには反射防止部４８が設けられない構成とされているとともに、画素分離部５４が形成されている。
　そして、画素構造の第１４のバリエーションにおいても、画素分離部５４により、隣接する画素２どうしを電気的に分離することができるとともに、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
　図２５は、画素構造の第１５のバリエーションを示す図である。
　図２５において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第１５のバリエーションでは、像面位相差ＡＦに利用される位相差用画素２Ａには反射防止部４８が設けられない構成とされているとともに、画素分離部５４Ａが形成されている。
　そして、画素構造の第１５のバリエーションにおいても、画素分離部５４Ａにより、隣接する画素２どうしを電気的および光学的に分離することができるとともに、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
　図２６は、画素構造の第１６のバリエーションを示す図である。
　図２６において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。そして、画素構造の第１６のバリエーションでは、像面位相差ＡＦに利用される位相差用画素２Ａには反射防止部４８が設けられない構成とされているとともに、画素分離部５４Ｂが形成されている。
　そして、画素構造の第１６のバリエーションにおいても、画素分離部５４Ｂにより、隣接する画素２どうしを電気的および光学的に分離することができるとともに、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
＜５．電子機器への適用例＞
　本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
　図２７は、本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
　図２７の撮像装置２００は、レンズ群などからなる光学部２０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）２０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路２０３を備える。また、撮像装置２００は、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７、および電源部２０８も備える。DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７および電源部２０８は、バスライン２０９を介して相互に接続されている。
　光学部２０１は、被写体からの入射光（像光）を取り込んで固体撮像装置２０２の撮像面上に結像する。固体撮像装置２０２は、光学部２０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置２０２として、図１の固体撮像装置１、即ち、混色悪化を抑制しつつ、感度を向上させた固体撮像装置を用いることができる。
　表示部２０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置２０２で撮像された動画または静止画を表示する。記録部２０６は、固体撮像装置２０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２０７は、ユーザによる操作の下に、撮像装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６および操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、固体撮像装置２０２として、上述した固体撮像装置１を用いることで、混色悪化を抑制しつつ、感度を向上させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置２００においても、撮像画像の高画質化を図ることができる。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本開示は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
　また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　なお、本開示は以下のような構成も取ることができる。
（１）
　２次元配置された各画素の光電変換領域の受光面側界面に設けられたモスアイ構造の反射防止部と、
　前記反射防止部の界面以下に設けられた入射光を遮光する画素間遮光部と
　を備える固体撮像装置。
（２）
　前記光電変換領域は半導体領域であり、
　前記画素間遮光部は、画素境界の前記半導体領域を深さ方向に掘り込んだトレンチ構造を有する
　前記（１）に記載の固体撮像装置。
（３）
　前記画素間遮光部は、深さ方向に掘り込んだ前記半導体領域に透明絶縁膜を充填して形成されている
　前記（２）に記載の固体撮像装置。
（４）
　前記画素間遮光部は、深さ方向に掘り込んだ前記半導体領域に透明絶縁膜とメタル材料を充填して形成されている
　前記（２）または（３）に記載の固体撮像装置。
（５）
　前記半導体領域と前記透明絶縁膜との間にピニング層が積層されている
　前記（３）または（４）に記載の固体撮像装置。
（６）
　前記半導体領域と前記透明絶縁膜との間にピニング層と反射防止膜が積層されている
　前記（３）または（４）に記載の固体撮像装置。
（７）
　前記反射防止部は、画素領域に対して所定の割合の領域で画素中心部に形成されている
　前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
　前記反射防止部は、画素領域に対して８割の領域で画素中心部に形成されている
　前記（７）に記載の固体撮像装置。
（９）
　前記画素間遮光部の溝幅は、40nm以上である
　前記（１）乃至（８）のいずれかに記載の固体撮像装置。
（１０）
　前記画素間遮光部の深さ方向の掘り込み量は、入射光波長以上である
　前記（１）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
　前記受光面側界面における前記画素どうしの間において、前記反射防止部となる前記モスアイ構造を形成しない所定幅の領域を設けることによって平坦部分が設けられる
　前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
　前記平坦部分において前記半導体領域を深さ方向に掘り込んだトレンチに絶縁物を埋め込むことにより、隣接する前記画素の前記光電変換領域どうしの間を分離する画素分離部が設けられる
　前記（１１）に記載の固体撮像装置。
（１３）
　前記画素分離部のトレンチには、前記絶縁物の内側に遮光性を備えた遮光物が埋め込まれる
　前記（１２）に記載の固体撮像装置。
（１４）
　像面における位相差を利用したオートフォーカスの制御に利用される信号を出力する位相差用画素をさらに備え、
　前記位相差用画素における前記受光面側界面は平坦面に形成される
　前記（１）乃至（１３）のいずれかに記載の固体撮像装置。
（１５）
　２次元配置される各画素の光電変換領域の受光面側界面にモスアイ構造の反射防止部を形成するとともに、前記反射防止部の界面以下に入射光を遮光する画素間遮光部を形成する
　固体撮像装置の製造方法。
（１６）
　２次元配置された各画素の光電変換領域の受光面側界面に設けられたモスアイ構造の反射防止部と、
　前記反射防止部の界面以下に設けられた入射光を遮光する画素間遮光部と
　を備える固体撮像装置
　を備える電子機器。
　１　固体撮像装置，　２　画素，　３　画素アレイ部，　１２　半導体基板，　４１，４２　半導体領域，　４５　ピニング層，　４６　透明絶縁膜，　４７　画素間遮光部，　４８　反射防止部，　４９　遮光膜，　５０　平坦化膜，　５１　カラーフィルタ層，　５２　オンチップレンズ，　１０１　メタル遮光部，　２００　撮像装置，　２０２　固体撮像装置

Claims (16)

  1. 　２次元配置された各画素の光電変換領域の受光面側界面に設けられたモスアイ構造の反射防止部と、
    　前記反射防止部の界面以下に設けられた入射光を遮光する画素間遮光部と
    　を備える固体撮像装置。
  2. 　前記光電変換領域は半導体領域であり、
    　前記画素間遮光部は、画素境界の前記半導体領域を深さ方向に掘り込んだトレンチ構造を有する
    　請求項１に記載の固体撮像装置。
  3. 　前記画素間遮光部は、深さ方向に掘り込んだ前記半導体領域に透明絶縁膜を充填して形成されている
    　請求項２に記載の固体撮像装置。
  4. 　前記画素間遮光部は、深さ方向に掘り込んだ前記半導体領域に透明絶縁膜とメタル材料を充填して形成されている
    　請求項２に記載の固体撮像装置。
  5. 　前記半導体領域と前記透明絶縁膜との間にピニング層が積層されている
    　請求項３に記載の固体撮像装置。
  6. 　前記半導体領域と前記透明絶縁膜との間にピニング層と反射防止膜が積層されている
    　請求項３に記載の固体撮像装置。
  7. 　前記反射防止部は、画素領域に対して所定の割合の領域で画素中心部に形成されている
    　請求項１に記載の固体撮像装置。
  8. 　前記反射防止部は、画素領域に対して８割の領域で画素中心部に形成されている
    　請求項７に記載の固体撮像装置。
  9. 　前記画素間遮光部の溝幅は、40nm以上である
    　請求項１に記載の固体撮像装置。
  10. 　前記画素間遮光部の深さ方向の掘り込み量は、入射光波長以上である
    　請求項１に記載の固体撮像装置。
  11. 　前記受光面側界面における前記画素どうしの間において、前記反射防止部となる前記モスアイ構造を形成しない所定幅の領域を設けることによって平坦部分が設けられる
    　請求項１に記載の固体撮像装置。
  12. 　前記平坦部分において前記半導体領域を深さ方向に掘り込んだトレンチに絶縁物を埋め込むことにより、隣接する前記画素の前記光電変換領域どうしの間を分離する画素分離部が設けられる
    　請求項１１に記載の固体撮像装置。
  13. 　前記画素分離部のトレンチには、前記絶縁物の内側に遮光性を備えた遮光物が埋め込まれる
    　請求項１２に記載の固体撮像装置。
  14. 　像面における位相差を利用したオートフォーカスの制御に利用される信号を出力する位相差用画素をさらに備え、
    　前記位相差用画素における前記受光面側界面は平坦面に形成される
    　請求項１１に記載の固体撮像装置。
  15. 　２次元配置される各画素の光電変換領域の受光面側界面にモスアイ構造の反射防止部を形成するとともに、前記反射防止部の界面以下に入射光を遮光する画素間遮光部を形成する
    　固体撮像装置の製造方法。
  16. 　２次元配置された各画素の光電変換領域の受光面側界面に設けられたモスアイ構造の反射防止部と、
    　前記反射防止部の界面以下に設けられた入射光を遮光する画素間遮光部と
    　を備える固体撮像装置
    　を備える電子機器。
PCT/JP2014/066400 2013-07-03 2014-06-20 固体撮像装置およびその製造方法、並びに電子機器 WO2015001987A1 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
KR1020207032415A KR102506009B1 (ko) 2013-07-03 2014-06-20 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
CN201810298758.6A CN108549121B (zh) 2013-07-03 2014-06-20 固态成像器件、固态成像器件的制造方法及电子装置
KR1020207000552A KR102179733B1 (ko) 2013-07-03 2014-06-20 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
CN201480028257.6A CN105229790A (zh) 2013-07-03 2014-06-20 固态成像器件、固态成像器件的制造方法及电子装置
KR1020157032810A KR102297001B1 (ko) 2013-07-03 2014-06-20 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
KR1020207017152A KR102425588B1 (ko) 2013-07-03 2014-06-20 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
US14/891,947 US9819846B2 (en) 2013-07-03 2014-06-20 Solid-state imaging device having a moth-eye structure and light blocking portions, method for manufacturing the same, and electronic apparatus
US15/720,993 US10044918B2 (en) 2013-07-03 2017-09-29 Solid-state imaging device having an anti-reflection feature and method for manufacturing the same
US16/040,145 US10326920B2 (en) 2013-07-03 2018-07-19 Solid-state imaging device and method for manufacturing the same, and electronic apparatus
US16/251,531 US10771664B2 (en) 2013-07-03 2019-01-18 Solid-state imaging device with uneven structures and the method for manufacturing the same, and electronic apparatus
US16/251,559 US10412287B2 (en) 2013-07-03 2019-01-18 Solid-state imaging device and method for manufacturing electronic apparatus
US16/740,060 US10855893B2 (en) 2013-07-03 2020-01-10 Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
US16/885,734 US11076078B2 (en) 2013-07-03 2020-05-28 Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
US17/088,133 US11277578B2 (en) 2013-07-03 2020-11-03 Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
US17/585,109 US11570387B2 (en) 2013-07-03 2022-01-26 Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013139830 2013-07-03
JP2013-139830 2013-07-03
JP2014104167A JP6303803B2 (ja) 2013-07-03 2014-05-20 固体撮像装置およびその製造方法
JP2014-104167 2014-05-20

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/891,947 A-371-Of-International US9819846B2 (en) 2013-07-03 2014-06-20 Solid-state imaging device having a moth-eye structure and light blocking portions, method for manufacturing the same, and electronic apparatus
US15/720,993 Continuation US10044918B2 (en) 2013-07-03 2017-09-29 Solid-state imaging device having an anti-reflection feature and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2015001987A1 true WO2015001987A1 (ja) 2015-01-08

Family

ID=52143565

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/066400 WO2015001987A1 (ja) 2013-07-03 2014-06-20 固体撮像装置およびその製造方法、並びに電子機器

Country Status (5)

Country Link
US (9) US9819846B2 (ja)
JP (1) JP6303803B2 (ja)
KR (4) KR102297001B1 (ja)
CN (8) CN105229790A (ja)
WO (1) WO2015001987A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292665A (zh) * 2015-12-11 2018-07-17 索尼半导体解决方案公司 固态图像拾取元件、图像拾取装置以及制造固态图像拾取元件的方法
EP3407386A4 (en) * 2016-01-21 2019-03-20 Sony Corporation PICTURE ELEMENT AND ELECTRONIC DEVICE
WO2020090244A1 (ja) * 2018-10-31 2020-05-07 浜松ホトニクス株式会社 固体撮像装置
US10692910B2 (en) 2016-03-15 2020-06-23 Sony Corporation Solid-state imaging element and electronic device
US10910504B2 (en) 2015-12-07 2021-02-02 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for manufacturing solid-state imaging element
WO2021079572A1 (en) 2019-10-24 2021-04-29 Sony Semiconductor Solutions Corporation Imaging device
WO2021153030A1 (ja) * 2020-01-29 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
WO2021261093A1 (ja) * 2020-06-24 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2022019111A1 (ja) * 2020-07-21 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2022163405A1 (ja) * 2021-01-26 2022-08-04 国立大学法人静岡大学 固体撮像装置及び固体撮像装置の製造方法
WO2022209249A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2022219964A1 (ja) * 2021-04-15 2022-10-20 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
US11508768B2 (en) 2018-01-11 2022-11-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
WO2023095491A1 (ja) * 2021-11-29 2023-06-01 ソニーセミコンダクタソリューションズ株式会社 受光素子及び電子機器

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
US9653507B2 (en) * 2014-06-25 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation shrinkage method for enhanced device performance
US10008530B2 (en) * 2015-01-30 2018-06-26 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
JP7023109B2 (ja) * 2015-06-05 2022-02-21 ソニーグループ株式会社 固体撮像装置
KR20160149847A (ko) 2015-06-19 2016-12-28 삼성전자주식회사 반사 방지 필름, 그 필름을 포함한 전자 장치, 및 그 필름의 제조방법과 제조장치
US10830913B2 (en) * 2015-10-14 2020-11-10 Shenzhen Xpectvision Technology Co., Ltd. X-ray detectors capable of limiting diffusion of charge carriers
US9917121B2 (en) * 2016-03-24 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. BSI image sensor and method of forming same
CN105826471B (zh) * 2016-03-24 2018-02-27 吉林大学 一种双仿生陷光兼具等离子体表面共振效应的聚合物太阳能电池及其制备方法
US10998357B2 (en) * 2016-03-29 2021-05-04 Sony Corporation Solid-state imaging device having pixels with high and low sensitivity photoelectric conversion units, and electronic device including the same
JP7125345B2 (ja) * 2016-07-06 2022-08-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
JPWO2018030213A1 (ja) * 2016-08-09 2019-06-13 ソニー株式会社 固体撮像素子、固体撮像素子の瞳補正方法、撮像装置及び情報処理装置
FR3056333B1 (fr) * 2016-09-22 2018-10-19 Stmicroelectronics (Crolles 2) Sas Capteur d'images a efficacite quantique amelioree pour les rayonnements infrarouges
WO2018092632A1 (ja) * 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法
US9986192B1 (en) * 2016-11-28 2018-05-29 Omnivision Technologies, Inc. Through-semiconductor and through-dielectric isolation structure
KR20180077393A (ko) * 2016-12-28 2018-07-09 삼성전자주식회사 광센서
KR102667265B1 (ko) 2017-01-03 2024-05-21 삼성전자주식회사 나노안테나를 포함하는 이미지 센서
EP3576152B1 (en) 2017-01-30 2021-12-29 Sony Semiconductor Solutions Corporation Solid-state image-capture element and electronic device
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
KR102566061B1 (ko) * 2017-03-22 2023-08-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 신호 처리 장치
WO2018180116A1 (ja) * 2017-03-29 2018-10-04 富士フイルム株式会社 構造体および光センサ
JP7316764B2 (ja) 2017-05-29 2023-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
DE102017120499A1 (de) * 2017-05-29 2018-11-29 Friedrich-Schiller-Universität Jena Strahlungsdetektierendes Halbleiterbauelement
KR102432861B1 (ko) * 2017-06-15 2022-08-16 삼성전자주식회사 거리 측정을 위한 이미지 센서
JP6884647B2 (ja) 2017-06-19 2021-06-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US10211244B2 (en) * 2017-06-30 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with reflective structure and method for forming the same
JP2019012968A (ja) 2017-06-30 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR20190012812A (ko) * 2017-07-28 2019-02-11 에스케이하이닉스 주식회사 위상차 검출 픽셀을 구비한 이미지 센서
US10319768B2 (en) 2017-08-28 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor scheme for optical and electrical improvement
JP7316340B2 (ja) * 2017-09-01 2023-07-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP6971722B2 (ja) 2017-09-01 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US10312280B2 (en) * 2017-09-28 2019-06-04 Semiconductor Components Industries, Llc Image sensors with diffractive lenses for stray light control
DE102018106270A1 (de) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co. Ltd. Bildsensor mit einer oberflächenstruktur mit verbesserter quantenausbeute
US10283543B2 (en) 2017-09-28 2019-05-07 Semiconductor Components Industries, Llc Image sensors with diffractive lenses
US10510794B2 (en) 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
KR102667054B1 (ko) * 2017-11-07 2024-05-20 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 제조 방법 및 전자 기기
WO2019093149A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
KR20190054380A (ko) 2017-11-13 2019-05-22 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
US10461109B2 (en) * 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
KR20190070485A (ko) * 2017-12-13 2019-06-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102489337B1 (ko) 2018-01-17 2023-01-19 삼성디스플레이 주식회사 디스플레이 장치
JP2021168316A (ja) 2018-07-13 2021-10-21 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器
JP7362198B2 (ja) * 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
KR102593949B1 (ko) * 2018-07-25 2023-10-27 삼성전자주식회사 이미지 센서
US11211419B2 (en) * 2018-08-15 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Composite bsi structure and method of manufacturing the same
KR102309358B1 (ko) * 2018-08-15 2021-10-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 복합 bsi 구조물 및 그 제조 방법
KR102553314B1 (ko) * 2018-08-29 2023-07-10 삼성전자주식회사 이미지 센서
KR20200027123A (ko) * 2018-09-03 2020-03-12 삼성전자주식회사 이미지 센서
KR102662144B1 (ko) * 2018-09-07 2024-05-07 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP7182968B2 (ja) 2018-09-12 2022-12-05 キヤノン株式会社 光電変換装置および機器
US11676980B2 (en) * 2018-10-31 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and method of making
JP2020085666A (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 生体由来物質検出用チップ、生体由来物質検出装置及び生体由来物質検出システム
CN109801934A (zh) * 2018-12-13 2019-05-24 深圳市灵明光子科技有限公司 一种图像传感单元及其制作方法、图像传感器
KR102386104B1 (ko) * 2018-12-21 2022-04-13 삼성전자주식회사 후면조사형 이미지 센서 및 이를 포함하는 전자 기기
KR102634950B1 (ko) 2019-01-11 2024-02-07 삼성전자주식회사 이미지 센서
JP2020174157A (ja) * 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2020174158A (ja) * 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2022108744A (ja) * 2019-05-20 2022-07-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
FI20195457A1 (en) * 2019-05-31 2020-12-01 Elfys Oy Radiation sensor element and method
JP6835920B2 (ja) * 2019-08-23 2021-02-24 浜松ホトニクス株式会社 光検出装置
JP2021061330A (ja) * 2019-10-07 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
WO2021100509A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器
EP4084090A4 (en) * 2019-12-25 2023-01-18 Sony Semiconductor Solutions Corporation LIGHT RECEIVING ELEMENT AND LIGHT RECEIVING DEVICE
US11309347B2 (en) 2020-02-11 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit photodetector
JP2021141262A (ja) * 2020-03-06 2021-09-16 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
US20210366954A1 (en) * 2020-05-22 2021-11-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
KR20210147136A (ko) * 2020-05-27 2021-12-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11923392B2 (en) * 2021-01-04 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced design for image sensing technology
US11756978B2 (en) * 2021-02-24 2023-09-12 Meta Platforms Technologies, Llc Multi-spectral image sensor
KR20240026131A (ko) 2021-06-30 2024-02-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 전자 기기
WO2023013420A1 (ja) * 2021-08-03 2023-02-09 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023248388A1 (ja) * 2022-06-22 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
CN116779630B (zh) * 2023-08-22 2023-11-28 合肥晶合集成电路股份有限公司 一种图像传感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169530A (ja) * 2011-02-16 2012-09-06 Sony Corp 固体撮像装置、および、その製造方法、電子機器
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2012178457A (ja) * 2011-02-25 2012-09-13 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2013033864A (ja) * 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104418A (ja) * 1992-09-18 1994-04-15 Canon Inc 固体撮像素子
JPH07255013A (ja) * 1994-01-31 1995-10-03 Sony Corp 固体撮像装置
JP3717104B2 (ja) * 2000-05-30 2005-11-16 シャープ株式会社 回路内蔵受光素子
JP2003249639A (ja) * 2002-02-22 2003-09-05 Sony Corp 光電変換装置およびその製造方法ならびに固体撮像装置ならびにその製造方法
JP4087620B2 (ja) * 2002-03-01 2008-05-21 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2004228407A (ja) * 2003-01-24 2004-08-12 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP4442157B2 (ja) * 2003-08-20 2010-03-31 ソニー株式会社 光電変換装置及び固体撮像装置
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US7582931B2 (en) * 2004-06-04 2009-09-01 Samsung Electronics Co., Ltd. Recessed gate electrodes having covered layer interfaces and methods of forming the same
DE102004036469A1 (de) * 2004-07-28 2006-02-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kameramodul, hierauf basierendes Array und Verfahren zu dessen Herstellung
US7078779B2 (en) * 2004-10-15 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd Enhanced color image sensor device and method of making the same
JP2006147991A (ja) * 2004-11-24 2006-06-08 Canon Inc 固体撮像素子及びそれを有する光学機器
KR100653848B1 (ko) * 2005-09-13 2006-12-05 (주)한비젼 3차원 적층형 이미지 센서 및 그의 제조방법
KR100768200B1 (ko) * 2006-02-01 2007-10-17 삼성에스디아이 주식회사 광학 필터 및 이를 채용한 플라즈마 디스플레이 패널
JP2007266380A (ja) * 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd 半導体撮像装置およびその製造方法
JP2008066702A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 固体撮像素子及びカメラ
TWI479887B (zh) * 2007-05-24 2015-04-01 Sony Corp 背向照明固態成像裝置及照相機
US8958070B2 (en) * 2007-05-29 2015-02-17 OptoTrace (SuZhou) Technologies, Inc. Multi-layer variable micro structure for sensing substance
KR100997328B1 (ko) * 2007-12-27 2010-11-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
US8357984B2 (en) * 2008-02-08 2013-01-22 Omnivision Technologies, Inc. Image sensor with low electrical cross-talk
JP2009218357A (ja) * 2008-03-10 2009-09-24 Panasonic Corp 固体撮像素子
US8003428B2 (en) * 2008-03-27 2011-08-23 International Business Machines Corporation Method of forming an inverted lens in a semiconductor structure
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
US8222710B2 (en) * 2008-06-13 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor structure for optical performance enhancement
JP5444899B2 (ja) * 2008-09-10 2014-03-19 ソニー株式会社 固体撮像装置の製造方法、および固体撮像装置の製造基板
JP5616009B2 (ja) * 2008-09-22 2014-10-29 アズビル株式会社 反射型光電センサおよび物体検出方法
US20110254440A1 (en) * 2009-01-07 2011-10-20 Kiyoshi Minoura Organic electroluminescence display device and method for producing the same
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5262823B2 (ja) * 2009-02-23 2013-08-14 ソニー株式会社 固体撮像装置および電子機器
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
TWI425643B (zh) * 2009-03-31 2014-02-01 Sony Corp 固態攝像裝置及其製造方法、攝像裝置和抗反射結構之製造方法
JP2010272612A (ja) 2009-05-20 2010-12-02 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP5409087B2 (ja) * 2009-04-10 2014-02-05 キヤノン株式会社 固体撮像素子
JP2011029277A (ja) * 2009-07-22 2011-02-10 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
JP2011071482A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP5569153B2 (ja) * 2009-09-02 2014-08-13 ソニー株式会社 固体撮像装置およびその製造方法
KR101680899B1 (ko) * 2009-09-02 2016-11-29 소니 주식회사 고체 촬상 장치 및 그 제조 방법
KR101084940B1 (ko) * 2009-09-28 2011-11-17 삼성전기주식회사 실리콘 광전자 증배관
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
WO2011071052A1 (ja) * 2009-12-07 2011-06-16 旭硝子株式会社 光学部材、近赤外線カットフィルタ、固体撮像素子、撮像装置用レンズ、およびそれらを用いた撮像・表示装置
CN102652366A (zh) * 2009-12-15 2012-08-29 索尼公司 光电转换器件及光电转换器件的制造方法
JP5430387B2 (ja) * 2009-12-22 2014-02-26 キヤノン株式会社 固体撮像装置及び固体撮像装置の製造方法
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
KR101014155B1 (ko) * 2010-03-10 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5663925B2 (ja) * 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5641287B2 (ja) * 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
CN102293052B (zh) * 2010-03-31 2015-04-15 松下电器产业株式会社 显示面板装置以及显示面板装置的制造方法
JP5651986B2 (ja) * 2010-04-02 2015-01-14 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器及びカメラモジュール
WO2011149451A1 (en) * 2010-05-24 2011-12-01 Omnivision Technologies, Inc. Dual-sided image sensor
US20120019695A1 (en) * 2010-07-26 2012-01-26 Omnivision Technologies, Inc. Image sensor having dark sidewalls between color filters to reduce optical crosstalk
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
WO2012042963A1 (ja) * 2010-09-29 2012-04-05 富士フイルム株式会社 固体撮像素子及び撮像装置
JP5857399B2 (ja) * 2010-11-12 2016-02-10 ソニー株式会社 固体撮像装置及び電子機器
JP2012156334A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5702625B2 (ja) * 2011-02-22 2015-04-15 ソニー株式会社 撮像素子、撮像素子の製造方法、画素設計方法および電子機器
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2012182377A (ja) * 2011-03-02 2012-09-20 Sony Corp 固体撮像装置
JP2012191136A (ja) * 2011-03-14 2012-10-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP2012204178A (ja) * 2011-03-25 2012-10-22 Sony Corp 光電変換素子および光電変換素子アレイおよびその製造方法ならびに電子機器
CN103492914B (zh) * 2011-04-28 2016-06-22 旭硝子株式会社 防反射层叠体
JP5881689B2 (ja) * 2011-05-25 2016-03-09 Ｄｏｗａエレクトロニクス株式会社 発光素子チップ及びその製造方法
KR101773168B1 (ko) * 2011-07-21 2017-09-12 삼성전자주식회사 위상차이 촬상 소자에 의한 초점 조절 장치 및 방법
JP2013041878A (ja) * 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP5999402B2 (ja) * 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP5864990B2 (ja) * 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
JP5662982B2 (ja) * 2011-10-28 2015-02-04 Hoya株式会社 反射防止膜および光学素子
JP2013115100A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 固体撮像装置
CN104067393B (zh) * 2012-01-23 2018-06-12 索尼公司 固态图像拾取装置及其制造方法、以及电子设备
US8686342B2 (en) * 2012-04-09 2014-04-01 Omnivision Technologies, Inc. Double-sided image sensor formed on a single semiconductor wafer die
KR20130117474A (ko) * 2012-04-18 2013-10-28 서울바이오시스 주식회사 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR101913704B1 (ko) * 2012-04-27 2018-11-01 삼성디스플레이 주식회사 평판 표시 장치, 유기 발광 표시 장치 및 평판 표시 장치의 제조 방법
JP6168331B2 (ja) * 2012-05-23 2017-07-26 ソニー株式会社 撮像素子、および撮像装置
TWI669809B (zh) * 2012-05-30 2019-08-21 日商新力股份有限公司 Imaging element, imaging device, manufacturing device and method
JP6003316B2 (ja) * 2012-07-12 2016-10-05 ソニー株式会社 固体撮像装置、電子機器
JP2014022448A (ja) * 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
TW201405792A (zh) * 2012-07-30 2014-02-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
JP6065448B2 (ja) * 2012-08-03 2017-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014041867A (ja) * 2012-08-21 2014-03-06 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
JP2014086538A (ja) * 2012-10-23 2014-05-12 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
US9252180B2 (en) * 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor
KR102056141B1 (ko) * 2013-02-25 2019-12-16 삼성전자주식회사 이미지 센서 및 이를 포함하는 컴퓨팅 시스템
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
KR20140112793A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP6130221B2 (ja) * 2013-05-24 2017-05-17 ソニー株式会社 固体撮像装置、および電子機器
US8921901B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
JP6303803B2 (ja) 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015032640A (ja) * 2013-07-31 2015-02-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
KR102104058B1 (ko) * 2013-09-27 2020-04-23 삼성전자 주식회사 반도체 소자 및 그 제조 방법
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置
JP2015216187A (ja) * 2014-05-09 2015-12-03 ソニー株式会社 固体撮像素子および電子機器
JP2015220313A (ja) * 2014-05-16 2015-12-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US20150362707A1 (en) * 2014-06-11 2015-12-17 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Optics with Built-In Anti-Reflective Sub-Wavelength Structures
JP6429525B2 (ja) * 2014-07-31 2018-11-28 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
KR102374109B1 (ko) * 2014-08-01 2022-03-14 삼성전자주식회사 크로스토크 특성을 개선하는 이미지 센서 및 그의 제조 방법
US9799699B2 (en) * 2014-09-24 2017-10-24 Omnivision Technologies, Inc. High near infrared sensitivity image sensor
CN107039468B (zh) * 2015-08-06 2020-10-23 联华电子股份有限公司 影像感测器及其制作方法
KR102476356B1 (ko) * 2015-10-07 2022-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN108369949B (zh) * 2015-12-07 2023-11-17 索尼半导体解决方案公司 固态成像元件、成像设备和用于制造固态成像元件的方法
JP2017108062A (ja) * 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
US10217741B2 (en) * 2016-08-03 2019-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure and method of forming same through two-step etching processes
KR102563588B1 (ko) * 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법
CN108630714B (zh) * 2017-03-22 2020-11-03 中芯国际集成电路制造(上海)有限公司 图像传感器及其形成方法、工作方法
TWI713716B (zh) * 2017-03-28 2020-12-21 聯華電子股份有限公司 極紫外線光罩及其製造方法
JP2018181910A (ja) * 2017-04-04 2018-11-15 浜松ホトニクス株式会社 光半導体装置の製造方法
US10304886B2 (en) * 2017-09-28 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169530A (ja) * 2011-02-16 2012-09-06 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2012178457A (ja) * 2011-02-25 2012-09-13 Sony Corp 固体撮像装置、および、その製造方法、電子機器
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013033864A (ja) * 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910504B2 (en) 2015-12-07 2021-02-02 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for manufacturing solid-state imaging element
KR20180093884A (ko) * 2015-12-11 2018-08-22 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제조 방법
CN108292665A (zh) * 2015-12-11 2018-07-17 索尼半导体解决方案公司 固态图像拾取元件、图像拾取装置以及制造固态图像拾取元件的方法
US11159751B2 (en) 2015-12-11 2021-10-26 Sony Semiconductor Solutions Corporation Solid-state image pickup element, image pickup device, and method of manufacturing solid-state image pickup element
US11310444B2 (en) 2015-12-11 2022-04-19 Sony Semiconductor Solutions Corporation Solid-state image pickup element, image pickup device, and method of manufacturing solid-state image pickup element
CN108292665B (zh) * 2015-12-11 2023-04-18 索尼半导体解决方案公司 固态图像拾取元件、图像拾取装置以及制造固态图像拾取元件的方法
KR102648932B1 (ko) * 2015-12-11 2024-03-19 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제조 방법
US10715751B2 (en) 2015-12-11 2020-07-14 Sony Corporation Solid-state image pickup element, image pickup device, and method of manufacturing solid-state image pickup element
US20190252424A1 (en) * 2016-01-21 2019-08-15 Sony Corporation Image pickup device and electronic apparatus
US10727261B2 (en) 2016-01-21 2020-07-28 Sony Corporation Image pickup device and electronic apparatus
US11094728B2 (en) 2016-01-21 2021-08-17 Sony Corporation Image pickup device and electronic apparatus
US12015039B2 (en) 2016-01-21 2024-06-18 Sony Group Corporation Image pickup device and electronic apparatus
EP3407386A4 (en) * 2016-01-21 2019-03-20 Sony Corporation PICTURE ELEMENT AND ELECTRONIC DEVICE
US10692910B2 (en) 2016-03-15 2020-06-23 Sony Corporation Solid-state imaging element and electronic device
US11508768B2 (en) 2018-01-11 2022-11-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JP2020072195A (ja) * 2018-10-31 2020-05-07 浜松ホトニクス株式会社 固体撮像装置
TWI828759B (zh) * 2018-10-31 2024-01-11 日商濱松赫德尼古斯股份有限公司 固態攝像裝置
JP7251946B2 (ja) 2018-10-31 2023-04-04 浜松ホトニクス株式会社 固体撮像装置
WO2020090244A1 (ja) * 2018-10-31 2020-05-07 浜松ホトニクス株式会社 固体撮像装置
KR20220087440A (ko) 2019-10-24 2022-06-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
DE112020005128T5 (de) 2019-10-24 2022-07-21 Sony Semiconductor Solutions Corporation Abbildungsvorrichtung
WO2021079572A1 (en) 2019-10-24 2021-04-29 Sony Semiconductor Solutions Corporation Imaging device
WO2021153030A1 (ja) * 2020-01-29 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
WO2021261093A1 (ja) * 2020-06-24 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2022019111A1 (ja) * 2020-07-21 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2022163405A1 (ja) * 2021-01-26 2022-08-04 国立大学法人静岡大学 固体撮像装置及び固体撮像装置の製造方法
WO2022209249A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2022219964A1 (ja) * 2021-04-15 2022-10-20 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
WO2023095491A1 (ja) * 2021-11-29 2023-06-01 ソニーセミコンダクタソリューションズ株式会社 受光素子及び電子機器

Also Published As

Publication number Publication date
KR102425588B1 (ko) 2022-07-28
US20200296263A1 (en) 2020-09-17
US20180027157A1 (en) 2018-01-25
CN111799289A (zh) 2020-10-20
US10771664B2 (en) 2020-09-08
CN108549121A (zh) 2018-09-18
CN111799284A (zh) 2020-10-20
US10326920B2 (en) 2019-06-18
KR102297001B1 (ko) 2021-09-02
US11076078B2 (en) 2021-07-27
US9819846B2 (en) 2017-11-14
CN108549121B (zh) 2022-09-16
US20210075942A1 (en) 2021-03-11
KR102506009B1 (ko) 2023-03-06
US20180324339A1 (en) 2018-11-08
US11277578B2 (en) 2022-03-15
JP2015029054A (ja) 2015-02-12
US10855893B2 (en) 2020-12-01
US20190174033A1 (en) 2019-06-06
KR20160029735A (ko) 2016-03-15
CN111276501A (zh) 2020-06-12
KR20200130507A (ko) 2020-11-18
CN110660819A (zh) 2020-01-07
CN111799288A (zh) 2020-10-20
US20200154011A1 (en) 2020-05-14
JP6303803B2 (ja) 2018-04-04
US10044918B2 (en) 2018-08-07
US11570387B2 (en) 2023-01-31
US20190174034A1 (en) 2019-06-06
US10412287B2 (en) 2019-09-10
CN105229790A (zh) 2016-01-06
US20220150429A1 (en) 2022-05-12
US20160112614A1 (en) 2016-04-21
KR102179733B1 (ko) 2020-11-17
KR20200074257A (ko) 2020-06-24
CN111799290A (zh) 2020-10-20
KR20200006185A (ko) 2020-01-17

Similar Documents

Publication Publication Date Title
US11570387B2 (en) Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
US10593720B2 (en) Solid state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2012156334A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP7290185B2 (ja) 光検出装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480028257.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14820093

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157032810

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14891947

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14820093

Country of ref document: EP

Kind code of ref document: A1