JP6884647B2 - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
JP6884647B2
JP6884647B2 JP2017119251A JP2017119251A JP6884647B2 JP 6884647 B2 JP6884647 B2 JP 6884647B2 JP 2017119251 A JP2017119251 A JP 2017119251A JP 2017119251 A JP2017119251 A JP 2017119251A JP 6884647 B2 JP6884647 B2 JP 6884647B2
Authority
JP
Japan
Prior art keywords
pixel
solid
image sensor
state image
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017119251A
Other languages
English (en)
Other versions
JP2019004090A (ja
Inventor
義治 工藤
義治 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017119251A priority Critical patent/JP6884647B2/ja
Priority to US16/610,683 priority patent/US11211412B2/en
Priority to PCT/JP2018/021440 priority patent/WO2018235584A1/en
Priority to CN201880031456.0A priority patent/CN110785849B/zh
Priority to KR1020197032949A priority patent/KR102611545B1/ko
Publication of JP2019004090A publication Critical patent/JP2019004090A/ja
Application granted granted Critical
Publication of JP6884647B2 publication Critical patent/JP6884647B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本技術は、固体撮像装置および電子機器に関し、特に、素子分離領域の底部で発生する暗電流を抑制することができることができるようにした固体撮像装置および電子機器に関する。
CMOSイメージセンサの画素構造では、フォトダイオードと読み出し動作に必要なトランジスタ群が同じ平面上にある構造が一般的である。しかしながら、この場合、画素が微細になるほどフォトダイオードの面積比率は下がるため、取扱い電荷量の確保が困難になる。
取扱い電荷量を増大させるには、フォトダイオードのPN接合の電界を強めるか、接合面積を拡大することが必要である。
接合電界を強めることは、同時に結晶欠陥や金属不純物などに起因する暗時リーク、すなわち白点欠陥の増大につながる。白点欠陥は電界の増大に対して指数関数的に変化するため、電界強化には限界がある。
接合面積を増大させた場合も、定常的な暗時リーク、すなわち暗電流の増大は面積比で発生するが、電界は抑制できるため、白点欠陥数を低減することは可能である。近年のイメージセンサプロセスにおいて暗電流は十分低くできていることから、白点欠陥を抑制できるほうが好ましい。
このような状況で、例えば特許文献１では、画素境界に深いトレンチを形成し、その側壁に濃いP型層を形成して電界をつけやすい構造が提案されている。この構造では、基板表面にはフォトダイオードを形成せずに、トレンチ側壁の接合で電荷蓄積が行われる。5um以下程度の画素寸法であれば基板表面にフォトダイオードを形成した場合と比較して、側壁の方が接合面積を大きくすることができる。このため同程度の蓄積電荷量で比較すれば、接合電界を下げることも可能である。
特開２０１５−１６２６０３号公報
接合面積の増大による電荷量増大は、上述したように暗電流の増大が懸念されるが、特許文献１では、側壁は濃いP型を形成する方法が提案されているので、暗電流は十分抑制できる可能性が高い。
しかしながら、フォトダイオードの上部に形成されるトランジスタの素子分離領域であるSTI底部の界面においては、P型濃度をあまり高くできないため、この領域で発生する暗電流の増大が懸念される。
本技術は、このような状況に鑑みてなされたものであり、素子分離領域の底部で発生する暗電流を抑制することができるようにするものである。
本技術の第１の側面の固体撮像装置は、半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、前記基板界面よりも深い位置に形成された電荷蓄積層と、前記半導体基板の深さ方向の前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層とを有する画素を備える。
本技術の第２の側面の電子機器は、半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、前記基板界面よりも深い位置に形成された電荷蓄積層と、前記半導体基板の深さ方向の前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層とを有する画素を有する固体撮像装置を備える。
本技術の第１および第２の側面においては、半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、前記基板界面よりも深い位置に形成された電荷蓄積層と、前記半導体基板の深さ方向の前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層とを有する画素が設けられる。
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１および第２の側面によれば、素子分離領域の底部で発生する暗電流を抑制することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示に係る技術を適用した固体撮像装置の概略構成を示す図である。 画素の回路構成例を示す図である。 第１の実施の形態の画素の垂直方向断面図である。 第１の実施の形態の画素の水平方向断面図である。 第１の実施の形態の画素構造の作用効果を説明する図である。 第１の実施の形態の画素構造の作用効果を説明する図である。 画素の平面図である。 画素のその他の平面構成例を示す平面図である。 画素のその他の平面構成例を示す平面図である。 画素のその他の平面構成例を示す平面図である。 第２の実施の形態の画素の垂直方向断面図である。 第３の実施の形態の画素の垂直方向断面図である。 第４の実施の形態の画素の垂直方向断面図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。 積層型の固体撮像装置23020の第１の構成例を示す断面図である。 積層型の固体撮像装置23020の第２の構成例を示す断面図である。 積層型の固体撮像装置23020の第３の構成例を示す断面図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 イメージセンサの使用例を説明する図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部および撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．画素の回路構成例
３．第１の実施の形態の画素構造
４．N型層９７AおよびN型層９７Bの作用効果
５．画素平面図
６．第２の実施の形態の画素構造
７．第３の実施の形態の画素構造
８．第４の実施の形態の画素構造
９．まとめ
１０．本開示に係る技術を適用し得る積層型の固体撮像装置の構成例
１１．電子機器への適用例
１２．イメージセンサの使用例
１３．体内情報取得システムへの応用例
１４．移動体への応用例
＜１．固体撮像装置の概略構成例＞
図１は、本開示に係る技術（本技術）を適用した固体撮像装置の概略構成を示している。
図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
画素２は、光電変換素子としてのフォトダイオード（以下、PDと称する。）と、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
また、画素２は、共有画素構造とすることもできる。この共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素構造では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜２．画素の回路構成例＞
図２は、画素２の回路構成例を示している。
画素２は、光電変換素子としてのPD４１、転送トランジスタ４２、FD(フローティングディフュージョン)４３、リセットトランジスタ４４、増幅トランジスタ４５、および選択トランジスタ４６を有する。
PD４１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。PD４１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ４２を介して、FD４３に接続されている。
転送トランジスタ４２は、転送信号TRXによりオンされたとき、PD４１で生成された電荷を読み出し、FD４３に転送する。
FD４３は、PD４１から読み出された電荷を保持する。リセットトランジスタ４４は、リセット信号RSTによりオンされたとき、FD４３に蓄積されている電荷がドレイン（定電圧源VDD）に排出されることで、FD４３の電位をリセットする。
増幅トランジスタ４５は、FD４３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ４５は、垂直信号線９を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD４３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ４５から選択トランジスタ４６を介してカラム信号処理回路５に出力される。
選択トランジスタ４６は、選択信号SELにより画素２が選択されたときオンされ、画素２の画素信号を、垂直信号線９を介してカラム信号処理回路５に出力する。転送信号TRX、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図１の画素駆動配線１０に対応する。
画素２は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
＜３．第１の実施の形態の画素構造＞
図３及び図４を参照して、固体撮像装置１の画素２の構造について説明する。
図３は、固体撮像装置１の１画素相当の垂直方向断面図である。
図４は、図３のＸ−Ｘ’線における水平方向断面図である。
なお、以下の説明では、N型（第１導電型）の半導体領域をN型層、P型（第２導電型）の半導体領域をP型層と記述して説明する。
図３において上側となる、半導体基板１２の表面側には、PD４１から電荷を読み出すための転送トランジスタ４２、FD４３、リセットトランジスタ４４などが形成されている。図３では、図示されていないが、半導体基板１２の表面側には、および、増幅トランジスタ４５、選択トランジスタ４６も形成されている。
一方、図３において下側となる半導体基板１２の裏面側には、隣接画素への光の漏れ出しを抑止する遮光膜６１や、入射光をPD４１に集光させるOCL（オンチップレンズ）６２が形成されている。遮光膜６１は、例えば、Ｗ（タングステン）等の金属材から成る。OCL６２は、平坦膜６３上に形成されている。
図３では、カラーフィルタが形成されていないが、OCL６２と平坦膜６３との間に、Red,Green、Blueなどのカラーフィルタが形成されてもよい。
従って、固体撮像装置１は、画素トランジスタが形成される半導体基板１２の表面側と反対側の裏面側（図３下側）から光が入射される裏面照射型のMOS型固体撮像装置である。
半導体基板１２の内部には、PD４１を構成するN型層７１が形成され、そのN型層７１を取り囲むように、画素境界にDTI(Deep Trench Isolation)７２が半導体基板１２を貫通して形成されている。DTI７２は、画素間を分離する画素間分離壁（画素間分離部）である。DTI７２（の充填材８２）の中心が、画素境界となる。
DTI７２は、外側の側壁膜８１と、その内側の充填材８２との２層構造で構成される。側壁膜８１は、例えば、SiO2膜やSiN膜で構成することができる。側壁膜８１の内側に埋め込まれる充填材８２には、ポリシリコン、ドーピングポリシリコン、Ｗ（タングステン）等の金属材を用いることができる。また、側壁膜８１には、HfO膜、TaO膜、AlO膜等の負の固定電荷を持つ固定電荷膜を採用してもよい。
N型層７１とDTI７２との間には、DTI７２側からN型層７１に向かって、順に、P型層７３とN型層７４が、DTI７２に沿って半導体基板１２の裏面側界面６０に接するまで形成されている。これにより、P型層７３とN型層７４のPN接合部分は強電界領域を形成し、発生された電荷が、N型層７１で保持される。N型層７１は、PD４１で発生した電荷（電子）を蓄積する電荷蓄積層である。
半導体基板１２の裏面側界面６０とN型層７１との間には、P型層７５が設けられている。
また、半導体基板１２の表面側には、転送トランジスタ４２が形成されている。転送トランジスタ４２は、ゲート電極４２Gが基板深さ方向にPwell領域（ウェル領域）９１を貫通してN型層７１まで掘り込まれたトレンチ（縦穴）構造の画素トランジスタである。
転送トランジスタ４２とリセットトランジスタ４４の間の表面側界面９０に配置されたN型層９２は、FD４３を構成し、リセットトランジスタ４４のFD４３と反対側に形成されたN型拡散層９３は、リセットトランジスタ４４のドレイン領域を構成する。N型拡散層９３は、高濃度のN型層である。
転送トランジスタ４２のFD４３側と反対側には、表面側界面９０に形成された画素トランジスタを分離する素子分離領域であるSTI(Shallow Trench Isolation)９４が形成され、リセットトランジスタ４４のドレイン領域を構成するN型拡散層９３の外側にも、素子分離領域であるSTI９５が形成されている。STI９４及び９５は、SiO2などの酸化膜からなる絶縁物で形成される。
また、半導体基板１２の表面側において、STI９４に隣接する領域に、高濃度のN型層であるN型拡散層９６Aが形成されている。N型拡散層９６Aには正の電圧が印加され、N型拡散層９６Aは、その下側（深さ方向）に形成されたN型層９７Aと接続されている。N型層９７Aは、N型拡散層９６Aの下側から、隣接するSTI９４の下側に水平方向へ延伸して形成されており、PD４１を構成するN型層７１とSTI９４との間に、Pwell領域９１を介して配置されている。
同様に、STI９５に隣接する領域に、高濃度のN型層であるN型拡散層９６Bが形成されている。N型拡散層９６Bには正の電圧が印加され、N型拡散層９６Bは、その下側（深さ方向）に形成されたN型層９７Bと接続されている。N型層９７Bは、N型拡散層９６Bの下側から、隣接するSTI９５及びリセットトランジスタ４４の下側に水平方向へ延伸して形成されており、PD４１を構成するN型層７１とSTI９４およびリセットトランジスタ４４との間に、Pwell領域９１を介して配置されている。
図３の例では、リセットトランジスタ４４と電荷蓄積層であるN型層７１との間にN型層９７Bが形成されているが、トレンチ構造を有する転送トランジスタ４２以外の図示されていない画素トランジスタ（増幅トランジスタ４５、選択トランジスタ４６）の下方にも、N型層９７AまたはN型層９７Bのどちらかが配置されている。
＜４．N型層９７AおよびN型層９７Bの作用効果＞
次に、N型層９７AおよびN型層９７Bの作用効果について説明する。
半導体基板１２の表面側界面９０に形成される画素トランジスタと、PD４１で発生した電荷を蓄積する電荷蓄積層であるN型層７１との間のPwell領域９１は、P型の不純物濃度をあまり高くすることができない。
Pwell領域９１の不純物濃度を上げるのが困難である理由は、STI９４及び９５のトレンチ形成直後にP型高濃度領域を形成すれば、素子分離形成後の熱処理で拡散してしまい、反対に、STI９４及び９５の熱処理後にP型のイオン注入を行うと注入エネルギーが高いことによりイオン注入時の拡がりで局所的に濃度の高い状態を作ることが難しいためである。STI９４及び９５の底部に濃いP型層を形成すると、画素トランジスタのソース領域またはドレイン領域のN型層との電界が強くなり、リーク電流が増大する。したがって、Pwell領域９１の不純物濃度を上げることは難しい。
仮に、図５に示されるように、Pwell領域９１内に、N型層９７AおよびN型層９７Bを形成しない場合、STI９４及び９５の底面で発生した電子が、電荷蓄積層であるN型層７１へ流入し、暗電流の増大をもたらす。
これに対して、固体撮像装置１の画素２のように、リセットトランジスタ４４等の画素トランジスタと電荷蓄積層であるN型層７１との間のPwell領域９１内に、N型層９７AおよびN型層９７Bを形成することにより、図６に示されるように、STI９４及び９５の底部で発生した電子を、N型層９７AおよびN型層９７Bから、正の電圧が印加されたN型拡散層９６Aおよび９６Bへ排出することができるので、電荷蓄積層であるN型層７１への流入を防止することができる。
したがって、画素トランジスタと電荷蓄積層であるN型層７１との間のPwell領域９１内に、電荷蓄積層と同じ導電型（N型）のN型層９７AおよびN型層９７Bを設けることにより、画素トランジスタを素子分離するSTI９４及び９５の底部で発生する暗電流を抑制することができる。
なお、上述した例では、画素２内に、STI９４及び９５の底部で発生する電子を排出するためのN型拡散層９６およびN型層９７を、N型拡散層９６Aおよび９６BとN型層９７Aおよび９７Bのそれぞれ２個設ける構成としたが、１つの領域で構成するようにしてもよい。
＜５．画素平面図＞
図７は、画素トランジスタが形成される半導体基板１２の表面側の画素２の平面図である。
図７においては、図３と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
STI９４及び９５の底部で発生する電子を排出するN型拡散層９６Aおよび９６Bは、図７に示されるように、画素トランジスタのソース領域およびドレイン領域とは別に独立して設けられている。
N型拡散層９６Aには、ドレイン端子９８Aから正の電圧が印加される。N型拡散層９６Bには、ドレイン端子９８Bから正の電圧が印加される。Pwell領域９１はGND（グランド）に接続されている。
なお、ドレイン端子９８Aおよび９８Bに印加される電圧は、Pwell領域９１の電位よりも高い電圧であればよく、定電圧源VDDでもよい。
（その他の平面構成例）
図７に示したように、暗電流成分の電子の排出先としてのN型拡散層９６（９６Aおよび９６B）を、画素トランジスタのソース領域またはドレイン領域とは独立して設けてもよいが、画素トランジスタのドレイン領域と共通化してもよい。
例えば、図８に示されるように、暗電流成分の電子の排出先としてのN型拡散層９６を、リセットトランジスタ４４のドレイン領域であるN型拡散層９３と共通化してもよい。N型拡散層９６としての機能を含むN型拡散層９３に定電圧源VDDを印加する端子が、図７におけるドレイン端子９８を兼用する。
また例えば、図９に示されるように、暗電流成分の電子の排出先としてのN型拡散層９６を、増幅トランジスタ４５のドレイン領域であるN型拡散層１０１と共通化してもよい。N型拡散層９６としての機能を含むN型拡散層１０１に定電圧源VDDを印加する端子が、図７におけるドレイン端子９８を兼用する。
図８および図９の例は、N型拡散層９６の機能を、固定電位（VDD）が常時印加される拡散層と共通化した例であったが、電位が変化する半導体領域と共通化してもよい。例えば、暗電流成分の電子の排出先としてのN型拡散層９６を、図１０に示されるように、増幅トランジスタ４５と選択トランジスタ４６との間のN型層１０２と共通化してもよい。このN型層１０２は、電荷蓄積時はリセットトランジスタ４４が常にオンとなっており、増幅トランジスタ４５に定電圧源VDDが印加されているので、ドレイン端子９８を設けることにより、暗電流成分の電子を排出することができる。画素信号読み出し時（電荷読み出し時）には、N型層１０２の電位は変化するが、読み出し期間の暗電流は問題とならないため、N型層１０２を、暗電流成分の電子を排出するN型層として使用することができる。
＜６．第２の実施の形態の画素構造＞
図１１は、画素２の第２の実施の形態としての画素構造を示す垂直方向断面図である。
図１１は、第１の実施の形態における図３の垂直方向断面図と対応し、図３と対応する部分については同一の符号を付してあるので、その説明は省略する。
図１１に示される第２の実施の形態では、図３においてPwell領域９１内に形成されたN型層９７Bが、N型層９７Cに置き換えられている。その他の構成は、第１の実施の形態と同様である。
第１の実施の形態では、トレンチ構造を有する転送トランジスタ４２以外の画素トランジスタの下方に、N型層９７（９７Aまたは９７B）が形成されていた。第１の実施の形態のように、Pwell領域９１を画素内全体にわたって上下に分断することは、電子流入を抑制する効果は高いものの、Pwell領域９１の抵抗を増し、電位固定を不安定にすることがある。特に画素トランジスタのウェル電位の不安定化は動作ノイズとなるため避けることが望ましい。
そこで、図１１に示した第２の実施の形態では、転送トランジスタ４２以外の画素トランジスタのゲート電極の下方については、N型層９７Cが設けられないように構成されている。これにより、画素トランジスタ直下のPwell領域９１の電位固定を強化することができ、動作の不安定化を回避しつつ、STI９４及び９５の底部で発生する暗電流を抑制することができる。
＜７．第３の実施の形態の画素構造＞
図１２は、画素２の第３の実施の形態としての画素構造を示す垂直方向断面図である。
図１２においても、上述した第１および第２の実施の形態と対応する部分については同一の符号を付してあり、その説明は省略する。
図１２に示される第３の実施の形態では、図３においてPwell領域９１内に形成されたN型層９７Aおよび９７Bが、N型層９７Dおよび９７Eに置き換えられている。その他の構成は、第１の実施の形態と同様である。
図３の第１の実施の形態では、STI９４及び９５と、電荷蓄積層であるN型層７１との間が、Pwell領域９１、N型層９７Aまたは９７B、および、Pwell領域９１の積層構造となっているため、半導体基板１２の表面側界面９０から電荷蓄積層であるN型層７１までの距離（厚み）が大きくなる。その結果、電荷蓄積層であるN型層７１からの電荷読み出しの経路長が長くなるため、電荷の転送に関しては悪化が懸念される。
これに対して、図１２の第３の実施の形態では、N型層９７Dおよび９７Eが、それぞれ、STI９４及び９５の底面と接続されるように、STI９４及び９５の直下に配置されている。換言すれば、第１の実施の形態におけるSTI９４または９５とN型層９７Aまたは９７Bとの間のPwell領域９１が省略されている。これにより、半導体基板１２の表面側界面９０から電荷蓄積層であるN型層７１までの距離（厚み）を短くすることができるので、電荷の転送の悪化を改善することができる。
STI９４および９５の底部のうち、隣りの画素トランジスタに近い端部については、電気的分離の関係上、N型層９７Dおよび９７Eを配置することは困難であるが、それ以外の大部分の底部についてはN型層で覆うことが可能であり、この領域で発生した暗電流成分の電子のPD側への流入を防止することができる。
＜８．第４の実施の形態の画素構造＞
図１３は、画素２の第４の実施の形態としての画素構造を示す垂直方向断面図である。
図１３においても、上述した第１乃至第３の実施の形態と対応する部分については同一の符号を付してあり、その説明は省略する。
図１３に示される第４の実施の形態では、STI９４及び９５の底部で発生する暗電流を抑制するN型層の構成は、図１２に示した第３の実施の形態と同様である。すなわち、第４の実施の形態では、N型層９７Dおよび９７Eが、それぞれ、STI９４及び９５の底面と接続されるように、STI９４及び９５の直下に配置されている。
一方、図１３の第４の実施の形態が、図１２の第３の実施の形態と異なる点は、画素２の外周部分に設けられていたDTI７２が、表面側界面９０のSTI１２１および１２２とPwell領域９１に置き換えられている。
半導体基板１２の表面側の画素２の平面図は、図７乃至図１０のいずれの構成でも採用し得る。ただし、図７乃至図１０において外周部に設けられたDTI７２は省略される。
このように、STI９４及び９５の底部で発生する暗電流を抑制するN型層の構成は、画素境界にDTI７２を備える画素構造に限定されない。
なお、図１３の例では、STI９４及び９５の底部で発生する暗電流を抑制するN型層の構成として、図１２に示した第３の実施の形態の構成を採用した例について説明したが、図３に示した第１の実施の形態、および、図１１に示した第２の実施の形態の構成のいずれでも採用することができる。
＜９．まとめ＞
上述した第１乃至第４の実施の形態に係る画素２は、PD４１を構成するN型層７１、P型層７３、及び、N型層７４が、画素トランジスタが形成される半導体基板１２の表面側界面９０には配置されず、表面側界面９０よりも深い位置に配置された画素構造を有している。そして、PD４１のPN接合面であるP型層７３とN型層７４のPN接合部分を、基板の深さ方向の側面に形成することにより、PN接合面積を拡大することができるので、取扱い電荷量を増大させることができる。N型層７１に蓄積された電荷は、トレンチ構造の転送トランジスタ４２によって表面側界面９０に形成されたFD４３へ転送される。
リセットトランジスタ４４等の画素トランジスタが配置される半導体基板１２の表面側界面９０に形成されたSTI９４及び９５と、電荷蓄積層であるN型層７１との間のPwell領域９１内には、電荷蓄積層と同じ導電型のN型層９７（N型層９７A乃至９７E）が電荷排出層として設けられ、そのN型層９７が、表面側界面９０に形成されたN型拡散層９６（９６A,９６B）に接続される。これにより、STI９４及び９５の底部で発生する暗電流をN型拡散層９６に排出することができるので、STI９４及び９５の底部で発生する暗電流を抑制することができる。
従って、第１乃至第４の実施の形態に係る画素２によれば、PD４１の取扱い電荷量を増大しつつ、STI９４及び９５の底部で発生する暗電流成分の電子が、PD４１の電荷蓄積層であるN型層７１に流入することを抑制することができる。すなわち、暗時特性が優れ、取扱い電荷量の多い画素を備えた固体撮像装置を提供することができる。
＜１０．本開示に係る技術を適用し得る積層型の固体撮像装置の構成例＞
上述した各実施の形態に係る画素構造は、例えば以下のように複数の基板を積層して構成する固体撮像装置にも適用できる。
図１４は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
図１４のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置23010は、図１４のＡに示すように、１枚のダイ（半導体基板）23011を有する。このダイ23011には、画素がアレイ状に配置された画素領域23012と、画素の駆動その他の各種の制御を行う制御回路23013と、信号処理するためのロジック回路23014とが搭載されている。
図１４のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置23020は、図１４のＢ及びＣに示すように、センサダイ23021とロジックダイ23024との2枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
図１４のＢでは、センサダイ23021には、画素領域23012と制御回路23013が搭載され、ロジックダイ23024には、信号処理を行う信号処理回路を含むロジック回路23014が搭載されている。
図１４のＣでは、センサダイ23021には、画素領域23012が搭載され、ロジックダイ23024には、制御回路23013及びロジック回路23014が搭載されている。
図１５は、積層型の固体撮像装置23020の第１の構成例を示す断面図である。
センサダイ23021には、画素領域23012となる画素を構成するPD（フォトダイオード）や、FD（フローティングディフュージョン）、Tr（MOS FET）、及び、制御回路23013となるTr等が形成される。さらに、センサダイ23021には、複数層、本例では３層の配線23110を有する配線層23101が形成される。なお、制御回路23013（となるTr）は、センサダイ23021ではなく、ロジックダイ23024に構成することができる。
ロジックダイ23024には、ロジック回路23014を構成するTrが形成される。さらに、ロジックダイ23024には、複数層、本例では３層の配線23170を有する配線層23161が形成される。また、ロジックダイ23024には、内壁面に絶縁膜23172が形成された接続孔23171が形成され、接続孔23171内には、配線23170等と接続される接続導体23173が埋め込まれる。
センサダイ23021とロジックダイ23024とは、互いの配線層23101及び23161が向き合うように貼り合わされ、これにより、センサダイ23021とロジックダイ23024とが積層された積層型の固体撮像装置23020が構成されている。センサダイ23021とロジックダイ23024とが貼り合わされる面には、保護膜等の膜23191が形成されている。
センサダイ23021には、センサダイ23021の裏面側（PDに光が入射する側）（上側）からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達する接続孔23111が形成される。さらに、センサダイ23021には、接続孔23111に近接して、センサダイ23021の裏面側から１層目の配線23110に達する接続孔23121が形成される。接続孔23111の内壁面には、絶縁膜23112が形成され、接続孔23121の内壁面には、絶縁膜23122が形成される。そして、接続孔23111及び23121内には、接続導体23113及び23123がそれぞれ埋め込まれる。接続導体23113と接続導体23123とは、センサダイ23021の裏面側で電気的に接続され、これにより、センサダイ23021とロジックダイ23024とが、配線層23101、接続孔23121、接続孔23111、及び、配線層23161を介して、電気的に接続される。
図１６は、積層型の固体撮像装置23020の第２の構成例を示す断面図である。
固体撮像装置23020の第２の構成例では、センサダイ23021に形成する１つの接続孔23211によって、センサダイ23021（の配線層23101（の配線23110））と、ロジックダイ23024（の配線層23161（の配線23170））とが電気的に接続される。
すなわち、図１６では、接続孔23211が、センサダイ23021の裏面側からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達し、且つ、センサダイ23021の最上層の配線23110に達するように形成される。接続孔23211の内壁面には、絶縁膜23212が形成され、接続孔23211内には、接続導体23213が埋め込まれる。上述の図１５では、２つの接続孔23111及び23121によって、センサダイ23021とロジックダイ23024とが電気的に接続されるが、図１６では、１つの接続孔23211によって、センサダイ23021とロジックダイ23024とが電気的に接続される。
図１７は、積層型の固体撮像装置23020の第３の構成例を示す断面図である。
図１７の固体撮像装置23020は、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されていない点で、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されている図１５の場合と異なる。
図１７の固体撮像装置23020は、配線23110及び23170が直接接触するように、センサダイ23021とロジックダイ23024とを重ね合わせ、所要の加重をかけながら加熱し、配線23110及び23170を直接接合することで構成される。
図１８は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
図１８では、固体撮像装置23401は、センサダイ23411と、ロジックダイ23412と、メモリダイ23413との3枚のダイが積層された３層の積層構造になっている。
メモリダイ23413は、例えば、ロジックダイ23412で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
図１８では、センサダイ23411の下に、ロジックダイ23412及びメモリダイ23413が、その順番で積層されているが、ロジックダイ23412及びメモリダイ23413は、逆順、すなわち、メモリダイ23413及びロジックダイ23412の順番で、センサダイ23411の下に積層することができる。
なお、図１８では、センサダイ23411には、画素の光電変換部となるPDや、画素Trのソース／ドレイン領域が形成されている。
PDの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Tr23421、画素Tr23422が形成されている。
PDに隣接する画素Tr23421が転送Trであり、その画素Tr23421を構成する対のソース／ドレイン領域の一方がFDになっている。
また、センサダイ23411には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Tr23421、及び、画素Tr23422に接続する接続導体23431が形成されている。
さらに、センサダイ23411には、各接続導体23431に接続する複数層の配線23432を有する配線層23433が形成されている。
また、センサダイ23411の配線層23433の最下層には、外部接続用の電極となるアルミパッド23434が形成されている。すなわち、センサダイ23411では、配線23432よりもロジックダイ23412との接着面23440に近い位置にアルミパッド23434が形成されている。アルミパッド23434は、外部との信号の入出力に係る配線の一端として用いられる。
さらに、センサダイ23411には、ロジックダイ23412との電気的接続に用いられるコンタクト23441が形成されている。コンタクト23441は、ロジックダイ23412のコンタクト23451に接続されるとともに、センサダイ23411のアルミパッド23442にも接続されている。
そして、センサダイ23411には、センサダイ23411の裏面側（上側）からアルミパッド23442に達するようにパッド孔23443が形成されている。
本開示に係る技術は、以上のような固体撮像装置にも適用することができる。
＜１１．電子機器への適用例＞
本開示に係る技術は、固体撮像装置への適用に限られるものではない。即ち、本開示に係る技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１９は、本開示に係る技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図１９の撮像装置３００は、レンズ群などからなる光学部３０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像装置３０２の撮像面上に結像する。固体撮像装置３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置３０２として、図１の固体撮像装置１、即ち、各画素に形成されたSTI底部で発生する暗電流成分の電子がフォトダイオードへ流入することを抑制する画素構造を備える固体撮像装置を用いることができる。
表示部３０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像装置３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置３０２として、上述した各実施の形態のいずれかに係る画素２を有する固体撮像装置１を用いることで、フォトダイオードの取扱い電荷量を増大しつつ、画素トランジスタ下の暗電流成分の電子が、フォトダイオードに流入することを抑制することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、暗時特性が良く、かつ、取扱い電荷量の多い画素を備えるので、撮像画像の高画質化を図ることができる。
＜１２．イメージセンサの使用例＞
図２０は、上述の固体撮像装置１を用いたイメージセンサの使用例を示す図である。
上述の固体撮像装置１を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜１３．体内情報取得システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。
図２１は、本開示に係る技術が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能および無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成および機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、および制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、および当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、および昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図２１では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅ ｒｅｄｕｃｔｉｏｎ）処理および／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用され得る。撮像部１０１１２に本開示に係る技術を適用することにより、取扱い電荷量を増大しつつ、暗電流を抑制した撮像が可能となるので、より鮮明な術部画像を得ることができ、検査の精度を向上させることができる。
なお、ここでは、一例としてカプセル型内視鏡を用いた患者の体内情報取得システムについて説明したが、本開示に係る技術は、その他、例えば、内視鏡手術システムや顕微鏡手術システム等に適用されてもよい。
＜１４．移動体への応用例＞
本開示に係る技術は、例えば、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２３は、撮像部１２０３１の設置位置の例を示す図である。
図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。
撮像部１２１０１および１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。
マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、小型化しつつも、より見やすい撮影画像を得ることができたり、距離情報を取得することができる。また、得られた撮影画像や距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
上述した例では、第１導電型をN型、第２導電型をP型として、電子を信号電荷とした固体撮像装置について説明したが、本技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をP型とし、第２導電型をN型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
前記基板界面よりも深い位置に形成された電荷蓄積層と、
前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
を備える固体撮像装置。
（２）
前記電荷排出層は、前記素子分離領域の直下に配置されている
前記（１）に記載の固体撮像装置。
（３）
前記電荷排出層は、前記素子分離領域と前記電荷蓄積層との間に、ウェル領域を介して配置されている
前記（１）に記載の固体撮像装置。
（４）
前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタの下方にも配置されている
前記（１）または（３）に記載の固体撮像装置。
（５）
前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタのゲート電極の下方には配置されていない
前記（１）または（２）に記載の固体撮像装置。
（６）
前記電荷排出層は、前記基板界面に形成された前記電荷蓄積層と同じ導電型の半導体領域と接続されるように構成される
前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
前記半導体領域は、前記画素トランジスタのソース領域およびドレイン領域とは別に設けられている
前記（６）に記載の固体撮像装置。
（８）
前記半導体領域は、前記画素トランジスタの一つであるリセットトランジスタのドレイン領域である
前記（６）に記載の固体撮像装置。
（９）
前記半導体領域は、前記画素トランジスタの一つである増幅トランジスタのドレイン領域である
前記（６）に記載の固体撮像装置。
（１０）
前記半導体領域には、所定の電圧が常時印加される
前記（６）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
前記半導体領域は、前記画素トランジスタとしての増幅トランジスタと選択トランジスタの間の半導体領域である
前記（６）に記載の固体撮像装置。
（１２）
前記画素トランジスタの一つである転送トランジスタは、ゲート電極が前記基板界面から前記電荷蓄積層まで形成されたトレンチ構造のトランジスタである
前記（１）乃至（１１）のいずれかに記載の固体撮像装置。
（１３）
平面視において、前記電荷蓄積層の外側の画素境界に、前記半導体基板を貫通する画素間分離部をさらに備える
前記（１）乃至（１２）のいずれかに記載の固体撮像装置。
（１４）
前記画素間分離部は、側壁膜と、その内側の充填材との２層構造で構成される
前記（１３）に記載の固体撮像装置。
（１５）
前記電荷蓄積層と前記画素間分離部との間に、PN接合面を形成するP型層とN型層をさらに備える
前記（１３）または（１４）に記載の固体撮像装置。
（１６）
前記画素トランジスタが形成された前記半導体基板の第１の面と異なる第２の面側に、遮光膜とオンチップレンズをさらに備える
前記（１）乃至（１５）のいずれかに記載の固体撮像装置。
（１７）
半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
前記基板界面よりも深い位置に形成された電荷蓄積層と、
前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
を有する固体撮像装置
を備える電子機器。
１ 固体撮像装置， ２ 画素， １２ 半導体基板， ４２ 転送トランジスタ， ４４ リセットトランジスタ， ６０ 裏面側界面， ６１ 遮光膜， ６２ オンチップレンズ， ７１ N型層， ７２ DTI(Deep Trench Isolation)， ７３ P型層， ７４ N型層， ７５ P型層， ８１ 側壁膜， ８２ 充填材， ９０ 表面側界面， ９１ Pwell領域（ウェル領域）， ９２ N型層， ９３ N型拡散層， ９４，９５ STI， ９６（９６A,９６B） N型拡散層， ９７（９７A乃至９７E） N型層， ９８（９８A，９８B） ドレイン端子， １２１，１２２ STI， ３００ 撮像装置， ３０２ 固体撮像装置

Claims (17)

  1. 半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
    前記基板界面よりも深い位置に形成された電荷蓄積層と、
    前記半導体基板の深さ方向の前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
    を有する画素
    を備える固体撮像装置。
  2. 前記電荷排出層は、前記素子分離領域の直下に配置されている
    請求項１に記載の固体撮像装置。
  3. 前記電荷排出層は、前記半導体基板の深さ方向の前記素子分離領域と前記電荷蓄積層との間に、ウェル領域を介して配置されている
    請求項１に記載の固体撮像装置。
  4. 前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタの下方にも配置されている
    請求項１に記載の固体撮像装置。
  5. 前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタのゲート電極の下方には配置されていない
    請求項１に記載の固体撮像装置。
  6. 前記電荷排出層は、前記基板界面に形成された前記電荷蓄積層と同じ導電型の半導体領域と接続されるように構成される
    請求項１に記載の固体撮像装置。
  7. 前記半導体領域は、前記画素トランジスタのソース領域およびドレイン領域とは別に設けられている
    請求項６に記載の固体撮像装置。
  8. 前記半導体領域は、前記画素トランジスタの一つであるリセットトランジスタのドレイン領域である
    請求項６に記載の固体撮像装置。
  9. 前記半導体領域は、前記画素トランジスタの一つである増幅トランジスタのドレイン領域である
    請求項６に記載の固体撮像装置。
  10. 前記半導体領域には、所定の電圧が常時印加される
    請求項６に記載の固体撮像装置。
  11. 前記半導体領域は、前記画素トランジスタとしての増幅トランジスタと選択トランジスタの間の半導体領域である
    請求項６に記載の固体撮像装置。
  12. 前記画素トランジスタの一つである転送トランジスタは、ゲート電極が前記基板界面から前記電荷蓄積層まで形成されたトレンチ構造のトランジスタである
    請求項１に記載の固体撮像装置。
  13. 平面視において、前記電荷蓄積層の外側の画素境界に、前記半導体基板を貫通する画素間分離部をさらに備える
    請求項１に記載の固体撮像装置。
  14. 前記画素間分離部は、側壁膜と、その内側の充填材との２層構造で構成される
    請求項１３に記載の固体撮像装置。
  15. 前記電荷蓄積層と前記画素間分離部との間に、PN接合面を形成するP型層とN型層をさらに備える
    請求項１３に記載の固体撮像装置。
  16. 前記画素トランジスタが形成された前記半導体基板の第１の面と異なる第２の面側に、遮光膜とオンチップレンズをさらに備える
    請求項１に記載の固体撮像装置。
  17. 半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
    前記基板界面よりも深い位置に形成された電荷蓄積層と、
    前記半導体基板の深さ方向の前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
    を有する画素
    を有する固体撮像装置
    を備える電子機器。
JP2017119251A 2017-06-19 2017-06-19 固体撮像装置および電子機器 Active JP6884647B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017119251A JP6884647B2 (ja) 2017-06-19 2017-06-19 固体撮像装置および電子機器
US16/610,683 US11211412B2 (en) 2017-06-19 2018-06-05 Imaging device and electronic apparatus
PCT/JP2018/021440 WO2018235584A1 (en) 2017-06-19 2018-06-05 IMAGING DEVICE AND ELECTRONIC APPARATUS
CN201880031456.0A CN110785849B (zh) 2017-06-19 2018-06-05 摄像装置和电子设备
KR1020197032949A KR102611545B1 (ko) 2017-06-19 2018-06-05 촬상 장치 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017119251A JP6884647B2 (ja) 2017-06-19 2017-06-19 固体撮像装置および電子機器

Publications (2)

Publication Number Publication Date
JP2019004090A JP2019004090A (ja) 2019-01-10
JP6884647B2 true JP6884647B2 (ja) 2021-06-09

Family

ID=62751496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017119251A Active JP6884647B2 (ja) 2017-06-19 2017-06-19 固体撮像装置および電子機器

Country Status (5)

Country Link
US (1) US11211412B2 (ja)
JP (1) JP6884647B2 (ja)
KR (1) KR102611545B1 (ja)
CN (1) CN110785849B (ja)
WO (1) WO2018235584A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2019212900A (ja) 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP2021005675A (ja) * 2019-06-27 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法
KR20220155264A (ko) * 2020-03-16 2022-11-22 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
JP2021153161A (ja) * 2020-03-25 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、固体撮像装置の製造方法
JP7459739B2 (ja) 2020-09-17 2024-04-02 株式会社デンソー 固体撮像素子
WO2024096095A1 (ja) * 2022-11-02 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479887B (zh) * 2007-05-24 2015-04-01 Sony Corp 背向照明固態成像裝置及照相機
JP5365144B2 (ja) * 2008-11-06 2013-12-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
KR101030300B1 (ko) * 2008-10-06 2011-04-20 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
WO2010074252A1 (ja) * 2008-12-25 2010-07-01 国立大学法人静岡大学 半導体素子及び固体撮像装置
JP2011124946A (ja) * 2009-12-14 2011-06-23 Panasonic Corp 固体撮像素子およびこれを備えたカメラ
JP5682150B2 (ja) * 2010-06-14 2015-03-11 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
US9153490B2 (en) * 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP2015162603A (ja) 2014-02-27 2015-09-07 株式会社東芝 半導体装置
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
KR102383649B1 (ko) 2014-08-19 2022-04-08 삼성전자주식회사 Cmos 이미지 센서
GB2537421A (en) 2015-04-17 2016-10-19 Stmicroelectronics (Research & Development) Ltd A pixel having a plurality of photodiodes
JP6926450B2 (ja) * 2016-11-22 2021-08-25 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置

Also Published As

Publication number Publication date
WO2018235584A1 (en) 2018-12-27
CN110785849A (zh) 2020-02-11
US20200168648A1 (en) 2020-05-28
US11211412B2 (en) 2021-12-28
KR20200015473A (ko) 2020-02-12
JP2019004090A (ja) 2019-01-10
KR102611545B1 (ko) 2023-12-08
CN110785849B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
US11563923B2 (en) Solid-state imaging device and electronic apparatus
JP6855287B2 (ja) 固体撮像装置、および電子機器
JP6884647B2 (ja) 固体撮像装置および電子機器
JP7210441B2 (ja) 固体撮像装置
US11798968B2 (en) Image pickup device and electronic apparatus
CN111386609B (zh) 固态图像拾取装置、其制造方法和电子设备
CN111492484A (zh) 成像元件
US20240047499A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
WO2019220945A1 (ja) 撮像素子、電子機器
US10880506B2 (en) Solid-state imaging device, electronic apparatus, and driving method
KR20220115929A (ko) 촬상 소자, 촬상 소자의 구동 방법 및 전자 기기
JP7187440B2 (ja) 固体撮像素子、電子機器、並びに製造方法
TW202029733A (zh) 固態攝像裝置及電子機器
JP2018206837A (ja) 固体撮像装置および固体撮像装置の製造方法、並びに電子機器
JP2018125599A (ja) 固体撮像装置、電子機器、及び駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210512

R150 Certificate of patent or registration of utility model

Ref document number: 6884647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150