JP2021168316A - センサ素子および電子機器 - Google Patents

センサ素子および電子機器 Download PDF

Info

Publication number
JP2021168316A
JP2021168316A JP2018133543A JP2018133543A JP2021168316A JP 2021168316 A JP2021168316 A JP 2021168316A JP 2018133543 A JP2018133543 A JP 2018133543A JP 2018133543 A JP2018133543 A JP 2018133543A JP 2021168316 A JP2021168316 A JP 2021168316A
Authority
JP
Japan
Prior art keywords
semiconductor layer
pixel
light
sensor element
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018133543A
Other languages
English (en)
Inventor
創造 横川
Sozo Yokokawa
到 押山
Itaru Oshiyama
幹記 伊藤
Mikinori Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018133543A priority Critical patent/JP2021168316A/ja
Priority to TW108120412A priority patent/TWI823949B/zh
Priority to PCT/JP2019/025805 priority patent/WO2020012984A1/ja
Priority to DE112019003583.5T priority patent/DE112019003583T5/de
Priority to US17/257,723 priority patent/US20210288192A1/en
Priority to KR1020207036722A priority patent/KR20210031642A/ko
Priority to CN201980042173.0A priority patent/CN112313800A/zh
Publication of JP2021168316A publication Critical patent/JP2021168316A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Epoxy Resins (AREA)
  • Glass Compositions (AREA)
  • Control Of Electric Motors In General (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】センサ感度の向上を図る。【解決手段】半導体層には、所定の波長域の光を受光して光電変換する光電変換素子が形成され、半導体層に対して光が入射する側となる受光面に、光が反射するのを抑制する反射抑制部が設けられるとともに、受光面に対して半導体層の反対側となる回路面に、受光面から入射した光が半導体層を透過するのを抑制する透過抑制部が設けられる。本技術は、例えば、裏面照射型のCMOSイメージセンサに適用できる。【選択図】図１

Description

本開示は、センサ素子および電子機器に関し、特に、センサ感度の向上を図ることができるようにしたセンサ素子および電子機器に関する。
従来、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子では、結晶質シリコンが光吸収層や光電変換部などとして用いられている。また、シリコンは、その物性値、具体的には複素屈折率の虚部（いわゆる光吸収係数）が小さく、エネルギーレベルで1.1eVにバンドギャップを有する半導体で構成される。このため、近赤外線での感度や量子効率などを高めるには、シリコン基板そのものを厚くする必要があった。
一方で、固体撮像素子と同様に結晶質シリコンが用いられる太陽電池の用途では、その発電効率やコストなどを最小化するために、限られた素材を使って光を最大限に吸収して発電効率を向上させることが求められている。そのため、太陽電池の用途では、通常、光閉じ込め構造（Light trapping structure）が設けられている。
ところで、裏面照射型の固体撮像素子は、シリコン基板が薄くなる構造であることより、受光面から入射した入射光は、光吸収層であるシリコン基板の内部を伝播し、受光面に対して反対側の回路面から透過してしまう成分が支配的であった。そのため、シリコン基板が十分な厚み（例えば100μｍなど）を有するような構成を除いて、可視・赤外線波長域のうち長波長成分はシリコン基板内で十分に光電変換することができない結果、感度や量子効率などが低下してしまう主要因となっていた。
そこで、特許文献１に開示されているように、例えば、２次元配置された各画素の光電変換領域の受光面側界面に凹凸構造を設けて、その凹凸構造によって光を回折する固体撮像装置の開発が行われている。
特開２０１５−２９０５４号公報
ところで、上述の特許文献１に開示されている固体撮像装置は、受光面からシリコン基板に入射する入射光の回折成分のうち、１次回折光をシリコン基板内に閉じ込めることができる構造によって、センサ感度の向上が図られている。その一方で、０次光成分をシリコン基板内に効率良く閉じ込めることができない構造となっているため、さらなる改善を施し、センサ感度を向上させることが求められている。
本開示は、このような状況に鑑みてなされたものであり、センサ感度の向上を図ることができるようにするものである。
本開示の一側面のセンサ素子は、所定の波長域の光を受光して光電変換する光電変換素子が形成される半導体層と、前記半導体層に対して前記光が入射する側となる第１の面において、前記光が反射するのを抑制する反射抑制部と、前記第１の面に対して前記半導体層の反対側となる第２の面において、前記第１の面から入射した前記光が前記半導体層を透過するのを抑制する透過抑制部とを備える。
本開示の一側面の電子機器は、所定の波長域の光を受光して光電変換する光電変換素子が形成される半導体層と、前記半導体層に対して前記光が入射する側となる第１の面において、前記光が反射するのを抑制する反射抑制部と、前記第１の面に対して前記半導体層の反対側となる第２の面において、前記第１の面から入射した前記光が前記半導体層を透過するのを抑制する透過抑制部とを有するセンサ素子を備える。
本開示の一側面においては、所定の波長域の光を受光して光電変換する光電変換素子が形成される半導体層に対して光が入射する側となる第１の面において、反射抑制部によって、光が反射するのが抑制され、第１の面に対して半導体層の反対側となる第２の面において、透過抑制部によって、第１の面から入射した光が半導体層を透過するのが抑制される。
本開示の一側面によれば、センサ感度の向上を図ることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用したセンサ素子に設けられる画素の第１の実施の形態における第１の構成例を示す図である。 従来の構造の画素について説明する図である。 図１に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 図１に示す構成の画素の平面的なレイアウト例を示す図である。 ８画素共有構造の回路構成の一例を示す図である。 第１の実施の形態における画素の第２の構成例を示す図である。 図６に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 図６に示す構成の画素の平面的なレイアウト例を示す図である。 第１の実施の形態における画素の第３の構成例を示す図である。 図９に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 図９に示す構成の画素の平面的なレイアウト例を示す図である。 第１の実施の形態における画素の第４の構成例を示す図である。 図１２に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 画素の第１の実施の形態における第５の構成例を示す図である。 図１４に示す反射抑制部および透過抑制部の形状について説明する図である。 透過抑制部の変形例について説明する図である。 図１４に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 図１４に示す構成の画素の平面的なレイアウト例を示す図である。 本技術を適用したセンサ素子に設けられる画素の第２の実施の形態における第１の構成例を示す図である。 図１９に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 第２の実施の形態における画素の第２の構成例を示す図である。 図２１に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 第２の実施の形態における画素の第３の構成例を示す図である。 図２３に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 第２の実施の形態における画素の第４の構成例を示す図である。 図２５に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 第２の実施の形態における画素の第５の構成例を示す図である。 図２７に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 第２の実施の形態における画素の第６の構成例を示す図である。 図２９に示す構成の画素を備えた固体撮像素子の構成例を示す断面図である。 センサポテンシャルおよび縦型トランジスタについて説明する図である。 回折構造のピッチサイズについて説明する図である。 固体撮像素子が搭載された電子機器の外観の一例を示す図である。 固体撮像素子の回路構成の一例を示す図である。 撮像装置の構成例を示すブロック図である。 イメージセンサを使用する使用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
＜第１の実施の形態における画素の第１の構成例＞
図１は、本技術を適用したセンサ素子に設けられる画素の第１の実施の形態における第１の構成例を示す図である。図１のＡには、画素１１の断面的な構成例が示されており、図１のＢには、画素１１に入射した入射光が回折または反射する様子が模式的に示されている。
図１に示すように、画素１１は、センサ基板２１の受光面側にオンチップレンズ層２２が積層され、その受光面に対して反対を向く回路面側に配線層２３が積層されて構成される。つまり、画素１１は、例えば、シリコン基板の製造プロセスにおける表面側に配線層２３を介して回路基板（図示せず）が積層されるとともに、裏面側に光が照射される裏面照射型のイメージセンサに、本技術を適用した構成となっている。もちろん、表面照射型のイメージセンサに本技術を適用してもよい。
センサ基板２１では、所定の波長域の光を受光して光電変換する光電変換部が形成される半導体層３１の周囲を囲うように、隣接する画素１１どうしを分離するための素子分離構造であるDTI（Deep Trench Isolation）３２が形成されている。例えば、DTI３２は、半導体層３１を受光面側から掘り込んで形成される溝部に絶縁物（例えば、SiO2）が埋め込まれて構成される。また、DTI３２は、図１に示す例では、半導体層３１の回路面側において、隣り合う画素１１との間で半導体層３１が接続された状態となる深さで形成される。
また、画素１１では、半導体層３１の受光面に、半導体層３１に入射する光の反射を抑制するための反射抑制部３３が形成される。
反射抑制部３３は、例えば、半導体層３１を構成する単結晶シリコンウェハの結晶面の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成される。具体的には、反射抑制部３３は、単結晶シリコンウェハの結晶面の面指数が110または111であり、複数の四角錐形状または逆四角錐形状の隣接する頂点どうしの間隔が200ｎｍ以上、かつ、1000ｎｍ以下となる凹凸構造によって構成される。
そして、画素１１では、半導体層３１の回路面に、半導体層３１に入射した光が半導体層３１を透過するのを抑制する透過抑制部３４が形成される。
透過抑制部３４は、例えば、半導体層３１の回路面に対して凹形状となる複数の浅型のトレンチであるSTI（Shallow Trench Isolation）を、所定間隔で掘り込むことにより形成される凹凸構造によって構成される。即ち、透過抑制部３４は、DTI３２のトレンチを形成するのと同様のプロセスで形成されるが、DTI３２のトレンチの深さよりも浅く形成される。具体的には、透過抑制部３４は、100ｎｍ以上の深さでトレンチが掘り込まれ、隣接するトレンチどうしの間隔が100ｎｍ以上、かつ、1000ｎｍ以下となる凹凸構造によって構成される。
オンチップレンズ層２２は、センサ基板２１に照射される光を画素１１ごとに集光するためのマイクロレンズ４１によって構成される。また、オンチップレンズ層２２は、例えば、半導体層３１の受光面側からDTI３２に絶縁物を埋め込む工程において、その絶縁物によって平坦化された平坦な面に対して積層される。
配線層２３は、半導体層３１の回路面に対して光学的に薄い絶縁膜５１が成膜され、絶縁膜５１を介してゲート電極５２ａおよび５２ｂが積層され、さらに層間絶縁膜５３によって互いに絶縁される複数の多層配線５４が形成された構成となっている。
このように、画素１１は、半導体層３１の受光面に反射抑制部３３が設けられるとともに、半導体層３１の回路面に透過抑制部３４が設けられた構造で、透過抑制部３４は、複数の浅型のトレンチからなる凹凸構造によって構成される。
そして、図１のＢに示すように、半導体層３１に入射する入射光が反射抑制部３３で回折し、その入射光のうち、半導体層３１を直進する０次光成分は、透過抑制部３４の凹凸構造によって半導体層３１を透過することが抑制される。また、その入射光のうち、反射抑制部３３で回折した１次光成分は、DTI３２で反射した後、半導体層３１の透過抑制部３４でも反射する。
このように、画素１１は、半導体層３１に入射した入射光をDTI３２および透過抑制部３４の組み合わせによって閉じ込めること、即ち、半導体層３１から外へ透過してしまうことを抑制することができる。これにより、画素１１は、限られた半導体層３１の厚みであっても、特に、赤波長から近赤外線にかけての光吸収効率を改善することができる。その結果、画素１１は、それらの波長帯の感度や量子効果などを非常に向上させることができ、センサ感度の向上を図ることができる。
ここで、図２を参照し、従来の構造の画素１１Ａおよび画素１１Ｂにおける光の透過について説明する。
図２のＡには、反射抑制部３３および透過抑制部３４が設けられずに、半導体層３１の受光面に平坦面３５ａが形成されるとともに、半導体層３１の回路面に平坦面３５ｂが形成されたセンサ基板２１Ａを備える構造の画素１１Ａが示されている。画素１１Ａでは、半導体層３１に入射する入射光は、平坦面３５ａにおいて回折することなく、半導体層３１を直進して平坦面３５ｂから配線層２３へ透過してしまう。
図２のＢには、透過抑制部３４が設けられずに、半導体層３１の受光面に反射抑制部３３が設けられるとともに、半導体層３１の回路面に平坦面３５ｂが形成されたセンサ基板２１Ｂを備える構造の画素１１Ｂが示されている。画素１１Ｂでは、半導体層３１に入射する入射光は、反射抑制部３３において回折し、その１次光成分は、平坦面３５ｂの界面で全反射を起こし、画素１１Ｂ内に閉じ込められる。一方で、回折光の０次光成分は、半導体層３１を直進して平坦面３５ｂから配線層２３へ透過してしまう。
このように、従来の構造の画素１１Ａおよび画素１１Ｂは、半導体層３１から配線層２３へ入射光が透過してしまい、入射光を効率良く閉じ込めることができなかった。
これに対し、上述の図１のＢを参照して説明たように、画素１１では、閉じ込め構造（light trapping pixel）の効果を著しく向上することができ、入射光の０次光成分が配線層２３へ透過するのを抑制して、入射光を効率良く閉じ込めることができる。これにより、画素１１は、限られた半導体層３１の厚みで、近赤外線の感度や量子効率を最大化することができ、画素１１Ａおよび画素１１Ｂよりも、センサ感度の向上を図ることができる。
図３を参照して、複数の画素１１がアレイ状に配置されたセンサ素子である固体撮像素子１０１の構成例について説明する。図３には、３つの画素１１−１乃至１１−３の断面的な構成が示されている。なお、図３では、図１に示した配線層２３の図示は省略されている。
図３に示すように、固体撮像素子１０１は、センサ基板２１およびオンチップレンズ層２２の間にフィルタ層２４が積層されている。なお、センサ基板２１およびフィルタ層２４の間に平坦化膜が形成されていてもよい。
フィルタ層２４は、画素１１−１乃至１１−３が受光する波長域の光を選択的に透過するカラーフィルタ６１−１乃至６１−３が、それぞれ画素１１−１乃至１１−３ごとに配置されて構成される。例えば、フィルタ層２４には、可視光の波長域（例えば、波長400ｎｍ〜700ｎｍ）を透過する可視カラーフィルタが用いられる。そして、カラーフィルタ６１−１は、赤色の波長域の光を透過し、カラーフィルタ６１−２は、緑色の波長域の光を透過し、カラーフィルタ６１−３は、青色の波長域の光を透過する。また、フィルタ層２４として、可視光の波長域の光を透過する他、例えば、可視光の波長域の光をカットして近赤外線の波長域（例えば、波長700ｎｍ〜1100ｎｍ）を透過するＩＲ（Infrared）透過型フィルタが配置される構成を採用してもよい。
また、固体撮像素子１０１では、画素１１−１乃至１１−３ごとに、半導体層３１−１乃至３１−３に光電変換部３６−１乃至３６−３が形成されている。光電変換部３６−１は、カラーフィルタ６１−１を透過した光を受光して光電変換し、光電変換部３６−２は、カラーフィルタ６１−２を透過した光を受光して光電変換し、光電変換部３６−３は、カラーフィルタ６１−３を透過した光を受光して光電変換する。
そして、固体撮像素子１０１は、画素１１−１乃至１１−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４−１乃至３４−３が設けられて構成される。
このように構成される固体撮像素子１０１では、画素１１−１乃至１１−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
図４には、固体撮像素子１０１における画素１１の平面的なレイアウトの一例が示されている。
例えば、固体撮像素子１０１は、所定数の画素１１でトランジスタを共有する画素共有構造を採用することができる。図４には、２×４に配置された８個の画素１１−１乃至１１−８による画素共有構造の模式図が示されている。
図４に示すように、画素共有構造では、画素１１−１乃至１１−８それぞれに対し、転送トランジスタ７１−１乃至７１−８が設けられる。また、画素共有構造では、画素１１−１乃至１１−８に対して、共有して用いる増幅トランジスタ７２、選択トランジスタ７３、およびリセットトランジスタ７４が１つずつ設けられる。そして、これらの画素１１−１乃至１１−８の駆動に用いられるトランジスタは、半導体層３１の回路面側に配置されている。
従って、半導体層３１の回路面に設けられる透過抑制部３４−１乃至３４−８は、固体撮像素子１０１を回路面側から平面視したときに、画素１１−１乃至１１−８ごとに、図示するような有効画素領域３７−１乃至３７−８に形成される。ここで、有効画素領域３７−１乃至３７−８は、画素１１−１乃至１１−８それぞれの領域から、転送トランジスタ７１−１乃至７１−８、増幅トランジスタ７２、選択トランジスタ７３、およびリセットトランジスタ７４が配置される範囲を除いた領域となる。
例えば、画素１１−１の有効画素領域３７−１は、回路面側から平面視して、図３に示した光電変換部３６−１が配置される領域であって、かつ、転送トランジスタ７１−１が配置される範囲を除いた領域となる。また、画素１１−２乃至１１−８の有効画素領域３７−２乃至３７−８についても、同様の領域となる。
図５には、図４に示した画素１１−１乃至１１−８による画素共有構造の回路図が示されている。
図５に示すように、画素１１−１乃至１１−８では、光電変換部３６−１乃至３６−８は、それぞれ転送トランジスタ７１−１乃至７１−８を介してＦＤ部７５に接続されており、ＦＤ部７５は、画素１１−１乃至１１−８で共有して用いられる。そして、ＦＤ部７５は増幅トランジスタ７２のゲート電極に接続されており、増幅トランジスタ７２のソースが垂直信号線７６に接続されるとともに、増幅トランジスタ７２のドレーンが選択トランジスタ７３を介してＶｄｄ電源に接続されている。また、ＦＤ部７５はリセットトランジスタ７４を介してＶｄｄ電源に接続されている。
画素１１−１乃至１１−８は、このような回路構成の画素共有構造を採用することができる。なお、以下で説明する各構成例においても、図５に示すのと同様の回路構成の画素共有構造を採用することができる。
＜第１の実施の形態における画素の第２の構成例＞
図６は、本技術を適用したセンサ素子に設けられる画素の第１の実施の形態における第２の構成例を示す図である。図６のＡには、画素１１Ｃの断面的な構成例が示されており、図６のＢには、画素１１Ｃに入射した入射光が回折または反射する様子が模式的に示されている。なお、図６に示す画素１１Ｃの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図６に示すように、画素１１Ｃは、図１の画素１１と同様に、センサ基板２１Ｃの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｃの回路面側に配線層２３が積層されて構成される。また、画素１１Ｃは、図１の画素１１と同様に、半導体層３１の受光面に反射抑制部３３が形成されている。
一方、画素１１Ｃのセンサ基板２１Ｃでは、半導体層３１の回路面に設けられる透過抑制部３４Ｃが、図１の画素１１の透過抑制部３４とは異なる構成となっている。
即ち、透過抑制部３４Ｃは、例えば、半導体層３１の回路面に対して凸形状となる複数のダミー電極を所定間隔で配置することにより形成される凹凸構造によって構成される。例えば、透過抑制部３４Ｃを構成するダミー電極は、ゲート電極５２と同様にポリシリコンにより形成することができ、絶縁膜５１を介して半導体層３１の回路面に対して積層される。また、このダミー電極は、電気的にフローティングとされ、または、グランド電位に固定されている。
具体的には、透過抑制部３４Ｃは、100ｎｍ以上の高さでダミー電極が形成され、隣接するダミー電極どうしの間隔が100ｎｍ以上、かつ、1000ｎｍ以下となる凹凸構造によって構成される。
このように、画素１１Ｃは、半導体層３１の受光面に反射抑制部３３が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｃが設けられた構造で、透過抑制部３４Ｃは、複数のダミー電極からなる凹凸構造によって構成される。そして、透過抑制部３４Ｃは、図１の透過抑制部３４と同様に、半導体層３１を直進する０次光成分が、半導体層３１から外へ透過してしまうことを抑制することができる。
従って、画素１１Ｃは、図１の画素１１と同様に、半導体層３１に入射した入射光をDTI３２および透過抑制部３４Ｃの組み合わせによって閉じ込めることができる結果、センサ感度の向上を図ることができる。
図７には、図３と同様に、複数の画素１１Ｃがアレイ状に配置された固体撮像素子１０１Ｃにおける３つの画素１１Ｃ−１乃至１１Ｃ−３の断面的な構成が示されている。なお、図７に示す固体撮像素子１０１Ｃの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図７に示すように、固体撮像素子１０１Ｃは、画素１１Ｃ−１乃至１１Ｃ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｃ−１乃至３４Ｃ−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｃでは、画素１１Ｃ−１乃至１１Ｃ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
図８には、図４と同様に、固体撮像素子１０１Ｃにおける８個の画素１１Ｃ−１乃至１１Ｃ−８の平面的なレイアウトの一例が示されている。なお、図８に示す画素１１Ｃ−１乃至１１Ｃ−８の構成について、図４の画素１１−１乃至１１−８と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図８に示すように、半導体層３１の回路面に設けられる透過抑制部３４Ｃ−１乃至３４Ｃ−８は、固体撮像素子１０１Ｃを回路面側から平面視したときに、画素１１Ｃ−１乃至１１Ｃ−８ごとに、図示するような有効画素領域３７−１乃至３７−８に形成される。
＜第１の実施の形態における画素の第３の構成例＞
図９は、本技術を適用したセンサ素子に設けられる画素の第１の実施の形態における第３の構成例を示す図である。図９のＡには、画素１１Ｄの断面的な構成例が示されており、図９のＢには、画素１１Ｄに入射した入射光が回折または反射する様子が模式的に示されている。なお、図９に示す画素１１Ｄの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図９に示すように、画素１１Ｄは、図１の画素１１と同様に、センサ基板２１Ｄの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｄの回路面側に配線層２３が積層されて構成される。また、画素１１Ｄは、図１の画素１１と同様に、半導体層３１の受光面に反射抑制部３３が形成されている。
一方、画素１１Ｄのセンサ基板２１Ｄでは、半導体層３１の回路面に設けられる透過抑制部３４Ｄが、図１の画素１１の透過抑制部３４とは異なる構成となっている。
即ち、透過抑制部３４Ｄは、例えば、半導体層３１の回路面に対して凹形状となる複数の浅型のトレンチを所定間隔で掘り込むことにより形成される凹凸構造と、半導体層３１の回路面に対して凸形状となる複数のダミー電極を所定間隔で配置することにより形成される凹凸構造とが組み合わされて構成される。つまり、透過抑制部３４Ｄは、図１に示した透過抑制部３４と、図６に示した透過抑制部３４Ｃとが組み合わされた構成となっている。
具体的には、透過抑制部３４Ｄは、100ｎｍ以上の深さで掘り込まれ、隣接するものどうしの間隔が100ｎｍ以上、かつ、1000ｎｍ以下となるトレンチと、100ｎｍ以上の高さで形成され、隣接するものどうしの間隔が100ｎｍ以上、かつ、1000ｎｍ以下となるダミー電極との凹凸構造によって構成される。また、このダミー電極は、絶縁膜５１を介して半導体層３１の回路面に対して積層され、電気的にフローティングとされ、または、グランド電位に固定されている。
このように、画素１１Ｄは、半導体層３１の受光面に反射抑制部３３が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｄが設けられた構造で、透過抑制部３４Ｄは、複数の浅型のトレンチと複数のダミー電極とからなる凹凸構造によって構成される。そして、透過抑制部３４Ｄは、図１の透過抑制部３４および図６の透過抑制部３４Ｃと同様に、半導体層３１を直進する０次光成分が、半導体層３１から外へ透過してしまうことを抑制することができる。
従って、画素１１Ｄは、図１の画素１１と同様に、半導体層３１に入射した入射光をDTI３２および透過抑制部３４Ｄの組み合わせによって閉じ込めることができる結果、センサ感度の向上を図ることができる。
図１０には、図３と同様に、複数の画素１１Ｄがアレイ状に配置された固体撮像素子１０１Ｄにおける３つの画素１１Ｄ−１乃至１１Ｄ−３の断面的な構成が示されている。なお、図１０に示す固体撮像素子１０１Ｄの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１０に示すように、固体撮像素子１０１Ｄは、画素１１Ｄ−１乃至１１Ｄ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｄ−１乃至３４Ｄ−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｄでは、画素１１Ｄ−１乃至１１Ｄ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
図１１には、図４と同様に、固体撮像素子１０１Ｄにおける８個の画素１１Ｄ−１乃至１１Ｄ−８の平面的なレイアウトの一例が示されている。なお、図１１に示す画素１１Ｄ−１乃至１１Ｄ−８の構成について、図４の画素１１−１乃至１１−８と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１１に示すように、半導体層３１の回路面に設けられる透過抑制部３４Ｄ−１乃至３４Ｄ−８は、固体撮像素子１０１Ｄを回路面側から平面視したときに、画素１１Ｄ−１乃至１１Ｄ−８ごとに、図示するような有効画素領域３７−１乃至３７−８に形成される。
＜第１の実施の形態における画素の第４の構成例＞
図１２は、本技術を適用したセンサ素子に設けられる画素の第１の実施の形態における第４の構成例を示す図である。図１２のＡには、画素１１Ｅの断面的な構成例が示されており、図１２のＢには、画素１１Ｅに入射した入射光が回折または反射する様子が模式的に示されている。なお、図１２に示す画素１１Ｅの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１２に示すように、画素１１Ｅは、図１の画素１１と同様に、センサ基板２１Ｅの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｅの回路面側に配線層２３が積層されて構成される。また、画素１１Ｅは、図１の画素１１と同様に、半導体層３１の受光面に反射抑制部３３が形成されている。
また、画素１１Ｅでは、半導体層３１の回路面に設けられる透過抑制部３４Ｅが、図９の透過抑制部３４Ｄと同様に、複数の浅型のトレンチと複数のダミー電極とからなる凹凸構造によって構成されている。これにより、画素１１Ｅは、図９の画素１１Ｄと同様に、半導体層３１を直進する０次光成分が、半導体層３１から外へ透過してしまうことを抑制することができる。
さらに、画素１１Ｅのセンサ基板２１Ｅにおいて、半導体層３１を分離するDTI３２Ｅが、図１の画素１１のDTI３２とは異なる構成となっている。
即ち、図１の画素１１では、半導体層３１の回路面側において、隣り合う画素１１との間で半導体層３１が接続された状態となるようにDTI３２が形成されていたのに対し、画素１１Ｅでは、DTI３２Ｅは、隣り合う画素１１との間で半導体層３１を完全に分離するような貫通構造となっている。
このように、画素１１Ｅは、半導体層３１の受光面に反射抑制部３３が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｅが設けられた構造で、透過抑制部３４Ｅは、複数の浅型のトレンチと複数のダミー電極とからなる凹凸構造によって構成される。さらに、画素１１Ｅは、DTI３２Ｅが貫通構造となっている。
これにより、画素１１Ｅは、貫通構造のDTI３２Ｅによって、隣接する画素１１Ｅへ光が漏れることを確実に防止することができる。従って、画素１１Ｅは、半導体層３１に入射した入射光をDTI３２Ｅおよび透過抑制部３４Ｅの組み合わせによって、より確実に閉じ込めることができる結果、センサ感度のさらなる向上を図ることができる。
図１３には、図３と同様に、複数の画素１１Ｅがアレイ状に配置された固体撮像素子１０１Ｅにおける３つの画素１１Ｅ−１乃至１１Ｅ−３の断面的な構成が示されている。なお、図１３に示す固体撮像素子１０１Ｅの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１３に示すように、固体撮像素子１０１Ｅは、画素１１Ｅ−１乃至１１Ｅ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｅ−１乃至３４Ｅ−３が設けられて構成される。そして、貫通構造のDTI３２Ｅによって、画素１１Ｅ−１乃至１１Ｅ−３どうしが完全に分離されている。
このように構成される固体撮像素子１０１Ｅでは、画素１１Ｅ−１乃至１１Ｅ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
なお、固体撮像素子１０１Ｅにおける画素１１Ｅの平面的なレイアウトは、図１１に示した固体撮像素子１０１Ｄにおける画素１１Ｄの平面的なレイアウトと同様であり、その図示および説明は省略する。
＜第１の実施の形態における画素の第５の構成例＞
図１４は、本技術を適用したセンサ素子に設けられる画素の第１の実施の形態における第５の構成例を示す図である。図１４のＡには、画素１１Ｆの断面的な構成例が示されており、図１４のＢには、画素１１Ｆに入射した入射光が回折または反射する様子が模式的に示されている。なお、図１４に示す画素１１Ｆの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１４に示すように、画素１１Ｆは、図１の画素１１と同様に、センサ基板２１Ｆの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｆの回路面側に配線層２３が積層されて構成される。また、画素１１Ｆは、図１の画素１１と同様に、半導体層３１の受光面に反射抑制部３３が形成されている。
一方、画素１１Ｆは、センサ基板２１Ｆにおいて、半導体層３１の回路面に設けられる透過抑制部３４Ｆが、図１の画素１１の透過抑制部３４とは異なる構成となっている。
即ち、透過抑制部３４Ｆは、例えば、反射抑制部３３と同様に、半導体層３１を構成する単結晶シリコンウェハの結晶面の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成される。具体的には、透過抑制部３４Ｆは、単結晶シリコンウェハの結晶面の面指数が110または111であり、複数の四角錐形状または逆四角錐形状の隣接する頂点どうしの間隔が200ｎｍ以上、かつ、1000ｎｍ以下となる凹凸構造によって構成される。
例えば、画素１１Ｆでは、単結晶シリコンウェハの結晶面の面指数を111として反射抑制部３３を形成し、単結晶シリコンウェハの結晶面の面指数を110として透過抑制部３４Ｆを形成するような組み合わせを採用することができる。もちろん、それぞれの面指数が逆となるようにしてもよく、単結晶シリコンウェハの結晶面の面指数を110として反射抑制部３３を形成し、単結晶シリコンウェハの結晶面の面指数を111として透過抑制部３４Ｆを形成してもよい。
ここで、図１５を参照して、反射抑制部３３および透過抑制部３４Ｆの形状について説明する。図１５のＡには、断面的な模式図が示されており、図１５のＢには、立体的な模式図が示されている。
図１５には、反射抑制部３３および透過抑制部３４Ｆが、４つの逆四角錐形状により形成される構成例が示されている。
図１５のＡに示すように、例えば、反射抑制部３３の凹凸構造を構成する斜面の角度が５７°となり、透過抑制部３４Ｆの凹凸構造を構成する斜面の角度が４５°となるように形成される。また、図１５のＢに示すように、反射抑制部３３の凹凸構造の方位と、透過抑制部３４Ｆの凹凸構造とは、相対的に４５°のオフセットしている。
なお、反射抑制部３３と透過抑制部３４Ｆとのそれぞれにおいて、四角錐形状または逆四角錐形状の個数は、図１５に示す例に限定されることはない。
例えば、図１６に示す変形例のように、透過抑制部３４Ｆ’が、１個の四角錐形状により形成される構成としてもよい。
このように、画素１１Ｆは、半導体層３１の受光面に反射抑制部３３が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｆが設けられた構造で、透過抑制部３４Ｆは、複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成される。そして、透過抑制部３４Ｆは、図１の透過抑制部３４と同様に、半導体層３１を直進する０次光成分が、半導体層３１から外へ透過してしまうことを抑制することができる。
従って、画素１１Ｆは、図１の画素１１と同様に、半導体層３１に入射した入射光をDTI３２および透過抑制部３４Ｆの組み合わせによって閉じ込めることができる結果、センサ感度の向上を図ることができる。
図１７には、図３と同様に、複数の画素１１Ｆがアレイ状に配置された固体撮像素子１０１Ｆにおける３つの画素１１Ｆ−１乃至１１Ｆ−３の断面的な構成が示されている。なお、図１７に示す固体撮像素子１０１Ｆの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１７に示すように、固体撮像素子１０１Ｆは、画素１１Ｆ−１乃至１１Ｆ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｆ−１乃至３４Ｆ−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｆでは、画素１１Ｆ−１乃至１１Ｆ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
図１８には、図４と同様に、固体撮像素子１０１Ｆにおける８個の画素１１Ｆ−１乃至１１Ｆ−８の平面的なレイアウトの一例が示されている。なお、図１８に示す画素１１Ｆ−１乃至１１Ｆ−８の構成について、図４の画素１１−１乃至１１−８と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１８に示すように、半導体層３１の回路面に設けられる透過抑制部３４Ｆ−１乃至３４Ｆ−８は、固体撮像素子１０１Ｆを回路面側から平面視したときに、画素１１Ｆ−１乃至１１Ｆ−８ごとに、図示するような有効画素領域３７−１乃至３７−８に形成される。また、上述の図１５を参照して説明したように、反射抑制部３３−１乃至３３−９の凹凸構造の方位と、透過抑制部３４Ｆ−１乃至３４Ｆ−８の凹凸構造の方位とは、相対的に４５°のオフセットしている。
＜第２の実施の形態における画素の第１の構成例＞
図１９は、本技術を適用したセンサ素子に設けられる画素の第２の実施の形態における第１の構成例を示す図である。図１９のＡには、画素１１Ｇの断面的な構成例が示されており、図１９のＢには、画素１１Ｇに入射した入射光が回折または反射する様子が模式的に示されている。なお、図１９に示す画素１１Ｇの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１９に示すように、画素１１Ｇは、図１の画素１１と同様に、センサ基板２１Ｇの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｇの回路面側に配線層２３が積層されて構成される。また、画素１１Ｇは、図１の画素１１の透過抑制部３４と同様に、複数の浅型のトレンチからなる凹凸構造によって構成される透過抑制部３４Ｇが、半導体層３１の回路面に形成されている。
一方、画素１１Ｇは、センサ基板２１Ｇにおいて、半導体層３１の受光面に平坦面３５が形成されている点で、図１の画素１１と異なる構成となっている。
つまり、画素１１Ｇは、半導体層３１の受光面に平坦面３５が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｇが設けられた構造で、透過抑制部３４Ｇは、複数の浅型のトレンチからなる凹凸構造によって構成される。
そして、画素１１Ｇでは、図１９のＢに示すように、平坦面３５において回折が発生せずに半導体層３１を直進する入射光が、透過抑制部３４Ｇによって、半導体層３１から外へ透過してしまうことを抑制することができる。ここで、画素１１Ｇでは、平坦面３５において回折が発生しないため、例えば、隣接する画素１１Ｇとの間で混色が発生することを防止することができる。
なお、画素１１Ｇでは、平坦面３５に対して、所定の波長域の光の反射を選択的に防止する反射防止膜（図示せず）が成膜される。例えば、波長700ｎｍ〜1100ｎｍである近赤外線波長の反射を選択的に防止する反射防止膜が用いられる。また、例えば、反射を抑制したい電磁波波長帯の中心波長に対してλ/4Nの厚み（ここで、λは波長、Nは媒質の屈折率）からなる1/4波長型の反射防止膜を用いてもよい。この1/4波長型の反射防止膜は、SiO2より大きな屈折率を有し、かつシリコンより小さな屈折率を有する。
図２０には、図３と同様に、複数の画素１１Ｇがアレイ状に配置された固体撮像素子１０１Ｇにおける３つの画素１１Ｇ−１乃至１１Ｇ−３の断面的な構成が示されている。なお、図２０に示す固体撮像素子１０１Ｇの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２０に示すように、固体撮像素子１０１Ｇは、画素１１Ｇ−１乃至１１Ｇ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｇ−１乃至３４Ｇ−３が設けられ、受光面に平坦面３５−１乃至３５−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｇでは、画素１１Ｇ−１乃至１１Ｇ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
なお、固体撮像素子１０１Ｇにおける画素１１Ｇの平面的なレイアウトは、上述した図４に示した固体撮像素子１０１における画素１１の平面的なレイアウトと同様であり、その図示および説明は省略する。
＜第２の実施の形態における画素の第２の構成例＞
図２１は、本技術を適用したセンサ素子に設けられる画素の第２の実施の形態における第２の構成例を示す図である。図２１のＡには、画素１１Ｈの断面的な構成例が示されており、図２１のＢには、画素１１Ｈに入射した入射光が回折または反射する様子が模式的に示されている。なお、図２１に示す画素１１Ｈの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２１に示すように、画素１１Ｈは、図１の画素１１と同様に、センサ基板２１Ｈの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｈの回路面側に配線層２３が積層されて構成される。また、画素１１Ｈは、図６の画素１１Ｃの透過抑制部３４Ｃと同様に、複数のダミー電極からなる凹凸構造によって構成された透過抑制部３４Ｈが、半導体層３１の回路面に形成されて構成される。
一方、画素１１Ｈは、センサ基板２１Ｈにおいて、半導体層３１の受光面に平坦面３５が形成されている点で、図１の画素１１と異なる構成となっている。
つまり、画素１１Ｈは、半導体層３１の受光面に平坦面３５が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｈが設けられた構造で、透過抑制部３４Ｈは、複数のダミー電極からなる凹凸構造によって構成される。
そして、画素１１Ｈでは、図２１のＢに示すように、平坦面３５において回折が発生せずに半導体層３１を直進する入射光が、透過抑制部３４Ｈによって、半導体層３１から外へ透過してしまうことを抑制することができる。ここで、画素１１Ｈでは、平坦面３５において回折が発生しないため、例えば、隣接する画素１１Ｈとの間で混色が発生することを防止することができる。
なお、画素１１Ｈにおいても、図１９の画素１１Ｇにおいて説明したのと同様に、平坦面３５に対して、所定の波長域の光の反射を選択的に防止する反射防止膜（図示せず）が成膜される。
図２２には、図３と同様に、複数の画素１１Ｈがアレイ状に配置された固体撮像素子１０１Ｈにおける３つの画素１１Ｈ−１乃至１１Ｈ−３の断面的な構成が示されている。なお、図２２に示す固体撮像素子１０１Ｈの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２２に示すように、固体撮像素子１０１Ｈは、画素１１Ｈ−１乃至１１Ｈ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｈ−１乃至３４Ｈ−３が設けられ、受光面に平坦面３５−１乃至３５−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｈでは、画素１１Ｈ−１乃至１１Ｈ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
なお、固体撮像素子１０１Ｈにおける画素１１Ｈの平面的なレイアウトは、上述した図８に示した固体撮像素子１０１Ｃにおける画素１１Ｃの平面的なレイアウトと同様であり、その図示および説明は省略する。
＜第２の実施の形態における画素の第３の構成例＞
図２３は、本技術を適用したセンサ素子に設けられる画素の第２の実施の形態における第３の構成例を示す図である。図２３のＡには、画素１１Ｊの断面的な構成例が示されており、図２３のＢには、画素１１Ｊに入射した入射光が回折または反射する様子が模式的に示されている。なお、図２３に示す画素１１Ｊの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２３に示すように、画素１１Ｊは、図１の画素１１と同様に、センサ基板２１Ｊの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｊの回路面側に配線層２３が積層されて構成される。また、画素１１Ｊは、図９の画素１１Ｄの透過抑制部３４Ｄと同様に、複数の浅型のトレンチと複数のダミー電極とからなる凹凸構造によって構成された透過抑制部３４Ｊが、半導体層３１の回路面に形成されて構成される。
一方、画素１１Ｊは、センサ基板２１Ｊにおいて、半導体層３１の受光面に平坦面３５が形成されている点で、図１の画素１１と異なる構成となっている。
つまり、画素１１Ｊは、半導体層３１の受光面に平坦面３５が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｊが設けられた構造で、透過抑制部３４Ｊは、複数の浅型のトレンチと複数のダミー電極とからなる凹凸構造によって構成される。
そして、画素１１Ｊでは、図２３のＢに示すように、平坦面３５において回折が発生せずに半導体層３１を直進する入射光が、透過抑制部３４Ｊによって、半導体層３１から外へ透過してしまうことを抑制することができる。ここで、画素１１Ｊでは、平坦面３５において回折が発生しないため、例えば、隣接する画素１１Ｊとの間で混色が発生することを防止することができる。
なお、画素１１Ｊにおいても、図１９の画素１１Ｇにおいて説明したのと同様に、平坦面３５に対して、所定の波長域の光の反射を選択的に防止する反射防止膜（図示せず）が成膜される。
図２４には、図３と同様に、複数の画素１１Ｊがアレイ状に配置された固体撮像素子１０１Ｊにおける３つの画素１１Ｊ−１乃至１１Ｊ−３の断面的な構成が示されている。なお、図２４に示す固体撮像素子１０１Ｊの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２４に示すように、固体撮像素子１０１Ｊは、画素１１Ｊ−１乃至１１Ｊ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｊ−１乃至３４Ｊ−３が設けられ、受光面に平坦面３５−１乃至３５−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｊでは、画素１１Ｊ−１乃至１１Ｊ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
なお、固体撮像素子１０１Ｊにおける画素１１Ｊの平面的なレイアウトは、上述した図１１に示した固体撮像素子１０１Ｄにおける画素１１Ｄの平面的なレイアウトと同様であり、その図示および説明は省略する。
＜第２の実施の形態における画素の第４の構成例＞
図２５は、本技術を適用したセンサ素子に設けられる画素の第２の実施の形態における第４の構成例を示す図である。図２５のＡには、画素１１Ｋの断面的な構成例が示されており、図２５のＢには、画素１１Ｋに入射した入射光が回折または反射する様子が模式的に示されている。なお、図２５に示す画素１１Ｋの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２５に示すように、画素１１Ｋは、図１の画素１１と同様に、センサ基板２１Ｋの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｋの回路面側に配線層２３が積層されて構成される。また、画素１１Ｋは、図１２の画素１１Ｅの透過抑制部３４Ｅと同様に、複数の浅型のトレンチと複数のダミー電極とからなる凹凸構造によって構成された透過抑制部３４Ｋが、半導体層３１の回路面に形成されて構成される。
一方、画素１１Ｋは、センサ基板２１Ｋにおいて、半導体層３１の受光面に平坦面３５が形成されている点で、図１の画素１１と異なる構成となっている。さらに、画素１１Ｋでは、図１２の画素１１ＥのDTI３２Ｅと同様に、DTI３２Ｋが、隣り合う画素１１Ｋとの間で半導体層３１を完全に分離するような貫通構造となっている。
つまり、画素１１Ｋは、半導体層３１の受光面に平坦面３５が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｋが設けられた構造で、透過抑制部３４Ｋは、複数の浅型のトレンチと複数のダミー電極とからなる凹凸構造によって構成される。さらに、画素１１Ｋは、DTI３２Ｋが貫通構造となっている。
そして、画素１１Ｋでは、図２５のＢに示すように、平坦面３５において回折が発生せずに半導体層３１を直進する入射光が、透過抑制部３４Ｋによって、半導体層３１から外へ透過してしまうことを抑制することができる。ここで、画素１１Ｋでは、平坦面３５において回折が発生しないため、例えば、隣接する画素１１Ｋとの間で混色が発生することを防止することができる。
なお、画素１１Ｋにおいても、図１９の画素１１Ｇにおいて説明したのと同様に、平坦面３５に対して、所定の波長域の光の反射を選択的に防止する反射防止膜（図示せず）が成膜される。
図２６には、図３と同様に、複数の画素１１Ｋがアレイ状に配置された固体撮像素子１０１Ｋにおける３つの画素１１Ｋ−１乃至１１Ｋ−３の断面的な構成が示されている。なお、図２６に示す固体撮像素子１０１Ｋの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２６に示すように、固体撮像素子１０１Ｋは、画素１１Ｋ−１乃至１１Ｋ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｋ−１乃至３４Ｋ−３が設けられ、受光面に平坦面３５−１乃至３５−３が設けられて構成される。そして、貫通構造のDTI３２Ｋによって、画素１１Ｋ−１乃至１１Ｋ−３どうしが完全に分離されている。
このように構成される固体撮像素子１０１Ｋでは、画素１１Ｋ−１乃至１１Ｋ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
なお、固体撮像素子１０１Ｋにおける画素１１Ｋの平面的なレイアウトは、上述した図１１に示した固体撮像素子１０１Ｄにおける画素１１Ｄの平面的なレイアウトと同様であり、その図示および説明は省略する。
＜第２の実施の形態における画素の第５の構成例＞
図２７は、本技術を適用したセンサ素子に設けられる画素の第２の実施の形態における第５の構成例を示す図である。図２７のＡには、画素１１Ｌの断面的な構成例が示されており、図２７のＢには、画素１１Ｌに入射した入射光が回折または反射する様子が模式的に示されている。なお、図２７に示す画素１１Ｌの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２７に示すように、画素１１Ｌは、図１の画素１１と同様に、センサ基板２１Ｌの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｌの回路面側に配線層２３が積層されて構成される。また、画素１１Ｌは、図１４の画素１１Ｆの透過抑制部３４Ｆと同様に、複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成された透過抑制部３４Ｌが、半導体層３１の回路面に形成されて構成される。
ここで、透過抑制部３４Ｌは、例えば、単結晶シリコンウェハの結晶面の面指数が110となるように凹凸構造が形成される。なお、例えば、面指数110で形成される凹凸構造は、面指数111で形成される凹凸構造に対して、相対的に浅く、かつ、相対的に４５°のオフセット（図１５参照）となる。
一方、画素１１Ｌは、センサ基板２１Ｌにおいて、半導体層３１の受光面に平坦面３５が形成されている点で、図１の画素１１と異なる構成となっている。
つまり、画素１１Ｌは、半導体層３１の受光面に平坦面３５が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｌが設けられた構造で、透過抑制部３４Ｌは、複数の四角錐形状または逆四角錐形状が面指数110となるように、所定間隔で設けられることにより形成される凹凸構造によって構成される。
そして、画素１１Ｌでは、図２７のＢに示すように、平坦面３５において回折が発生せずに半導体層３１を直進する入射光が、透過抑制部３４Ｌによって、半導体層３１から外へ透過してしまうことを抑制することができる。ここで、画素１１Ｌでは、平坦面３５において回折が発生しないため、例えば、隣接する画素１１Ｌとの間で混色が発生することを防止することができる。
なお、画素１１Ｌにおいても、図１９の画素１１Ｇにおいて説明したのと同様に、平坦面３５に対して、所定の波長域の光の反射を選択的に防止する反射防止膜（図示せず）が成膜される。
図２８には、図３と同様に、複数の画素１１Ｌがアレイ状に配置された固体撮像素子１０１Ｌにおける３つの画素１１Ｌ−１乃至１１Ｌ−３の断面的な構成が示されている。なお、図２８に示す固体撮像素子１０１Ｌの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２８に示すように、固体撮像素子１０１Ｌは、画素１１Ｌ−１乃至１１Ｌ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｌ−１乃至３４Ｌ−３が設けられ、受光面に平坦面３５−１乃至３５−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｌでは、画素１１Ｌ−１乃至１１Ｌ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
なお、固体撮像素子１０１Ｌにおける画素１１Ｌの平面的なレイアウトは、上述した図１８に示した固体撮像素子１０１Ｆにおける画素１１Ｆの平面的なレイアウトから、反射抑制部３３−１乃至３３−９を削除したものと同様であり、その図示および説明は省略する。
＜第２の実施の形態における画素の第６の構成例＞
図２９は、本技術を適用したセンサ素子に設けられる画素の第２の実施の形態における第６の構成例を示す図である。図２９のＡには、画素１１Ｍの断面的な構成例が示されており、図２９のＢには、画素１１Ｍに入射した入射光が回折または反射する様子が模式的に示されている。なお、図２９に示す画素１１Ｍの構成について、図１の画素１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図２９に示すように、画素１１Ｍは、図１の画素１１と同様に、センサ基板２１Ｍの受光面側にオンチップレンズ層２２が積層されるとともに、センサ基板２１Ｍの回路面側に配線層２３が積層されて構成される。また、画素１１Ｍは、図１４の画素１１Ｆの透過抑制部３４Ｆと同様に、複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成された透過抑制部３４Ｍが、半導体層３１の回路面に形成されて構成される。
ここで、透過抑制部３４Ｍは、例えば、単結晶シリコンウェハの結晶面の面指数が111となるように凹凸構造が形成される。なお、例えば、面指数111で形成される凹凸構造は、面指数110で形成される凹凸構造に対して、相対的に深く、かつ、相対的に４５°のオフセット（図１５参照）となる。
一方、画素１１Ｍは、センサ基板２１Ｍにおいて、半導体層３１の受光面に平坦面３５が形成されている点で、図１の画素１１と異なる構成となっている。
つまり、画素１１Ｍは、半導体層３１の受光面に平坦面３５が設けられるとともに、半導体層３１の回路面に透過抑制部３４Ｍが設けられた構造で、透過抑制部３４Ｍは、複数の四角錐形状または逆四角錐形状が面指数111となるように、所定間隔で設けられることにより形成される凹凸構造によって構成される。
そして、画素１１Ｍでは、図２９のＢに示すように、平坦面３５において回折が発生せずに半導体層３１を直進する入射光が、透過抑制部３４Ｍによって、半導体層３１から外へ透過してしまうことを抑制することができる。ここで、画素１１Ｍでは、平坦面３５において回折が発生しないため、例えば、隣接する画素１１Ｍとの間で混色が発生することを防止することができる。
なお、画素１１Ｍにおいても、図１９の画素１１Ｇにおいて説明したのと同様に、平坦面３５に対して、所定の波長域の光の反射を選択的に防止する反射防止膜（図示せず）が成膜される。
図３０には、図３と同様に、複数の画素１１Ｍがアレイ状に配置された固体撮像素子１０１Ｍにおける３つの画素１１Ｍ−１乃至１１Ｍ−３の断面的な構成が示されている。なお、図３０に示す固体撮像素子１０１Ｍの構成について、図３の固体撮像素子１０１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図３０に示すように、固体撮像素子１０１Ｍは、画素１１Ｍ−１乃至１１Ｍ−３において、それぞれの半導体層３１−１乃至３１−３の回路面に透過抑制部３４Ｍ−１乃至３４Ｍ−３が設けられ、受光面に平坦面３５−１乃至３５−３が設けられて構成される。
このように構成される固体撮像素子１０１Ｍでは、画素１１Ｍ−１乃至１１Ｍ−３が、それぞれの波長域の光を効率良く光電変換することができ、より高感度の画像を撮像することができる。
なお、固体撮像素子１０１Ｍにおける画素１１Ｍの平面的なレイアウトは、上述した図１８に示した固体撮像素子１０１Ｆにおける画素１１Ｆの平面的なレイアウトから、反射抑制部３３−１乃至３３−９を削除したものと同様であり、その図示および説明は省略する。
＜センサポテンシャルおよび縦型トランジスタ＞
図３１を参照して、センサポテンシャルおよび縦型トランジスタについて説明する。
図３１のＡには、半導体層３１の回路面に、平坦面３５が形成された構成と、透過抑制部３４が形成された構成とにおけるセンサポテンシャルの一例が示されている。図示するように、半導体層３１の回路面に透過抑制部３４を設ける構成では、半導体層３１の回路面が平坦面３５である構成と比較して、ポテンシャルが深くなる範囲が、半導体層３１の内側（回路面から深い位置）になる。
そこで、図３１のＢに示すように、画素１１では、光電変換部３６からＦＤ部７５へ電荷を転送するのに、電極の一部が半導体層３１の回路面から所定の深さまで埋め込まれて構成される縦型構造の転送トランジスタ７１を使用することが好ましい。このように、縦型構造の転送トランジスタ７１を使用することで、画素１１のように、透過抑制部３４を設けることにより、回路面から深い位置でポテンシャルが深くなる構成であっても、光電変換部３６からＦＤ部７５へ良好に電荷を転送することができる。
また、透過抑制部３４が設けられる半導体層３１の回路面において、透過抑制部３４が設けられる領域を含み、透過抑制部３４の周辺の領域が、濃いＰ型の不純物がインプランテーションされ、または、負の固定電荷を有する膜により電気的にピニングされるような構成としてもよい。これにより、ポテンシャルの勾配を、より急峻にすることができる。
＜回折構造のピッチサイズ＞
図３２を参照して、回折構造のピッチサイズについて説明する。
図３２において、縦軸は、画素１１の感度を示しており、図２のＡに示したような従来の構造の画素１１Ａに対する感度比により表される。また、横軸は、透過抑制部３４に形成される回折構造（即ち、上述した各実施の形態および各構成例の透過抑制部３４の凹凸構造）のピッチサイズを示している。そして、図３２には、画素１１に入射する入射光の波長（750ｎｍ、850ｎｍ、950ｎｍ）ごとに、凹凸構造のピッチのサイズに対する感度をシミュレーションした結果が示されている。
例えば、透過抑制部３４に形成される回折構造のピッチサイズが大きくなるに従って、画素１１の感度が上昇し、より効果的に光が閉じ込められていることが示されている。そして、入射光の波長ごとに、感度が最も高くなるピッチサイズが異なっており、画素１１において光電変換を行う対象となる波長に応じて、回折構造のピッチサイズを適切に選択することが好適である。
なお、光回折構造（Light Diffractive Structure）による回折効率は、その構造の物理サイズと波長とに関係があり、具体的には、SiO2媒質内の構造において、ピッチサイズが200nm程度以下では効果が小さく、また、1000nmより大きくても改善の度合いが低下することが分かっている。
＜電子機器への適用＞
上述したような固体撮像素子１０１は、例えば、いわゆるスマートフォンやタブレットなどの電子機器に適用することができる。
図３３は、固体撮像素子１０１が搭載された電子機器１２０の外観の一例を示す図である。図３３のＡには、電子機器１２０の表面側が示されており、図３３のＢには、電子機器１２０の背面側が示されている。
図３３のＡに示すように、電子機器１２０の表面の中央には、画像を表示するディスプレイ１２１が配置されている。そして、電子機器１２０の表面の上辺に沿って、固体撮像素子１０１が用いられるフロントカメラ１２２−１および１２２−２、赤外光を発光するＩＲ光源１２３、並びに、可視光を発光する可視光源１２４が配置されている。
また、図３３のＢに示すように、電子機器１２０の背面の上辺に沿って、固体撮像素子１０１が用いられるリアカメラ１２５−１および１２５−２、赤外光を発光するＩＲ光源１２６、並びに、可視光を発光する可視光源１２７が配置されている。
このように構成されている電子機器１２０では、上述した固体撮像素子１０１を適用することで、例えば、より高感度な画像を撮像することができる。なお、固体撮像素子１０１は、その他、赤外線センサや、アクティブ赤外線光源を用いた測距センサ、セキュリティカメラ、個人または生体認証カメラなどの電子機器に適用することができ。これにより、それらの電子機器の感度や性能などの向上を図ることができる。また、光源電力の削減によるシステムの低消費電力化を実現することができる。
＜固体撮像素子の回路構成例＞
図３４を参照して、固体撮像素子の回路構成の一例について説明する。
図３４に示すように、固体撮像素子１０１は、画素領域１５１、垂直駆動回路１５２、カラム信号処理回路１５３、水平駆動回路１５４、出力回路１５５、および制御回路１５６を備えて構成される。
画素領域１５１は、図示しない光学系により集光される光を受光する受光面である。画素領域１５１には、複数の画素１１が行列状に配置されており、それぞれの画素１１は、水平信号線１６１を介して行ごとに垂直駆動回路１５２に接続されるとともに、垂直信号線１６２を介して列ごとにカラム信号処理回路１５３に接続される。複数の画素１１は、それぞれ受光する光の光量に応じたレベルの画素信号を出力し、それらの画素信号から、画素領域１５１に結像する被写体の画像が構築される。
垂直駆動回路１５２は、画素領域１５１に配置される複数の画素１１の行ごとに順次、それぞれの画素１１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線１６１を介して画素１１に供給する。カラム信号処理回路１５３は、複数の画素１１から垂直信号線１６２を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。
水平駆動回路１５４は、画素領域１５１に配置される複数の画素１１の列ごとに順次、カラム信号処理回路１５３から画素信号をデータ出力信号線１６３に出力させるための駆動信号を、カラム信号処理回路１５３に供給する。出力回路１５５は、水平駆動回路１５４の駆動信号に従ったタイミングでカラム信号処理回路１５３からデータ出力信号線１６３を介して供給される画素信号を増幅し、後段の信号処理回路に出力する。制御回路１５６は、例えば、固体撮像素子１０１の各ブロックの駆動周期に従ったクロック信号を生成して供給することで、それらの各ブロックの駆動を制御する。
このように固体撮像素子１０１は構成され、上述した各実施の形態および各構成例の画素１１を適用することができ、例えば、より高感度な画像を撮像することができる。
＜電子機器の構成例＞
上述したような固体撮像素子１０１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図３５は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図３５に示すように、撮像装置２０１は、光学系２０２、撮像素子２０３、信号処理回路２０４、モニタ２０５、およびメモリ２０６を備えて構成され、静止画像および動画像を撮像可能である。
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子２０３に導き、撮像素子２０３の受光面（センサ部）に結像させる。
撮像素子２０３としては、上述した固体撮像素子１０１が適用される。撮像素子２０３には、光学系２０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子２０３に蓄積された電子に応じた信号が信号処理回路２０４に供給される。
信号処理回路２０４は、撮像素子２０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路２０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０５に供給されて表示されたり、メモリ２０６に供給されて記憶（記録）されたりする。
このように構成されている撮像装置２０１では、上述した固体撮像素子１０１を適用することで、例えば、より高感度な画像を撮像することができる。
＜イメージセンサの使用例＞
図３６は、上述のイメージセンサ（撮像素子）を使用する使用例を示す図である。
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３８は、撮像部１２０３１の設置位置の例を示す図である。
図３８では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、より高感度の撮影画像を得ることができるため、その画像を利用した物体検出処理又は距離検出処理を確実に行うことができる。
＜本開示に係る技術を適用し得る積層型の固体撮像装置の構成例＞
図３９は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
図３９のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０１０は、図３９のＡに示すように、１枚のダイ（半導体基板）２３０１１を有する。このダイ２３０１１には、画素がアレイ状に配置された画素領域２３０１２と、画素の駆動その他の各種の制御を行う制御回路２３０１３と、信号処理するためのロジック回路２３０１４とが搭載されている。
図３９のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０２０は、図３９のＢ及びＣに示すように、センサダイ２３０２１とロジックダイ２３０２４との２枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
図３９のＢでは、センサダイ２３０２１には、画素領域２３０１２と制御回路２３０１３が搭載され、ロジックダイ２３０２４には、信号処理を行う信号処理回路を含むロジック回路２３０１４が搭載されている。
図３９のＣでは、センサダイ２３０２１には、画素領域２３０１２が搭載され、ロジックダイ２３０２４には、制御回路２３０１３及びロジック回路２３０１４が搭載されている。
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
＜構成の組み合わせ例＞
なお、本技術は以下のような構成も取ることができる。
（１）
所定の波長域の光を受光して光電変換する光電変換素子が形成される半導体層と、
前記半導体層に対して前記光が入射する側となる第１の面において、前記光が反射するのを抑制する反射抑制部と、
前記第１の面に対して前記半導体層の反対側となる第２の面において、前記第１の面から入射した前記光が前記半導体層を透過するのを抑制する透過抑制部と
を備えるセンサ素子。
（２）
前記透過抑制部は、
前記半導体層に対してアレイ状に配置される複数の画素の少なくとも一部に対して備えられ、
前記半導体層の前記第２の面を平面視して、前記画素が有する前記光電変換素子が配置される領域であって、かつ、前記画素の駆動に用いられるトランジスタが配置される範囲を除いた領域に少なくとも設けられる
上記（１）に記載のセンサ素子。
（３）
前記透過抑制部は、前記半導体層の前記第２の面に対して凹形状となる複数のトレンチを所定間隔で掘り込むことにより形成される凹凸構造によって構成される
上記（１）または（２）に記載のセンサ素子。
（４）
前記透過抑制部は、前記半導体層の前記第２の面に対して凸形状となる複数の凸構造物を所定間隔で配置することにより形成される凹凸構造によって構成される
上記（１）または（２）に記載のセンサ素子。
（５）
前記凸構造物は、前記光電変換素子を有する画素の駆動に用いられるトランジスタのゲート電極を形成する際に形成される、電位が浮いた状態またはグランド電位に固定された状態のダミーのゲート電極からなる
上記（４）に記載のセンサ素子。
（６）
前記透過抑制部は、前記半導体層の前記第２の面に対して凹形状となる複数のトレンチを所定間隔で掘り込み、かつ、前記半導体層の前記第２の面に対して凸形状となる複数の凸構造物を所定間隔で配置することにより形成される凹凸構造によって構成される
上記（１）または（２）に記載のセンサ素子。
（７）
前記透過抑制部は、前記半導体層の前記第２の面に対して、前記半導体層を構成する単結晶シリコンウェハの結晶面の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成される
上記（１）または（２）に記載のセンサ素子。
（８）
前記反射抑制部は、前記半導体層の前記第１の面に対して、前記半導体層を構成する単結晶シリコンウェハの結晶面の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成される
上記（１）から（７）までのいずれかに記載のセンサ素子。
（９）
前記反射抑制部は、前記半導体層の前記第１の面に対して、前記半導体層を構成する単結晶シリコンウェハの結晶面の第１の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される第１の凹凸構造によって構成され、
前記透過抑制部は、前記半導体層の前記第２の面に対して、前記第１の面指数とは異なる第２の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される第２の凹凸構造によって構成される
上記（１）または（２）に記載のセンサ素子。
（１０）
前記第１の凹凸構造の方位と前記第２の凹凸構造の方位とが相対的に４５度のオフセットで配置されるように、前記反射抑制部および前記透過抑制部が形成される
上記（９）に記載のセンサ素子。
（１１）
前記第１の凹凸構造を形成する前記結晶面の面指数が１１０であり、
前記第２の凹凸構造を形成する前記結晶面の面指数が１１１である
上記（９）に記載のセンサ素子。
（１２）
前記第１の凹凸構造を形成する前記結晶面の面指数が１１１であり、
前記第２の凹凸構造を形成する前記結晶面の面指数が１１０である
上記（９）に記載のセンサ素子。
（１３）
複数の前記画素どうしを分離し、前記半導体層を掘り込んで形成される素子分離構造
をさらに備える上記（１）から（１２）までのいずれかに記載のセンサ素子。
（１４）
前記素子分離構造は、前記半導体層を貫通するように形成される
上記（１３）に記載のセンサ素子。
（１５）
前記半導体層の前記第２の面において、前記透過抑制部が設けられる領域を含み、前記透過抑制部の周辺の領域は、濃いＰ型の不純物がインプランテーションされ、または、負の固定電荷を有する膜により電気的にピニングされている
上記（１）から（１４）までのいずれかに記載のセンサ素子。
（１６）
前記光電変換素子が受光する前記光を選択的に透過するフィルタ層が、前記第１の面側に配置される
上記（１）から（１５）までのいずれかに記載のセンサ素子。
（１７）
前記半導体層の前記第１の面が平坦面であり、
前記反射抑制部は、近赤外の波長帯の光の反射を選択的に防止する反射防止膜である
上記（１）から（１６）までのいずれかに記載のセンサ素子。
（１８）
前記反射抑制部は、所望の波長帯の光を選択的に反射するように、その光の中心波長に従った厚みに形成された反射防止膜であり、
前記反射防止膜は、二酸化シリコンより屈折率が大きく、かつ、シリコンより屈折率が小さい媒質により構成される
上記（１７）に記載のセンサ素子。
（１９）
前記光電変換素子における光電変換で発生した電荷を転送する転送トランジスタのゲート電極は、前記半導体層の前記第２の面から所定の深さまで埋め込まれて構成される
上記（１）から（１８）までのいずれかに記載のセンサ素子。
（２０）
所定の波長域の光を受光して光電変換する光電変換素子が形成される半導体層と、
前記半導体層に対して前記光が入射する側となる第１の面において、前記光が反射するのを抑制する反射抑制部と、
前記第１の面に対して前記半導体層の反対側となる第２の面において、前記第１の面から入射した前記光が前記半導体層を透過するのを抑制する透過抑制部と
を有するセンサ素子を備える電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
１１ 画素， ２１ センサ基板， ２２ オンチップレンズ層， ２３ 配線層， ２４ フィルタ層， ３１ 半導体層， ３２ DTI， ３３ 反射抑制部， ３４ 透過抑制部， ３５ 平坦面， ３６ 光電変換部， ３７ 有効画素領域， ４１ マイクロレンズ， ５１ 絶縁膜， ５２ ゲート電極， ５３ 層間絶縁膜， ５４ 多層配線， ６１ カラーフィルタ， ７１ 転送トランジスタ， ７２ 増幅トランジスタ， ７３ 選択トランジスタ， ７４ リセットトランジスタ， ７５ ＦＤ部， ７６ 垂直信号線

Claims (20)

  1. 所定の波長域の光を受光して光電変換する光電変換素子が形成される半導体層と、
    前記半導体層に対して前記光が入射する側となる第１の面において、前記光が反射するのを抑制する反射抑制部と、
    前記第１の面に対して前記半導体層の反対側となる第２の面において、前記第１の面から入射した前記光が前記半導体層を透過するのを抑制する透過抑制部と
    を備えるセンサ素子。
  2. 前記透過抑制部は、
    前記半導体層に対してアレイ状に配置される複数の画素の少なくとも一部に対して備えられ、
    前記半導体層の前記第２の面を平面視して、前記画素が有する前記光電変換素子が配置される領域であって、かつ、前記画素の駆動に用いられるトランジスタが配置される範囲を除いた領域に少なくとも設けられる
    請求項１に記載のセンサ素子。
  3. 前記透過抑制部は、前記半導体層の前記第２の面に対して凹形状となる複数のトレンチを所定間隔で掘り込むことにより形成される凹凸構造によって構成される
    請求項１に記載のセンサ素子。
  4. 前記透過抑制部は、前記半導体層の前記第２の面に対して凸形状となる複数の凸構造物を所定間隔で配置することにより形成される凹凸構造によって構成される
    請求項１に記載のセンサ素子。
  5. 前記凸構造物は、前記光電変換素子を有する画素の駆動に用いられるトランジスタのゲート電極を形成する際に形成される、電位が浮いた状態またはグランド電位に固定された状態のダミーのゲート電極からなる
    請求項４に記載のセンサ素子。
  6. 前記透過抑制部は、前記半導体層の前記第２の面に対して凹形状となる複数のトレンチを所定間隔で掘り込み、かつ、前記半導体層の前記第２の面に対して凸形状となる複数の凸構造物を所定間隔で配置することにより形成される凹凸構造によって構成される
    請求項１に記載のセンサ素子。
  7. 前記透過抑制部は、前記半導体層の前記第２の面に対して、前記半導体層を構成する単結晶シリコンウェハの結晶面の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成される
    請求項１に記載のセンサ素子。
  8. 前記反射抑制部は、前記半導体層の前記第１の面に対して、前記半導体層を構成する単結晶シリコンウェハの結晶面の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される凹凸構造によって構成される
    請求項１に記載のセンサ素子。
  9. 前記反射抑制部は、前記半導体層の前記第１の面に対して、前記半導体層を構成する単結晶シリコンウェハの結晶面の第１の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される第１の凹凸構造によって構成され、
    前記透過抑制部は、前記半導体層の前記第２の面に対して、前記第１の面指数とは異なる第２の面指数に従った傾斜角度の斜面からなる複数の四角錐形状または逆四角錐形状が所定間隔で設けられることにより形成される第２の凹凸構造によって構成される
    請求項１に記載のセンサ素子。
  10. 前記第１の凹凸構造の方位と前記第２の凹凸構造の方位とが相対的に４５度のオフセットで配置されるように、前記反射抑制部および前記透過抑制部が形成される
    請求項９に記載のセンサ素子。
  11. 前記第１の凹凸構造を形成する前記結晶面の面指数が１１０であり、
    前記第２の凹凸構造を形成する前記結晶面の面指数が１１１である
    請求項９に記載のセンサ素子。
  12. 前記第１の凹凸構造を形成する前記結晶面の面指数が１１１であり、
    前記第２の凹凸構造を形成する前記結晶面の面指数が１１０である
    請求項９に記載のセンサ素子。
  13. 複数の前記画素どうしを分離し、前記半導体層を掘り込んで形成される素子分離構造
    をさらに備える請求項２に記載のセンサ素子。
  14. 前記素子分離構造は、前記半導体層を貫通するように形成される
    請求項１３に記載のセンサ素子。
  15. 前記半導体層の前記第２の面において、前記透過抑制部が設けられる領域を含み、前記透過抑制部の周辺の領域は、濃いＰ型の不純物がインプランテーションされ、または、負の固定電荷を有する膜により電気的にピニングされている
    請求項１に記載のセンサ素子。
  16. 前記光電変換素子が受光する前記光を選択的に透過するフィルタ層が、前記第１の面側に配置される
    請求項１に記載のセンサ素子。
  17. 前記半導体層の前記第１の面が平坦面であり、
    前記反射抑制部は、近赤外の波長帯の光の反射を選択的に防止する反射防止膜である
    請求項１に記載のセンサ素子。
  18. 前記反射抑制部は、所望の波長帯の光を選択的に反射するように、その光の中心波長に従った厚みに形成された反射防止膜であり、
    前記反射防止膜は、二酸化シリコンより屈折率が大きく、かつ、シリコンより屈折率が小さい媒質により構成される
    請求項１に記載のセンサ素子。
  19. 前記光電変換素子における光電変換で発生した電荷を転送する転送トランジスタのゲート電極は、前記半導体層の前記第２の面から所定の深さまで埋め込まれて構成される
    請求項１に記載のセンサ素子。
  20. 所定の波長域の光を受光して光電変換する光電変換素子が形成される半導体層と、
    前記半導体層に対して前記光が入射する側となる第１の面において、前記光が反射するのを抑制する反射抑制部と、
    前記第１の面に対して前記半導体層の反対側となる第２の面において、前記第１の面から入射した前記光が前記半導体層を透過するのを抑制する透過抑制部と
    を有するセンサ素子を備える電子機器。
JP2018133543A 2018-07-13 2018-07-13 センサ素子および電子機器 Pending JP2021168316A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018133543A JP2021168316A (ja) 2018-07-13 2018-07-13 センサ素子および電子機器
TW108120412A TWI823949B (zh) 2018-07-13 2019-06-13 感測器元件及電子機器
PCT/JP2019/025805 WO2020012984A1 (ja) 2018-07-13 2019-06-28 センサ素子および電子機器
DE112019003583.5T DE112019003583T5 (de) 2018-07-13 2019-06-28 Sensorelement und elektronische vorrichtung
US17/257,723 US20210288192A1 (en) 2018-07-13 2019-06-28 Sensor element and electronic device
KR1020207036722A KR20210031642A (ko) 2018-07-13 2019-06-28 센서 소자 및 전자 기기
CN201980042173.0A CN112313800A (zh) 2018-07-13 2019-06-28 传感器元件和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133543A JP2021168316A (ja) 2018-07-13 2018-07-13 センサ素子および電子機器

Publications (1)

Publication Number Publication Date
JP2021168316A true JP2021168316A (ja) 2021-10-21

Family

ID=69141462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133543A Pending JP2021168316A (ja) 2018-07-13 2018-07-13 センサ素子および電子機器

Country Status (7)

Country Link
US (1) US20210288192A1 (ja)
JP (1) JP2021168316A (ja)
KR (1) KR20210031642A (ja)
CN (1) CN112313800A (ja)
DE (1) DE112019003583T5 (ja)
TW (1) TWI823949B (ja)
WO (1) WO2020012984A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023166884A1 (ja) * 2022-03-03 2023-09-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法
WO2024116302A1 (ja) * 2022-11-30 2024-06-06 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020174158A (ja) * 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN115023812A (zh) * 2020-03-06 2022-09-06 索尼半导体解决方案公司 固态摄像装置和电子设备
JPWO2021186908A1 (ja) * 2020-03-17 2021-09-23
US11688754B2 (en) * 2020-05-06 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic device and method having increased quantum effect length
WO2021241019A1 (ja) * 2020-05-29 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US11652114B2 (en) * 2020-12-10 2023-05-16 Coherent AI (Hong Kong) Limited Optimal photon management for CMOS sensors
WO2022153583A1 (ja) 2021-01-13 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2023053533A1 (ja) * 2021-09-30 2023-04-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2023162651A1 (ja) * 2022-02-28 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 受光素子、および電子機器
EP4254501A1 (en) * 2022-03-31 2023-10-04 Sony Semiconductor Solutions Corporation A pixel unit with infrared absorber, a pixel array, and a camera implementing such a pixel array

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696104B2 (ja) * 2007-09-28 2011-06-08 富士フイルム株式会社 裏面照射型固体撮像素子及びその製造方法
JP5536517B2 (ja) * 2010-04-14 2014-07-02 浜松ホトニクス株式会社 固体撮像装置
JP2013069718A (ja) * 2011-09-20 2013-04-18 Toshiba Corp 固体撮像装置
JP6303803B2 (ja) 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP2016001633A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
US9698191B2 (en) * 2015-08-21 2017-07-04 Qualcomm Incorporated System and method to extend near infrared spectral response for imaging systems
JP2017168566A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子、および電子機器
TWI608600B (zh) * 2016-08-04 2017-12-11 力晶科技股份有限公司 影像感測器及其製作方法
FR3056333B1 (fr) * 2016-09-22 2018-10-19 Stmicroelectronics (Crolles 2) Sas Capteur d'images a efficacite quantique amelioree pour les rayonnements infrarouges
US10553733B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023166884A1 (ja) * 2022-03-03 2023-09-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法
WO2024116302A1 (ja) * 2022-11-30 2024-06-06 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Also Published As

Publication number Publication date
CN112313800A (zh) 2021-02-02
WO2020012984A1 (ja) 2020-01-16
US20210288192A1 (en) 2021-09-16
DE112019003583T5 (de) 2021-07-15
TWI823949B (zh) 2023-12-01
TW202018964A (zh) 2020-05-16
KR20210031642A (ko) 2021-03-22

Similar Documents

Publication Publication Date Title
TWI823949B (zh) 感測器元件及電子機器
WO2018008614A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
CN109906512B (zh) 摄像元件和电子设备
WO2018216477A1 (ja) 固体撮像素子および電子機器
JP7395650B2 (ja) 撮像素子および電子機器
KR20200085257A (ko) 수광 소자, 거리측정 모듈, 및, 전자 기기
WO2018173872A1 (ja) センサチップおよび電子機器
WO2020241151A1 (ja) 固体撮像装置及び測距装置
JPWO2019093150A1 (ja) 撮像素子、電子機器
WO2020045122A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
WO2020196023A1 (ja) 受光装置および測距モジュール
JP2022549577A (ja) 受光素子、測距モジュール、および、電子機器
KR20200057715A (ko) 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 전자 기기
KR102498387B1 (ko) 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기
WO2020196024A1 (ja) 受光装置および測距モジュール
JP2021082897A (ja) 撮像装置
WO2022019111A1 (ja) 光検出装置
WO2022138227A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2022196141A1 (ja) 固体撮像装置および電子機器
WO2023145441A1 (ja) 光検出装置
WO2022004445A1 (ja) 撮像素子、撮像装置、電子機器
WO2021153030A1 (ja) 固体撮像装置およびその製造方法